JP5618170B2 - エレクトロルミネッセンス表示装置 - Google Patents

Description

本発明は、エレクトロルミネッセンス表示装置に関し、特に、各々の画素に関連付けられた薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。

エレクトロルミネッセンス（ＥＬ）発光装置を用いるマトリクス型表示装置は周知である。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネッセンス素子、又は、従来のＩＩＩ−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有することが可能である。有機エレクトロルミネッセンス材料、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用される能力を示してきた。代表的には、それらの材料は、一対の電極間に挟まれた半導体性共役系高分子の１層又はそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホール又は電子を注入するために適する材料から成る。

高分子材料層は、ＣＶＤプロセスを用いて形成することができ、または可溶性共役高分子の溶液を用いるスピンコーティング技術により簡単に形成することができる。又、インクジェットプリンティング方法を用いることが可能である。有機エレクトロルミネッセンス材料は、ダイオードのようなＩ−Ｖ族化合物半導体材料の特性を示し、それ故、それら材料は表示機能およびスイッチング機能に両方を提供することができ、受動型表示装置において用いられることができる。また、それらの材料はアクティブマトリクス表示装置のために用いることが可能であり、各々の画素は表示素子を流れる電流を制御するためのスイッチング素子と表示素子とを有する。

この種類の表示装置は電流アドレス型表示素子を有し、それ故、従来のアナログ駆動スキームは表示素子に制御可能な電流を供給する。電流源トランジスタを画素構成の一部として備えることが知られており、このとき、電流源トランジスタに供給されるゲート電圧は表示素子を流れる電流を決定する。保持容量はアドレスフェーズの後、ゲート電圧を維持する。

図１は、アクティブマトリクスアドレスエレクトロルミネッセンス表示装置のための既知の画素回路を示している。アクティブマトリクスアドレスエレクトロルミネッセンス表示装置は、行（選択）列（データ）アドレス導体４及び６の交差点の集合間のインターセクションに位置付けられた、関連するスイッチング手段と共にエレクトロルミネッセンス表示素子２を有し且つブロック１により表される、一定間隔を置いた画素の行列マトリクスアレイを有するパネルを有する。簡単化のために、図１においては、幾らかの画素のみを示している。実際には、数百の画素の行及び列が存在することが可能である。画素１は、それぞれ導体の集合の端部に接続される、走査のための行の駆動回路８と、データのための列の駆動回路９とを有する周辺駆動回路により、行及び列のアドレス導体の集合を介してアドレスされる。

エレクトロルミネッセンス表示素子２は、ここではダイオード素子（ＬＥＤ）として表され、１層またはそれ以上の数の層の有機エレクトロルミネッセンス材料の活性層が間に挟まれる一対の電極を有する、有機発光ダイオードを有する。アレイにおける表示素子は、絶縁基板の一方側に、関連するアクティブマトリクス回路と共に支持される。表示素子の陰極または陽極は透明導電材料を用いて形成される。基板はガラスのような透明材料から成り、基板に最も近い表示素子２の電極は透明導電材料から成り、それ故、基板の他の側から観測者が見ることができるように、エレクトロルミネッセンス層により生成される光は電極および基板を透過する。代表的には、有機エレクトロルミセセンス材料層の厚さは１００ｎｍ乃至２００ｎｍの範囲内である。エレクトロルミネッセンス表示素子２のために使用することができる、適切な有機エレクトロルミネッセンス材料の代表的な例は、周知であり、欧州特許第０７１７４４６号明細書に説明されている。国際公開第９６／３６９５９号パンフレットに説明されているような共役高分子材料が又、用いられることができる。

図２は、既知の画素及び駆動回路配置を簡単化した模式図に示している。各々の画素１は、ＥＬ表示素子２と関連する駆動回路とを有する。その駆動回路は、行の導体における行のアドレスパルスによりオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされるとき、列の導体６の電圧は残りの画素に加えることができる。特に、アドレストランジスタ１６は、駆動トランジスタ２２と保持容量２４を有する電流源２０に列の導体電圧を供給する。列の電圧は駆動トランジスタ２２のゲートに供給され、行のアドレスパルスが終了した後に保持容量２４によりゲートはこの電圧に保たれる。駆動トランジスタ２２は電力供給ライン２６から電流を引き出す。

この回路における駆動トランジスタ２２は、ＰＭＯＳ ＴＦＴとして実施され、それ故、保持容量２４は固定されたゲートソース電圧に保たれる。これにより、トランジスタを流れる固定ソースドレイン電流が得られ、それ故、画素の所望の電流源動作を提供する。

上記の基本的な画素回路は電圧がプログラムされた画素であり、又、駆動電流をサンプリングする電流がプログラムされた画素がある。しかしながら、全ての画素構成は、各々の画素に供給される電流を必要とする。

特にポリシリコン型薄膜トランジスタを用いる場合の、電圧がプログラムされた画素を用いる１つの問題点は、基板におけることなるトランジスタ特性（特に、閾値電圧）がゲート電圧とソース−ドレイン電流との間の異なる関係及び表示画像結果におけるアーチファクトを生じさせる。

電流がプログラムされた画素は、基板におけるトランジスタの変化の影響を低減する又は削除することができる。例えば、電流がプログラムされた画素は、所望の画素駆動電流により駆動されるサンプリングトランジスタにおいてゲート−ソース電圧をサンプリングするためにカレントミラーを用いることができる。サンプリングされたゲート−ソース電圧は駆動トランジスタをアドレス指定するために用いられる。サンプリングトラジスタ及び駆動トランジスタが基板において互いに隣接しており、互いにより正確に適合されることができるため、これは装置の均一性の問題点を緩和する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを用い、それ故、トランジスタの適合は必要でないが、付加トランジスタ及びアドレスラインが必要である。

ＬＥＤを用いる更なる問題点は、画素により引き出される大きな電流からもたらされる。ＬＥＤは、典型的には、アクティブマトリクス回路構成を担持する基板を通して、後方に発光する。これは、ＥＬ表示素子の所望の陰極材料が不透明であるため、好ましい配置であり、それ故、ＥＬダイオードの他の側からの発光があり、更に、アクティブマトリクス回路構成に対してこの好ましい陰極材料を設けることは好ましくない。金属の行胴体は電源ラインを規定するために形成され、これらの後方発光表示装置に対して、それらの列胴体は、不透明であるために、表示領域間の空間を占める必要がある。例えば、携帯用プロダクトとして適切である１２．５ｃｍ（対角線）の表示装置においては、行導体は、１１ｃｍの長さで２０μｍの幅であることが可能である。１．２Ω／□の典型的な金属のシート抵抗に対して、これは、１．１ｋΩの金属行導体に対するライン抵抗を与える。明るい画素は約８μＡを引き出し、引き出された電流は行に沿って分配される。かなりの行導体抵抗は行導体に沿って電圧降下を生じさせ、これらの電力供給ラインに沿った電圧変化は駆動トランジスタにおけるゲート−ソース電圧を変化させ、これにより、表示の輝度に影響を与える。更に、行における画素により引き出された電流は画像に依存するため、データ補正技術により画素駆動レベルを補正することは難しく、歪は、本質的には、異なる列における画素間のクロストークである。

電圧降下は、行の両方の端部から電流を引き出すことにより４分の１に減少されることができ、ＥＬ材料の効率の改善は又、引き出される電流を減少させることができる。それにも拘らず、かなりの電圧降下が尚も存在する。これらの電圧降下は又、カレントミラー画素回路における性能制限を引き起こし、薄膜トランジスタは、本質的に非理想的電流源装置である（出力電流は、実際には、ゲート−ソース電圧のみではなく、ソース電圧とドレイン電圧の両方に依存する）。

本発明に従って、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置であって：
エレクトロルミネッセンス（ＥＬ）表示素子；
表示素子により電流を駆動するためのトランジスタ；
電流サンプリング抵抗であって、ＥＬ表示素子、駆動トランジスタ及び電流サンプリング抵抗が第１電力ラインと第２電力ラインとの間において直列状態である、電流サンプリング抵抗；
少なくとも１つのフィードバックラインに電流サンプリング抵抗における電圧降下を表す１つ又は複数のフィードバック信号を供給する回路構成；
を有するアクティブマトリクスエレクトロルミネッセンス表示装置であり、
表示装置は、更に、フィードバック信号に依存して画素駆動信号を処理するための処理手段を有する、アクティブマトリクスエレクトロルミネッセンス表示装置が提供される。

この配置において、フィードバックは、表示素子により駆動される電流を制御するために用いられる。これはトランジスタ閾値補償を提供する一方、単一の電圧駆動の駆動トランジスタが用いられることを可能にする。

フィードバック信号を供給するための回路構成は、電流サンプリング抵抗の１つの端子と第１フィードバックラインとの間に接続される第１サンプリングトランジスタを有することが可能である。フィードバックラインが高入力インピーダンス回路構成に接続される場合、最小電流が流れ、トランジスタは電圧プローブ機能を提供する。１つの電圧プローブは、トランジスタの１つの端子が既知の固定電位にある場合、電圧降下を決定するためには十分である。又、第２サンプリングトランジスタは、電流サンプリングトランジスタの他の端子と第２フィードバックラインとの間に接続されることができる。

各々の画素は、データ入力ラインと駆動トランジスタのゲートとの間に接続されたアドレストランジスタを更に有し、アドレストランジスタのゲートとそのサンプリングトランジスタ又は各々のサンプリングトランジスタは共有アドレスラインにより制御される。これはが素の制御を簡単化し、フィードバック機能を用いて画素の駆動を同期化する。

各々の画素は、第２アドレストランジスタを更に有することが可能であり、その第２アドレストランジスタは、電流サンプリング抵抗の１つの端子と電流ドレインラインとの間に接続される。この第２アドレストランジスタは表示素子がバイパスされることを可能にし、既知の電流が電流サンプリング抵抗により駆動されることを可能にする。これは、抵抗における許容範囲が適応されることができるように、較正動作が実行されることを可能にする。

第２アドレストランジスタは又、共有アドレスラインにより制御されることができ、電流ドレインラインは、それ故、表示素子がアドレス指定フェーズの間にバイパスされるか否かを判定するために用いられることができる。

一実施形態（抵抗変化に対する較正を伴わない）において、処理手段は、フィードバック信号又は信号群を受け、それから電流サンプリング抵抗により流れる電流に依存する出力を導き出す第１増幅器と、電流サンプリング抵抗を通って流れる電流に依存する出力及び駆動信号を受け、変更された画素駆動信号を供給する第２増幅器とを有する。これは、変更された画素駆動信号が電流サンプリング抵抗により所望の電流を生じるときに安定化するフィードバック機構を提供する。このフィードバックスキームは、画素駆動トランジスタの異なる特性を考慮する。

他の実施形態（抵抗変化に対する較正を伴う）においては、処理手段は、フィードバック信号又は信号群を受け、それから電流サンプリング抵抗を通って流れる電流に依存する出力を導き出す第１増幅器と、出力値を維持するためのサンプル及びホールド回路と、維持された出力値と電流サンプリング抵抗を通って流れる電流に依存にする出力とを受けるための第２増幅器とを有する。

この配置においては、既知の電流に対する抵抗における電圧降下は、サンプル及びホールド回路により蓄積された値を得るために用いられる。これは、画素を駆動するとき、第２増幅器のための基準値として用いられる。データ入力ラインは、電源ライン電圧と第２増幅器の出力との間でスイッチング可能である。データ入力ラインが電源ラインに対してスイッチングされるとき、サンプル及びホールド動作は、ＥＬ表示素子を駆動することなく実行されることができる。データ入力ラインが第２増幅器の出力に対してスイッチングされるとき、ＥＬ表示素子はフィードバック制御により駆動される。

装置は、それ故、２つのモードであって：
所望の画素駆動電流が電流ドレインラインに対して電流サンプリング抵抗及び第２アドレス抵抗により駆動され、電流サンプリング抵抗を通って流れる電流に依存する出力が蓄積される、第１モード；並びに
電流が駆動トランジスタ及びＥＬ表示素子により駆動され、電流サンプリング抵抗を通って流れる電流に依存する出力は蓄積された出力値との比較のために第２増幅器に供給される第２モードであって、第２増幅器はデータ入力ライン電圧を供給する、第２モード；
において動作する。

一特徴においては、本発明は又、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、その表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子、表示素子を通って流れる電流を駆動するための駆動トランジスタ、及びＥＬ表示素子及び駆動トランジスタと直列である電流サンプリング抵抗を有する方法であり、各々の画素に対して：
所望の電流を表す画素に駆動信号を印加する段階；
ＥＬ表示素子と直列である抵抗の端子で電圧をサンプリングすることにより表示素子を通って流れる電流を表すフィードバック信号を得る段階；並びに
流れている電流が所望の電流に等しいような修正された画素駆動信号を生成するように駆動信号とフィードバック信号とを用いる段階；
を有する、方法が提供される。

この方法は、既知の抵抗値に基づいて、表示素子を流れる所望の電流を供給するためにフィードバックを用いる。

他の特徴においては、本発明は、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子、表示素子を通って流れる電流を駆動するための駆動トランジスタ、及び、ＥＬ表示素子と駆動トランジスタと直列の状態にある電流サンプリング抵抗を有する方法であり、各々の画素に対して：
電流サンプリング抵抗を通り、表示素子を通らない所望の電流を駆動する段階；
電流サンプリング抵抗において対応する電圧降下を表すフィードバック信号を得る段階；
フィードバック信号を蓄積する段階；並びに
駆動トランジスタのゲートに電圧を供給することにより表示素子を通って流れる続く駆動電流のためのフィードバック制御信号として蓄積されたフィードバック信号を用いる段階であって、フィードバック制御信号はゲート電圧を決定するために用いられる、段階；
を有する、方法を提供する。

本方法は又、表示素子により所望の電流を供給するためにフィードバックを用いるが、抵抗値における許容差を可能にする。

以下、本発明について、添付図面を参照して説明する。

本発明は、電流サンプリング抵抗が表示素子の主電流パスにおける各々の画素において備えられているアクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置を提供する。これは、抵抗（及び、それ故、表示素子）を流れる電流から導き出されるフィードバック信号が画素駆動を制御するために用いられることを可能にする。

同様の参照番号は同様な構成要素に対して種々の図において用いられ、それらの構成要素についての説明は繰り返さないこととする。

図３は、本発明に従った第１画素配列を示している。図２の従来の画素におけるように、画素は電圧アドレス指定され、保持容量２４は、画素アドレス指定フェーズの後、駆動トランジスタ２２のゲートにおける電圧を保持する。

電流サンプリング抵抗３０は駆動トランジスタ２２及び表示素子２と直列状態にあるように位置付けられ、それ故、それらは全て、電源ライン２６と接地端子３２との間で直列に配列されている。抵抗３０の各々の端子における電圧は、それぞれのフィードバックライン３４、３６に接続されている。抵抗３０の各々の端部に電圧を接続することにより、２つのフィードバック信号が供給され、それらのフィードバック信号は共に、抵抗３０において電圧降下を得るために用いられることができる。流れる電流は、それ故、既知の抵抗３０の抵抗値に基づいて計算されることができる。

フィードバックライン３４、３６は、引き出される電流が無視できるように、高入力インピーダンス差動増幅器（下で更に説明する）に結合される。抵抗３０の各々の端部は、それぞれのサンプリングトランジスタ３８、４０によりフィードバックラインに接続されている。これらのトランジスタはスイッチとして動作し、フィードバックライン３４、３６が電圧プローブとして機能することを可能にする。

この画素回路においては、サンプリングトランジスタ３８、４０は、フィードバック信号が抵抗３０を通って流れる電流に依存して導き出されることが可能である４探針動作を提供する。このようなフィードバック信号は、次いで、駆動トランジスタ２２のためのゲート電圧が抵抗３０を、それ故、表示素子２を通って流れる所望の電流に対応する平衡に到達するまで、列導体６に供給されるデータを修正するために用いられる。このような平衡はアドレス指定フェーズの間に達せられ、駆動トランジスタに対するゲート電圧は、続いて、残りのフレーム期間の間に、保持容量２４により保持される。列導体６に供給される電圧は、電流サンプリング抵抗３０により測定された電流と所望の電流レベル、即ち、“輝度入力”とを比較することにより導き出される。その“輝度入力”は列ドライバへの入力において供給される。

この配列は、画素の続く駆動の間と全く同じ電気的環境下で駆動トランジスタ２２に対してゲートのフィードバックプログラミングを提供する。これは、画素強度のプログラミングを改善する。所望のアナログ電流（即ち、輝度レベル）は画素をプログラムするために用いられ、これは簡単なガンマカーブ補正を可能にする。図３に示すように、サンプリングトランジスタ３８、４０、アドレストランジスタ１６及び駆動トランジスタ２２は、ＰＭＯＳ ＴＦＴとして各々実行されることが可能である。これは、付加的画素構成要素の簡単な実施を可能にする。

図４は、駆動トランジスタ２２のゲートに印加される電圧を制御するフィードバック制御ループを実行するためにフィードバック信号がどのように用いられるかを示している。

図に示すように、２つの電圧プローブフィードバック信号が高入力インピーダンス差動増幅器５０に供給され、その出力は、電流サンプリング抵抗３０の２つの端部における電圧の差に依存し、それ故、電流サンプリング抵抗３０を流れる電流に依存する。増幅器５０はゲインを調節するには小さい。差分増幅器５０のゲインは、入力信号５２が所望の輝度値を表すのと同じ方法で出力が輝度値を表すような電流サンプリング抵抗３０の抵抗値に依存して選択される。第２高ゲイン差分増幅器は、測定された輝度を所望の輝度と比較し、差分増幅器５４の出力はドライブトランジスタ２２を駆動するために列６に供給される。列６に対する出力が入力５２に供給された輝度に対応する輝度を生じる駆動トランジスタ２２に対するゲート電圧であるとき、図４の回路において、平衡が達せられる。

この配列は、高い精度であって、例えば、１％の精度を有する各々の画素のための電流サンプリング抵抗３０を必要とする。更に、差分増幅器５０に対して十分な電圧降下を提供するために、高抵抗値であって、例えば、５０ｋΩが好ましい。このような抵抗は、各々の画素の面積の範囲内につくられる必要がある。そのような抵抗は、今日の技術を用いてつくることができる。例えば、そのような抵抗は、約５μｍの最小幅と、１乃至２ｋΩ／□の表面抵抗を有するポリシリコンに作製することが可能である。２００μｍの長さの抵抗は、それ故、５０ｋΩの値を有し、１μＡの電流に対して５０ｍＶの降下を与える。より大きい値の抵抗を作製することが可能であり、そのような抵抗は図４の駆動回路構成に関する要求を低減するが、これは均一性の正確さを犠牲にすることとなる。

図５は、電流サンプリング抵抗３０の抵抗値における差分が許容されることが可能である、図３の画素回路に対する修正を示している。図５の回路において、第２アドレストランジスタ６０が備えられ、電流サンプリング抵抗３０の１つの端子と伝リュドレインライン６２との間に接続されている。それ故、直列状態にある電流サンプリング抵抗３０と第２アドレストランジスタ６０とにより、電圧源ライン２６と電流ドレインライン６２との間にパスが備えられている。電流ドレインライン６２は電流サンプリング抵抗３０により既存の電流を強制的に流すために用いられる一方、表示素子２をバイパスする。電流サンプリング抵抗３０を流れる既存電流を引き出すことにより、較正段階が実行され、それ故、電流サンプリング抵抗３０の抵抗値は効率的に測定される。

図５に示すように、第２アドレストランジスタ６０は、第1アドレストランジスタ１６と第１及び第２サンプリングトランジスタ３８、４０と同じ制御ライン４により制御される。それ故、図３及び図５の両方の回路においては、付加抵抗は第１アドレストランジスタ１６と同期して制御される。

図５の回路において、電流サンプリング抵抗３０を流れる電流は、駆動トランジスタ２２及び表示素子２（画素駆動の間）を通って流れるか又は電流サンプリング抵抗３０及び第2アドレストランジスタ（較正の間）を通って流れる。用いられているこれらの電流パスのどれかを制御するために、列導体６の電圧は、電圧源ライン２６の高電圧とデータ電圧との間でスイッチングされることができる。列導体における電圧が大きいとき、駆動トランジスタ２２は、電流サンプリング抵抗３０を流れる電流全てが電流ドレイン６２に流れることができるように、トランジスタ２２はオフにされる。表示素子２を駆動するとき、電流ドレイン６２は、第２アドレストランジスタ６０により電流が引き出されないように、開会路にスイッチングされることができる。このように、列導体はアドレス周期の位相の間にスイッチングするために用いられることができる一方、制御トランジスタ（２つのアドレストランジスタ及び２つのサンプリングトランジスタ）のスイッチングはが共通の制御ラインにより同時に制御されることが尚も可能である。

図６は、駆動トランジスタ２２に対して必要なゲート電圧を供給するためにフィードバックライン３４、３６においてフィードバック信号を処理するための列ドライバにおける有効な回路構成の一例を示している。フィードバックライン３４、３６に供給される電圧プローブ信号は又、測定された輝度値を表す信号を供給するためにゲインを有する差動増幅器に供給される。この測定された輝度値は第２差動増幅器７０の１つの入力に供給され、第２差動増幅器７０の他の入力はサンプル及びホールド回路７２から供給される。このサンプル及びホールド回路７２は、較正段階の間に得られる出力を供給する。それ故、図６の回路が画素を駆動するために用いられるとき、第２差分増幅器７０は、サンプル及びホールド回路７２からの蓄積された較正値を第１差分増幅器５０からの測定された値と比較する。図６に示すように、列導体６は、第２差分増幅器７０の出力に不変であるように接続されない。そうではなく、列は、増幅器７０の出力と電圧源ライン２６の電源電圧Ｖ_{ＳＵＰＰＬＹ}との間でスイッチング可能である。上で説明したように、電源電圧に列をスイッチングすることにより、駆動トランジスタ２２は、較正が実行されることができるように、オフにされる。

画素をプログラミングするために、列導体６は、上で説明したように、駆動トランジスタ２２をオフにするために電源電圧にスイッチングされる。アドレスフェーズは、小さい値にアドレス導体４をスイッチングすることにより開始され、それにより、両方のアドレストランジスタ１６、６０及び両方のサンプリングトランジスタ３８、４０がオンにされる。電流電源は電流ドレインライン６２から所望の電流を引き出すために用いられ、この電流は電流サンプリング抵抗３０及び第２アドレストランジスタ６０により引き出される。この間に、図６の回路は、第1差分増幅器５０の出力において測定された輝度値を導き出すために電圧プローブ測定を用いる。この輝度値は回路７２によりサンプリングされ、保持される。このフェーズの間に、第２差分増幅器７０の出力はフローティングであり、その回路は純粋にサンプル及びホールド回路として機能している。

サンプル及びホールド動作の後、電流電源はオフにされ、電流ドレインライン６２は高インピーダンス状態にスイッチングされ、それ故、第２アドレストランジスタ６０により更なる電流は引き出されない。列導体６は、次いで、図６の回路の出力にスイッチングされ、それ故、フィードバックシステムは列導体６において電圧を調節するように動作する。しかしながら、第２差分増幅器７０はフィードバック信号をサンプリングされ且つ保持された値と比較する。それ故、列導体電圧がサンプル及びホールド回路７２に蓄積されたサンプリング値に対応する測定輝度を生じるとき、平衡に達する。従って、フィードバック回路は、前にサンプリングされた電流を生じた列導体６に電圧を供給するように動作する。アドレスフェーズの終了時に、アドレス導体は、アドレストランジスタ及びサンプリングトランジスタをオフにするように高くなる。保持容量２４は又、駆動トランジスタ２２の所望のゲート電圧を蓄積し、アレイにおける他の画素は、次いで、アドレス指定されることができる。

この配列はサンプリングされる電流入力を必要とするが、このとき、その電圧アドレス指定の利点は維持される。上記の実施形態においては、必要とされるＬＥＤ電流は較正電流として用いられ、その較正電流は、次いで、アドレス指定フェーズの間に実際の電流に対して調節される。それに代えて、既知の固定電流を用いて電流サンプリング抵抗３０を較正することが可能であり、それ故、較正段階は、本質的に抵抗の測定である。この抵抗の測定は、次いで、必要なフィードバック特性を提供するために、図４の回路において第１差分増幅器５０のゲインを制御するために用いられる。このように機能する代替のスキームについての詳細説明は省略することとする。

上記の例においては、電流サンプリング抵抗３０の両方の端部に対して電圧プローブ測定がなされる。これは、フィードバックシステムが電源ライン２６の電圧に関係なく、電流に関して動作することを確実にする。冒頭において説明したように、行の画素により引き出される電流の結果として、電源ライン２６に沿って著しい電圧降下が存在し得る。しかしながら、電源ライン２６の抵抗が、このような電圧降下が電流サンプリング抵抗３０における最小の電圧降下より実質的に小さい程、十分小さい場合、各々の画素における電源ライン電圧の測定（本質的に、サンプリングトランジスタ３８の動作である）は必要ない。図７は、サンプリングトランジスタ３８及びフィードバックライン３４が削除された、変更された図５の回路を示している。代替として、電流サンプリング抵抗３０と駆動トランジスタ２２の間の接合における電圧は、いずれの所定の表示素子電流を一意に規定する。

上記の回路はＰＭＯＳ駆動トランジスタを用いる。又、勿論、ＮＭＯＳの実施も可能である。

図３、５及び７においては、保持容量２４は電源ライン２６と駆動トランジスタのゲートとの間に供給される。又、駆動トランジスタ２２のゲートとそのトランジスタ２２のソース端子との間の保持容量２４を設けることが可能である。これは、回路の動作において殆ど差を生じない。

上記の実施形態においては、アナログ式列ドライバの構成を用いている。しかしながら、本発明の画素回路は又、ディジタル式ドライバアーキテクチャに関連付けて用いられることが可能である。回路のサンプル及びホールド部分は、例えば、ＡＤＣ−ＤＡＣを用いて実施されることが可能である。抵抗は、適切なメモリストア及び処理能力を用いて、電源投入時に較正されることができる。それ故、本発明の画素回路により生成されたフィードバック信号の処理は、上で詳細に説明したアナログにおける実施ばかりでなく、種々の方法において実行されることができる。

種々の他の変形が可能であることが、当業者に理解されるであろう。

既知のＥＬ表示装置を示す図である。 入力駆動電圧を用いてＥＬ表示画素を電流アドレス指定するための既知の画素回路の模式図である。 本発明の表示装置のための画素配置の第１の実施形態についての模式図である。 図３の画素を用いる表示装置のための列ドライバアーキテクチャを示す図である。 本発明の表示装置のための画素配置の第２の実施形態についての模式図である。 図５の画素を用いる表示装置のための列ドライバアーキテクチャを示す図である。 本発明の表示装置のための画素配置の第３の実施形態についての模式図である。

Claims (13)

1. 表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置であって、各々の画素は：
   エレクトロルミネッセンス（ＥＬ）表示素子；
   前記ＥＬ表示素子を流れる電流を駆動する駆動トランジスタ；
   前記電流サンプリング抵抗、前記駆動トランジスタ及び前記ＥＬ表示素子の順に第１電力ラインと第２電力ラインとの間で直列状態にある、前記電流サンプリング抵抗；並びに
   １つ又は２つのフィードバックラインに前記電流サンプリング抵抗の一端又は両端の電圧値に対応する１つ又は２つのフィードバック信号を供給する回路；
   を有する、アクティブマトリクスＥＬ表示装置であり、
   前記ＥＬ表示装置は、前記１つ又は２つのフィードバック信号と画素駆動信号を受け、データ入力ラインを介して修正済みの画素駆動信号を前記駆動トランジスタに出力し、前記ＥＬ表示素子を流れる電流を前記画素駆動信号に対応する電流に等しくさせる処理手段を更に有し、
   前記回路は、前記電流サンプリング抵抗の一端又は両端と、前記１つ又は２つのフィードバックラインとの間にそれぞれ接続された１つ又は２つのサンプリングトランジスタを更に有し、
   前記各々の画素は、前記データ入力ラインと前記駆動トランジスタのゲートとの間に接続したアドレストランジスタを更に有し、前記アドレストランジスタのゲートと前記１つ又は２つのサンプリングトランジスタは共有アドレスラインにより制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
2. 請求項１に記載のアクティブマトリクスＥＬ表示装置であって、前記各々の画素は第２アドレストランジスタを更に有し、前記第２アドレストランジスタは、前記電流サンプリング抵抗と前記駆動トランジスタとの接続点と、電流ドレインラインとの間に接続されている、ことを特徴とするアクティブマトリクスＥＬ表示装置。
3. 請求項２に記載のアクティブマトリクスＥＬ表示装置であって、前記第２アドレストランジスタは前記共有アドレスラインにより制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
4. 請求項１に記載のアクティブマトリクスＥＬ表示装置であって、前記処理手段は、前記電流サンプリング抵抗を通って流れる電流に対応する信号と、前記画素駆動信号を受け、且つ前記修正済みの画素駆動信号を出力し、
   且つ前記処理手段は、前記電流サンプリング抵抗を通って流れる電流に対応する信号を、前記１つ又は２つのフィードバック信号に基づいて取得する第１差分増幅器を有し、
   前記回路が前記電流サンプリング抵抗の一端又は両端の電圧値に対応する前記１つ又は２つのフィードバック信号を前記１つ又は２つのフィードバックラインに供給する際、
   前記第１差分増幅器の出力及び前記画素駆動信号を受け、且つ前記修正済みの画素駆動信号を出力する第２差分増幅器を更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
5. 請求項２又は３に記載のアクティブマトリクスＥＬ表示装置であって、前記処理手段は、
   前記電流サンプリング抵抗を通って流れる第１電流の第１信号をホールドし、且つ前記第１信号は前記１つ又は２つのフィードバック信号に基づいて取得したものであるサンプルホールド回路と、
   前記電流サンプリング抵抗を通って流れる第２電流の第２信号を、前記１つ又は２つのフィードバック信号に基づいて取得する第１差分増幅器を更に有し、
   前記回路が前記電流サンプリング抵抗の一端又は両端の電圧値に対応する前記１つ又は２つのフィードバック信号を前記１つ又は２つのフィードバックラインに供給する際、
   前記第１差分増幅器の出力及び前記サンプルホールド回路にホールドされた信号を受け、且つ前記修正済みの画素駆動信号を出力する第２差分増幅器を更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
6. 請求項５に記載のアクティブマトリクスＥＬ表示装置であって、前記データ入力ラインは、電源ライン電圧と、前記第１差分増幅器の出力との間でスイッチング可能である、ことを特徴とするアクティブマトリクスＥＬ表示装置。
7. 請求項５又は６に記載のアクティブマトリクスＥＬ表示装置であって：
   前記サンプリング抵抗を通って流れる前記第１電流は、前記第２アドレストランジスタを駆動して前記電流ドレインラインに向けて流され、且つ前記サンプルホールド回路により前記第１電流に対応する前記第１信号をホールドする、第１モード；並びに
   前記サンプリング抵抗を通って流れる前記第２電流は、前記駆動トランジスタを駆動して前記ＥＬ表示素子に向けて流され、且つ前記第２電流に対応する前記第２信号を前記第１差分増幅器に供給し、前記第２差分増幅器は前記第１差分増幅器の出力及び前記サンプルホールド回路に保持された信号を比較し、前記第２差分増幅器は前記修正済みの画素駆動信号を前記データ入力ラインに出力する第２モード；
   において動作する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
8. 請求項１に記載のアクティブマトリクスＥＬ表示装置をアドレス指定する方法であって、前記各々の画素に対して：
   修正前の画像駆動信号を供給し、
   前記共有アドレスラインは前記１つ又は２つのサンプリングトランジスタを制御することにより、前記電流サンプリング抵抗の一端又は両端の電圧値をサンプリングし、且つ前記電流サンプリング抵抗の一端又は両端の電圧値に対応する前記１つ又は２つのフィードバック信号を前記１つ又は２つのフィードバックラインに供給し、
   前記１つ又は２つのフィードバック信号と、前記画素駆動信号を受け、前記データ入力ラインを介して前記修正済みの画素駆動信号を前記駆動トランジスタに出力し、前記ＥＬ表示素子を流れる電流を前記画素駆動信号に対応する電流に等しくさせる、
   ことを特徴とする方法。
9. 請求項８に記載の方法であって、前記電流サンプリング抵抗の両端の電圧値をサンプリングする際に、前記電流サンプリング抵抗の両端の電圧値を差動増幅器が受ける、ことを特徴とする方法。
10. 請求項８に記載の方法であって、前記電流サンプリング抵抗は第１端子と第２端子を有し、前記第１端子は前記駆動トランジスタに接続され、前記第２端子は、前記電流サンプリング抵抗の前記第１端子から電圧値をサンプリングする際に、前記電流サンプリング抵抗に電圧を供給する既知の電源電圧に接続されている、ことを特徴とする方法。
11. 請求項２に記載のアクティブマトリクスＥＬ表示装置をアドレス指定する方法であって、前記各々の画素に対して：
    前記ＥＬ表示素子ではなく、前記電流サンプリング抵抗に第１電流を流す段階；
    前記共有のアドレスラインは、前記１つ又は２つのサンプリングトランジスタを制御することにより前記電流サンプリング抵抗の一端又は両端の電圧値をサンプリングし、且つ前記電流サンプリング抵抗の一端又は両端の電圧値に対応する前記１つ又は２つのフィードバック信号を前記１つ又は２つのフィードバックラインに供給する段階；
    前記１つ又は２つのフィードバック信号に基づいて、前記電流サンプリング抵抗を通って流れる第１電流に対応する第１信号を取得する段階；
    前記第１信号を蓄積する段階；並びに
    前記駆動トランジスタにゲート電圧を供給することにより前記ＥＬ表示素子に第２電流を流すためのフィードバック制御信号として前記蓄積された第１信号を用いる段階であって、前記フィードバック制御信号は前記ゲート電圧を決定し、前記第２電流を前記第１電流に等しくさせるために用いられる、段階；
    を有する、
    ことを特徴とする方法。
12. 請求項１１に記載の方法であって、前記蓄積された第１信号を用いる段階は、前記ＥＬ表示素子に前記第２電流を流す間に前記蓄積された第１信号及び前記第２電流に対応する第２信号を差動増幅器に供給する手順と、前記駆動トランジスタを制御するために前記差動増幅器の出力を用いる手順とを有する、ことを特徴とする方法。
13. 請求項１２に記載の方法であって、前記第２信号は、前記電流サンプリング抵抗の一端又は両端の電圧値をサンプリングすることにより得られる、ことを特徴とする方法。
    

Images