JP5612407B2 - Semiconductor light receiving element and method for manufacturing semiconductor light receiving element - Google Patents
Semiconductor light receiving element and method for manufacturing semiconductor light receiving element Download PDFInfo
- Publication number
- JP5612407B2 JP5612407B2 JP2010204679A JP2010204679A JP5612407B2 JP 5612407 B2 JP5612407 B2 JP 5612407B2 JP 2010204679 A JP2010204679 A JP 2010204679A JP 2010204679 A JP2010204679 A JP 2010204679A JP 5612407 B2 JP5612407 B2 JP 5612407B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- light receiving
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体受光素子及びその製造方法に関するものである。 The present invention relates to a semiconductor light receiving element and a method for manufacturing the same.
従来、受光素子として、積層体からなる半導体受光素子が知られている(例えば、特許文献1参照。)。特許文献1記載の半導体受光素子は、ノンドープ層をドープ層間に配置してなるpin構造を有する半導体受光素子であって、以下の手法で作成される。まず、n型半導体基板(n−InP)上に、n型光閉じ込め層(n−AlInGaAs)、i型光吸収層(ノンドープAlInGaAs)、p型光閉じ込め層(p−AlInGaAs)、p型クラッド層(p−InP)、p型コンタクト層(p−GaInAsP)を順次積層した後、n型光閉じ込め層までエッチングしてメサストライプを形成する。そして、メサストライプの側面に露出したAlを含有する半導体層の露出面を酸化させ、AlxOy領域に転化させる。このように、特許文献1記載の半導体受光素子では、メサストライプ側面の長手方向又はメサポスト側面の周方向に電気抵抗の高いAlxOy領域が形成されており、暗電流(リーク電流)の発生の抑制が図られている。
Conventionally, as a light receiving element, a semiconductor light receiving element made of a laminate is known (for example, see Patent Document 1). The semiconductor light receiving element described in
しかしながら、特許文献1記載の半導体受光素子にあっては、pin構造の受光部(pin接合領域)がメサエッチングにより形成されるので、メサストライプ側面又はメサポスト側面のpin接合部の露出面にエッチングによる結晶欠陥が発生する場合がある。このため、AlxOy領域を形成する場合であっても、リーク電流を十分抑制することができないおそれがある。
However, in the semiconductor light receiving element described in
そこで、本発明は、このような技術課題を解決するためになされたものであって、リーク電流の抑制を図ることができる半導体受光素子及び半導体受光素子の製造方法を提供することを目的とする。 Accordingly, the present invention has been made to solve such a technical problem, and an object of the present invention is to provide a semiconductor light receiving element capable of suppressing leakage current and a method for manufacturing the semiconductor light receiving element. .
すなわち本発明に係る半導体受光素子は、第1導電型の基板と、基板上に積層された第1導電型の第1半導体層と、第1半導体層上又は第1半導体層上に積層されたノンドープの光吸収層上に積層され、Alを含有する第2導電型の第2半導体層と、第2半導体層上に積層されたキャップ層と、を備え、キャップ層の一部が第2半導体層を露出するようにエッチングされ、第2半導体層の露出面から基板側の界面まで第2半導体層の一部が酸化されることで、Al酸化物を含有する酸化領域に囲まれた第2導電型の半導体領域が形成されていることを特徴とする。 That is, a semiconductor light receiving element according to the present invention is formed by laminating a first conductivity type substrate, a first conductivity type first semiconductor layer laminated on the substrate, and the first semiconductor layer or the first semiconductor layer. A second conductivity type second semiconductor layer containing Al and laminated on the non-doped light absorption layer; and a cap layer laminated on the second semiconductor layer, wherein a part of the cap layer is a second semiconductor. Etching is performed so as to expose the layer, and a part of the second semiconductor layer is oxidized from the exposed surface of the second semiconductor layer to the interface on the substrate side, whereby the second surrounded by the oxide region containing Al oxide. A conductive semiconductor region is formed.
本発明に係る半導体受光素子では、第1半導体層上又は光吸収層上に、Alを含有する第2導電型の第2半導体層及びキャップ層が順次積層され、第2半導体層を露出するように該キャップ層の一部がエッチングされ、露出した第2半導体層が露出面から基板側の界面まで酸化されて構成される。このように、本発明に係る半導体受光素子では、エッチングによりpn接合面あるいはpi接合面を露出させずに、pn接合面あるいはpi接合面を酸化領域で覆うことができる。そして、酸化領域で半導体領域を囲むことで受光部を形成することが可能となる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。 In the semiconductor light receiving element according to the present invention, a second conductive type second semiconductor layer containing Al and a cap layer are sequentially stacked on the first semiconductor layer or the light absorption layer so as to expose the second semiconductor layer. In addition, a part of the cap layer is etched, and the exposed second semiconductor layer is oxidized from the exposed surface to the interface on the substrate side. Thus, in the semiconductor light receiving element according to the present invention, the pn junction surface or the pi junction surface can be covered with the oxidized region without exposing the pn junction surface or the pi junction surface by etching. Then, the light receiving portion can be formed by surrounding the semiconductor region with the oxidized region. For this reason, since it can suppress that the crystal defect resulting from an etching generate | occur | produces in a pn junction surface or a pi junction surface, it becomes possible to aim at suppression of a leakage current.
ここで、キャップ層は第2導電型の半導体層であることが好適である。このように構成することで、キャップ層を受光部として機能させることができる。また、半導体領域の基板側の界面は、pn接合面又はpi接合面として構成されてもよい。 Here, the cap layer is preferably a second conductivity type semiconductor layer. With this configuration, the cap layer can function as a light receiving unit. The interface on the substrate side of the semiconductor region may be configured as a pn junction surface or a pi junction surface.
また、上記半導体受光素子は、キャップ層の上面側であって半導体積層方向においてキャップ層と重なる位置に配置された電極部を有することが好適である。このように構成することで、電極部が剥離することを回避することができる。 Moreover, it is preferable that the semiconductor light receiving element has an electrode portion disposed on the upper surface side of the cap layer and in a position overlapping with the cap layer in the semiconductor lamination direction. By comprising in this way, it can avoid that an electrode part peels.
また、本発明に係る半導体受光素子は、第1導電型の基板と、基板上に積層された第1導電型の第1半導体層と、第1半導体層上又は第1半導体層上に積層されたノンドープの光吸収層上に積層され、Alを含有する第2導電型の第2半導体層と、を備え、第2半導体層は、含有されたAlが酸化されてなる酸化領域、及び、酸化領域に囲まれ、第1半導体層又は光吸収層とpn接合面又はpi接合面として接合する第2導電型の半導体領域を有することを特徴として構成される。 A semiconductor light receiving element according to the present invention is laminated on a first conductive type substrate, a first conductive type first semiconductor layer laminated on the substrate, and on the first semiconductor layer or the first semiconductor layer. And a second conductive type second semiconductor layer containing Al, which is laminated on the non-doped light absorption layer, and the second semiconductor layer includes an oxidation region formed by oxidizing the contained Al, and an oxidation It is characterized by having a semiconductor region of the second conductivity type surrounded by the region and joined as a pn junction surface or a pi junction surface with the first semiconductor layer or the light absorption layer.
本発明に係る半導体受光素子によれば、第2導電型の半導体領域の周囲が、含有されたAlを酸化してなる酸化領域で囲まれるため、pn接合面又はpi接合面を露出させるエッチングをすることなく受光部を形成することができる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。 According to the semiconductor light receiving element of the present invention, since the periphery of the second conductivity type semiconductor region is surrounded by the oxidized region formed by oxidizing the contained Al, etching for exposing the pn junction surface or the pi junction surface is performed. The light receiving portion can be formed without doing so. For this reason, since it can suppress that the crystal defect resulting from an etching generate | occur | produces in a pn junction surface or a pi junction surface, it becomes possible to aim at suppression of a leakage current.
また、本発明に係る半導体受光素子の製造方法は、第1導電型の基板上に第1導電型の第1半導体層を積層する第1半導体層積層ステップと、第1半導体層上又は第1半導体層上に積層されたノンドープの光吸収層上に、Alを含有する第2導電型の第2半導体層を積層する第2半導体層積層ステップと、第2半導体層上にキャップ層を積層するキャップ層積層ステップと、キャップ層の一部を、第2半導体層を露出するようにエッチングするエッチングステップと、露出した第2半導体層の露出面から基板側の界面まで第2半導体層の一部を酸化する酸化ステップとを備えることを特徴として構成される。 The method for manufacturing a semiconductor light receiving element according to the present invention includes a first semiconductor layer stacking step of stacking a first conductive type first semiconductor layer on a first conductive type substrate, and the first semiconductor layer stacking step. A second semiconductor layer stacking step of stacking a second conductivity type second semiconductor layer containing Al on the non-doped light absorption layer stacked on the semiconductor layer; and a cap layer on the second semiconductor layer. A cap layer stacking step, an etching step for etching a part of the cap layer so as to expose the second semiconductor layer, and a part of the second semiconductor layer from the exposed exposed surface of the second semiconductor layer to the interface on the substrate side And an oxidation step for oxidizing the material.
本発明に係る半導体受光素子の製造方法では、第1半導体層形成ステップで、第1導電型の基板上に第1導電型の第1半導体層が積層され、第2半導体層積層ステップで、第1半導体層上又は第1半導体層上に積層されたノンドープの光吸収層上に、Alを含有する第2導電型の第2半導体層が積層され、キャップ層積層ステップで、第2半導体層上にキャップ層が積層され、エッチングステップで、キャップ層の一部が、第2半導体層を露出するようにエッチングされ、酸化ステップで、露出した第2半導体層の露出面から基板側の界面まで第2半導体層の一部が酸化される。このように、本発明に係る製造方法では、エッチングによりpn接合面あるいはpi接合面を露出させずに、pn接合面あるいはpi接合面を酸化領域で覆うことができる。したがって、例えば酸化領域を環状に形成することで、酸化領域に囲まれた半導体領域を形成することができるので、酸化工程で受光部を形成することが可能となる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。 In the method for manufacturing a semiconductor light receiving element according to the present invention, in the first semiconductor layer forming step, the first conductive type first semiconductor layer is stacked on the first conductive type substrate, and in the second semiconductor layer stacking step, A second conductivity type second semiconductor layer containing Al is laminated on the first semiconductor layer or the non-doped light absorption layer laminated on the first semiconductor layer, and the second semiconductor layer is formed on the second semiconductor layer in the cap layer lamination step. A cap layer is stacked on the substrate, and in the etching step, a part of the cap layer is etched to expose the second semiconductor layer, and in the oxidation step, the second semiconductor layer is exposed from the exposed surface of the second semiconductor layer to the interface on the substrate side. 2 A part of the semiconductor layer is oxidized. Thus, in the manufacturing method according to the present invention, the pn junction surface or the pi junction surface can be covered with the oxidized region without exposing the pn junction surface or the pi junction surface by etching. Therefore, for example, by forming the oxidized region in a ring shape, a semiconductor region surrounded by the oxidized region can be formed, so that the light receiving portion can be formed in the oxidizing step. For this reason, since it can suppress that the crystal defect resulting from an etching generate | occur | produces in a pn junction surface or a pi junction surface, it becomes possible to aim at suppression of a leakage current.
また、キャップ層は第2導電型の半導体層であってもよい。このように構成することで、キャップ層を除去することなく受光部として機能させることができるので、効率的に製造することが可能となる。 The cap layer may be a second conductivity type semiconductor layer. By configuring in this way, it can function as a light receiving unit without removing the cap layer, so that it can be efficiently manufactured.
本発明によれば、半導体受光素子においてリーク電流の抑制を図ることができる。 According to the present invention, it is possible to suppress leakage current in a semiconductor light receiving element.
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the dimensional ratios in the drawings do not necessarily match those described.
(第1実施形態)
図1は、本発明の実施形態に係る半導体受光素子の構成を示す上面図、図2は、図1に示した半導体受光素子のII−II線における側断面図である。図1及び図2に示した半導体受光素子1は、pin接合部を有する化合物半導体受光素子であり、例えば受光器や光検出器の単素子として好適に採用されるものである。
(First embodiment)
FIG. 1 is a top view showing a configuration of a semiconductor light receiving element according to an embodiment of the present invention, and FIG. 2 is a side sectional view taken along line II-II of the semiconductor light receiving element shown in FIG. The semiconductor light-
図1に示すように、半導体受光素子1は、素子内部に半導体接合部を有する積層体からなる受光素子であって、受光部20を備えている。受光部20は、水平断面が円形のメサ状に形成されており、メサ部の上面側から光を受光し、素子内部へ光を入射させる。ここでは、半導体接合部としてpin接合の積層体が採用され、素子内部に入射された光によって光電流を出力可能に構成されている。受光部20の側方には、受光部20の周囲を囲む酸化領域15が形成されている。
As shown in FIG. 1, the semiconductor
図2に示すように、受光部20は、基板10上に形成されている。基板10は、半導体基板であり、例えばn型のInAs基板が用いられる。また、基板10の一方の主面上には、基板10と同一の導電型を有する第1半導体層11、ノンドープの光吸収層12、基板10とは異なる導電型を有する第2半導体層13が順次積層されている。第1半導体層11としては、例えば、n型のInAsSbが用いられ、光吸収層12としては、例えば、i型(ノンドープ)のInAsSbが用いられる。また、第2半導体層13は、半導体層を構成する元素の一つがAlであるIII−V族化合物半導体層である。第2半導体層13としては、例えばp型のAlInAsSbが用いられる。
As shown in FIG. 2, the
第2半導体層13の一部は、含有されたAlが酸化され高抵抗化された酸化領域15に転化されている。AlxOyを含有する酸化領域15は、環状に形成されており、この酸化領域の内周側には光吸収層12とpi接合する半導体領域13aが形成されている。すなわち、酸化領域15に取り囲まれる領域が半導体領域13aとされる。半導体領域13aは、メサ状に形成された受光部20を構成する半導体層の一つであり、受光部20を構成する半導体層の中では最も下側に位置している。酸化領域15は、第2半導体層13上に積層されたキャップ層14の一部が、第2半導体層13を露出するように環状にエッチングされ、第2半導体層13の露出面から基板10側の界面まで第2半導体層13の一部が酸化されることで形成される。キャップ層14は、第2半導体層13と同一の導電型を有する半導体層であり、例えばp型のInPSbが用いられる。
A part of the
キャップ層14上には、入射光の反射を防止するためのAR層(Anti-Reflection coat:反射防止膜)16が形成されている。AR層として、例えば、SiN/Al2O3が用いられる。上述した半導体領域13a、キャップ層14、AR層16は、メサ状の受光部20を構成する。また、図1,2に示すように、半導体受光素子1の上面側には、上部電極部17が形成されている。上部電極部17は、受光部20を囲むように形成された環状の電極部材17aと、電極部材17aと電気的に接続されたボンディングパッド(電極パッド)17bとを備えている。この環状の電極部材17aによってメサ部の上面側に受光窓部20aが形成される。受光窓部20aは、水平断面が円形の開口であり、その半径は受光部20の半径より小さく形成されている。さらに、基板10の他方の主面である裏面には、下部電極部18が形成されている。上部電極部17として、例えばTi/Pt/Auが用いられ、下部電極部18として、例えばAuGe/Ni/Auが用いられる。
On the
次に、本実施形態に係る半導体受光素子1について、作用効果を説明する。図2に示す半導体受光素子1に、上部電極部17及び下部電極部18を介して電圧を印加し、半導体領域13a、光吸収層12、第1半導体層11のpin接合に逆バイアスをかけることで、光吸収層12の空乏層が拡大される。この状態で、受光部20に光が入射され光吸収層12に到達すると、空乏層で電子‐正孔対が形成されて光電流が発生する。ここで、上記受光部20は、環状に形成された酸化領域15によりその外縁が形成さている。すなわち、光吸収層12上に、Alを含有する半導体層13が形成されることで、エッチングによって物理的に受光部20の外縁が形成されるのではなく、化学反応により第2半導体層13の一部を絶縁層として機能する酸化領域15へ転化し、半導体領域13aを電気的に分離することで受光部20の外縁を形成することができる構成とされている。このため、エッチングによりpn接合面あるいはpi接合面を露出させずに、pn接合面あるいはpi接合面を酸化領域15で覆うことができる。そして、酸化領域15で半導体領域13aを囲むことで受光部20を形成することが可能となる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。
Next, effects of the semiconductor
次に、本実施形態に係る半導体受光素子1の製造方法について説明する。図3〜図5は、図1に示す半導体受光素子1の製造工程を示す側断面図である。
Next, a method for manufacturing the semiconductor
まず、図3の(a)に示すように、半導体層形成工程(第1半導体積層ステップ、第2半導体積層ステップ、キャップ層積層ステップ)を行う。基板10上にpin接合構造をエピタキシャル成長技術により形成する。エピタキシャル成長は、例えば膜厚制御に優れた有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)や、分子線成長法(MBE:Molecular Beam Epitaxy)によって行う。
First, as shown in FIG. 3A, a semiconductor layer forming step (first semiconductor stacking step, second semiconductor stacking step, cap layer stacking step) is performed. A pin junction structure is formed on the
n型の導電型を有する基板10として使用する場合、基板10上に、n型の第1半導体層11、i型の光吸収層12、Alを含有したp型の第2半導体層13、p型のキャップ層14を順にエピタキシャル成長させる。このように、光吸収層12とキャップ層14との間にバンドギャップの広いAlを含有する第2半導体層13を形成する。それぞれの組成および膜厚は、例えば、基板10がn型InAsで250μm、第1半導体層11がn型InAsSbで1.5μm、光吸収層12がi型InAsSbで8.0μm、第2半導体層13がp型AlInAsSbで0.1μm、キャップ層14がp型InPSbで0.1μmである。
When used as a
次に、図3の(b)に示すように、メサ部形成工程(エッチングステップ)を行う。第2半導体層13が上面に露出するように、少なくともキャップ層14をエッチングして受光部20の円柱状のメサ部を形成する。このとき、図中に示すようにキャップ層14と共に第2半導体層13の一部をエッチングしてもよい。まず、フォトワークにより受光部20のパターンを作成し、そしてレジストを塗布し、その後エッチング及びレジスト除去を行うことで、キャップ層14に環状の開口14a、第2半導体層13に環状の開口13bを形成し、第2半導体層13及びキャップ層14からなるメサ部を形成する。エッチングは、メサ部の大きさを均一性よく形成するために、好ましくはドライエッチング法が用いられる。また、ウェットエッチング法で行われても良い。なお、メサ部以外の第2半導体層13及びキャップ層14を除去しないことにより、後工程で形成される上部電極部17の剥がれを防止することができる。すなわち、積層方向において上部電極部17と重なる位置の第2半導体層13及びキャップ層14については除去せずに残しておく。
Next, as shown in FIG. 3B, a mesa portion forming step (etching step) is performed. At least the
次に、図3の(c)に示すように、酸化工程(酸化ステップ)を行う。例えば、高温雰囲気中に水蒸気を供給することにより、露出された第2半導体層13を酸化して酸化領域15を形成する。ここで、図6を用いて、酸化領域15の詳細を説明する。図6は、エッチング深さが異なる場合の酸化領域15の形態を示す概要図であり、図6の(a)は、キャップ層14のみをエッチングして露出された第2半導体層13を酸化した場合を示し、図6の(b)はキャップ層14と共に第2半導体層13の一部をエッチングして露出された第2半導体層13を酸化した場合を示している。図6の(a),(b)に示すように、何れの場合であっても、第2半導体層13の露出面から基板10側の界面(ここでは光吸収層12との界面)まで第2半導体層13の一部が酸化される。これにより、酸化領域15をpi接合界面まで到達させて酸化領域15の内側をpi接合界面とすることができる。このため、リーク電流の発生を抑制することが可能となる。
Next, as shown in FIG. 3C, an oxidation step (oxidation step) is performed. For example, by supplying water vapor in a high temperature atmosphere, the exposed
次に、図4の(d)に示すように、AR層形成工程を行う。AR層16の組成および膜厚は、例えばSiN/Al2O3で0.8μmである。次に、図4の(e)に示すように、スルーホール形成工程を行う。まず、レジストを塗布し、フォトワークにより環状のスルーホールのパターンを作成し、その後エッチング及びレジスト除去を行うことで、キャップ層14の一部が上面に露出するように、環状のスルーホール16aを形成する。次に、図4の(f)に示すように、上部電極形成工程を行う。蒸着により上部電極用膜を積層し、リフトオフ法により環状の電極部材17a及びボンディングパッド17bを形成して上部電極部17を形成する。これにより、受光部20の受光窓部20aが形成される。上部電極部17の組成および膜厚は、例えばTi/Pt/Auで1.2μmである。
Next, as shown in FIG. 4D, an AR layer forming step is performed. The composition and film thickness of the
次に、図5の(g)に示すように、基板裏面研磨工程を行う。基板10の裏面10a側を研磨する。そして、図5の(h)に示すように、研磨した裏面10a側に、下部電極部18を蒸着により形成する。下部電極部18の組成および膜厚は、例えばAuGe/Ni/Auで0.7μmである。
Next, as shown in FIG. 5G, a substrate back surface polishing step is performed. The
以上、図3〜図5に示す工程を行うことで、受光部20のメサ部形成時にpi接合界面が露出されることなく、Alを含む第2半導体層13が酸化され、pi接合界面まで到達する。エッチングによりpi接合面とni接合面を形成する場合に比べて、酸化領域15を形成する方がpi接合面とni接合面に与えるダメージは低い。そして、エッチングによりpi接合面とni接合面に結晶欠陥が発生することを回避することができるので、リーク電流を適切に抑制することが可能となる。このように、従来に比べて浅いエッチングで受光部20を形成することができるので、半導体受光素子1がアイソレーションをする必要のない単素子として採用される場合に特に有効である。
3 to 5, the
上述したように、第1実施形態に係る半導体受光素子1の製造方法では、半導体層形成工程で、n型の基板10上にn型の第1半導体層11、ノンドープの光吸収層12、Alを含有するp型の第2半導体層13、p型のキャップ層14が順次積層され、メサ部形成工程でキャップ層14の一部が、第2半導体層13を上面側に露出するようにエッチングされ、酸化工程で、露出された第2半導体層13の露出面から基板10側の界面まで第2半導体層13の一部が酸化される。このように、エッチングによりpn接合面あるいはpi接合面を露出させずに、pn接合面あるいはpi接合面を酸化領域15で覆うことができる。そして、酸化領域15を環状に形成することで、酸化領域15に囲まれた半導体領域13aを形成することができるので、酸化工程で受光部20を形成することが可能となる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。
As described above, in the method of manufacturing the semiconductor
(第2実施形態)
次に本発明の第2実施形態について説明する。図7は、本発明の実施形態に係る半導体受光素子の構成を示す上面図、図8は、図7に示した半導体受光素子のVIII−VIII線における側断面図である。図7及び図8に示した半導体受光素子2は、第1実施形態に係る半導体受光素子1とほぼ同様に構成されており、主に上部電極部17の形状及び半導体層の材料が相違する。以下では、説明理解の容易性を考慮して、半導体受光素子1と重複する説明は省略し、相違点を中心に説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 7 is a top view showing the configuration of the semiconductor light receiving element according to the embodiment of the present invention, and FIG. 8 is a side sectional view of the semiconductor light receiving element shown in FIG. The semiconductor
図7,8に示すように、半導体受光素子2は、素子内部に半導体接合部を有する積層体からなる受光素子であって、基板10上に受光部20が形成されている。受光部20の側方には、受光部20の周囲を囲む酸化領域15が形成されている。基板10の一方の主面上には、半導体受光素子1と同様に、第1半導体層11、ノンドープの光吸収層12、Alを含有する第2半導体層13が順次積層されている。基板10としては、例えばn型のInPが用いられ、第1半導体層11としては、例えばn型のInPが用いられ、光吸収層12としては、例えばi型のInGaAsが用いられ、第2半導体層13としては、例えばp型のInAlAsが用いられる。
As shown in FIGS. 7 and 8, the semiconductor
第2半導体層13の一部は、含有されたAlが酸化され高抵抗化された酸化領域15に転化されている。AlxOyを含有する酸化領域15は、受光部20のパターンに沿って円形領域を囲むように形成されており、酸化領域15に囲まれて光吸収層12とpi接合する半導体領域13aが形成されている。半導体領域13aは、メサ状に形成された受光部20を構成する半導体層の一つであり、受光部20を構成する半導体層の中では最も下側に位置している。酸化領域15は、第2半導体層13上に積層されたキャップ層14の一部が、第2半導体層13を露出するようにエッチングされ、第2半導体層13の露出面から基板10側の界面まで第2半導体層13の一部が酸化されることで形成される。キャップ層14は、第2半導体層13と同一の導電型を有する半導体層であり、例えばp型のInPが用いられる。
A part of the
キャップ層14上には、入射光の反射を防止するためのAR層16が形成されている。上述した半導体領域13a、キャップ層14、AR層16は、メサ状の受光部20を構成する。また、半導体受光素子1の上面側には、上部電極部17が形成されている。上部電極部17は、受光部20を囲むように形成されており、メサ部の上面側に受光窓部20aが形成される。さらに、基板10の他方の主面である裏面には、下部電極部18が形成されている。AR層16として、例えばSiN/Al2O3が用いられ、上部電極部17として、例えばTi/Pt/Auが用いられ、下部電極部18として、例えばAuGe/Ni/Auが用いられる。
An
本実施形態に係る半導体受光素子2の作用効果は、第1実施形態に係る半導体受光素子1と同様である。
The operational effects of the semiconductor
次に、本実施形態に係る半導体受光素子2の製造方法について説明する。図9〜図11は、図7に示す半導体受光素子2の製造工程を示す側断面図である。
Next, a method for manufacturing the semiconductor
まず、図9の(a)に示すように、半導体層形成工程(第1半導体積層ステップ、第2半導体積層ステップ、キャップ層積層ステップ)を行う。この工程は第1実施形態での説明と同様であり、半導体層の材料のみが相違する。それぞれの組成および膜厚は、例えば、基板10がn型InPで250μm、第1半導体層11がn型InPで1.5μm、光吸収層12がi型InGaAsで8.0μm、第2半導体層13がp型InAlAsで0.1μm、キャップ層14がp型InPで0.1μmである。
First, as shown in FIG. 9A, a semiconductor layer forming step (first semiconductor stacking step, second semiconductor stacking step, cap layer stacking step) is performed. This process is the same as that described in the first embodiment, and only the material of the semiconductor layer is different. The composition and film thickness are, for example, that the
次に、図9の(b)に示すように、メサ部形成工程(エッチングステップ)を行う。第2半導体層13が上面に露出するように、少なくともキャップ層14をエッチングして受光部20の円柱状のメサ部を形成する。このとき、図中に示すようにキャップ層14と共に第2半導体層13の一部をエッチングしてもよい。まず、レジストを塗布し、フォトワークにより受光部20のパターンを作成し、その後エッチング及びレジスト除去を行うことで、第2半導体層13及びキャップ層14からなるメサ部を形成する。
Next, as shown in FIG. 9B, a mesa portion forming step (etching step) is performed. At least the
次に、図9の(c)に示すように、酸化工程(酸化ステップ)を行う。この工程は第1実施形態での説明と同様に行う。次に、図10の(d)に示すように、AR層形成工程を行う。AR層16の組成および膜厚は、例えばSiN/Al2O3で0.8μmである。次に、図10の(e)に示すように、スルーホール形成工程を行う。この工程は第1実施形態での説明と同様に行う。次に、図10の(f)に示すように、上部電極形成工程を行う。蒸着により上部電極用膜を積層し、リフトオフ法により上部電極部17を形成する。これにより、受光部20の受光窓部20aが形成される。上部電極部17の組成および膜厚は、例えばTi/Pt/Auで1.2μmである。
Next, as shown in FIG. 9C, an oxidation step (oxidation step) is performed. This step is performed in the same manner as described in the first embodiment. Next, as shown in FIG. 10D, an AR layer forming step is performed. The composition and film thickness of the
次に、図11の(g)に示すように、基板裏面研磨工程を行う。この工程は第1実施形態での説明と同様に行う。そして、図10の(h)に示すように、研磨した裏面10a側に、下部電極部18を蒸着により形成する。下部電極部18の組成および膜厚は、例えばAuGe/Ni/Auで0.7μmである。
Next, as shown in FIG. 11G, a substrate back surface polishing step is performed. This step is performed in the same manner as described in the first embodiment. Then, as shown in FIG. 10H, the
以上、図9〜図11に示す工程を行うことで、受光部20のメサ部形成時にpi接合界面が露出されることなく、Alを含む第2半導体層13が酸化され、pi接合界面まで到達する。エッチングによりpi接合面とni接合面を形成する場合に比べて、酸化領域15を形成する方がpi接合面とni接合面に与えるダメージは低い。そして、エッチングによりpi接合面とni接合面に結晶欠陥が発生することを回避することができるので、リーク電流を適切に抑制することが可能となる。このように、従来に比べて浅いエッチングで受光部20を形成することができるので、半導体受光素子2がアイソレーションをする必要のない単素子として採用される場合に特に有効である。
9 to 11, the
上述したように、第2実施形態に係る半導体受光素子2の製造方法では、第1実施形態に係る半導体受光素子1と同様に、エッチングによりpn接合面あるいはpi接合面を露出させずに、pn接合面あるいはpi接合面を酸化領域15で覆うことができる。したがって、酸化領域15に囲まれた半導体領域13aを形成することができるので、酸化工程で受光部20を形成することが可能となる。このため、エッチングに起因した結晶欠陥がpn接合面あるいはpi接合面に発生することを抑制できるので、リーク電流の抑制を図ることが可能となる。
As described above, in the method of manufacturing the semiconductor
なお、上述した実施形態は、本発明に係る半導体受光素子の一例を示すものである。本発明に係る半導体受光素子は、各実施形態に係る半導体受光素子に限られるものではなく、各実施形態に係る半導体受光素子を変形し、又は他のものに適用したものであってもよい。 In addition, embodiment mentioned above shows an example of the semiconductor light receiving element which concerns on this invention. The semiconductor light receiving element according to the present invention is not limited to the semiconductor light receiving element according to each embodiment, and the semiconductor light receiving element according to each embodiment may be modified or applied to other ones.
例えば、上述した実施形態では、受光部20の形状が円柱状である半導体受光素子について説明したが、受光部20の水平方向の断面は円形であるものに限られず、例えば図12,図13に示す半導体受光素子3,4の受光部20のように、矩形であってもよい。
For example, in the above-described embodiment, the semiconductor light receiving element in which the shape of the
また、上述した実施形態では、上部電極部17が受光部20を囲む電極形状である例を説明したが、上記電極形状に限られるものではない。なお、上部電極部17が受光部20を囲む電極形状の方が、ユニフォーミティの点から望ましい。
In the above-described embodiment, an example in which the
また、上述した実施形態では、キャップ層14として半導体層を用いる例を説明したが、酸化工程後に除去するのであればキャップ層14は、半導体層でなくてもよい。
In the above-described embodiment, an example in which a semiconductor layer is used as the
また、上述した実施形態では、pin接合を有する半導体受光素子について説明したが、例えば光吸収層12を備えずに、n型の第1半導体層11上にAlを含有するp型の第2半導体層13を直接積層させたpn接合面を有する半導体受光素子であってもよい。このように構成した場合であっても、酸化領域15を形成してリーク電流の抑制を図ることができる。
In the above-described embodiment, the semiconductor light receiving element having a pin junction has been described. However, for example, a p-type second semiconductor that does not include the
また、上述した実施形態では、第2半導体層が第2導電型である例を説明したが、厚さ方向全てが第2導電型でなくてもよい。例えば、第2半導体層の光吸収層に近い部分は、空乏層が光吸収層に達する厚さであるならば、ノンドープとしてもよい。この場合、バンド不連続をおこさないので好適である。 In the above-described embodiment, the example in which the second semiconductor layer is the second conductivity type has been described. However, not all the thickness directions may be the second conductivity type. For example, the portion close to the light absorption layer of the second semiconductor layer may be non-doped as long as the depletion layer has a thickness that reaches the light absorption layer. In this case, it is preferable because no band discontinuity occurs.
さらに、上述した実施形態では、n型の基板10を用いた半導体受光素子について説明したが、p型の基板を用いて、実施形態のn型とp型を入れ替えて構成される半導体受光素子に適用した場合であっても、リーク電流の抑制を図ることができる。
Furthermore, in the above-described embodiment, the semiconductor light-receiving element using the n-
1…半導体受光素子、10…基板、11…第1半導体層、12…光吸収層、13…第2半導体層、13a…半導体領域、14…キャップ層、15…酸化領域、20…受光部。
DESCRIPTION OF
Claims (7)
第1導電型の基板と、
前記基板上に積層された第1導電型の第1半導体層と、
前記第1半導体層上又は前記第1半導体層上に積層されたノンドープの光吸収層上に積層され、Alを含有する第2導電型の第2半導体層と、
前記第2半導体層上に積層されたキャップ層と、
を備え、
前記キャップ層の一部が前記第2半導体層を露出するようにエッチングされ、前記第2半導体層の露出面から前記基板側の界面まで前記第2半導体層の一部が酸化されることで、Al酸化物を含有する酸化領域に囲まれた第2導電型の半導体領域が形成されていること、
を特徴とする半導体受光素子。 A semiconductor light receiving element,
A first conductivity type substrate;
A first semiconductor layer of a first conductivity type stacked on the substrate;
A second conductive type second semiconductor layer containing Al and laminated on the first semiconductor layer or a non-doped light absorption layer laminated on the first semiconductor layer;
A cap layer laminated on the second semiconductor layer;
With
A portion of the cap layer is etched to expose the second semiconductor layer, and a portion of the second semiconductor layer is oxidized from the exposed surface of the second semiconductor layer to the interface on the substrate side, A second conductivity type semiconductor region surrounded by an oxide region containing Al oxide is formed;
A semiconductor light receiving element characterized by the above.
を特徴とする請求項1〜3の何れか一項に記載の半導体受光素子。 Having an electrode portion disposed on the upper surface side of the cap layer and in a position overlapping the cap layer in the semiconductor lamination direction;
The semiconductor light receiving element according to claim 1, wherein
第1導電型の基板と、
前記基板上に積層された第1導電型の第1半導体層と、
前記第1半導体層上又は前記第1半導体層上に積層されたノンドープの光吸収層上に積層され、Alを含有する第2導電型の第2半導体層と、
を備え、
前記第2半導体層は、含有されたAlが酸化されてなる酸化領域、及び、前記酸化領域に囲まれ、前記第1半導体層又は前記光吸収層とpn接合面又はpi接合面として接合する第2導電型の半導体領域を有すること、
を特徴とする半導体受光素子。 A semiconductor light receiving element,
A first conductivity type substrate;
A first semiconductor layer of a first conductivity type stacked on the substrate;
A second conductive type second semiconductor layer containing Al and laminated on the first semiconductor layer or a non-doped light absorption layer laminated on the first semiconductor layer;
With
The second semiconductor layer is surrounded by an oxidized region in which contained Al is oxidized and the oxidized region, and is joined to the first semiconductor layer or the light absorbing layer as a pn junction surface or a pi junction surface. Having a semiconductor region of two conductivity types;
A semiconductor light receiving element characterized by the above.
第1導電型の基板上に第1導電型の第1半導体層を積層する第1半導体層積層ステップと、
前記第1半導体層上又は前記第1半導体層上に積層されたノンドープの光吸収層上に、Alを含有する第2導電型の第2半導体層を積層する第2半導体層積層ステップと、
前記第2半導体層上にキャップ層を積層するキャップ層積層ステップと、
前記キャップ層の一部を、前記第2半導体層を露出するようにエッチングするエッチングステップと、
露出した前記第2半導体層の露出面から前記基板側の界面まで前記第2半導体層の一部を酸化する酸化ステップと、
を備えることを特徴とする半導体受光素子の製造方法。 A method of manufacturing a semiconductor light receiving element,
A first semiconductor layer laminating step of laminating a first conductive type first semiconductor layer on a first conductive type substrate;
A second semiconductor layer stacking step of stacking a second conductive type second semiconductor layer containing Al on the first semiconductor layer or on the non-doped light absorption layer stacked on the first semiconductor layer;
A cap layer stacking step of stacking a cap layer on the second semiconductor layer;
An etching step of etching a part of the cap layer so as to expose the second semiconductor layer;
An oxidation step of oxidizing a part of the second semiconductor layer from the exposed exposed surface of the second semiconductor layer to the interface on the substrate side;
A method for manufacturing a semiconductor light-receiving element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204679A JP5612407B2 (en) | 2010-09-13 | 2010-09-13 | Semiconductor light receiving element and method for manufacturing semiconductor light receiving element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204679A JP5612407B2 (en) | 2010-09-13 | 2010-09-13 | Semiconductor light receiving element and method for manufacturing semiconductor light receiving element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012060077A JP2012060077A (en) | 2012-03-22 |
JP5612407B2 true JP5612407B2 (en) | 2014-10-22 |
Family
ID=46056768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204679A Active JP5612407B2 (en) | 2010-09-13 | 2010-09-13 | Semiconductor light receiving element and method for manufacturing semiconductor light receiving element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5612407B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112701171B (en) * | 2019-10-23 | 2022-08-19 | 中国科学院苏州纳米技术与纳米仿生研究所 | Infrared detector and manufacturing method thereof |
JP2023167864A (en) * | 2022-05-13 | 2023-11-24 | 浜松ホトニクス株式会社 | Semiconductor light-receiving element |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330531A (en) * | 1998-05-18 | 1999-11-30 | Furukawa Electric Co Ltd:The | Semiconductor light receiving element, and its manufacture |
US6201264B1 (en) * | 1999-01-14 | 2001-03-13 | Lumileds Lighting, U.S., Llc | Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials |
US6674777B1 (en) * | 2000-08-31 | 2004-01-06 | Honeywell International Inc. | Protective side wall passivation for VCSEL chips |
EP2005480B1 (en) * | 2006-03-21 | 2017-01-04 | Shimon Maimon | Reduced dark current photodetector |
GB2466261A (en) * | 2008-12-17 | 2010-06-23 | Qinetiq Ltd | Semiconductor device and fabrication method |
-
2010
- 2010-09-13 JP JP2010204679A patent/JP5612407B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012060077A (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611066B2 (en) | Avalanche photodiode | |
JP5045436B2 (en) | Avalanche photodiode | |
JP4609430B2 (en) | Avalanche photodiode | |
JP2018198286A (en) | Semiconductor light receiving element and method of producing semiconductor light receiving element | |
JP5820265B2 (en) | Back electrode type solar cell and manufacturing method thereof | |
JP2013120863A (en) | Method for manufacturing solar cell | |
JP5501814B2 (en) | Avalanche photodiode | |
WO2003056634A1 (en) | Semiconductor photodetector and its production method | |
JP5612407B2 (en) | Semiconductor light receiving element and method for manufacturing semiconductor light receiving element | |
JP4985298B2 (en) | Avalanche photodiode | |
US10658538B2 (en) | Optical detection device | |
US9252297B2 (en) | Optoelectronic device and the manufacturing method thereof | |
JP2937166B2 (en) | Avalanche photodiode | |
JP2005005600A (en) | Semiconductor light receiving element | |
US8940573B2 (en) | Method of manufacturing semiconductor light-receiving element | |
JP2012124404A (en) | Photodiode and manufacturing method therefor | |
WO2023218698A1 (en) | Semiconductor light-receiving element | |
JP2014056875A (en) | Photoelectric conversion element and photoelectric conversion element manufacturing method | |
JP4786440B2 (en) | Surface incidence type light receiving element and light receiving module | |
JP5429175B2 (en) | Semiconductor light receiving element and manufacturing method thereof | |
JP7452552B2 (en) | Manufacturing method of photodetector | |
JP2023006306A (en) | Semiconductor light receiving element, and method of manufacturing the same | |
KR20230160104A (en) | Solar cell and manufacturing method thereof | |
JP2014072210A (en) | Photoelectric conversion element | |
JP2018525844A (en) | Photodiode matrix with insulated cathode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5612407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |