JP5611934B2

JP5611934B2 - センサ回路

Info

Publication number: JP5611934B2
Application number: JP2011283582A
Authority: JP
Inventors: 島村　俊重; 俊重島村; 森村　浩季; 浩季森村; 宇賀神　守; 守宇賀神; 原田　充; 充原田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2014-10-22
Anticipated expiration: 2031-12-26
Also published as: JP2013134109A

Description

本発明は、振動により可動構造体に発生する容量変化を検知するセンサ回路に関する。

図３は、振動検知を行うセンサノードシステムの構成例を示す（特許文献１，２，３）。
図３において、センサノードシステムは、振動センサノード５０と受信装置６０で構成される。振動センサノード５０で検知した振動検知データは、無線電波を介して受信装置６０に送信される。無線電波は、比較的微弱な無線信号であり、数十ｃｍから数十ｍ離れた距離を通信できる。

振動センサノード５０は、振動センサ５１、センサ回路５２、制御部５４、メモリ部５５、無線部５６、および電源部５７により構成され、電源部５７から各ブロックへ電力が供給される。電源部５７は、例えば振動エネルギーを電気エネルギーに変換する発電機構や２次電池等で構成されており、長時間の動作が可能になっている。

振動センサ５１で得られた差動の電圧信号は、センサ回路５２で差動検出して閾値判定した後、制御部５４でデータ処理された振動検知データがメモリ部５５に保存される。その後、振動検知データは、所定のタイミングでメモリ部５５から読み出され、無線部５６から無線電波により受信装置６０へ送信される。

図４は、従来の振動センサ５１の構成例を示す。図４(a) は平面図、図４(b) はＡ−Ａ断面図、図４(c) はＢ−Ｂ断面図を示す。

図４(a) 〜(c) において、振動センサ５１は、ＭＥＭＳ（Micro Electro Mechanical System ）プロセスなどの微細加工技術により、支持基板５１０上に構成された２つの固定電極５１Ｐ，５１Ｎの間で、バネ５１１を介して支柱５１２に支持された可動電極５１Ｍが振動する構成である。このような振動センサ５１に対して外部から振動が加わり、可動電極５１Ｍが固定電極５１Ｐ，５１Ｎの間で揺れた場合、可動電極５１Ｍと固定電極５１Ｐの距離と、可動電極５１Ｍと固定電極５１Ｎの距離が差動的に変化する。ここで、金属からなるバネ５１１および支柱５１２を介して可動電極５１Ｍは接地電位ＧＮＤに接続されている。このため、可動電極５１Ｍと固定電極５１Ｐとの間に生じる容量ＣＰと、可動電極５１Ｍと固定電極５１Ｎとの間に生じる容量ＣＮは、互いに差動的に変化する。したがって、振動に伴う可変容量ＣＰ，ＣＮから得られる逆位相の検知信号ＢＰ，ＢＮをセンサ回路５２に入力し、整流して容量素子に充電することにより、外部振動の大きさに応じて変化する出力電圧ＳＯを得ることができる。

図５は、従来のセンサ回路５２の構成例を示す。
図５において、センサ回路５２は、容量変化積分回路５２１（特許文献２の図１参照）と、閾値回路５２２（特許文献１の図１参照）により構成される。

容量変化積分回路５２１は、電源電位ＶＤＤと出力端子との間に順方向に直列接続されたダイオードＤ１，Ｄ２，Ｄ３と、出力端子と接地電位との間に接続された容量素子Ｃ０と、初期化時に出力端子の電圧を接地電位にする初期化スイッチＳＷとを備え、振動センサ５１の逆位相の検知信号ＢＰ，ＢＮがダイオードＤ２のアノードとカソードに接続される。この振動センサ５１から出力される逆位相の検知信号ＢＰ，ＢＮにより、ダイオードＤ１，Ｄ３と、ダイオードＤ２が交互にオン状態を繰り返し、電源電位ＶＤＤから電荷が容量素子Ｃ０に徐々に充電され、出力電圧ＳＯが徐々に上昇する。

ここで、出力電圧ＳＯは、振動センサ５１の検知信号ＢＰ，ＢＮの繰り返し回数に依存する。このため、検知信号ＢＰ，ＢＮの繰り返し速度、すなわち外部振動の周波数や加速度の大きさに応じて、出力電圧ＳＯが上昇する傾きが変化する。閾値回路５２２は、この出力電圧ＳＯの変化を検出する。

閾値回路５２２は、ゲート端子に容量変化積分回路５２１の出力電圧ＳＯを入力し、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続されたＰＭＯＳトランジスタＱ１と、第１の端子がＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電流制限部Ｉと、第１の端子がＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された容量素子Ｃ１とから構成される。電流制限部Ｉとしては、サブマイクロアンペア以下の電流を流す電流源が使用される。なお、サブマイクロアンペア以下の電流とは 100ｎＡ以下の電流のことを意味する。

図３に示す振動センサノード５０の初期化時に、容量変化積分回路５２１の初期化端子ＲＳＴに与えられる初期化信号により初期化スイッチＳＷがオン状態となり、容量素子Ｃ０の電荷が放電される。その後、初期化スイッチＳＷをオフ状態にし、容量変化積分回路５２１は入力待ちの状態となる。一方、振動センサノード５０の初期化時に、閾値回路５２２のＰＭＯＳトランジスタＱ１のゲート電位がＬｏｗとなり、ＰＭＯＳトランジスタＱ１がオン状態となり、容量素子Ｃ１に電荷が充電され、出力端子ＯＵＴの電圧がＨｉｇｈとなる。

振動センサノード５０に対して外部振動が加えられ始めると、振動センサ５１から差動の検知信号ＢＰ，ＢＮが出力され、容量変化積分回路５２１の容量素子Ｃ０が充電されて、外部振動の大きさに応じた傾きで出力電圧ＳＯがＬｏｗレベルから徐々に上昇する。

これに伴い、閾値回路５２２のＰＭＯＳトランジスタＱ１のゲート電位がＬｏｗレベルから徐々に上昇すると、ＰＭＯＳトランジスタＱ１はオフ状態に近付いてくる。ここで、ＰＭＯＳトランジスタＱ１の閾値電圧をＶthとすると、電流制限部Ｉの電流をサブマイクロアンペア程度に設定した場合、ゲート電位が（ＶＤＤ−Ｖth）付近の電圧に到達したところで、ＰＭＯＳトランジスタＱ１のソース−ドレイン間電流が電流制限部Ｉの電流よりも小さくなり、容量素子Ｃ１に充電された電荷が電流制限部Ｉへ流れ始める。これにより、出力端子ＯＵＴの電圧が低下し、容量素子Ｃ１の容量値と電流制限部Ｉの電流値とで決まる放電時間の後、出力端子ＯＵＴの電圧はＬｏｗとなる。こうして、（ＶＤＤ−Ｖth）を論理閾値とした閾値処理の動作が行われることになる。

センサ回路５２の出力は、振動センサ５１の検知信号ＢＰ，ＢＮの繰り返し速度、すなわち外部振動の周波数や加速度の大きさに応じて上昇する速度が変化する。例えば、外部振動の周波数が低い場合には、容量変化積分回路５２１の出力電圧ＳＯが閾値に達するまでの時間が長くなり、閾値回路５２２の出力間隔が長くなる。この結果、外部振動の周波数または加速度の大きさに応じた間隔で、無線部５６に電源電圧を供給する制御を行うことにより、当該間隔に応じて無線電波が送信されることになる。

特開２０１０−２５８７１６号公報特開２０１０−２８１７６１号公報特開２０１１−０４４０７６号公報

従来のセンサ回路５２に用いられる容量変化積分回路５２１は、ダイオードの閾値電圧を超えて電荷を転送する必要があるので、振動センサ５１が出力する電荷を大きくする必要があった。そのため、振動センサ５１の可動構造体で生じる容量変化をサブピコファラッドレベル以上にする必要があり、結果として振動センサ５１のサイズを大きくする必要があった。

本発明は、振動センサの可動構造体で振動により生じるサブピコファラッドレベル以下の容量変化を検出することができるセンサ回路を提供することを目的とする。

第１の発明は、電源端子と接地端子との間に３以上奇数個のダイオードと容量素子を直列接続し、外部振動に応じて静電容量が差動で変位する振動センサから逆位相の検知信号を、電源端子から偶数段のダイオードのアノードとカソードに入力し、最終段のダイオードと容量素子の接続点から出力を取り出す構成の容量変化積分回路と、容量変化積分回路の出力と所定の閾値とを比較した結果を出力する閾値回路とを備えたセンサ回路において、容量変化積分回路の電源端子に接続されるダイオードの閾値電圧に対して、それ以外のダイオードの閾値電圧を低く設定する構成である。

第２の発明は、電源端子と接地端子との間に偶数個のダイオードと容量素子を直列接続し、外部振動に応じて静電容量が変位する振動センサから検知信号を、電源端子から偶数段のダイオードのアノードに入力し、最終段のダイオードと容量素子の接続点から出力を取り出す構成の容量変化積分回路と、容量変化積分回路の出力と所定の閾値とを比較した結果を出力する閾値回路とを備えたセンサ回路において、容量変化積分回路の電源端子に接続されるダイオードの閾値電圧に対して、それ以外のダイオードの閾値電圧を低く設定する構成である。

第１の発明または第２の発明のセンサ回路において、容量変化積分回路の電源端子に接続されるダイオードの閾値電圧を、電源電圧と閾値回路の論理閾値との差電圧から電源電圧までの間の電圧に設定する構成である。また、容量変化積分回路の電源端子に接続されるダイオードを構成するトランジスタの閾値電圧と、閾値回路の電源端子に接続されるトランジスタの閾値電圧を同一に設定する構成である。

本発明のセンサ回路は、容量変化積分回路の多段ダイオードの電源電圧に接続されるダイオードの閾値電圧に対して、その他のダイオードの閾値電圧を小さく設定することにより、振動センサの可動構造体に生じる容量変化がサブピコファラッドレベル以下であっても、その容量変化による生成される電荷を転送することができる。したがって、振動センサのサイズを小さくすることができ、当該振動センサを搭載した振動センサノードのサイズを小型化することができ、製造コストを低減できるとともに、当該振動センサノードの適用範囲を広げることができる。

本発明のセンサ回路の実施例１の構成を示す図である。本発明のセンサ回路の実施例２の構成を示す図である。振動検知を行うセンサノードシステムの構成例を示す図である。従来の振動センサ５１の構成例を示す図である。従来のセンサ回路５２の構成例を示す図である。振動センサ５１の他の構成例を示す図である。

図１は、本発明のセンサ回路の実施例１の構成を示す。
図１において、センサ回路１０は、容量変化積分回路１１と閾値回路１２により構成される。容量変化積分回路１１を構成するダイオードＤ１，Ｄ２，Ｄ３、容量素子Ｃ０、初期化スイッチＳＷと、閾値回路１２を構成するＰＭＯＳトランジスタＱ１、電流制限部Ｉ、容量素子Ｃ１は、図５に示す従来のセンサ回路５２の構成および動作と同様である。

実施例１の容量変化積分回路１１の特徴は、電源端子に接続されるダイオードＤ１として、高い閾値電圧（例えば 0.5Ｖ）のＭＯＳＦＥＴを用い、それ以外のダイオードＤ２，Ｄ３の閾値電圧をダイオードＤ１の閾値電圧よりも低くする（例えば 0.1Ｖ）。このように、電源端子に接続されるダイオードＤ１の閾値電圧に対して、その他のダイオードＤ２，Ｄ３の閾値電圧を小さく設定することにより、振動センサ５１の可動構造体に生じる容量変化がサブピコファラッドレベル以下でも電荷の転送が可能になり、振動の検出が可能になる。

なお、容量変化積分回路１１の初期化時の出力電圧ＳＯは、閾値回路１２の論理閾値（ＶＤＤ−Ｖth）よりも低く設定する必要がある。仮に、電源端子に接続するダイオードＤ１の閾値電圧を小さくすると、初期化時の出力電圧ＳＯが高くなるので、閾値回路１２の論理閾値の設定が困難になる。そのため、容量変化積分回路１１のダイオードＤ１の閾値電圧を高くしている。例えば、ダイオードＤ１の閾値電圧を、電源電圧ＶＤＤと閾値回路１２の論理閾値（ＶＤＤ−Ｖth）の差電圧（Ｖth）から電源電圧ＶＤＤまでの間の電圧に設定すればよい。

また、ダイオードＤ１，Ｄ２，Ｄ３として用いるダイオード接続のＭＯＳＦＥＴは、電源電圧が例えば５Ｖ、 3.3Ｖ、 1.8Ｖなどが準備されている場合、順に閾値電圧が低く設定される。したがって、電源端子に接続されるダイオードＤ１として用いる閾値電圧の高いＭＯＳＦＥＴは 3.3Ｖ用を用い、その他のダイオードＤ２，Ｄ３として用いる閾値電圧の低いＭＯＳＦＥＴは 1.8Ｖ用を用いる。

また、電源端子と接地端子との間に３以上奇数個のダイオードを接続する構成としてもよい。その場合には、振動センサ５１の逆位相の検知信号ＢＰ，ＢＮを電源端子から偶数段のダイオードのアノードとカソードに接続する。

実施例１のセンサ回路１０は、図４に示す振動センサ５１から逆位相の検知信号ＢＰ，ＢＮを入力する構成になっており、容量変化積分回路１１に３つのダイオードＤ１，Ｄ２，Ｄ３が用いられる構成であった。

実施例２は、図６に示すように、振動センサ５１が支持基板５１０に対して固定電極５１Ｐと可動電極５１Ｍが平行になる構成とし、固定電極５１Ｐから単相の検知信号ＢＰが出力される場合のセンサ回路１０の構成を示す。

図２は、本発明のセンサ回路の実施例２の構成を示す。
図２において、センサ回路１０は、容量変化積分回路１１と閾値回路１２により構成される。容量変化積分回路１１は、電源電位ＶＤＤと出力端子との間に順方向に直列接続されたダイオードＤ１，Ｄ２と、出力端子と接地電位との間に接続された容量素子Ｃ０と、初期化時に出力端子の電圧を接地電位にする初期化スイッチＳＷとを備え、振動センサ５１の単相の検知信号ＢＰがダイオードＤ１，Ｄ２間（ダイオードＤ２のアノード）に接続される。閾値回路１２を構成するＰＭＯＳトランジスタＱ１、電流制限部Ｉ１、容量素子Ｃ１は、図５に示す従来のセンサ回路５２の構成および動作と同様である。

実施例２の容量変化積分回路１１の特徴は、電源端子に接続されるダイオードＤ１として、高い閾値電圧（例えば 0.5Ｖ）のＭＯＳＦＥＴを用い、ダイオードＤ２の閾値電圧をダイオードＤ１の閾値電圧よりも低くする（例えば 0.1Ｖ）。このように、電源端子に接続されるダイオードＤ１以外のダイオードＤ２の閾値電圧を小さく設定することにより、振動センサ５１の可動構造体に生じる容量変化がサブピコファラッドレベル以下でも電荷の転送が可能になり、振動の検出が可能になる。

また、電源端子と接地端子との間に偶数個のダイオードを接続する構成としてもよい。その場合には、振動センサ５１の検知信号ＢＰを電源端子から偶数段のダイオードのアノードに接続する。

また、このような出力端子と接地端子の２端子構成の振動センサ５１は、実施例１に示す３端子構成の振動センサ５１に比べて電極構造を容易に作製することができ、製造コストを低減することができる。

実施例３のセンサ回路は、実施例１または実施例２の構成において、容量変化積分回路１１の電源端子に接続されるダイオードＤ１に使用するトランジスタの閾値電圧と、閾値回路１２の電源端子に接続するトランジスタＱ１の閾値電圧を同一とする構成である。これにより、トランジスタの閾値電圧が製造プロセスに依存してバラツキが生じた場合でも、容量変化積分回路１１の初期化時の出力電圧と、閾値回路１２の論理閾値を同様に変化させることができる。すなわち、トランジスタのバラツキによるＬＳＩチップの歩留り低下を抑制することができ、結果として製造コストの低減が可能となる。

以上説明した各実施例のセンサ回路は、発電素子で発生させた微弱な電流を容量素子に蓄電したエネルギーで動作させるセンサノードとして用いることができる。また、当該センサノードは、振動検知に要する消費電力をサブナノワットレベルに低減できるので、センサノードの動作時間を延ばすことができる。

１０，５２センサ回路
１１，５２１容量変化積分回路
１２，５２２閾値回路
５０振動センサノード
５１振動センサ
５４制御部
５５メモリ部
５６無線部
５７電源部
６０受信装置

Claims

電源端子と接地端子との間に３以上奇数個のダイオードと容量素子を直列接続し、外部振動に応じて静電容量が差動で変位する振動センサから逆位相の検知信号を、電源端子から偶数段のダイオードのアノードとカソードに入力し、最終段のダイオードと容量素子の接続点から出力を取り出す構成の容量変化積分回路と、
前記容量変化積分回路の出力と所定の閾値とを比較した結果を出力する閾値回路と
を備えたセンサ回路において、
前記容量変化積分回路の電源端子に接続されるダイオードの閾値電圧に対して、それ以外のダイオードの閾値電圧を低く設定する構成である
ことを特徴とするセンサ回路。
電源端子と接地端子との間に偶数個のダイオードと容量素子を直列接続し、外部振動に応じて静電容量が変位する振動センサから検知信号を、電源端子から偶数段のダイオードのアノードに入力し、最終段のダイオードと容量素子の接続点から出力を取り出す構成の容量変化積分回路と、
前記容量変化積分回路の出力と所定の閾値とを比較した結果を出力する閾値回路と
を備えたセンサ回路において、
前記容量変化積分回路の電源端子に接続されるダイオードの閾値電圧に対して、それ以外のダイオードの閾値電圧を低く設定する構成である
ことを特徴とするセンサ回路。
請求項１または請求項２に記載のセンサ回路において、
前記容量変化積分回路の電源端子に接続されるダイオードの閾値電圧を、電源電圧と前記閾値回路の論理閾値との差電圧から電源電圧までの間の電圧に設定する構成である
ことを特徴とするセンサ回路。
請求項１または請求項２に記載のセンサ回路において、
前記容量変化積分回路の電源端子に接続されるダイオードを構成するトランジスタの閾値電圧と、前記閾値回路の電源端子に接続されるトランジスタの閾値電圧を同一に設定する構成である
ことを特徴とするセンサ回路。