JP5607356B2 - マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム - Google Patents

マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム Download PDF

Info

Publication number
JP5607356B2
JP5607356B2 JP2009299200A JP2009299200A JP5607356B2 JP 5607356 B2 JP5607356 B2 JP 5607356B2 JP 2009299200 A JP2009299200 A JP 2009299200A JP 2009299200 A JP2009299200 A JP 2009299200A JP 5607356 B2 JP5607356 B2 JP 5607356B2
Authority
JP
Japan
Prior art keywords
features
design
print
assist features
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009299200A
Other languages
English (en)
Other versions
JP2010161363A (ja
Inventor
ジェイソン・エリオット・メイリング
ヘニング・ハフナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010161363A publication Critical patent/JP2010161363A/ja
Application granted granted Critical
Publication of JP5607356B2 publication Critical patent/JP5607356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体デバイス製造分野の解像度向上技術(resolution enhancemnt technology:RET)に関し、詳細には、半導体デバイス・フィーチャを印刷する2重パターニング・プロセスにおいて印刷補助フィーチャを配置する方法に関する。
半導体デバイス製造では、デバイスが形成されるウェーハ上に半導体デバイスのフィーチャを印刷する際に、フォトリソグラフィが使用される。フォトリソグラフィによって印刷されるデバイスのパターンまたはフィーチャの品質は一般に、解像度、具体的には解像可能ハーフピッチ(Pmin/2)のサイズによって評価される。当技術分野では、フォトリソグラフィ露光システムが達成することができる最小解像可能ハーフピッチが、レイリー基準、すなわちPmin/2=k・λ/NAによって決定されることは当技術分野ではよく知られている。前式で、λは、露光プロセスで使用される光の波長、NAは、露光システムの対物レンズの開口数、kはプロセス依存の係数である。徐々にではあるがλの低減、NAの増大およびkの低減が果たされたため、フォトリソグラフィ露光システムの解像度は数十年にわたって着実に向上した。例えば、歴史的に、最小解像可能ハーフピッチは2年に約30%の割合で低減された。
しかしながら、半導体業界の主流の方法であった単一露光フォトリソグラフィは、縮小し続けるデバイスに使用し続けることに対する物理的な壁に急速に到達しつつある。例えば、(ハーフピッチ32nmの)22nmノードをNA1.35で印刷することは、単一露光システムではほぼ不可能になっている。これは単純に、係数kを、当技術分野で知られている理論上の限界0.25よりも低い約0.22まで低減させなければならないためである。フォトリソグラフィのこれまでの全ての世代とは違い、22nmノードを製造する単一露光を可能にするより高いNAを有する次世代の露光ツールがやがて提供され、使用可能になるとは思われない。
現在、単一露光フォトリソグラフィの代替法として、2重パターニング技術(double−patternig technology:DPT)が、22nmノードを光学的に印刷する主要な候補として、および現行の32nmノードを印刷する要件を軽減する手段として使用され始めている。2重パターニング技術は、単一露光システムが達成することができる最小解像可能ハーフピッチよりも小さい解像度でピッチを印刷することを可能にする。たとえ係数kの理論限界が0.25のまま続くとしても、結果としてウェーハ上に形成されるパターンは、あたかもより小さいkを使用したかのように見えるであろう。例えば、いわゆる「ピッチ分割」法を使用して、60nmピッチのフィーチャが、インタリーブ配置された2つの120nmピッチとして印刷されるときには、たとえ実際のkが0.42であったとしても、NA1.35の対物レンズで0.21の有効kを達成することができる。
単一露光プロセスにおいて互いに相争っているフィーチャ・タイプを印刷する際にも、2重パターニング技術を使用することができる。高密度ピッチの焦点深度(DOF)を押し上げるNAの増大は、孤立したあるピッチの焦点深度を低下させるため、それらのタイプのフィーチャはますます一般的になっている。
例えば、単一露光スキームでは通常、孤立したフィーチャをより高密度に見せ、それらの焦点深度を増大させるため、孤立したフィーチャの近くにサブ解像度補助フィーチャ(sub−resolution assist feature:SRAF)が配置される。SRAFは伝統的にとりわけ、主フィーチャからの距離、配置する補助フィーチャの数、補助フィーチャの幅などを含むルールの表に従って構成されたレイアウト中に配置される。SRAFは歴史的に、孤立したフィーチャのプロセス・ウィンドウを増大させる有用なツールであったが、それらはますます実現が難しくなっている。これは、補助フィーチャの幅を、できれば可能な全ての露光量および焦点範囲にわたって補助フィーチャが印刷されないように、最小フィーチャ・クリティカル・ディメンション(CD)よりもかなり小さくする必要があるためである。フィーチャCDが縮小し続けるにつれ、SRAFのサイズも縮小し、それによってマスクの製造および検査がより困難になる。プロセス・ウィンドウを十分に増大させることができるのは、SRAFの間隔またはSRAFの幅あるいはその両方が、補助フィーチャが印刷されるように設定される場合だけである。単一露光プロセスでは、これらの補助フィーチャの印刷が、パターン形成された構造の欠陥につながりうる。
SRAFに関する上記の困難の軽減に資するため、2重パターニング技法、具体的には相補的2重露光(complementary double exposure:CODE)技法は最初に90nmノードに対して提案された。この技法は、最初の露光で大きな無縁(extraneous)フィーチャが印刷され、次いで第2の露光で除去される2重露光−2重エッチング(DE)プロセスである。最初の露光で印刷されるとき、無縁フィーチャは、クリティカル・フィーチャのプロセス・ウィンドウを向上させるため、クリティカル・フィーチャに隣接して配置された。さまざまなテーマが調査されたが、この技法の焦点は一般に、パターン密度を増大させる傾向がある無縁フィーチャを導入することによって、孤立したフィーチャの焦点深度(DOF)を向上させることにあった。
CODEプロセスは一般に、これらの無縁フィーチャの印刷を許すことによって、無縁フィーチャの有効性を強化し、または向上させる。前述のとおり、無縁フィーチャは最初の露光で印刷され、続いて2回目の露光で除去される。これらの無縁フィーチャは、印刷されることからもはや「サブ解像度」ではないため、業界ではそれらを一般に、印刷補助フィーチャ(printing assist feature:PrAF)と呼んでいる。標準の光近接効果補正(OPC)プロセス・フローでは、PrAFは一般に、正規のフィーチャと同じよう処理され、OPCプロセスが適当とみなすことができる補正を受け取る。
2重露光スキームでは、設計レイアウトを2つの露光ステップに分離するために適当なプロセスまたは方法あるいはその両方が必要である。例えばCODEスキームでは、1回の露光で、あるPrAF形状をマスクに追加し、フォローアップ露光においてPrAF形状を除去するトリム(trim)形状を生成するプロセスまたは方法を開発することができる。このプロセスは一般に、全体リソグラフィ・プロセス中のデータ分解プロセスまたはステップとして知られている。一般に、設計者から受け取る設計レイアウトは、それをどのように分解するのかについての明示の情報を含まない。したがって、通常はデータ準備ソフトウェアで実現されるデータ分解プロセスは、2回の露光のためのマスク・レイアウトを作成する必要がある。データ分解は、1次元(1D)レイアウトに対しては取るに足りないが、ランダムな2次元(2D)レイアウトの適切な分離または分解は一般に、不可能でないとしても非常に難しいと考えられる。設計レイアウトが適切に分解されることを保証するため、実行不可能なケースを防ぐ適当なRETおよび設計ルールを確立する必要がある。
PrAF配置の適当なルールの確立は複雑である。レイアウト設計者は、適当なPrAF配置を決定する際に選択することができるより多くの選択肢を有するため、それは例えばSRAFプロセスよりもかなり複雑である。例えば、SRAFスキームのように限られた数の異なる幅に限定されるのではなしに、PrAFは、例えばピッチおよびフィーチャ・タイプに従って調整し、または最適化し、あるいはその両方を実施することができる幅および配置スタイルのさまざまな選択肢を使用して設計することができる。最近の解像度向上技術(RET)に関係するリソグラフィ業界に対しては、PrAFのさまざまな選択肢から適当な解答、ある場合には最適化された解答を見つける一般的な方法または手法あるいはその両方が必要である。
これまでのところ、2重パターニング・プロセスにおいてPrAFをどのように配置し、調整すべきかについて取り組んでいる技術、およびPrAFの調整を一般的なデータ分解プロセスにどのように適合させるかについて取り組んでいる技術は知られていない。言い換えると、データ準備ソフトウェアを使用してレイアウトにPrAFを適用することができるようなPrAFの使用を可能にすると思われる技術は知られていない。
本発明の実施形態は、マスク・レイアウト内に印刷補助フィーチャを配置する方法を提供する。
この方法は、1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、1つまたは複数の印刷補助フィーチャ(PrAF)に関連したパラメータのセットを生成するステップと、パラメータのセットの1つまたは複数のPrAFを設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、変更された設計レイアウト上の1つまたは複数のPrAFおよび1つまたは複数の設計フィーチャのシミュレーションを実行するステップと、シミュレーションの結果に基づいて、1つまたは複数のPrAFが除去可能であるかどうかを検証するステップと、1つまたは複数のPrAFが除去可能であると検証された場合に、パラメータのセットに基づいて、PrAF配置ルールのセットを生成するステップとを含む。
一実施形態では、少なくとも1つのPrAFが除去可能ではないと検証され、この方法がさらに、1つまたは複数のPrAFに関連したパラメータのセットを調整するステップと、調整されたパラメータのセットの1つまたは複数のPrAFを設計レイアウトに追加して、新しい変更された設計レイアウトを作成するステップと、調整されたパラメータのセットの1つまたは複数のPrAFを含む新しい変更された設計レイアウトのシミュレーションを実行するステップと、新しい変更された設計レイアウト内の1つまたは複数のPrAFが除去可能であるかどうかを検証するステップとを含む。
他の実施形態では、1つまたは複数のPrAFが除去可能であると検証され、この方法がさらに、露光システムの予想される変動に関する情報を含むプロセス入力のセットを提供するステップと、プロセス入力のセットを適用することによって、変更された設計レイアウト上でシミュレーションを実行して、プロセス変動性データのセットを生成するステップとを含む。
他の実施形態では、この方法がさらに、変更された設計レイアウト上でのシミュレーションによって生成されたプロセス変動性データのセットに基づいて、1つまたは複数のPrAFが印刷可能であるかどうかを検証するステップと、1つまたは複数のPrAFのうちの少なくとも1つのPrAFが印刷可能ではないと検証された場合に、戻って、1つまたは複数のPrAFに関連したパラメータのセットを調整して、新しい変更された設計レイアウトを作成するステップとを含む。
一実施形態によれば、1つまたは複数のPrAFが印刷可能であるかどうかを検証するステップが、1つまたは複数のPrAFが印刷されないか、印刷されるが小さすぎるか、あるいは別のPrAFまたは設計フィーチャと合体するかどうかを検証するステップを含む。
一実施形態では、1つまたは複数のPrAFが印刷可能であると検証され、この方法が、焦点深度(DOF)、マスク・エラー・ファクタ(MEF)およびチップ内線幅変動(ACLV)を含む性能パラメータのセットを、プロセス入力のセットに基づいて計算するステップと、性能パラメータのセットを、所定の基準のセットに照らして評価するステップとを含む。
一実施形態によれば、露光システムの予想される変動が、少なくとも露光量、焦点およびマスク・エラーの変動を含む。他の実施形態によれば、シミュレーションを実行するステップが、変更された設計レイアウトに光近接効果補正(OPC)プロセスを適用して、PrAFおよび設計フィーチャを調整するステップを含む。
一実施形態では、この方法がさらに、設計レイアウトの1つまたは複数の設計フィーチャの1つまたは複数のエッジを識別するステップであって、1つまたは複数のエッジが、生成されたPrAF配置ルールのセットに基づくPrAFサポートを必要とするステップと、識別された1つまたは複数のエッジに対してPrAFの新しいセットを生成するステップとを含む。
他の実施形態では、この方法が、PrAFの新しいセットが設計ルールおよびマスク・ルール要件を満たすかどうかを検証するステップと、PrAFの新しいセットのうちの1つまたは複数のPrAFが、設計ルールおよびマスク・ルール要件のうちの少なくとも1つの要件に違反する場合に、PrAFの新しいセットのうちの1つまたは複数のPrAFを除去するステップとを含む。一実施形態によれば、PrAFの新しいセットのうちの1つまたは複数のPrAFを除去するステップが、PrAFの新しいセットのうちの1つまたは複数のPrAFを、隣接する1つまたは複数のPrAFと合体させ、それによってそれらを合わせた合計面積を増大させるステップを含む。
さらに他の実施形態では、この方法がさらに、PrAFの新しいセットが満たす必要がある設計ルールおよびマスク・ルール要件のセットが他にあるかどうかを検証するステップと、全ての設計ルールおよびマスク・ルール要件が満たされた場合に、マスク・レイアウトを作成するのに適当なPrAFの最終セットを生成し、出力するステップとを含む。
本発明は、添付図面に関してなされる本発明の以下の詳細な説明からより完全に理解され、認識される。
当技術分野で知られている相補的2重露光スキームの簡略概念図である。 印刷補助フィーチャを配置し、関連データ準備を実行する、本発明の一実施形態による方法を説明する流れ図である。 2重パターニング・プロセスにおいて印刷補助フィーチャの解析および調整を実行する、本発明のいくつかの実施形態による方法を説明する流れ図である。 設計レイアウトに印刷補助フィーチャを追加して変更された設計レイアウトを作成する、本発明のいくつかの実施形態による方法を説明する流れ図である。 印刷補助フィーチャ配置ルールを決定する本発明のいくつかの実施形態に基づくプロセス中に調整することができるいくつかのパラメータを説明する図である。 印刷補助フィーチャ配置ルールを決定する本発明のいくつかの実施形態に基づくプロセス中に調整することができるいくつかのパラメータを説明する図である。 印刷補助フィーチャ配置ルールを決定する本発明のいくつかの実施形態に基づくプロセス中に調整することができるいくつかのパラメータを説明する図である。 本発明の実施形態による方法を含むように実現されたコンピューティング・システムの簡略図である。
図を簡略にし、明瞭にするために、図面に示された要素は必ずしも一定の尺度では描かれていないことを理解されたい。例えば、明瞭にするため、一部の要素の寸法が他の要素に比べて誇張されている場合がある。
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するために、多くの具体的な詳細が示される。しかしながら、本発明の実施形態はこれらの具体的な詳細がなくても実施することができることを当業者は理解されたい。本発明の本質または実施形態あるいはその両方の提示を不明瞭にしないため、以下の詳細な説明では、当技術分野でよく知られている処理ステップまたは処理操作あるいはその両方が、提示または例示目的あるいはその両方の目的のために一緒に組み込まれていることがあるが、ある場合にはそれらが詳細には説明されていないことがある。他の場合には、当技術分野でよく知られている処理ステップまたは処理操作あるいはその両方が全く説明されていないこともある。以下の説明はむしろ、本発明の実施形態に特有の特徴または要素あるいはその両方に焦点を当てていることを当業者は理解されたい。
本発明の実施形態は、2重パターニング・プロセスを支援するために設計レイアウトに追加することができる印刷補助フィーチャ(PrAF)を生成するプロセスまたは方法を提供する。一実施形態によれば、適当な、ある場合には最適化されたPrAF配置スキームおよびPrAFの寸法を決定する解析ステップを実行することができ、この決定は、設計フィーチャ間の使用可能なスペースまたはピッチあるいはその両方に基づくことができる。
PrAFは、印刷され、次いで除去されるように設計されるため、PrAF調整プロセス中に変更し、または調整し、あるいはその両方を実施することができる相当な数の配置スタイルおよびパラメータがある。本発明の他の実施形態によれば、PrAFを、例えば(SRAFは印刷されないので)標準のSRAFプロセスにおいて使用される基準とは根本的に異なる基準を使用した印刷可能性の検証にかけることができる。次いで、PrAFを2回目の露光で十分に除去することができることを保証するための検証を実行することができる。
さらに、本発明の実施形態は、現行のグラウンド・ルールおよびプロセス要件を満たす全体データ準備フローに適合するデータ解析およびPrAF配置手順を提供する。データ準備フローは、初期設計レイアウトから始まり、適当なデバイスまたは最適化されたデバイス、あるいは適当でかつ最適化されたデバイスをウェーハ上に構築するのに使用することができるフォトマスク・セットで終わる。このデータ解析および準備フローは、既存の標準リソグラフィ・プロセスと両立するように設計することができ、したがって、もしあればマスク作成プロセスを妨げるであろうこのデータ準備フローの潜在的なリアーキテクチャ(re−architecture)を回避することができる。
図1は、当技術分野で知られている相補的2重露光(CODE)スキームの簡略概念図である。より具体的には、図1は、それぞれそれらの最終的な設計形状(すなわち設計パターンまたは設計フィーチャ)に似た形状を有する3つの異なる初期レイアウト101a、101bおよび101cを示す。例えば、これらの3つの異なるレイアウトは、高密度ピッチ(101a)から、準高密度または中間ピッチ(101b)、孤立ピッチ(101c)までの間隔のフィーチャを有するように示されている。以後、レイアウト101a、101bおよび101cを集合的にレイアウト101と呼ぶことがある。
当技術分野で知られているように、レイアウト101にCODEスキームを適用するプロセスでは、最初に、レイアウト101の適当な分解によって、2セットの露光マスク102および103を製作することができる。以後、語「セット」は1の意味を含み、語「セット」を句「1つまたは複数」と相互に交換可能に使用することがある。図1のマスク102a、102bおよび102cを集合的に指す第1のマスク・セット102は、初期設計フィーチャおよび新しく生成されたPrAF形状を含むことができる。図1に例示的に示された例では、PrAF形状が、フィーチャ・アレイの外側エッジに追加されている。最初の露光中に、最終的な設計形状が形成される半導体ウェーハ上に、これらの初期フィーチャおよびPrAF形状を印刷することができる。集合的に図1のマスク103a、103bおよび1023を指す第2のマスク・セット103は、最初の露光の間に印刷されたPrAF形状を消去するために2回目の露光で使用することができるフィーチャまたはトリム形状(図1の白色領域によって示されている)を含むことができる。図1中、第2のマスク・セット103の黒色領域によって示された形状は、2回目の露光中に初期設計フィーチャが消去されることを防ぐように設計されている。上記の2回の別個の露光を実行することによって、初期設計形状またはフィーチャが半導体ウェーハ上に印刷され、それらのフィーチャは、単一露光プロセスによって達成することができるフィーチャよりもロバストに印刷される。
図2は、印刷補助フィーチャを配置し、関連データ準備を実行する、本発明の一実施形態による方法を説明する流れ図である。実際の半導体デバイスの製造に使用することができる最終的なマスクまたはマスク・セットを製作するため、最初に、PrAF形状の配置が決定され、関連設計データの準備が実行される。一実施形態によれば、本発明の方法は、設計入力201およびプロセス入力202をプロセスに提供することから始めることができる。設計入力201は例えば、一般的に設計ルールとして知られている、設計レイアウトに描き入れることが許されているものおよび許されていないものについての記述を含むことができる。設計入力201の少なくとも一部分として「設計ルール」を使用することは、当技術分野では一般的に実施されている。「設計ルール」は一般に、設計マニュアルに記載されており、例えば、描かれた2つのフィーチャをどのくらい近づけて配置することができるのか、最小および最大フィーチャ幅、1つのレベルのフィーチャを別のレベルのフィーチャに対してどのように配置することができるのか、などを含むことができる。プロセス入力202は、使用されるリソグラフィ・プロセスまたはシステムあるいはその両方の限界または予想される変動の詳細な記述を含むことができ、例えば、露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動などの露光ツールの能力を含むことができる。
次に、この方法の一実施形態は、ステップ203で、フィーチャのクリティカル・ディメンション(CD)またはジオメトリあるいはその両方を抽出することを含むことができ、これらは、設計入力201からの調整または最適化あるいはその両方が必要であることがある。これらのフィーチャまたはジオメトリあるいはその両方は、半導体デバイスのフィーチャまたはジオメトリあるいはその両方、PrAF形状、およびSRAFなどの他のフィーチャを含むことがある。例えば、ステップ201で提供される設計マニュアルは、所与の設計レイアウトについてこれらのクリティカル・ディメンションおよびジオメトリが何であるのか、または、設計レイアウト中のどの要素をPrAF配置ルールの構造に関係付けることができるのかを含まず、または明示的に記述しないことがある。より具体的には、ゲート・レベルの設計のプロセスでは通常、トランジスタ・ゲートを形成するために使用されるフィーチャと、トランジスタ・ゲート間の配線に使用されるフィーチャとではルールが別個である。ゲートに関係したフィーチャは一般に、配線に関係したフィーチャよりもはるかに厳しい許容差要件を有し、したがって、調整または最適化あるいはその両方にとってはるかに重要なターゲットである。ステップ203で、このタイプの情報または設計ルールあるいはその両方を引き出し、または抽出する必要がある場合がある。さらに、ステップ203は、例えばピッチ、スペース、2D構成などの情報を抽出することができる。
同様に、ステップ204で、プロセス入力202によって提供された情報に基づいて、許容差の範囲内でフィーチャを印刷するのを助けることができる露光プロセスのあるプロセス性能要件またはターゲット条件が決定される。例えば、マスク変動が全般的に大きいことをプロセス入力202が指示している場合には、ウェーハ上での大きなCD変動を避けるために、露光プロセスのマスク・エラー・ファクタ(MEF)を低く保つ必要がある可能性があると判断される。MEFを低く保つことは、例えば適当な照明条件または露光量あるいはその両方を選択することによって、ある場合には偏光源を露光に使用することによって達成することができる。
ゲート・レベル・プロセスでは、例えばマスク変動、焦点変動および露光量変動によって引き起こされる、チップ内線幅変動(across chip line−width variation:ACLV)として知られるウェーハ上の総CD変動が、プロセス性能要件を決定する際に考慮される。プロセスの他のレベルでは、焦点深度(DOF)や、DOF、ACLV、または前述のメトリックなどの他のメトリックの組合せあるいはこれら全ての組合せなど異なるメトリックが重要になることがある。一般に、それは、PrAFの2重パターニング・プロセスのプロセス性能要件を決定する際にメトリックを適用する複雑なプロセスである。これらのメトリックは、異なる印刷基準を有する設計フィーチャとPrAFの両方の印刷を調整し、ある場合には最適化するために使用される。例えば、設計フィーチャは一般に、PrAFに対して使用されるものよりも厳しい許容差要件または印刷基準を有する。本発明の実施形態によれば、PrAF調整プロセスにおいて適用される、図3を参照して後により詳細に説明される追加の1つまたは複数のステップを導入することができる。
2重パターニング・プロセスでは、プロセス入力の数が、単一露光プロセスに比べて劇的に増大することがあり、または2倍になることさえある。これは単純に、2重パターニング・プロセスの2回の露光ステップまたはプロセスが互いに独立しているためである。さらに、第2のパターニング・ステップまたはプロセスのプロセス限界が、特にPrAFの除去に関して、第1のパターニング・ステップまたはプロセスのプロセス限界に影響を及ぼすことがある。したがって、本発明の一実施形態によれば、第2の露光ステップまたはプロセスの限界は、図3を参照して後により詳細に説明されるPrAF除去チェックまたは検証を実行することによる限界を含むことができる。
ステップ203で、クリティカル・ディメンション(CD)およびジオメトリ情報が抽出され、ステップ204で、プロセス性能要件が決定されると、この方法の一実施形態は、ステップ205で、リソグラフィ露光ツールに対して合理的な、ある場合には最適な(または最適に近い)照明条件を識別し、PrAF配置スキームを決定するプロセスを適用することを含むことができる。このプロセスは、系統的なOPCシミュレーション・プロセスまたは実験に基づくプロセスあるいはその両方とすることができ、その詳細は図3を参照して後に詳細に説明される。ステップ205で識別された合理的で、ある場合には最適なまたは最適に近い照明条件は例えば、フォトリソグラフィ・プロセスに使用される露光ツールの開口数(NA)、光源の形状、瞳偏光(pupil polarization)、露光量などの要件または条件を含むことができる。ステップ205で提供されるPrAF配置スキームは、大部分のプロセス要件を達成するのを助け、同時に設計グラウンド・ルールを満たすことができる。前述のとおり、ステップ205でPrAF解析を実行する目的は、ステップ203で決定されたCDおよびジオメトリを有するフィーチャ上に焦点があるときに、例えばMEF、ACLVまたはこれらのある組合せ、あるいはこれら全ての量を決定することである。ステップ205の出力で、PrAFの幅および配置スキームを、設計フィーチャのピッチまたは間隔によってグループ分けされた、他のステップで使用されるルールのセットとして表にすることができる。
設計フィーチャ、PrAFおよび例えばSRAFなどの他のフィーチャに対するルールのセットまたは配置スキームが生成された後、この方法の一実施形態は、製造用にステップ206で提供された設計レイアウトにPrAFを追加しまたは提供するために、これらのルールまたは配置スキームを適用する配置ステップ207を含むことができる。配置ステップ207では、任意選択で、単に能率を上げる目的で、データ準備ソフトウェアを使用して、他のPrAFおよび例えばSRAFフィーチャが追加された設計レイアウトを解析し、前のステップで表にした配置スキームまたはルールに基づいてPrAFルールを自動的に適用することができる。PrAF配置ステップ207は、図4を参照して後により詳細に説明する、設計フィーチャとPrAFの両方を含む変更された新しい設計レイアウトを生成することができる。
次のステップ208では、最終的なマスク設計またはマスク・レイアウトを最終的に作成する一連のデータ準備ステップによって、この変更された新しい設計レイアウトを処理することができる。この一連のデータ準備ステップは、例えば、サイジング操作、PrAFに対する除去形状の生成、OPC操作またはシミュレーションあるいはその両方、ならびに2つのマスク・レイアウトへの設計レイアウトの分解などの設計変更を含むことができる。
次のステップ209では、この方法の一実施形態が、ステップ208で生成されたマスク・レイアウトを適用して、フォトマスクを構築することを含むことができ、続いてステップ210では、フォトリソグラフィ・プロセスを適用して、半導体デバイスが形成される半導体ウェーハにフォトマスク・パターンを転写するなど、このフォトマスクを使用してデバイス・パターンを生成することを含むことができる。半導体ウェーハ上に生成されたデバイス・パターンは、本発明の実施形態に従って適当に調整され、ある場合には最適化され、またはほぼ最適化される。
図3は、2重パターニング・プロセスにおいて印刷補助フィーチャの解析および調整を実行する、本発明のいくつかの実施形態による方法を説明する流れ図である。例えば、この方法は、それらの印刷または配置に調整が必要となる可能性がある設計フィーチャのセットを含む設計レイアウトを作成するステップ301を含むことができる。以後、普遍性を失うことなく簡略化するため、以下で論じるフィーチャは、フィーチャ間の幅およびピッチ(または間隔)の系統的な変動を有する1次元設計フィーチャに限定される。しかしながら、この点に関して本発明の実施形態は限定されず、多次元、例えば2次元の設計フィーチャのセットを有する設計レイアウトに、本発明の実施形態を適用することができることを当業者は理解されたい。
次のステップ302では、この方法の一実施形態が、PrAFの配置を決定するパラメータのセットを生成することを含むことができる。露光プロセスで使用される照明システムの従来の利点を考慮することによって、PrAFの構成またはパラメータあるいはその両方を決定し、または選択し、あるいはその両方を実施することができる。下記の説明では、いくつかの説明的な例を提供するため、これらのパラメータのうちのいくつかのパラメータが図5〜7を参照してより詳細に説明される。これらのパラメータは、設計フィーチャの幅およびピッチに基づく変動とともに参照用テーブルまたは数式の形で配置することができる。PrAF配置のためのパラメータの数は、単一露光プロセスにおけるSRAFに対するパラメータの数よりもかなり多いことがあることが予想され、理解される。
次のステップ303では、この方法の一実施形態が、前のステップ302で生成されたパラメータを使用して、設計フィーチャのセットにPrAFフィーチャを提供し、または追加することを含むことができる。設計レイアウト、したがって変更された設計レイアウト中の設計フィーチャのセット上にPrAFが追加された後、本発明の実施形態は、次のステップ304で、設計フィーチャおよびPrAFを意図したとおりに印刷することができるように、変更された設計レイアウト上で光近接効果補正(OPC)シミュレーションを実行して、設計フィーチャとPrAFの両方のサイズまたは形状、あるいはその両方を変更することを含むことができる。言い換えると、PrAFと設計フィーチャがともに適当に印刷されることを保証するため、OPCシミュレーション中に、PrAFを、設計フィーチャとともに補正することができる。
OPC後のプロセスである次のステップ305では、この方法の一実施形態が、後続のパターニング・ステップによって、PrAFの形状を適当に除去することができることを検証することを含むことができる。この後続のパターニング・ステップは、第1の露光プロセスと相補的な第2の露光プロセス(したがって相補的露光プロセスまたはCODE)とすることができる。言い換えると、この方法は、進んでステップ305で、PrAFが除去可能かどうかを判定することができる。この判定は、図2のステップ202で提供されたプロセス入力に基づいて実行することができ、オーバレイ、コーナの丸み付けなどの他の効果を考慮することができる。検証中に、例えばPrAFが大きすぎて、または小さすぎて、あるいは設計フィーチャに近づきすぎて、PrAFを完全に除去することができないと思われる場合、この方法の一実施形態は、ステップ302に戻って、PrAF配置パラメータの新しいセットを用いてプロセス・ステップ302、303および304を繰り返すことを含むことができる。
次のステップ306では、上記のOPCプロセスによって生成された設計フィーチャおよびPrAFが、露光量、焦点およびマスク・エラーを含む、ステップ202(図2)で提供されたプロセス入力の予想されるプロセス変動とともに、リソグラフィ露光プロセス中のそれぞれのシミュレーション条件に対して、クリティカル・ディメンション・データをシミュレートするために使用される。例えば、プロセス変動性データのセットをシミュレートすることができる。このシミュレーションの結果を、PrAFが適当に印刷されるかどうかを判定する次のステップ307での解析に提供することができる。ここで、PrAF印刷は、印刷されることが望ましいか、または印刷されるように設計されるため、印刷されない、印刷されるが小さすぎる、あるいは潜在的に別のPrAFまたは設計フィーチャと合体する可能性があるPrAFの識別は、印刷可能と判定されないプロセスとみなされる。この方法の一実施形態によれば、ステップ307でいずれかのPrAFが印刷可能と判定されなかった場合、この方法は、このプロセスをステップ302に戻して、プロセス・ステップ302、303、304、305および306を繰り返すことができる。
一方、設計フィーチャおよびPrAFがステップ307で印刷可能と判定または検証された場合、この方法の一実施形態によれば、次のステップ308で、例えばステップ202(図2)で提供されたプロセス前提条件に基づく焦点深度(DOF)、マスク・エラー・ファクタ(MEF)およびチップ内線幅変動(ACLV)の計算を含む、シミュレーション結果の解析を実施することができ、この計算結果に基づいて、2重パターニング・プロセスの有効性を評価することができる。この評価は、設計フィーチャとPrAFの両方に対して実行することができ、おそらくはSRAFなどの他のフィーチャに対しても実行することができる。ここで、PrAFの評価に使用される基準は一般に、設計フィーチャに対して使用される基準とは異なることに留意されたい。これは、PrAFと設計フィーチャが一般に異なる許容差要件を有するからである。例えば、PrAFの評価に使用されるDOF基準は、設計フィーチャに対して使用される基準に比べると緩い場合があり、例えばより大きなCD変動を許容することがある。
次のステップ309では、レイアウト中の全ての設計フィーチャについて、ステップ308で得られた結果を、プロセス要件と比較することができる。本発明の一実施形態によれば、設計フィーチャの要件に加えてPrAFの要件が検討されなければならない。1つまたは複数のプロセス要件が満たされない場合、この方法の一実施形態は、このプロセスをステップ302に戻して、PrAF配置パラメータの新しいセットを用いて前述のステップ303から308を繰り返すことを含む。
一方、全て、または少なくとも大部分のプロセス要件が満たされた場合、この方法の実施形態は進んで、次のステップ310で、PrAFタイプの表を作成し、PrAF配置スキームまたはルールを生成することができる。識別されたPrAFパラメータは、表形式に入力し、もしくは数式として編成し、またはOPCプロセス中に自動配置を実行するためにデータ準備ソフトウェアが使用し、あるいはその両方を実施することができる。
図4は、設計レイアウトに印刷補助フィーチャを追加して変更された設計レイアウトを作成する、本発明のいくつかの実施形態による方法を説明する流れ図である。より具体的には、図4は、図2のステップ207に示されたPrAF配置フローの詳細図である。例えば、フォトマスクを製作するプロセスでは、最初に、図2のステップ206で設計レイアウトを提供することができる。設計レイアウトが提供された後、PrAFまたはSRAFサポートあるいはその両方を必要とする、設計レイアウト中の設計フィーチャのエッジを、ステップ401で識別し、または決定することができる。この識別は、図3に示されたステップで表にしたものなど、以前に生成されたPrAF配置ルールに基づくことができる。設計フィーチャのエッジはそれぞれ別個に考慮することができ、したがって個別の、ある場合には最適化されたサポートを提供することができる。例えば、あるフィーチャの1つのエッジを孤立させ、そのフィーチャの別のエッジを別のフィーチャのすぐ近くに配置することができる。ルール表に応じて、それぞれのエッジは、別個のPrAFまたはSRAF配置あるいはその両方を受け取ることができる。
次のステップ402では、この方法の一実施形態が、PrAFルール表を使用して、PrAFサポートを必要とするフィーチャのそれぞれのエッジへの配置の定義された幅およびルールを適用するなど、識別されたエッジに対してPrAFを配置することを含む。次に、配置されたPrAFが全ての設計ルールおよびマスク・ルール要件を満たすことを保証するために、配置されたPrAFを検証するクリーンアップ・ステップ403を実行することができる。全てのルールが守られることを保証するため、違反している一切のPrAFを除去し、または変更することができる。例えば、ランダムな2Dレイアウトでは、2つのPrAF、または1つPrAFと1つのSRAFが互いに近づきすぎていたり、あるいはそれらが設計フィーチャに近づきすぎていたりする状況がしばしば起こる。したがって、このクリーンアップ・ステップ403の一部として、これらのPrAF間の距離、またはPrAF、SRAFおよび設計フィーチャ間の距離を増大させることができる。あるいは、PrAFに対して最小面積チェックを実行することができる。最小面積チェックは、プロセス入力に基づいて実施することができ、最小面積は、PrAFを印刷することが許されたPrAF形状の面積である。一実施形態によれば、この要件よりも狭い面積を有するPrAFを除去し、または隣接するPrAFと合体させて、それらを合わせた合計面積を増大させることができる。言い換えると、ステップ403で、入力レベルとの相互作用を含む生成された全てのPrAFがクリーンアップされる。
上記の議論において、たとえ、ある場合には、配置されたPrAFが、設計ルールまたはマスク・ルール要件あるいはその両方を完全には満たしておらず、別の場合には、全てのルールを守るために、違反している全てのPrAFが除去され、または変更されない場合であっても、本発明のある実施形態に基づく妥協したある設計レイアウトを得ることができることを当業者は理解されたい。
次のステップ404では、この方法の一実施形態が、PrAFが適用し、満たす必要がある追加のルール・セットがあるかどうかを検証する検証または確認を実行することを含む。いくつかの場合には、これらの追加のルールが、最初のPrAFのセットが配置された後にだけ適用可能であることができる。追加のルールが存在する場合、この方法の実施形態は、このプロセスをステップ401に戻して、PrAFサポートを得る必要があるエッジを、これらの既存の追加のルールに基づいて識別することができる。そうではなくて、ステップ404で、全てのルールが適用されたと判定された場合、この方法は、PrAF配置プロセスを進めて、PrAFフィーチャの最終セットを生成するステップ405に進むことができる。この方法の実施形態は、設計フィーチャとともにマスク・レイアウトを作成するために、設計レイアウトに追加するのに適当である可能性があるPrAFまたはPrAFフィーチャの最終セットを提供し、または出力することができる。
図5〜7は、印刷補助フィーチャ配置ルールを決定する本発明のいくつかの実施形態に基づくプロセス中に調整することができるいくつかのパラメータを説明する図である。図5〜7では、黒く塗りつぶされた領域が、製造することが意図されたデバイスの設計フィーチャを表し、陰影の付いた領域がPrAFを表し、陰影のない領域がSRAFを表す。より具体的には、501、503および507が、設計フィーチャとPrAFの間の間隔パラメータを表し、502、505、506および509がPrAFの外幅を表し、504がPrAFとPrAFの間隔を表し、508がPrAFとSRAFの間隔を表し、510がSRAFの外幅を表す。以上に加えて、PrAF配置中に調整されるパラメータのタイプはさらに、設計フィーチャ間で使用されるPrAFの数、および設計フィーチャの外側で使用されるPrAFの数を含むことができる。ここで、図5〜7は、特にPrAF調整プロセスがSRAFの配置と組み合わされたときに、PrAF調整プロセスが内包する可能性がある複雑さを例示することを意図したものであることに留意することは有益である。その結果、最終的な配置スキームは時に非常に精巧なものになることがある。一般に、パラメータは、調整ループまたは最適化ループあるいはその両方において比較的に容易に生成することができるように選択することができる。
本発明の実施形態に基づくPrAF配置法は、機械、コンピュータまたはコンピューティング・システム内に実現することができる。例えば、図8は、本発明の一実施形態に基づく上記の方法を含むように実現されたコンピュータまたはコンピューティング・システム600の簡略図である。コンピュータまたはコンピューティング・システム600は特に、データ処理用の中央処理ユニット(CPU)601と、オペレータまたはユーザから命令または入力あるいはその両方を受け取り、シミュレーションまたは演算中にデータを処理するCPU601から結果を出力する、例えばキーボード、マウス、コンパクト・ディスク(CD)ドライブ、表示装置またはこれらの組合せなどの1つまたは複数の入出力(I/O)装置602と、コンピューティング・システム600の動作を制御する能力を有する制御装置603と、コンピュータ可読コードを読み出しまたは書き込み、あるいはその両方を実行する能力を有する1つまたは複数の記憶装置または媒体604と、メモリ装置または媒体605とを含むことができ、これらは全て、例えばバスあるいは有線または無線通信ネットワーク(606)を介して動作可能に接続される。さらに、本発明の実施形態は、例えば記憶装置604、メモリ装置605などのコンピュータ可読媒体上に記憶されたコンピュータ・プログラム製品として実現することもできる。このコンピュータ・プログラム製品または機械可読媒体は、実行されたときに、本発明による方法の実施形態をコンピューティング・システム600上で実現することができる命令を含むことができる。最後に、本発明は、分散した複数のコンピュータ内で実現することもでき、その場合、本発明の諸アイテムは物理的にすぐ近くに配置することができ、または広い地理的領域にわたって分散させ、通信ネットワークによって接続することができる。
本明細書では、本発明のある特徴を示し、説明したが、当業者は、多くの修正、置換、変更および等価物を思い浮かべるであろう。したがって、添付の特許請求の範囲は、本発明の趣旨に含まれるこのような全ての変更および変更をカバーすることを意図したものであることを理解されたい。
101a 初期レイアウト
101b 初期レイアウト
101c 初期レイアウト
102a 第1の露光マスク
102b 第1の露光マスク
102c 第1の露光マスク
103a 第2の露光マスク
103b 第2の露光マスク
103c 第2の露光マスク
501 設計フィーチャとPrAFの間隔
502 PrAFの外幅
503 設計フィーチャとPrAFの間隔
504 PrAFとPrAFの間隔
505 PrAFの外幅
506 PrAFの外幅
507 設計フィーチャとPrAFの間隔
508 PrAFとSRAFの間隔
509 PrAFの外幅
510 SRAFの外幅
600 コンピュータまたはコンピューティング・システム
601 中央処理ユニット(CPU)
602 入出力(I/O)装置
603 制御装置または媒体
604 記憶装置または媒体
605 メモリ装置
606 バスあるいは有線または無線通信ネットワーク

Claims (13)

  1. マスク・レイアウト内に印刷補助フィーチャを配置する方法であって、
    1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
    形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
    前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
    前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
    前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
    前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、を含む方法。
  2. 少なくとも1つの前記印刷補助フィーチャが除去可能ではないと検証された場合に、
    前記印刷補助フィーチャの配置に関連した前記パラメータのセットを調整するステップと、
    調整された前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、新しい変更された設計レイアウトを作成するステップと、
    調整された前記パラメータのセットの前記印刷補助フィーチャを含む前記新しい変更された設計レイアウトの光近接効果補正シミュレーションを実行するステップと、
    前記新しい変更された設計レイアウト内の前記印刷補助フィーチャについて前記検証をおこなうステップと、をさらに含む、請求項1に記載の方法。
  3. 前記印刷補助フィーチャが除去可能であると検証された場合に、
    露光システムの予想される変動に関する情報を含むプロセス入力のセットを提供するステップと、
    前記プロセス入力のセットを適用することによって、前記変更された設計レイアウト上で露光シミュレーションを実行して、プロセス変動性データのセットを生成するステップと、をさらに含む、請求項1に記載の方法。
  4. 前記変更された設計レイアウト上での前記露光シミュレーションによって生成された前記プロセス変動性データのセットに基づいて、前記印刷補助フィーチャが印刷可能であるかどうかを検証するステップと、
    前記印刷補助フィーチャのうちの少なくとも1つの印刷補助フィーチャが印刷可能ではないと検証された場合に、戻って、前記印刷補助フィーチャの配置に関連した前記パラメータのセットを調整して、新しい変更された設計レイアウトを作成するステップとをさらに含む、請求項3に記載の方法。
  5. 前記印刷補助フィーチャが印刷可能であるかどうかを検証するステップが、前記印刷補助フィーチャが印刷されないか、印刷されるが小さすぎるか、あるいは別の印刷補助フィーチャまたは設計フィーチャと合体するかどうかを検証するステップを含む、請求項4に記載の方法。
  6. 前記印刷補助フィーチャが印刷可能であると検証された場合に、焦点深度(DOF)、マスク・エラー・ファクタ(MEF)およびチップ内線幅変動(ACLV)を含む性能パラメータのセットを、前記プロセス入力のセットに基づいて計算するステップと、
    前記性能パラメータのセットを、所定の基準のセットに照らして評価するステップとをさらに含む、請求項4に記載の方法。
  7. 前記露光システムの前記予想される変動が、少なくとも露光量、焦点およびマスク・エラーの変動を含む、請求項3に記載の方法。
  8. 前記設計レイアウトの前記設計フィーチャの1つまたは複数のエッジを識別するステップであって、前記エッジが、生成された前記印刷補助フィーチャ配置ルールのセットに基づく印刷補助フィーチャサポートを必要とするステップと、
    識別された前記エッジに対して印刷補助フィーチャの新しいセットを生成するステップと、をさらに含む、請求項1に記載の方法。
  9. 前記印刷補助フィーチャの新しいセットが設計ルールおよびマスク・ルール要件を満たすかどうかを検証するステップと、
    前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャが、前記設計ルールおよびマスク・ルール要件のうちの少なくとも1つの要件に違反する場合に、前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを除去するステップと、をさらに含む、請求項8に記載の方法。
  10. 前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを除去するステップが、前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを、隣接する1つまたは複数の印刷補助フィーチャと合体させ、それによってそれらを合わせた合計面積を増大させるステップを含む、請求項9に記載の方法。
  11. 前記印刷補助フィーチャの新しいセットが満たす必要がある設計ルールおよびマスク・ルール要件のセットが他にあるかどうかを検証するステップと、
    全ての設計ルールおよびマスク・ルール要件が満たされた場合に、マスク・レイアウトを作成するのに適当な印刷補助フィーチャの最終セットを生成し、出力するステップと、をさらに含む、請求項10に記載の方法。
  12. 印刷補助フィーチャを生成するシステムであって、
    中央処理ユニット(CPU)と、
    前記システムのユーザと対話する少なくとも1つの入出力装置と、
    命令のセットを記憶する少なくとも1つの記憶装置と、
    前記CPU、前記少なくとも1つの入出力装置および前記少なくとも1つの記憶装置を、通信バスを介して制御する制御装置と
    を備え、前記CPUが、
    1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
    形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
    前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
    前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
    前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
    前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、を実行する前記命令のセットを実行するように適合されたシステム。
  13. マスク・レイアウト内に印刷補助フィーチャを配置するプログラムあって、
    1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
    形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
    前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
    前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
    前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
    前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、をコンピュータに実行させるプログラム。
JP2009299200A 2009-01-08 2009-12-29 マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム Expired - Fee Related JP5607356B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/350251 2009-01-08
US12/350,251 US8099684B2 (en) 2009-01-08 2009-01-08 Methodology of placing printing assist feature for random mask layout

Publications (2)

Publication Number Publication Date
JP2010161363A JP2010161363A (ja) 2010-07-22
JP5607356B2 true JP5607356B2 (ja) 2014-10-15

Family

ID=42312543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009299200A Expired - Fee Related JP5607356B2 (ja) 2009-01-08 2009-12-29 マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム

Country Status (5)

Country Link
US (1) US8099684B2 (ja)
JP (1) JP5607356B2 (ja)
KR (1) KR20100082307A (ja)
CN (1) CN101930484B (ja)
IL (1) IL203136A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103979B2 (en) * 2008-10-20 2012-01-24 Advanced Micro Devices, Inc. System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
FR2960992B1 (fr) * 2010-06-02 2013-05-10 St Microelectronics Rousset Procede de conception de masques pour la formation de composants electroniques
US8365108B2 (en) 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process
WO2013121485A1 (ja) 2012-02-13 2013-08-22 パナソニック株式会社 フォトマスク及びそれを用いたパターン形成方法
JP6039910B2 (ja) * 2012-03-15 2016-12-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置
JP5677356B2 (ja) 2012-04-04 2015-02-25 キヤノン株式会社 マスクパターンの生成方法
US8739083B1 (en) * 2012-11-14 2014-05-27 United Microelectronics Corp. Layout decomposition method and method for manufacturing semiconductor device applying the same
US8930860B2 (en) 2012-11-14 2015-01-06 United Microelectronics Corp. Layout decomposition method and method for manufacturing semiconductor device applying the same
CN103778253B (zh) * 2014-02-24 2017-06-06 北京数码大方科技股份有限公司 用于计算机图纸中关联关系的数据处理方法和装置
US9252022B1 (en) 2014-11-05 2016-02-02 Globalfoundries Inc. Patterning assist feature to mitigate reactive ion etch microloading effect
US10170309B2 (en) 2017-02-15 2019-01-01 Globalfoundries Inc. Dummy pattern addition to improve CD uniformity
US10387602B2 (en) 2018-01-25 2019-08-20 United Microelectronics Corp. Method for generating masks for manufacturing of a semiconductor structure and method for manufacturing a semiconductor structure using the same
US10444622B2 (en) 2018-02-09 2019-10-15 United Microelectronics Corp. Method for generating masks for manufacturing of a semiconductor structure
CN113075855B (zh) * 2020-01-06 2024-04-19 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法
CN111308852B (zh) * 2020-03-24 2023-08-15 上海华力集成电路制造有限公司 一种筛选光罩辅助图形的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252031A (ja) * 1993-02-28 1994-09-09 Sony Corp 露光装置及び露光方法
JP4171647B2 (ja) * 2001-11-28 2008-10-22 エーエスエムエル マスクツールズ ビー.ブイ. プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
JP2003209049A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び製造用マスクセット
JP2003248296A (ja) * 2002-02-27 2003-09-05 Sony Corp 露光マスクおよびその製造方法、ならびに転写パターンの形成方法
US6929887B1 (en) * 2002-04-18 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Printable assist lines and the removal of such
US7018746B2 (en) * 2003-04-15 2006-03-28 International Business Machines Corporation Method of verifying the placement of sub-resolution assist features in a photomask layout
US6996797B1 (en) * 2004-11-18 2006-02-07 International Business Machines Corporation Method for verification of resolution enhancement techniques and optical proximity correction in lithography
DE102005005591B3 (de) * 2005-02-07 2006-07-20 Infineon Technologies Ag Verfahren zur Optimierung der Geometrie von Strukturelementen eines Musters eines Schaltungsentwurfs für eine Verbesserung der optischen Abbildungseigenschaften und Verwendung des Verfahrens zur Herstellung einer Photomaske
JP2007310085A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置のパターンデータ検証方法、半導体装置のパターンデータ検証プログラム、半導体装置のパターンデータ補正方法、および半導体装置のパターンデータ補正プログラム
US20080082952A1 (en) * 2006-09-29 2008-04-03 Texas Instruments Incorporated Method of inclusion of sub-resolution assist feature(s)
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
WO2008135810A2 (en) * 2007-05-03 2008-11-13 Freescale Semiconductor, Inc. Method and apparatus for designing an integrated circuit
EP2153376B1 (en) * 2007-05-23 2011-10-19 Nxp B.V. Process-window aware detection and correction of lithographic printing issues at mask level
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
US7785946B2 (en) * 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
US8158334B2 (en) * 2008-01-14 2012-04-17 International Business Machines Corporation Methods for forming a composite pattern including printed resolution assist features

Also Published As

Publication number Publication date
US8099684B2 (en) 2012-01-17
JP2010161363A (ja) 2010-07-22
US20100175040A1 (en) 2010-07-08
IL203136A (en) 2013-02-28
KR20100082307A (ko) 2010-07-16
CN101930484B (zh) 2013-06-05
CN101930484A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
JP5607356B2 (ja) マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム
EP2093614A1 (en) Split and design guidelines for double patterning
US7065738B1 (en) Method of verifying an optical proximity correction (OPC) model
US8631360B2 (en) Methodology of optical proximity correction optimization
US7458060B2 (en) Yield-limiting design-rules-compliant pattern library generation and layout inspection
US8151225B2 (en) Pattern layout designing method, semiconductor device manufacturing method, and computer program product
US7526748B2 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
US7281222B1 (en) System and method for automatic generation of optical proximity correction (OPC) rule sets
KR20060093059A (ko) 집적 회로 설계 시스템 및 방법
US8713488B2 (en) Layout design defect repair based on inverse lithography and traditional optical proximity correction
US20100081294A1 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
US20120096414A1 (en) Method and system for implementing controlled breaks between features using sub-resolution assist features
US8788982B2 (en) Layout design defect repair using inverse lithography
KR20090022717A (ko) 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
Liebmann Resolution enhancement techniques in optical lithography: It's not just a mask problem
KR100944347B1 (ko) 노광 마스크 제작 방법
US8713487B2 (en) Sub-resolution assist feature repair
US10394115B2 (en) Method for verifying mask data in computing device
CN114556210A (zh) 在校正光刻掩模中使用掩模制造模型
KR20090109349A (ko) 광학 근접 보정 방법
CN113158609B (zh) 半导体器件及其制造方法
TWI782372B (zh) 改善設計布局的方法及其半導體布局系統
JP2010107737A (ja) マスク検証方法、半導体装置の製造方法及び露光条件の調整プログラム
JP2006038896A (ja) マスクパターン作製方法
Trouiller From 120 to 32 nm CMOS technology: development of OPC and RET to rescue optical lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140828

R150 Certificate of patent or registration of utility model

Ref document number: 5607356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees