JP5607356B2 - マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム - Google Patents
マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム Download PDFInfo
- Publication number
- JP5607356B2 JP5607356B2 JP2009299200A JP2009299200A JP5607356B2 JP 5607356 B2 JP5607356 B2 JP 5607356B2 JP 2009299200 A JP2009299200 A JP 2009299200A JP 2009299200 A JP2009299200 A JP 2009299200A JP 5607356 B2 JP5607356 B2 JP 5607356B2
- Authority
- JP
- Japan
- Prior art keywords
- features
- design
- assist features
- feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
101b 初期レイアウト
101c 初期レイアウト
102a 第1の露光マスク
102b 第1の露光マスク
102c 第1の露光マスク
103a 第2の露光マスク
103b 第2の露光マスク
103c 第2の露光マスク
501 設計フィーチャとPrAFの間隔
502 PrAFの外幅
503 設計フィーチャとPrAFの間隔
504 PrAFとPrAFの間隔
505 PrAFの外幅
506 PrAFの外幅
507 設計フィーチャとPrAFの間隔
508 PrAFとSRAFの間隔
509 PrAFの外幅
510 SRAFの外幅
600 コンピュータまたはコンピューティング・システム
601 中央処理ユニット(CPU)
602 入出力(I/O)装置
603 制御装置または媒体
604 記憶装置または媒体
605 メモリ装置
606 バスあるいは有線または無線通信ネットワーク
Claims (13)
- マスク・レイアウト内に印刷補助フィーチャを配置する方法であって、
1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、を含む方法。 - 少なくとも1つの前記印刷補助フィーチャが除去可能ではないと検証された場合に、
前記印刷補助フィーチャの配置に関連した前記パラメータのセットを調整するステップと、
調整された前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、新しい変更された設計レイアウトを作成するステップと、
調整された前記パラメータのセットの前記印刷補助フィーチャを含む前記新しい変更された設計レイアウトの光近接効果補正シミュレーションを実行するステップと、
前記新しい変更された設計レイアウト内の前記印刷補助フィーチャについて前記検証をおこなうステップと、をさらに含む、請求項1に記載の方法。 - 前記印刷補助フィーチャが除去可能であると検証された場合に、
露光システムの予想される変動に関する情報を含むプロセス入力のセットを提供するステップと、
前記プロセス入力のセットを適用することによって、前記変更された設計レイアウト上で露光シミュレーションを実行して、プロセス変動性データのセットを生成するステップと、をさらに含む、請求項1に記載の方法。 - 前記変更された設計レイアウト上での前記露光シミュレーションによって生成された前記プロセス変動性データのセットに基づいて、前記印刷補助フィーチャが印刷可能であるかどうかを検証するステップと、
前記印刷補助フィーチャのうちの少なくとも1つの印刷補助フィーチャが印刷可能ではないと検証された場合に、戻って、前記印刷補助フィーチャの配置に関連した前記パラメータのセットを調整して、新しい変更された設計レイアウトを作成するステップとをさらに含む、請求項3に記載の方法。 - 前記印刷補助フィーチャが印刷可能であるかどうかを検証するステップが、前記印刷補助フィーチャが印刷されないか、印刷されるが小さすぎるか、あるいは別の印刷補助フィーチャまたは設計フィーチャと合体するかどうかを検証するステップを含む、請求項4に記載の方法。
- 前記印刷補助フィーチャが印刷可能であると検証された場合に、焦点深度(DOF)、マスク・エラー・ファクタ(MEF)およびチップ内線幅変動(ACLV)を含む性能パラメータのセットを、前記プロセス入力のセットに基づいて計算するステップと、
前記性能パラメータのセットを、所定の基準のセットに照らして評価するステップとをさらに含む、請求項4に記載の方法。 - 前記露光システムの前記予想される変動が、少なくとも露光量、焦点およびマスク・エラーの変動を含む、請求項3に記載の方法。
- 前記設計レイアウトの前記設計フィーチャの1つまたは複数のエッジを識別するステップであって、前記エッジが、生成された前記印刷補助フィーチャ配置ルールのセットに基づく印刷補助フィーチャサポートを必要とするステップと、
識別された前記エッジに対して印刷補助フィーチャの新しいセットを生成するステップと、をさらに含む、請求項1に記載の方法。 - 前記印刷補助フィーチャの新しいセットが設計ルールおよびマスク・ルール要件を満たすかどうかを検証するステップと、
前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャが、前記設計ルールおよびマスク・ルール要件のうちの少なくとも1つの要件に違反する場合に、前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを除去するステップと、をさらに含む、請求項8に記載の方法。 - 前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを除去するステップが、前記印刷補助フィーチャの新しいセットのうちの1つまたは複数の印刷補助フィーチャを、隣接する1つまたは複数の印刷補助フィーチャと合体させ、それによってそれらを合わせた合計面積を増大させるステップを含む、請求項9に記載の方法。
- 前記印刷補助フィーチャの新しいセットが満たす必要がある設計ルールおよびマスク・ルール要件のセットが他にあるかどうかを検証するステップと、
全ての設計ルールおよびマスク・ルール要件が満たされた場合に、マスク・レイアウトを作成するのに適当な印刷補助フィーチャの最終セットを生成し、出力するステップと、をさらに含む、請求項10に記載の方法。 - 印刷補助フィーチャを生成するシステムであって、
中央処理ユニット(CPU)と、
前記システムのユーザと対話する少なくとも1つの入出力装置と、
命令のセットを記憶する少なくとも1つの記憶装置と、
前記CPU、前記少なくとも1つの入出力装置および前記少なくとも1つの記憶装置を、通信バスを介して制御する制御装置と
を備え、前記CPUが、
1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、を実行する前記命令のセットを実行するように適合されたシステム。 - マスク・レイアウト内に印刷補助フィーチャを配置するプログラムあって、
1つまたは複数の設計フィーチャを有する設計レイアウトを提供するステップと、
形状、幅、距離、間隔を含む1つまたは複数の印刷補助フィーチャの配置に関連したパラメータのセットを生成するステップと、
前記パラメータのセットの前記印刷補助フィーチャを前記設計レイアウトに追加して、変更された設計レイアウトを作成するステップと、
前記変更された設計レイアウト上の前記印刷補助フィーチャおよび前記設計フィーチャについて光近接効果補正シミュレーションを実行するステップと、
前記光近接効果補正シミュレーションの結果及び露光する光の波長、露光量、焦点、開口数、マスク変動、フォトレジストの性能、プロセス変動を含む露光条件に基づいて、前記印刷補助フィーチャが大きすぎ、小さすぎ、あるいは前記設計フィーチャに近づきすぎることにより第2の露光において除去可能であるか否かを検証するステップと、
前記印刷補助フィーチャが除去可能であると検証された場合に、前記印刷補助フィーチャの配置に関連したパラメータのセットを印刷補助フィーチャ配置ルールとして表にするステップと、をコンピュータに実行させるプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/350251 | 2009-01-08 | ||
US12/350,251 US8099684B2 (en) | 2009-01-08 | 2009-01-08 | Methodology of placing printing assist feature for random mask layout |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161363A JP2010161363A (ja) | 2010-07-22 |
JP5607356B2 true JP5607356B2 (ja) | 2014-10-15 |
Family
ID=42312543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009299200A Expired - Fee Related JP5607356B2 (ja) | 2009-01-08 | 2009-12-29 | マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8099684B2 (ja) |
JP (1) | JP5607356B2 (ja) |
KR (1) | KR20100082307A (ja) |
CN (1) | CN101930484B (ja) |
IL (1) | IL203136A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8103979B2 (en) * | 2008-10-20 | 2012-01-24 | Advanced Micro Devices, Inc. | System for generating and optimizing mask assist features based on hybrid (model and rules) methodology |
FR2960992B1 (fr) * | 2010-06-02 | 2013-05-10 | St Microelectronics Rousset | Procede de conception de masques pour la formation de composants electroniques |
US8365108B2 (en) | 2011-01-06 | 2013-01-29 | International Business Machines Corporation | Generating cut mask for double-patterning process |
JPWO2013121485A1 (ja) * | 2012-02-13 | 2015-05-11 | パナソニックIpマネジメント株式会社 | フォトマスク及びそれを用いたパターン形成方法 |
JP6039910B2 (ja) * | 2012-03-15 | 2016-12-07 | キヤノン株式会社 | 生成方法、プログラム及び情報処理装置 |
JP5677356B2 (ja) | 2012-04-04 | 2015-02-25 | キヤノン株式会社 | マスクパターンの生成方法 |
US8930860B2 (en) | 2012-11-14 | 2015-01-06 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
US8739083B1 (en) * | 2012-11-14 | 2014-05-27 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
CN103778253B (zh) * | 2014-02-24 | 2017-06-06 | 北京数码大方科技股份有限公司 | 用于计算机图纸中关联关系的数据处理方法和装置 |
US9252022B1 (en) | 2014-11-05 | 2016-02-02 | Globalfoundries Inc. | Patterning assist feature to mitigate reactive ion etch microloading effect |
US10170309B2 (en) | 2017-02-15 | 2019-01-01 | Globalfoundries Inc. | Dummy pattern addition to improve CD uniformity |
US10387602B2 (en) | 2018-01-25 | 2019-08-20 | United Microelectronics Corp. | Method for generating masks for manufacturing of a semiconductor structure and method for manufacturing a semiconductor structure using the same |
US10444622B2 (en) | 2018-02-09 | 2019-10-15 | United Microelectronics Corp. | Method for generating masks for manufacturing of a semiconductor structure |
CN113075855B (zh) * | 2020-01-06 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法 |
CN111308852B (zh) * | 2020-03-24 | 2023-08-15 | 上海华力集成电路制造有限公司 | 一种筛选光罩辅助图形的方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252031A (ja) * | 1993-02-28 | 1994-09-09 | Sony Corp | 露光装置及び露光方法 |
JP4171647B2 (ja) * | 2001-11-28 | 2008-10-22 | エーエスエムエル マスクツールズ ビー.ブイ. | プロセス・ラチチュードを改善するために利用した補助形態を除去する方法 |
JP2003209049A (ja) * | 2002-01-17 | 2003-07-25 | Fujitsu Ltd | 半導体装置の製造方法及び製造用マスクセット |
JP2003248296A (ja) * | 2002-02-27 | 2003-09-05 | Sony Corp | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 |
US6929887B1 (en) * | 2002-04-18 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Printable assist lines and the removal of such |
US7018746B2 (en) * | 2003-04-15 | 2006-03-28 | International Business Machines Corporation | Method of verifying the placement of sub-resolution assist features in a photomask layout |
US6996797B1 (en) * | 2004-11-18 | 2006-02-07 | International Business Machines Corporation | Method for verification of resolution enhancement techniques and optical proximity correction in lithography |
DE102005005591B3 (de) * | 2005-02-07 | 2006-07-20 | Infineon Technologies Ag | Verfahren zur Optimierung der Geometrie von Strukturelementen eines Musters eines Schaltungsentwurfs für eine Verbesserung der optischen Abbildungseigenschaften und Verwendung des Verfahrens zur Herstellung einer Photomaske |
JP2007310085A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体装置のパターンデータ検証方法、半導体装置のパターンデータ検証プログラム、半導体装置のパターンデータ補正方法、および半導体装置のパターンデータ補正プログラム |
US20080082952A1 (en) * | 2006-09-29 | 2008-04-03 | Texas Instruments Incorporated | Method of inclusion of sub-resolution assist feature(s) |
US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
US20100122224A1 (en) * | 2007-05-03 | 2010-05-13 | Freescale Semiconductor, Inc. | Method and apparatus for designing an integrated circuit |
US8230371B2 (en) * | 2007-05-23 | 2012-07-24 | Nxp B.V. | Process-window aware detection and correction of lithographic printing issues at mask level |
JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
US7785946B2 (en) * | 2007-09-25 | 2010-08-31 | Infineon Technologies Ag | Integrated circuits and methods of design and manufacture thereof |
US8158334B2 (en) * | 2008-01-14 | 2012-04-17 | International Business Machines Corporation | Methods for forming a composite pattern including printed resolution assist features |
-
2009
- 2009-01-08 US US12/350,251 patent/US8099684B2/en active Active
- 2009-12-29 JP JP2009299200A patent/JP5607356B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-04 KR KR1020100000177A patent/KR20100082307A/ko active IP Right Grant
- 2010-01-05 IL IL203136A patent/IL203136A/en not_active IP Right Cessation
- 2010-01-07 CN CN2010100020384A patent/CN101930484B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8099684B2 (en) | 2012-01-17 |
CN101930484B (zh) | 2013-06-05 |
US20100175040A1 (en) | 2010-07-08 |
CN101930484A (zh) | 2010-12-29 |
KR20100082307A (ko) | 2010-07-16 |
IL203136A (en) | 2013-02-28 |
JP2010161363A (ja) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5607356B2 (ja) | マスク・レイアウト内に印刷補助フィーチャを配置する方法、印刷補助フィーチャを生成するシステム、およびプログラム | |
US9390217B2 (en) | Methodology of optical proximity correction optimization | |
US20090217224A1 (en) | Method and system for mask design for double patterning | |
US7458060B2 (en) | Yield-limiting design-rules-compliant pattern library generation and layout inspection | |
US8151225B2 (en) | Pattern layout designing method, semiconductor device manufacturing method, and computer program product | |
US7526748B2 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
US7281222B1 (en) | System and method for automatic generation of optical proximity correction (OPC) rule sets | |
KR20060093059A (ko) | 집적 회로 설계 시스템 및 방법 | |
US7194725B1 (en) | System and method for design rule creation and selection | |
US8713488B2 (en) | Layout design defect repair based on inverse lithography and traditional optical proximity correction | |
US20100081294A1 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
US20120096414A1 (en) | Method and system for implementing controlled breaks between features using sub-resolution assist features | |
US8788982B2 (en) | Layout design defect repair using inverse lithography | |
KR20090022717A (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템 | |
Liebmann | Resolution enhancement techniques in optical lithography: It's not just a mask problem | |
KR100944347B1 (ko) | 노광 마스크 제작 방법 | |
CN114556210A (zh) | 在校正光刻掩模中使用掩模制造模型 | |
CN111308852A (zh) | 一种筛选光罩辅助图形的方法 | |
US8713487B2 (en) | Sub-resolution assist feature repair | |
US10394115B2 (en) | Method for verifying mask data in computing device | |
KR20090109349A (ko) | 광학 근접 보정 방법 | |
TW202129396A (zh) | 利用光罩製作模型於微影光罩之修正 | |
TWI782372B (zh) | 改善設計布局的方法及其半導體布局系統 | |
JP2006038896A (ja) | マスクパターン作製方法 | |
Socha | Analysis of edge placement error (EPE) at the 5nm node and beyond |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5607356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |