JP5605230B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5605230B2
JP5605230B2 JP2011006381A JP2011006381A JP5605230B2 JP 5605230 B2 JP5605230 B2 JP 5605230B2 JP 2011006381 A JP2011006381 A JP 2011006381A JP 2011006381 A JP2011006381 A JP 2011006381A JP 5605230 B2 JP5605230 B2 JP 5605230B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
concentration
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011006381A
Other languages
Japanese (ja)
Other versions
JP2012151143A (en
Inventor
忠司 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011006381A priority Critical patent/JP5605230B2/en
Publication of JP2012151143A publication Critical patent/JP2012151143A/en
Application granted granted Critical
Publication of JP5605230B2 publication Critical patent/JP5605230B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

半導体装置は、通常、導通状態と非導通状態とに切替えられて使用される。半導体装置が導通状態から非導通状態に切替えられる際には、導通状態において半導体装置内に流入したキャリアが半導体装置外に排出される。このような半導体装置の一例が、特許文献１に開示されている。特許文献１には、半導体基板の表面側に形成されているアノード電極と、半導体基板の底面側に形成されているカソード電極と、を備えるダイオードが開示されている。このダイオードの半導体基板は、アノード電極に接触するアノード領域と、カソード電極に接触するカソード領域と、その間に位置するドリフト領域と、を備える。アノード領域は、アノード電極に接触するＰ＋型コンタクト層と、Ｐ＋型コンタクト層をカソード領域側から覆うＰ型半導体層と、半導体基板の縁部側からＰ型半導体層に隣接するＰ−型半導体層と、を備える。なお、Ｐ＋型コンタクト層、Ｐ型半導体層、及び、Ｐ−型半導体層のうち、Ｐ−型半導体層が最も不純物濃度が低い。ドリフト領域は、半導体基板の底面側から、Ｐ型半導体層及びＰ−型半導体層に接触する。 A semiconductor device is normally used by switching between a conductive state and a non-conductive state. When the semiconductor device is switched from the conductive state to the non-conductive state, the carriers that have flowed into the semiconductor device in the conductive state are discharged out of the semiconductor device. An example of such a semiconductor device is disclosed in Patent Document 1. Patent Document 1 discloses a diode including an anode electrode formed on the front surface side of a semiconductor substrate and a cathode electrode formed on the bottom surface side of the semiconductor substrate. The semiconductor substrate of the diode includes an anode region that contacts the anode electrode, a cathode region that contacts the cathode electrode, and a drift region positioned therebetween. The anode region includes a P + type contact layer that contacts the anode electrode, a P type semiconductor layer that covers the P + type contact layer from the cathode region side, and a P − type adjacent to the P type semiconductor layer from the edge side of the semiconductor substrate. A semiconductor layer. Of the P + type contact layer, P type semiconductor layer, and P − type semiconductor layer, the P − type semiconductor layer has the lowest impurity concentration. The drift region is in contact with the P-type semiconductor layer and the P − -type semiconductor layer from the bottom surface side of the semiconductor substrate.

通常では、ダイオードに順電圧が印加されている状態（ダイオードがオンしている状態）では、アノード領域からドリフト領域に向けて、ホールが流入する。ダイオードをターンオフすると、ドリフト領域内のホールが、アノード領域を通過して、アノード電極へ排出される（以下では、ターンオンした状態からターンオフした状態とする際の半導体装置の動作を「リカバリ動作」と呼ぶ）。この場合、半導体基板の縁部近傍のドリフト領域に存在するホールは、アノード領域とアノード電極とが接触している領域（以下では、単に「接触領域」と呼ぶ）の外周縁付近を通って、アノード電極に排出される。この結果、接触領域の外周縁付近に電流が集中して、ダイオードが破壊される虞がある。   Normally, when a forward voltage is applied to the diode (the diode is on), holes flow from the anode region toward the drift region. When the diode is turned off, the holes in the drift region pass through the anode region and are discharged to the anode electrode (hereinafter, the operation of the semiconductor device when changing from the turned on state to the turned off state is referred to as “recovery operation”. Call). In this case, holes existing in the drift region near the edge of the semiconductor substrate pass through the vicinity of the outer peripheral edge of the region where the anode region and the anode electrode are in contact (hereinafter simply referred to as “contact region”), It is discharged to the anode electrode. As a result, current concentrates near the outer periphery of the contact area, and the diode may be destroyed.

特許文献１のダイオードでは、半導体基板の縁部近傍のドリフト領域に存在するホールは、リカバリ動作時において、自身に最も近いP−型半導体層の底縁端に集中し易い。しかしながら、特許文献１のダイオードでは、半導体基板の縁部側に、不純物濃度が低いP−型半導体層が配置されているため、ダイオードがオンしている状態のときに、半導体基板の縁部近傍のドリフト領域に注入されるキャリアの量が低減される。また、不純物濃度が低いために、P−型半導体層の抵抗値は比較的に高い。この結果、リカバリ動作時において、P−型半導体層の底縁端に集中するホールの量が低減される。従って、P−型半導体層を通過して、接触領域の外周縁付近に到達するホールの量が低減される。即ち、接触領域の外周縁付近に電流が集中することが抑制される。 In the diode of Patent Document 1, holes existing in the drift region near the edge of the semiconductor substrate tend to concentrate on the bottom edge of the P − type semiconductor layer closest to itself during the recovery operation. However, in the diode of Patent Document 1, since the P − type semiconductor layer having a low impurity concentration is disposed on the edge side of the semiconductor substrate, the vicinity of the edge of the semiconductor substrate when the diode is on. The amount of carriers injected into the drift region is reduced. Further, since the impurity concentration is low, the resistance value of the P − type semiconductor layer is relatively high. As a result, during the recovery operation, the amount of holes concentrated on the bottom edge of the P − type semiconductor layer is reduced. Accordingly, the amount of holes passing through the P − type semiconductor layer and reaching the vicinity of the outer peripheral edge of the contact region is reduced. That is, current concentration near the outer periphery of the contact area is suppressed.

特開平８−３１６４８０号公報JP-A-8-316480

特許文献１の半導体装置では、半導体基板の縁部側に不純物濃度が低いP−型半導体層を配置することで、接触領域の外周縁付近に到達するホールの量を低減する。このため、接触領域の外周縁付近に到達するホールの量をより低減するためには、P−型半導体層の不純物濃度をできるだけ低くすることが好ましい。しかしながら、P−型半導体層の不純物濃度を低くし過ぎると、リカバリ動作時に、P−型半導体層が完全に空乏化されてしまう。この結果、リカバリ動作時に、ホールは、P−型半導体層の底縁端に集中せず、P型半導体層の底縁端に集中することとなる。P型半導体層の抵抗値は、P−型半導体層の抵抗値と比較して低いため、P型半導体層の底縁端に集中したホールは、P型半導体層を容易に通過して、接触領域の外周縁付近に到達することができる。このため、特許文献１の半導体装置では、接触領域の外周縁付近に電流が集中することを十分に低減することができない。 In the semiconductor device of Patent Document 1, the amount of holes reaching the vicinity of the outer periphery of the contact region is reduced by disposing a P − type semiconductor layer having a low impurity concentration on the edge side of the semiconductor substrate. For this reason, in order to further reduce the amount of holes reaching the vicinity of the outer periphery of the contact region, it is preferable to reduce the impurity concentration of the P − type semiconductor layer as much as possible. However, P - too low impurity concentration type semiconductor layer, when the recovery operation, P - -type semiconductor layer has been completely depleted. As a result, during the recovery operation, the holes are not concentrated on the bottom edge of the P − type semiconductor layer, but are concentrated on the bottom edge of the P type semiconductor layer. Since the resistance value of the P - type semiconductor layer is low compared to the resistance value of the P-type semiconductor layer, the holes concentrated at the bottom edge of the P-type semiconductor layer can easily pass through the P-type semiconductor layer and contact The vicinity of the outer periphery of the region can be reached. For this reason, the semiconductor device of Patent Document 1 cannot sufficiently reduce the concentration of current near the outer periphery of the contact region.

本明細書では、リカバリ動作時に、接触領域の外周縁付近に電流が集中することをより抑制することができる技術を提供することを目的とする。   An object of the present specification is to provide a technique capable of further suppressing current concentration near the outer periphery of a contact region during a recovery operation.

本明細書で開示される技術は、半導体装置である。この半導体装置は、半導体基板と、半導体基板の表面に形成されている第１電極と、半導体基板の底面に形成されている第２電極と、を備える。この半導体基板は、第１から第５半導体領域を備える。第１から第３半導体領域及び第５半導体領域は、第１導電型である。第１半導体領域は、半導体基板の表面に位置している。第２半導体領域は、第１半導体領域に対して半導体基板の縁部側に間隔を隔てて配置されると共に、半導体基板の表面に位置している。第３半導体領域は、第１半導体領域及び第２半導体領域のそれぞれの側面及び底面を覆っており、第１半導体領域と第２半導体領域との間に位置して、第１半導体領域と第２半導体領域を分離している。第４半導体領域は、第３半導体領域の底面に接触し、第３半導体領域によって第１半導体領域と第２半導体領域から分離されている。第４半導体領域は、第２導電型である。第５半導体領域は、半導体基板の表面に位置すると共に第３半導体領域と半導体基板の縁部との間に位置し、第３半導体領域の側面に接触すると共に第４半導体領域に接触する。第１電極は、第２半導体領域と接触しない一方で、第１半導体領域と接触している。第１半導体領域の第１導電型の不純物の濃度は、第２半導体領域の第１導電型の不純物の濃度より高い。第２半導体領域の第１導電型の不純物の濃度は、第３半導体領域の第１導電型の不純物の濃度より高い。第５半導体領域の第１導電型の不純物の濃度は、第３半導体領域の第１導電型の不純物の濃度より低い。
本明細書で開示される別の半導体装置は、半導体基板と、半導体基板の表面に形成されている第１電極と、半導体基板の底面に形成されている第２電極と、を備える。この半導体基板は、第１から第４半導体領域を備える。第１から第３半導体領域は、第１導電型である。第１半導体領域は、半導体基板の表面に位置している。第２半導体領域は、第１半導体領域に対して半導体基板の縁部側に間隔を隔てて配置されると共に、半導体基板の表面に位置している。第３半導体領域は、第１半導体領域及び第２半導体領域のそれぞれの側面及び底面を覆っており、第１半導体領域と第２半導体領域との間に位置して、第１半導体領域と第２半導体領域を分離している。第４半導体領域は、第３半導体領域の底面に接触し、第３半導体領域によって第１半導体領域と第２半導体領域から分離されている。第４半導体領域は、第２導電型である。第１電極は、第２半導体領域と接触しない一方で、第１半導体領域と接触している。第１半導体領域の第１導電型の不純物の濃度は、第２半導体領域の第１導電型の不純物の濃度より高い。第２半導体領域の第１導電型の不純物の濃度は、第３半導体領域の第１導電型の不純物の濃度より高い。第３半導体領域は、第１半導体領域の側面及び底面を覆っている第１半導体部分と、第２半導体領域の側面及び底面を覆っている第２半導体部分と、を備える。第２半導体部分の第１導電型の不純物の濃度は、第１半導体部分の第１導電型の不純物の濃度よりも低い。 The technology disclosed in this specification is a semiconductor device. The semiconductor device includes a semiconductor substrate, a first electrode formed on the surface of the semiconductor substrate, and a second electrode formed on the bottom surface of the semiconductor substrate. The semiconductor substrate includes first to fifth semiconductor regions. The first to third semiconductor regions and the fifth semiconductor region are of the first conductivity type. The first semiconductor region is located on the surface of the semiconductor substrate. The second semiconductor region is disposed on the edge side of the semiconductor substrate with respect to the first semiconductor region and is located on the surface of the semiconductor substrate. The third semiconductor region covers the side surface and the bottom surface of each of the first semiconductor region and the second semiconductor region, and is located between the first semiconductor region and the second semiconductor region, and the first semiconductor region and the second semiconductor region. The semiconductor region is separated. The fourth semiconductor region is in contact with the bottom surface of the third semiconductor region, and is separated from the first semiconductor region and the second semiconductor region by the third semiconductor region. The fourth semiconductor region is the second conductivity type. The fifth semiconductor region is located on the surface of the semiconductor substrate and between the third semiconductor region and the edge of the semiconductor substrate, and is in contact with the side surface of the third semiconductor region and in contact with the fourth semiconductor region. The first electrode is in contact with the first semiconductor region while not in contact with the second semiconductor region. The concentration of the first conductivity type impurity in the first semiconductor region is higher than the concentration of the first conductivity type impurity in the second semiconductor region. The concentration of the first conductivity type impurity in the second semiconductor region is higher than the concentration of the first conductivity type impurity in the third semiconductor region. The concentration of the first conductivity type impurity in the fifth semiconductor region is lower than the concentration of the first conductivity type impurity in the third semiconductor region.
Another semiconductor device disclosed in this specification includes a semiconductor substrate, a first electrode formed on the surface of the semiconductor substrate, and a second electrode formed on the bottom surface of the semiconductor substrate. The semiconductor substrate includes first to fourth semiconductor regions. The first to third semiconductor regions are of the first conductivity type. The first semiconductor region is located on the surface of the semiconductor substrate. The second semiconductor region is disposed on the edge side of the semiconductor substrate with respect to the first semiconductor region and is located on the surface of the semiconductor substrate. The third semiconductor region covers the side surface and the bottom surface of each of the first semiconductor region and the second semiconductor region, and is located between the first semiconductor region and the second semiconductor region, and the first semiconductor region and the second semiconductor region. The semiconductor region is separated. The fourth semiconductor region is in contact with the bottom surface of the third semiconductor region, and is separated from the first semiconductor region and the second semiconductor region by the third semiconductor region. The fourth semiconductor region is the second conductivity type. The first electrode is in contact with the first semiconductor region while not in contact with the second semiconductor region. The concentration of the first conductivity type impurity in the first semiconductor region is higher than the concentration of the first conductivity type impurity in the second semiconductor region. The concentration of the first conductivity type impurity in the second semiconductor region is higher than the concentration of the first conductivity type impurity in the third semiconductor region. The third semiconductor region includes a first semiconductor portion that covers a side surface and a bottom surface of the first semiconductor region, and a second semiconductor portion that covers a side surface and a bottom surface of the second semiconductor region. The concentration of the first conductivity type impurity in the second semiconductor portion is lower than the concentration of the first conductivity type impurity in the first semiconductor portion.

上記の半導体装置に順電圧が印加されている状態では、第１電極から第１半導体領域を介して第３半導体領域に流入したキャリアは、第３半導体領域を通って第４半導体領域に流入する。第２半導体領域の第１導電型の不純物濃度は、第３半導体領域の第１導電型の不純物濃度より高いが、第２半導体領域は第１電極と接触していない。このため、第１電極から第２半導体領域を介して第３半導体領域にキャリアが流入することはない。したがって、第４半導体領域のうち、第１半導体領域から離れ、第２半導体領域に近い部分（すなわち、半導体基板の縁部側の部分）には、第１電極からのキャリアの流入が抑制される。   In a state in which a forward voltage is applied to the semiconductor device, carriers that have flowed into the third semiconductor region from the first electrode through the first semiconductor region flow into the fourth semiconductor region through the third semiconductor region. . The impurity concentration of the first conductivity type in the second semiconductor region is higher than the impurity concentration of the first conductivity type in the third semiconductor region, but the second semiconductor region is not in contact with the first electrode. For this reason, carriers do not flow into the third semiconductor region from the first electrode through the second semiconductor region. Therefore, inflow of carriers from the first electrode is suppressed in a portion of the fourth semiconductor region that is away from the first semiconductor region and close to the second semiconductor region (that is, a portion on the edge side of the semiconductor substrate). .

リカバリ動作時には、第２半導体領域の第１導電型の不純物濃度が第３半導体領域の第１導電型の不純物濃度より高いため、第４半導体領域のうち第２半導体領域に近い部分に存在するキャリアは、第２半導体領域の底面のうちの第１半導体領域とは反対側に位置する端部に集中する。この端部から第２半導体領域内に流れたキャリアは、第２半導体領域から、第２半導体領域と第１半導体領域との間に位置する第３半導体領域を通過して、第１半導体領域に流れる。そして、キャリアは、第１半導体領域を通過して、第１半導体領域と第１電極とが接触している領域の外周縁に流れる。ここで、第３半導体領域の第１導電型の不純物濃度は、第２半導体領域の不純物濃度よりも低いため、第３半導体領域の抵抗値は第２半導体領域よりも高い。また、上述したように、順電圧が印加されている際に、第４半導体領域のうち第２半導体領域に近い部分に流入するキャリアの量が抑制されている。このため、第２半導体領域の底面の端部に集中するキャリアの量が低減される。この結果、リカバリ動作時に、キャリアが、第１半導体領域と第１電極とが接触している領域の外周縁付近に集中することを抑制することができる。即ち、上記の半導体装置によれば、リカバリ動作時に、第１半導体領域と第１電極とが接触している領域の外周縁付近に電流が集中することを抑制することができる。   During the recovery operation, since the first conductivity type impurity concentration of the second semiconductor region is higher than the first conductivity type impurity concentration of the third semiconductor region, carriers existing in a portion of the fourth semiconductor region close to the second semiconductor region. Are concentrated on the end of the bottom surface of the second semiconductor region located on the opposite side of the first semiconductor region. The carriers that flow into the second semiconductor region from the end portion pass through the third semiconductor region located between the second semiconductor region and the first semiconductor region from the second semiconductor region, and enter the first semiconductor region. Flowing. Then, the carriers pass through the first semiconductor region and flow to the outer peripheral edge of the region where the first semiconductor region and the first electrode are in contact. Here, since the first conductivity type impurity concentration of the third semiconductor region is lower than the impurity concentration of the second semiconductor region, the resistance value of the third semiconductor region is higher than that of the second semiconductor region. Further, as described above, when forward voltage is applied, the amount of carriers flowing into the portion of the fourth semiconductor region close to the second semiconductor region is suppressed. For this reason, the amount of carriers concentrated on the end of the bottom surface of the second semiconductor region is reduced. As a result, it is possible to suppress the carriers from being concentrated near the outer peripheral edge of the region where the first semiconductor region and the first electrode are in contact during the recovery operation. That is, according to the semiconductor device described above, it is possible to suppress current concentration near the outer periphery of the region where the first semiconductor region and the first electrode are in contact during the recovery operation.

上記の半導体装置では、第３半導体領域の第１導電型の不純物濃度を低くして、リカバリ動作時に、第３半導体領域が完全に空乏化したとしても、第４半導体領域のうち第２半導体領域に近い部分に存在するキャリアが集中する位置は、第２半導体領域の底面の端部から変化しない。このため、従来の技術と比較して、第３半導体領域の第１導電型の不純物濃度をより低くすることができ、順電圧が印加されている際に、第４半導体領域のうち第２半導体領域に近い部分に流入するキャリアの量をより低減することができる。この結果、リカバリ動作時に、キャリアが、第２半導体領域から第１半導体領域と第１電極とが接触している領域の外周縁に到達することをより抑制することができる。   In the above semiconductor device, even if the third semiconductor region is completely depleted during the recovery operation by reducing the impurity concentration of the first conductivity type in the third semiconductor region, the second semiconductor region of the fourth semiconductor region The position where the carriers existing in the portion close to 集中 concentrate does not change from the end of the bottom surface of the second semiconductor region. For this reason, compared with the prior art, the impurity concentration of the first conductivity type in the third semiconductor region can be made lower, and when the forward voltage is applied, the second semiconductor in the fourth semiconductor region. The amount of carriers flowing into the portion close to the region can be further reduced. As a result, during the recovery operation, carriers can be further suppressed from reaching the outer periphery of the region where the first semiconductor region and the first electrode are in contact from the second semiconductor region.

半導体基板は、半導体基板の表面に位置すると共に第３半導体領域と半導体基板の縁部との間に位置し、第３半導体領域の側面に接触すると共に第４半導体領域に接触する第１導電型の第５半導体領域をさらに備えていてもよい。第５半導体領域の第１導電型の不純物の濃度は、第３半導体領域の第１導電型の不純物の濃度より低くてもよい。この構成によれば、半導体装置の耐圧を高くすることができる。   The semiconductor substrate is located on the surface of the semiconductor substrate and located between the third semiconductor region and the edge of the semiconductor substrate, contacts the side surface of the third semiconductor region, and contacts the fourth semiconductor region. The fifth semiconductor region may be further provided. The concentration of the first conductivity type impurity in the fifth semiconductor region may be lower than the concentration of the first conductivity type impurity in the third semiconductor region. According to this configuration, the breakdown voltage of the semiconductor device can be increased.

上記の半導体装置では、第３半導体領域の第１導電型の不純物濃度を一定としてもよいし、一定としなくてもよい。第３半導体領域の第１導電型の不純物濃度を一定としない場合は、例えば、次の構成を採ることができる。すなわち、第３半導体領域は、第１半導体領域の側面及び底面を覆っている第１半導体部分と、第２半導体領域の側面及び底面を覆っている第２半導体部分と、を備えることができる。第２半導体部分の第１導電型の不純物の濃度は、第１半導体部分の第１導電型の不純物の濃度よりも低くすることが好ましい。第２半導体部分の不純物濃度を、第１半導体部分の不純物濃度よりも低くすることによって、上記の半導体装置に順電圧が印加されている状態で、第４半導体領域のうち第２半導体領域に近い部分に注入されるキャリアの量を効果的に低減することができる。   In the above semiconductor device, the impurity concentration of the first conductivity type in the third semiconductor region may or may not be constant. When the impurity concentration of the first conductivity type in the third semiconductor region is not constant, for example, the following configuration can be adopted. That is, the third semiconductor region can include a first semiconductor portion that covers the side surface and the bottom surface of the first semiconductor region, and a second semiconductor portion that covers the side surface and the bottom surface of the second semiconductor region. The concentration of the first conductivity type impurity in the second semiconductor portion is preferably lower than the concentration of the first conductivity type impurity in the first semiconductor portion. By making the impurity concentration of the second semiconductor portion lower than the impurity concentration of the first semiconductor portion, the semiconductor device is close to the second semiconductor region in the fourth semiconductor region in a state where a forward voltage is applied to the semiconductor device. The amount of carriers injected into the portion can be effectively reduced.

本発明によると、リカバリ動作時の電流集中をより抑制することができ、リカバリ動作時に、半導体装置が破壊されることを防止することができる。   According to the present invention, current concentration during the recovery operation can be further suppressed, and the semiconductor device can be prevented from being destroyed during the recovery operation.

実施例１のダイオードの断面図。1 is a cross-sectional view of a diode of Example 1. FIG. 実施例１のダイオードの平面図。FIG. 3 is a plan view of the diode of Example 1. シミュレーション結果を示すグラフ。The graph which shows a simulation result. 実施例２のダイオードの断面図。Sectional drawing of the diode of Example 2. FIG. 実施例３のダイオードの断面図。Sectional drawing of the diode of Example 3. FIG.

実施例１に係るダイオード１０について図面を参照して説明する。図１は、ダイオード１０の概略断面図を示している。ダイオード１０は、半導体基板１２と、アノード電極１４と、カソード電極１６と、絶縁膜１８と、保護膜２０と、を備えている。アノード電極１４は、半導体基板１２の表面１２ａ上に形成されている。アノード電極１４と半導体基板１２の表面１２ａとが接触している領域を中心領域７０と呼ぶ。中心領域７０よりも、半導体基板１２の縁部側（図１の右側）に位置する領域を周辺領域７２と呼ぶ。なお、図１は、図２のI-I線に対応する箇所の断面図である。図２は、半導体基板１２の表面１２ａを示しており、表面１２ａ上に形成されているアノード電極１４、絶縁膜１８、及び、保護膜２０は図示されていない。図１に示すように、周辺領域７２は、半導体基板１２の外周縁を一巡し、中心領域７０の周囲を囲んでいる。   A diode 10 according to Example 1 will be described with reference to the drawings. FIG. 1 shows a schematic cross-sectional view of the diode 10. The diode 10 includes a semiconductor substrate 12, an anode electrode 14, a cathode electrode 16, an insulating film 18, and a protective film 20. The anode electrode 14 is formed on the surface 12 a of the semiconductor substrate 12. A region where the anode electrode 14 and the surface 12 a of the semiconductor substrate 12 are in contact is referred to as a central region 70. A region located closer to the edge side (right side in FIG. 1) of the semiconductor substrate 12 than the central region 70 is referred to as a peripheral region 72. 1 is a cross-sectional view of a portion corresponding to the line I-I in FIG. FIG. 2 shows the surface 12a of the semiconductor substrate 12, and the anode electrode 14, the insulating film 18, and the protective film 20 formed on the surface 12a are not shown. As shown in FIG. 1, the peripheral region 72 goes around the outer peripheral edge of the semiconductor substrate 12 and surrounds the periphery of the central region 70.

図１に示すように、絶縁膜１８は、周辺領域７２において、半導体基板１２の表面１２ａに形成されている。絶縁膜１８は、半導体基板１２とアノード電極１４との間を電気的に絶縁している。保護膜２０は、アノード電極１４の一部及び絶縁膜１８を覆っている。なお、アノード電極１４は、外部と接続可能とされている。カソード電極１６は、半導体基板１２の底面１２ｃに形成されている。   As shown in FIG. 1, the insulating film 18 is formed on the surface 12 a of the semiconductor substrate 12 in the peripheral region 72. The insulating film 18 electrically insulates between the semiconductor substrate 12 and the anode electrode 14. The protective film 20 covers a part of the anode electrode 14 and the insulating film 18. The anode electrode 14 can be connected to the outside. The cathode electrode 16 is formed on the bottom surface 12 c of the semiconductor substrate 12.

半導体基板１２の表面１２ａ側には、Ｐ型のアノード領域３０が形成されている。アノード領域３０は、中心領域７０及び周辺領域７２に跨って形成されている。アノード領域３０は、高濃度領域３０ａ（Ｐ+層）と、中濃度領域３０ｂ（Ｐ層）と、低濃度領域３０ｃ（Ｐ−層）と、を備える。３個の領域３０ａ，３０ｂ，３０ｃのうち、高濃度領域３０ａの不純物濃度が最も高く、中濃度領域３０ｂの不純物濃度が次に高く、低濃度領域３０ｃの不純物濃度が最も低い。高濃度領域３０ａの表面の不純物濃度は、例えば１×１０１８〜１×１０１９／ｃｍ３とし、中濃度領域３０ｂの表面の不純物濃度は、例えば１×１０１７〜５×１０１７／ｃｍ３とし、低濃度領域３０ｃの表面の不純物濃度は、例えば１×１０１６〜５×１０１６／ｃｍ３とすることができる。 A P-type anode region 30 is formed on the surface 12 a side of the semiconductor substrate 12. The anode region 30 is formed across the central region 70 and the peripheral region 72. The anode region 30 includes a high concentration region 30a (P + layer), a medium concentration region 30b (P layer), and a low concentration region 30c (P − layer). Of the three regions 30a, 30b, 30c, the high concentration region 30a has the highest impurity concentration, the medium concentration region 30b has the next highest impurity concentration, and the low concentration region 30c has the lowest impurity concentration. The impurity concentration on the surface of the high concentration region 30a is, for example, 1 × 10 18 to 1 × 10 19 / cm 3, and the impurity concentration on the surface of the medium concentration region 30b is, for example, 1 × 10 17 to 5 × 10 17 / cm 3. The impurity concentration on the surface of the low-concentration region 30c can be set to 1 × 10 16 to 5 × 10 16 / cm 3 , for example.

高濃度領域３０ａは、半導体基板１２の表面側に形成されている。高濃度領域３０ａは、半導体基板１２の表面に露出している。図２に示すように、複数個（図２では５個）の高濃度領域３０ａが、半導体基板１２の表面側に形成されている。各高濃度領域３０ａは、半導体基板１２を平面視した場合に、矩形状に形成されている。図１に示すように、高濃度領域３０ａは、アノード電極１４と電気的に接触している。   The high concentration region 30 a is formed on the surface side of the semiconductor substrate 12. The high concentration region 30 a is exposed on the surface of the semiconductor substrate 12. As shown in FIG. 2, a plurality (five in FIG. 2) of high concentration regions 30 a are formed on the surface side of the semiconductor substrate 12. Each high concentration region 30a is formed in a rectangular shape when the semiconductor substrate 12 is viewed in plan. As shown in FIG. 1, the high concentration region 30 a is in electrical contact with the anode electrode 14.

中濃度領域３０ｂは、半導体基板１２の表面側に形成されている。中濃度領域３０ｂは、半導体基板１２の表面に露出している。図２に示すように、中濃度領域３０ｂは、高濃度領域３０ａの外側（半導体基板１２の縁側）を一巡して、高濃度領域３０ａを囲っている。図１に示すように、中濃度領域３０ｂは、絶縁膜１８と接触している。即ち、中濃度領域３０ｂは、アノード電極１４から絶縁されている。   The medium concentration region 30 b is formed on the surface side of the semiconductor substrate 12. The medium concentration region 30 b is exposed on the surface of the semiconductor substrate 12. As shown in FIG. 2, the medium concentration region 30 b surrounds the high concentration region 30 a by making a round on the outside of the high concentration region 30 a (the edge side of the semiconductor substrate 12). As shown in FIG. 1, the medium concentration region 30 b is in contact with the insulating film 18. That is, the medium concentration region 30 b is insulated from the anode electrode 14.

低濃度領域３０ｃは、ドリフト領域５０ａ側から、高濃度領域３０ａ及び中濃度領域３０ｂの底面及び側面を覆っている。即ち、高濃度領域３０ａ及び中濃度領域３０ｂは、低濃度領域３０ｃによって、後述するドリフト領域５０ａから分離されている。また、低濃度領域３０ｃは、高濃度領域３０ａと中濃度領域３０ｂとの間に位置して、高濃度領域３０ａと中濃度領域３０ｂとを分離している。   The low concentration region 30c covers the bottom and side surfaces of the high concentration region 30a and the medium concentration region 30b from the drift region 50a side. That is, the high concentration region 30a and the medium concentration region 30b are separated from the later-described drift region 50a by the low concentration region 30c. The low concentration region 30c is located between the high concentration region 30a and the intermediate concentration region 30b, and separates the high concentration region 30a and the intermediate concentration region 30b.

中濃度領域３０ｂの右端（半導体基板１２の縁側の端）と低濃度領域３０ｃの右端（半導体基板１２の縁側の端）との距離Ｌ１は、例えば、低濃度領域３０ｃの深さ（図１の上下方向の長さ）と同程度となるように形成することができる。また、中濃度領域３０ｂの幅Ｄ（図１の左右方向の長さ）は、例えば、１０μｍ程度とすることができる。また、高濃度領域３０ａ及び中濃度領域３０ｂの深さは、２μｍ程度とすることができ、低濃度領域３０ｃの深さは、５μｍ程度とすることができる。   The distance L1 between the right end (end on the edge side of the semiconductor substrate 12) of the medium concentration region 30b and the right end (end on the edge side of the semiconductor substrate 12) of the low concentration region 30c is, for example, the depth (in FIG. 1) (Length in the vertical direction). Further, the width D (the length in the left-right direction in FIG. 1) of the medium concentration region 30b can be set to about 10 μm, for example. The depth of the high concentration region 30a and the medium concentration region 30b can be about 2 μm, and the depth of the low concentration region 30c can be about 5 μm.

アノード領域３０の右側端（半導体基板１２の縁端側）には、リサーフ領域４０（Ｐ――層）が形成されている。リサーフ領域４０の不純物濃度は、低濃度領域３０ｃの不純物濃度よりも低い。 A RESURF region 40 (P — layer) is formed at the right end of the anode region 30 (the edge side of the semiconductor substrate 12). The impurity concentration of the RESURF region 40 is lower than the impurity concentration of the low concentration region 30c.

図１に示すように、アノード領域３０の下側には、ｎ−型のドリフト領域５０ａが形成されている。また、ドリフト領域５０ａの下側には、不純物濃度が高いカソード領域５０ｂ（ｎ＋層）を備える。ドリフト領域５０ａは、アノード領域３０及びリサーフ領域４０と接する範囲に形成されている。カソード領域５０ｂは、カソード電極１６と接する範囲に形成されている。カソード電極１６は、半導体基板１２の底面１２ｃの全体を覆っている。 As shown in FIG. 1, an n − type drift region 50 a is formed below the anode region 30. Further, a cathode region 50b (n + layer) having a high impurity concentration is provided below the drift region 50a. The drift region 50 a is formed in a range in contact with the anode region 30 and the RESURF region 40. The cathode region 50 b is formed in a range in contact with the cathode electrode 16. The cathode electrode 16 covers the entire bottom surface 12 c of the semiconductor substrate 12.

なお、半導体基板１２の縁端には、互いに電気的に接続されているストッパ領域６０（ｎ＋層）と、ストッパ電極６２と、が形成されている。 A stopper region 60 (n + layer) and a stopper electrode 62 that are electrically connected to each other are formed at the edge of the semiconductor substrate 12.

次に、ダイオード１０の動作について説明する。ダイオード１０に順電圧を印加すると、ホールは、アノード電極１４から高濃度領域３０ａを介して低濃度領域３０ｃに流れ、低濃度領域３０ｃを通過してドリフト領域５０ａに流入する。アノード電極１４からドリフト領域５０ａにホールが流入するのと同時に、電子が、カソード電極１６から、カソード領域５０ｂを通過してドリフト領域５０ａに流入する。ドリフト領域５０ａに流入したホールはカソード電極１６へ流れ、ドリフト領域５０ａに流入した電子はアノード電極１４へ流れる。すなわち、ダイオード１０がオンする。   Next, the operation of the diode 10 will be described. When a forward voltage is applied to the diode 10, holes flow from the anode electrode 14 to the low concentration region 30c through the high concentration region 30a, pass through the low concentration region 30c, and flow into the drift region 50a. At the same time as holes flow into the drift region 50a from the anode electrode 14, electrons flow from the cathode electrode 16 through the cathode region 50b into the drift region 50a. The holes flowing into the drift region 50a flow to the cathode electrode 16, and the electrons flowing into the drift region 50a flow to the anode electrode 14. That is, the diode 10 is turned on.

このとき、周辺領域７２のドリフト領域５０ａには、低濃度領域３０ｃ内のホールが流入する。低濃度領域３０ｃの不純物濃度は高濃度領域３０ａの不純物濃度と比較して低いため、低濃度領域３０ｃ内のホールの量は、中心領域７０（高濃度領域３０ａ）から離れた周辺領域７２において少なくなる。このため、ダイオード１０に順電圧が印加された際に、周辺領域７２のドリフト領域５０ａに流入するホールの量が、少なく抑えられる。なお、中濃度領域３０ｂは、アノード電極１４と接触していないため、アノード電極１４から中濃度領域３０ｂを介して低濃度領域３０ｃにホールが流入することはない。その結果、周辺領域７２に中濃度領域３０ｂを形成しても、それによって周辺領域７２のドリフト領域５０ａに流入するホール量が増加することはない。   At this time, holes in the low concentration region 30 c flow into the drift region 50 a of the peripheral region 72. Since the impurity concentration of the low-concentration region 30c is lower than the impurity concentration of the high-concentration region 30a, the amount of holes in the low-concentration region 30c is small in the peripheral region 72 away from the central region 70 (high-concentration region 30a). Become. For this reason, when a forward voltage is applied to the diode 10, the amount of holes flowing into the drift region 50 a of the peripheral region 72 can be reduced. Since the intermediate concentration region 30b is not in contact with the anode electrode 14, holes do not flow into the low concentration region 30c from the anode electrode 14 through the intermediate concentration region 30b. As a result, even if the intermediate concentration region 30b is formed in the peripheral region 72, the amount of holes flowing into the drift region 50a of the peripheral region 72 does not increase thereby.

次に、ダイオード１０に逆電圧を印加すると、リカバリ動作が発生する。即ち、ドリフト領域５０ａ内の電子は、カソード領域５０ｂを通過してカソード電極１６に排出される。また、ドリフト領域５０ａ内のホールは、低濃度領域３０ｃを通過して、高濃度領域３０ａからアノード電極１４に排出される。   Next, when a reverse voltage is applied to the diode 10, a recovery operation occurs. That is, electrons in the drift region 50a pass through the cathode region 50b and are discharged to the cathode electrode 16. Further, holes in the drift region 50a pass through the low concentration region 30c and are discharged from the high concentration region 30a to the anode electrode 14.

リカバリ動作時のドリフト領域５０ａ内のホールの動きについて、より詳細に説明する。中心領域７０内のホールは、低濃度領域３０ｃから高濃度領域３０ａに向かって流れ、高濃度領域３０ａからアノード電極１４に排出される。中心領域７０内のホールは、アノード電極１４の底面のうち、高濃度領域３０ａと接触する部分（以下、接触面１４ｂという）の全域に亘って分散された状態で、アノード電極１４に排出される。   The movement of the holes in the drift region 50a during the recovery operation will be described in more detail. The holes in the central region 70 flow from the low concentration region 30 c toward the high concentration region 30 a and are discharged from the high concentration region 30 a to the anode electrode 14. The holes in the central region 70 are discharged to the anode electrode 14 in a state of being distributed over the entire portion of the bottom surface of the anode electrode 14 in contact with the high concentration region 30a (hereinafter referred to as the contact surface 14b). .

一方において、周辺領域７２内のホールは、概して２通りの経路Ｒ１，Ｒ２に分かれて、アノード電極１４に到達する。経路Ｒ１では、ホールは、ドリフト領域５０ａ内を周辺領域７２から中心領域７０に向かう方向に進む。次いで、ホールは、低濃度領域３０ｃから高濃度領域３０ａに向かって流れ、高濃度領域３０ａからアノード電極１４に排出される。この場合、中心領域７０内のホールと同様に、アノード電極１４の接触面１４ｂの全域に亘って分散された状態で、アノード電極１４に排出される。   On the other hand, the holes in the peripheral region 72 are generally divided into two paths R 1 and R 2 and reach the anode electrode 14. In the route R1, the hole travels in the drift region 50a in the direction from the peripheral region 72 toward the central region 70. Next, the holes flow from the low concentration region 30 c toward the high concentration region 30 a and are discharged from the high concentration region 30 a to the anode electrode 14. In this case, similarly to the holes in the central region 70, the holes are discharged to the anode electrode 14 while being dispersed over the entire contact surface 14 b of the anode electrode 14.

経路Ｒ２は、周辺領域７２のうちの中濃度領域３０ｂよりも半導体基板１２の縁側に位置するホールが主に通過する経路である。経路Ｒ２では、ホールは、まず、自身に最も近い中濃度領域３０ｂに向かって移動する。中濃度領域３０ｂに向かって移動するホールは、中濃度領域３０ｂの底面のうち、半導体基板１２の縁側の端部（図１の角部Ｃ）に集中して移動する。角部Ｃに到達したホールは、中濃度領域３０ｂを通過し、中濃度領域３０ｂと高濃度領域３０ａとの間の低濃度領域３０ｃを通過して、高濃度領域３０ａからアノード電極１４に排出される。   The path R2 is a path through which holes located on the edge side of the semiconductor substrate 12 with respect to the middle concentration region 30b in the peripheral region 72 mainly pass. In the route R2, the hole first moves toward the medium concentration region 30b closest to itself. The holes moving toward the intermediate concentration region 30b are concentrated on the edge (corner portion C in FIG. 1) on the edge side of the semiconductor substrate 12 in the bottom surface of the intermediate concentration region 30b. The holes that have reached the corner C pass through the intermediate concentration region 30b, pass through the low concentration region 30c between the intermediate concentration region 30b and the high concentration region 30a, and are discharged from the high concentration region 30a to the anode electrode 14. The

経路Ｒ２を通過したホールは、アノード電極１４の接触面１４ｂのうち、周辺領域７２側の端辺に集中する。従って、経路Ｒ２を通過するホールの量が多いと、アノード電極１４の接触面１４ｂの端辺に過大な電流が流れ、この結果、ダイオード１０が発熱して、ダイオード１０が破壊される虞がある。   The holes that have passed through the path R2 are concentrated on the edge of the contact surface 14b of the anode electrode 14 on the peripheral region 72 side. Therefore, if the amount of holes passing through the path R2 is large, an excessive current flows to the end of the contact surface 14b of the anode electrode 14, and as a result, the diode 10 may generate heat and the diode 10 may be destroyed. .

本実施例のダイオード１０では、周辺領域７２のドリフト領域５０ａ内のホールが集中する位置が第２半導体領域の底面の端部から変化しないため、低濃度領域３０ｃの不純物濃度を低くすることができる。そのため、ダイオード１０に順電圧が印加される際に、周辺領域７２のドリフト領域５０ａに流入するホールの量を低減することができる。この結果、経路Ｒ２を通過するホールの量を低減することができる。   In the diode 10 of this embodiment, the position where the holes in the drift region 50a of the peripheral region 72 are concentrated does not change from the end of the bottom surface of the second semiconductor region, so that the impurity concentration of the low concentration region 30c can be lowered. . Therefore, when a forward voltage is applied to the diode 10, the amount of holes flowing into the drift region 50a of the peripheral region 72 can be reduced. As a result, the amount of holes passing through the route R2 can be reduced.

また、周辺領域７２のドリフト領域５０ａに流入するホールの量が低減されるため、角部Ｃに集中するホールの量も低減する。即ち、角部Ｃの電界の大きさが緩和される。この結果、電界によって加速された電子が原子に衝突して、新たに電子及びホールが発生されることを抑制することができる。   Further, since the amount of holes flowing into the drift region 50a of the peripheral region 72 is reduced, the amount of holes concentrated on the corner portion C is also reduced. That is, the magnitude of the electric field at the corner C is relaxed. As a result, it can be suppressed that electrons accelerated by the electric field collide with atoms and new electrons and holes are generated.

さらに、経路Ｒ２では、ホールは、中濃度領域３０ｂと高濃度領域３０ａとの間の低濃度領域３０ｃを通過する。低濃度領域３０ｃの不純物濃度が低いため、低濃度領域３０ｃの抵抗値は比較的に高い。このため、周辺領域７２のドリフト領域５０ａ内のホールは、経路Ｒ２より経路Ｒ１を流れ易くなる。その結果、経路Ｒ２を通過するホールの量を低減することができる。   Further, in the path R2, the holes pass through the low concentration region 30c between the medium concentration region 30b and the high concentration region 30a. Since the impurity concentration of the low concentration region 30c is low, the resistance value of the low concentration region 30c is relatively high. For this reason, the holes in the drift region 50a of the peripheral region 72 are more likely to flow along the route R1 than the route R2. As a result, the amount of holes passing through the route R2 can be reduced.

図３は、高濃度領域３０ａと中濃度領域３０ｂとの間の距離と、リカバリ動作時にアノード電極１４の接触面１４ｂの端辺に流れる電流との関係を示すシミュレーション結果である。図３の縦軸は、接触面１４ｂの端辺に流れる電流密度である。図３の横軸は、高濃度領域３０ａの右端と中濃度領域３０ｂの右端との間の距離（図１の距離Ｌ２）である。図３に示されるように、距離Ｌ２を２０μｍ以上とすることで、接触面１４ｂの端辺に流れる電流がより低減されることがわかった。なお、距離Ｌ２が２０μｍを超えて長くなっても、接触面１４ｂに流れる電流の低減効果は大きくは変化しない。距離Ｌ２を大きくすると、半導体素子として機能しない周辺領域７２が大きくなるため、距離Ｌ２は６０μｍ以下とすることが好ましい。   FIG. 3 is a simulation result showing the relationship between the distance between the high concentration region 30a and the medium concentration region 30b and the current flowing through the end side of the contact surface 14b of the anode electrode 14 during the recovery operation. The vertical axis in FIG. 3 represents the current density flowing through the end side of the contact surface 14b. The horizontal axis in FIG. 3 is the distance between the right end of the high concentration region 30a and the right end of the medium concentration region 30b (distance L2 in FIG. 1). As shown in FIG. 3, it was found that the current flowing in the end side of the contact surface 14b is further reduced by setting the distance L2 to 20 μm or more. Even if the distance L2 exceeds 20 μm, the effect of reducing the current flowing through the contact surface 14b does not change significantly. When the distance L2 is increased, the peripheral region 72 that does not function as a semiconductor element increases. Therefore, the distance L2 is preferably 60 μm or less.

実施例２のダイオード１００について、実施例１のダイオード１０と異なる点を説明する。ダイオード１０の低濃度領域３０ｃは、中心領域７０と周辺領域７２の境界においてアノード電極１４と接触していない。これに対して、ダイオード１００の低濃度領域１３０ｃは、中心領域７０と周辺領域７２の境界においてアノード電極１４と接触している。この結果、リカバリ動作時には、経路Ｒ３を通るホールは、中濃度領域３０ｂから、低濃度領域１３０ｃを通過して、アノード電極１４に排出される。即ち、経路Ｒ３を通るホールは、高濃度領域３０ａを通過しない。低濃度領域１３０ｃとアノード電極１４との接触抵抗は大きいため、実施例１の経路Ｒ２と比較して、経路Ｒ３を流れるホール量をより低減する。   The difference between the diode 100 of the second embodiment and the diode 10 of the first embodiment will be described. The low concentration region 30 c of the diode 10 is not in contact with the anode electrode 14 at the boundary between the center region 70 and the peripheral region 72. On the other hand, the low concentration region 130 c of the diode 100 is in contact with the anode electrode 14 at the boundary between the central region 70 and the peripheral region 72. As a result, during the recovery operation, holes passing through the path R3 are discharged from the medium concentration region 30b to the anode electrode 14 through the low concentration region 130c. That is, the hole passing through the route R3 does not pass through the high concentration region 30a. Since the contact resistance between the low concentration region 130c and the anode electrode 14 is large, the amount of holes flowing through the path R3 is further reduced as compared with the path R2 of the first embodiment.

実施例３のダイオード２００について、実施例１のダイオード１０と異なる点を説明する。図５に示すように、ダイオード２００の低濃度領域２３０ｃは、比較的に不純物濃度が高い第１部分２３０ｄと、比較的に不純物濃度が低い第２部分２３０ｅと、を含んでいる。第２部分２３０ｅは、第１部分２３０ｄよりも半導体基板１２の縁側に位置する。低濃度領域２３０ｃを第１部分２３０ｄと第２部分２３０ｅに分けることによって、第１部分２３０ｄの不純物濃度は中心領域７０に適した不純物濃度とすることができ、第２部分２３０ｅの不純物濃度は周辺領域７２に適した不純物濃度とすることができる。   The difference between the diode 200 of the third embodiment and the diode 10 of the first embodiment will be described. As shown in FIG. 5, the low concentration region 230c of the diode 200 includes a first portion 230d having a relatively high impurity concentration and a second portion 230e having a relatively low impurity concentration. The second portion 230e is located closer to the edge of the semiconductor substrate 12 than the first portion 230d. By dividing the low concentration region 230c into the first portion 230d and the second portion 230e, the impurity concentration of the first portion 230d can be set to an impurity concentration suitable for the central region 70, and the impurity concentration of the second portion 230e is the periphery. The impurity concentration suitable for the region 72 can be obtained.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

（１）本明細書に開示される技術は、ダイオード以外に、ＩＧＢＴ、ＭＯＳ等の半導体装置にも適用することができる。 (1) The technology disclosed in this specification can be applied to semiconductor devices such as IGBT and MOS in addition to the diode.

（２）周辺耐圧領域は、リサーフ領域４０以外に、ＦＬＲ領域であってもよい。 (2) The peripheral breakdown voltage region may be an FLR region other than the RESURF region 40.

（３）上記の各実施例において、Ｐ型半導体とＮ型半導体とが入れ替わっていてもよい。 (3) In each of the above embodiments, the P-type semiconductor and the N-type semiconductor may be interchanged.

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０，１００，２００：ダイオード
１２：半導体基板
１４：アノード電極
１６：カソード電極
３０：アノード領域
３０ａ：高濃度領域
３０ｂ：中濃度領域
３０ｃ：低濃度領域
４０：リサーフ領域
５０ａ：ドリフト領域
５０ｂ：カソード領域 10, 100, 200: Diode 12: Semiconductor substrate 14: Anode electrode 16: Cathode electrode 30: Anode region 30a: High concentration region 30b: Medium concentration region 30c: Low concentration region 40: RESURF region 50a: Drift region 50b: Cathode region

Claims (2)

半導体基板と、前記半導体基板の表面に形成されている第１電極と、前記半導体基板の底面に形成されている第２電極と、を備える半導体装置であって、
前記半導体基板は、
前記半導体基板の表面に位置している第１導電型の第１半導体領域と、
前記第１半導体領域に対して前記半導体基板の縁部側に間隔を隔てて配置されると共に、前記半導体基板の表面に位置している第１導電型の第２半導体領域と、
前記第１半導体領域及び前記第２半導体領域のそれぞれの側面及び底面を覆っており、前記第１半導体領域と前記第２半導体領域との間に位置して、前記第１半導体領域と前記第２半導体領域を分離している第１導電型の第３半導体領域と、
前記第３半導体領域の底面に接触し、前記第３半導体領域によって前記第１半導体領域と前記第２半導体領域から分離されている第２導電型の第４半導体領域と、
前記半導体基板の表面に位置すると共に前記第３半導体領域と前記半導体基板の縁部との間に位置し、前記第３半導体領域の側面に接触すると共に前記第４半導体領域に接触する第１導電型の第５半導体領域と、を備えており、
前記第１電極は、前記第２半導体領域と接触しない一方で、前記第１半導体領域と接触しており、
前記第１半導体領域の第１導電型の不純物の濃度は、前記第２半導体領域の第１導電型の不純物の濃度より高く、
前記第２半導体領域の第１導電型の不純物の濃度は、前記第３半導体領域の第１導電型の不純物の濃度より高く、
前記第５半導体領域の第１導電型の不純物の濃度は、前記第３半導体領域の第１導電型の不純物の濃度より低い、半導体装置。 A semiconductor device comprising: a semiconductor substrate; a first electrode formed on a surface of the semiconductor substrate; and a second electrode formed on a bottom surface of the semiconductor substrate,
The semiconductor substrate is
A first semiconductor region of a first conductivity type located on the surface of the semiconductor substrate;
A second semiconductor region of a first conductivity type disposed on the edge side of the semiconductor substrate with respect to the first semiconductor region and positioned on the surface of the semiconductor substrate;
The first semiconductor region and the second semiconductor region are respectively covered between the first semiconductor region and the second semiconductor region, covering the side surfaces and the bottom surface of the first semiconductor region and the second semiconductor region. A third semiconductor region of a first conductivity type separating the semiconductor region;
A fourth semiconductor region of a second conductivity type that contacts a bottom surface of the third semiconductor region and is separated from the first semiconductor region and the second semiconductor region by the third semiconductor region;
First conductivity located on the surface of the semiconductor substrate and located between the third semiconductor region and the edge of the semiconductor substrate, contacting the side surface of the third semiconductor region and contacting the fourth semiconductor region A fifth semiconductor region of the mold ,
The first electrode is in contact with the first semiconductor region while not in contact with the second semiconductor region,
The concentration of the first conductivity type impurity in the first semiconductor region is higher than the concentration of the first conductivity type impurity in the second semiconductor region,
The concentration of the impurity of the first conductivity type of the second semiconductor region is rather high than the concentration of the impurity of the first conductivity type of the third semiconductor region,
The semiconductor device, wherein a concentration of the first conductivity type impurity in the fifth semiconductor region is lower than a concentration of the first conductivity type impurity in the third semiconductor region . 半導体基板と、前記半導体基板の表面に形成されている第１電極と、前記半導体基板の底面に形成されている第２電極と、を備える半導体装置であって、
前記半導体基板は、
前記半導体基板の表面に位置している第１導電型の第１半導体領域と、
前記第１半導体領域に対して前記半導体基板の縁部側に間隔を隔てて配置されると共に、前記半導体基板の表面に位置している第１導電型の第２半導体領域と、
前記第１半導体領域及び前記第２半導体領域のそれぞれの側面及び底面を覆っており、前記第１半導体領域と前記第２半導体領域との間に位置して、前記第１半導体領域と前記第２半導体領域を分離している第１導電型の第３半導体領域と、
前記第３半導体領域の底面に接触し、前記第３半導体領域によって前記第１半導体領域と前記第２半導体領域から分離されている第２導電型の第４半導体領域と、を備えており、
前記第１電極は、前記第２半導体領域と接触しない一方で、前記第１半導体領域と接触しており、
前記第１半導体領域の第１導電型の不純物の濃度は、前記第２半導体領域の第１導電型の不純物の濃度より高く、
前記第２半導体領域の第１導電型の不純物の濃度は、前記第３半導体領域の第１導電型の不純物の濃度より高く、
前記第３半導体領域は、
前記第１半導体領域の側面及び底面を覆っている第１半導体部分と、
前記第２半導体領域の側面及び底面を覆っている第２半導体部分と、を備え、
前記第２半導体部分の第１導電型の不純物の濃度は、前記第１半導体部分の第１導電型の不純物の濃度よりも低い、半導体装置。 A semiconductor device comprising: a semiconductor substrate; a first electrode formed on a surface of the semiconductor substrate; and a second electrode formed on a bottom surface of the semiconductor substrate,
The semiconductor substrate is
A first semiconductor region of a first conductivity type located on the surface of the semiconductor substrate;
A second semiconductor region of a first conductivity type disposed on the edge side of the semiconductor substrate with respect to the first semiconductor region and positioned on the surface of the semiconductor substrate;
The first semiconductor region and the second semiconductor region are respectively covered between the first semiconductor region and the second semiconductor region, covering the side surfaces and the bottom surface of the first semiconductor region and the second semiconductor region. A third semiconductor region of a first conductivity type separating the semiconductor region;
A fourth semiconductor region of a second conductivity type in contact with the bottom surface of the third semiconductor region and separated from the first semiconductor region and the second semiconductor region by the third semiconductor region;
The first electrode is in contact with the first semiconductor region while not in contact with the second semiconductor region,
The concentration of the first conductivity type impurity in the first semiconductor region is higher than the concentration of the first conductivity type impurity in the second semiconductor region,
The concentration of the impurity of the first conductivity type of the second semiconductor region is rather high than the concentration of the impurity of the first conductivity type of the third semiconductor region,
The third semiconductor region is
A first semiconductor portion covering side and bottom surfaces of the first semiconductor region;
A second semiconductor portion covering a side surface and a bottom surface of the second semiconductor region,
The semiconductor device, wherein a concentration of the first conductivity type impurity in the second semiconductor portion is lower than a concentration of the first conductivity type impurity in the first semiconductor portion .
JP2011006381A 2011-01-14 2011-01-14 Semiconductor device Active JP5605230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011006381A JP5605230B2 (en) 2011-01-14 2011-01-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011006381A JP5605230B2 (en) 2011-01-14 2011-01-14 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012151143A JP2012151143A (en) 2012-08-09
JP5605230B2 true JP5605230B2 (en) 2014-10-15

Family

ID=46793171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011006381A Active JP5605230B2 (en) 2011-01-14 2011-01-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5605230B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6103038B2 (en) * 2013-03-21 2017-03-29 富士電機株式会社 Semiconductor device
JP6200864B2 (en) * 2014-07-24 2017-09-20 株式会社日立製作所 High voltage semiconductor device
JP2019054170A (en) * 2017-09-15 2019-04-04 株式会社東芝 Semiconductor device
JP2020108087A (en) 2018-12-28 2020-07-09 セイコーエプソン株式会社 Vibration device, electronic apparatus, and movable body
JP7257912B2 (en) * 2019-08-01 2023-04-14 三菱電機株式会社 semiconductor equipment
JP7296907B2 (en) * 2020-03-10 2023-06-23 株式会社東芝 semiconductor equipment

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147362A (en) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc Semiconductor device

Also Published As

Publication number Publication date
JP2012151143A (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP6003961B2 (en) Semiconductor device
JP5967065B2 (en) Semiconductor device
JP6135636B2 (en) Semiconductor device
JP6022774B2 (en) Semiconductor device
JP5605230B2 (en) Semiconductor device
JP6460016B2 (en) Switching element
JP6588363B2 (en) Switching element
JP5991020B2 (en) Semiconductor device mainly composed of silicon carbide single crystal
JP6098707B2 (en) Semiconductor device
JP2016021472A (en) Semiconductor device
JP5720582B2 (en) Switching element
JP2010232335A (en) Insulated gate bipolar transistor
JP2007042836A (en) Semiconductor device
JP2019106430A (en) Semiconductor device
JP5941214B2 (en) Semiconductor device
JP5915677B2 (en) Semiconductor device
JP5741069B2 (en) Semiconductor device
JP2014103352A (en) Semiconductor device
JP5375270B2 (en) Semiconductor device
JP6179468B2 (en) Semiconductor device
JP6852541B2 (en) Semiconductor device
JP2017037921A (en) Igbt
JP5306016B2 (en) Semiconductor device
JP5700028B2 (en) Semiconductor device
JP2011049399A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R151 Written notification of patent or utility model registration

Ref document number: 5605230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250