JP5741069B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5741069B2 JP5741069B2 JP2011045634A JP2011045634A JP5741069B2 JP 5741069 B2 JP5741069 B2 JP 5741069B2 JP 2011045634 A JP2011045634 A JP 2011045634A JP 2011045634 A JP2011045634 A JP 2011045634A JP 5741069 B2 JP5741069 B2 JP 5741069B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode region
- region
- diode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
ダイオード領域と非ダイオード領域を備えた半導体装置では、ダイオードのオン時に非ダイオード領域(ダイオードが形成されていない領域)に正孔が蓄積されることがある。非ダイオード領域に蓄積された正孔は、ダイオードの逆回復時に、非ダイオード領域の近傍のアノード電極へ集中して移動する場合(いわゆる電流集中)があり、ダイオードのリカバリ破壊が発生し得る。特許文献1には、非ダイオード領域であるターミネーション領域のn型半導体層に蓄積された正孔が、ダイオード領域であるアクティブ領域のp型半導体層に集中し、p型半導体層に接するアノード電極に移動することを抑制するために、p型半導体層の端部のアノード電極と接していない部分を長くする技術が記載されている。
In a semiconductor device including a diode region and a non-diode region, holes may be accumulated in the non-diode region (a region where no diode is formed) when the diode is turned on. The holes accumulated in the non-diode region may move to the anode electrode in the vicinity of the non-diode region during so-called reverse recovery of the diode (so-called current concentration), and recovery breakdown of the diode may occur. In
p型半導体層の端部のアノード電極と接していない部分は、ダイオードとして機能しない領域である。特許文献1のように、この部分を長くすると、半導体基板の基板面積に対する素子面積が小さくなり、熱損失が大きくなる。また、半導体基板の素子面積を確保するためには、半導体基板の基板面積を大きくする必要があり、半導体装置が大型化する。
The portion not in contact with the anode electrode at the end of the p-type semiconductor layer is a region that does not function as a diode. When this portion is lengthened as in
本願が開示する第1および第2の半導体装置は、ダイオード領域と、非ダイオード領域とを有する半導体基板と、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極とを備えた縦型の半導体装置である。この半導体装置では、ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている。本願が開示する第1の半導体装置では、さらに、半導体装置を平面視したときに、低濃度層よりもダイオード領域の中央側に位置する部分のアノード層は、アノード電極と接している。
The first and second semiconductor devices disclosed in the present application include a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and the other surface of the semiconductor substrate. Ru vertical semiconductor device der of which a cathode electrode is formed. In this semiconductor device, the diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed, and the non-diode region is adjacent to the diode region, This is a region where no diode element is formed, and when the semiconductor device is viewed in plan, it is an impurity of the first conductivity type rather than the anode layer between at least a part of the anode electrode and the anode layer in the periphery of the diode region. A low concentration layer having a low concentration is formed. In the first semiconductor device disclosed in the present application, when the semiconductor device is viewed in plan, a portion of the anode layer located closer to the center of the diode region than the low concentration layer is in contact with the anode electrode.
非ダイオード領域からダイオード領域に移動するキャリアは、半導体装置を平面視したときに、ダイオード領域の周辺部のアノード層を経由して、アノード電極に移動する。上記の半導体装置では、ダイオード領域の周辺部のアノード電極とアノード層との間に、低濃度層が形成されている。低濃度層は、アノード層よりも第1導電型の不純物濃度が低いため、アノード層よりもキャリアの移動抵抗が高い。抵抗が高い低濃度層が、アノード電極とアノード層との間に形成されているため、低濃度層によってキャリアの移動が妨げられる。これによって、非ダイオード領域に蓄積されたキャリアが、非ダイオード領域の近傍のアノード電極へ集中して移動することを抑制できる。 Carriers that move from the non-diode region to the diode region move to the anode electrode via the anode layer in the periphery of the diode region when the semiconductor device is viewed in plan. In the above semiconductor device, a low concentration layer is formed between the anode electrode and the anode layer in the periphery of the diode region. The low-concentration layer has a lower impurity concentration of the first conductivity type than the anode layer, and therefore has a higher carrier movement resistance than the anode layer. Since the low-concentration layer having high resistance is formed between the anode electrode and the anode layer, carrier movement is prevented by the low-concentration layer. Thereby, it is possible to suppress the carriers accumulated in the non-diode region from concentrating and moving to the anode electrode in the vicinity of the non-diode region.
上記の第1および第2の半導体装置では、低濃度層の厚さは、一定であってもよく、非ダイオード領域側よりもダイオード領域側が薄くなっていてもよい。また、低濃度層は、半導体基板のアノード層の表面に突出して形成されていてもよい。また、低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されていてもよい。
In the first and second semiconductor devices described above, the thickness of the low concentration layer may be constant, or the diode region side may be thinner than the non-diode region side. Further, the low concentration layer may be formed so as to protrude from the surface of the anode layer of the semiconductor substrate. Further, an intermediate concentration layer having a first conductivity type impurity concentration higher than that of the low concentration layer and lower than that of the anode layer may be formed between the low concentration layer and the anode electrode.
上記の第1および第2の半導体装置では、非ダイオード領域は、ダイオード領域の周囲に形成されており、半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状であってもよい。この場合、低濃度層は、少なくともコーナー部のダイオード領域の周辺部に形成されていることが好ましい。低濃度部は、直線部のダイオード領域の周辺部にさらに形成されていてもよい。
In the first and second semiconductor devices described above, the non-diode region is formed around the diode region, and when the semiconductor device is viewed in plan, the boundary line between the diode region and the non-diode region is a straight portion and a corner. A rectangular shape having a portion may be used. In this case, it is preferable that the low concentration layer is formed at least in the periphery of the diode region at the corner. The low concentration part may be further formed in the peripheral part of the diode region of the straight part.
上記の第1および第2の半導体装置では、半導体基板の一方の表面であって非ダイオード領域の表面には、表面絶縁膜が形成されていてもよい。この場合、表面絶縁膜は、低濃度領域と接するまで延びていることが好ましい。
In the first and second semiconductor devices, a surface insulating film may be formed on one surface of the semiconductor substrate and on the surface of the non-diode region. In this case, it is preferable that the surface insulating film extends to be in contact with the low concentration region.
上記の第1および第2の半導体装置では、非ダイオード領域は、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層とを有するIGBT素子が形成されているIGBT領域を含んでおり、半導体装置は、半導体基板の一方の表面に形成され、エミッタ層およびボディ層に接するエミッタ電極と、半導体基板の他方の表面に形成され、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、半導体基板の一方の表面に形成され、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜とをさらに備えていてもよい。この場合、低濃度層は、ゲート表面絶縁膜に接するまで延びていることが好ましい。 In the first and second semiconductor devices, the non-diode region includes the first conductivity type collector layer, the second conductivity type drift layer, the first conductivity type body layer, and the second conductivity type emitter. The semiconductor device includes an IGBT region formed on one surface of the semiconductor substrate, the emitter electrode in contact with the emitter layer and the body layer, and the other surface of the semiconductor substrate. A collector electrode formed and in contact with the collector layer; a gate electrode in contact with the emitter layer and the body layer through the gate insulating film; and formed on one surface of the semiconductor substrate and formed between the gate electrode and the emitter electrode. A gate surface insulating film may be further provided. In this case, it is preferable that the low concentration layer extends until it contacts the gate surface insulating film.
本願が提供する縦型の半導体装置は、ダイオード領域と、非ダイオード領域とを有する半導体基板と、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極とを備えている。この半導体装置では、ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている。ここで、ダイオード領域の周辺部とは、ダイオード領域のうち、ダイオード領域と非ダイオード領域との境界の近傍に位置する部分である。低濃度部は、ダイオード領域の周辺部内にのみ形成されていてもよく、ダイオード領域と非ダイオード領域との境界を越えて、非ダイオード領域まで延びていてもよい。 A vertical semiconductor device provided by the present application is formed on a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and the other surface of the semiconductor substrate. A cathode electrode. In this semiconductor device, the diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed, and the non-diode region is adjacent to the diode region, This is a region where no diode element is formed, and when the semiconductor device is viewed in plan, it is an impurity of the first conductivity type rather than the anode layer between at least a part of the anode electrode and the anode layer in the periphery of the diode region. A low concentration layer having a low concentration is formed. Here, the peripheral portion of the diode region is a portion located in the vicinity of the boundary between the diode region and the non-diode region in the diode region. The low concentration portion may be formed only in the peripheral portion of the diode region, or may extend to the non-diode region beyond the boundary between the diode region and the non-diode region.
低濃度層の厚さや形状は、特に限定されない。低濃度層の厚さは一定であってもよく、厚さが変化していてもよい。低濃度層におけるキャリアの移動抵抗は、アノード層におけるキャリアの移動抵抗よりも高いため、低濃度層の厚さや形状を変えることで、低濃度層におけるキャリアの移動距離を調整できる(即ち、キャリアの移動抵抗を調整することができる)。例えば、非ダイオード領域側よりもダイオード領域側を薄くすれば、キャリアの移動抵抗が低いアノード層におけるキャリアの移動距離が長くなるほど、キャリアの移動抵抗が高い低濃度層におけるキャリアの移動距離が短くなる。アノード層におけるキャリアの移動抵抗と低濃度層におけるキャリアの移動抵抗の和が等しくなる経路が複数得られるようにすれば、キャリアの集中を防止する効果を高めることができる。 The thickness and shape of the low concentration layer are not particularly limited. The thickness of the low concentration layer may be constant, or the thickness may be changed. Since the carrier movement resistance in the low concentration layer is higher than the carrier movement resistance in the anode layer, the carrier movement distance in the low concentration layer can be adjusted by changing the thickness and shape of the low concentration layer (that is, the carrier movement resistance). Moving resistance can be adjusted). For example, if the diode region side is made thinner than the non-diode region side, the carrier movement distance in the low concentration layer with high carrier movement resistance becomes shorter as the carrier movement distance in the anode layer with lower carrier movement resistance becomes longer. . The effect of preventing the concentration of carriers can be enhanced by providing a plurality of paths in which the sum of the carrier movement resistance in the anode layer and the carrier movement resistance in the low concentration layer are equal.
また、低濃度層は、半導体基板の内部に形成されていてもよいし、半導体基板のアノード層の表面に突出して形成されていてもよい。低濃度層が半導体基板のアノード層の表面に突出して形成されている場合には、半導体ウェハに通常の半導体装置の構造を形成した後に、半導体基板の表面に低濃度層を積層する工程を行うことによって、容易に低濃度層を形成することができる。また、低濃度層を設けることによって半導体基板に形成する半導体素子等の設計が制約されない。 Moreover, the low concentration layer may be formed inside the semiconductor substrate, or may be formed so as to protrude from the surface of the anode layer of the semiconductor substrate. When the low-concentration layer is formed so as to protrude from the surface of the anode layer of the semiconductor substrate, a process of laminating the low-concentration layer on the surface of the semiconductor substrate is performed after the structure of a normal semiconductor device is formed on the semiconductor wafer. Thus, a low concentration layer can be easily formed. In addition, the design of the semiconductor element or the like formed on the semiconductor substrate is not restricted by providing the low concentration layer.
また、低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されていてもよい。中濃度層におけるキャリアの移動抵抗は、低濃度層よりも低く、アノード層よりも高い。低濃度層とアノード電極が直接接触して電気的に接続している場合よりも、中濃度層が低濃度層とアノード電極との間に形成されており、中濃度層を介して低濃度層とアノード電極が電気的に接続している場合の方が、コンタクト性が良好となる。低濃度層の不純物濃度が低いことによりアノード電極とのオーミック接合性が低下する場合には、中濃度層を設けることによって、オーミック接合性の低下を抑制できる。 Further, an intermediate concentration layer having a first conductivity type impurity concentration higher than that of the low concentration layer and lower than that of the anode layer may be formed between the low concentration layer and the anode electrode. The carrier transfer resistance in the intermediate concentration layer is lower than that of the low concentration layer and higher than that of the anode layer. Compared to the case where the low concentration layer and the anode electrode are in direct contact and electrically connected, the intermediate concentration layer is formed between the low concentration layer and the anode electrode, and the low concentration layer is interposed through the intermediate concentration layer. The contact property is better when the anode electrode and the anode electrode are electrically connected. In the case where the ohmic junction with the anode electrode is lowered due to the low impurity concentration of the low concentration layer, the reduction of the ohmic junction can be suppressed by providing the intermediate concentration layer.
半導体装置を平面視したときに、低濃度層は、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に形成されていればよく、ダイオード素子の逆回復時に電界集中が起こり易い箇所に形成されていることが好ましい。例えば、非ダイオード領域が、ダイオード領域の周囲に形成されており、半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状である場合には、低濃度層は、少なくとも、コーナー部のダイオード領域の周辺部に形成されていることが好ましい。低濃度部は、直線部のダイオード領域の周辺部にさらに形成されていてもよい。 When the semiconductor device is viewed in plan, the low-concentration layer may be formed between at least a part of the anode electrode and the anode layer in the periphery of the diode region, and electric field concentration occurs during reverse recovery of the diode element. It is preferable that it is formed at an easy place. For example, when the non-diode region is formed around the diode region, and the boundary line between the diode region and the non-diode region is a rectangular shape having a straight portion and a corner portion when the semiconductor device is viewed in plan view The low concentration layer is preferably formed at least in the periphery of the diode region at the corner. The low concentration part may be further formed in the peripheral part of the diode region of the straight part.
本願に係る半導体装置では、ダイオード領域と、非ダイオード領域とを有する半導体装置であればよい。例えば、セル領域と、非セル領域(半導体素子が形成されていない領域)を有しており、セル領域にダイオード素子が形成されている半導体装置であってもよい。非セル領域では、半導体基板の表面に表面絶縁膜が形成されており、表面絶縁膜は、低濃度領域と接するまで延びていることが好ましい。また、セル領域に、ダイオード素子以外の半導体素子が形成されている半導体装置であってもよい。このような半導体装置の一例に、ダイオード素子とIGBT素子が同一の半導体基板に形成されている半導体装置がある。ダイオード素子は、IGBT素子の還流ダイオードとして機能する。半導体基板のIGBT領域には、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層が形成されており、エミッタ層およびボディ層に接するエミッタ電極と、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜が形成されている。この場合、低濃度層は、ゲート表面絶縁膜に接するまで延びていることが好ましい。なお、ダイオード素子とIGBT素子が同一の半導体基板に形成されている半導体装置は、例えば、半導体基板の表面側(エミッタ電極側)の構造が同一であり、裏面側(コレクタ電極側)にコレクタ層とカソード層がパターニングされているものであってもよいし、半導体基板の表面側の構造が、ダイオード領域とIGBT領域で作り分けられているものであってもよい。ダイオード領域とIGBT領域の間に、素子分離構造を有する境界領域が形成されていてもよい。 The semiconductor device according to the present application may be a semiconductor device having a diode region and a non-diode region. For example, the semiconductor device may have a cell region and a non-cell region (a region where no semiconductor element is formed), and a diode element is formed in the cell region. In the non-cell region, a surface insulating film is formed on the surface of the semiconductor substrate, and the surface insulating film preferably extends to be in contact with the low concentration region. Further, a semiconductor device in which a semiconductor element other than a diode element is formed in the cell region may be used. As an example of such a semiconductor device, there is a semiconductor device in which a diode element and an IGBT element are formed on the same semiconductor substrate. The diode element functions as a free-wheeling diode for the IGBT element. A first conductivity type collector layer, a second conductivity type drift layer, a first conductivity type body layer, and a second conductivity type emitter layer are formed in the IGBT region of the semiconductor substrate. And an emitter electrode in contact with the body layer, a collector electrode in contact with the collector layer, a gate electrode in contact with the emitter layer and the body layer through the gate insulating film, and a gate surface insulating film formed between the gate electrode and the emitter electrode Is formed. In this case, it is preferable that the low concentration layer extends until it contacts the gate surface insulating film. The semiconductor device in which the diode element and the IGBT element are formed on the same semiconductor substrate has, for example, the same structure on the front surface side (emitter electrode side) of the semiconductor substrate, and the collector layer on the back surface side (collector electrode side). The cathode layer may be patterned, or the structure on the surface side of the semiconductor substrate may be formed separately in the diode region and the IGBT region. A boundary region having an element isolation structure may be formed between the diode region and the IGBT region.
図1,2に示すように、半導体装置1は、半導体基板10と、表面電極151,152と、裏面電極153と、表面絶縁膜102とを備えている。なお、図1では、表面電極151,152と、裏面電極153と、表面絶縁膜102は、図示を省略している。
As shown in FIGS. 1 and 2, the
半導体基板10は、裏面電極153に接するn型のカソード層132と、カソード層132の表面に積層されたn型のドリフト層131と、ドリフト層131の表面に形成されたp型のアノード層110および周辺耐圧層101と、アノード層110の表面に突出して形成されたp型の低濃度層121とを備えている。アノード層中央部112および低濃度層121は、表面電極152に接している。アノード層周縁部111の表面には、表面絶縁膜102が形成されている。カソード層132のn型の不純物濃度は、ドリフト層131のn型の不純物濃度よりも高い。低濃度層121のp型の不純物濃度は、アノード層110のp型の不純物濃度よりも低い。このため、低濃度層121は、アノード層110よりもキャリア(本実施例の場合は正孔)の移動抵抗が高い。低濃度層121は、半導体基板10の表面に突出している。低濃度層121は、半導体基板10に、アノード層110等の半導体素子構造を形成した後で、半導体基板10の表面にCVD等によって積層することによって形成することができる。
The
アノード層110は、半導体装置1を平面視したときに、半導体基板10の中央部分に形成されており、その境界が直線部とコーナー部とを有する矩形状に形成されている。半導体装置1を平面視した図1において、アノード層110が形成されている矩形状の領域内がダイオード領域11である。
The
周辺領域12は、非ダイオード領域であり、アノード層110の周囲を取り囲むように形成されている。周辺領域12およびアノード層周縁部111の表面には表面絶縁膜102が形成されている。表面絶縁膜102は、低濃度層121に接するまで延びている。低濃度層121は、表面絶縁膜102とほぼ同じ厚さであり、低濃度層121の表面と表面絶縁膜102の表面は、ほぼ同じ高さとなっている。表面電極151は、表面絶縁膜102を貫通して、周辺耐圧層101に接している。カソード層132および裏面電極153は、周辺領域12の裏面側にまで延びている。
The
図3は、半導体装置1のダイオード領域11に形成されたダイオード素子のスイッチング時の電流値Ifと電圧値Vakを図示している。縦軸は電流値If、電圧値Vakであり、横軸は、時間を示している。電流値Ifは実線で図示しており、電圧値Vakは破線で図示している。
FIG. 3 shows a current value If and a voltage value Vak when the diode element formed in the
図3にAで示す範囲は、ダイオード素子に順方向に電流が流れている状態(状態A)を示している。図4は、状態Aのときのキャリアの挙動を図示している。状態Aでは、低濃度層121は、ダイオード素子のアノードの一部として機能する。ダイオード領域11のドリフト層131には、アノードからは正孔が注入され、カソードからは電子が注入される。ダイオード領域11には、アノード側からカソード側に電流が流れる。注入された正孔および電子は、周辺領域12に自由に拡散することができる。
A range indicated by A in FIG. 3 indicates a state (state A) in which a current flows through the diode element in the forward direction. FIG. 4 illustrates the behavior of the carrier in the state A. In the state A, the
図3にBで示す範囲は、ダイオード素子をオフ状態とし、ドリフト層131が空乏化していく状態(状態B)を示している。状態Bでは、アノード側から空乏層が広がり、ダイオード領域11の正孔は表面電極152(アノード電極)側に移動し、電子は裏面電極153(カソード電極)側に移動する。または、正孔と電子は再結合し、消失する。または、正孔および電子は、空乏化していない領域に押し出される。空乏化が進行し、ドリフト層131の空乏化が完了すると、正孔および電子は、ダイオード領域11から押し出され、非ダイオード領域である周辺領域12に移動する。
A range indicated by B in FIG. 3 indicates a state (state B) in which the diode element is turned off and the
図3にCで示す範囲は、半導体装置1のドリフト層131の空乏化が完了した状態から、逆回復する状態(状態C)を示している。図5は、状態Cのときのキャリアの挙動を図示している。状態Cでは、周辺領域12に蓄積した正孔、電子は、それぞれダイオード領域のアノード、カソードに向かって移動する。カソード層132および裏面電極153は、周辺領域12の裏面まで延びているから、電子は、主に半導体基板10の裏面側のカソード層132から裏面電極153に移動する。一方、周辺領域12の表面には表面絶縁膜102が形成されており、表面電極152は、周辺領域12の表面まで延びていない。周辺領域12において、半導体基板10の表面は表面電極152と接していないため、正孔は、半導体基板10の表面を通ってダイオード領域11側に移動する。低濃度層121が形成されていない場合には、正孔の移動経路は、表面絶縁膜102と表面電極152との界面であり、この経路に正孔が集中してリカバリ破壊が起こり易くなる。特に、ダイオード領域11のコーナー部11bは、その周囲に存在する周辺領域12が大きいため、直線部11aよりも正孔の集中が起こり易い。
A range indicated by C in FIG. 3 indicates a state (state C) where reverse recovery is performed from the state where the depletion of the
本実施例に係る半導体装置1では、図1等に示すように、ダイオード領域11のコーナー部11bに表面絶縁膜102に接する低濃度層121が形成されている。このため、正孔の大部分は、図5の実線の矢印で示すように、表面絶縁膜102および低濃度層121を超えて表面電極152に到達する。正孔の一部は、図5の破線の矢印に示すように、低濃度層121中を移動して表面電極152に到達する。正孔が集中し易いダイオード領域11のコーナー部11bにおいて、効果的に正孔の集中を抑制することができるから、ダイオード素子のリカバリ耐量を向上させることができる。また、ダイオード素子の逆回復時には、ほぼ低濃度層121の平面積分だけしかアクティブ面積が減少しないため、ダイオード素子の逆回復時に半導体装置1の熱損失が悪化することを抑制することができる。
In the
(変形例)
低濃度層の形状および大きさは、上記の実施例で説明したものに限定されない。低濃度層は、表面絶縁膜と同様の厚さでなくともよい。例えば、図6に示すように、表面絶縁膜102よりも厚い低濃度層122であってもよいし、逆に、低濃度層の方が表面絶縁膜より薄くてもよい。
(Modification)
The shape and size of the low concentration layer are not limited to those described in the above embodiments. The low concentration layer may not have the same thickness as the surface insulating film. For example, as shown in FIG. 6, the
また、低濃度層の厚さが一定でなくてもよい。例えば、図7に示すように、低濃度層125の厚さは、非ダイオード領域側(周辺領域12側)よりもダイオード領域11側が薄くなっていてもよい。低濃度層125は、周辺領域12の表面絶縁膜102側の端部が最も厚く、アノード層中央部112(半導体基板10を平面視したときの中央側)に向けて階段状に薄くなっている。ドリフト層131から表面電極152に向かって移動する正孔は、アノード層110を水平方向(半導体基板10の平面方向)に移動する距離が長いほど、低濃度層125を垂直方向(半導体基板10の深さ方向)に移動する距離が短くなる。このため、ドリフト層131から、アノード層110および低濃度層125中を移動して表面電極152に到達する正孔について、キャリアの移動抵抗がほぼ等しくなる経路が複数得られる。例えば、図7に実線の矢印で示す経路と、破線の矢印で示す経路で、キャリアの移動抵抗が等しくなるように、低濃度層125の形状および大きさ(階段の段数、各段の半導体基板10の平面方向の幅および高さ)を設計することができる。その結果、低濃度層125中を移動する正孔の経路を分散することができ、正孔がアノード電極の一部に集中することを抑制することができる。なお、低濃度層の厚さを変える場合、図7に示すように階段状とすれば製造し易いが、これに限定されない。例えば、低濃度層を斜面状、曲面状にしてもよい。
Moreover, the thickness of the low concentration layer may not be constant. For example, as shown in FIG. 7, the
さらに、図8に示すように、低濃度層121と表面電極152との間に中濃度層123が形成されていてもよい。中濃度層123のp型の不純物濃度は、低濃度層121よりも高く、アノード層110よりも低い。中濃度層123が低濃度層121と表面電極152との間に形成されており、中濃度層123を介して低濃度層121と表面電極152が電気的に接続することによって、アノード層とアノード電極とのコンタクト性が良好となる。低濃度層121のp型の不純物濃度が低く表面電極152とのオーミック接合性が低下する場合は、中濃度層123を設けることが好ましい。なお、図8では、低濃度層121と表面電極152は、中濃度層123によって隔離されており、互いに接触していないが、低濃度層121と表面電極152が部分的に接触していてもよい。すなわち、中濃度層123は、低濃度層121と表面電極152との界面の一部に形成されていてもよい。
Further, as shown in FIG. 8, an
また、低濃度層は、電界集中が起こり易い部分以外に形成されていてもよい。例えば、図9に示すように、低濃度層126は、ダイオード領域11のコーナー部11bおよび直線部11aに形成されていてもよい。すなわち、低濃度層126は、ダイオード領域11の周辺領域12側の周辺部全域の表面電極152とアノード層110との間に設けられており、ダイオード領域11と周辺領域12に沿って周回している。
Further, the low concentration layer may be formed in a portion other than the portion where electric field concentration is likely to occur. For example, as illustrated in FIG. 9, the
本願に係る半導体装置は、セル領域に、ダイオード素子以外の半導体素子が形成されている半導体装置であってもよい。図10に示すように、実施例2に係る半導体装置2は、ダイオード素子を有するダイオード領域21とIGBT素子を有するIGBT領域22が同一の半導体基板20に形成されている。ダイオード素子は、IGBT素子の還流ダイオードとして機能する。なお、ダイオード領域21は、半導体基板20の中央部に形成されており、実施例1と同様に、平面視すると、直線部とコーナー部を有する矩形状となっている。IGBT領域22は、ダイオード領域21の周囲を取り囲むように形成されている。ダイオード領域21とIGBT領域22の間には、境界領域23が形成されている。
The semiconductor device according to the present application may be a semiconductor device in which a semiconductor element other than a diode element is formed in a cell region. As shown in FIG. 10, in the
半導体装置2は、半導体基板20と、表面電極252と、裏面電極253と、トレンチゲート236と、ゲート表面絶縁膜237とを備えている。半導体基板20は、n型のドリフト層231と、ドリフト層231の裏面に接するp型のコレクタ層232およびn型のカソード層234と、ドリフト層231の表面に接するp型のボディ層212と、ボディ層212の表面の一部に形成されたn型のエミッタ層235を有している。コレクタ層232とカソード層234は隣接している。コレクタ層232の表面に位置する領域には、半導体基板20の表面側からボディ層212を貫通してドリフト層231に達するトレンチゲート236が形成されている。トレンチゲート236は、トレンチ236aの内壁に形成されたゲート絶縁膜236bと、ゲート絶縁膜236bに被覆されてトレンチ236a内に充填されたゲート電極236cとを有している。ゲート電極236cは、ゲート絶縁膜236bを介して、ボディ層212、エミッタ層235、ドリフト層231に接している。表面電極252は、半導体基板20の表面に接しており、ボディ層212、エミッタ層235と接している。裏面電極253は、半導体基板20の裏面に接しており、コレクタ層232、カソード層234と接している。ゲート電極236cの表面にはゲート表面絶縁膜237が形成されている。ゲート表面絶縁膜237によって、ゲート電極236cと表面電極252は絶縁されている。カソード層234の表面側のドリフト層231内には、ライフタイム制御領域238が形成されており、ライフタイム制御領域238は、コレクタ層232の表面側のドリフト層231内の一部にまで延びている。ライフタイム制御領域238は、周囲のドリフト層231よりも結晶欠陥濃度が高い領域であり、例えば、プロトン等のイオン照射を行うことによって形成することができる。半導体装置2のカソード層234の表面側は、ダイオード素子が形成されているダイオード領域21であり、ダイオード素子の動作時には、裏面電極253はカソード電極となり、表面電極252はアノード電極となり、ボディ層212はアノード層となる。半導体装置2のコレクタ層232の表面側であって、エミッタ層235およびトレンチゲート236が形成されている領域が、IGBT素子が形成されているIGBT領域22である。IGBT素子の動作時には、表面電極252はエミッタ電極となり、裏面電極253はコレクタ電極となる。ダイオード領域21とIGBT領域22との間は、半導体素子が形成されていない境界領域23である。境界領域23には、ダイオード素子とIGBT素子を分離するために、素子分離トレンチ239が形成されている。IGBT領域22および境界領域23は、非ダイオード領域である。
The
低濃度層221は、半導体基板20の表面に突出して形成されている。実施例1と同様に、低濃度層221は、ダイオード領域21のコーナー部において、カソード層234とコレクタ層232との境界およびその近傍に形成されている。低濃度層221は、ライフタイム制御領域238の表面側から、境界領域23の全体に亘って延びており、ダイオード領域21に最も近い側のゲート表面絶縁膜237に達している。カソード層234およびエミッタ層235のn型の不純物濃度は、ドリフト層231のn型の不純物濃度よりも高い。低濃度層221のp型の不純物濃度は、ボディ層212のp型の不純物濃度よりも低い。コレクタ層232のp型の不純物濃度は、ボディ層212のp型の不純物濃度よりも高い。
The
実施例1と同様に、ダイオード素子の逆回復時には、境界領域23やIGBT領域22に蓄積した正孔が、アノード(表面電極252、表面電極252に接するボディ層212)に向かって移動する。従来の半導体装置のように、低濃度層221が無い場合には、図10に破線の矢印で示すように、境界領域23や境界領域23近傍のIGBT領域22において、ボディ層212の表面を経由して正孔が表面電極252に流れ、半導体装置のリカバリ破壊が発生し易くなる。実施例2に係る半導体装置では、図10に実線の矢印で示すように、境界領域23やIGBT領域22に蓄積した正孔は、主に半導体基板20の表面に移動した後、主として低濃度層221の裏面に沿って半導体基板20(ボディ層212)の表面を移動し、低濃度層221のダイオード領域21側の端部を超えた位置で、表面電極252に到達する。このため、境界領域23や境界領域23近傍のIGBT領域22において電流集中が生じることを抑制することができる。
Similar to the first embodiment, during reverse recovery of the diode element, holes accumulated in the
上記のとおり、実施例2においても、実施例1と同様に、ダイオード素子のリカバリ耐量を向上させることができる。また、ダイオード素子の逆回復時には、ほぼ低濃度層221の平面積分だけしかアクティブ面積が減少しないため、ダイオード素子の逆回復時に半導体装置2の熱損失が悪化することを抑制することができる。
As described above, also in the second embodiment, the recovery tolerance of the diode element can be improved as in the first embodiment. In addition, during the reverse recovery of the diode element, the active area is reduced only by the plane integration of the low-
なお、実施例2に係る低濃度層221についても、その厚さや形状、および形成されている領域について種々の態様を採ることができ、例えば、実施例1の変形例として図6〜9を用いて説明した変形例を適用することができる。
Note that the low-
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
1,2 半導体装置
10,20 半導体基板
11,21 ダイオード領域
11a 直線部
11b コーナー部
12 周辺領域
22 IGBT領域
23 境界領域
101 周辺耐圧層
102 表面絶縁膜
110 アノード層
111 アノード層周縁部
112 アノード層中央部
121,122,125,126,221 低濃度層
131 ドリフト層
132,232 カソード層
151,152,252 表面電極
153,253 裏面電極
212 ボディ層
231 ドリフト層
232 コレクタ層
234 カソード層
235 エミッタ層
236 トレンチゲート
236a トレンチ
236b ゲート絶縁膜
236c ゲート電極
237 ゲート表面絶縁膜
238 ライフタイム制御領域
239 素子分離トレンチ
DESCRIPTION OF
Claims (9)
ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されており、
半導体装置を平面視したときに、低濃度層よりもダイオード領域の中央側に位置する部分のアノード層は、アノード電極と接している、半導体装置。 A vertical semiconductor comprising a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and a cathode electrode formed on the other surface of the semiconductor substrate A device,
The diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed,
The non-diode region is a region adjacent to the diode region where no diode element is formed,
The semiconductor device in a plan view, between at least a portion of the anode electrode and the anode layer peripheral portion of the diode region is formed with a lower low-density layer having an impurity concentration of the first conductivity type than the anode layer ,
The semiconductor device, wherein a portion of the anode layer located closer to the center of the diode region than the low concentration layer is in contact with the anode electrode when the semiconductor device is viewed in plan .
ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されており、
低濃度層の厚さは、非ダイオード領域側よりもダイオード領域側が薄くなっている、半導体装置。 A vertical semiconductor comprising a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and a cathode electrode formed on the other surface of the semiconductor substrate A device,
The diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed,
The non-diode region is a region adjacent to the diode region where no diode element is formed,
When the semiconductor device is viewed in plan, a low-concentration layer having a lower impurity concentration of the first conductivity type than the anode layer is formed between at least a part of the anode electrode and the anode layer in the peripheral portion of the diode region. ,
The thickness of the low concentration layer, that have become thinner diode region side than the non-diode region side, semi-conductor devices.
ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されており、
低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されている、半導体装置。 A vertical semiconductor comprising a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and a cathode electrode formed on the other surface of the semiconductor substrate A device,
The diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed,
The non-diode region is a region adjacent to the diode region where no diode element is formed,
When the semiconductor device is viewed in plan, a low-concentration layer having a lower impurity concentration of the first conductivity type than the anode layer is formed between at least a part of the anode electrode and the anode layer in the peripheral portion of the diode region. ,
Between the low concentration layer and the anode electrode, the impurity concentration of the first conductivity type is higher than the low concentration layer, lower than the anode layer, that have medium concentration layer is formed, semi-conductor devices.
半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状であり、
低濃度層は、少なくともコーナー部のダイオード領域の周辺部に形成されている、請求項1〜5のいずれか一項に記載の半導体装置。 The non-diode region is formed around the diode region,
When the semiconductor device is viewed in plan, the boundary line between the diode region and the non-diode region is a rectangular shape having a straight portion and a corner portion,
The semiconductor device according to claim 1, wherein the low concentration layer is formed at least in a peripheral portion of the diode region at the corner portion.
ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されており、
半導体基板の一方の表面であって非ダイオード領域の表面には、表面絶縁膜が形成されており、
表面絶縁膜は、低濃度層と接するまで延びている、半導体装置。 A vertical semiconductor comprising a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and a cathode electrode formed on the other surface of the semiconductor substrate A device,
The diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed,
The non-diode region is a region adjacent to the diode region where no diode element is formed,
When the semiconductor device is viewed in plan, a low-concentration layer having a lower impurity concentration of the first conductivity type than the anode layer is formed between at least a part of the anode electrode and the anode layer in the peripheral portion of the diode region. ,
A surface insulating film is formed on one surface of the semiconductor substrate and the surface of the non-diode region,
Surface insulating film, that extend to contact with the low concentration layer, a semi-conductor device.
ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されており、
非ダイオード領域は、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層とを有するIGBT素子が形成されているIGBT領域を含んでおり、
半導体装置は、半導体基板の一方の表面に形成され、エミッタ層およびボディ層に接するエミッタ電極と、半導体基板の他方の表面に形成され、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、半導体基板の一方の表面に形成され、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜とをさらに備えており、
低濃度層は、ゲート表面絶縁膜に接するまで延びている、半導体装置。
A vertical semiconductor comprising a semiconductor substrate having a diode region and a non-diode region, an anode electrode formed on one surface of the semiconductor substrate, and a cathode electrode formed on the other surface of the semiconductor substrate A device,
The diode region is a region where a diode element having a first conductivity type anode layer and a second conductivity type cathode layer is formed,
The non-diode region is a region adjacent to the diode region where no diode element is formed,
When the semiconductor device is viewed in plan, a low-concentration layer having a lower impurity concentration of the first conductivity type than the anode layer is formed between at least a part of the anode electrode and the anode layer in the peripheral portion of the diode region. ,
The non-diode region includes an IGBT element in which an IGBT element having a first conductivity type collector layer, a second conductivity type drift layer, a first conductivity type body layer, and a second conductivity type emitter layer is formed. Including the area,
A semiconductor device is formed on one surface of a semiconductor substrate and is in contact with an emitter layer and a body layer; a collector electrode is formed on the other surface of the semiconductor substrate and is in contact with a collector layer; and an emitter through a gate insulating film A gate electrode in contact with the layer and the body layer, and a gate surface insulating film formed on one surface of the semiconductor substrate and formed between the gate electrode and the emitter electrode,
Low concentration layer that extend to contact with the gate surface insulating film, semi-conductor devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045634A JP5741069B2 (en) | 2011-03-02 | 2011-03-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045634A JP5741069B2 (en) | 2011-03-02 | 2011-03-02 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182391A JP2012182391A (en) | 2012-09-20 |
JP5741069B2 true JP5741069B2 (en) | 2015-07-01 |
Family
ID=47013322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011045634A Active JP5741069B2 (en) | 2011-03-02 | 2011-03-02 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5741069B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6144510B2 (en) * | 2013-03-11 | 2017-06-07 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
JP6935373B2 (en) * | 2018-08-21 | 2021-09-15 | 株式会社東芝 | Semiconductor device |
JP7231064B2 (en) * | 2020-01-17 | 2023-03-01 | 富士電機株式会社 | semiconductor equipment |
DE112020002890T5 (en) * | 2020-01-17 | 2022-02-24 | Fuji Electric Co., Ltd. | SEMICONDUCTOR DEVICE |
JP7296907B2 (en) * | 2020-03-10 | 2023-06-23 | 株式会社東芝 | semiconductor equipment |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851103A (en) * | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | Method for forming thin film |
JP3444081B2 (en) * | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | Diode and power converter |
JPH1074959A (en) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | Semiconductor device for electric power |
JP3300645B2 (en) * | 1997-09-19 | 2002-07-08 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
JP2000022176A (en) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | Semiconductor device for power |
JP2000232229A (en) * | 1999-02-10 | 2000-08-22 | Toshiba Corp | Semiconductor device |
JP3630594B2 (en) * | 1999-09-14 | 2005-03-16 | 株式会社日立製作所 | SiC Schottky diode |
JP4920367B2 (en) * | 2006-10-20 | 2012-04-18 | 株式会社東芝 | Power semiconductor device |
-
2011
- 2011-03-02 JP JP2011045634A patent/JP5741069B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012182391A (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5636808B2 (en) | Semiconductor device | |
JP6003961B2 (en) | Semiconductor device | |
JP6277814B2 (en) | Semiconductor device | |
JP5787853B2 (en) | Power semiconductor device | |
JP6135636B2 (en) | Semiconductor device | |
US9613950B1 (en) | Semiconductor device | |
JP6022774B2 (en) | Semiconductor device | |
JP5900503B2 (en) | Semiconductor device | |
JP5922886B2 (en) | Diode and semiconductor device | |
US20130248882A1 (en) | Semiconductor device | |
JP2008053648A (en) | Insulated-gate-type semiconductor device, and its manufacturing method | |
JP6304221B2 (en) | IGBT | |
US20160141402A1 (en) | Semiconductor device | |
JP6098707B2 (en) | Semiconductor device | |
JP5867484B2 (en) | Manufacturing method of semiconductor device | |
JP5983864B2 (en) | IGBT using trench gate electrode | |
US9899374B2 (en) | Semiconductor device | |
JP5741069B2 (en) | Semiconductor device | |
JP2010232335A (en) | Insulated gate bipolar transistor | |
JP6293688B2 (en) | Diode and reverse conducting IGBT incorporating the diode | |
KR20120103655A (en) | Power semiconductor device | |
JP6077309B2 (en) | Diode and semiconductor device incorporating diode | |
JP5941214B2 (en) | Semiconductor device | |
JP2020088155A (en) | Semiconductor device | |
JP2019096732A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5741069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |