JP2008147362A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008147362A
JP2008147362A JP2006331994A JP2006331994A JP2008147362A JP 2008147362 A JP2008147362 A JP 2008147362A JP 2006331994 A JP2006331994 A JP 2006331994A JP 2006331994 A JP2006331994 A JP 2006331994A JP 2008147362 A JP2008147362 A JP 2008147362A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
resurf layer
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006331994A
Other languages
Japanese (ja)
Inventor
Takashi Suzuki
隆司 鈴木
Masayasu Ishiko
雅康 石子
Mihiro Nakagawa
未浩 中川
Jun Saito
順 斎藤
Takeshi Nishiwaki
剛 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006331994A priority Critical patent/JP2008147362A/en
Publication of JP2008147362A publication Critical patent/JP2008147362A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve dynamic characteristics of a semiconductor device. <P>SOLUTION: The semiconductor device 10 is provided with an anode region 27 formed on the surface portion of a semiconductor substrate 20 of a center region, a resurf layer 25 formed on at least a part of the surface portion of the semiconductor substrate 20 of a termination region, and a surface local semiconductor region 26 formed on at least a part of the surface portion of the semiconductor substrate 20 in the resurf layer 25. The resurf layer 25 is formed to be deeper than the anode region 27. The surface local semiconductor region 26 is formed so as to have an impurity concentration larger than the impurity concentration of the resurf layer 25. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の終端領域に関する。本発明は特に、終端領域にリサーフ層が形成されている半導体装置に関する。   The present invention relates to a termination region of a semiconductor device. The present invention particularly relates to a semiconductor device in which a RESURF layer is formed in a termination region.

半導体装置は、半導体基板内に、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を有している。中心領域には、ダイオード、IGBT（Insulated Gate Bipolar Transistor）、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）などが形成されている。終端領域は、中心領域の周囲を一巡して形成されており、回路素子が非導通状態のときに中心領域から終端領域の周縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。終端構造には、リサーフ層が広く用いられている。   The semiconductor device has, in a semiconductor substrate, a central region in which circuit elements are formed and a termination region formed around the central region. In the central region, a diode, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and the like are formed. The termination region is formed around the center region and includes a termination structure for extending a depletion layer from the center region toward the periphery of the termination region when the circuit element is in a non-conductive state. The termination structure bears the voltage applied to the circuit element in the lateral direction, and is required to improve the breakdown voltage of the semiconductor device. A RESURF layer is widely used for the termination structure.

以下、終端構造にリサーフ層が形成されている半導体装置において、回路素子がダイオードの場合を例に説明する。本明細書で開示される技術は、ダイオード以外の種類の回路素子であってもよく、以下の説明はダイオードの例に限定することを意図するものではない。
図５に、従来の半導体装置３００の要部縦断面図を模式的に示す。図５は、中心領域と終端領域の境界近傍を示している。半導体装置３００は、半導体基板３２０の裏面に形成されているカソード電極３２１と、半導体基板３２０の裏面部分に形成されているｎ＋型のカソード領域３２２と、そのカソード領域３２２上に形成されているｎ−型の高抵抗半導体領域３２３を備えている。半導体装置３００はさらに、半導体基板３２０の表面部分に形成されているｐ＋型のアノード領域３２７とｐ−型のリサーフ層３２５とｎ＋型のチャネルストッパ領域３２４を備えている。アノード領域３２７は、中心領域の半導体基板３２０の表面部分に形成されており、半導体基板３２０の表面に形成されているアノード電極３３６に電気的に接続している。リサーフ層３２５は、終端領域の半導体基板３２０の表面部分の少なくとも一部に形成されており、一端がアノード領域３２７の周縁に接している。チャネルストッパ領域３２４は、終端領域の周縁に形成されており、半導体基板３２０の表面に形成されているチャネルストッパ電極３３２に電気的に接続している。チャネルストッパ電極３３２は、カソード電極３２１と同電位に固定されており、終端領域の電位を安定させている。終端領域の半導体基板３２０の表面は、絶縁膜３３４で被覆されている。 Hereinafter, a case where a circuit element is a diode in a semiconductor device in which a RESURF layer is formed in a termination structure will be described as an example. The technology disclosed in this specification may be a circuit element of a type other than a diode, and the following description is not intended to be limited to the example of a diode.
FIG. 5 schematically shows a longitudinal sectional view of a main part of a conventional semiconductor device 300. FIG. 5 shows the vicinity of the boundary between the center region and the termination region. The semiconductor device 300 is formed on a cathode electrode 321 formed on the back surface of the semiconductor substrate 320, an n + -type cathode region 322 formed on the back surface portion of the semiconductor substrate 320, and the cathode region 322. An n − type high resistance semiconductor region 323 is provided. The semiconductor device 300 further includes a p + -type anode region 327, a p − -type resurf layer 325, and an n + -type channel stopper region 324 formed on the surface portion of the semiconductor substrate 320. The anode region 327 is formed on the surface portion of the semiconductor substrate 320 in the central region, and is electrically connected to the anode electrode 336 formed on the surface of the semiconductor substrate 320. The RESURF layer 325 is formed on at least a part of the surface portion of the semiconductor substrate 320 in the termination region, and one end is in contact with the peripheral edge of the anode region 327. The channel stopper region 324 is formed at the periphery of the termination region, and is electrically connected to the channel stopper electrode 332 formed on the surface of the semiconductor substrate 320. The channel stopper electrode 332 is fixed at the same potential as the cathode electrode 321 and stabilizes the potential of the termination region. The surface of the semiconductor substrate 320 in the termination region is covered with an insulating film 334.

この種の半導体装置３００では、半導体装置３００がオンからオフに切換わるまでの過渡期間（以下、ターンオフする過渡期間という）の特性、あるいは半導体装置３００がオフからオンに切換わるまでの過渡期間（ターンオンする過渡期間という）の特性を改善する技術が望まれている。これらの過渡期間の特性（ダイナミック特性という）は、キャリアの挙動に支配されている。
半導体装置３００では、アノード領域３２７の周縁のコーナー部１Ａが高抵抗半導体領域３２３に露出しており、このコーナー部１Ａに電界が集中し易い。半導体装置３００がターンオフする過渡期間では、逆回復電流に起因する高いサージ電圧が半導体装置３００に加わることがある。高いサージ電圧が半導体装置３００に加わると、高抵抗半導体領域３２３に蓄積していた多量のキャリアがアノード領域３２７のコーナー部１Ａに集中する。このため、コーナー部１Ａでアバランシェ現象が発生し、終端領域のチャージバランスが大きく崩れ、半導体装置３００の耐圧が急激に低下する。場合によっては半導体装置３００が破壊に至ることがある。
特許文献１は、コーナー部１Ａの一部の領域の不純物濃度を薄く形成することによって、この電界集中を緩和する技術を提案している。 In this type of semiconductor device 300, characteristics of a transient period until the semiconductor device 300 is switched from on to off (hereinafter referred to as a transient period during which the semiconductor device 300 is turned off), or a transient period until the semiconductor device 300 is switched from off to on ( A technique for improving the characteristics of the transient period during which the turn-on is performed is desired. These transient characteristics (called dynamic characteristics) are governed by carrier behavior.
In the semiconductor device 300, the corner portion 1A at the periphery of the anode region 327 is exposed to the high resistance semiconductor region 323, and the electric field tends to concentrate on the corner portion 1A. In a transition period in which the semiconductor device 300 is turned off, a high surge voltage due to the reverse recovery current may be applied to the semiconductor device 300. When a high surge voltage is applied to the semiconductor device 300, a large amount of carriers accumulated in the high resistance semiconductor region 323 are concentrated on the corner portion 1 </ b> A of the anode region 327. For this reason, an avalanche phenomenon occurs in the corner portion 1A, the charge balance of the termination region is greatly collapsed, and the breakdown voltage of the semiconductor device 300 is rapidly reduced. In some cases, the semiconductor device 300 may be destroyed.
Patent Document 1 proposes a technique for alleviating this electric field concentration by reducing the impurity concentration in a partial region of the corner portion 1A.

特開平８−３１６４８０（その公報の図２４等参照）JP-A-8-316480 (refer to FIG. 24, etc.)

特許文献１の技術を利用して電界集中を緩和したとしても、アバランシェ現象が発生してしまうと、終端領域のチャージバランスが大きく崩れ、リサーフ層３２５によって横方向に伸展させられていた空乏層が急激に収縮し、半導体装置３００に加わる電位を維持することができず、半導体装置３００の耐圧が急激に低下してしまう。即ち、従来の半導体装置は、アバランシェ現象が発生した後の急激な耐圧低下に対して、何ら対策を講じていない。
本発明は、アバランシェ現象が発生した後の急激な耐圧低下に着目し、この現象に対策を講じることを目的としている。本発明は、従来とは全く異なる新規で斬新な構造の半導体装置を提供する。 Even if the avalanche phenomenon occurs even if the electric field concentration is relaxed using the technique of Patent Document 1, the charge balance of the termination region is greatly collapsed, and the depletion layer that has been extended laterally by the RESURF layer 325 is generated. The potential is applied to the semiconductor device 300 due to rapid contraction, and the withstand voltage of the semiconductor device 300 is rapidly reduced. That is, the conventional semiconductor device does not take any measures against the sudden drop in the breakdown voltage after the avalanche phenomenon occurs.
An object of the present invention is to pay attention to a sudden drop in breakdown voltage after the occurrence of an avalanche phenomenon and to take measures against this phenomenon. The present invention provides a semiconductor device having a novel and novel structure which is completely different from the conventional one.

本明細書で開示される技術は、アバランシェ現象が発生したときに、空乏層の急激な収縮を抑制するための構造を提供する。半導体装置がターンオフする過渡期間、あるいは半導体装置がターンオンする過渡期間の間隔は極めて短い。したがって、空乏層の収縮をこの過渡期間だけでも抑制することによって、アバランシェ現象が発生した後の急激な耐圧低下を抑制することができる。   The technology disclosed in this specification provides a structure for suppressing rapid contraction of a depletion layer when an avalanche phenomenon occurs. The interval between the transition period in which the semiconductor device is turned off or the transition period in which the semiconductor device is turned on is extremely short. Therefore, by suppressing the contraction of the depletion layer only during this transient period, it is possible to suppress a rapid breakdown of the breakdown voltage after the occurrence of the avalanche phenomenon.

本明細書で開示される技術は、中心領域とその中心領域の周囲に形成されている終端領域に区画されている半導体基板を有する半導体装置に具現化することができる。半導体装置は、中心領域の半導体基板の表面部分に形成されており、半導体基板の表面に形成されている表面電極に電気的に接続しているとともに第１導電型の不純物を含む表面半導体領域を備えている。半導体装置はさらに、終端領域の半導体基板の表面部分の少なくとも一部に形成されており、一端が表面半導体領域の周縁に接しているとともに第１導電型の不純物を含むリサーフ層を備えている。半導体装置はさらに、リサーフ層内の半導体基板の表面部分の少なくとも一部に形成されており、第１導電型の不純物を含む表面局所半導体領域を備えている。本明細書で開示される半導体装置では、リサーフ層が、表面半導体領域よりも深く形成されている。リサーフ層の不純物濃度は、表面半導体領域の不純物濃度よりも薄く形成されている。さらに、表面局所半導体領域の不純物濃度が、リサーフ層の不純物濃度よりも濃く形成されている。
リサーフ層が表面半導体領域よりも深く形成されていると、電界が最も集中する箇所が表面半導体領域の周縁のコーナー部からリサーフ層の周縁のコーナー部に移動する。このため、半導体装置がターンオフする過渡期間、あるいは半導体装置がターンオンする過渡期間において、リサーフ層の周縁のコーナー部でアバランシェ現象が優先的に発生する。さらに、上記の半導体装置では、リサーフ層内に不純物濃度が濃い表面局所半導体領域が形成されている。この結果、リサーフ層の周縁のコーナー部でアバランシェ現象が発生したとしても、空乏層の収縮が表面局所半導体領域の周縁で瞬間的に抑えられる。空乏層の収縮が抑えられる時間間隔は、僅かなものかもしれない。しかし、半導体装置がターンオフする過渡期間、あるいは半導体装置がターンオンする過渡期間の間隔は極めて短い。したがって、空乏層の収縮がこの過渡期間だけ抑制されたとしても、半導体装置の耐圧低下は抑えられ、ダイナミック特性が大幅に改善する。 The technology disclosed in this specification can be embodied in a semiconductor device including a central region and a semiconductor substrate partitioned into a termination region formed around the central region. A semiconductor device is formed on a surface portion of a semiconductor substrate in a central region, and is electrically connected to a surface electrode formed on the surface of the semiconductor substrate, and includes a surface semiconductor region containing a first conductivity type impurity. I have. The semiconductor device further includes a RESURF layer that is formed on at least a part of the surface portion of the semiconductor substrate in the termination region, has one end in contact with the periphery of the surface semiconductor region, and includes a first conductivity type impurity. The semiconductor device is further formed on at least a part of the surface portion of the semiconductor substrate in the RESURF layer, and includes a surface local semiconductor region containing a first conductivity type impurity. In the semiconductor device disclosed in this specification, the RESURF layer is formed deeper than the surface semiconductor region. The impurity concentration of the RESURF layer is formed thinner than the impurity concentration of the surface semiconductor region. Furthermore, the impurity concentration of the surface local semiconductor region is formed higher than the impurity concentration of the RESURF layer.
If the RESURF layer is formed deeper than the surface semiconductor region, the portion where the electric field is most concentrated moves from the corner portion of the surface semiconductor region to the corner portion of the RESURF layer. For this reason, an avalanche phenomenon preferentially occurs at the corner portion of the peripheral edge of the RESURF layer during a transition period in which the semiconductor device is turned off or a transition period in which the semiconductor device is turned on. Furthermore, in the semiconductor device described above, a surface local semiconductor region having a high impurity concentration is formed in the RESURF layer. As a result, even if an avalanche phenomenon occurs at the corner portion of the periphery of the RESURF layer, the contraction of the depletion layer is instantaneously suppressed at the periphery of the surface local semiconductor region. The time interval during which the depletion layer shrinkage may be limited. However, the interval of the transition period in which the semiconductor device is turned off or the transition period in which the semiconductor device is turned on is extremely short. Therefore, even if the shrinkage of the depletion layer is suppressed only during this transition period, the breakdown voltage of the semiconductor device is suppressed, and the dynamic characteristics are greatly improved.

本明細書で開示される半導体装置では、リサーフ層が表面半導体領域の周縁のコーナー部を被覆していることが好ましい。
この形態の半導体装置によると、表面半導体領域の周縁のコーナー部の電界集中をさらに緩和することができる。このため、電界が最も集中する箇所をリサーフ層の周縁のコーナー部に移動させることができる。この結果、リサーフ層の周縁のコーナー部でアバランシェ現象を優先的に発生させることができ、上記した作用効果を確実に得ることができる。 In the semiconductor device disclosed in this specification, it is preferable that the RESURF layer covers the corner portion of the periphery of the surface semiconductor region.
According to the semiconductor device of this embodiment, the electric field concentration at the corner portion at the periphery of the surface semiconductor region can be further reduced. For this reason, the part where an electric field concentrates most can be moved to the corner part of the periphery of a RESURF layer. As a result, the avalanche phenomenon can be preferentially generated at the corner portion of the periphery of the RESURF layer, and the above-described effects can be reliably obtained.

本明細書で開示される半導体装置では、表面局所半導体領域の不純物濃度が、中心領域側から反中心領域側に向けて減少していることが好ましい。
不純物濃度の分布が上記の状態で形成されていると、アバランシェ現象が発生したときの空乏層の収縮を、さらにゆっくりと進行させることができる。この結果、半導体装置の急激な耐圧低下がさらに抑制され、ダイナミック特性がさらに改善される。 In the semiconductor device disclosed in this specification, it is preferable that the impurity concentration of the surface local semiconductor region decreases from the center region side toward the anti-center region side.
When the impurity concentration distribution is formed in the above-described state, the depletion layer can be more slowly contracted when the avalanche phenomenon occurs. As a result, the rapid breakdown of the semiconductor device is further suppressed, and the dynamic characteristics are further improved.

上記の不純物濃度の分布を形成するためには、表面局所半導体領域が、中心領域側に配置されている第１表面局所半導体領域と反中心領域側に配置されている第２表面局所半導体領域を有しているのが好ましい。第１表面局所半導体領域の不純物濃度は、第２表面局所半導体領域の不純物濃度よりも濃いことが好ましい。これにより、表面局所半導体領域の不純物濃度が中心領域側から反中心領域側に向けて減少した形態が得られる。   In order to form the above-described impurity concentration distribution, the surface local semiconductor region includes a first surface local semiconductor region disposed on the center region side and a second surface local semiconductor region disposed on the side opposite to the center region. It is preferable to have it. The impurity concentration of the first surface local semiconductor region is preferably higher than the impurity concentration of the second surface local semiconductor region. Thereby, a form in which the impurity concentration of the surface local semiconductor region decreases from the central region side toward the anti-central region side is obtained.

本明細書で開示される半導体装置では、表面局所半導体領域と表面半導体領域がリサーフ層によって隔てられていることが好ましい。
上記の形態によると、表面半導体領域の周縁のコーナー部に不純物濃度の薄いリサーフ層が配置される。したがって、表面半導体領域の周縁のコーナー部の電界集中を緩和することができる。このため、電界が最も集中する箇所をリサーフ層の周縁のコーナー部に移動させることができる。この結果、リサーフ層の周縁のコーナー部でアバランシェ現象を優先的に発生させることができ、上記した作用効果を確実に得ることができる。 In the semiconductor device disclosed in this specification, the surface local semiconductor region and the surface semiconductor region are preferably separated by a RESURF layer.
According to the above embodiment, the RESURF layer having a low impurity concentration is arranged at the corner portion of the periphery of the surface semiconductor region. Therefore, the electric field concentration at the corner portion at the periphery of the surface semiconductor region can be reduced. For this reason, the part where an electric field concentrates most can be moved to the corner part of the periphery of a RESURF layer. As a result, the avalanche phenomenon can be preferentially generated at the corner portion of the periphery of the RESURF layer, and the above-described effects can be reliably obtained.

本明細書で開示される半導体装置によると、アバランシェ現象が発生したときに、空乏層の急激な収縮を抑制することができ、ダイナミック特性を大幅に改善することができる。   According to the semiconductor device disclosed in this specification, when an avalanche phenomenon occurs, rapid contraction of a depletion layer can be suppressed, and dynamic characteristics can be significantly improved.

本明細書で開示される技術の好ましい特徴を列記する。
（第１特徴）
中心領域に形成される回路素子には、ダイオード、IGBT、MOSFET、UMOS、DMOS、トレンチIGBTなどが含まれる。
（第２特徴）
中心領域に形成される回路素子には、バイポーラで動作する回路素子が好ましい。回路素子がダイオードの場合、表面半導体領域はｐ型のアノード領域である。回路素子がIGBTの場合、ｐ型のボディ領域である。
（第３特徴）
表面局所半導体領域と高抵抗半導体領域は、リサーフ層によって隔てられているのが好ましい。 Preferred features of the technology disclosed in this specification are listed.
(First feature)
Circuit elements formed in the central region include diodes, IGBTs, MOSFETs, UMOS, DMOS, trench IGBTs, and the like.
(Second feature)
The circuit element formed in the central region is preferably a bipolar circuit element. When the circuit element is a diode, the surface semiconductor region is a p-type anode region. When the circuit element is IGBT, it is a p-type body region.
(Third feature)
The surface local semiconductor region and the high resistance semiconductor region are preferably separated by a RESURF layer.

以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図１（ａ）に、半導体装置１０の要部縦断面図を模式的に示す。図１（ａ）は、中心領域と終端領域の境界部分を示している。半導体装置１０は、縦型のダイオードが作り込まれている中心領域と、その中心領域の周囲に形成されている終端領域を半導体基板２０内に有している。中心領域に作り込まれている縦型のダイオードは、電流を一方方向に整流するための構造である。中心領域は、半導体基板２０の中心側に区画されている。終端領域は、中心領域の周囲を一巡して半導体基板２０内に区画されている。終端領域は、中心領域のダイオードに加わる電圧を横方向で負担している。 Embodiments will be described below with reference to the drawings. In the following embodiments, an example in which silicon is used as a semiconductor material will be described. However, a semiconductor material such as silicon carbide, gallium arsenide, or gallium nitride may be used instead.
FIG. 1A schematically shows a longitudinal sectional view of a main part of the semiconductor device 10. FIG. 1A shows a boundary portion between the central region and the terminal region. The semiconductor device 10 has a central region in which a vertical diode is formed, and a termination region formed around the central region in the semiconductor substrate 20. The vertical diode built in the center region has a structure for rectifying current in one direction. The central region is partitioned on the center side of the semiconductor substrate 20. The termination region is partitioned in the semiconductor substrate 20 around the center region. The termination region bears the voltage applied to the diode in the central region in the lateral direction.

半導体装置１０は、半導体基板２０の裏面に形成されているカソード電極２１を備えている。カソード電極２１には、アルミニウムが用いられている。半導体装置１０はさらに、半導体基板２０の裏面部分に形成されているｎ＋型のカソード領域２２と、そのカソード領域２２上に形成されているｎ−型の高抵抗半導体領域２３を備えている。カソード領域２２と高抵抗半導体領域２３の不純物には、リンが用いられている。カソード領域２２の不純物濃度は、約0.1〜1×1020cm-3である。高抵抗半導体領域２３の不純物濃度は、約0.1〜1×1014cm-3である。カソード電極２１とカソード領域２２と高抵抗半導体領域２３は、半導体基板２０の全体に亘って形成されており、中心領域と終端領域に連続して形成されている。 The semiconductor device 10 includes a cathode electrode 21 formed on the back surface of the semiconductor substrate 20. Aluminum is used for the cathode electrode 21. The semiconductor device 10 further includes an n + -type cathode region 22 formed on the back surface portion of the semiconductor substrate 20 and an n − -type high-resistance semiconductor region 23 formed on the cathode region 22. Phosphorus is used as an impurity in the cathode region 22 and the high resistance semiconductor region 23. The impurity concentration of the cathode region 22 is about 0.1 to 1 × 10 20 cm −3 . The impurity concentration of the high resistance semiconductor region 23 is approximately 0.1 to 1 × 10 14 cm −3 . The cathode electrode 21, the cathode region 22, and the high resistance semiconductor region 23 are formed over the entire semiconductor substrate 20, and are formed continuously in the center region and the termination region.

半導体装置１０はさらに、中心領域の半導体基板２０の表面部分に形成されているｐ＋型のアノード領域２７（表面半導体領域の一例）を備えている。アノード領域２７は、半導体基板２０の表面に形成されているアノード電極３６に電気的に接続している。アノード領域２７の不純物にはボロンが用いられており、その表面不純物濃度は約0.1〜1×1019cm-3である。アノード領域２７は、半導体基板２０の表面から1〜3μmの深さまで形成されている。アノード電極３６には、アルミニウムが用いられている。 The semiconductor device 10 further includes a p + -type anode region 27 (an example of a surface semiconductor region) formed on the surface portion of the semiconductor substrate 20 in the central region. The anode region 27 is electrically connected to an anode electrode 36 formed on the surface of the semiconductor substrate 20. Boron is used as an impurity in the anode region 27, and its surface impurity concentration is about 0.1 to 1 × 10 19 cm −3 . The anode region 27 is formed from the surface of the semiconductor substrate 20 to a depth of 1 to 3 μm. Aluminum is used for the anode electrode 36.

半導体装置１０はさらに、終端領域の半導体基板２０の表面部分の一部に形成されているｐ−型のリサーフ層２５と、そのリサーフ層２５内に形成されているｐ型の表面局所半導体領域２６と、終端領域の周縁に形成されているｎ＋型のチャネルストッパ領域２４を備えている。リサーフ層２５と表面局所半導体領域の不純物には、ボロンが用いられている。チャネルストッパ領域２４の不純物には、リンが用いられている。 The semiconductor device 10 further includes a p − type resurf layer 25 formed on a part of the surface portion of the semiconductor substrate 20 in the termination region, and a p type surface local semiconductor region 26 formed in the resurf layer 25. And an n + -type channel stopper region 24 formed at the periphery of the termination region. Boron is used as an impurity in the RESURF layer 25 and the surface local semiconductor region. Phosphorus is used as an impurity in the channel stopper region 24.

リサーフ層２５は、中心領域側の一端がアノード領域２７の周縁に接しており、反中心領域側の他端がチャネルストッパ領域２４から離反している。リサーフ層２５とチャネルストッパ領域２４は、高抵抗半導体領域２３によって隔てられている。リサーフ層２５は、平面視したときに、中心領域の周囲を一巡して形成されている。リサーフ層２５の不純物のドーズ量は約1.5×1012cm-2以下であり、その不純物濃度はアノード領域２７の不純物濃度よりも薄い。リサーフ層２５は、半導体基板２０の表面から2〜４μmの深さまで形成されており、アノード領域２７よりも深く形成されている。リサーフ層２５の深さは、中心領域側の一端から反中心領域側の他端まで略一定である。 In the RESURF layer 25, one end on the center region side is in contact with the peripheral edge of the anode region 27, and the other end on the anti-center region side is separated from the channel stopper region 24. The RESURF layer 25 and the channel stopper region 24 are separated by the high resistance semiconductor region 23. The RESURF layer 25 is formed around the center region when viewed in plan. The dose amount of impurities in the RESURF layer 25 is about 1.5 × 10 12 cm −2 or less, and the impurity concentration is lower than the impurity concentration in the anode region 27. The RESURF layer 25 is formed from the surface of the semiconductor substrate 20 to a depth of 2 to 4 μm, and is formed deeper than the anode region 27. The depth of the RESURF layer 25 is substantially constant from one end on the center region side to the other end on the anti-center region side.

表面局所半導体領域２６は、リサーフ層２５内の半導体基板２０の表面部分の一部に形成されている。表面局所半導体領域２６は、平面視したときに、中心領域の周囲をリサーフ層２５に沿って一巡して形成されている。表面局所半導体領域２６の中心領域側の一端は、アノード領域２７から離反している。即ち、表面局所半導体領域２６とアノード領域２７は、リサーフ層２５によって隔てられている。表面局所半導体領域２６の反中心領域側の他端は、高抵抗半導体領域２３から隔てられている。即ち、表面局所半導体領域２６と高抵抗半導体領域２３は、リサーフ層２５によって隔てられている。表面局所半導体領域２６の不純物のドーズ量は、リサーフ層２５のドーズ量と積算して約2〜2.7×1012cm-2である。表面局所半導体領域２６は、半導体基板２９の表面から2μm以下の深さまで形成されている。表面局所半導体領域２６の深さは、中心領域側の一端から反中心領域側の他端まで一定である。 The surface local semiconductor region 26 is formed in a part of the surface portion of the semiconductor substrate 20 in the RESURF layer 25. The surface local semiconductor region 26 is formed around the central region along the RESURF layer 25 when viewed in plan. One end of the surface local semiconductor region 26 on the center region side is separated from the anode region 27. That is, the surface local semiconductor region 26 and the anode region 27 are separated by the RESURF layer 25. The other end of the surface local semiconductor region 26 on the side opposite to the central region is separated from the high resistance semiconductor region 23. That is, the surface local semiconductor region 26 and the high resistance semiconductor region 23 are separated by the RESURF layer 25. The impurity dose in the surface local semiconductor region 26 is about 2 to 2.7 × 10 12 cm −2 integrated with the dose of the RESURF layer 25. The surface local semiconductor region 26 is formed to a depth of 2 μm or less from the surface of the semiconductor substrate 29. The depth of the surface local semiconductor region 26 is constant from one end on the center region side to the other end on the anti-center region side.

チャネルストッパ領域２４は、終端領域の周縁を一巡して形成されており、チャネルストッパ電極３２に電気的に接続している。チャネルストッパ電極３２は、カソード電極２１と同電位に固定されており、終端領域の電位を安定させている。終端領域の半導体基板２０の表面は、絶縁膜３４で被覆されている。   The channel stopper region 24 is formed around the periphery of the termination region and is electrically connected to the channel stopper electrode 32. The channel stopper electrode 32 is fixed to the same potential as the cathode electrode 21 and stabilizes the potential of the termination region. The surface of the semiconductor substrate 20 in the termination region is covered with an insulating film 34.

次に、半導体装置１０の特徴を説明する。
半導体装置１０では、不純物濃度が薄いリサーフ層２５がアノード領域２７よりも深く形成されているので、アノード領域２７の周縁のコーナー部１Ａが高抵抗半導体領域２３に完全に露出していない。このため、半導体装置１０では、アノード領域２７の周縁のコーナー部１Ａにおける電界集中が緩和されている。この結果、電界が最も集中する箇所が、アノード領域２７の周縁のコーナー部１Ａからリサーフ層２５の周縁のコーナー部１Ｂに移動する。
半導体装置１０がターンオフする過渡期間では、高抵抗半導体領域２３に蓄積していた多量のホール（正孔）は、アノード電極３６に向けて移動する。このとき、多くのホールは、電界が集中するリサーフ層２５の周縁のコーナー部１Ｂに集中する。 Next, features of the semiconductor device 10 will be described.
In the semiconductor device 10, since the RESURF layer 25 having a low impurity concentration is formed deeper than the anode region 27, the corner portion 1 </ b> A at the periphery of the anode region 27 is not completely exposed to the high resistance semiconductor region 23. For this reason, in the semiconductor device 10, the electric field concentration in the corner portion 1 </ b> A at the periphery of the anode region 27 is reduced. As a result, the portion where the electric field is most concentrated moves from the peripheral corner portion 1A of the anode region 27 to the peripheral corner portion 1B of the RESURF layer 25.
During the transition period in which the semiconductor device 10 is turned off, a large amount of holes accumulated in the high resistance semiconductor region 23 move toward the anode electrode 36. At this time, many holes concentrate on the corner portion 1B at the periphery of the RESURF layer 25 where the electric field concentrates.

ターンオフする過渡期間では、半導体装置１０が接続している配線のインダクタンス成分等に基づいて、半導体装置１０に高いサージ電圧が加わることがある。このサージ電圧が大きいと、リサーフ層２５の周縁のコーナー部１Ｂに過剰なホールが集中し、アバランシェ現象が発生する。
図１（ｂ）に示すように、リサーフ層２５の周縁のコーナー部１Ｂでアバランシェ現象が発生すると、終端領域のチャージバランスが崩れ、横方向に伸展していた空乏層（破線で示す）が収縮する。このとき、半導体装置１０では、表面局所半導体領域２６が電位を固定化するので、空乏層の収縮が表面局所半導体領域２６の周縁で抑えられる。したがって、アバランシェ現象が発生した直後においても、空乏層はある程度の広がりを維持することができ、チャージバランスの崩れが抑えられ、ダイナミック特性が大幅に改善する。 In the transient period in which the semiconductor device 10 is turned off, a high surge voltage may be applied to the semiconductor device 10 based on the inductance component of the wiring to which the semiconductor device 10 is connected. When this surge voltage is large, excessive holes concentrate on the corner portion 1B on the periphery of the RESURF layer 25, and an avalanche phenomenon occurs.
As shown in FIG. 1B, when an avalanche phenomenon occurs at the corner portion 1B at the periphery of the RESURF layer 25, the charge balance in the termination region is lost, and the depletion layer (shown by a broken line) extending in the lateral direction contracts. To do. At this time, in the semiconductor device 10, since the surface local semiconductor region 26 fixes the potential, the contraction of the depletion layer is suppressed at the periphery of the surface local semiconductor region 26. Therefore, even immediately after the occurrence of the avalanche phenomenon, the depletion layer can maintain a certain extent, the charge balance can be prevented from being lost, and the dynamic characteristics can be greatly improved.

以下、いくつかの変形例を説明する。以下の変形例の半導体装置では、図１の半導体装置１０と実質的に同一の構成要素に関しては同一符号を付し、その説明を省略することがある。
図２に、半導体装置１１の要部縦断面図を模式的に示す。
半導体装置１１は、リサーフ層１２５がアノード領域２７の周縁のコーナー部を被覆していることを特徴としている。リサーフ層１２５がアノード領域２７の周縁のコーナー部を被覆していると、アノード領域２７の周縁のコーナー部の電界集中をさらに緩和することができる。 Hereinafter, some modified examples will be described. In the semiconductor device of the following modification, the same reference numerals are given to substantially the same components as those of the semiconductor device 10 in FIG. 1 and the description thereof may be omitted.
FIG. 2 schematically shows a longitudinal sectional view of a main part of the semiconductor device 11.
The semiconductor device 11 is characterized in that the RESURF layer 125 covers the corner portion of the periphery of the anode region 27. When the RESURF layer 125 covers the corner portion on the periphery of the anode region 27, electric field concentration at the corner portion on the periphery of the anode region 27 can be further reduced.

図３に、半導体装置１２の要部縦断面図を模式的に示す。
半導体装置１２では、表面局所半導体領域１２６が、中心領域側に配置されている第１表面局所半導体領域１２６ａと反中心領域側に配置されている第２表面局所半導体領域１２６ｂを有している。第１表面局所半導体領域１２６ａの不純物濃度は、第２表面局所半導体領域１２６ｂの不純物濃度よりも濃い。この結果、表面局所半導体領域１２６の不純物濃度が、中心領域側から反中心領域側に向けて減少している。具体的には、第１表面局所半導体領域１２６ａの不純物のドーズ量は、リサーフ層２５のドーズ量と積算して約2〜2.7×1012cm-2であり、第２表面局所半導体領域１２６ｂの不純物のドーズ量は、リサーフ層２５のドーズ量と積算して約1〜1.5×1012cm-2である。
不純物濃度の分布が上記の状態で形成されていると、アバランシェ現象が発生したときの空乏層の収縮は、さらにゆっくりと進行するようになる。この結果、半導体装置１２では、急激な耐圧低下がさらに抑制され、ダイナミック特性がさらに改善される。 FIG. 3 schematically shows a longitudinal sectional view of a main part of the semiconductor device 12.
In the semiconductor device 12, the surface local semiconductor region 126 includes a first surface local semiconductor region 126a disposed on the center region side and a second surface local semiconductor region 126b disposed on the side opposite to the center region. The impurity concentration of the first surface local semiconductor region 126a is higher than the impurity concentration of the second surface local semiconductor region 126b. As a result, the impurity concentration of the surface local semiconductor region 126 decreases from the center region side toward the anti-center region side. Specifically, the impurity dose of the first surface local semiconductor region 126a is approximately 2 to 2.7 × 10 12 cm −2 integrated with the dose of the RESURF layer 25, and the second surface local semiconductor region 126b The dose amount of impurities is about 1 to 1.5 × 10 12 cm −2 in total with the dose amount of the RESURF layer 25.
When the impurity concentration distribution is formed in the above-described state, the depletion layer contracts more slowly when the avalanche phenomenon occurs. As a result, in the semiconductor device 12, the rapid breakdown voltage is further suppressed, and the dynamic characteristics are further improved.

図４に、半導体装置１３の要部縦断面図を模式的に示す。
半導体装置１３では、リサーフ層２５内に複数の表面局所半導体領域２２６が形成されている。表面局所半導体領域２２６は、平面視したときに、中心領域の周囲をリサーフ層２５に沿って一巡して形成されている。各表面局所半導体領域２２６ａ、２２６ｂ、２２６ｃの不純物のドーズ量は、リサーフ層２５のドーズ量と積算して2.7×1012cm-2以下である。
表面局所半導体領域２２６が分散して形成されていると、アバランシェ現象が発生したときの空乏層の収縮が、多段的にゆっくりと進行するようになる。この結果、半導体装置１３では、急激な耐圧低下がさらに抑制され、ダイナミック特性がさらに改善される。 FIG. 4 schematically shows a longitudinal sectional view of the main part of the semiconductor device 13.
In the semiconductor device 13, a plurality of surface local semiconductor regions 226 are formed in the RESURF layer 25. The surface local semiconductor region 226 is formed around the center region along the RESURF layer 25 when viewed in plan. The impurity dose of each surface local semiconductor region 226a, 226b, 226c is 2.7 × 10 12 cm −2 or less integrated with the dose of RESURF layer 25.
When the surface local semiconductor regions 226 are formed in a dispersed manner, the contraction of the depletion layer when the avalanche phenomenon occurs slowly proceeds in a multistage manner. As a result, in the semiconductor device 13, the rapid breakdown voltage is further suppressed, and the dynamic characteristics are further improved.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described above in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
Further, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

（ａ）実施例の半導体装置の要部縦断面図を模式的に示す。（ｂ）アバランシェ現象が発生したときの空乏層の状態を示す。(A) The principal part longitudinal cross-sectional view of the semiconductor device of an Example is shown typically. (B) The state of the depletion layer when the avalanche phenomenon occurs. 第１の変形例の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the semiconductor device of the 1st modification is typically shown. 第２の変形例の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the semiconductor device of a 2nd modification is typically shown. 第３の変形例の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the semiconductor device of the 3rd modification is typically shown. 従来の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the conventional semiconductor device is shown typically.

符号の説明Explanation of symbols

２０：半導体基板
２１：カソード電極
２２：カソード領域
２３：高抵抗半導体領域
２４：チャネルストッパ領域
２５：リサーフ層
２６、１２６、２２６：表面局所半導体領域
２７：アノード領域
３２：チャネルストッパ電極
３６：アノード電極 20: Semiconductor substrate 21: Cathode electrode 22: Cathode region 23: High resistance semiconductor region 24: Channel stopper region 25: RESURF layer 26, 126, 226: Surface local semiconductor region 27: Anode region 32: Channel stopper electrode 36: Anode electrode

Claims (5)

中心領域とその中心領域の周囲に形成されている終端領域に区画されている半導体基板を有する半導体装置であって、
中心領域の半導体基板の表面部分に形成されており、半導体基板の表面に形成されている表面電極に電気的に接続しているとともに第１導電型の不純物を含む表面半導体領域と、
終端領域の半導体基板の表面部分の少なくとも一部に形成されており、一端が前記表面半導体領域の周縁に接しているとともに第１導電型の不純物を含むリサーフ層と、
前記リサーフ層内の半導体基板の表面部分の少なくとも一部に形成されており、第１導電型の不純物を含む表面局所半導体領域を備えており、
前記リサーフ層は、前記表面半導体領域よりも深く形成されており、
前記リサーフ層の不純物濃度は、前記表面半導体領域の不純物濃度よりも薄く、
前記表面局所半導体領域の不純物濃度は、前記リサーフ層の不純物濃度よりも濃いことを特徴とする半導体装置。 A semiconductor device having a semiconductor substrate partitioned into a central region and a termination region formed around the central region,
A surface semiconductor region formed on a surface portion of the semiconductor substrate in the central region, electrically connected to a surface electrode formed on the surface of the semiconductor substrate and containing a first conductivity type impurity;
A resurf layer formed on at least a part of the surface portion of the semiconductor substrate in the termination region, one end of which is in contact with the peripheral edge of the surface semiconductor region and containing a first conductivity type impurity;
Formed on at least a part of the surface portion of the semiconductor substrate in the RESURF layer, and includes a surface local semiconductor region containing an impurity of the first conductivity type;
The RESURF layer is formed deeper than the surface semiconductor region,
The impurity concentration of the RESURF layer is thinner than the impurity concentration of the surface semiconductor region,
The semiconductor device according to claim 1, wherein an impurity concentration of the surface local semiconductor region is higher than an impurity concentration of the RESURF layer. 前記リサーフ層は、前記表面半導体領域の周縁のコーナー部を被覆していることを特徴とする請求項１の半導体装置。   The semiconductor device according to claim 1, wherein the RESURF layer covers a corner portion of a peripheral edge of the surface semiconductor region. 前記表面局所半導体領域の不純物濃度は、中心領域側から反中心領域側に向けて減少していることを特徴とする請求項１又は２の半導体装置。   3. The semiconductor device according to claim 1, wherein the impurity concentration of the surface local semiconductor region decreases from the central region side toward the anti-central region side. 前記表面局所半導体領域は、中心領域側に配置されている第１表面局所半導体領域と反中心領域側に配置されている第２表面局所半導体領域を有しており、
第１表面局所半導体領域の不純物濃度は、第２表面局所半導体領域の不純物濃度よりも濃いことを特徴とする請求項３の半導体装置。 The surface local semiconductor region has a first surface local semiconductor region disposed on the center region side and a second surface local semiconductor region disposed on the anti-center region side,
4. The semiconductor device according to claim 3, wherein the impurity concentration of the first surface local semiconductor region is higher than the impurity concentration of the second surface local semiconductor region. 前記表面局所半導体領域と前記表面半導体領域は、前記リサーフ層によって隔てられていることを特徴とする請求項１〜４のいずれかの半導体装置。   The semiconductor device according to claim 1, wherein the surface local semiconductor region and the surface semiconductor region are separated by the RESURF layer.
JP2006331994A 2006-12-08 2006-12-08 Semiconductor device Pending JP2008147362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006331994A JP2008147362A (en) 2006-12-08 2006-12-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331994A JP2008147362A (en) 2006-12-08 2006-12-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008147362A true JP2008147362A (en) 2008-06-26

Family

ID=39607213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331994A Pending JP2008147362A (en) 2006-12-08 2006-12-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008147362A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151143A (en) * 2011-01-14 2012-08-09 Toyota Motor Corp Semiconductor device
WO2013046908A1 (en) * 2011-09-28 2013-04-04 三菱電機株式会社 Semiconductor device
JP2014204038A (en) * 2013-04-08 2014-10-27 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2014530485A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Edge termination structure using recesses for edge termination elements
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Schottky diode with recess for element of junction barrier array
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
JP2019054170A (en) * 2017-09-15 2019-04-04 株式会社東芝 Semiconductor device
JP2020198325A (en) * 2019-05-30 2020-12-10 株式会社豊田中央研究所 Nitride semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012151143A (en) * 2011-01-14 2012-08-09 Toyota Motor Corp Semiconductor device
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
JP2014530485A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Edge termination structure using recesses for edge termination elements
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． Schottky diode with recess for element of junction barrier array
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
JP5676002B2 (en) * 2011-09-28 2015-02-25 三菱電機株式会社 Semiconductor device
JPWO2013046908A1 (en) * 2011-09-28 2015-03-26 三菱電機株式会社 Semiconductor device
CN103703565A (en) * 2011-09-28 2014-04-02 三菱电机株式会社 Semiconductor device
US9202940B2 (en) 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
WO2013046908A1 (en) * 2011-09-28 2013-04-04 三菱電機株式会社 Semiconductor device
DE112012004043B4 (en) 2011-09-28 2018-03-22 Mitsubishi Electric Corporation Semiconductor device
JP2014204038A (en) * 2013-04-08 2014-10-27 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2019054170A (en) * 2017-09-15 2019-04-04 株式会社東芝 Semiconductor device
JP2020198325A (en) * 2019-05-30 2020-12-10 株式会社豊田中央研究所 Nitride semiconductor device and manufacturing method thereof
JP7298307B2 (en) 2019-05-30 2023-06-27 株式会社豊田中央研究所 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Similar Documents

Publication Publication Date Title
JP2008147362A (en) Semiconductor device
US9887285B1 (en) Semiconductor device
JP4980126B2 (en) Circuit device having freewheeling diode
CN107887382B (en) Semiconductor device and method for forming semiconductor device
US20120068220A1 (en) Reverse conducting-insulated gate bipolar transistor
JP6416062B2 (en) Semiconductor device
JP2009033036A (en) Semiconductor device, and electric circuit device using same
US8334581B2 (en) Semiconductor device exhibiting withstand voltages in the forward and reverse directions
JP2008103529A (en) Semiconductor device
JP2014063980A (en) Semiconductor device
JP2008227238A (en) Semiconductor device
JP2009117634A (en) Semiconductor device
JP2010135646A (en) Semiconductor device
JP2007324539A (en) Trench type insulating gate semiconductor device
JP2008227239A (en) Semiconductor device
JP2014204038A (en) Semiconductor device and manufacturing method of the same
JP2023022141A (en) Semiconductor device and power module
CN114361238A (en) Silicon carbide device having clamping regions in well regions and transistor cells
JP5420711B2 (en) Circuit device with freewheeling diode
CN113327981B (en) Semiconductor device having insulated gate transistor cell and rectifying junction
JP5663075B2 (en) CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE
JP2008244312A (en) Semiconductor apparatus
JP2008227237A (en) Semiconductor device
US7071503B2 (en) Semiconductor structure with a switch element and an edge element
JP7326991B2 (en) switching element