JP2008227239A

JP2008227239A - Semiconductor device

Info

Publication number: JP2008227239A
Application number: JP2007064869A
Authority: JP
Inventors: Takashi Suzuki; 隆司鈴木; Masayasu Ishiko; 雅康石子; Jun Saito; 順斎藤; Takeshi Nishiwaki; 剛西脇
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2008-09-25

Abstract

<P>PROBLEM TO BE SOLVED: To improve dynamic characteristics of a semiconductor device. <P>SOLUTION: The semiconductor device 10 comprises: a center region where a MOSFET is incorporated; and a terminal region formed around the center region. The center region comprises: a body region 27 formed on the surface of the center region; a contact region 26 formed in the body region 27; a source electrode 36 electrically connected to the contact region 26; and an insulator region 28 formed between the contact region 26 arranged at the furthest terminal side and the terminal region. The insulator region 28 is in contact with the side of the contact region 26. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

半導体装置は、回路素子が作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。中心領域には、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulated Gate Bipolar Transistor）、ダイオードなどの回路素子が形成されている。終端領域は、中心領域の周囲を一巡して設けられており、回路素子が非導通状態のときに中心領域から終端領域の周縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。 The semiconductor device includes a central region in which circuit elements are formed and a termination region provided around the central region. In the central region, circuit elements such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), and diodes are formed. The termination region is provided around the center region and includes a termination structure for extending a depletion layer from the center region toward the periphery of the termination region when the circuit element is in a non-conductive state. The termination structure bears the voltage applied to the circuit element in the lateral direction, and is required to improve the breakdown voltage of the semiconductor device.

以下、終端構造にリサーフ層が設けられている半導体装置であって、回路素子がMOSFETの場合を例に説明する。本明細書で開示される技術は、リサーフ層以外の種類の終端構造であってもよく、例えば終端構造がガードリングであってもよい。また、本明細書で開示される技術は、MOSFET以外の種類の回路素子であってもよく、例えば回路素子がIGBT又はダイオードであってもよい。以下の説明は、本明細書で開示される技術がリサーフ層とMOSFETのみに適用されることを意図するものではない。
図３に、従来の半導体装置１００の要部縦断面図を模式的に示す。半導体装置１００は、回路素子が作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。図３は、中心領域と終端領域の境界近傍を示している。 Hereinafter, a semiconductor device in which the RESURF layer is provided in the termination structure and the circuit element is a MOSFET will be described as an example. The technique disclosed in this specification may be a termination structure of a type other than the RESURF layer. For example, the termination structure may be a guard ring. Further, the technology disclosed in the present specification may be a type of circuit element other than a MOSFET. For example, the circuit element may be an IGBT or a diode. The following description is not intended to apply the technique disclosed herein only to the RESURF layer and the MOSFET.
FIG. 3 schematically shows a longitudinal sectional view of a main part of a conventional semiconductor device 100. The semiconductor device 100 includes a central region in which circuit elements are formed and a termination region provided around the central region. FIG. 3 shows the vicinity of the boundary between the central region and the terminal region.

半導体装置１００は、半導体基板１２０の裏面を被覆しているドレイン電極１２１と、半導体基板１２０の裏面に設けられているｎ^＋型のドレイン領域１２２と、そのドレイン領域１２２上に設けられているｎ⁻型のドリフト領域１２３を備えている。半導体装置１００はさらに、中心領域の表面に設けられているｐ型のボディ領域１２７と、そのボディ領域１２７内に設けられているｐ^＋型のコンタクト領域１２６と、そのコンタクト領域１２６に電気的に接続されているソース電極１３６を備えている。ソース電極１３６は、半導体基板１２０の表面上に設けられており、コンタクト領域１２６を介してボディ領域１２７に電気的に接続されている。
半導体装置１００はさらに、終端領域の表面に設けられているｐ⁻型のリサーフ層１２５とｎ^＋型のチャネルストッパ領域１２４を備えている。リサーフ層１２５は、一端がボディ領域１２７の側面に接している。チャネルストッパ領域１２４は、半導体基板１２０の表面上に設けられているチャネルストッパ電極１３２に電気的に接続されている。チャネルストッパ電極１３２は、ドレイン電極１２１と同電位に固定されており、終端領域の電位を安定させている。終端領域の半導体基板１２０の表面は、絶縁膜１３４で被覆されている。
この種の半導体装置は、特許文献１及び特許文献２に開示されている。 The semiconductor device 100 includes a drain electrode 121 covering the back surface of the semiconductor substrate 120, an n ⁺ -type drain region 122 provided on the back surface of the semiconductor substrate 120, and an n provided on the drain region 122. ^A -type drift region 123 is provided. The semiconductor device 100 further includes a p-type body region 127 provided on the surface of the central region, a p ⁺ -type contact region 126 provided in the body region 127, and the contact region 126 electrically. A source electrode 136 is connected. The source electrode 136 is provided on the surface of the semiconductor substrate 120 and is electrically connected to the body region 127 through the contact region 126.
The semiconductor device 100 further includes a p ⁻ type resurf layer 125 and an n ⁺ type channel stopper region 124 provided on the surface of the termination region. One end of the RESURF layer 125 is in contact with the side surface of the body region 127. The channel stopper region 124 is electrically connected to a channel stopper electrode 132 provided on the surface of the semiconductor substrate 120. The channel stopper electrode 132 is fixed to the same potential as the drain electrode 121 and stabilizes the potential of the termination region. The surface of the semiconductor substrate 120 in the termination region is covered with an insulating film 134.
This type of semiconductor device is disclosed in Patent Document 1 and Patent Document 2.

特開平８−３１６４８０JP-A-8-316480 特開平３−９４４６９JP-A-3-94469

この種の半導体装置１００では、半導体装置１００がオンからオフに切換わるまでの過渡期間（以下、ターンオフする過渡期間という）の特性、あるいは半導体装置１００がオフからオンに切換わるまでの過渡期間（ターンオンする過渡期間という）の特性を改善する技術が望まれている。これらの過渡期間の特性（ダイナミック特性という）は、キャリアの挙動に支配されている。
半導体装置１００がオフしているときは、空乏層がリサーフ層１２５の周縁を越えてドリフト領域１２３の広い範囲に広がっている。半導体装置１００では、リサーフ層１２５の周縁のコーナー部１２５ａがドリフト領域１２３に露出しており、このコーナー部１２５ａで電界が集中し易い。このため、半導体装置１００がターンオフする過渡期間において、高いサージ電圧が半導体装置１００に加わると、リサーフ層１２５のコーナー部１２５ａの電界が強くなる。このため、コーナー部１２５ａでアバランシェ現象が発生し、終端領域のチャージバランスが大きく崩れ、空乏層が中心領域側に向けて収縮する。空乏層が収縮すると、ボディ領域１２７のコーナー部１２７ａで電界が集中するようになる。このボディ領域１２７のコーナー部１２７ａでアバランシェ現象が発生すると、次にコンタクト領域１２６のコーナー部１２６ａで電界が集中するようになる。このように、ターンオフする過渡期間では、電界の集中する箇所が次々に変化し、最終的にコンタクト領域１２６のコーナー部１２６ａで電界が集中する。したがって、このコンタクト領域１２６のコーナー部１２６ａでアバランシェ現象の発生を抑制できれば、半導体装置１００のダイナミック特性を向上させることができる。 In this type of semiconductor device 100, characteristics of a transient period until the semiconductor device 100 is switched from on to off (hereinafter referred to as a transient period during which the semiconductor device 100 is turned off) or a transient period until the semiconductor device 100 switches from off to on ( A technique for improving the characteristics of the transient period during which the turn-on is performed is desired. These transient characteristics (called dynamic characteristics) are governed by carrier behavior.
When the semiconductor device 100 is off, the depletion layer extends beyond the periphery of the RESURF layer 125 over a wide range of the drift region 123. In the semiconductor device 100, the corner portion 125a at the periphery of the RESURF layer 125 is exposed to the drift region 123, and the electric field tends to concentrate at the corner portion 125a. For this reason, when a high surge voltage is applied to the semiconductor device 100 during the transition period in which the semiconductor device 100 is turned off, the electric field at the corner portion 125a of the RESURF layer 125 becomes strong. For this reason, an avalanche phenomenon occurs in the corner portion 125a, the charge balance of the termination region is greatly collapsed, and the depletion layer contracts toward the central region side. When the depletion layer contracts, the electric field concentrates at the corner portion 127a of the body region 127. When an avalanche phenomenon occurs at the corner portion 127a of the body region 127, the electric field is concentrated at the corner portion 126a of the contact region 126 next. In this way, in the transition period in which the turn-off is performed, the location where the electric field concentrates changes one after another, and finally the electric field concentrates at the corner portion 126a of the contact region 126. Therefore, if the occurrence of the avalanche phenomenon can be suppressed at the corner portion 126a of the contact region 126, the dynamic characteristics of the semiconductor device 100 can be improved.

本発明は、コンタクト領域のコーナー部における電界集中に対して対策することによって、ダイナミック特性が改善された半導体装置を提供することを目的としている。 An object of the present invention is to provide a semiconductor device with improved dynamic characteristics by taking measures against electric field concentration in a corner portion of a contact region.

本明細書で開示される技術は、コンタクト領域のコーナー部における電界集中に対して対策するために、その近傍に絶縁体領域を設けることを特徴とする。絶縁体領域が設けられていると、絶縁体領域に強い電界が加わるので、その周囲に存在するコンタクト領域のコーナー部の電界集中が緩和される。このため、コンタクト領域のコーナー部では、アバランシェ現象の発生が抑制される。この結果、半導体装置のダイナミック特性が改善される。 The technique disclosed in this specification is characterized in that an insulator region is provided in the vicinity thereof in order to take measures against electric field concentration in the corner portion of the contact region. When the insulator region is provided, a strong electric field is applied to the insulator region, so that the electric field concentration at the corner portion of the contact region existing around the insulator region is alleviated. For this reason, the occurrence of the avalanche phenomenon is suppressed in the corner portion of the contact region. As a result, the dynamic characteristics of the semiconductor device are improved.

本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。中心領域は、中心領域の表面に設けられている半導体領域と、その半導体領域領域内に設けられているコンタクト領域と、そのコンタクト領域に電気的に接続されている表面電極と、絶縁体領域を備えている。コンタクト領域は、半導体領域と同一導電型の不純物を半導体領域よりも高濃度に含んでいる。絶縁体領域は、最も終端領域側に配置されているコンタクト領域と終端領域の間に設けられており、前記コンタクト領域の側面に接している。
ここで、「半導体領域」とは、MOSFET及びIGBTの「ボディ領域」の他に、ダイオードの「カソード領域」、あるいはそれらに等価な半導体領域を含む。
上記の半導体装置では、コンタクト領域の側面に接して絶縁体領域が設けられているので、その周囲に存在するコンタクト領域のコーナー部の電界集中が緩和される。このため、コンタクト領域のコーナー部では、アバランシェ現象の発生が抑制される。この結果、半導体装置のダイナミック特性が改善される。 The semiconductor device disclosed in this specification includes a central region in which circuit elements are formed, and a termination region provided around the central region. The central region includes a semiconductor region provided on the surface of the central region, a contact region provided in the semiconductor region region, a surface electrode electrically connected to the contact region, and an insulator region. I have. The contact region contains an impurity having the same conductivity type as that of the semiconductor region at a higher concentration than the semiconductor region. The insulator region is provided between the contact region and the termination region arranged closest to the termination region, and is in contact with the side surface of the contact region.
Here, the “semiconductor region” includes not only the “body region” of the MOSFET and IGBT but also the “cathode region” of the diode or a semiconductor region equivalent to them.
In the semiconductor device described above, since the insulator region is provided in contact with the side surface of the contact region, the electric field concentration at the corner portion of the contact region existing around the insulator region is alleviated. For this reason, the occurrence of the avalanche phenomenon is suppressed in the corner portion of the contact region. As a result, the dynamic characteristics of the semiconductor device are improved.

絶縁体領域は、コンタクト領域の側方の位置からコンタクト領域よりも深い位置にまで設けられていることが好ましい。
この形態では、コンタクト領域のコーナー部が絶縁体領域に接することができる。したがって、コンタクト領域のコーナー部における電界集中に対して効果的に対策することができ、半導体装置のダイナミック特性が顕著に改善される。 The insulator region is preferably provided from a position on the side of the contact region to a position deeper than the contact region.
In this embodiment, the corner portion of the contact region can be in contact with the insulator region. Therefore, it is possible to effectively take measures against electric field concentration at the corner portion of the contact region, and the dynamic characteristics of the semiconductor device are remarkably improved.

終端領域には、リサーフ層が設けられていてもよい。リサーフ層は、終端領域の表面に設けられており、一端が前記半導体領域の側面に接しており、半導体領域と同一導電型の不純物を半導体領域よりも低濃度に含んでいる。
終端領域にリサーフ層が設けられている場合は、絶縁体領域が、リサーフ層の拡散深さの半分以下であることが好ましい。この場合、半導体装置のダイナミック特性が改善されることが、本発明者らの検討によって確認されている。 A RESURF layer may be provided in the termination region. The RESURF layer is provided on the surface of the termination region, one end is in contact with the side surface of the semiconductor region, and contains impurities having the same conductivity type as the semiconductor region at a lower concentration than the semiconductor region.
In the case where the RESURF layer is provided in the termination region, the insulator region is preferably less than half the diffusion depth of the RESURF layer. In this case, the inventors have confirmed that the dynamic characteristics of the semiconductor device are improved.

本明細書で開示される半導体装置によると、終端領域でアバランシェ現象が発生したときに、コンタクト領域のコーナー部における電界集中に対策することによって、ダイナミック特性を大幅に改善することができる。 According to the semiconductor device disclosed in this specification, when an avalanche phenomenon occurs in the termination region, the dynamic characteristics can be significantly improved by taking measures against electric field concentration in the corner portion of the contact region.

本明細書で開示される技術の好ましい特徴を列記する。
（第１特徴）
中心領域に形成される回路素子には、MOSFET、ダイオード、IGBT、UMOS、DMOS、トレンチIGBTなどが含まれる。
（第２特徴）
絶縁体領域は、ボディ領域の不純物とリサーフ層の不純物が重複して導入されている範囲の一部に設けられている。
（第３特徴）
終端構造には、リサーフ層、ガードリングなどが含まれる。 Preferred features of the technology disclosed in this specification are listed.
(First feature)
Circuit elements formed in the central region include MOSFET, diode, IGBT, UMOS, DMOS, trench IGBT, and the like.
(Second feature)
The insulator region is provided in a part of a range where the impurity of the body region and the impurity of the RESURF layer are introduced in an overlapping manner.
(Third feature)
The termination structure includes a RESURF layer, a guard ring, and the like.

以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図１に、半導体装置１０の要部縦断面図を模式的に示す。半導体装置１０は、縦型のMOSFTが作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。図１は、中心領域と終端領域の境界近傍を示している。中心領域に作り込まれている縦型のMOSFTは、電流の導通状態と非導通状態を経時的に切替えるための構造である。中心領域は、半導体基板２０の中心側に区画されている。終端領域は、中心領域を一巡して半導体基板２０の周囲に区画されている。終端領域は、中心領域のMOSFTに加わる電圧を横方向で負担している。 Embodiments will be described below with reference to the drawings. In the following embodiments, an example in which silicon is used as a semiconductor material will be described. However, a semiconductor material such as silicon carbide, gallium arsenide, or gallium nitride may be used instead.
FIG. 1 schematically shows a longitudinal sectional view of a main part of the semiconductor device 10. The semiconductor device 10 includes a central region in which a vertical MOSFT is formed and a termination region provided around the central region. FIG. 1 shows the vicinity of the boundary between the central region and the terminal region. The vertical MOSFT built in the center region has a structure for switching a current conduction state and a non-conduction state with time. The central region is partitioned on the center side of the semiconductor substrate 20. The termination region is partitioned around the semiconductor substrate 20 around the central region. The termination region bears a voltage applied to the MOSFT in the central region in the lateral direction.

半導体装置１０は、半導体基板２０の裏面を被覆しているドレイン電極２１を備えている。ドレイン電極２１には、アルミニウムが用いられている。半導体装置１０はさらに、半導体基板２０の裏面に設けられているｎ^＋型のドレイン領域２２と、そのドレイン領域２２上に設けられているｎ⁻型のドリフト領域２３を備えている。ドレイン領域２２とドリフト領域２３の不純物には、リンが用いられている。ドレイン電極２１とドレイン領域２２とドリフト領域２３は、半導体基板２０の全体に亘って形成されており、中心領域と終端領域に連続して形成されている。 The semiconductor device 10 includes a drain electrode 21 that covers the back surface of the semiconductor substrate 20. Aluminum is used for the drain electrode 21. The semiconductor device 10 further includes an n ⁺ -type drain region 22 provided on the back surface of the semiconductor substrate 20 and an n ⁻ -type drift region 23 provided on the drain region 22. Phosphorus is used as an impurity in the drain region 22 and the drift region 23. The drain electrode 21, the drain region 22, and the drift region 23 are formed over the entire semiconductor substrate 20, and are formed continuously from the center region and the termination region.

半導体装置１０はさらに、中心領域の半導体基板２０の表面に設けられているｐ型のボディ領域２７（半導体領域の一例）と、そのボディ領域２７内に設けられているｐ^＋型のコンタクト領域２６と、そのコンタクト領域２６に電気的に接続されているソース電極３６（表面電極の一例）と、絶縁体領域２８を備えている。ボディ領域２７とコンタクト領域２６の不純物にはボロンが用いられている。ソース電極３６は、半導体基板２０の表面上に設けられており、コンタクト領域２６を介してボディ領域２７に電気的に接続されている。ソース電極３６は、材料にアルミニウム、銅、又はそれらが積層した積層電極などの導電性材料が用いられている。絶縁体領域２８は、材料に熱酸化膜とCVD酸化シリコンを組合せた絶縁材料、又はシリカビーズなどの絶縁材料が用いられている。絶縁体領域２８は、半導体基板２０の表面からトレンチを加工する工程と、そのトレンチの内壁を熱酸化する工程と、熱酸化した後のトレンチ内にCVD酸化シリコンを埋込む工程を実施することによって形成することができる。CVD酸化シリコンを埋込む工程に代えて、トレンチ内にシリカビーズを充填してもよい。
コンタクト領域２６は、図示しない中心領域内に複数個が設けられている。例えば、中心領域にトレンチゲート電極が設けられている場合は、各トレンチゲート電極間に設けられている。図１には、最も終端領域側に配置されているコンタクト領域２６が図示されている。
絶縁体領域２８は、コンタクト領域２６と終端領域の間に設けられており、コンタクト領域２６の側面に接している。絶縁体領域２８は、平面視したときに、コンタクト領域２６と終端領域の間に沿って中心領域の周囲を一巡している。絶縁体領域２８は、半導体基板２０の表面から深部に向けて伸びている。絶縁体領域２８は、コンタクト領域２６の側方の位置からコンタクト領域２６よりも深い位置にまで設けられている。絶縁体領域２８の深さＤ２８は、コンタクト領域２６の深さよりも大きい。 The semiconductor device 10 further includes a p-type body region 27 (an example of a semiconductor region) provided on the surface of the semiconductor substrate 20 in the central region, and a p ⁺ -type contact region 26 provided in the body region 27. A source electrode 36 (an example of a surface electrode) electrically connected to the contact region 26, and an insulator region 28. Boron is used as an impurity in the body region 27 and the contact region 26. The source electrode 36 is provided on the surface of the semiconductor substrate 20 and is electrically connected to the body region 27 through the contact region 26. The source electrode 36 is made of a conductive material such as aluminum, copper, or a laminated electrode obtained by laminating them. The insulator region 28 is made of an insulating material in which a thermal oxide film and CVD silicon oxide are combined as materials, or an insulating material such as silica beads. The insulator region 28 is formed by performing a step of processing a trench from the surface of the semiconductor substrate 20, a step of thermally oxidizing the inner wall of the trench, and a step of embedding CVD silicon oxide in the trench after thermal oxidation. Can be formed. Instead of the step of burying CVD silicon oxide, silica beads may be filled in the trench.
A plurality of contact regions 26 are provided in a central region (not shown). For example, when a trench gate electrode is provided in the central region, it is provided between the trench gate electrodes. FIG. 1 shows the contact region 26 arranged on the most end region side.
The insulator region 28 is provided between the contact region 26 and the termination region, and is in contact with the side surface of the contact region 26. The insulator region 28 makes a round around the center region between the contact region 26 and the termination region when seen in a plan view. The insulator region 28 extends from the surface of the semiconductor substrate 20 toward the deep portion. The insulator region 28 is provided from a position on the side of the contact region 26 to a position deeper than the contact region 26. The depth D28 of the insulator region 28 is larger than the depth of the contact region 26.

半導体装置１０はさらに、終端領域の半導体基板２０の表面の一部に設けられているｐ⁻型のリサーフ層２５とｎ⁺型のチャネルストッパ領域２４を備えている。リサーフ層２５の不純物には、ボロンが用いられている。チャネルストッパ領域２４の不純物には、リンが用いられている。 The semiconductor device 10 further includes a p ⁻ type resurf layer 25 and an n ⁺ type channel stopper region 24 provided on a part of the surface of the semiconductor substrate 20 in the termination region. Boron is used as the impurity of the RESURF layer 25. Phosphorus is used as an impurity in the channel stopper region 24.

リサーフ層２５は、一端がボディ領域２７の側面に接しており、他端がチャネルストッパ領域２４から離反している。リサーフ層２５とチャネルストッパ領域２４は、ドリフト領域２３によって隔てられている。リサーフ層２５は、平面視したときに、中心領域の周囲を一巡して形成されている。リサーフ層２５の不純物濃度は、ボディ領域２７の不純物濃度よりも薄い。 One end of the RESURF layer 25 is in contact with the side surface of the body region 27, and the other end is separated from the channel stopper region 24. The RESURF layer 25 and the channel stopper region 24 are separated by the drift region 23. The RESURF layer 25 is formed around the center region when viewed in plan. The impurity concentration of the RESURF layer 25 is lower than the impurity concentration of the body region 27.

チャネルストッパ領域２４は、平面視したときに、終端領域の周縁に沿って中心領域を一巡して形成されている。チャネルストッパ領域２４は、チャネルストッパ電極３２に電気的に接続されている。チャネルストッパ電極３２は、ドレイン電極２１と同電位に固定されており、終端領域の電位を安定させている。終端領域の半導体基板２０の表面は、絶縁膜３４で被覆されている。 The channel stopper region 24 is formed around the central region along the periphery of the termination region when viewed in plan. The channel stopper region 24 is electrically connected to the channel stopper electrode 32. The channel stopper electrode 32 is fixed to the same potential as the drain electrode 21 and stabilizes the potential of the termination region. The surface of the semiconductor substrate 20 in the termination region is covered with an insulating film 34.

次に、半導体装置１０の特徴を説明する。
半導体装置１０がオフしているときは、空乏層がリサーフ層２５の周縁を越えてドリフト領域２３の広い範囲に広がっている。半導体装置１０では、リサーフ層２５の周縁のコーナー部２５ａがドリフト領域２３に露出しており、このコーナー部２５ａで電界が集中し易い。このため、半導体装置１０がターンオフする過渡期間において、高いサージ電圧が半導体装置１０に加わると、リサーフ層２５のコーナー部２５ａの電界が強くなる。このため、コーナー部２５ａでアバランシェ現象が発生し、終端領域のチャージバランスが大きく崩れ、空乏層が中心領域側に向けて収縮する。空乏層が収縮すると、ボディ領域２７のコーナー部２７ａで電界が集中するようになる。このボディ領域２７のコーナー部２７ａでアバランシェ現象が発生すると、次にコンタクト領域２６のコーナー部２６ａで電界が集中するようになる。このように、ターンオフする過渡期間では、電界の集中する箇所が次々に変化し、最終的にコンタクト領域２６のコーナー部２６ａで電界が集中する。なかでも、コンタクト領域２６のコーナー部２６ａは、ボディ領域２７の不純物とリサーフ層２５の不純物が重複して導入されている領域であり、不純物濃度が濃くなっている。このため、コンタクト領域２６のコーナー部２６ａは、過度な電界集中が発生し易い。 Next, features of the semiconductor device 10 will be described.
When the semiconductor device 10 is turned off, the depletion layer extends beyond the periphery of the RESURF layer 25 and extends over a wide range of the drift region 23. In the semiconductor device 10, the corner portion 25 a at the periphery of the RESURF layer 25 is exposed to the drift region 23, and the electric field tends to concentrate at the corner portion 25 a. For this reason, when a high surge voltage is applied to the semiconductor device 10 during the transition period in which the semiconductor device 10 is turned off, the electric field at the corner portion 25a of the RESURF layer 25 becomes strong. For this reason, an avalanche phenomenon occurs in the corner portion 25a, the charge balance of the termination region is greatly collapsed, and the depletion layer contracts toward the central region side. When the depletion layer contracts, the electric field concentrates at the corner portion 27a of the body region 27. When an avalanche phenomenon occurs at the corner portion 27 a of the body region 27, the electric field is then concentrated at the corner portion 26 a of the contact region 26. As described above, in the transition period during which the turn-off is performed, the location where the electric field concentrates changes one after another, and finally the electric field concentrates at the corner portion 26 a of the contact region 26. In particular, the corner portion 26a of the contact region 26 is a region where the impurity of the body region 27 and the impurity of the RESURF layer 25 are introduced in an overlapping manner, and the impurity concentration is high. For this reason, excessive electric field concentration tends to occur in the corner portion 26a of the contact region 26.

半導体装置１０では、コンタクト領域２６の側面に接して絶縁体領域２８が設けられている。換言すると、ボディ領域２７の不純物とリサーフ層２５の不純物が重複して導入されている範囲の一部に絶縁体領域２８が設けられている。絶縁体領域２８が設けられていると、絶縁体領域２８に強い電界が加わるので、その周囲に存在するコンタクト領域２６のコーナー部２６ａの電界集中が緩和される。このため、コンタクト領域２６のコーナー部２６ａでは、アバランシェ現象の発生が抑制される。この結果、半導体装置１０のダイナミック特性が改善される。 In the semiconductor device 10, an insulator region 28 is provided in contact with the side surface of the contact region 26. In other words, the insulator region 28 is provided in a part of a range where the impurity of the body region 27 and the impurity of the RESURF layer 25 are introduced in an overlapping manner. When the insulator region 28 is provided, a strong electric field is applied to the insulator region 28, so that the electric field concentration at the corner portion 26a of the contact region 26 existing around the insulator region 28 is alleviated. Therefore, the occurrence of the avalanche phenomenon is suppressed at the corner portion 26a of the contact region 26. As a result, the dynamic characteristics of the semiconductor device 10 are improved.

図２に、半導体装置１０の耐圧と、コンタクト領域２６とチャネルストッパ領域２４の間を流れるアバランシェ電流の関係を示す。図２には、絶縁体領域２８の深さＤ２８が１、２、３、４μｍの結果が示されている。なお、絶縁体領域２８の幅Ｗ２８は、１０μｍで一定である。ここで、絶縁体領域２８の深さＤ２８は、半導体基板２０の表面からの深さをいう。絶縁体領域２８の幅Ｗ２８は、コンタクト領域２６の側面に接する位置から終端領域側の端部までの長さをいう。ボディ領域２７は、不純物濃度が５×１０^１６ｃｍ^−３で形成されており、拡散深さは４．５μｍである。リサーフ層２５は、不純物のドーズ量が１〜２．５×１０^１２ｃｍ^−２で形成されており、拡散深さは３．８〜４．６μｍである。コンタクト領域２６は、リサーフ層２５を形成するときに導入したドーズ量の他に、５×１０^１５ｃｍ^−２のドーズ量をさらに加えて形成されており、拡散深さは１μｍである。なお、図２中の比較例は、絶縁体領域２８が設けられていない場合である。 FIG. 2 shows the relationship between the breakdown voltage of the semiconductor device 10 and the avalanche current flowing between the contact region 26 and the channel stopper region 24. FIG. 2 shows the results when the depth D28 of the insulator region 28 is 1, 2, 3, 4 μm. The width W28 of the insulator region 28 is constant at 10 μm. Here, the depth D 28 of the insulator region 28 refers to the depth from the surface of the semiconductor substrate 20. The width W28 of the insulator region 28 refers to the length from the position in contact with the side surface of the contact region 26 to the end portion on the termination region side. The body region 27 is formed with an impurity concentration of 5 × 10 ¹⁶ cm ⁻³ and has a diffusion depth of 4.5 μm. The RESURF layer 25 is formed with an impurity dose of 1 to 2.5 × 10 ¹² cm ⁻² and a diffusion depth of 3.8 to 4.6 μm. The contact region 26 is formed by further adding a dose of 5 × 10 ¹⁵ cm ^{−2 in} addition to the dose introduced when the RESURF layer 25 is formed, and the diffusion depth is 1 μm. 2 is a case where the insulator region 28 is not provided.

図２に示すように、絶縁体領域２８の深さが２μｍの場合、比較例よりも耐圧が向上している。なお、絶縁体領域２８の深さが１μｍの場合は、比較例と同等の耐圧である。
上記の結果から、絶縁体領域２８の深さは、リサーフ層２５の拡散深さの半分以下であることが好ましいことが分かる。この範囲内であれば、絶縁体領域２８を設けない場合（比較例）に比して、絶縁体領域２８を設けることによって耐圧を改善する効果が得られる。 As shown in FIG. 2, when the depth of the insulator region 28 is 2 μm, the breakdown voltage is improved as compared with the comparative example. In addition, when the depth of the insulator region 28 is 1 μm, the breakdown voltage is equivalent to that of the comparative example.
From the above results, it can be seen that the depth of the insulator region 28 is preferably less than or equal to half the diffusion depth of the RESURF layer 25. Within this range, the effect of improving the withstand voltage can be obtained by providing the insulator region 28 as compared to the case where the insulator region 28 is not provided (comparative example).

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described above in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
Further, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

実施例の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the semiconductor device of an Example is shown typically. 半導体装置の耐圧と、コンタクト領域とチャネルストッパ領域の間を流れるアバランシェ電流の関係を示す。The relationship between the breakdown voltage of the semiconductor device and the avalanche current flowing between the contact region and the channel stopper region is shown. 従来の半導体装置の要部縦断面図を模式的に示す。The principal part longitudinal cross-sectional view of the conventional semiconductor device is shown typically.

Explanation of symbols

２０：半導体基板
２１：ドレイン電極
２２：ドレイン領域
２３：ドリフト領域
２４：チャネルストッパ領域
２５：リサーフ層
２６：コンタクト領域
２７：ボディ領域
２８：絶縁体領域
３２：チャネルストッパ電極
３６：ソース電極 20: Semiconductor substrate 21: Drain electrode 22: Drain region 23: Drift region 24: Channel stopper region 25: RESURF layer 26: Contact region 27: Body region 28: Insulator region 32: Channel stopper electrode 36: Source electrode

Claims

A semiconductor device,
A central region in which the circuit elements are built, and
It has a termination area around its central area,
The central area is
A semiconductor region provided on the surface of the central region;
A contact region that is provided in the semiconductor region and contains impurities of the same conductivity type as the semiconductor region at a higher concentration than the semiconductor region;
A surface electrode electrically connected to the contact region;
A semiconductor device having a contact region disposed closest to the termination region and an insulator region provided between the termination region and in contact with a side surface of the contact region.

2. The semiconductor device according to claim 1, wherein the insulator region is provided from a position lateral to the contact region to a position deeper than the contact region.

The termination region is
The RESURF layer is provided on the surface of the termination region, has one end in contact with the side surface of the semiconductor region, and contains an impurity of the same conductivity type as the semiconductor region at a lower concentration than the semiconductor region. 3. The semiconductor device according to claim 1 or 2.

4. The semiconductor device according to claim 3, wherein the insulator region is not more than half of the diffusion depth of the RESURF layer.