JP5604270B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5604270B2
JP5604270B2 JP2010263049A JP2010263049A JP5604270B2 JP 5604270 B2 JP5604270 B2 JP 5604270B2 JP 2010263049 A JP2010263049 A JP 2010263049A JP 2010263049 A JP2010263049 A JP 2010263049A JP 5604270 B2 JP5604270 B2 JP 5604270B2
Authority
JP
Japan
Prior art keywords
circuit
signal line
current
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010263049A
Other languages
Japanese (ja)
Other versions
JP2011090320A (en
Inventor
肇 木村
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010263049A priority Critical patent/JP5604270B2/en
Publication of JP2011090320A publication Critical patent/JP2011090320A/en
Application granted granted Critical
Publication of JP5604270B2 publication Critical patent/JP5604270B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集
積回路を備えた駆動回路部と画素部を備えた発光装置に関する。特に、本発明の半導体集
積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され
、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装
置に関する。
The present invention relates to a technology of a semiconductor integrated circuit and a driving method thereof. Further, the present invention relates to a light emitting device including a driving circuit portion including a semiconductor integrated circuit of the present invention and a pixel portion. In particular, the present invention relates to an active matrix light-emitting device in which a plurality of pixels are arranged in a matrix and a switching element and a light-emitting element are arranged in each pixel, in which the semiconductor integrated circuit of the present invention is adapted to a signal line driver circuit of a driver circuit portion. .

近年、発光装置として、自発光素子である発光素子を用いた発光装置の研究開発が進め
られている。これらの発光装置は、高画質、薄型、軽量などの利点を生かして、携帯電話
の表示画面やパソコンを使用するときの発光装置として幅広く利用されている。特に発光
素子を用いた発光装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの
特徴を有しているため、新世代の携帯電話や携帯情報端末(PDA)をはじめ、幅広い用
途が見込まれ、次世代ディスプレイとして大きく注目されている。
In recent years, research and development of a light-emitting device using a light-emitting element which is a self-light-emitting element has been advanced as a light-emitting device. These light-emitting devices are widely used as light-emitting devices when using a display screen of a mobile phone or a personal computer, taking advantage of high image quality, thinness, and light weight. In particular, light-emitting devices using light-emitting elements have features such as fast response speed, low voltage, and low power consumption that are suitable for moving image display, so new generation mobile phones and personal digital assistants (PDAs) A wide range of applications is expected, and it is attracting much attention as a next-generation display.

発光素子の1つとして有機発光ダイオード(Organic Light Emitting Diode : OLED)
があり、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有
している。この有機化合物層は通常、積層構造であり、代表的には、コダック・イースト
マン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子輸送層」という積層構
造が挙げられる。
Organic light emitting diode (OLED) as one of the light emitting elements
And an organic compound layer is sandwiched between the anode, the cathode, and the anode and the cathode. This organic compound layer usually has a laminated structure, and a typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company.

発光素子を発光させるときには、発光素子を駆動する半導体素子は、オン電流が大きい
ポリシリコン(多結晶シリコン)により形成される。そして発光素子を駆動する半導体素
子として、ポリシリコンで形成されたポリシリコントランジスタが用いられる。この発光
素子に流れる電流量と、発光素子の輝度は正比例の関係にあり、発光素子は有機化合物層
に流れる電流量に応じた輝度で発光を行う。
When the light emitting element emits light, the semiconductor element that drives the light emitting element is formed of polysilicon (polycrystalline silicon) having a large on-state current. A polysilicon transistor formed of polysilicon is used as a semiconductor element for driving the light emitting element. The amount of current flowing through the light-emitting element and the luminance of the light-emitting element are in a directly proportional relationship, and the light-emitting element emits light with luminance according to the amount of current flowing through the organic compound layer.

ところで、発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法として
は、アナログ階調方式(アナログ駆動方式)とデジタル階調方式(デジタル駆動方式)が
挙げられる。両方式の相違点は、発光素子の発光、非発光のそれぞれの状態において該発
光素子を制御する方法にある。前者のアナログ階調方式は、発光素子に流れる電流をアナ
ログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は、発光素
子がオン状態(輝度がほぼ100%である状態)と、オフ状態(輝度がほぼ0%である状
態)の2つの状態のみによって駆動するという方式である。
By the way, as a driving method for displaying a multi-gradation image on a light emitting device using a light emitting element, an analog gradation method (analog driving method) and a digital gradation method (digital driving method) can be given. The difference between the two systems is in the method of controlling the light emitting element in each of the light emitting and non-light emitting states of the light emitting element. The former analog gradation method is a method of obtaining gradation by controlling the current flowing through the light emitting element in an analog manner. The latter digital gradation method is a method in which the light emitting element is driven only in two states: an on state (a state where the luminance is approximately 100%) and an off state (a state where the luminance is approximately 0%). .

また発光素子を用いた発光装置に入力する信号の種類によって分類することができ、そ
のうちの1つとして、電流入力方式が提案されている。この電流入力方式は、発光素子を
駆動するTFTの特性に左右されず、発光素子に流れる電流の大きさを制御することが可
能であるとされている。
Moreover, it can classify | categorize according to the kind of signal input into the light-emitting device using a light emitting element, The electric current input system is proposed as one of them. This current input method is said to be able to control the magnitude of the current flowing through the light emitting element regardless of the characteristics of the TFT driving the light emitting element.

電流入力方式は、上述のアナログ階調方式及びデジタル階調方式の両方が適用される。
電流入力方式は、画素に入力するビデオ信号が電流である方式であり、入力したビデオ信
号(電流)に応じた電流を発光素子に流すことにより、発光素子の輝度を制御する方式で
ある。
As the current input method, both the analog gradation method and the digital gradation method described above are applied.
The current input method is a method in which the video signal input to the pixel is a current, and the luminance of the light emitting element is controlled by flowing a current corresponding to the input video signal (current) to the light emitting element.

ここで発光装置において、電流入力方式を適用した画素の回路構成の一例とその駆動方
法について、図14を用いて簡単に説明する。図14に示した画素は、信号線1401、
第1〜第3の走査線1402〜1404、電源線1405、トランジスタ1406〜14
09、容量素子1410、発光素子1411を有する。電流源回路1412は、信号線に
設けられている。
Here, an example of a circuit configuration of a pixel to which a current input method is applied in a light-emitting device and a driving method thereof will be briefly described with reference to FIGS. The pixel shown in FIG. 14 includes a signal line 1401,
First to third scanning lines 1402 to 1404, a power supply line 1405, and transistors 1406 to 14
09, a capacitor 1410, and a light-emitting element 1411. The current source circuit 1412 is provided on the signal line.

TFT1406のゲート電極は、第1の走査線1402に接続され、第1の電極は信号
線1401に接続され、第2の電極は、TFT1407の第1の電極、TFT1408の
第1の電極、およびTFT1409の第1の電極に接続されている。TFT1407のゲ
ート電極は、第2の走査線1403に接続され、第2の電極はTFT1408のゲート電
極に接続されている。TFT1408の第2の電極は、電流線1405に接続されている
。TFT1409のゲート電極は、第3の走査線1404に接続され、第2の電極は発光
素子1411の一方の電極に接続されている。容量素子1410はTFT1408のゲー
ト電極と第2の電極との間に接続され、TFT1408のゲート・ソース間電圧を保持す
る。電流線1405および発光素子1411の陰極には、それぞれ所定の電位が入力され
、互いに電位差を有する。
The gate electrode of the TFT 1406 is connected to the first scan line 1402, the first electrode is connected to the signal line 1401, and the second electrode is the first electrode of the TFT 1407, the first electrode of the TFT 1408, and the TFT 1409. Connected to the first electrode. The gate electrode of the TFT 1407 is connected to the second scanning line 1403, and the second electrode is connected to the gate electrode of the TFT 1408. A second electrode of the TFT 1408 is connected to the current line 1405. A gate electrode of the TFT 1409 is connected to the third scanning line 1404, and a second electrode is connected to one electrode of the light emitting element 1411. The capacitor element 1410 is connected between the gate electrode and the second electrode of the TFT 1408 and holds the gate-source voltage of the TFT 1408. A predetermined potential is input to each of the current line 1405 and the cathode of the light emitting element 1411, and has a potential difference from each other.

次にビデオ信号の書き込みから発光までの動作について説明する。まず、第1の走査線
1402および第2の走査線1403にパルスが入力され、トランジスタ1406、14
07がオンする。このとき、信号線1401を流れる信号電流をIdataとし、Idataは電
流源回路1412から供給される。
Next, operations from video signal writing to light emission will be described. First, a pulse is input to the first scan line 1402 and the second scan line 1403, so that the transistors 1406 and 14.
07 turns on. At this time, the signal current flowing through the signal line 1401 is I data, and I data is supplied from the current source circuit 1412.

トランジスタ1406がオンした瞬間には、まだ容量素子1410には電荷が保持され
ていないため、トランジスタ1408はオフしている。すなわちこの間は、容量素子14
10における電荷の蓄積による電流のみが流れている。
At the moment when the transistor 1406 is turned on, since the charge is not held in the capacitor 1410, the transistor 1408 is turned off. That is, during this period, the capacitive element 14
Only current due to charge accumulation at 10 is flowing.

その後、徐々に容量素子1410に電荷が蓄積され、両電極間に電位差が生じ始める。
両電極の電位差がTFT1408のしきい値電圧Vthとなると、トランジスタ1408
がオンして、電流が生ずる。このとき、容量素子1410に流れる電流は次第に減少する
が、依然電流は流れており、容量素子1410には電荷の蓄積が行われる。
After that, electric charges are gradually accumulated in the capacitor element 1410, and a potential difference starts to occur between both electrodes.
When the potential difference between the two electrodes becomes the threshold voltage Vth of the TFT 1408, the transistor 1408
Is turned on and a current is generated. At this time, the current flowing through the capacitor 1410 gradually decreases, but the current still flows, and charge is accumulated in the capacitor 1410.

容量素子1410においては、その両電極の電位差、つまりトランジスタ1408のゲ
ート・ソース間電圧が所望の電圧、つまりトランジスタ1408が電流Idataを流すこと
が出来るだけの電圧(VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了すると
、トランジスタ1408には、電流Idataが流れ続ける。以上で信号の書き込み動作が完
了する。最後に第1の走査線1402および第2の走査線1403の選択が終了し、トラ
ンジスタ1406、1407がオフする。
In the capacitor element 1410, the potential difference between the two electrodes, that is, the voltage between the gate and the source of the transistor 1408 becomes a desired voltage, that is, a voltage (V GS ) that allows the transistor 1408 to flow the current I data . Accumulation continues. When the accumulation of electric charge is finished, the current I data continues to flow through the transistor 1408. Thus, the signal writing operation is completed. Finally, selection of the first scan line 1402 and the second scan line 1403 is completed, and the transistors 1406 and 1407 are turned off.

続いて、発光動作に移る。第3の走査線1404にパルスが入力され、トランジスタ1
409がオンする。容量素子1410には、先ほど書き込んだVGSが保持されているため
、トランジスタ1408はオンしており、電源線1405から、電流が流れる。これによ
り発光素子1411が発光する。このとき、トランジスタ1408が飽和領域において動
作するようにしておけば、トランジスタ1408のソース・ドレイン間電圧が変化したと
しても、発光素子1411に流れる発光電流IELはIdataと変わりなく流れることが出来
る。
Subsequently, the light emission operation is started. A pulse is input to the third scan line 1404 and the transistor 1
409 turns on. Since V GS written earlier is held in the capacitor 1410, the transistor 1408 is on and current flows from the power supply line 1405. Accordingly, the light emitting element 1411 emits light. At this time, if the transistor 1408 operates in the saturation region, even if the voltage between the source and drain of the transistor 1408 changes, the light emission current I EL flowing through the light emitting element 1411 can flow without changing from I data. .

上述したように電流入力方式とは、電流源回路1412で設定した値の信号電流と同じ
、または比例した電流値のドレイン電流がトランジスタ1408のソース・ドレイン間に
流れ、このドレイン電流に応じた輝度で発光素子1411が発光を行う方式をいう。上記
のような画素を用いることにより、画素を構成するTFTの特性バラツキの影響を抑制し
て、所望の電流を発光素子に供給することが出来る。また電流入力型の画素回路は他に、
US6,229,506B1や特開2001-147659に報告されている。
As described above, in the current input method, a drain current having a current value that is the same as or proportional to the signal current set by the current source circuit 1412 flows between the source and drain of the transistor 1408, and the luminance corresponding to the drain current is determined. The light-emitting element 1411 emits light. By using the pixel as described above, it is possible to supply a desired current to the light emitting element while suppressing the influence of variation in characteristics of TFTs constituting the pixel. In addition, the current input type pixel circuit
US 6,229,506B1 and JP-A-2001-147659.

電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入
力する必要がある。しかしながら、信号電流を画素に入力する役目を担う駆動回路(図1
4では電流源回路1412に相当する。)をポリシリコントランジスタで形成すると、結
晶成長方向や結晶粒界における欠陥、積層された膜厚の不均一性や膜のパターニング精度
に起因して、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまい
、その結果、表示した画像にムラが生じてしまう。
In a light emitting device to which a current input method is applied, it is necessary to accurately input a signal current corresponding to a video signal to a pixel. However, a drive circuit responsible for inputting a signal current to the pixel (FIG. 1).
4 corresponds to the current source circuit 1412. ) Is formed of a polysilicon transistor, resulting in variations in characteristics due to defects in the crystal growth direction and grain boundaries, non-uniformity of the laminated film thickness and patterning accuracy of the film. As a result, the displayed image becomes uneven.

つまり電流入力方式を適用した発光装置では、画素に信号電流を入力する駆動回路を構
成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわちすなわち画素
及び駆動回路の両方を構成するの両方を構成するトランジスタの特性バラツキの影響を抑
制する必要がある。すなわち、ポリシリコントランジスタはバラツキが大きいため、正確
な信号電流を生成することが難しく、表示が縦スジだらけになってしまう。
That is, in a light-emitting device to which a current input method is applied, it is necessary to suppress the influence of variation in characteristics of transistors included in a driver circuit that inputs a signal current to a pixel. That is, it is necessary to suppress the influence of the characteristic variation of the transistors constituting both the pixel and the drive circuit. That is, since the polysilicon transistor has a large variation, it is difficult to generate an accurate signal current, and the display becomes full of vertical stripes.

本発明は上記の問題点を鑑みてなされたものである。そこで本発明は電流源回路の各電
流源におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右さ
れない、半導体集積回路及び半導体集積回路の駆動方法を提供する。また、本発明の半導
体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供する。特に、本発明の半
導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配
置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の
発光装置を提供する。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜ト
ランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提
供する。
The present invention has been made in view of the above problems. Therefore, the present invention provides a semiconductor integrated circuit and a method for driving the semiconductor integrated circuit that suppresses the influence of variation in transistor characteristics in each current source of the current source circuit and is not affected by the characteristics of the transistor. In addition, a light-emitting device including a driving circuit portion including a semiconductor integrated circuit of the present invention and a pixel portion is provided. In particular, an active matrix light-emitting device in which a plurality of pixels are arranged in a matrix and a switching element and a light-emitting element are arranged in each pixel, in which the semiconductor integrated circuit of the present invention is adapted to a signal line driver circuit of a driver circuit portion. provide. In addition, the present invention provides a light-emitting device in which elements of a pixel portion and a drive circuit portion are formed of polysilicon thin film transistors, and the pixel portion and the drive circuit portion are integrally formed on the same substrate.

なお、電流源回路は1以上の電流源からなり、電流源は1以上のトランジスタを有する
。また、一定の電流を供給する電流源を定電流源と呼ぶこともある。
Note that the current source circuit includes one or more current sources, and the current source includes one or more transistors. In addition, a current source that supplies a constant current may be called a constant current source.

本発明の半導体集積回路は、信号線と、前記信号線へ入力される電流を出力する電流源
回路と、前記信号線に接続される電流源回路を一定期間ごとに切り換える手段(以下、単
に切り換え手段という。この切り換え手段はスイッチング機能を有する回路を複数有して
構成しているため、切り換え回路ともいう。)と、を有することを特徴とする。
The semiconductor integrated circuit according to the present invention includes a signal line, a current source circuit that outputs a current input to the signal line, and a means for switching the current source circuit connected to the signal line at regular intervals (hereinafter simply switched). The switching means includes a plurality of circuits having a switching function, and is also referred to as a switching circuit).

本発明により、電流源回路におけるトランジスタ特性のバラツキの影響を抑制し、トラン
ジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供する
ことができる。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光
装置を提供することができる。特に、本発明の半導体集積回路を駆動回路部の信号線駆動
回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び
発光素子が配置されたアクティブマトリクス型の発光装置を提供することができる。また
、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素
部と駆動回路部とが同一基板上に一体形成された発光装置を提供することができる。
According to the present invention, it is possible to provide a semiconductor integrated circuit and a method for driving the semiconductor integrated circuit, in which the influence of variation in transistor characteristics in the current source circuit is suppressed and the characteristics of the transistors are not affected. In addition, a light-emitting device including a driver circuit portion including a semiconductor integrated circuit of the present invention and a pixel portion can be provided. In particular, an active matrix light-emitting device in which a plurality of pixels are arranged in a matrix and a switching element and a light-emitting element are arranged in each pixel, in which the semiconductor integrated circuit of the present invention is adapted to a signal line driver circuit of a driver circuit portion. Can be provided. In addition, the present invention can provide a light emitting device in which elements of a pixel portion and a drive circuit portion are formed of polysilicon thin film transistors, and the pixel portion and the drive circuit portion are integrally formed on the same substrate.

本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の信号線駆動方法のタイミングチャートを示す図。FIG. 9 is a timing chart of the signal line driving method of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の切り換え手段の構成を示す図。The figure which shows the structure of the switching means of the semiconductor integrated circuit of this invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の半導体集積回路の構成を示す図。1 is a diagram showing a configuration of a semiconductor integrated circuit of the present invention. 本発明の信号線駆動方法のタイミングチャートを示す図。FIG. 9 is a timing chart of the signal line driving method of the present invention. 本発明の発光装置の構造を示す図。FIG. 6 illustrates a structure of a light-emitting device of the present invention. 本発明の半導体集積回路の構成を示す図The figure which shows the structure of the semiconductor integrated circuit of this invention 発光装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a light-emitting device. 本発明の発光装置が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which a light-emitting device of the present invention is applied.

本発明の切り換え手段により、電流源回路から出力される電流がばらついていても、信
号線に接続される電流源回路が切り換わり、それにともない信号線へ入力される電流が一
定期間ごとに切り換わるため、発光素子に流れる電流、つまり輝度が時間的に均一化され
たように見え、表示ムラを解消することができ、トランジスタの特性のバラツキに左右さ
れない発光装置を提供できる。
The switching means of the present invention switches the current source circuit connected to the signal line even if the current output from the current source circuit varies, and accordingly, the current input to the signal line switches at regular intervals. Therefore, the current flowing through the light-emitting element, that is, the luminance appears to be uniform in time, display unevenness can be eliminated, and a light-emitting device that is not affected by variations in transistor characteristics can be provided.

(実施の形態1)
本発明の半導体集積回路である信号線駆動回路の概略について図6を用いて説明する。
図6ではわかりやすくするため、電流源回路のうち3つの電流源C(i)、C(i+1)
、C(i+2)と画素へ電流を供給する信号線S(m)に着目して説明する。電流源C(
i)、C(i+1)、C(i+2)と信号線S(m)
とは切り換え手段を介して接続される。この切り換え手段により3つの電流源C(i)〜
C(i+2)から供給される電流I(i)〜I(i+2)を一定期間毎に切り換えて、信
号線S(m)へ入力することを特徴とする。
(Embodiment 1)
An outline of a signal line driver circuit which is a semiconductor integrated circuit of the present invention will be described with reference to FIG.
For the sake of clarity in FIG. 6, three current sources C (i) and C (i + 1) in the current source circuit are shown.
, C (i + 2) and the signal line S (m) for supplying current to the pixel will be described. Current source C (
i), C (i + 1), C (i + 2) and signal line S (m)
Are connected via switching means. By this switching means, three current sources C (i) to
It is characterized in that currents I (i) to I (i + 2) supplied from C (i + 2) are switched at regular intervals and input to the signal line S (m).

次に切り換え手段について説明する。図7には切り換え手段の構成が記載されている。
電流源C(i)、C(i+1)、C(i+2)はそれぞれ電流I(i)
、I(i+1)、I(i+2)が流れる特性を有している。そして電流源C(i)、C(
i+1)、C(i+2)は、スイッチを介して信号線S(m)に接続できるように設けら
れている。スイッチには信号が入力され、この信号に応じて、スイッチは信号線S(m)
が電流源C(i)、C(i+1)、C(i+2)のいずれかと接続するように切り換わる
機能を有する。
Next, the switching means will be described. FIG. 7 shows the configuration of the switching means.
Current sources C (i), C (i + 1), and C (i + 2) are current I (i)
, I (i + 1), I (i + 2) flows. And current sources C (i), C (
i + 1) and C (i + 2) are provided so as to be connected to the signal line S (m) through a switch. A signal is input to the switch, and in response to this signal, the switch uses the signal line S (m).
Has a function of switching to be connected to any one of the current sources C (i), C (i + 1), and C (i + 2).

このスイッチが電流源C(i)に接続されると、信号線S(m)へ電流I(i)が流れ
る。またスイッチが電流源C(i+1)に接続されると、信号線S(m)へ電流I(i+
1)が流れる。そしてスイッチが電流源C(i+2)に接続されると、信号線S(m)へ
電流I(i+2)が流れる。すなわち、信号線S(m)へ流れる電流は、I(i)、I(
i+1)、I(i+2)が切り換わり流れるのである。
When this switch is connected to the current source C (i), a current I (i) flows to the signal line S (m). When the switch is connected to the current source C (i + 1), the current I (i +) is supplied to the signal line S (m).
1) flows. When the switch is connected to the current source C (i + 2), the current I (i + 2) flows to the signal line S (m). That is, the current flowing through the signal line S (m) is I (i), I (
i + 1) and I (i + 2) switch and flow.

図6及び図7で説明した例は、わかりやすくするため信号線1つに着目しているが、実
際の信号線は以下の実施例に示すように複数設けられる。図7の切り換え手段のスイッチ
は端子を有するように記載されるが、実際は以下の実施例に示すようにアナログスイッチ
等の回路によりスイッチング機能を持たせる。
The example described with reference to FIGS. 6 and 7 focuses on one signal line for the sake of clarity, but a plurality of actual signal lines are provided as shown in the following embodiments. Although the switch of the switching means in FIG. 7 is described as having a terminal, actually, as shown in the following embodiment, a switching function is provided by a circuit such as an analog switch.

本発明は、この一定期間内において切り換わる期間が非常に短いため、電流源の特性の
ちがい、つまり電流源から供給される電流がばらついても、人間の目には表示が均一化し
てみえる。
In the present invention, since the switching period within this fixed period is very short, even if the characteristics of the current source are different, that is, the current supplied from the current source varies, the display appears uniform to the human eye.

よって、本発明は上記のような切り換え手段により、トランジスタの特性に左右されな
い電流源回路を備えた半導体集積回路を得ることができる。そして、所望の信号電流を発
光素子に供給することができ、表示にバラツキのない発光装置を提供する。
Therefore, according to the present invention, a semiconductor integrated circuit including a current source circuit that is not affected by the characteristics of the transistor can be obtained by the switching means as described above. In addition, a light-emitting device that can supply a desired signal current to the light-emitting element and has no display variation is provided.

また、関数をもちいて本発明を一般化すると、m本の信号線S1、S2、・・・、Sm
、i個の電流源C1、C2、・・・、Ciとを有する電流源回路と、n個の切り換えユニッ
トU1、U2、・・・、Unを含む切り換え手段とを有する半導体集積回路であって、前記
n個の切り換えユニットはそれぞれ前記i個の電流源のうちj個の電流源と接続され、M
番目の前記信号線SMはN番目の前記切り換えユニットUNと接続され、前記切り換えユニ
ットUNは関数Fk(x)(k=1〜j、x=1〜n)を満たすF1(N)番目の電流源、
2(N)番目の電流源、F3(N)番目の電流源、・・・、Fj(N)番目の電流源と接
続される構成を特徴とする。
Further, when generalizing the present invention using a function, m signal lines S 1 of the present, S 2, · · ·, and S m, i current sources C 1, C 2, · · ·, and C i , And a switching means including n switching units U 1 , U 2 ,..., U n , each of the n switching units including the i switching units. It is connected to j current sources among the current sources, and M
Th of the signal lines S M is connected to the N-th of the switching unit U N, the switching unit U N is F 1 satisfying the function F k (x) (k = 1~j, x = 1~n) ( N) th current source,
The F 2 (N) th current source, the F 3 (N) th current source,..., And the F j (N) th current source are characterized.

また本発明は、m本の信号線S1、S2、・・・、Smと、i個の電流源C1、C2、・・
・、Ciとを有する電流源回路と、n個の切り換えユニットU1、U2、・・・、Unを含む
切り換え手段とを有する半導体集積回路であって、前記n個の切り換えユニットはそれぞ
れ前記i個の電流源のうちj個の電流源と接続され、M番目の前記信号線SMはN番目の
前記切り換えユニットUNと接続され、前記切り換えユニットUNは関数Fk(x)(k=
1〜j、x=1〜n)を満たすF1(N)番目の電流源、F2(N)番目の電流源、F3
N)番目の電流源、・・・、Fj(N)番目の電流源と接続され、(M−1)番目の前記
信号線SM-1は(N−1)番目の前記切り換えユニットUN-1と接続され、前記切り換えユ
ニットUN-1は前記関数を満たすF1(N−1)番目の電流源、F2(N−1)番目の電流
源、F3(N−1)番目の電流源、・・・、Fj(N−1)番目の電流源と接続される構成
を特徴とする。
The present invention also includes m signal lines S 1 , S 2 ,..., S m and i current sources C 1 , C 2 ,.
A semiconductor integrated circuit having a current source circuit having C i and switching means including n switching units U 1 , U 2 ,..., U n , wherein the n switching units are Each of the i current sources is connected to j current sources, the Mth signal line S M is connected to the Nth switching unit UN, and the switching unit UN has a function F k (x ) (K =
1 to j, x = 1 to n) satisfying F 1 (N) th current source, F 2 (N) th current source, F 3 (
N) th current source,..., F j (N) th current source, and the (M−1) th signal line S M-1 is connected to the (N−1) th switching unit U. The switching unit U N-1 is connected to N-1 and the F 1 (N-1) th current source, F 2 (N-1) th current source, F 3 (N-1) satisfying the function ,..., F j (N−1) th current source.

また本発明は、隣り合う切り換えユニットにおいて電流源を共有できる。これを上記関
数を用いて表すと、例えばi=3を満たすとき、電流源はF3(N)=F2(N+1)=
F1(N+2)である。すなわち隣り合う切り換えユニットのN番目、N+1番目、N+
2番目においで電流源を共有することができる。別の例としてi=5を満たすとき、電流
源はF5(N)=F4(N+1)=F3(N+2)=F4(N+3)=F5(N+4)で
あり、隣り合う切り換えユニットのN番目、N+1番目、N+2番目、N+3番目、N+
4番目においで電流源を共有することができる。
The present invention can also share a current source between adjacent switching units. Expressing this using the above function, for example, when i = 3, the current source is F3 (N) = F2 (N + 1) =
F1 (N + 2). That is, Nth, N + 1th, N + of adjacent switching units
Secondly, the current source can be shared. As another example, when i = 5 is satisfied, the current source is F5 (N) = F4 (N + 1) = F3 (N + 2) = F4 (N + 3) = F5 (N + 4), and the Nth, N + 1 of the adjacent switching units Th, N + 2nd, N + 3rd, N +
The current source can be shared at the fourth place.

このように、本発明は各切り換えユニットにおいて電流源を共有することができるため
、ある信号線と隣接する信号線とで境界が生じず、すべての信号線が同じように平均化さ
れる。結果、表示画面のいずれの部分においても境界が生じず、表示のスジや輝度ムラの
ない発光装置を提供できる。
Thus, since the present invention can share a current source in each switching unit, there is no boundary between a certain signal line and an adjacent signal line, and all signal lines are averaged in the same way. As a result, a boundary is not generated in any part of the display screen, and a light-emitting device free from display streaks and uneven brightness can be provided.

なお、本発明は半導体集積回路に用いられる素子の特性のバラツキを解決するものであ
り、ポリシリコントランジスタ以外の素子であっても、素子特性のバラツキを制御するこ
とが望まれる素子、例えば単結晶シリコントランジスタであっても同様の効果を得られる
Note that the present invention solves variations in characteristics of elements used in a semiconductor integrated circuit, and even an element other than a polysilicon transistor, for example, a single crystal that is desired to control variation in element characteristics. The same effect can be obtained even with a silicon transistor.

本実施例では、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応し、信号
線駆動回路に具備される電流源回路の構成及び駆動方法について、具体的に説明する。
In this embodiment, a structure and a driving method of a current source circuit included in a signal line driver circuit will be specifically described by applying the semiconductor integrated circuit of the present invention to a signal line driver circuit of a driver circuit portion.

本発明の具体例を図1に示す。本実施例は電流源がNチャネル型のトランジスタから構
成される例で説明する。また、トランジスタの極性はnチャネル型、pチャネル型どちら
でもよく、一般的に画素の極性により決定される。つまり、画素から電流源回路の方へ電
流が流れる場合の極性はN型、電流源回路から画素の方へ流れる場合の極性はP型、が望
ましい。なぜなら、トランジスタのソース電位が固定されている方が便利だからである。
A specific example of the present invention is shown in FIG. In this embodiment, an example in which the current source is composed of an N-channel transistor will be described. The polarity of the transistor may be either n-channel or p-channel, and is generally determined by the polarity of the pixel. That is, the polarity when the current flows from the pixel to the current source circuit is preferably N-type, and the polarity when the current flows from the current source circuit toward the pixel is preferably P-type. This is because it is more convenient that the source potential of the transistor is fixed.

図1をみると、電流源C(i)〜C(i+5)を構成するトランジスタTr(i)〜T
r(i+5)と、切り換え手段と、信号線S(m)〜S(m+5)と、を有する。トラン
ジスタTr(i)〜Tr(i+5)のゲート電極は電流制御線へ接続され、Nチャネル型
であるのでソース電極がVssに接続されている。この電流制御線に加える電圧により電
流値を制御する。
Referring to FIG. 1, transistors Tr (i) to T constituting current sources C (i) to C (i + 5).
r (i + 5), switching means, and signal lines S (m) to S (m + 5). The gate electrodes of the transistors Tr (i) to Tr (i + 5) are connected to the current control line, and since they are N-channel type, the source electrode is connected to Vss. The current value is controlled by the voltage applied to the current control line.

ここでは簡単のため、Tr(i)〜Tr(i+5)のゲート電極には同じ電流制御線が
接続されているが、トランジスタごとに電流制御線を設け、電流制御線の電圧を変え、ト
ランジスタごとに電流値を変えてもよい。但しこの場合は、各トランジスタの電流の出力
先が切り換わるので、それにあわせて各電流制御線に加える電圧も切り換えておく必要が
ある。
Here, for the sake of simplicity, the same current control line is connected to the gate electrodes of Tr (i) to Tr (i + 5). However, a current control line is provided for each transistor, and the voltage of the current control line is changed. The current value may be changed. However, in this case, since the output destination of the current of each transistor is switched, it is necessary to switch the voltage applied to each current control line accordingly.

このときトランジスタTr(i)〜Tr(i+5)の特性が揃っていれば電流I(i)
〜I(i+5)の値は等しい。しかし実際は、トランジスタTr(i)
〜Tr(i+5)の特性のバラツキは大きく、電流I(i)〜I(i+5)の値もばらつ
いてしまう。しかし本発明の切り換え手段により、信号線へ入力される電流I(i)〜I
(i+5)を一定期間ごとに選択し切り換えることができる。
そのため、発光素子に流れる電流も、一定期間ごとに切り換わることになる。結果として
、人間の目には時間的に均一化された発光を見ることとなり輝度むらは減少する。
At this time, if the characteristics of the transistors Tr (i) to Tr (i + 5) are uniform, the current I (i)
The values of ~ I (i + 5) are equal. However, in reality, the transistor Tr (i)
The variation in characteristics of .about.Tr (i + 5) is large, and the values of currents I (i) to I (i + 5) also vary. However, the currents I (i) to I input to the signal line by the switching means of the present invention.
(I + 5) can be selected and switched at regular intervals.
Therefore, the current flowing through the light emitting element is also switched at regular intervals. As a result, the human eye sees light emission that is uniformed over time, and uneven brightness is reduced.

次に図2にアナログスイッチ(またはトランスファーゲイトともいう)を備えた切り換
え手段の構成を示す。なお、図2において、図1と同じ部分は同じ符号を用いて示す。ト
ランジスタ線Tr(i)〜Tr(i+5)のドレイン電極は信号線S(m)〜S(m+5
)と接続する。ただし、1つの信号線は3つの電流源と接続することができるようになっ
ている。つまりスイッチング機能により3つの電流源のいずれかを選択することができる
Next, FIG. 2 shows a configuration of switching means provided with an analog switch (also referred to as a transfer gate). 2, the same parts as those in FIG. 1 are denoted by the same reference numerals. The drain electrodes of the transistor lines Tr (i) to Tr (i + 5) are signal lines S (m) to S (m + 5).
). However, one signal line can be connected to three current sources. That is, any of the three current sources can be selected by the switching function.

例えば、スイッチング機能に端子1を選択する信号が入力されると、信号線S(m+1
)は電流源C(i)と接続され、信号線S(m+2)は電流源C(i+1)と接続され、
以下同様に信号線と電流源とが接続される。次にスイッチング機能に端子2を選択する信
号が入力されると、信号線S(m+1)は電流源C(i+1)と接続され、信号線S(m
+2)は電流源C(i+2)と接続され、以下同様に信号線と電流源とが接続される。そ
の次に、スイッチング機能に端子3を選択する信号が入力されると、信号線S(m+1)
は電流源C(i+2)と接続され、信号線S(m+2)は電流源C(i+3)と接続され
、以下同様に信号線と電流源とが接続される。
For example, when a signal for selecting the terminal 1 is input to the switching function, the signal line S (m + 1)
) Is connected to the current source C (i), the signal line S (m + 2) is connected to the current source C (i + 1),
Similarly, the signal line and the current source are connected. Next, when a signal for selecting the terminal 2 is input to the switching function, the signal line S (m + 1) is connected to the current source C (i + 1), and the signal line S (m
+2) is connected to the current source C (i + 2), and the signal line and the current source are connected in the same manner. Next, when a signal for selecting the terminal 3 is input to the switching function, the signal line S (m + 1)
Is connected to the current source C (i + 2), the signal line S (m + 2) is connected to the current source C (i + 3), and the signal line and the current source are connected in the same manner.

この接続を上記本発明の接続を一般化するため関数を用いて表すと、i=3であるとき
、前記電流源はF1(N)=N+a、F2(N)=N+b、F3(N)
=N+c、(但しa、b、cは整数でありかつa≠b≠c)を満たすように設定され、a
=−1、b=0、c=1であると表すことができる。
Expressing this connection using a function to generalize the connection of the present invention, when i = 3, the current source is F1 (N) = N + a, F2 (N) = N + b, F3 (N)
= N + c, where a, b and c are integers and a ≠ b ≠ c, and a
= -1, b = 0, c = 1.

上記したように、1つの信号線に3つの電流源からの電流が切り換わることで、表示の
バラツキを抑えることができる。
As described above, variations in display can be suppressed by switching the currents from the three current sources to one signal line.

図3には、スイッチング機能を有する切り換え手段にアナログスイッチを用いた具体的
な例を説明する。なお、図3において、図2と同じ部分は同じ符号を用いて示しており、
電流源C(i)〜C(i+5)はトランジスタTr(i)〜Tr(i+5)を有している
FIG. 3 illustrates a specific example in which an analog switch is used as switching means having a switching function. In FIG. 3, the same parts as those in FIG. 2 are denoted by the same reference numerals.
The current sources C (i) to C (i + 5) have transistors Tr (i) to Tr (i + 5).

図3に示すA(l)〜A(l+2)、A(l)b〜A(l+2)bは配線であり、複数
のアナログスイッチと接続される。これらのアナログスイッチは1つの信号線に接続され
る群(これを切り換え切り換えユニットという)を形成している。図3をみるとアナログ
スイッチを3つ有する切り換えユニットU(n)〜U(n+5)は、それぞれ信号線S(
m)〜S(m+5)に接続される。この切り換えユニットが複数集まり切り換え手段を構
成している。
A (l) to A (l + 2) and A (l) b to A (l + 2) b shown in FIG. 3 are wirings and are connected to a plurality of analog switches. These analog switches form a group connected to one signal line (this is called a switching unit). Referring to FIG. 3, the switching units U (n) to U (n + 5) having three analog switches are connected to the signal line S (
m) to S (m + 5). A plurality of these switching units constitute a switching means.

ここで電流源C(i+1)をみると、トランジスタTr(i+1)のドレイン電極は切
り換えユニットU(n+1)の1つのアナログスイッチと、切り換えユニットU(n)の
1つのアナログスイッチと、切り換えユニットU(n+2)の1つのアナログスイッチと
、に接続される。すなわちトランジスタのドレイン電極は3つ切り換え切り換えユニット
の1つのアナログスイッチと接続される。同様に電流源C(i)、C(i+2)、C(i
+3)、C(i+4)、C(i+5)もそれぞれのアナログスイッチに接続される。
Looking at the current source C (i + 1), the drain electrode of the transistor Tr (i + 1) is one analog switch of the switching unit U (n + 1), one analog switch of the switching unit U (n), and the switching unit U. And (n + 2) one analog switch. That is, the drain electrode of the transistor is connected to one analog switch of the three switching unit. Similarly, current sources C (i), C (i + 2), C (i
+3), C (i + 4), and C (i + 5) are also connected to the respective analog switches.

そして配線A(l)とA(l)bとに信号が入力されると、接続されるアナログスイッ
チが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する電流源
C(i+1)から信号線S(m+2)へ電流が流れる。同様に各電流源C(i+1)、C
(i+3)、C(i+4)、C(i+5)、C(i+6)からそれぞれ信号線S(m)、
S(m+2)、S(m+3)、S(m+4)
、S(m+5)へ電流が流れる。これを選択(1)と記す。
When a signal is input to the wirings A (l) and A (l) b, the connected analog switch is selected and becomes conductive. Then, a current flows from the current source C (i + 1) connected to the selected analog switch to the signal line S (m + 2). Similarly, each current source C (i + 1), C
(I + 3), C (i + 4), C (i + 5), C (i + 6) to signal line S (m),
S (m + 2), S (m + 3), S (m + 4)
, S (m + 5) current flows. This is referred to as selection (1).

次に配線A(l+1)とA(l+1)bとに信号が入力されると、接続されるアナログ
スイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する
電流源C(i+1)から信号線S(m+1)へ電流が流れる。
同様に各電流源C(i+1)、C(i+3)、C(i+4)、C(i+5)、C(i+6
)からそれぞれ信号線S(m+1)、S(m+3)、S(m+4)、S(m+5)、S(
m+6)へ電流が流れる。また、電流源C(i+6)は記載されないが、電流源C(i+
5)の右隣の電流源である。これを選択(2)と記す。
Next, when signals are input to the wirings A (l + 1) and A (l + 1) b, the analog switch to be connected is selected and becomes conductive. Then, a current flows from the current source C (i + 1) connected to the selected analog switch to the signal line S (m + 1).
Similarly, each current source C (i + 1), C (i + 3), C (i + 4), C (i + 5), C (i + 6)
) To signal lines S (m + 1), S (m + 3), S (m + 4), S (m + 5), S (
Current flows to m + 6). Further, although the current source C (i + 6) is not described, the current source C (i +
This is the current source on the right side of 5). This is referred to as selection (2).

次に配線A(l+2)とA(l+2)bとに信号が入力されると、接続されるアナログ
スイッチが選択され導通状態となる。そして、該選択されたアナログスイッチと接続する
電流源C(i+1)から信号線S(m)へ電流が流れる。同様に各電流源C(i+1)、
C(i+3)、C(i+4)、C(i+5)、C(i+6)からそれぞれ信号線S(m−
1)、S(m+1)、S(m+2)、S(m+3)、S(m+4)へ電流が流れる。また
、信号線S(m−1)は記載されないが、信号線S(m)の左隣の信号線である。これを
選択(3)と記す。
Next, when a signal is input to the wirings A (l + 2) and A (l + 2) b, the connected analog switch is selected and becomes conductive. Then, a current flows from the current source C (i + 1) connected to the selected analog switch to the signal line S (m). Similarly, each current source C (i + 1),
Signal lines S (m−) from C (i + 3), C (i + 4), C (i + 5), and C (i + 6), respectively.
1) Current flows through S (m + 1), S (m + 2), S (m + 3), and S (m + 4). Further, the signal line S (m−1) is not described, but is a signal line adjacent to the left of the signal line S (m). This is referred to as selection (3).

この選択(1)〜選択(3)を一定期間ごとで繰り返すことにより、電流源(i)〜電
流源(i+5)から信号線S(m)〜S(m+5)に入力される電流がばらついていても
、表示は均一化してみえる。
By repeating this selection (1) to selection (3) at regular intervals, the currents input from the current sources (i) to (i + 5) to the signal lines S (m) to S (m + 5) vary. Even so, the display appears uniform.

ここで本発明の信号線駆動回路の切り換える期間について、図4のタイミングチャート
を示して説明する。図4のF1〜F3はフレーム期間であり、発光装置が1画像を表示す
る期間を示すものである。なお1フレーム期間は、通常、人間の目がちらつきを感じない
様に、1/60秒程度に設定されている。またA(l)〜A(l+2)及びA(l)b〜
A(l+2)bは、配線A(l)〜A(l+2)及び配線A(l)b〜A(l+2)bに
入力される信号の電位を示す。
Here, the switching period of the signal line driver circuit of the present invention will be described with reference to the timing chart of FIG. F1 to F3 in FIG. 4 are frame periods, which indicate periods during which the light emitting device displays one image. Note that one frame period is normally set to about 1/60 seconds so that human eyes do not feel flicker. A (l) to A (l + 2) and A (l) b to
A (l + 2) b indicates the potential of signals input to the wirings A (l) to A (l + 2) and the wirings A (l) b to A (l + 2) b.

第1のフレーム期間F1に設けられるA(l)に入力される信号の電位がHigh(H
)で、かつA(l)bに入力される信号の電位がLow(L)である切り換え期間では、
配線A(l)及びA(l)bに接続されるアナログスイッチが導通状態となり、該導通さ
れたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。そのた
め、導通状態となるアナログスイッチは各切り換えユニットに1つだけである。
The potential of the signal input to A (l) provided in the first frame period F1 is High (H
) And the potential of the signal input to A (l) b is Low (L),
The analog switches connected to the wirings A (l) and A (l) b are turned on, and a current from a transistor connected to the conducted analog switch is input to the signal line. Therefore, there is only one analog switch that is in a conductive state for each switching unit.

第2のフレーム期間F2に設けられるA(l+1)に入力される信号の電位がHigh
(H)で、かつA(l+1)bに入力される信号の電位がLow(L)
である切り換え期間では、配線A(l+1)及びA(l+1)bに接続されるアナログス
イッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの
電流が信号線へ入力される。
The potential of the signal input to A (l + 1) provided in the second frame period F2 is High.
(H) and the potential of the signal input to A (l + 1) b is Low (L)
In the switching period, the analog switches connected to the wirings A (l + 1) and A (l + 1) b are turned on, and a current from a transistor connected to the conducted analog switch is input to the signal line.

第3のフレーム期間F3に設けられるA(l+2)に入力される信号の電位がHigh
(H)で、かつA(l+2)bに入力される信号の電位がLow(L)
である切り換え期間では、配線A(l+2)及びA(l+2)bに接続されるアナログス
イッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの
電流が信号線へ入力される。
The potential of the signal input to A (l + 2) provided in the third frame period F3 is High.
(H) and the potential of the signal input to A (l + 2) b is Low (L)
In the switching period, the analog switches connected to the wirings A (l + 2) and A (l + 2) b are turned on, and a current from a transistor connected to the conducted analog switch is input to the signal line.

このフレーム期間F1〜F3を繰り返すことにより、切り換え手段は信号線S(m)〜
S(m+5)に流れる電流を順に切り換えることができる。
By repeating the frame periods F1 to F3, the switching means is connected to the signal lines S (m) to
The current flowing through S (m + 5) can be sequentially switched.

本実施例では、N型トランジスタを有する電流源に接続される電源線をVssとして、
電流が画素からVssへ流れる構成を説明したが、上述したように画素の極性によってト
ランジスタの極性を設定すればよい。従って、画素へ電流が流れる構成の場合は、電源線
をVddとし、電流源のトランジスタをP型の導電型とすればよい。
In this embodiment, the power supply line connected to the current source having the N-type transistor is Vss,
Although the configuration in which current flows from the pixel to Vss has been described, the polarity of the transistor may be set according to the polarity of the pixel as described above. Therefore, in the case of a structure in which a current flows to the pixel, the power supply line may be Vdd and the current source transistor may be a P-type conductivity type.

次に、電流源にDA変換機能を持たせた場合について説明する。例えば3ビットのデジ
タルビデオ信号に対して、8階調のアナログ値を持つ電流を出力する場合で説明する。
Next, the case where the current source has a DA conversion function will be described. For example, a case where a current having an analog value of 8 gradations is output for a 3-bit digital video signal will be described.

図5は、上記のような電流源回路の具体的な回路構成を示している。図5に示すように
、電流源はそれぞれ3つのトランジスタTr1(i)、Tr2(i)、Tr3(i)を有
している。そして3つのトランジスタTr1(i)、Tr2(i)、Tr3(i)のW(
ゲート幅)/L(ゲート長)は=1:2:4としておけば、同じゲート電圧が加わってい
る場合、トランジスタTr1(i)、Tr2(i)、Tr3(i)を流れる電流は1:2
:4となる。つまり電流源から供給される電流は1:2:4となり、23=8段階で電流
の大きさを制御することができる。そうすると電流源回路は、3ビットのデジタルビデオ
信号に対して、8階調のアナログ値を持つ電流を出力することが出来る。
FIG. 5 shows a specific circuit configuration of the current source circuit as described above. As shown in FIG. 5, each current source has three transistors Tr1 (i), Tr2 (i), and Tr3 (i). Then, W (3) of the three transistors Tr1 (i), Tr2 (i), Tr3 (i)
If the gate width) / L (gate length) is set to 1: 2: 4, when the same gate voltage is applied, the current flowing through the transistors Tr1 (i), Tr2 (i), and Tr3 (i) is 1: 2
: 4. That is, the current supplied from the current source is 1: 2: 4, and the magnitude of the current can be controlled in 2 3 = 8 steps. Then, the current source circuit can output a current having an analog value of 8 gradations for a 3-bit digital video signal.

なお、トランジスタTr1(i)、Tr2(i)、Tr3(i)のうちのどれがオン状
態になり、どれがオフ状態になるかは各ゲートに加える電圧を制御すればよい。それによ
り、電流源C(i)〜C(i+5)が出力する電流値を制御することができる。ただし、
切り換え手段により、電流源C(i)〜C(i+5)
の電流がそれぞれ、S(m)〜S(m+5)のどれに入力されるかはかわってくる。従っ
てそれにあわせて、電流源C(i)〜C(i+5)のトランジスタTr1(i)、Tr2
(i)、Tr3(i)に加える電圧も切り換えておく必要がある。
Note that which of the transistors Tr1 (i), Tr2 (i), and Tr3 (i) is turned on and which is turned off may be controlled by controlling the voltage applied to each gate. Thereby, the current value output from the current sources C (i) to C (i + 5) can be controlled. However,
By the switching means, current sources C (i) to C (i + 5)
Which of the currents S (m) to S (m + 5) is input varies. Accordingly, the transistors Tr1 (i) and Tr2 of the current sources C (i) to C (i + 5) are accordingly adjusted.
It is also necessary to switch the voltage applied to (i) and Tr3 (i).

このように電流源にDA変換機能を持たせることにより、高精度な階調表示を行うこと
ができる。また、ビット数は実施者が適宜設定すれば良く、そのビット数に応じてトラン
ジスタを設計すればよい。
In this way, by providing the current source with the DA conversion function, it is possible to perform highly accurate gradation display. The number of bits may be set as appropriate by the practitioner, and the transistor may be designed according to the number of bits.

上述した本発明の信号線駆動回路を用いた発光装置では、画素の表示ムラが視覚的に低
減された、均一で表示ムラのない表示を提供する発光装置を得ることができる。外付け回
路を用いて信号線に入力する場合においても、本発明を外付け回路に適用することにより
、均一で表示ムラのない画素を提供することができる。
In the light-emitting device using the signal line driver circuit of the present invention described above, a light-emitting device that provides a uniform and display-free display in which display unevenness of pixels is visually reduced can be obtained. Even in the case of inputting to a signal line using an external circuit, by applying the present invention to the external circuit, a uniform pixel with no display unevenness can be provided.

また、信号線駆動回路の半導体素子をポリシリコントランジスタで形成する場合、画素
部の半導体素子にポリシリコントランジスタをもちいることができるため、同一基板上に
画素部と信号線駆動回路を備えた周辺回路部とを一体形成することができ、小型化・軽量
化を達成できる。更に同一基板上に画素部と周辺回路部とを一体形成することにより外付
け回路を付ける必要がない。よって、信号線と外付け回路とを接続時の、複雑な工程や不
良を省き、信頼性が向上される。
Further, in the case where the semiconductor element of the signal line driver circuit is formed using a polysilicon transistor, a polysilicon transistor can be used for the semiconductor element of the pixel portion. Therefore, the periphery including the pixel portion and the signal line driver circuit on the same substrate. The circuit portion can be integrally formed, and a reduction in size and weight can be achieved. Further, it is not necessary to attach an external circuit by integrally forming the pixel portion and the peripheral circuit portion on the same substrate. Therefore, complicated processes and defects when connecting the signal line and the external circuit are omitted, and the reliability is improved.

なお、本発明の信号線と電流源との接続は、1つの信号線に対して電流源が2つ以上で
あれば、電流源(電流源の列)の数は非対称であっても、電流源(電流源の列番号)が非
対称の位置にあってもよく、信号線へ流れる電流を切り換えることにより、表示が均一化
したようにみえる。本実施例では、切り換え手段の切り換えユニットと、信号線と、電流
源との接続構成を例示する。
Note that the connection between the signal line and the current source of the present invention is such that if there are two or more current sources for one signal line, the number of current sources (current source columns) may be asymmetrical. The source (column number of the current source) may be in an asymmetric position, and the display appears to be uniformed by switching the current flowing to the signal line. In the present embodiment, a connection configuration of the switching unit of the switching means, the signal line, and the current source is illustrated.

図8には、電流源C(i)〜C(i+5)と信号線S(m)〜S(m+5)とが切り換
え手段を介して接続される。この切り換え手段は電流源からの電流を切り換える機能を持
っていればよく、図の煩雑さを避けるため、この切り換える機能を模式的に表す3つの端
子とスイッチング機能を有する構成で記載する。
In FIG. 8, current sources C (i) to C (i + 5) and signal lines S (m) to S (m + 5) are connected via switching means. The switching means only needs to have a function of switching the current from the current source. In order to avoid the complexity of the drawing, the switching means is described with a configuration having three terminals schematically showing the switching function and a switching function.

例えば信号線S(m+2)をみると、電流源C(i+2)、C(i+3)、C(i+4
)のいずれかと接続することができる。つまり信号線は最も近い電流源とその右隣2つの
電流源とに接続することができる。同様な規則で、信号線S(m)、S(m+1)、S(
m+3)、S(m+4)、S(m+5)と信号線とが接続される。
For example, when looking at the signal line S (m + 2), current sources C (i + 2), C (i + 3), C (i + 4)
) Can be connected with either. That is, the signal line can be connected to the nearest current source and the two current sources on the right side. The signal lines S (m), S (m + 1), S (
m + 3), S (m + 4), S (m + 5) and the signal line are connected.

この接続を上記本発明の接続を一般化するため関数を用いて表すと、i=3であるとき
、前記電流源はF1(N)=N+a、F2(N)=N+b、F3(N)
=N+c、(但しa、b、cは整数でありかつa≠b≠c)を満たし、a=−2、b=−
1、c=0を満たすと表すことができる。
Expressing this connection using a function to generalize the connection of the present invention, when i = 3, the current source is F1 (N) = N + a, F2 (N) = N + b, F3 (N)
= N + c, where a, b, and c are integers and a ≠ b ≠ c, a = −2, b = −
1 and c = 0 can be expressed.

また本発明の電流源と信号線との接続関係は、最も近い位置、すなわち列にある電流源
と信号線とを接続する必要はなく、離れた位置にある電流源と信号線と接続する構成でも
構わない。その例として、図9に示す接続構成を説明する。
In addition, the connection relationship between the current source and the signal line of the present invention is not required to connect the current source and the signal line in the nearest position, that is, in the column, and is connected to the current source and the signal line in a distant position. It doesn't matter. As an example, the connection configuration shown in FIG. 9 will be described.

図9には、電流源C(i)〜C(i+6)と信号線S(m)〜S(m+6)とが切り換
え手段を介して接続される。この切り換え手段も同様に3つの端子とスイッチを有する構
成で記載する。
In FIG. 9, current sources C (i) to C (i + 6) and signal lines S (m) to S (m + 6) are connected via switching means. This switching means is also described with a configuration having three terminals and a switch.

例えば信号線S(m+2)をみると、電流源C(i)、C(i+2)、C(i+4)の
いずれかと接続することができる。つまり信号線は最も近い電流源とその1つ間をあけた
両隣の2本の電流源とに接続することができる。同様な規則で、信号線S(m)、S(m
+1)、S(m+3)、S(m+4)、S(m+5)
、S(m+6)と電流源とが接続される。
For example, the signal line S (m + 2) can be connected to any one of the current sources C (i), C (i + 2), and C (i + 4). That is, the signal line can be connected to the nearest current source and two adjacent current sources with one between them. The signal lines S (m), S (m
+1), S (m + 3), S (m + 4), S (m + 5)
, S (m + 6) and a current source are connected.

この接続を上記本発明の接続を一般化するため関数を用いて表すと、i=3であるとき
、前記電流源はF1(N)=N+a、F2(N)=N+b、F3(N)
=N+c、(但しa、b、cは整数でありかつa≠b≠c)を満たし、a=−2、b=0
、c=−2を満たすと表すことができる。
Expressing this connection using a function to generalize the connection of the present invention, when i = 3, the current source is F1 (N) = N + a, F2 (N) = N + b, F3 (N)
= N + c, where a, b, and c are integers and a ≠ b ≠ c, and a = −2, b = 0
, C = −2 can be expressed.

また、本発明の電流源と信号線との接続関係は、信号線が接続する電流源は3つに限る
ものではない。図10には一つの切り換えユニットにおいて、電流源が5本接続される例
を示す。
The connection relationship between the current source and the signal line of the present invention is not limited to three current sources connected to the signal line. FIG. 10 shows an example in which five current sources are connected in one switching unit.

図10には、電流源C(i)〜C(i+6)と信号線S(m)〜S(m+6)
とが切り換え手段を介して接続される。この切り換え手段における切り換えユニットも同
様に5つの端子とスイッチを有する構成で記載する。
FIG. 10 shows current sources C (i) to C (i + 6) and signal lines S (m) to S (m + 6).
Are connected via the switching means. Similarly, the switching unit in this switching means is described as having a configuration having five terminals and a switch.

例えば信号線S(m+2)をみると、電流源C(i)、C(i+1)、C(i+2)、
C(i+3)、C(i+4)のいずれかと接続することができる。つまり信号線は最も近
い電流源と両隣の2本ずつの電流源とに接続することができる。同様な規則で、信号線S
(m)、S(m+1)、S(m+3)、S(m+4)
、S(m+5)と電流源とが接続される。
For example, when looking at the signal line S (m + 2), current sources C (i), C (i + 1), C (i + 2),
It can be connected to either C (i + 3) or C (i + 4). That is, the signal line can be connected to the nearest current source and two adjacent current sources. In the same rule, the signal line S
(M), S (m + 1), S (m + 3), S (m + 4)
, S (m + 5) and a current source are connected.

この接続を上記本発明の接続を一般化するため関数を用いて表すと、i=5であるとき
、前記電流源はF1(N)=N+a、F2(N)=N+b、F3(N)
=N+c、F4(N)=N+d、F5(N)=N+e、(但しa、b、c、d、eは整数
でありかつa≠b≠c≠d≠e)を満たし、a=−2、b=−1、c=0、d=1、e=
2を満たすと表すことができる。
Expressing this connection using a function to generalize the connection of the present invention, when i = 5, the current source is F1 (N) = N + a, F2 (N) = N + b, F3 (N)
= N + c, F4 (N) = N + d, F5 (N) = N + e, where a, b, c, d and e are integers and a ≠ b ≠ c ≠ d ≠ e, and a = −2 , B = −1, c = 0, d = 1, e =
2 can be expressed.

図10のように1つの信号線に対して接続できる電流源が多いほど、表示は均一化して
みえ、バラツキを抑えることができる。
As the number of current sources that can be connected to one signal line increases as shown in FIG. 10, the display appears to be uniform, and variation can be suppressed.

なお、本実施例は実施例1に記載したアナログスイッチを用いて電流源を切り換える方
法とにより、信号線へ流れる電流を切り換えることができる。また、電流源にDA変換機
能を持たせた場合も実施例1を参考にすればよい。
In this embodiment, the current flowing to the signal line can be switched by the method of switching the current source using the analog switch described in the first embodiment. Also, the first embodiment may be referred to when the current source has a DA conversion function.

以上のように、本発明の信号線と電流源との接続は、1つの信号線に対して電流源が2
つ以上であれば、非対称の数、非対称の位置にあってもよく、信号線へ流れる電流が切り
換わればよい。
As described above, in the connection between the signal line and the current source of the present invention, two current sources are used for one signal line.
As long as there are two or more, the number may be asymmetric, the position may be asymmetric, and the current flowing to the signal line may be switched.

なお、本実施例は実施例1に記載の切り換え手段と組み合わせて用いることができる。   This embodiment can be used in combination with the switching means described in the first embodiment.

本実施例では、1フレーム期間(入力されるビデオ信号の同期タイミングに対応する単
位フレーム期間内)をサブフレーム期間毎に分割して階調を表示させる(時間階調駆動表
示という)場合に、本発明を適応する例を示す。
In this embodiment, when one frame period (within a unit frame period corresponding to the synchronization timing of the input video signal) is divided for each subframe period to display gradation (referred to as time gradation drive display), An example to which the present invention is applied is shown.

まず時間階調駆動表示について説明する。デジタルのビデオ信号を用いた時間階調の駆
動方法(デジタル駆動法)の場合、1フレーム期間中に書き込み期間Taと表示期間(点
灯期間ともいう)Tsとが繰り返し出現することで、1つの画像を表示することが可能で
ある。
First, time gradation drive display will be described. In the case of a time grayscale driving method (digital driving method) using a digital video signal, a writing period Ta and a display period (also referred to as a lighting period) Ts repeatedly appear in one frame period, so that one image is displayed. Can be displayed.

例えばnビットのビデオ信号によって画像を表示する場合、少なくともn個の書き込み
期間と、n個の表示期間とが1フレーム期間内に設けられる。n個の書き込み期間と、n
個の表示期間は、ビデオ信号の各ビットに対応している。
For example, when an image is displayed by an n-bit video signal, at least n writing periods and n display periods are provided in one frame period. n writing periods and n
Each display period corresponds to each bit of the video signal.

図11(A)に示すように書き込み期間Tam(mは1〜nの任意の数)の次には、同
じビット数に対応する表示期間、この場合Tsmが出現する。書き込み期間Taと表示期
間Tsとを合わせてサブフレーム期間SFと呼ぶ。mビット目に対応している書き込み期
間Tamと表示期間Tsmとを有するサブフレーム期間はSFmとなる。表示期間Ts1
〜Tsnの長さは、Ts1:Ts2:…:Tsn=20:21:…:2(n-1)を満たす。
As shown in FIG. 11A, a display period corresponding to the same number of bits, in this case Tsm, appears after the writing period Tam (m is an arbitrary number from 1 to n). The writing period Ta and the display period Ts are collectively referred to as a subframe period SF. The subframe period having the writing period Tam and the display period Tsm corresponding to the m-th bit is SFm. Display period Ts1
The length of Tsn satisfies Ts1: Ts2: ...: Tsn = 2 0 : 2 1 : ...: 2 (n-1) .

各サブフレーム期間において、発光素子を発光させるかさせないかを、デジタルのビデ
オ信号の各ビットによって選択される。そして、1フレーム期間中における発光する表示
期間の長さの和を制御することで、階調数を制御することができる。
Whether or not the light emitting element emits light in each subframe period is selected by each bit of the digital video signal. Then, the number of gradations can be controlled by controlling the sum of the lengths of the display periods during which light is emitted during one frame period.

なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割
しても良い。具体的な分割の仕方については、特願2000−267164号において開
示されているので、参照することができる。
Note that a subframe period having a long display period may be divided into several parts in order to improve image quality on display. A specific method of division is disclosed in Japanese Patent Application No. 2000-267164, and can be referred to.

本実施例は、このサブフレーム期間の表示期間において、電流源から信号線へ流れる電
流を切り換えることが望ましい。書き込み期間で切り換えると、入力された電流、つまり
発光素子を発光させるかさせないか上手く情報が伝わらない場合もあるからである。この
ような短い期間ごとに切り換えることにより、更に発光素子の輝度のバラツキが抑えられ
、表示の均一性が向上する。
In this embodiment, it is desirable to switch the current flowing from the current source to the signal line in the display period of the subframe period. This is because if the switching is performed during the writing period, the input current, that is, whether or not the light emitting element is caused to emit light may not be transmitted successfully. By switching at such a short period, variation in luminance of the light emitting elements is further suppressed, and display uniformity is improved.

具体的に3ビットの場合を図11(B)に示す。図11(B)をみると1フレーム期間
にサブフレーム期間、SF1、SF2、SF3を有し、各サブフレームSF1、SF2、
SF3は、書き込み期間Ta1、Ta2、Ta3と表示期間Ts1、Ts2、Ts3有し
ている。そして、電流源を切り換える期間(以下、単に切り換え期間という。)1〜3が
表示期間Ts1〜Ts3に設けられている。
この切り換え期間1〜3に、信号線に入力される電流を切り換えることによって、短い期
間ごとに切り換えることができ、表示がより均一化したように見える。
Specifically, the case of 3 bits is shown in FIG. Referring to FIG. 11B, one frame period has subframe periods SF1, SF2, and SF3, and each subframe SF1, SF2,
SF3 has writing periods Ta1, Ta2, and Ta3 and display periods Ts1, Ts2, and Ts3. Then, periods (hereinafter simply referred to as switching periods) 1 to 3 for switching the current source are provided in the display periods Ts1 to Ts3.
By switching the current input to the signal line during the switching periods 1 to 3, the switching can be performed every short period, and the display appears to be more uniform.

図11(B)では切り換え期間1〜3はいずれも書き込み期間の直前にあるように記載
されているが、表示期間の間であれば、どこに切り換え期間を設けても良い。
In FIG. 11B, the switching periods 1 to 3 are all shown to be immediately before the writing period, but any switching period may be provided as long as it is during the display period.

図11(C)にアナログスイッチの入力する信号のタイミングチャートを示す。1フレ
ーム目のSF1ではA1がオン、SF2ではA2がオン、SF3ではA3がオンになって
おり、2フレーム目のSF1ではA2がオン、SF2ではA3がオン、SF3ではA1が
オンとなっている。図11(C)には記載しないが、同様に3フレーム目では、SF1で
はA3、SF2ではA1、SF3ではA2がオンとなる。
FIG. 11C shows a timing chart of signals input to the analog switch. In the first frame, SF1, A1 is on, in SF2, A2 is on, in SF3, A3 is on, in SF1, A2 is on, in SF2, A3 is on, and in SF3, A1 is on. Yes. Although not shown in FIG. 11C, similarly, in the third frame, A3 is turned on in SF1, A1 is turned on in SF2, and A2 is turned on in SF3.

サブフレーム期間SF1からSF3において、A1からA3のオン状態を固定(1フレ
ーム目から3フレーム目の、SF1では全部A1がオン、SF2では全部A2がオン、S
F3では全部A3がオン)してしまうと、バラツキの均一化が十分ではなくなる。そのた
め本実施例のように、サブフレーム期間ごとに切り換えて、かつフレーム期間毎にも切り
換えることが望ましい。
In the subframe periods SF1 to SF3, the ON states of A1 to A3 are fixed (from the first frame to the third frame, all A1 is on in SF1, all A2 is on in SF2, S
If all of A3 are turned on in F3, the variation is not sufficiently uniform. Therefore, as in the present embodiment, it is desirable to switch every subframe period and also every frame period.

本実施例は一例であり、どのサブフレーム期間にどの信号を入力するかは適宜設定すれ
ばよい。また、具体的な信号の入力方法は図4を参照すればよい。
This embodiment is an example, and what signal is input in which subframe period may be appropriately set. A specific signal input method may be referred to FIG.

階調表示を高くするために実施例1で説明したDA変換機能を有する電流源とあわせて
用いることは好ましく、本実施例は実施例1及び2に記載の発明と組み合わせて用いるこ
とができる。
In order to increase the gradation display, it is preferably used in combination with the current source having the DA conversion function described in the first embodiment, and this embodiment can be used in combination with the inventions described in the first and second embodiments.

本実施例では、本発明の発光装置の構成について図12を用いて説明する。   In this example, the structure of the light-emitting device of the present invention will be described with reference to FIG.

本発明の発光装置は、基板401上に、複数の画素がマトリクス状に配置された画素部
402を有し、画素部402の周辺には、本発明の信号線駆動回路1203、第1の走査
線駆動回路404及び第2の走査線駆動回路405を有する。
図12(A)においては、信号線駆動回路1203と、2組の走査線駆動回路404、4
05を有しているが、本発明はこれに限定されず、画素の構成に応じて任意に設計するこ
とができる。また信号線駆動回路1203と、第1の走査線駆動回路404及び第2の走
査線駆動回路405には、FPC406を介して外部より信号が供給される。
A light-emitting device of the present invention includes a pixel portion 402 in which a plurality of pixels are arranged in a matrix on a substrate 401, and the signal line driver circuit 1203 of the present invention and a first scan are arranged around the pixel portion 402. A line driver circuit 404 and a second scan line driver circuit 405 are provided.
In FIG. 12A, a signal line driver circuit 1203 and two sets of scanning line driver circuits 404, 4
However, the present invention is not limited to this, and can be arbitrarily designed according to the configuration of the pixel. A signal is supplied to the signal line driver circuit 1203, the first scan line driver circuit 404, and the second scan line driver circuit 405 from the outside through the FPC 406.

第1の走査線駆動回路404及び第2の走査線駆動回路405の構成について図12(
B)を用いて説明する。第1の走査線駆動回路404及び第2の走査線駆動回路405は
、シフトレジスタ407、バッファ408を有する。動作を簡単に説明すると、シフトレ
ジスタ407は、クロック信号(G-CLK)、スタートパルス(S-SP)及びクロック反転信
号(G-CLKb)に従って、順次サンプリングパルスを出力する。その後バッファ408で
増幅されたサンプリングパルスは、走査線に入力されて1行ずつ選択状態にしていく。そ
して選択された走査線によって、制御される画素には、順に信号線から信号電流Idataが
書き込まれる。
The structure of the first scan line driver circuit 404 and the second scan line driver circuit 405 is shown in FIG.
A description will be given using B). The first scan line driver circuit 404 and the second scan line driver circuit 405 include a shift register 407 and a buffer 408. In brief, the shift register 407 sequentially outputs sampling pulses in accordance with a clock signal (G-CLK), a start pulse (S-SP), and a clock inversion signal (G-CLKb). After that, the sampling pulse amplified by the buffer 408 is input to the scanning line and selected one row at a time. Then, the signal current Idata is sequentially written from the signal line to the pixels controlled by the selected scanning line.

なおシフトレジスタ407と、バッファ408の間にはレベルシフタ回路を配置した構
成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすること
が出来る。
Note that a level shifter circuit may be provided between the shift register 407 and the buffer 408. By arranging the level shifter circuit, the voltage amplitude can be increased.

信号線駆動回路1203の構成については以下に後述する。また本実施例は、実施例1
、2、3と任意に組み合わせることが可能である。
The configuration of the signal line driver circuit 1203 will be described later. In addition, the present embodiment is the same as the first embodiment.
2 and 3 can be arbitrarily combined.

また、本発明の信号線駆動回路に設けられる電流源の配置は一直線になっていなくても
よく、信号線駆動回路内でずれて配置されていてもよい。さらに、信号線駆動回路が画素
部と対称に2つ設けられていても良い。すなわち本発明は、切り換え手段を介して電流源
と信号線と接続されればよく、電流源の配置には限定されない。
In addition, the arrangement of the current sources provided in the signal line driver circuit of the present invention may not be a straight line, and may be shifted in the signal line driver circuit. Further, two signal line driver circuits may be provided symmetrically with the pixel portion. That is, the present invention is not limited to the arrangement of the current source, as long as it is connected to the current source and the signal line via the switching means.

本実施例では、図13(A)に示した信号線駆動回路1203の構成とその動作につい
て説明する。本実施例では、1ビットのデジタル階調表示を行う場合に用いる信号線駆動
回路1203について図13を用いて説明する。
In this embodiment, a structure and operation of the signal line driver circuit 1203 illustrated in FIG. 13A will be described. In this embodiment, a signal line driver circuit 1203 used in the case of performing 1-bit digital gradation display will be described with reference to FIG.

図13(A)には、1ビットのデジタル階調表示を行う場合における信号線駆動回路1
203の概略図を示す。信号線駆動回路1203は、シフトレジスタ1211、第1のラ
ッチ回路1212、第2のラッチ回路1213、定電流回路1214を有する。このシフ
トレジスタ1211、第1のラッチ回路1212、第2のラッチ回路1213は図1で示
したビデオ信号用スイッチとして機能する。
FIG. 13A shows a signal line driver circuit 1 in the case of performing 1-bit digital gradation display.
A schematic diagram of 203 is shown. The signal line driver circuit 1203 includes a shift register 1211, a first latch circuit 1212, a second latch circuit 1213, and a constant current circuit 1214. The shift register 1211, the first latch circuit 1212, and the second latch circuit 1213 function as the video signal switch shown in FIG.

動作を簡単に説明するとシフトレジスタ1211は、フリップフロップ回路(FF)等を
複数列用いて構成され、クロック信号(S-CLK)、スタートパルス(S-SP)、クロック反
転信号(S-CLKb)が入力される。これらの信号のタイミングに従って、順次サンプリング
パルスが出力される。
The operation will be briefly described. The shift register 1211 includes a plurality of columns of flip-flop circuits (FF) and the like, and includes a clock signal (S-CLK), a start pulse (S-SP), and a clock inversion signal (S-CLKb). Is entered. Sampling pulses are sequentially output according to the timing of these signals.

シフトレジスタ1211より出力されたサンプリングパルスは、第1のラッチ回路12
12に入力される。第1のラッチ回路1212には、デジタルビデオ信号が入力されてお
り、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持して
いく。
The sampling pulse output from the shift register 1211 is supplied to the first latch circuit 12.
12 is input. A digital video signal is input to the first latch circuit 1212, and the video signal is held in each column in accordance with the timing at which the sampling pulse is input.

第1のラッチ回路1212において、最終列までビデオ信号の保持が完了すると、水平
帰線期間中に、第2のラッチ回路1213にラッチパルスが入力され、第1のラッチ回路
1212に保持されていたビデオ信号は、一斉に第2のラッチ回路1213に転送される
。すると、第2のラッチ回路1213に保持されたビデオ信号は、1行分が同時にビデオ
用スイッチへと入力されることになる。このビデオ用スイッチをオン・オフさせることに
より、画素への信号を入力するか否かを制御し、階調を表現する。
When the first latch circuit 1212 completes holding the video signal up to the last column, a latch pulse is input to the second latch circuit 1213 and held in the first latch circuit 1212 during the horizontal blanking period. The video signals are transferred all at once to the second latch circuit 1213. Then, the video signal held in the second latch circuit 1213 is input to the video switch for one row at the same time. By turning this video switch on and off, it is controlled whether or not a signal is input to the pixel, and gradation is expressed.

第2のラッチ回路1213に保持されたビデオ信号が定電流回路1214に入力されて
いる間、シフトレジスタ1211においては再びサンプリングパルスが出力される。以後
この動作を繰り返し、1フレーム分のビデオ信号の処理を行う。
While the video signal held in the second latch circuit 1213 is being input to the constant current circuit 1214, the sampling pulse is output again in the shift register 1211. Thereafter, this operation is repeated to process a video signal for one frame.

また定電流回路1214は、電流源回路を複数列用いて構成される。図13(B)には
、シフトレジスタ1211、第1のラッチ回路1212、第2のラッチ回路1213の具
体的な回路を示している。
The constant current circuit 1214 is configured using a plurality of current source circuits. FIG. 13B illustrates specific circuits of the shift register 1211, the first latch circuit 1212, and the second latch circuit 1213.

また本実施例は、実施例1、2、3に記載の発明と任意に組み合わせることが可能であ
る。
In addition, this embodiment can be arbitrarily combined with the inventions described in Embodiments 1, 2, and 3.

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装
置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図15に示す。
As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.) or recording medium (specifically, Digital Versatile Disc (DVD)) A device having a display capable of displaying). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.

図15(A)は発光装置であり、筐体2001、支持台2002、表示部2003、ス
ピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置は表示部20
03に用いることができる。また本発明により、図15(A)
に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、
液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用
、TV放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
FIG. 15A illustrates a light-emitting device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light emitting device of the present invention has a display unit
03. Further, according to the present invention, FIG.
The light emitting device shown in FIG. Since the light-emitting device is self-luminous, no backlight is required.
The display portion can be thinner than the liquid crystal display. The light emitting device includes all information display light emitting devices such as a personal computer, a TV broadcast receiver, and an advertisement display.

図15(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部
2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。
本発明の発光装置は表示部2102に用いることができる。また本発明により、図15(
B)に示すデジタルスチルカメラが完成される。
FIG. 15B illustrates a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like.
The light emitting device of the present invention can be used for the display portion 2102. Further, according to the present invention, FIG.
The digital still camera shown in B) is completed.

図15(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、
表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス
2206等を含む。本発明の発光装置は表示部2203に用いることができる。また本発
明により、図15(C)に示す発光装置が完成される。
FIG. 15C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202,
A display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like are included. The light-emitting device of the present invention can be used for the display portion 2203. Further, according to the present invention, the light emitting device shown in FIG. 15C is completed.

図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッ
チ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置は表
示部2302に用いることができる。また本発明により、図15(D)に示すモバイルコ
ンピュータが完成される。
FIG. 15D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The light emitting device of the present invention can be used for the display portion 2302. Further, according to the present invention, the mobile computer shown in FIG. 15D is completed.

図15(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)で
あり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(
DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表
示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表
示するが、本発明の発光装置はこれら表示部A、B2403、2404に用いることがで
きる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また
本発明により、図15(E)に示すDVD再生装置が完成される。
FIG. 15E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, a recording medium (
DVD, etc.) includes a reading unit 2405, operation keys 2406, a speaker unit 2407, and the like. Although the display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information, the light-emitting device of the present invention can be used for the display portions A, B 2403, and 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like. Further, according to the present invention, the DVD reproducing apparatus shown in FIG.

図15(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体
2501、表示部2502、アーム部2503を含む。本発明の発光装置は表示部250
2に用いることができる。また本発明により、図15(F)に示すゴーグル型ディスプレ
イが完成される。
FIG. 15F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. The light emitting device of the present invention includes the display unit 250.
2 can be used. Further, according to the present invention, the goggle type display shown in FIG. 15F is completed.

図15(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、
外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー260
7、音声入力部2608、操作キー2609等を含む。本発明の発光装置は表示部260
2に用いることができる。また本発明により、図15(G)に示すビデオカメラが完成さ
れる。
FIG. 15G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603,
External connection port 2604, remote control receiving unit 2605, image receiving unit 2606, battery 260
7, voice input unit 2608, operation key 2609, and the like. The light emitting device of the present invention includes the display unit 260.
2 can be used. Further, according to the present invention, the video camera shown in FIG. 15G is completed.

ここで図15(H)は携帯電話であり、本体2701、筐体2702、表示部2703
、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート270
7、アンテナ2708等を含む。本発明の発光装置は表示部2703に用いることができ
る。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電
流を抑えることができる。また本発明により、図15(H)に示す携帯電話が完成される
Here, FIG. 15H illustrates a mobile phone, which includes a main body 2701, a housing 2702, and a display portion 2703.
, Audio input unit 2704, audio output unit 2705, operation keys 2706, external connection port 270
7, antenna 2708 and the like. The light emitting device of the present invention can be used for the display portion 2703. Note that the display portion 2703 can suppress current consumption of the mobile phone by displaying white characters on a black background. Further, according to the present invention, the mobile phone shown in FIG. 15H is completed.

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
If the emission luminance of the luminescent material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like to be used for a front type or rear type projector.

また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light emitting material is very high, the light emitting device is preferable for displaying moving images.

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background It is desirable to do.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施例の電子機器は、実施例1〜実施例5に示したいずれの構成の信
号線駆動回路を用いることができる。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Further, the electronic device of this embodiment can use any of the signal line driver circuits shown in Embodiments 1 to 5.

Claims (6)

第1の信号線と、
第2の信号線と、
第3の信号線と、
第1のトランジスタを有する第1の回路と、
第2のトランジスタを有する第2の回路と、
第3のトランジスタを有する第3の回路と、
第4のトランジスタを有する第4の回路と、
第5のトランジスタを有する第5の回路と、
前記第1の信号線から信号が入力される第1の発光素子と、
前記第2の信号線から信号が入力される第2の発光素子と、
前記第3の信号線から信号が入力される第3の発光素子と、を有し、
前記第1の信号線は切り換え回路を介して、前記第1の回路乃至前記第3の回路に電気的に接続され、かつ前記第4の回路及び前記第5の回路には電気的に接続されず、
前記第2の信号線は前記切り換え回路を介して、前記第2の回路乃至前記第4の回路に電気的に接続され、かつ前記第1の回路及び前記第5の回路には電気的に接続されず、
前記第3の信号線は前記切り換え回路を介して、前記第3の回路乃至前記第5の回路に電気的に接続され、かつ前記第1の回路及び前記第2の回路には電気的に接続されず、
前記第1の信号線乃至前記第3の信号線はそれぞれ、同時に前記第1の回路乃至前記第5の回路のうち2以上の回路とは導通せず、
前記切り替え回路は、第1フレーム目において前記第1の信号線と前記第1の回路と導通させ、第2フレーム目において前記第1の信号線と前記第2の回路とを導通させ、第3フレーム目において前記第1の信号線と前記第3の回路とを導通させる機能を有することを特徴とする半導体装置。
A first signal line;
A second signal line;
A third signal line;
A first circuit having a first transistor;
A second circuit having a second transistor;
A third circuit having a third transistor;
A fourth circuit having a fourth transistor;
A fifth circuit having a fifth transistor;
A first light emitting element to which a signal is input from the first signal line;
A second light emitting element to which a signal is input from the second signal line;
A third light emitting element to which a signal is input from the third signal line,
The first signal line is electrically connected to the first to third circuits through a switching circuit, and is electrically connected to the fourth circuit and the fifth circuit. Without
The second signal line is electrically connected to the second to fourth circuits through the switching circuit, and is electrically connected to the first circuit and the fifth circuit. not,
The third signal line is electrically connected to the third circuit to the fifth circuit through the switching circuit, and is electrically connected to the first circuit and the second circuit. not,
The first signal line to the third signal line are not electrically connected to two or more of the first circuit to the fifth circuit at the same time,
The switching circuit causes conduction between said first signal line of the first circuit in the first frame, so conduction between said first signal line and the second circuit in the second frame, the A semiconductor device having a function of electrically connecting the first signal line and the third circuit in a third frame.
第1の信号線と、
第2の信号線と、
第3の信号線と、
第1のトランジスタを有する第1の回路と、
第2のトランジスタを有する第2の回路と、
第3のトランジスタを有する第3の回路と、
第4のトランジスタを有する第4の回路と、
第5のトランジスタを有する第5の回路と、
第6のトランジスタを有する第6の回路と、
第7のトランジスタを有する第7の回路と、
前記第1の信号線から信号が入力される第1の発光素子と、
前記第2の信号線から信号が入力される第2の発光素子と、
前記第3の信号線から信号が入力される第3の発光素子と、を有し、
前記第1の信号線は切り換え回路を介して、前記第1の回路、前記第3の回路、及び前記第5の回路に電気的に接続され、かつ前記第2の回路、前記第4の回路、前記第6の回路、及び前記第7の回路には電気的に接続されず、
前記第2の信号線は前記切り換え回路を介して、前記第2の回路、前記第4の回路、及び前記第6の回路に電気的に接続され、かつ前記第1の回路、前記第3の回路、前記第5の回路、及び前記第7の回路には電気的に接続されず、
前記第3の信号線は前記切り換え回路を介して、前記第3の回路、前記第5の回路、及び前記第7の回路に電気的に接続され、かつ前記第1の回路、前記第2の回路、前記第4の回路、及び前記第6の回路には電気的に接続されず、
前記第1の信号線乃至前記第3の信号線はそれぞれ、同時に前記第1の回路乃至前記第7の回路のうち2以上の回路とは導通せず、
前記切り替え回路は、第1フレーム目において前記第1の信号線と前記第1の回路と導通させ、第2フレーム目において前記第1の信号線と前記第2の回路とを導通させ、第3フレーム目において前記第1の信号線と前記第3の回路とを導通させる機能を有することを特徴とする半導体装置。
A first signal line;
A second signal line;
A third signal line;
A first circuit having a first transistor;
A second circuit having a second transistor;
A third circuit having a third transistor;
A fourth circuit having a fourth transistor;
A fifth circuit having a fifth transistor;
A sixth circuit having a sixth transistor;
A seventh circuit having a seventh transistor;
A first light emitting element to which a signal is input from the first signal line;
A second light emitting element to which a signal is input from the second signal line;
A third light emitting element to which a signal is input from the third signal line,
The first signal line is electrically connected to the first circuit, the third circuit, and the fifth circuit through a switching circuit, and the second circuit and the fourth circuit. , Not electrically connected to the sixth circuit and the seventh circuit,
The second signal line is electrically connected to the second circuit, the fourth circuit, and the sixth circuit through the switching circuit, and the first circuit, the third circuit, Not electrically connected to the circuit, the fifth circuit, and the seventh circuit;
The third signal line is electrically connected to the third circuit, the fifth circuit, and the seventh circuit through the switching circuit, and the first circuit and the second circuit Not electrically connected to the circuit, the fourth circuit, and the sixth circuit;
The first signal line to the third signal line are not electrically connected to two or more circuits among the first circuit to the seventh circuit at the same time,
The switching circuit causes conduction between said first signal line of the first circuit in the first frame, so conduction between said first signal line and the second circuit in the second frame, the A semiconductor device having a function of electrically connecting the first signal line and the third circuit in a third frame.
第1の信号線と、
第2の信号線と、
第1のトランジスタを有する第1の回路と、
第2のトランジスタを有する第2の回路と、
第3のトランジスタを有する第3の回路と、
第4のトランジスタを有する第4の回路と、
前記第1の信号線から信号が入力される第1の発光素子と、
前記第2の信号線から信号が入力される第2の発光素子と、を有し、
前記第1の信号線は切り換え回路を介して、前記第1の回路乃至前記第3の回路に電気的に接続され、かつ前記第4の回路には電気的に接続されず、
前記第2の信号線は前記切り換え回路を介して、前記第2の回路乃至前記第4の回路に電気的に接続され、かつ前記第1の回路には電気的に接続されず、
前記第1の信号線及び前記第2の信号線はそれぞれ、同時に前記第1の回路乃至前記第4の回路のうち2以上の回路とは導通せず、
前記切り替え回路は、第1フレーム目において前記第1の信号線と前記第1の回路と導通させ、第2フレーム目において前記第1の信号線と前記第2の回路とを導通させ、第3フレーム目において前記第1の信号線と前記第3の回路とを導通させる機能を有することを特徴とする半導体装置。
A first signal line;
A second signal line;
A first circuit having a first transistor;
A second circuit having a second transistor;
A third circuit having a third transistor;
A fourth circuit having a fourth transistor;
A first light emitting element to which a signal is input from the first signal line;
A second light emitting element to which a signal is input from the second signal line,
The first signal line is electrically connected to the first to third circuits through a switching circuit, and is not electrically connected to the fourth circuit.
The second signal line is electrically connected to the second circuit to the fourth circuit through the switching circuit, and is not electrically connected to the first circuit,
Each of the first signal line and the second signal line is not electrically connected to two or more of the first circuit to the fourth circuit at the same time,
The switching circuit causes conduction between said first signal line of the first circuit in the first frame, so conduction between said first signal line and the second circuit in the second frame, the A semiconductor device having a function of electrically connecting the first signal line and the third circuit in a third frame.
第1の信号線と、
第2の信号線と、
第3の信号線と、
第4の信号線と、
第1のトランジスタを有する第1の回路と、
第2のトランジスタを有する第2の回路と、
第3のトランジスタを有する第3の回路と、
第4のトランジスタを有する第4の回路と、
第5のトランジスタを有する第5の回路と、
第6のトランジスタを有する第6の回路と、
前記第1の信号線から信号が入力される第1の発光素子と、
前記第2の信号線から信号が入力される第2の発光素子と、
前記第3の信号線から信号が入力される第3の発光素子と、
前記第3の信号線から信号が入力される第4の発光素子と、を有し、
前記第1の信号線は切り換え回路を介して、前記第1の回路乃至前記第3の回路に電気的に接続され、かつ前記第4の回路乃至前記第6の回路には電気的に接続されず、
前記第2の信号線は前記切り換え回路を介して、前記第2の回路乃至前記第4の回路に電気的に接続され、かつ前記第1の回路、前記第5の回路、及び前記第6の回路には電気的に接続されず、
前記第3の信号線は前記切り換え回路を介して、前記第3の回路乃至前記第5の回路に電気的に接続され、かつ前記第1の回路、前記第2の回路、及び前記第6の回路には電気的に接続されず、
前記第4の信号線は前記切り換え回路を介して、前記第4の回路乃至前記第6の回路に電気的に接続され、かつ前記第1の回路乃至前記第3の回路には電気的に接続されず、
前記第1の信号線乃至前記第4の信号線はそれぞれ、同時に前記第1の回路乃至前記第6の回路のうち2以上の回路とは導通せず、
前記切り替え回路は、第1フレーム目において前記第1の信号線と前記第1の回路と導通させ、第2フレーム目において前記第1の信号線と前記第2の回路とを導通させ、第3フレーム目において前記第1の信号線と前記第3の回路とを導通させる機能を有することを特徴とする半導体装置。
A first signal line;
A second signal line;
A third signal line;
A fourth signal line;
A first circuit having a first transistor;
A second circuit having a second transistor;
A third circuit having a third transistor;
A fourth circuit having a fourth transistor;
A fifth circuit having a fifth transistor;
A sixth circuit having a sixth transistor;
A first light emitting element to which a signal is input from the first signal line;
A second light emitting element to which a signal is input from the second signal line;
A third light emitting element to which a signal is input from the third signal line;
A fourth light emitting element to which a signal is input from the third signal line,
The first signal line is electrically connected to the first circuit to the third circuit through a switching circuit, and is electrically connected to the fourth circuit to the sixth circuit. Without
The second signal line is electrically connected to the second circuit to the fourth circuit through the switching circuit, and the first circuit, the fifth circuit, and the sixth circuit Not electrically connected to the circuit,
The third signal line is electrically connected to the third to fifth circuits via the switching circuit, and the first circuit, the second circuit, and the sixth circuit Not electrically connected to the circuit,
The fourth signal line is electrically connected to the fourth circuit to the sixth circuit through the switching circuit and electrically connected to the first circuit to the third circuit. not,
The first signal line to the fourth signal line are not electrically connected to two or more circuits among the first circuit to the sixth circuit at the same time,
The switching circuit causes conduction between said first signal line of the first circuit in the first frame, so conduction between said first signal line and the second circuit in the second frame, the A semiconductor device having a function of electrically connecting the first signal line and the third circuit in a third frame.
請求項1乃至請求項4のいずれか一において、
前記切り換え回路はアナログスイッチを有することを特徴とする半導体装置。
In any one of Claims 1 thru | or 4,
The semiconductor device, wherein the switching circuit includes an analog switch.
請求項1乃至請求項5のいずれか一において、
前記トランジスタは、ポリシリコンを含むことを特徴とする半導体装置。
In any one of Claims 1 thru | or 5,
The semiconductor device, wherein the transistor includes polysilicon.
JP2010263049A 2010-11-26 2010-11-26 Semiconductor device Expired - Fee Related JP5604270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010263049A JP5604270B2 (en) 2010-11-26 2010-11-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010263049A JP5604270B2 (en) 2010-11-26 2010-11-26 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006291985A Division JP4658016B2 (en) 2006-10-27 2006-10-27 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013150057A Division JP5703347B2 (en) 2013-07-19 2013-07-19 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2011090320A JP2011090320A (en) 2011-05-06
JP5604270B2 true JP5604270B2 (en) 2014-10-08

Family

ID=44108567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010263049A Expired - Fee Related JP5604270B2 (en) 2010-11-26 2010-11-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5604270B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232827A (en) * 1986-03-31 1987-10-13 松下電器産業株式会社 Operation panel driver with lighting device
JPS6442099A (en) * 1987-08-07 1989-02-14 Sharp Kk Semiconductor device
JP3242941B2 (en) * 1991-04-30 2001-12-25 富士ゼロックス株式会社 Active EL matrix and driving method thereof
JPH09134149A (en) * 1995-11-09 1997-05-20 Seiko Epson Corp Picture display device
JP4588833B2 (en) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 Electro-optical device and electronic apparatus
JP2000356972A (en) * 1999-06-15 2000-12-26 Pioneer Electronic Corp Device and method for driving light emitting panel
JP5088986B2 (en) * 1999-12-24 2012-12-05 株式会社半導体エネルギー研究所 Display device
JP2001195042A (en) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> Source driver for liquid crystal panel and leveling method for source driver output variance

Also Published As

Publication number Publication date
JP2011090320A (en) 2011-05-06

Similar Documents

Publication Publication Date Title
US8373694B2 (en) Semiconductor integrated circuit and method of driving the same
JP4642094B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4111185B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP4628447B2 (en) Semiconductor device
JP2004271643A (en) Light emission driving circuit, display device, and driving control method therefor
JP2003255895A (en) Light emitting device and its driving method
JP2008203885A (en) Semiconductor device
US20130002622A1 (en) Method of Driving Light-Emitting Device
JP5137294B2 (en) Driving method of light emitting device
JP2004093777A (en) Light emission driving circuit and display device, and driving control method for the same
JP2004361935A (en) Semiconductor device and driving method thereof
JP4658016B2 (en) Semiconductor device
JP5703347B2 (en) Semiconductor device
JP5604270B2 (en) Semiconductor device
JP4688899B2 (en) Display device
JP4467900B2 (en) Driving method of light emitting device
JP4889926B2 (en) Display device and driving method thereof
JP4421641B2 (en) Driving method of light emitting device
JP2004093994A (en) Display device, light emitting device and electronic equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130726

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees