JP5601594B2 - オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法 - Google Patents

オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法 Download PDF

Info

Publication number
JP5601594B2
JP5601594B2 JP2011536404A JP2011536404A JP5601594B2 JP 5601594 B2 JP5601594 B2 JP 5601594B2 JP 2011536404 A JP2011536404 A JP 2011536404A JP 2011536404 A JP2011536404 A JP 2011536404A JP 5601594 B2 JP5601594 B2 JP 5601594B2
Authority
JP
Japan
Prior art keywords
dielectric material
metal
selection device
forming
undercut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011536404A
Other languages
English (en)
Other versions
JP2012509577A (ja
Inventor
スリニバサン，バスカー
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012509577A publication Critical patent/JP2012509577A/ja
Application granted granted Critical
Publication of JP5601594B2 publication Critical patent/JP5601594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

（優先権の主張）
本願は、出願日２００８年１１月１９日、現在係属中の米国特許出願第１２／２７４，１８１号、「SELECT DEVICES INCLUDING AN OPEN VOLUME, MEMORY DEVICES AND SYSTEMS INCLUDING SAME, AND MEHTODS FOR FORMING SAME」の優先権を主張する。
本発明の実施形態は、一般には、オープン・ボリューム（open volume）を含む金属-絶縁体-絶縁体-金属（ＭＩＩＭ）ダイオード等の選択デバイス、ならびにこうした選択デバイスを含むメモリ・デバイスおよび電子システムに関し、また、こうした選択デバイスを作製する方法に関する。
金属-絶縁体-絶縁体-金属（ＭＩＩＭ）ダイオードは、２種類の金属にはさまれた２つの電気絶縁体を含む。順バイアスの印加に応答して量子井戸がこれら２つの絶縁体間に効果的な高エネルギーの量子トンネリングを形成するように、各材料は調整される。この結果、閾値を超える電圧が上部金属に印加されると、量子井戸全域でトンネル電子が加速される。１つには、電荷がシリコン等のより低速な材料よりも速く金属中を移動するので、量子トンネリングは、集積回路中のスイッチ接合部を充電するよりも高速である。
ＭＩＩＭダイオードは、従来のＣＭＯＳ作製ならびに他の半導体およびプリント回路技術を用いた回路中に広く組み込むことが可能である。こうしたＭＩＩＭダイオードは、金属-絶縁体-金属（ＭＩＭ）ダイオードよりも鋭い順方向電流-電圧（Ｉ-Ｖ）曲線を持つので、多くの基板技術との潜在的互換性のある、非常に高速な性能ケイパビリティを持つトンネリング・デバイスとして使用することができる。ＭＩＩＭダイオードを使用すると、潜在的に、コスト、サイズを低減させ、高速メモリ・デバイスの性能を改善することができる。
しかしながら、ＭＩＩＭダイオード内で使用される絶縁材料はドブロイ電子波長と比較して相対的に薄くなければならず、したがって、従来の堆積方法では、 金属と絶縁体との界面で望ましくない化学的混合がもたらされることがある。さらに、ダイオードとして機能するＭＩＩＭの場合、ダイオード順方向特性電流- 電圧（Ｉ-Ｖ）曲線に鋭い屈曲をもたらすようにトンネリング方向が好ましいものでなければならない。接点周縁の高電界、または金属-絶縁体界面での電子ト ラップによる界面電流の結果、縁部での著しい漏出（リーク）がＭＩＩＭダイオードに起こることがある。高い漏れ電流に起因して、一般に、 ＭＩＩＭダイオードは不十分な整流化挙動を示すことがある。従来のＭＩＩＭダイオードに例示される選択デバイスの示す上述の化学的混合および縁部での漏出 を回避することで実現できる、Ｉ-Ｖ性能の非対称性および非線形性の増進により、こうしたデバイスの整流性能がより良いものになるはずである。
上記に鑑みて、サイズをより小さくすることができ、Ｉ-Ｖ曲線の非対称性の増進および関連する整流化挙動の改善を示す選択デバイスのニーズが、こうした選択デバイスを形成する良好な方法として当技術分野には存在する。
本発明による選択デバイスを含む本発明のメモリ・デバイスの一実施形態を示す部分的側断面図である。 図１Ａに示す選択デバイスのうちの１つの選択デバイスの電極、絶縁体およびスペーサを示すとともに、この選択デバイスの動作方法の１つを示す図である。 本発明による選択デバイスが単純マトリックス形式に配置された、本発明のメモリ・デバイスの図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび１Ｂに示す選択デバイスを形成する方法の一実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 １つの加工物の実施形態の部分的側断面図であって、図１Ａおよび図１Ｂに示す選択デバイスを形成する方法の他の実施形態を示す図である。 本発明の選択デバイスと従来の選択デバイスとについて、電流-電圧（Ｉ-Ｖ）関係の比較を示すグラフである。
更なる詳細は下記で議論するが、いくつかの実施形態では、本発明は、金属-絶縁体-絶縁体-金属（ＭＩＩＭ）ダイオード等の、絶縁体として機能するオープン・ボリュームを含む選択デバイスを作製する方法を含む。更なる実施形態では、本発明は、１つまたは複数のこうした選択デバイスを含むメモリ・デバイスおよび電子システムを含む。１つまたは複数のこうした選択デバイスは、メモリ・デバイスを形成するように、メモリ・セルと電気通信を行わせることができる。他の実施形態では、本発明は、こうした選択デバイスを形成する方法を含む。こうした方法は、導電材料と絶縁材料との間に、誘電率の低い高バンドギャップ絶縁体として機能するオープン・ボリュームを形成するステップを含むことがある。
本明細書で使用する「選択デバイス」という用語は、印加される電位の量に応じて、「オフ」状態または「オン」状態になるスイッチとして動作することができるデバイス、より具体的には、印加される電流が閾値電流または閾値電圧に達するとオン状態に切り替わり、オフ状態では、実質的に電気的非導電性の状態を示すことのできるデバイスを意味し、また、こういったデバイスが、用語「選択デバイス」に含まれる。
本明細書で使用されているように、「基板」という用語は、たとえばシリコン、ゲルマニウム、ガリウム砒素、インジウム燐、他のＩＩＩ〜ＶまたはＩＩ〜ＶＩ型の半導体材料を含む半導体型材料の層を含む任意の構造体を意味する。たとえば基板には、従来の基板だけではなく、シリコン-オン-インシュレータ（ＳＯＩ）型基板、シリコン-オン-サファイア（ＳＯＳ）型基板、基礎材料の層に支持されたシリコンのエピタキシャル層等の他のバルク半導体基板も含まれるが、これらの例には限定されない。半導体型材料は、ドープされても、ドープされなくてもよい。さらに、以下の記載で「基板」への言及を行う場合、基板表面内に、または基板を覆って、回路またはデバイスの要素または構成部品を少なくとも部分的に形成するために、前処理ステップを利用したものとすることもある。
添付の図は、個々の選択デバイス、メモリ・デバイス、メモリ・セル、またはシステムの実際の概観を意味するのでなく、本発明を説明するために用いる、単に理想化して表したものである。さらに、複数の図において共通の要素を同じ数字表示で表していることもある。
図１Ａは、本発明のメモリ・デバイス１００の一実施形態の部分的概略断面図である。メモリ・デバイス１００には、複数の選択デバイス１０２を備える集積回路が含まれることがあり、これら複数の選択デバイス１０２は、それぞれメモリ・セル１０４に連結されている。いくつかの実施形態では、選択デバイス１０２およびメモリ・セル１０４を、アレイ状に配置することも、基板１０１内に配置することもできる。限定ではなく例として示すと、選択デバイス１０２は、複数の行および列に配置することができる。図１Ａは、基板１０１を垂直に切った部分断面図であり、アレイの共通の行または列内の４つの選択デバイス１０２を示す。
これらの選択デバイス１０２はそれぞれ、導電材料１１４と、導電材料１１４上の構造体１０６とを含むことができ、構造体１０６は、任意の誘電材料１１２と、他の誘電材料１１０と、他の導電材料１０８と、少なくとも１つのオープン・ボリューム１１８とを選択デバイス１０２中に含む。図示を容易にするために、選択デバイス１０２は、基板１０１の主な垂直部分を占めるように図１では示している。しかし、実際には、基板１０１は図示されているものよりも相対的に厚くすることができ、選択デバイス１０２が、基板１０１のうちの相対的により薄い部分を占めることもあることが理解される。さらに、添付の断面図を簡略化するために、選択デバイス１０２の能動素子（すなわち、電荷キャリアが通過する、選択デバイス１０２の素子）、またはこうした能動素子を形成するのに使用される材料のみ斜線を入れている。
選択デバイス１０２は、たとえば他の誘電材料１１３中に配置することができる。各選択デバイス１０２は、任意に、たとえば導電接点１２４を介して、メモリ・セル１０４と物理的にまたは電気的に接触させることができる。いくつかの実施形態では、各選択デバイス１０２は、導電接点１２４を介してメモリ・セル１０４に電気的に通信することができ、各メモリ・セル１０４は、導電線１２６に電気的に通信することができる。非限定的例として示すが、メモリ・セル１０４のそれぞれには、電荷ベースのメモリ・セルまたは層変化メモリ・セルが含まれることがある。各選択デバイス１０２は、電気接点（図示せず）を介して、他の導電線（図示せず）とも電気的に通信することができる。更なる実施形態では、導電材料１１４が、他の導電線の一領域または一部分を単純に含むことがある。
図１Ｂは、図１Ａに示す選択デバイス１０２のうち１つの選択デバイスの導電材料１１４と、任意の誘電材料１１２と、他の誘電材料１１０と、他の導電材料１０８と、オープン・ボリューム１１８との拡大図である。他の導電材料１０８、他の誘電材料１１０、任意の誘電材料１１２の側壁を覆って、導電材料１１４上にスペーサ１１６を置くことができる。非限定的例として示すと、オープン・ボリューム１１８の平均的な深さは、約５Å〜約２０Å、より具体的には約１０Åとすることができ、これをｄ１で示す。各選択デバイス１０２のオープン・ボリューム１１８は、図１の破線で示すように、たとえば誘電材料１１２中に延在することがある。ｗ１で示すオープン・ボリューム１１８の幅は、たとえば、誘電材料１１２および他の誘電材料１１０の組成に基づいて、また、上に横たわる他の導電材料１０８の厚さに基づいて選択することができる。更なる実施形態では、誘電材料１１２をなくすことができ、オープン・ボリューム１１８が、他の誘電材料１１０および導電材料１１４の対向する表面間にボイドを形成するように、互いに隣接するスペーサ１１６間で実質的に延在することがある。
選択デバイス１０２のサイズを小さくするにつれて、選択デバイス１０２の総エリアのうち、選択デバイス１０２の縁部（すなわち、外周）の形成する割合が大きくなって、縁部での漏出が増大するが、このことは、選択デバイス１０２の整流化挙動に悪影響を及ぼすことがある。縁部での漏出の増大を補償するために、誘電率が約１の高バンドギャップ絶縁体として機能するオープン・ボリューム１１８を設けることができる。オープン・ボリューム１１８を絶縁体として選択デバイス１０２に含めることにより、選択デバイス１０２のサイズを小さくし、フリンジ電界効果（すなわち、縁部漏出）を最低限に抑えるとともに、より多くの非対称な電流および改善された整流化挙動を示す選択デバイス１０２を提供することができる。
図２に示すように、メモリ・デバイス２００は、メモリ・セル２０４のアレイを含むことができ、これらのメモリ・セルはそれぞれ、単純マトリックス形式に配置された選択デバイス２０２に連結されている。このアレイは、メモリ・セル２０４に情報を選択的に書き込むか、またはメモリ・セル２０４から選択的に情報を読み取るためのものである。また、メモリ・デバイス２００は、たとえば、第１の電極２３１と、第１の電極２３１を選択的に制御するための第１の駆動回路２３３と、第２の電極２３５と、第２の電極２３５を選択的に制御するための第２の駆動回路２３７と、信号検出回路（図示せず）とを含む様々な回路を含むことができる。
第１の電極２３１は、線選択用のワード線として実質的に機能することができ、第２の電極２３５は、第１の電極２３１に直交して配置された行選択用のビット線として実質的に機能することができる。具体的には、第１の電極２３１は、メモリ・デバイス２００の主面内に所定のピッチでＸ方向に配置され、第２の電極２３５は、Ｘ方向に直交するＹ方向に所定のピッチで配置される。更なる実施形態では、第１の電極２３１がビット線として実質的に機能し、第２の電極２３５がワード線として実質的に機能することができるように、第１の電極２３１と第２の電極２３５とを反対にすることができる。
図１に示すような選択デバイス１０２の形成に用いることができる方法の一実施形態を、図３Ａ〜３Ｆを参照して説明する。図３Ａを参照すると、導電材料３１４および誘電材料３１２を含む加工物３００を提供することができる。導電材料３１４は、たとえばタンタルシリサイド（ＴａＳｉ２）、タンタルとシリコンとの合金、タンタルと窒素との合金等の仕事関数の低い金属を含むことができ、たとえば、集積回路作製の技術分野で知られた金属層堆積技法（たとえば化学的気相成長（ＣＶＤ）、物理的気相成長（ＰＶＤ）、スパッタリング、熱蒸着、またはめっき）を用いて形成することができる。いくつかの実施形態では、導電材料３１４は、上で説明したように半導体材料の完全なもしくは部分的なウエハまたはガラスやサファイア等の材料を含むことのある基板（図示せず）を覆って形成することができる。同様に、（導電材料３１４を形成する前および／または後に）、たとえば（更なる実施形態では、簡単に導電パッドを備えることのある）導電線や電気接点等の追加機能を基板表面上または表面内に形成することもできるが、図を簡略化するために、こうした追加機能を含む基板は図３Ａ〜３Ｆには示していない。
誘電材料３１２は、加工物３００を覆って（すなわち、導電材料３１４の露出した主要面を覆って）提供することができる。誘電材料３１２は、厚さ約１ｎｍ未満、より具体的には約５Å〜約２０Åとすることができる。限定ではなく例として示すと、誘電材料３１２は、誘電率（ε）が約２〜約１０で、バンドギャップが約６ｅＶ〜約１０ｅＶの材料を含むことがある。たとえば、誘電材料３１２は、二酸化シリコン（ＳｉＯ２）等の酸化物、窒化シリコン（Ｓｉ３Ｎ４）等の窒化物、アモルファス炭素、または酸化アルミニウム（Ａｌ２Ｏ３）を含むことがあり、化学的気相成長（ＣＶＤ）法、オルトケイ酸テトラエチル（ＴＥＯＳ）の分解、スピンオン法、または集積回路作製の技術分野で知られる他の任意の方法で形成することができる。
図３Ｂを参照すると、誘電材料３１２を覆い、かつ、これに接触するように他の誘電材料３１０を形成することができる。他の誘電材料３１０は、たとえば結晶性物質を含むことがあり、また、ハフニウム、ジルコニウム、チタン、テルル、これらの要素の酸化物、これらの要素の組合せ、これらの要素の合金を含むことがある。非限定的例として示すと、他の誘電材料３１０は、原子層堆積（ＡＬＤ）法、化学的気相成長（ＣＶＤ）法、物理的気相成長（ＰＶＤ）法等の従来の方法を使用することにより、厚さ約２ｎｍ〜約８ｎｍ、より具体的には約５ｎｍに形成することができる。いくつかの実施形態では、他の誘電材料３１０は、たとえば、層状またはサンドイッチ構造を形成するように原子層堆積（ＡＬＤ）法を使用することにより堆積することのできる複数の層（図示せず）を含むことがある。
他の誘電材料３１０を覆って、他の導電材料３０８を形成することができ、この他の導電材料３０８は、たとえばプラチナ、チタン、窒化チタン、ロジウム、イリジウム、ルテニウム、これらの要素の組合せ、これらの要素の合金等の仕事関数の高い金属を含むことがある。他の導電材料３０８の平均的な厚さは、約５ｎｍ〜約３０ｎｍ、より具体的には約１０ｎｍ〜約２０ｎｍとすることができるが、この他の導電材料３０８は、たとえば物理的気相成長（ＰＶＤ）法（たとえば、スパッタリングまたは熱蒸着）、化学的気相成長（ＣＶＤ）法、無電解成長（electroless deposition）法、または、シード層を形成するために無電解成長法を使用し、続いて電解めっき法を行うというやり方で、形成することができる。
図３Ｃに示すように、他の導電材料３０８、他の誘電材料３１０、および誘電材料３１２それぞれの構造体３０６および露出側壁３３２を形成する他の導電材料３０８、他の誘電材料３１０、および誘電材料３１２を通過させて開口部３２８を形成することができる。断面図を簡略化するために、図３Ｃでは複数の開口部３２８を示しているが、単一の開口部３２８を形成することもできる。非限定的例として示すと、たとえば異方性乾式反応性イオン（すなわち、プラズマ）エッチング（anisotropic dry reactive ion etching）法を使用して、マスク（図示せず）内のアパーチャを通して、他の導電材料３０８、他の誘電材料３１０、および誘電材料３１２それぞれの一部分を除去することにより、各開口部３２８を形成することができる。マスクは、たとえばフォトレジスト材料または誘電性反射防止コーティング（ＤＡＲＣ）材料とすることができる。他の導電材料３０８、他の誘電材料３１０、および誘電材料３１２それぞれの一部分を除去することにより、導電材料３１４の表面３３０を露出させることができる。開口部３２８を形成するのに使用する腐食液の具体的な組成は、他の導電材料３０８、他の誘電材料３１０、誘電材料３１２、導電材料３１４、およびマスクの組成に基づいて選択することができる。非限定的例として示すと、他の導電材料３０８はプラチナでよく、他の誘電材料３１０はアモルファス炭素でよく、誘電材料３１２は二酸化シリコンでよく、導電材料３１４は窒化タンタルでよい。他の導電材料３０８、他の誘電材料３１０、誘電材料３１２を、開口部３２８を形成するマスク内のアパーチャを通して選択的に除去するために使用するのに、塩素含有腐食液が導入されることがある。
更に図３Ｃを参照すると、誘電材料３１２の他の部分を除去して、誘電材料３１２内にアンダーカット３３４を形成することができるが、各アンダーカット３３４は、他の誘電材料３１０と導電材料３０８との対向する面を露出させている。アンダーカット３３４は、異方性湿式エッチング法または異方性乾式（つまり、反応性イオン）エッチング法を使用することにより形成することができる。非限定的例として示すと、他の導電材料３０８はプラチナであり、他の誘電材料３１０は酸化ハフニウムであり、誘電材料３１２は二酸化シリコンであり、導電材料３１４は窒化タンタルであり、水とフッ化水素酸とを約５００：１〜約１００：１で含む溶液を側壁３３２に塗布して、二酸化シリコン内にアンダーカット３３４を形成することができる。さらに、誘電材料３１２を、アモルファス炭素から形成することができ、これを酸素プラズマに露出して、この中にアンダーカット３３４を形成することができる。
図３Ｄに示すように、アンダーカット３３４を形成した後、加工物３００を覆って（つまり、他の導電材料３０８および導電材料３１４の露出面ならびに開口 部３２８の側壁３３２を覆って）スペーサ材料３３６を堆積して、スペーサ材料３３６、誘電材料３１２、他の誘電材料３１０および導電材料３１４の周囲面に より画定されたオープン・ボリューム３１８を形成することができる。スペーサ材料３３６は、たとえば二酸化シリコンまたは窒化シリコンを含むことがあり、 原子層堆積（ＡＬＤ）法または化学的気相成長（ＣＶＤ）法を使用することにより形成することができる。限定ではなく例として示すと、加工物３００を覆っ て、オープン・ボリューム３１８のための支持をもたらすのに十分な厚さにスペーサ材料３３６のコンフォーマル層（図示せず）を堆積することができる。
次いで、スペーサ材料３３６の一部分を除去して、図３Ｅに示すような、選択デバイス３０２の周縁の周りに設けられたスペーサ３１６を形成することができる。スペーサ３１６は、従来の異方性エッチング法を使用することにより形成することができるが、このエッチング法については本明細書では詳細に記載しない。非限定的例として示すと、スペーサ材料３３６は、窒化シリコンを含むことがあるが、臭化水素（ＨＢｒ）と６フッ化硫黄（ＳＦ６）との混合物を使用することによりプラズマ・エッチング法を行って、オープン・ボリューム３１８を横から封止するスペーサ３１６を形成することができる。各スペーサ３１６は、導電材料３１４の表面３３０から、側壁３３２を覆って延在することができる。
図３Ｆは、複数の選択デバイス３０２を含む図３Ｅに示す加工物３００のトップ-ダウン図（top-down view）を示すが、各選択デバイス３０２は、導電材料３１４を覆って堆積された他の導電材料３０８、誘電材料（図示せず）および他の誘電材料（図示せず）の部分を含む。図３Ｆにおいて破線で表すオープン・ボリューム３１８は、誘電体の外周の周りに設けられている。各選択デバイス３０２は、約２５ｎｍ〜約７５ｎｍ、より具体的には約５０ｎｍの横寸法Ｄ１およびＤ２を含むことができる。スペーサ３１６が、導電材料３１４の表面３３０上に側壁３３２を覆って配置される。
オープン・ボリューム３１８を形成することにより、誘電率（ε）が約１の絶縁体が提供され、これにより、整流化挙動が向上した選択デバイスの３０２の形成が、デバイスのサイズが低減されたとしても容易になる。オープン・ボリューム３１８の形成に利用されるこれらのプロセスは、誘電材料（すなわち、他の誘電材料３１０および誘電材料３１２）と導電材料（すなわち、他の導電材料３０８および導電材料３１４）との間の化学的混合を阻止するように十分に低い温度で実施することができる。
図１Ａおよび図１Ｂに示すような選択デバイス１０２を形成するのに使用することのできる方法の他の実施形態を、図４Ａ〜４Ｆを参照して以下で説明する。図４Ａに示すように、誘電材料３１２、他の誘電材料３１０、および他の導電材料３０８を通過して導電材料３１４の表面３３０を露出するように形成された開口部３２８を含む加工物４００を提供することができる。図４Ａに示す加工物３００は、図３Ａ〜３Ｃを参照して説明したやり方で形成することができる。
図４Ｂを参照すると、図３Ｃに関連して説明した方法と同一のまたは実質的に同様の方法を使用することにより、誘電材料３１２の他の部分を任意選択で除去して、誘電材料３１２内にアンダーカット３３４を形成することができる。その後、任意選択で、破線で示す犠牲材料３４２を、各アンダーカット３３４を少なくとも部分的に充填するように塗布することができる。非限定的例として示すと、犠牲材料３４２は、アモルファス炭素等のハード・マスク材料から形成することができ、原子層堆積（ＡＬＤ）法等の従来の方法を使用することにより堆積することができる。
図４Ｃに示すように、開口部３２８を形成し、任意選択で、アンダーカット３３４を形成し、アンダーカット３３４を犠牲材料３４２で充填した後、加工物４００を覆ってスペーサ材料３３６を塗布することができる。非限定的例として示すと、スペーサ材料３３６は、たとえば二酸化シリコンまたは窒化シリコンを含むことがあり、原子層堆積（ＡＬＤ）法または化学的気相成長（ＣＶＤ）法を使用することにより形成することができる。スペーサ材料３３６の堆積中、任意選択の犠牲材料３４２により、スペーサ材料３３６が任意選択のアンダーカット３３４内に堆積することを阻止することができる。次いで、図３Ｅに関連して説明したように、従来のスペーサ・エッチングを行って、図４Ｄに示すようなスペーサ３１６を含む加工物４００を形成することができる。スペーサ３１６は、他の導電材料３０８、他の誘電材料３１０、および誘電材料３１２または犠牲材料３４２を覆うことができ、これにより、開口部３２８の側壁３３２に沿って露出した任意選択のアンダーカットが充填される。
図４Ｄを参照すると、スペーサ３１６を形成した後、スペーサ３１６の少なくとも１つを側壁３３２から除去して、誘電材料３１２の一部分、または、もしあれば、破線で示す犠牲材料３４２の一部分を露出させることができる。スペーサ３１６の少なくとも１つの除去は、従来のパターニング技法（たとえば、マスキングおよびエッチング）で行うことができるが、こうした技法については、本明細書では詳細に記載していない。非限定的例として示すと、マスク（図示せず）を塗布し、これを選択的にパターニングして、スペーサ３１６のうち少なくとも１つスペーサの表面をこのマスクを通して露出させることができ、たとえば湿式化学的エッチング法を使用することにより、スペーサ３１６の少なくとも１つを除去することができる。図４Ｅは、スペーサ３１６のうち１つを除去して、側壁３３２の少なくとも１つを露出させた後の図４Ｆに示す加工物４００のトップ-ダウン図である。
図４Ｆを参照すると、スペーサ３１６の少なくとも１つを除去した後、犠牲材料３４２があればこの露出部分を除去し、誘電材料３１２の露出部分を除去してオープン・ボリューム３１８を形成することができる。非限定的例として示すと、誘電材料３１２を除去することなく犠牲材料３４２を選択的に除去して、部分的にのみ誘電材料３１２内に延在する破線で示すようなオープン・ボリューム３１８を形成するのに、異方性乾式反応性イオン（すなわち、プラズマ）エッチング法を使用することができる。さらに、たとえば異方性乾式反応性イオン（すなわち、プラズマ）エッチング法を使用することにより、誘電材料３１２を実質的に全て除去して、スペーサ３１６間で誘電材料と他の金属との対向する面を露出させるオープン・ボリューム３１８’を形成することができる。
図１に示したような選択デバイス１０２の一実施形態を形成するのに用いることのできる方法の他の実施形態を、図５Ａ〜５Ｃを参照して以下で説明する。図５Ａを参照すると、導電材料３１４と、誘電材料５１２と、他の誘電材料３１０と、他の導電材料３０８とを含む加工物５００を提供することができる。導電材料３１４は、図３Ａについて説明したような仕事関数の低い金属を含むことがある。誘電材料５１２は、二酸化シリコン（ＳｉＯ２）等の酸化物、窒化シリコン（Ｓｉ３Ｎ４）等の窒化物、アモルファス炭素、または酸化アルミニウム（Ａｌ２Ｏ３）を含むことがあり、誘電材料５１２中に分散させることができる複数のナノドット５４４を含むことがある。ナノドット５４４には、たとえば、平均直径が約５Å〜約２０Åのシリコン粒子または金属粒子が含まれることがある。
引き続き図５Ａを参照すると、加工物５００を覆って、他の誘電材料３１０および導電材料３０８を形成することができ、図３Ｂおよび３Ｃに関連して説明した方法と同一または実質的に同様の方法を使用することにより、複数の開口部３２８を形成することができる。
図５Ｂに示すように、他の導電材料３１０および導電材料３０８から成り上に横たわる部分をナノドット５４４が支持するように、誘電材料３１２を除去することができる。非限定的例として示すと、誘電材料３１２はアモルファス炭素であり、ナノドット５４４は金属から形成され、異方性酸素プラズマ・エッチングを使用することによりこの炭素を除去することができ、ナノドット５４４が、他の誘電材料３１０と他の導電材料３１４との表面間に残る。誘電材料３１２を除去すると、オープン・ボリューム３１８が形成されるが、これは、誘電率が約１の絶縁体として機能して寄生容量を減少させることができる。
図５Ｃを参照すると、図３Ｅについて説明した方法を使用することにより、他の導電材料３０８、他の誘電材料３１０、誘電材料３１２の側壁３３２を覆ってスペーサ３１６を形成して、オープン・ボリューム３１８を囲み、オープン・ボリューム３１８への追加の支持を提供することができる。
（実施例）
図６は、従来の選択デバイス６０１の電圧-電流密度特性と、図１Ａおよび１Ｂに示す選択デバイス（１０２）等のオープン・ボリュームを含む選択デバイス６０２の 電圧-電流密度特性との比較を示す。選択デバイス６０１および６０２は、それぞれ、第１の絶縁体および第２の絶縁体により互いに離隔された第１の電極および第２の電極を含むことができる。第２の電極を覆って第１の絶縁体を設けることができ、第１の絶縁体と第１の電極との間に第２の絶縁体を設けることができ る。第１の電極は、仕事関数が約４．４０の金属を含むことがあり、第２の電極は、仕事関数が約５．２５の金属を含むことがあり、第２の絶縁体は、酸化ハフ ニウム（ＨｆＯ２）および酸化ジルコニウム（ＺｒＯ２）を含むナノラミネート誘電体を含むことがある。従来の選択デバイス６０１が、二酸化シリコンを含む第１の絶縁体を含むことができるのに対して、選択デバイス６０２は、オープン・ボリュームを含む第１の絶縁体を含むことができる。
両選択デバイスに印加される駆動電圧が同じ場合、選択デバイス６０１の電流密度が、選択デバイス６０２のものよりも大きくなる。すなわち、電流密度が同じ場合、選択デバイス６０２の駆動電圧が、選択デバイス６０１のものよりも小さくなる。順バイアスでは、量子井戸が第１の絶縁体と第２の絶縁体との間に形成され、これにより、図６に示す順方向曲線が得られることがある。選択デバイス６０２の場合、順方向曲線は、選択デバイス６０１の場合の順方向曲線と比較すると劇的に鋭い非線形の電流-電圧特性を示すが、このことは、抵抗の減少および整流化挙動の増大を実証している。したがって、選択デバイス中で第１の絶縁体としてオープン・ボリュームを利用すると、非線形性が増大し、きわめて非対称な電流-電圧特性を示す選択デバイスが得られる。
様々な変更形態および代替形態が本発明には考えられるが、複数の具体的な実施形態を例として図面中に示し、本明細書で詳細に説明してきた。しかしながら、本発明は、開示した特定の形態に限定されないことを理解されたい。むしろ、本発明は、添付の特許請求の範囲およびその法的均等物により規定される本発明の範囲に含まれる変更形態、変形形態および代替形態を全て包含する。

Claims (13)

  1. 選択デバイスを形成する方法であって、
    金属の表面上に誘電材料を形成するステップと、
    前記誘電材料上に他の誘電材料を形成するステップと、
    前記他の誘電材料上に導電材料を形成するステップと、
    前記導電材料、前記他の誘電材料、および前記誘電材料を通過して前記金属の前記表面まで延在する少なくとも１つの開口部を形成して、前記金属の前記表面上に複数の分離した構造体を形成するステップと、
    前記誘電材料の一部分を除去して、前記複数の分離した構造体それぞれの前記他の誘電材料の一部分の下に延在する少なくとも１つのアンダーカットを形成するステップと、
    前記複数の分離した構造体それぞれの側壁を覆ってスペーサを形成して、前記少なくとも１つのアンダーカットからオープンボリュームを形成するステップと、
    を含む方法。
  2. 前記誘電材料の一部分を除去して、前記複数の分離した構造体それぞれの前記他の誘電材料の一部分の下に延在する少なくとも１つのアンダーカットを形成す る前記ステップが、等方性エッチングを行って、前記導電材料、前記他の誘電材料、および前記金属に対して前記誘電材料をアンダーカットするステップを含 む、請求項１に記載の方法。
  3. 等方性エッチングを行って、前記導電材料、前記他の誘電材料、および前記金属に対して前記誘電材料をアンダーカットする前記ステップが、前記誘電材料を アンダーカットして、前記他の誘電材料の下に横方向に約１ｎｍ〜約１０ｎｍ延在する前記少なくとも１つのアンダーカットを形成するステップを含む、請求項 ２に記載の方法。
  4. 前記誘電材料の一部分を除去して、前記複数の分離した構造体それぞれの前記他の誘電材料の一部分の下に延在する少なくとも１つのアンダーカットを形成す る前記ステップが、二酸化シリコン、アモルファス炭素、および酸化アルミニウムのうちの少なくとも１つからなる一部分を除去して、前記少なくとも１つのア ンダーカットを形成するステップを含む、請求項１に記載の方法。
  5. 前記複数の構造体の前記側壁を覆って前記スペーサを形成する前記ステップの前に、前記少なくとも１つのアンダーカットを犠牲材料で充填するステップを更に含む、請求項１に記載の方法。
  6. 前記複数の構造体の前記側壁を覆って前記スペーサを形成する前記ステップの後に、前記少なくとも１つのアンダーカット内の前記犠牲材料を除去するステップを更に含む、請求項５に記載の方法。
  7. 前記誘電材料の一部分を除去して、前記複数の分離した構造体それぞれの前記他の誘電材料の一部分の下に延在する少なくとも１つのアンダーカットを形成す る前記ステップが、前記誘電材料中に分散する複数のナノドットに対して選択的に、前記誘電材料を除去するステップを含む、請求項１に記載の方法。
  8. 前記誘電材料の一部分を除去して、前記複数の分離した構造体それぞれの前記他の誘電材料の一部分の下に延在する少なくとも１つのアンダーカットを形成する前記ステップが、前記誘電材料を実質的に全て除去するステップを含む、請求項１に記載の方法。
  9. 金属と、
    前記金属の上に横たわる第１の誘電材料と、
    前記第１の誘電材料の上に横たわる導電材料と、
    前記金属の表面と、前記金属の前記表面に対向する前記第１の誘電材料の表面と、の間の第２の誘電材料と、
    前記金属の前記表面と、前記金属の前記表面に対向する前記第１の誘電材料の前記表面と、前記第２の誘電材料の相対する側面と、前記導電材料の側壁及び前記第１の誘電材料の側壁と同一平面上にあるスペーサの表面と、によって少なくとも部分的に画定されたオープンボリュームと、
    を備える選択デバイス。
  10. 前記オープンボリュームが、前記第２の誘電材料の周縁の周りに設けられている、請求項９に記載の選択デバイス。
  11. 前記オープンボリューム内に設けられた複数のナノドットを更に備える、請求項９に記載の選択デバイス。
  12. 少なくとも１つのメモリ素子と、
    複数のビット線と、
    少なくとも１つのワード線と、
    少なくとも１つの選択デバイスと、
    を備えるメモリデバイスであって、
    前記少なくとも１つの選択デバイスは、
    金属と、
    前記金属上の第１の誘電材料と、
    前記第１の誘電材料上の導電材料と、
    前記金属と前記第１の誘電材料との間の第２の誘電材料と、
    前記金属と前記第１の誘電材料との間にあって、かつ、前記第２の誘電材料の相対する側面と、前記導電材料の側壁及び前記第１の誘電材料の側壁と同一平面上にあるスペーサの表面と、によって少なくとも部分的に画定された、オープンボリュームと、
    を備える、メモリデバイス。
  13. 少なくとも１つの電子信号プロセッサと、
    前記少なくとも１つの電子信号プロセッサと電気的に通信するように構成された少なくとも１つのメモリデバイスであって、該少なくとも１つのメモリデバイスは少なくとも１つの選択デバイスを備え、該少なくとも１つの選択デバイスが、
    金属と、
    前記金属上の第１の誘電材料と、
    前記第１の誘電材料上の導電材料と、
    前記金属と前記第１の誘電材料との間の第２の誘電材料と、
    前記第１の誘電材料と前記金属との間に延在し、かつ、前記第２の誘電材料の相対する側面と、前記導電材料の側壁及び前記第１の誘電材料の側壁と同一平面上にあるスペーサの表面と、によって少なくとも部分的に画定された、オープンボリュームと、
    を含む、少なくとも１つのメモリデバイスと、
    前記少なくとも１つの電子信号プロセッサと電気的に通信するように構成された入力デバイスおよび出力デバイスのうちの少なくとも１つと、
    を備える電子システム。
JP2011536404A 2008-11-19 2009-11-09 オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法 Active JP5601594B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/274,181 US8008162B2 (en) 2008-11-19 2008-11-19 Select devices including an open volume, memory devices and systems including same, and methods for forming same
US12/274,181 2008-11-19
PCT/US2009/063761 WO2010059451A2 (en) 2008-11-19 2009-11-09 Select devices including an open volume, memory devices and systems including same, and methods for forming same

Publications (2)

Publication Number Publication Date
JP2012509577A JP2012509577A (ja) 2012-04-19
JP5601594B2 true JP5601594B2 (ja) 2014-10-08

Family

ID=42171255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536404A Active JP5601594B2 (ja) 2008-11-19 2009-11-09 オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法

Country Status (6)

Country Link
US (3) US8008162B2 (ja)
JP (1) JP5601594B2 (ja)
KR (1) KR101262580B1 (ja)
CN (1) CN102217077B (ja)
TW (1) TWI401831B (ja)
WO (1) WO2010059451A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080460B2 (en) 2008-11-26 2011-12-20 Micron Technology, Inc. Methods of forming diodes
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
KR101685063B1 (ko) * 2015-02-06 2016-12-21 서울대학교산학협력단 음극 버퍼층을 구비한 다이오드 소자
WO2016137487A1 (en) * 2015-02-27 2016-09-01 Hewlett Packard Enterprise Development Lp Superlinear selectors
WO2016153516A1 (en) * 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
US9876169B2 (en) * 2015-06-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM devices and methods
WO2017019070A1 (en) * 2015-07-29 2017-02-02 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector with copper and silicon dioxide
US10431453B2 (en) * 2016-11-28 2019-10-01 International Business Machines Corporation Electric field assisted placement of nanomaterials through dielectric engineering
US10541365B1 (en) * 2018-08-15 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change memory and method of fabricating same
CN111029402A (zh) * 2019-11-14 2020-04-17 天津大学 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242736A (en) * 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
TW392357B (en) 1998-02-10 2000-06-01 United Microelectronics Corp Manufacturing method for semiconductor device and structure manufactured by the same
US6067107A (en) * 1998-04-30 2000-05-23 Wink Communications, Inc. Response capacity management in interactive broadcast systems by periodic reconfiguration of response priorities
US6140200A (en) * 1998-09-02 2000-10-31 Micron Technology, Inc. Methods of forming void regions dielectric regions and capacitor constructions
US6127251A (en) * 1998-09-08 2000-10-03 Advanced Micro Devices, Inc. Semiconductor device with a reduced width gate dielectric and method of making same
US6492695B2 (en) * 1999-02-16 2002-12-10 Koninklijke Philips Electronics N.V. Semiconductor arrangement with transistor gate insulator
US7060584B1 (en) * 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
TW439303B (en) 1999-11-22 2001-06-07 Nat Science Council Manufacturing method of field emission device
JP3450262B2 (ja) * 2000-03-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 回路製造方法、回路装置
US6797412B1 (en) * 2000-04-11 2004-09-28 University Of Connecticut Full color display structures using pseudomorphic cladded quantum dot nanophosphor thin films
TW476135B (en) 2001-01-09 2002-02-11 United Microelectronics Corp Manufacture of semiconductor with air gap
US6306721B1 (en) * 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US7388276B2 (en) 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
US6534784B2 (en) 2001-05-21 2003-03-18 The Regents Of The University Of Colorado Metal-oxide electron tunneling device for solar energy conversion
KR100414220B1 (ko) * 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
US6700771B2 (en) * 2001-08-30 2004-03-02 Micron Technology, Inc. Decoupling capacitor for high frequency noise immunity
CN100448049C (zh) * 2001-09-25 2008-12-31 独立行政法人科学技术振兴机构 使用固体电解质的电气元件和存储装置及其制造方法
FR2831890B1 (fr) 2001-10-31 2006-06-23 Agronomique Inst Nat Rech Utilisation du gene de la cbg comme marqueur genetique de l'hypercortisolemie et des pathologies associees
US6828160B2 (en) 2002-06-11 2004-12-07 Winbond Electronics Corporation Method of forming ferroelectric random access memory cell
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US20040038489A1 (en) * 2002-08-21 2004-02-26 Clevenger Lawrence A. Method to improve performance of microelectronic circuits
US6808983B2 (en) * 2002-08-27 2004-10-26 Micron Technology, Inc. Silicon nanocrystal capacitor and process for forming same
US6944052B2 (en) 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US6680521B1 (en) * 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US6876027B2 (en) 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence
JP2005123394A (ja) * 2003-10-16 2005-05-12 Fuji Electric Holdings Co Ltd スイッチング素子及びその製造方法
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US20060038293A1 (en) 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4814001B2 (ja) * 2006-07-31 2011-11-09 株式会社リコー 薄膜ダイオード
WO2008118422A1 (en) * 2007-03-26 2008-10-02 The Trustees Of Columbia University In The City Of New York Metal oxide nanocrystals: preparation and uses
JP5364280B2 (ja) 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
US8008162B2 (en) 2011-08-30
TW201029241A (en) 2010-08-01
CN102217077A (zh) 2011-10-12
KR20110088540A (ko) 2011-08-03
US20130285110A1 (en) 2013-10-31
US8541770B2 (en) 2013-09-24
JP2012509577A (ja) 2012-04-19
US20100123122A1 (en) 2010-05-20
KR101262580B1 (ko) 2013-05-08
TWI401831B (zh) 2013-07-11
US20110298007A1 (en) 2011-12-08
WO2010059451A2 (en) 2010-05-27
US8957403B2 (en) 2015-02-17
CN102217077B (zh) 2015-04-15
WO2010059451A3 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5601594B2 (ja) オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法
CN109427972B (zh) 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法
US10056546B2 (en) Metal nitride keyhole or spacer phase change memory cell structures
US9412789B1 (en) Stackable non-volatile resistive switching memory device and method of fabricating the same
US8617958B2 (en) Methods of forming diodes
CN113302740A (zh) 存储器阵列和用于形成存储器阵列的方法
US20120220100A1 (en) Pillar structure for memory device and method
US20120043520A1 (en) Disturb-resistant non-volatile memory device and method
CN111448661A (zh) 包含双偶极阻挡电介质层的三维平面存储器装置及其制造方法
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
US20200395407A1 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
KR20210056443A (ko) 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
US8815696B1 (en) Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9114980B2 (en) Field focusing features in a ReRAM cell
US20190088874A1 (en) Non-volatile memory devices, rram devices and methods for fabricating rram devices with magnesium oxide insulator layers
CN110473961B (zh) 电阻式随机存取存储器结构及其制造方法
EP4052297A1 (en) Electronic devices comprising metal oxide materials and related methods and systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130722

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140807

R150 Certificate of patent or registration of utility model

Ref document number: 5601594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250