JP5600806B2 - 送信処理方法、送信機、受信処理方法、および受信機 - Google Patents

Description

本発明は、送信側においてデジタル信号を処理する方法、特に、マッパに入力される前にビットに適用されるビットパーミュテーションパターンに関する。さらに、本発明は、受信側においてデジタル信号を処理する方法、特に、デマッパによって出力された後のビットに適用されるビットパーミュテーションパターンに関する。加えて、本発明は、これら方法のそれぞれを実行する送信機と受信機に関する。

近年、送信機には、ビットインターリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）エンコーダが備えられている（例えば、非特許文献１参照）。

ＢＩＣＭエンコーダは、例えば、次のステップを行う。

（１）データブロックを、例えば、外符号としてＢＣＨ（Bose - Chaudhuri - Hocquenghem）符号を用い、内符号として低密度パリティ検査（low - density parity check：ＬＤＰＣ）符号を用いて、符号化する。

（２）符号化の結果得られた符号語のビットに対して、パリティインターリービング及びカラム‐ロウインターリービングを含むビットインターリービングを施す。

（３）ビットインターリーブされた符号語をセル語に多重分離する。但し、多重分離には、変調方式が１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭなどの場合、カラム‐ロウインターリービングにおけるインターリーバ行列の列のパーミュテーションに等価な処理が含まれる。

（４）セル語をコンステレーションにマッピングする。

ＥＴＳＩ ＥＮ ３０２ ７５５ Ｖ１．２．１（ＤＶＢ−Ｔ２規格） "New 16k LDPC codes for NGH" Makiko Kan file name "TM-NGH580_NGH_sony_New_16k_Codes.pdf" Document-ID TM-H1115 and published on 12/12/2010 (www.dvb.org) ＥＴＳＩ ＥＮ ３０２ ３０７ Ｖ１．２．１（ＤＶＢ−Ｓ２規格）

ところで、マッピング前にＬＤＰＣ符号語のビットに適用されるパーミュテーション（上記（２）のビットインターリービングと上記（３）の多重分離において行われるパーミュテーションを含む）の規則を、送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則にすることができれば、受信機の受信性能の向上が図られる。

本発明は、マッピング前にＬＤＰＣ符号語のビットに適用するパーミュテーションの規則を送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則にして、受信機の受信性能の向上を実現する、送信処理方法及び受信処理方法、並びに、これらの方法のそれぞれを実行する送信機及び受信機を提供することを目的とする。

上記目的を達成するために本発明の送信処理方法は、
図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化する符号化ステップと、
前記符号化ステップにおける符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリービングステップと、
前記ビットインターリービングステップにおけるビットインターリービング後のビットからなるビット系列を８ビット系列に分離し、所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレキシングステップと、
前記ビット‐セルデマルチプレキシングステップの処理の結果得られる８ビットの各セル語を２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッピングステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
である
ことを特徴とする。

上記送信処理方法によれば、マッピング前にＬＤＰＣ符号語のビットに適用するパーミュテーションの規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

ＤＶＢ−Ｔ２変調器の概略図。 図１のＢＩＣＭエンコーダの構成を示すブロック図。 ベースバンドフレーム、ＢＣＨパリティ、及びＬＤＰＣパリティを含むＬＤＰＣ符号語を示す図。 図２のカラム‐ロウインターリーバによって行われるツイストを伴うカラム‐ロウインターリービングの動作原理を示す図。 （ａ）８列のカラム‐ロウインターリーバによって行われる符号語長１６２００ビットのＬＤＰＣ符号語のビットの書き込み処理を示す図であり、（ｂ）はカラム‐ロウインターリーバによって行われる（ａ）で書き込まれたＬＤＰＣ符号語のビットの読み出し処理を示す図。 （ａ）１２列のカラム‐ロウインターリーバによって行われる符号語長１６０００ビットのＬＤＰＣ符号語のビットの書き込み処理を示す図であり、（ｂ）はカラム‐ロウインターリーバによって行われる（ａ）で書き込まれたＬＤＰＣ符号語のビットの読み出し処理を示す図。 図２のビット‐セルデマルチプレクサの入出力を示す図。 １６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 ６４ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 ２５６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 データの送受信のためにＤＶＢ−Ｔ２において適用可能なＱＰＳＫに対する特定のコンステレーションマッピングを示す図。 データの送受信のためにＤＶＢ−Ｔ２において適用可能な１６ＱＡＭに対する特定のコンステレーションマッピングを示す図。 データの送受信のためにＤＶＢ−Ｔ２において適用可能な６４ＱＡＭに対する特定のコンステレーションマッピングを示す図。 データの送受信のためにＤＶＢ−Ｔ２において適用可能な２５６ＱＡＭに対する特定のコンステレーションマッピングを示す図。 本発明の実施の形態におけるＢＩＣＭエンコーダの構成を示すブロック図。 図１５のビット‐セルデマルチプレクサの入出力を示す図。 １６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 ６４ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 ２５６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図。 本発明の実施の形態におけるＢＩＣＭデコーダの構成を示すブロック図。 図２０のセル‐ビットマルチプレクサの入出力を示す図。 １６ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図。 ６４ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図。 ２５６ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図。 符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号を示す図。 符号化率８／１５で符号語長１６２００ビットのＬＤＰＣ符号を示す図。

≪発明者が発明をするに至った経緯≫
ＤＢＶ−Ｔ２（Digital Video Broadcasting - Second Generation Terrestrial）（ETSI EN 302 755：非特許文献１）は、テレビジョン規格であるＤＶＢ−Ｔを改良したものであり、ETSI EN 302 755（非特許文献１）には、デジタル地上波テレビジョン放送用の第２世代ベースライン伝送システムが記述されている。ETSI EN 302 755（非特許文献１）には、デジタルテレビジョンサービスと一般データを対象としたチャネル符号化変調システムが詳述されている。

図１は、ＤＶＢ−Ｔ２システムアーキテクチャ（基本設計概念）におけるＤＶＢ−Ｔ２変調器の概略図である。ＤＶＢ−Ｔ２変調器１０００は、入力処理部１０１０、ビットインターリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）エンコーダ１０２０、フレーム構成部１０３０、及びＯＦＤＭ生成部１０４０を備える。

入力処理部１０１０は、放送サービスに関する入力ビットストリームを所定長の複数ブロックに変換する。ＢＩＣＭエンコーダ１０２０は、入力に対してＤＶＢ−Ｔ２に基づくＢＩＣＭ符号化処理を施す。フレーム構成部１０３０は、ＢＩＣＭエンコーダ１０２０からの入力等を用いてＤＶＢ−Ｔ２方式の伝送フレーム構成を生成する。ＯＦＤＭ生成部１０４０はＤＶＢ−Ｔ２方式の伝送フレーム構成に対して、パイロット付加、高速逆フーリエ変換、ガードインターバル挿入などを行い、ＤＶＢ−Ｔ２方式の送信信号を出力する。

ＤＶＢ−Ｔ２に基づくＢＩＣＭは参照により援用されるETSI EN 302 755（非特許文献１）の第６章に記載されている。

以下、図１のＢＩＣＭエンコーダ１０２０の詳細について図２を参照しつつ説明する。

図２は、図１に示すＤＶＢ−Ｔ２変調器１０００が備えるＢＩＣＭエンコーダ１０２０の構成を示すブロック図である。

ＢＩＣＭエンコーダ１０２０は、ＦＥＣエンコーダ１１１０、ビットインターリーバ１１２０、ビット‐セルデマルチプレクサ１１３０、及びＱＡＭマッパ１１４０を備える。但し、図２では、コンステレーション回転、セルインターリーバ、時間インターリーバを省略している。

基本的に、ＤＶＢ−Ｔ２に基づくＢＩＣＭ符号化の手順は、前方誤り訂正（forward - error - correction：ＦＥＣ）符号化、ＦＥＣ符号化の結果得られた符号語のビットのインターリービング、インターリービングされたビットをセル語に多重分離、セル語を複素ＱＡＭ（quadrature amplitude modulation）シンボル（セルとも記述される。）へのマッピングを含む。

ＦＥＣエンコーダ１１１０は、ＢＣＨ（Bose - Chaudhuri - Hocquenghem）エンコーダ（組織ＢＣＨ外エンコーダ）１１１１とＬＤＰＣ（low - density parity check）エンコーダ（組織ＬＤＰＣ内エンコーダ）１１１２とを連接することによって構成される。

ＢＣＨエンコーダ１１１１は、図３に示すように、ベースバンドフレームをＢＣＨ符号化することによってＢＣＨパリティを生成して、ＢＣＨパリティを含むＢＣＨ符号語をＬＤＰＣエンコーダ１１１５へ出力する。そして、ＬＤＰＣエンコーダ１１１５は、図３に示すように、ＢＣＨ符号語をＬＤＰＣ符号化することによってＬＤＰＣパリティを生成して、ＬＤＰＣパリティを含むＬＤＰＣ符号語をビットインターリーバ１１２０へ出力する。

ＬＤＰＣ符号語（ＦＥＣフレームとも記述される。）の符号語長は、ＤＶＢ−Ｔ２規格では、６４０００ビットまたは１６２００ビットである。ＤＶＢ−Ｔ２規格では、両方の符号語長に対して、ＬＤＰＣ符号が定義されている。しかしながら、後述するように、１６２００ビットの符号語長のみが本発明に関連する。ＬＤＰＣ符号によって、システムの誤り訂正能力のほとんどが与えられる。一方、ＢＣＨ符号によって、ＬＤＰＣ復号後に残留したエラーフロアが低減される。

ビットインターリーバ１１２０は、パリティインターリーバ１１２１、及びカラム‐ロウインターリーバ１１２５を備える。

パリティインターリーバ１１２１は、組織ＬＤＰＣ符号語のパリティビットをインターリービングする。そして、カラム‐ロウインターリーバ１１２５は、パリティインターリービング後のＬＤＰＣ符号語のビットをカラム‐ロウインターリービングする。

続いて、ビット‐セルデマルチプレクサ１１３０は、ビットインターリービング後のＬＤＰＣ符号語のビットを、ＱＡＭコンステレーションへのマッピング前に、セル語に多重分離する。但し、多重分離は、カラム‐ロウインターリーバ１１２５のインターリーバ行列の列のパーミュテーション（インターリーバ行列の列の並び順を換える処理）と等価な処理を含む。

ビット‐セルデマルチプレクサ１１３０によって行われる処理に続くコンステレーション回転、セルインターリービング、時間インターリービングなどの各処理については、説明を簡易にするため、また、本発明の原理の理解に関連しないため、その詳細な説明を省略する。

ＱＡＭマッパ１１４０は、セル語をＱＡＭコンステレーションへマッピングする。

ＬＤＰＣ符号は、雑音のある伝送チャネルでメッセージを送信するための線形誤り訂正符号である。ＬＤＰＣ符号は、データにとって劣悪な雑音が存在する状況下で、帯域または戻りチャネルの強制リンクで、信頼でき、高効率の情報伝送が望まれるアプリケーションにおいて使用される。ＬＤＰＣ符号は、疎な（値が１である行列要素が非常に少ない）パリティ検査行列として定義される。

ＤＶＢ−Ｔ２のＬＤＰＣエンコーダ１１１５は、ＢＣＨエンコーダ１１１１の出力を情報ブロックとして扱い、組織的に情報ブロックをＬＤＰＣ符号語に符号化する。ＬＤＰＣエンコーダ１１１５の役割は、ＬＤＰＣエンコーダ１１１５に入力される、情報ブロックごとに、すなわち、ＢＣＨ符号語ごとにパリティビットを計算することである。ＬＤＰＣエンコーダ１１１５の処理には、ＤＶＢ−Ｔ２規格のＥＴＳＩ ＥＮ ３０２ ７５５（非特許文献１）の付録Ａの表Ａ１から表Ａ６において記されている特別なＬＤＰＣ符号が用いられる。

ＬＤＰＣ符号語のビットには異なる重要度があり、また、コンステレーションのビットには異なるロバストレベルがある。ＬＤＰＣ符号語のビットを直接、即ちインターリービングせずにコンステレーションにマッピングすると、最適な性能には至らない。このため、ビットインターリーバ１１２０及びビット‐セルデマルチプレクサ１１３０がＬＤＰＣエンコーダ１１１５とＱＡＭマッパ１１４０との間に設けられる。言い換えると、ビットインターリーバ１１２０及びビット‐セルデマルチプレクサ１１３０によって、ＬＤＰＣ符号語のビットとＱＡＭコンステレーションによって伝送されるビットとの間の関連性の向上が達成される。

ＬＤＰＣ符号語のビットの異なる重要度は、ＬＤＰＣ符号語のビットの全てがパリティ検査行列によって定義されるパリティ検査を同数含まないことに起因する。ビット（変数ノード）が接続されるパリティ検査（検査ノード）が多いほど、反復復号処理においてビットはより重要となる。この見解は当該技術分野において既知である。

同様に、ＱＡＭコンステレーションにおいて符号化されたビットの重要度が異なることも、当該技術分野の技術者によく知られた事実である。例えば、１６ＱＡＭコンステレーションでは、４ビットが符号化され、２つのロバストレベルがある。６４ＱＡＭコンステレーションでは、６ビットが符号化され、３つのロバストレベルがある。２５６ＱＡＭコンステレーションでは、８ビットが符号化され、４つのロバストレベルがある。

さらに、ＤＶＢ−Ｔ２規格では、ビットインターリーバ１１２０のカラム‐ロウインターリーバ１１２５は、パリティインターリーバ１１２１から受け取るビットを、インターリーバ行列に連続的に列方向に書き込み、インターリーバ行列の各列においてビットを規定ビット数分巡回シフトし（ツイストとして記載される。）、インターリーバ行列からビットを行方向に連続的に読み出す、ことと等価なカラム‐ロウインターリービングを行う。ＬＤＰＣ符号語（ＦＥＣフレーム）の第１ビットが、最初に書き込まれ、最初に読み出される。

カラム‐ロウインターリービングでは、Ｎ_c列Ｎ_r行のインターリーバ行列が定義される。表１に、２つのパラメータ（Ｎ_c、Ｎ_r）の値を、全ての関連するコンステレーションサイズ（表１では「変調」と表記）と符号語長が１６２００ビットのＬＤＰＣ符号について記載する。なお、ＤＶＢ−Ｔ２では、コンステレーションがＱＰＳＫ（４ＱＡＭ）コンステレーションの場合には、カラム‐ロウインターリーバは使用されない。

各列の書き込み開始位置が、表２に示すツイストパラメータｔ_cだけツイスト（巡回シフト）される。但し、表２に、インターリーバ行列の各列のツイストパラメータ（twisting parameter）ｔ_cの値を、ＤＶＢ−Ｔ２でカラム‐ロウインターリーバが使用される、コンステレーションサイズ（表２では「変調」と表記）とＬＤＰＣ符号の符号語長Ｎ_ldpcについて記載する。

図４は、ＦＥＣエンコーダ１１１０（ＢＣＨエンコーダ１１１１及びＬＤＰＣエンコーダ１１１５を含む）によって生成されるＦＥＣフレームが６４８００ビットの長いＦＥＣフレームであり、ＱＡＭコンステレーションとして１６ＱＡＭコンステレーションが使用される場合の、カラム‐ロウインターリーバ１１２５の処理を示している。この場合のインターリーバ行列は８１００行８列である。

図４に示すように、カラム‐ロウインターリーバ１１２５は、パリティインターリーバ１１２１から受け取るビットを、各列において書き込み開始位置を表２に示されるツイストパラメータｔ_cだけツイストしながら、インターリーバ行列に連続的に列方向に書き込み、インターリーバ行列に書き込まれたビットを行方向に連続的に読み出す。ベースバンドフレームヘッダのＭＳＢ（most significant bit）が、最初に書き込まれ、最初に読み出される。なお、図４中の「ＦＥＣフレームのＬＳＢ」は、ツイストを伴うカラム‐ロウインターリービング（カラムツイストインターリービング）後のＦＥＣフレームのＬＳＢ（least significant bit）を示している。

図５及び図６に、符号語長が１６２００ビットのＬＤＰＣ符号語に対する、インターリーバ行列の列数が８と１２のそれぞれの場合における、カラム‐ロウインターリービングの一例を示す。

但し、図５（ａ）及び図６（ａ）はカラム‐ロウインターリーバ１１２５のビットの書き込み処理を示し、図５（ｂ）及び図６（ｂ）はカラム‐ロウインターリーバ１１２５のビットの読み出し処理を示す。各図において、小さな四角はそれぞれＬＤＰＣ符号語の１ビットに対応し、黒塗りの四角はＬＤＰＣ符号語の第１ビットを示す。矢印は、ビットがインターリーバ行列に書き込まれ、インターリーバ行列から読み出される順序を示す。なお、ツイスト処理は図５（ａ）、（ｂ）及び図６（ａ）、（ｂ）には示されていない。

例えば、インターリーバ行列の列数が８の場合、ＬＤＰＣ符号語のビットは、図５（ａ）に示すように、（行１、列１）、（行２、列１）、・・・、（行２０２５、列１）、（行１、列２）、・・・、（行２０２５、列８）の順序で書き込まれ、図５（ｂ）に示すように、（行１、列１）、（行１、列２）、・・・、（行１、列８）、（行２、列１）、・・・、（行２０２５、列８）の順序で読み出される。

なお、（１）ＬＤＰＣ符号の符号語長が１６２００ビットでかつインターリーバ行列の列数が８の場合と、（２）ＬＤＰＣ符号の符号語長が１６２００ビットでかつインターリーバ行列の列数が１２の場合、の２つの場合のみが本発明に関連する。

ＱＡＭマッピングに先立ち、ビットインターリーバ１１２０から出力されるビットインターリービング後の各ＬＤＰＣ符号は、まず、ビット‐セルデマルチプレクサ１１３０によって、並列のセル語に多重分離される。各セル語は、ＱＡＭコンステレーションで符号化されるビット数（η_MOD）と同数のビットを含む。セル語のビット数は、ＱＰＳＫ（４ＱＡＭ）コンステレーションでは２、１６ＱＡＭコンステレーションでは４、６４ＱＡＭコンステレーションでは６、２５６ＱＡＭコンステレーションでは８である。従って、符号語長が１６２００ビットのＬＤＰＣ符号語（ＦＥＣブロック）の１つに対するＱＡＭデータセルの数は、１６２０００／η_MODとなる。すなわち、ＱＰＳＫの場合８１００セル、１６ＱＡＭの場合４０５０セル、６４ＱＡＭの場合２７００セル、２５６ＱＡＭの場合２０２５セルである。

以下、図２のビット‐セルデマルチプレクサ１１３０について図７から図１０を用いて説明する。

図７は、図２のビット‐セルデマルチプレクサ１１３０の入出力を示す図である。

ビットインターリーバ１１２０から出力されるビットストリームは、図７に示すように、ビット‐セルデマルチプレクサ１１３０によってサブビットストリームに多重分離される。サブビットストリーム数Ｎ_substreamsは、ＱＰＳＫ（４ＱＡＭ）コンステレーションでは２であり、高次数（１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ）コンステレーションではカラム‐ロウインターリーバ１１２５におけるインターリーバ行列の列数に等しい。後者の場合、多重分離は、ビットパーミュテーションステップ（概念的に、カラム‐ロウインターリーバのインターリーバ行列の列のパーミュテーションと等価な処理）を含む。

図８は、１６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが８、各サブビットストリームのビット数が１６２００／８＝２０２５である。

図８に示すビット‐セルデマルチプレクサ１１３０Ａは、シンプルデマルチプレクサ１１３１Ａ、及びデマルチパーミュテータ１１３５Ａを備える。

シンプルデマルチプレクサ１１３１Ａは、ビットインターリーバ１１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第８サブビットストリーム（ｖ_7,0、ｖ_7,1、ｖ_7,2、・・・）の８サブビットストリームに多重分離してデマルチパーミュテータ１１３５Ａへ出力する。なお、シンプルデマルチプレクサ１１３１Ａの出力ビットｖ_i,jは、シンプルデマルチプレクサ１１３１Ａの入力ビットｖ_i+8×jに対応する。

デマルチパーミュテータ１１３５Ａは、シンプルデマルチプレクサ１１３１Ａから８サブビットストリームを受け取り、受け取った８サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の８サブビットストリームを出力する。図８に示されるように、デマルチパーミュテータ１１３５Ａの出力ビットｂ_0,i〜ｂ_7,i（ｉ＝０，１，２，・・・）は２セル語（ｙ_0,2×i〜ｙ_3,2×i、ｙ_0,2×i+1〜ｙ_3,2×i+1）を含み、各セル語は１６ＱＡＭ用のＱＡＭマッパ１１４０へ送られる。

図９は、６４ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが１２、各サブビットストリームのビット数が１６２００／１２＝１３５０である。

図９に示すビット‐セルデマルチプレクサ１１３０Ｂは、シンプルデマルチプレクサ１１３１Ｂ、及びデマルチパーミュテータ１１３５Ｂを備える。

シンプルデマルチプレクサ１１３１Ｂは、ビットインターリーバ１１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第１２サブビットストリーム（ｖ_11,0、ｖ_11,1、ｖ_11,2、・・・）の１２サブビットストリームに多重分離してデマルチパーミュテータ１１３５Ｂへ出力する。なお、シンプルデマルチプレクサ１１３１Ｂの出力ビットｖ_i,jは、シンプルデマルチプレクサ１１３１Ｂの入力ビットｖ_i+12×jに対応する。

デマルチパーミュテータ１１３５Ｂは、シンプルデマルチプレクサ１１３１Ｂから１２サブビットストリームを受け取り、受け取った１２サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の１２サブビットストリームを出力する。図９に示されるように、デマルチパーミュテータ１１３５Ｂの出力ビットｂ_0,i〜ｂ_11,i（ｉ＝０，１，２，・・・）は２セル語（ｙ_0,2×i〜ｙ_5,2×i、ｙ_0,2×i+1〜ｙ_5,2×i+1）を含み、各セル語は６４ＱＡＭ用のＱＡＭマッパ１１４０へ送られる。

図１０は、２５６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが８、各サブビットストリームのビット数が１６２００／８＝２０２５である。

図１０に示すビット‐セルデマルチプレクサ１１３０Ｃは、シンプルデマルチプレクサ１１３１Ｃ、及びデマルチパーミュテータ１１３５Ｃを備える。

シンプルデマルチプレクサ１１３１Ｃは、ビットインターリーバ１１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第８サブビットストリーム（ｖ_7,0、ｖ_7,1、ｖ_7,2、・・・）の８サブビットストリームに多重分離してデマルチパーミュテータ１１３５Ｃへ出力する。なお、シンプルデマルチプレクサ１１３１Ｃの出力ビットｖ_i,jは、シンプルデマルチプレクサ１１３１Ｃの入力ビットｖ_i+8×jに対応する。

デマルチパーミュテータ１１３５Ｃは、シンプルデマルチプレクサ１１３１Ｃから８サブビットストリームを受け取り、受け取った８サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の８サブビットストリームを出力する。図１０に示されるように、デマルチパーミュテータ１１３５Ｃの出力ビットｂ_0,i〜ｂ_7,i（ｉ＝０，１，２，・・・）は１つのセル語（ｙ_0,i〜ｙ_7,i）を含み、セル語は２５６ＱＡＭ用のＱＡＭマッパ１１４０へ送られる。

ビット‐セルデマルチプレクサ１１３０によるビット‐セルデマルチプレキシングは、ビットインターリーブされた入力ビットｂ_diの出力ビットｂ_e,doへのマッピングとして定義される。但し、ｄｏはｄｉ ｄｉｖ Ｎ_substreamsであり、ｄｉｖは、ｄｉをＮ_substreamsで除算した除算結果の整数部分を返す関数である。ｅは多重分離されたビットストリーム（ビット‐セルデマルチプレクサ１１３０から出力されるサブビットストリーム）番号（０≦ｅ＜Ｎ_substreams）である。ｖ_diはビット‐セルデマルチプレクサ１１３０への入力ビットであり、ｄｉは入力ビット番号である。ｂ_e,doはビット‐セルデマルチプレクサ１１３０からの出力ビットであり、ｄｏはビット‐セルデマルチプレクサ１１３０から出力されるサブビットストリームにおけるビット番号である。

符号語長１６２００ビットで１６ＱＡＭコンステレーションについて、図４の構成例が仮定されると、８サブビットストリームが上記の表１に従って形成される（Ｎ_substreams＝８）。各サブビットストリームのビット数は１６２００／８＝２０２５（ｄｏ ＝ ｄｉ ｄｉｖ Ｎ_substreams）であり、各サブビットストリームはインターリーバ行列の１列分である。

ＤＶＢ−Ｔ２規格では、ＤＶＢ−Ｔ２における全ての有効なＬＤＰＣ符号の符号化率（１／２、３／５、２／３、３／４、４／５、５／６）と変調方式（ＱＰＳＫ、１６ＱＡＭ，６４ＱＡＭ、２５６ＱＡＭ）に対して、ビット‐セルデマルチプレキシングが定義されている（非特許文献１のＥＴＳＩ ＥＮ ３０２ ７５５ ｖ１．２．１の第６．２．１章の表１３（ａ），（ｂ），（ｃ）参照）。表１３（ａ）、（ｂ）、（ｃ）のパラメータは、入力ビットの、サブビットストリームの出力ビットへのパーミュテーションを定義する。

例えば、ＬＤＰＣ符号が符号語長１６２００ビットでＱＡＭコンステレーションが１６ＱＡＭコンステレーションの場合、入力ビットＶ_diは、次のパーミュテーション規則に従って出力ビットｂ_eにパーミュテーションされる（非特許文献１のＥＴＳＩ ＥＮ ３０２ ７５５ ｖ１．２．１の第６．２．１章の表１３（ａ）参照）。

パーミュテーション規則は、ｖ₀＝ｂ₇、ｖ₁＝ｂ₁、ｖ₂＝ｂ₄、ｖ₃＝ｂ₂、ｖ₄＝ｂ₅、ｖ₅＝ｂ₃、ｖ₆＝ｂ₆、ｖ₇＝ｂ₀、である。

パーミュテーション規則は、受信機におけるＬＤＰＣデコーダの出力での誤り率が最小となるように、符号化率１／２、３／４、４／５、５／６に対して最適化されている。

ＱＰＳＫ（ＬＤＰＣ符号語長Ｎ_ldpc＝６４８００、１６２００）と２５６ＱＡＭ（Ｎ_ldpc＝１６２００のみ）を除いて、ビット‐セルデマルチプレクサの出力において、幅Ｎ_substreamsの語は、幅η_MOD＝Ｎ_substreams／２の２つのセル語に分けられる。最初のη_MOD＝Ｎ_substreams／２ビット［ｂ_0,do・・・ｂ_{Nsubstreams/2-1,do}］が一組の第１出力セル語［ｙ_0,2do・・・ｙη_mod-1,2do］を形成し、残りの出力ビット［ｂ_{Nsubstreams/2,do}・・・ｂ_{Nsubstreams-1,do}］が第２出力セル語［ｙ_0,2do+1・・・ｙη_mod-1,2do+1］を形成し、ＱＡＭマッパへ出力される。

ＱＰＳＫ（ＬＤＰＣ符号語長Ｎ_ldpc＝６４８００、１６２００）と２５６ＱＡＭ（Ｎ_ldpc＝１６２００のみ）の場合、ビット‐セルデマルチプレクサの出力である幅Ｎ_substreamsの語は、１つの出力セル語を形成し、ＱＡＭマッパへ出力される（［ｙ_0,do・・・ｙη_mod-1,do］＝［ｂ_0,do・・・ｂ_{Nsubstreams-1,do}］）。

特に、デマルチパーミュテータによるデマルチパーミュテーションに含まれるセル語の数は１（２５６ＱＡＭの場合）または２（１６ＱＡＭと６４ＱＡＭの場合）である。

別の言い方をすれば、デマルチパーミュテーションは、概念的には、ビットインターリーバのカラム‐ロウインターリーバにおけるインターリーバ行列の列のパーミュテーションと等価である。

その後、ビット‐セルデマルチプレクサから出力される各セル語は、特定のマッピングコンステレーション（ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭなど）に基づいて変調される。コンステレーションとＤＶＢ−Ｔ２においてビットに適用されるグレイマッピングの詳細を図１１、図１２、図１３、及び図１４に示す。

携帯受信向けの次世代デジタル放送規格が、現在、ＤＶＢ−ＮＧＨという名称の下、ＤＶＢ標準化団体において、策定下にある。ＤＶＢ−ＮＧＨ規格では、ＦＥＣ符号化、ビットインターリービング、デマルチプレキシング、及びＱＡＭコンステレーションマッピングを含む、上述したＢＩＣＭ構造と同じＢＩＣＭ構造の使用が予定されている。ＤＶＢ−ＮＧＨ規格では、ＤＶＢ−Ｔ２におけるＬＤＰＣ符号の符号化率のいくつかに加えて、２つのＬＤＰＣ符号の符号化率（すなわち、７／１５、８／１５）が追加される。ＱＡＭコンステレーションはＤＶＢ−Ｔ２と同じであり、ＱＰＳＫ（４ＱＡＭ）コンステレーション、１６ＱＡＭコンステレーション、６４ＱＡＭコンステレーション、２５６ＱＡＭコンステレーションが使用される。

ＤＶＢ−ＮＧＨでは、短い１６Ｋ（つまり、１６２００ビット）のＬＤＰＣ符号のみが使用される。ＤＶＢ−ＮＧＨでは、新たに導入される符号化率７／１５、８／１５のそれぞれに使用されるＬＤＰＣ符号が提案されている。符号化率７／１５及び符号化率８／１５のそれぞれにおいて提案されているＬＤＰＣ符号は、図２５及び図２６にそれぞれ記述され、非特許文献２の記載内容も役立つ。

図２５及び図２６における符号の記述は、ＤＶＢ−Ｓ２規格で使用される記述と同じであり、より詳細には、非特許文献３（ＥＴＳＩ ＥＮ ３０２ ３０７ Ｖ１．２．１（２００９年４月）の第５．３．２章と付録Ｂ，Ｃ）により正確に記載されている。図２５は符号化率７／１５で符号語長１６２００のＬＤＰＣ符号に対するパリティビットアキュミュレータのアドレスを示す図であり、図２６は符号化率８／１５で符号語長１６２００のＬＤＰＣ符号に対するパリティビットアキュミュレータのアドレスを示す図である。並列または巡回係数（cyclic factor）はＤＶＢ−Ｓ２と同じ３６０である。

なお、図２５及び図２６の表記は非特許文献３の記載に準じているので、当該技術分野の技術者であれば、図２５及び図２６からそのＬＤＰＣ符号について当然理解できるものであるが、非特許文献３（ＥＴＳＩ ＥＮ ３０２ ３０７ Ｖ１．２．１（２００９年４月）の第５．３．２章と付録Ｂ，Ｃ）の記載内容の図２５への適用例を以下に記載する。

ＬＤＰＣエンコーダは、数１のように、サイズＫ_ldpcの情報ブロック（ＢＣＨエンコーダの出力）ｉをサイズＮ_ldpcのＬＤＰＣ符号ｃに組織的に符号化する。

但し、符号化率７／１５の場合、ＬＤＰＣ符号のパラメータ（Ｎ_ldpc，Ｋ_ldpc）は（１６２００，７５６０）である。

ＬＤＰＣエンコーダの役割は、Ｋ_ldpc個の情報ビットのブロック毎に、Ｎ_ldpc−Ｋ_ldpc個のパリティビットを決定することであり、その手順は以下の通りである。

まず、パリティビットを数２に示すように初期化する。

１番目の情報ビットｉ₀を図２５の第１行目において指定される各パリティビットアドレスにおいて累積する。具体的には数３の演算を行う。

次の３５９個の情報ビットｉ_m（ｍ＝１，２，・・・，３５９）について、ｉ_mを各パリティビットアドレス｛ｘ＋（ｍ ｍｏｄ ３６０）×ｑ｝ ｍｏｄ （Ｎ_ldpc−Ｋ_ldpc）において累積する。但し、ｘは１番目の情報ビットｉ₀に対応するパリティビットアキュミュレータのアドレスを示し、ｑは符号化率７／１５に依存する係数であり、２４である。ｑはｑ＝（Ｎ_ldpc−Ｋ_ldpc）／３６０で与えられる。

３６１番目の情報ビットｉ₃₆₀に対して、パリティビットアキュミュレータのアドレスが図２５の第２行目に与えられている。同様の手法で、次の３５９個の情報ビットｉ_m（ｍ＝３６１，３６２，・・・，７１９）に対するパリティビットアキュミュレータのアドレスが｛ｘ＋（ｍ ｍｏｄ ３６０）×ｑ｝ ｍｏｄ （Ｎ_ldpc−Ｋ_ldpc）で得られる。但し、ｘは３６０番目の情報ビットｉ₃₆₀に対応するパリティビットアキュミュレータのアドレス、すなわち、図２５の第２行目に記述されているパリティビットアキュミュレータのアドレスである。

同様のやり方が、３６０個の新しい情報ビットのグループ毎に、図２５の新しい行がパリティビットアキュミュレータのアドレスを見つけるために使用される。

情報ビットの全てに対して実行された後、最終的なパリティビットは次のようにして得られる。

ｉ＝１から数４の演算を開始して連続的に行う。

ｐ_i（ｉ＝０，１，・・・，Ｎ_ldpc−Ｋ_ldpc−１）の最終内容がパリティビットｐ_iに等しい。

なお、図２６の場合、上記適用例における図２５の各行の値を図２６の各行の値に置き換えることによって実現される。但し、ＬＤＰＣ符号のパラメータ（Ｎ_ldpc，Ｋ_ldpc）は（１６２００，８６４０）であり、ｑ＝２１である。

但し、上記のＬＤＰＣ符号の説明では、ＤＶＢ−Ｓ２の表記に従っているが、ＤＶＢ−Ｔ２やＤＶＢ−ＮＧＨの表記に従えば、例えば、上記のｑはＱ_ldpcになる。

ＤＶＢ−ＮＧＨ規格において、１６ＱＡＭコンステレーション、６４ＱＡＭコンステレーション、及び２５６ＱＡＭコンステレーションのそれぞれに対して、符号化率７／１５、８／１５について、現在、ビット‐セルデマルチプレクサによるパーミュテーションは定義されていない。ＤＶＢ−Ｔ２と同様に、ＱＰＳＫ（４ＱＡＭ）コンステレーションでは、ビット‐セルデマルチプレクサによるパーミュテーションは必要とされない。なぜなら、ＱＰＳＫコンステレーションを使って符号化された２つのビットのロバストレベルは互いに同じであるからである。

様々なＱＡＭコンステレーションサイズとの結合、及び様々な受信環境下で、符号化率７／１５、８／１５の新しいＬＤＰＣ符号の性能を最大にするために、ビット‐セルデマルチプレキシングに対して、新しい最適化されたパーミュテーション規則が要求される。

≪発明の実施の形態≫
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。但し、実施の形態の説明は、本発明を限定するものとして理解されるべきではなく、本発明の一般的原理の単なる例示として理解されるべきである。補足（その２）において提示される本実施の形態の一般的原理は異なるシナリオやここに明瞭に記述されていない手法に適用可能であることは、技術者に承知されるべきである。

以下に説明される本発明の実施の形態の多くはＤＶＢ−ＮＧＨシステムに言及する。新しいＤＶＢ−ＮＧＨ規格は、モバイル機器向けのデジタル放送用のＤＶＢ−Ｈ規格を改定し、ＤＶＢ−Ｈ規格の後を継ぐ規格である。

まだ最終決定されていないが、ＤＶＢ−ＮＧＨシステムは上記の≪発明者が発明をするに至った経緯≫において説明したＤＢＶ−Ｔ２サブシステムの一つと同様の構造を採用することが予定されている。しかしながら、これは保護の範囲を制限するものではない。実際に、本発明の実施の形態は、補足（その２）で記述した構造の特徴を有するいかなるシステムにも適用可能である。

本発明の各実施の形態は、ＱＡＭマッパに入力される前に送信ビットに対してビット信号処理を行うシステムを提供する。さらに、本発明の各実施の形態は、ＱＡＭデマッパから出力された受信ビットに対してビット信号処理（送信側で送信ビットに対して行われたビット信号処理と逆の処理）を行うシステムを提供する。

例えば音声信号及び／または映像信号を含むデジタル信号が、送信機から送信または放送され、受信機（例えば、モバイル端末）によって受信される。

＜送信サイド＞
以下、本発明の実施の形態におけるＢＩＣＭエンコーダについて図面を参照しつつ説明する。なお、ＢＩＣＭエンコーダは送信機に備えられるものである。

図１５は、本発明の実施の形態のＢＩＣＭエンコーダの構成を示すブロック図である。図１５に示すＢＩＣＭエンコーダは、基本的に図１から図１４を参照して≪発明者が発明をするに至った経緯≫において詳細に説明したＤＶＢ−Ｔ２規格のＢＩＣＭエンコーダに対応する。

図１５に示すＢＩＣＭエンコーダ１００は、ＦＥＣエンコーダ１１０、ビットインターリーバ１２０、ビット‐セルデマルチプレクサ１３０、及びＱＡＭマッパ１４０を備える。

ＦＥＣエンコーダ１１０は、ＢＣＨエンコーダ１１１及びＬＤＰＣエンコーダ１１５を備える。なお、補足（その２）の内容は、例えば、ＬＤＰＣエンコーダ１１５前段のＢＣＨエンコーダ１１１がないシステム、ＬＤＰＣエンコーダ１１５前段のＢＣＨエンコーダ１１１を他の符号を用いるエンコーダに置き換えたシステムに対しても適用可能である。

ＢＣＨエンコーダ１１１には、特に音声信号及び／または映像信号などの情報ビットから構成されるデジタル信号（ベースバンド信号）が入力される。ＢＣＨエンコーダ１１１は、入力されるベースバンドフレームをＢＣＨ符号化することによってＢＣＨパリティを生成して、ＢＣＨパリティを含むＢＣＨ符号語をＬＤＰＣエンコーダ１１５へ出力する。

ＬＤＰＣエンコーダ１１５は、特定のＬＤＰＣ符号を用いてＢＣＨ符号語を符号化することによってＬＤＰＣパリティを生成する。なお、この場合に、実施の形態で使用されるＬＤＰＣ符号は、図２５に基づく符号化率７／１５で符号語長１６２００のＬＤＰＣ符号、または、図２６に基づく符号化率８／１５で符号語長１６２００のＬＤＰＣ符号、である。

ＬＤＰＣエンコーダ１１５は、ＬＤＰＣ符号化の結果得られたＬＤＰＣパリティを含むＮ_ldpc＝１６２００ビットのＬＤＰＣ符号語（Ｎ_ldpc＝１６２００ビットからなるデータパケットのビットストリーム）をビットインターリーバ１２０へ出力する。なお、Ｎ_ldpc＝６４０００ビットからなるデータパケットのビットストリームの、ＬＤＰＣエンコーダ１１５からの出力は、ＤＶＢ−ＮＧＨ規格の携帯デバイス向けの信号の送信及び受信に対して予定されていない、ことに注意すべきである。１６２００ビットのＬＤＰＣ符号語は、参照によって援用されているＤＶＢ−Ｔ２規格の第６．１．３章に基づいて説明される、パリティインターリービングおよびカラムツイストインターリービングが実行されるために、ビットインターリーバ１２０に入力される。

ビットインターリーバ１２０は、パリティインターリーバ１２１、及びカラム‐ロウインターリーバ１２５を備える。

パリティインターリーバ１２１は、１６２００ビットのＬＤＰＣ符号語に対してそのパリティ部分のビットの並び順を換えるパリティインターリービングを行ってカラム‐ロウインターリーバ１２５へ出力する。

具体的には、パリティインターリーバ１２１の入力をλ、パリティインターリーバ１２１の出力をｕとすると、パリティインターリーバ１２１は、数５に示す演算を行う。

但し、数５において、Ｋ_ldpcは、ＬＤＰＣ符号語の情報ビットの数であり、情報ビットはインターリーブされない。パリティ検査行列の巡回係数（cyclic factor）が３６０である。符号化率７／１５の場合ではＱ_ldpc＝２４、符号化率８／１５場合ではＱ_ldpc＝２１である。

カラム‐ロウインターリーバ１２５は、パリティインターリーバ１２１から受け取る、パリティインターリービング後の１６２００ビットのＬＤＰＣ符号語に対して、カラムツイストインターリービング（ツイストを伴うカラム‐ロウインターリービング）を行い、カラムツイストインターリービング後の１６２００ビットのＬＤＰＣ符号語をビット‐セルデマルチプレクサ１３０へ出力する。

カラム‐ロウインターリーバ１２５は、行列要素の数（列数と行数の乗算値）がＬＤＰＣ符号語のビット数１６２００であり、ＱＡＭマッパ１４０において使用される変調の種類に応じて次元が異なる（列数と行数が異なる）、インターリーバ行列を、カラムツイストインターリービングの際に用いる。既に説明したように、１６ＱＡＭでＮ_ldpc＝１６２００の場合、行数Ｎ_r＝２０２５、列数Ｎ_c＝８である。６４ＱＡＭでＮ_ldpc＝１６２００の場合、行数Ｎ_r＝１３５０、列数Ｎ_c＝１２である。２５６ＱＡＭでＮ_ldpc＝１６２００の場合、行数Ｎ_r＝２０２５、列数Ｎ_c＝８である。

カラム‐ロウインターリーバ１２５は、カラムツイストと列数８、１２を考慮して、パリティインターリーバ１２１から出力される１６２００ビット（パリティインターリービング後のＬＤＰＣ符号語）を、各列において書き込み開始位置を表２に示されるツイストパラメータｔ_cだけツイストしながら、インターリーバ行列に連続的に列方向に書き込み、インターリーバ行列に書き込んだ１６２００ビットを、連続的に行方向に読み出す（図４、図５、図６参照）。

しかしながら、本発明の実施の形態は、特にビット‐セルデマルチプレクサが用いる各パーミュテーション規則において、表２に挙げたカラムツイストパラメータの値以外の任意の値が適用され得ることに注意すべきである。さらに、カラムツイストインターリービングは、ＤＶＢ−Ｔ２システムの一部であり、従ってＤＶＢ−ＮＧＨシステムの一部になるであろうが、本発明の実施形態はカラムツイストなしのカラム‐ロウインターリービング処理にも適用され得る。

ビット‐セルデマルチプレクサ１３０は、カラム‐ロウインターリーバ１２５によるカラムツイストインターリービング処理後の、１６２００ビットのＬＤＰＣ符号語を、本発明の実施の形態の各実施例に応じてパーミュテーションする。適用されるパーミュテーション処理、特にパーミュテーション規則は、（１）ＬＤＰＣ符号の符号語長と符号化率で特徴づけられる、ＬＤＰＣエンコーダ１１５によって使用されるＬＤＰＣ符号語、（２）ＱＡＭマッパ１４０によって使用されるＱＡＭコンステレーションのサイズ、に依存する。

ビット‐セルデマルチプレクサ１３０は、既に説明したように、ビットインターリーバ１２０から入力されるビットインターリービング後のＬＤＰＣ符号語のビットを、並列セル語に多重分離する。それから、ビット‐セルデマルチプレクサ１３０は、パーミュテーション後のセル語が特定のＱＡＭマッピングに応じたコンステレーションシンボルにマッピングされるように、パーミュテーションを行う。出力ＱＡＭデータセルの数（セル語の数）と有効な１つのセル語のビット数η_MODは≪発明者が発明をするに至った経緯≫において説明したＤＶＢ−Ｔ２に対するものと同じである。特に、ＱＡＭデータセルは、ＱＰＳＫ（４ＱＡＭ）では８１００セル、１６ＱＡＭでは４０５０セル、６４ＱＡＭでは２７００セル、２５６ＱＡＭでは２０２５セルである。

以下、図１５のビット‐セルデマルチプレクサ１３０について図１６から図１９を用いて説明する。

図１６は、図１５のビット‐セルデマルチプレクサ１３０の入出力を示す図である。

ビットインターリーバ１２０から出力されるビットストリームは、図１６に示すように、ビット‐セルデマルチプレクサ１３０によってサブビットストリームに多重分離される。サブビットストリーム数Ｎ_substreamsは、ＤＶＢ−Ｔ２と同じである。サブビットストリーム数は、特に、ＱＰＳＫ（４ＱＡＭ）コンステレーションでは２、１６ＱＡＭコンステレーションでは８、６４ＱＡＭコンステレーションでは１２、２５６ＱＡＭコンステレーションでは８である。

ビット‐セルデマルチプレキシングの多重分離後、パーミュテーションが入力ビットｂ_diの出力ビットｂ_e,doへの特別なインターリービングによって実施される。但し、ｄｏはｄｉ ｄｉｖ Ｎ_substreamsであり、ｄｉｖは、ｄｉをＮ_substreamsで除算した除算結果の整数部分を返す関数である。ｅは多重分離されたビットストリーム（ビット‐セルデマルチプレクサ１１３０から出力されるサブビットストリーム）番号（０≦ｅ＜Ｎ_substreams）である。ｖ_diはビット‐セルデマルチプレクサ１３０への入力ビットであり、ｄｉは入力ビット番号である。ｂ_e,doはビット‐セルデマルチプレクサ１３０からの出力ビットであり、ｄｏはビット‐セルデマルチプレクサ１３０から出力されるサブビットストリームにおけるビット番号である。

図１７は、１６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが８、各サブビットストリームのビット数が１６２００／８＝２０２５である。

図１７に示すビット‐セルデマルチプレクサ１３０Ａは、シンプルデマルチプレクサ１３１Ａ、及びデマルチパーミュテータ１３５Ａを備える。

シンプルデマルチプレクサ１３１Ａは、ビットインターリーバ１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第８サブビットストリーム（ｖ_7,0、ｖ_7,1、ｖ_7,2、・・・）の８サブビットストリームに多重分離してデマルチパーミュテータ１３５Ａへ出力する。なお、シンプルデマルチプレクサ１３１Ａの出力ビットｖ_i,jは、シンプルデマルチプレクサ１３１Ａの入力ビットｖ_i+8×jに対応する。

デマルチパーミュテータ１３５Ａは、シンプルデマルチプレクサ１３１Ａから８サブビットストリームを受け取り、受け取った８サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の８サブビットストリームを出力する。図１７に示されるように、デマルチパーミュテータ１３５Ａの出力ビットｂ_0,i〜ｂ_7,i（ｉ＝０，１，２，・・・）は２セル語（ｙ_0,2×i〜ｙ_3,2×i、ｙ_0,2×i+1〜ｙ_3,2×i+1）を含み、各セル語は１６ＱＡＭ用のＱＡＭマッパ１４０へ送られる。

図１８は、６４ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが１２、各サブビットストリームのビット数が１６２００／１２＝１３５０である。

図１８に示すビット‐セルデマルチプレクサ１３０Ｂは、シンプルデマルチプレクサ１３１Ｂ、及びデマルチパーミュテータ１３５Ｂを備える。

シンプルデマルチプレクサ１３１Ｂは、ビットインターリーバ１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第１２サブビットストリーム（ｖ_11,0、ｖ_11,1、ｖ_11,2、・・・）の１２サブビットストリームに多重分離してデマルチパーミュテータ１３５Ｂへ出力する。なお、シンプルデマルチプレクサ１３１Ｂの出力ビットｖ_i,jは、シンプルデマルチプレクサ１３１Ｂの入力ビットｖ_i+12×jに対応する。

デマルチパーミュテータ１３５Ｂは、シンプルデマルチプレクサ１３１Ｂから１２サブビットストリームを受け取り、受け取った１２サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の１２サブビットストリームを出力する。図１８に示されるように、デマルチパーミュテータ１３５Ｂの出力ビットｂ_0,i〜ｂ_11,i（ｉ＝０，１，２，・・・）は２セル語（ｙ_0,2×i〜ｙ_5,2×i、ｙ_0,2×i+1〜ｙ_5,2×i+1）を含み、各セル語は６４ＱＡＭ用のＱＡＭマッパ１４０へ送られる。

図１９は、２５６ＱＡＭコンステレーションの場合におけるビット‐セルデマルチプレクサの構成を示すブロック図である。但し、サブビットストリーム数Ｎ_substreamsが８、各サブビットストリームのビット数が１６２００／８＝２０２５である。

図１９に示すビット‐セルデマルチプレクサ１３０Ｃは、シンプルデマルチプレクサ１３１Ｃ、及びデマルチパーミュテータ１３５Ｃを備える。

シンプルデマルチプレクサ１３１Ｃは、ビットインターリーバ１２０から１ビットストリーム（ｖ₀、ｖ₁、ｖ₂、・・・）を受け取り、第１サブビットストリーム（ｖ_0,0、ｖ_0,1、ｖ_0,2、・・・）から第８サブビットストリーム（ｖ_7,0、ｖ_7,1、ｖ_7,2、・・・）の８サブビットストリームに多重分離してデマルチパーミュテータ１３５Ｃへ出力する。なお、シンプルデマルチプレクサ１３１Ｃの出力ビットｖ_i,jは、シンプルデマルチプレクサ１３１Ｃの入力ビットｖ_i+8×jに対応する。

デマルチパーミュテータ１３５Ｃは、シンプルデマルチプレクサ１３１Ｃから８サブビットストリームを受け取り、受け取った８サブビットストリームの並び順を換えるパーミュテーションを行い、パーミュテーション後の８サブビットストリームを出力する。図１９に示されるように、デマルチパーミュテータ１３５Ｃの出力ビットｂ_0,i〜ｂ_7,i（ｉ＝０，１，２，・・・）は１つのセル語（ｙ_0,i〜ｙ_7,i）を含み、セル語は２５６ＱＡＭ用のＱＡＭマッパ１１４０へ送られる。

ビット‐セルデマルチプレクサ１３０（１３０Ａ〜１３０Ｃ）による処理の結果得られるセル語は、図１５のＱＡＭマッパ１４０へ連続して出力される。ＱＡＭマッパ１４０は、セル語（ビット‐セルデマルチプレクサの出力）を、図１２、図１３、図１４の特定の１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭに従って、すなわち、ＤＶＢ−Ｔ２規格において使用されるビットラベルに従って、コンステレーションシンボルにマッピングする。

次に、多重分離パラメータは、異なるＬＤＰＣ符号と異なる変調方法に対してパーミュテーションスキームを適用するための発明の実施の形態の各実施例に応じて示される。次のパーミュテーションは、図１５の一部分を示す、図１７から図１９のビット‐セルデマルチプレクサのデマルチパーミュテータに適用される。

以下、ビット‐セルデマルチプレクサ内のデマルチパーミュテータが用いるパーミュテーション規則について、
（ケースＡ）ＬＤＰＣエンコーダが用いる符号が図２５の符号化率７／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭマッパが用いるＱＡＭコンステレーションが６４ＱＡＭコンステレーションである場合、
（ケースＢ）ＬＤＰＣエンコーダが用いる符号が図２５の符号化率７／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭマッパが用いるＱＡＭコンステレーションが２５６ＱＡＭコンステレーションである場合、
（ケースＣ）ＬＤＰＣエンコーダが用いる符号が図２６の符号化率８／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭマッパが用いるＱＡＭコンステレーションが６４ＱＡＭコンステレーションである場合、
の３つの場合について、詳細に説明する。

（ケースＡ）
本発明の実施の形態の一例における、図１８のビット‐セルデマルチプレクサ１３０Ｂの処理について記載する。当該一例は、ＬＤＰＣエンコーダ１１５が図２５に基づく符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭマッパ１４０が変調方式として６４ＱＡＭを使用する場合に関するものである。

デマルチパーミュテータ１３５Ｂのパーミュテーションは、インターリーバ行列の行方向に読み出され、それから多重分離された、１行分の１２ビット上で、図１８に記述するように実行される。

デマルチプレキシング処理後、デマルチパーミュテータ１３５Ｂは、１２入力ビットｖ_di（ｖ_di,do）を次のパーミュテーション規則に従って１２出力ビットｂ_e（ｂ_e,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉、である。

上記パーミュテーション後、２つのセル語が各ｂ_eに対して抽出される。２つのセル語ｙ_0-5は２つの連続した変調シンボルへマッピングされるように、６４ＱＡＭ用のＱＡＭマッパ１４０へ出力される。

（ケースＢ）
本発明の実施の形態の他の例における、図１９のビット‐セルデマルチプレクサ１３０Ｃの処理について記載する。当該他の例は、ＬＤＰＣエンコーダ１１５が図２５に基づく符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭマッパ１４０が変調方式として２５６ＱＡＭを使用する場合に関するものである。

デマルチパーミュテータ１３５Ｃのパーミュテーションは、インターリーバ行列の行方向に読み出され、それから多重分離された、１行分の８ビット上で、図１９に記述するように実行される。

デマルチプレキシング処理後、デマルチパーミュテータ１３５Ｃは、８入力ビットｖ_di（ｖ_di,do）を次のパーミュテーション規則に従って８出力ビットｂ_e（ｂ_e,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇、である。

上記パーミュテーション後、１つのセル語が各ｂ_eに対して抽出される。１つのセル語ｙ_0-7は１つの連続した変調シンボルへマッピングされるように、２５６ＱＡＭ用のＱＡＭマッパ１４０へ出力される。

（ケースＣ）
本発明の実施の形態のさらに他の例における、図１８のビット‐セルデマルチプレクサ１３０Ｂの処理について記載する。当該さらに他の例は、ＬＤＰＣエンコーダ１１５が図２６に基づく符号化率８／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭマッパ１４０が変調方式として６４ＱＡＭを使用する場合に関するものである。

デマルチパーミュテータ１３５Ｂのパーミュテーションは、インターリーバ行列の行方向に読み出され、それから多重分離された、１行分の１２ビット上で、図１８に記述するように実行される。

デマルチプレキシング処理後、デマルチパーミュテータ１３５Ｂは、１２入力ビットｖ_di（ｖ_di,do）を次のパーミュテーション規則に従って１２出力ビットｂ_e（ｂ_e,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁、である。

上記パーミュテーション後、２つのセル語が各ｂ_eに対して抽出される。２つのセル語ｙ_0-5は２つの連続した変調シンボルへマッピングされるように、６４ＱＡＭ用のＱＡＭマッパ１４０へ出力される。

＜受信サイド＞
以下、本発明の実施の形態におけるＢＩＣＭデコーダについて図面を参照しつつ説明する。なお、ＢＩＣＭデコーダは受信機に備えられるものである。但し、本実施の形態におけるＢＩＣＭデコーダを備える機器として、携帯デバイス、モバイル電話機、タブレットＰＣ、ノートブック、テレビジョンなどを例示することができる。

受信機のＢＩＣＭデコーダにおける処理は、基本的に、送信機のＢＩＣＭエンコーダにて行われる上記説明した処理の逆である。要するに、複素セルは、コンステレーションマッピング（ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭ）に基づいて復調処理が施され、伝送されたビットセル語の決定が行われる。１つのセル語（２５６ＱＡＭの場合）または２つのセル語（１６ＱＡＭ、６４ＱＡＭの場合）は送信側で行われたパーミュテーションと逆のパーミュテーション規則に従ってビットパーミュテーションされる。それから、ビットストリームに多重される。ビットストリームは、さらに、カラム‐ロウデインターリーバによってカラム‐ロウデインターリービングされるとともに、パリティデインターリーバによってパリティデインターリービングされる。パリティデインターリーバによってパリティデインターリービングされるビットはパリティビットのみである。パリティデインターリーバの出力ビットは、送信側でＬＤＰＣ符号化に用いられたＬＤＰＣ符号に対応するＬＤＰＣデコーダによってデコードされ、符号化されたビットのストリームを出力する。

以下、ＢＩＣＭデコーダを詳細に説明する。

図２０は、本発明の実施の形態におけるＢＩＣＭデコーダの構成を示すブロック図である。

図２０に示すＢＩＣＭデコーダ３００は、ＱＡＭデマッパ３１０、セル‐ビットマルチプレクサ３２０、ビットデインターリーバ３３０、及びＦＥＣデコーダ３４０を備える。

ＱＡＭデマッパ３１０は、特定の変調方式（１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭなど）に従って複素セルを復調し、その結果得られるセル語をセル‐ビットマルチプレクサ３２０へ出力する。但し、セル語のビット数は、１６ＱＡＭ、６４ＱＡＭ、及び２５６ＱＡＭのそれぞれに対して、４、６、８である。

ＱＡＭデマッパ３１０で実行されるＱＡＭ復調は、送信機のＱＡＭマッパ１４０で実行されるＱＡＭの変調に対応するものである。仮に、送信機のＱＡＭマッパ１４０が図１２のＤＶＢ−Ｔ２ラベリングに従う１６ＱＡＭの変調を実行するならば、ＱＡＭデマッパ３１０は、図１２の同じ１６ＱＡＭに従う復調を実行し、これにより、各変調シンボル（複素セル）を４ビットのセル語に復調する。これと同様の内容が図１１、図１３及び図１４の全てのＱＡＭの変調に対して言える。

セル‐ビットマルチプレクサ３２０は、パーミュテーションブロックと、マルチプレキシングブロックを含む。受信側では、パーミュテーションブロックは復調されたビットを、変調方式とＬＤＰＣ符号に依存する、送信側で使用されるパーミュテーション規則とは逆のパーミュテーション規則に従って処理する。

以下、図２０のセル‐ビットマルチプレクサ３３０について図２１から図２４を用いて説明する。

図２１は、図２０のセル‐ビットマルチプレクサ３２０の入出力を示す図である。

入力ビットｂから構成されるセル語ｙは、セル‐ビットマルチプレクサ３２０に入力され、出力語ｖを生成するためにセル‐ビットマルチプレクサ３２０によってパーミュテーションされる。

図２２は、１６ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図である。

図２２に示すセル‐ビットマルチプレクサ３２０Ａは、インバースデマルチパーミュテータ３２１Ａ、及びシンプルマルチプレクサ３２５Ａを備える。

インバースデマルチパーミュテータ３２１Ａには、１６ＱＡＭ用のＱＡＭデマッパ１４０から、８サブビットストリーム（４ビットｙ_0-3のセル語の２つ分の８ビットｂ_0-7）が入力される。インバースデマルチパーミュテータ３２１Ａは、受け取った８サブビットストリームの並び順を換えるパーミュテーション（送信側のデマルチパーミュテータ１３５Ａによって並び換えられる前の並び順に戻すパーミュテーション）を行い、パーミュテーション後の８サブビットストリームをシンプルマルチプレクサ３２５Ａへ出力する。

シンプルマルチプレクサ３２５Ａは、パーミュテーション後の８サブビットストリームを１６２００ビットの１ビットストリームに多重して出力する。なお、シンプルマルチプレクサ３２５Ａの出力ビットｖ_i+8×jは、シンプルマルチプレクサ３２５Ａの入力ビットｖ_i,jに対応する。

図２３は、６４ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図である。

図２３に示すセル‐ビットマルチプレクサ３２０Ｂは、インバースデマルチパーミュテータ３２１Ｂ、及びシンプルマルチプレクサ３２５Ｂを備える。

インバースデマルチパーミュテータ３２１Ｂには、６４ＱＡＭ用のＱＡＭデマッパ１４０から、１２サブビットストリーム（６ビットｙ_0-5のセル語の２つ分の１２ビットｂ_0-11）が入力される。インバースデマルチパーミュテータ３２１Ｂは、受け取った１２サブビットストリームの並び順を換えるパーミュテーション（送信側のデマルチパーミュテータ１３５Ｂによって並び換えられる前の並び順に戻すパーミュテーション）を行い、パーミュテーション後の１２サブビットストリームをシンプルマルチプレクサ３２５Ｂへ出力する。

シンプルマルチプレクサ３２５Ｂは、パーミュテーション後の１２サブビットストリームを１６２００ビットの１ビットストリームに多重して出力する。なお、シンプルマルチプレクサ３２５Ｂの出力ビットｖ_i+12×jは、シンプルマルチプレクサ３２５Ｂの入力ビットｖ_i,jに対応する。

図２４は、２５６ＱＡＭコンステレーションの場合におけるセル‐ビットマルチプレクサの構成を示すブロック図である。

図２４に示すセル‐ビットマルチプレクサ３２０Ｃは、インバースデマルチパーミュテータ３２１Ｃ、及びシンプルマルチプレクサ３２５Ｃを備える。

インバースデマルチパーミュテータ３２１Ｃには、２５６ＱＡＭ用のＱＡＭデマッパ１４０から、８サブビットストリーム（８ビットｙ_0-7のセル語の１つ分の８ビットｂ_0-7）が入力される。インバースデマルチパーミュテータ３２１Ｃは、受け取った８サブビットストリームの並び順を換えるパーミュテーション（送信側のデマルチパーミュテータ１３５Ｃによって並び換えられる前の並び順に戻すパーミュテーション）を行い、パーミュテーション後の８サブビットストリームをシンプルマルチプレクサ３２５Ｃへ出力する。

シンプルマルチプレクサ３２５Ｃは、パーミュテーション後の８サブビットストリームを１６２００ビットの１ビットストリームに多重して出力する。なお、シンプルマルチプレクサ３２５Ｃの出力ビットｖ_i+8×jは、シンプルマルチプレクサ３２５Ｃの入力ビットｖ_i,jに対応する。

インバースデマルチパーミュテータによって用いられるパーミュテーション規則の詳細については後述する。

ビットデインターリーバ３３０は、カラム‐ロウデインターリーバ３３１、及びパリティデインターリーバ３３５を備える。

カラム‐ロウデインターリーバ３３１には、セル‐ビットマルチプレクサ３２０（３２０Ａ〜３２０Ｃ）から１６２００ビットｖ（ｖ₀、ｖ₁、ｖ₂、・・・）からなるビットストリームが入力される。カラム‐ロウデインターリーバ３３１は、入力された１６２００ビットに対して、ツイストを伴うカラム‐ロウデインターリービング（カラムツイストデインターリービング）を行う。具体的には、カラム‐ロウデインターリーバ３３１は、入力された１６２００ビットをデインターリーバ行列に連続的に行方向に書き込み、デインターリーバ行列に書き込んだ１６２００ビットを、各列において読み出し開始位置を表２に示されるツイストパラメータｔｃだけツイストしながら、連続的に列方向に読み出す。デインターリーバ行列の次元は、ＱＡＭデマッパ３１０による復調処理に使用されるコンステレーションサイズとＬＤＰＣデコーダ３４１によるＬＤＰＣ復号処理に用いられるＬＤＰＣ符号の符号語長に依存する。より詳細には、ＬＤＰＣ符号の符号長が１６２００ビットの場合、デインターリーバ行列は、１６ＱＡＭでは８列２０２５行、６４ＱＡＭでは１２列１３５０行、２５６ＱＡＭでは８列２０２５行である。

なお、カラム‐ロウデインターリーバ３３１が用いるツイストパラメータｔ_cの値はカラム‐ロウインターリーバ１２５が用いるツイストパラメータｔ_cの値と同じであればよい。また、カラム‐ロウインターリーバ１２５がツイストを伴わないカラム‐ロウインターリービングを行う場合には、カラム‐ロウデインターリーバ３３１はツイストを伴わないカラム‐ロウデインターリービングを行えばよい。

パリティデインターリーバ３３５は、カラム‐ロウデインターリーバ３３１から入力されるビットのうちのＬＤＰＣパリティビット部分の並び順を換えるデパリティインターリービング（送信側のパリティインターリーバ１２１によって並び換えられる前の並び順に戻す処理）を行う（数５参照）。

ＦＥＣデコーダ３４０は、ＬＤＰＣデコーダ３４１、及びＢＣＨデコーダ３４５を備える。なお、補足（その２）の記載内容は、例えば、ＬＤＰＣデコーダ３４１後段のＢＣＨデコーダ３４５がないシステム、ＬＤＰＣデコーダ３４１後段のＢＣＨデコーダ３４５を他の符号を用いるデコーダに置き換えたシステムに対しても適用可能である。

ＬＤＰＣデコーダ３４１は、送信機の図１５のＬＤＰＣエンコーダ１１５において符号化に使用される、図２５に基づく符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号または図２６に基づく符号化率８／１５で符号語長１６２００ビットのＬＤＰＣ符号を使って、復号する。

ＢＣＨデコーダ３４５は、ＬＤＰＣデコーダ３４１の復号結果に対してＢＣＨ復号処理を行う。

以下、セル‐ビットマルチプレクサ内のマルチパーミュテータが用いるパーミュテーション規則について、
（ケースＡ）ＬＤＰＣデコーダが用いる符号が図２５の符号化率７／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭデマッパが６４ＱＡＭ復調を行う場合、
（ケースＢ）ＬＤＰＣデコーダが用いる符号が図２５の符号化率７／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭデマッパが２５６ＱＡＭ復調を行う場合、
（ケースＣ）ＬＤＰＣデコーダが用いる符号が図２６の符号化率８／１５で符号語長が１６２００ビットのＬＤＰＣ符号であり、ＱＡＭデマッパが６４ＱＡＭ復調を行う場合、
の３つの場合について、詳細に説明する。

（ケースＡ）
本発明の実施の形態の一例における、図２３のセル‐ビットマルチプレクサ３２０Ｂの処理について記載する。当該一例は、ＬＤＰＣデコーダ３４１が図２５に基づく符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭデマッパ３１０が６４ＱＡＭ復調を行う場合に関するものである。

インバースマルチパーミュテータ３２１Ｂのパーミュテーションは、ＱＡＭデマッパ３１０から連続して入力される１２ビット上で、図２３に記述するように実行される。

パーミュテーション処理において、インバースマルチパーミュテータ３２１Ｂは、２つのセル語の１２入力ビットｂ_e（ｂ_e,do）を次のパーミュテーション規則に従って１２出力ビットｖ_di（ｖ_di,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉、である。

このようにしてパーミュテーションされたビットｖは、シンプルマルチプレクサ３２５Ｂによって多重される。

（ケースＢ）
本発明の実施の形態の他の例における、図２４のセル‐ビットマルチプレクサ３２０Ｃの処理について記載する。当該他の例は、ＬＤＰＣデコーダ３４１が図２５に基づく符号化率７／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭデマッパ３１０が２５６ＱＡＭ復調を行う場合に関するものである。

インバースマルチパーミュテータ３２１Ｂのパーミュテーションは、ＱＡＭデマッパ３１０から連続して入力される８ビット上で、図２４に記述するように実行される。

パーミュテーション処理において、インバースマルチパーミュテータ３２１Ｃは、１つのセル語の８入力ビットｂ_e（ｂ_e,do）を次のパーミュテーション規則に従って８出力ビットｖ_di（ｖ_di,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇、である。

このようにしてパーミュテーションされたビットｖは、シンプルマルチプレクサ３２５Ｃによって多重される。

（ケースＣ）
本発明の実施の形態のさらに他の例における、図２３のセル‐ビットマルチプレクサ３２０Ｂの処理について記載する。当該さらに他の例は、ＬＤＰＣデコーダ３４１が図２６に基づく符号化率８／１５で符号語長１６２００ビットのＬＤＰＣ符号を使用し、ＱＡＭデマッパ３１０が６４ＱＡＭ復調を行う場合に関するものである。

インバースマルチパーミュテータ３２１Ｂのパーミュテーションは、ＱＡＭデマッパ３１０から連続して入力される１２ビット上で、図２３に記述するように実行される。

パーミュテーション処理において、インバースマルチパーミュテータ３２１Ｂは、２つのセル語の１２入力ビットｂ_e（ｂ_e,do）を次のパーミュテーション規則に従って８出力ビットｖ_di（ｖ_di,do）にパーミュテーションする。

パーミュテーション規則は、ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁、である。

このようにしてパーミュテーションされたビットｖは、シンプルマルチプレクサ３２５Ｂによって多重される。

図１８、図１９のデマルチパーミュテータ１３５Ｂ、１３５Ｃ、および、図２３、図２４のインバースデマルチデマルチパーミュテータ３２１Ｂ、３２５Ｃが用いるパーミュテーション規則を、表３にまとめる。

上記の発明者が発明をするに至った経緯の説明は、補足（その２）の記載内容をよりよく理解することを意図したものであり、モバイル通信ネットワークにおける処理と機能の記述した特別な実装に補足（その２）の記載内容を限定するものとして理解されるべきでない。しかしながら、実施の形態で記述した改良は、発明者が発明をするに至った経緯で説明したアーキテクチャまたはシステムに速やかに適用されるかもしれないし、実施の形態のいくつかをアーキテクチャまたはシステムの標準や改良された手順に使用されるかもしれない。無数の変形及び／または改良が、広く記述された補足（その２）の記載内容の精神と目的から逸脱することなく、補足（その２）の記載内容に対してなされる、ことを当該技術分野の技術者によって理解されることが予期される。
≪補足（その１）≫
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。

（１）上記の実施の形態は、ハードウェアとソフトウェアを使った実装に関するものであってもよい。上記の実施の形態はコンピューティングデバイス（プロセッサ）を使って実装又は実行されてもよい。コンピューティングデバイスまたはプロセッサは、例えば、メインプロセッサ／汎用プロセッサ（general purpose processor）、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ（application specific integrated circuit）、ＦＰＧＡ（field programmable gate array）、他のプロラマブル論理デバイスなどであってよい。上記の実施の形態は、これらのデバイスの結合によって実行され、あるいは、実現されてもよい。

（２）上記の実施の形態は、プロセッサによって、または、直接ハードウェアによって実行される、ソフトウェアモジュールの仕組みによって実現されてもよい。また、ソフトウェアモジュールとハードウェア実装の組み合わせも可能である。ソフトウェアモジュールは、様々な種類のコンピュータ読み取り可能なストレージメディア、例えば、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、レジスタ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤなど、に保存されてもよい。
≪補足（その２）≫
実施の形態に係る送信処理方法、送信機、受信処理方法、および受信機とその効果についてまとめる。

（１）
第１の送信処理方法は、
図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化する符号化ステップと、
前記符号化ステップにおける符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリービングステップと、
前記ビットインターリービングステップにおけるビットインターリービング後のビットからなるビット系列を１２ビット系列に分離し、所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレキシングステップと、
前記ビット‐セルデマルチプレキシングステップの処理の結果得られる６ビットの各セル語を６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッピングステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉
である
ことを特徴とする。

第１の送信機は、
図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化するエンコーダと、
前記エンコーダによる符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリーバと、
前記ビットインターリーバによるビットインターリービング後のビットからなるビット系列を１２ビット系列に分離し、所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレクサと、
前記ビット‐セルデマルチプレクサの処理の結果得られる６ビットの各セル語のそれぞれを６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッパと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉
である
ことを特徴とする。

第１の受信処理方法は、
複素セルを６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッピングステップと、
前記デマッピングステップの処理結果に基づく１２ビット系列を所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の１２ビット系列を１ビット系列に多重するセル‐ビットマルチプレキシングステップと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリービングステップと、
前記ビットデインターリービングステップにおけるビットデインターリービング後のビットを、図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号する復号ステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉
である
ことを特徴とする。

第１の受信機は、
複素セルを６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッパと、
前記デマッパの処理結果に基づく１２ビット系列を所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の１２ビット系列を１ビット系列に多重するセル‐ビットマルチプレクサと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリーバと、
前記ビットデインターリーバにおけるビットデインターリービング後のビットを、図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号するデコーダと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₄、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₃、ｖ₅＝ｂ₆、ｖ₆＝ｂ₅、ｖ₇＝ｂ₈、ｖ₈＝ｂ₁₀、ｖ₉＝ｂ₇、ｖ₁₀＝ｂ₁₁、ｖ₁₁＝ｂ₉
である
ことを特徴とする。

上記送信処理方法、及び送信機のそれぞれによれば、マッピング前にＬＤＰＣ符号語のビットに適用するパーミュテーションの規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

上記受信処理方法、及び受信機のそれぞれによれば、デマッピングの結果得られるビットに適用するパーミュテーション規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

（２）
第２の送信処理方法は、
図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化する符号化ステップと、
前記符号化ステップにおける符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリービングステップと、
前記ビットインターリービングステップにおけるビットインターリービング後のビットからなるビット系列を８ビット系列に分離し、所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレキシングステップと、
前記ビット‐セルデマルチプレキシングステップの処理の結果得られる８ビットの各セル語を２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッピングステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
である
ことを特徴とする。

第２の送信機は、
図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化するエンコーダと、
前記エンコーダによる符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリーバと、
前記ビットインターリーバによるビットインターリービング後のビットからなるビット系列を８ビット系列に分離し、所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレクサと、
前記ビット‐セルデマルチプレクサの処理の結果得られる８ビットの各セル語を２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッパと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
である
ことを特徴とする。

第２の受信処理方法は、
複素セルを２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッピングステップと、
前記デマッピングステップの処理結果に基づく８ビット系列を所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の８ビット系列を１ビット系列に多重するセル‐ビットマルチプレキシングステップと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリービングステップと、
前記ビットデインターリービングステップにおけるビットデインターリービング後のビットを、図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号する復号ステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
である
ことを特徴とする。

第２の受信機は、
複素セルを２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッパと、
前記デマッパの処理結果に基づく８ビット系列を所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の８ビット系列を１ビット系列に多重するセル‐ビットマルチプレクサと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリーバと、
前記ビットデインターリーバにおけるビットデインターリービング後のビットを、図２５に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号するデコーダと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
である
ことを特徴とする。

上記送信処理方法、及び送信機のそれぞれによれば、マッピング前にＬＤＰＣ符号語のビットに適用するパーミュテーションの規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

上記受信処理方法、及び受信機のそれぞれによれば、デマッピングの結果得られるビットに適用するパーミュテーション規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

（３）
第３の送信処理方法は、
図２６に基づく符号化率８／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化する符号化ステップと、
前記符号化ステップにおける符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリービングステップと、
前記ビットインターリービングステップにおけるビットインターリービング後のビットからなるビット系列を１２ビット系列に分離し、所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレキシングステップと、
前記ビット‐セルデマルチプレキシングステップの処理の結果得られる６ビットの各セル語を６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッピングステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁
である
ことを特徴とする。

第３の送信機は、
図２６に基づく符号化率８／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化するエンコーダと、
前記エンコーダによる符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリーバと、
前記ビットインターリーバによるビットインターリービング後のビットからなるビット系列を１２ビット系列に分離し、所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレクサと、
前記ビット‐セルデマルチプレクサの処理の結果得られる６ビットの各セル語を６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッパと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁
である
ことを特徴とする。

第３の受信処理方法は、
複素セルを６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッピングステップと、
前記デマッピングステップの処理結果に基づく１２ビット系列を所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の１２ビット系列を１ビット系列に多重するセル‐ビットマルチプレキシングステップと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリービングステップと、
前記ビットデインターリービングステップにおけるビットデインターリービング後のビットを、図２６に基づく符号化率８／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号する復号ステップと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁
である
ことを特徴とする。

第３の受信機は、
複素セルを６４ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッパと、
前記デマッパの処理結果に基づく１２ビット系列を所定のパーミュテーション規則に従って当該１２ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の１２ビット系列を１ビット系列に多重するセル‐ビットマルチプレクサと、
前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリーバと、
前記ビットデインターリーバによるビットデインターリービング後のビットを、図２６に基づく符号化率８／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号するデコーダと、
を有し、
前記パーミュテーション前の第ｉ（ｉ＝０〜１１）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜１１）ビット系列のビットをｖ_iとし、
前記所定のパーミュテーション規則は、
ｖ₀＝ｂ₀、ｖ₁＝ｂ₄、ｖ₂＝ｂ₅、ｖ₃＝ｂ₁、ｖ₄＝ｂ₆、ｖ₅＝ｂ₇、ｖ₆＝ｂ₂、ｖ₇＝ｂ₁₀、ｖ₈＝ｂ₃、ｖ₉＝ｂ₈、ｖ₁₀＝ｂ₉、ｖ₁₁＝ｂ₁₁
である
ことを特徴とする。

上記送信処理方法、及び送信機のそれぞれによれば、マッピング前にＬＤＰＣ符号語のビットに適用するパーミュテーションの規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

上記受信処理方法、及び受信機のそれぞれによれば、デマッピングの結果得られるビットに適用するパーミュテーション規則が送信機及び受信機で使用されるＬＤＰＣ符号とコンステレーションに応じた適切な規則となり、受信機の受信性能の向上が図られる。

本発明は、低密度パリティ検査符号を用いたビットインターリーブ符号化変調システムにおけるビット‐セルデマルチプレクサおよび当該ビット‐セルデマルチプレクサに対応するセル‐ビットマルチプレクサに利用することができる。

１００ ＢＩＣＭエンコーダ
１１０ ＦＥＣエンコーダ
１１１ ＢＣＨエンコーダ
１１５ ＬＤＰＣエンコーダ
１２０ ビットインターリーバ
１２１ パリティインターリーバ
１２５ カラム‐ロウインターリーバ
１３０ ビット‐セルデマルチプレクサ
１３０Ａ〜１３０Ｃ ビット‐セルデマルチプレクサ
１３１ シンプルデマルチプレクサ
１３１Ａ〜１３１Ｃ シンプルデマルチプレクサ
１３５ デマルチパーミュテータ
１３５Ａ〜１３５Ｃ デマルチパーミュテータ
１４０ ＱＡＭマッパ
３００ ＢＩＣＭデコーダ
３１０ ＱＡＭデマッパ
３２０ セル‐ビットマルチプレクサ
３２０Ａ〜３２０Ｃ セル‐ビットマルチプレクサ
３２１ インバースデマルチパーミュテータ
３２１Ａ〜３２１Ｃ インバースデマルチパーミュテータ
３２５ シンプルマルチプレクサ
３２５Ａ〜３２５Ｃ シンプルマルチプレクサ
３３０ ビットデインターリーバ
３３１ カラム‐ロウデインターリーバ
３３５ パリティデインターリーバ
３４０ ＢＩＣＭデコーダ
３４１ ＬＤＰＣデコーダ
３４５ ＢＣＨデコーダ

Claims (4)

1. 表１に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化する符号化ステップと、
   

   

   前記符号化ステップにおける符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリービングステップと、
   前記ビットインターリービングステップにおけるビットインターリービング後のビットからなるビット系列を８ビット系列に分離し、所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレキシングステップと、
   前記ビット‐セルデマルチプレキシングステップの処理の結果得られる８ビットの各セル語を２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッピングステップと、
   を有し、
   前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、
   前記所定のパーミュテーション規則は、
   ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
   である
   ことを特徴とする送信処理方法。
2. 表２に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて情報ビットを符号化するエンコーダと、
   

   

   前記エンコーダによる符号化の結果得られた符号語のビットに対して、パリティインターリービング及びツイストを伴う又はツイストを伴わないカラム‐ロウインターリービングを行うビットインターリーバと、
   前記ビットインターリーバによるビットインターリービング後のビットからなるビット系列を８ビット系列に分離し、所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行うビット‐セルデマルチプレクサと、
   前記ビット‐セルデマルチプレクサの処理の結果得られる８ビットの各セル語を２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってマッピングするマッパと、
   を有し、
   前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、
   前記所定のパーミュテーション規則は、
   ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
   である
   ことを特徴とする送信機。
3. 複素セルを２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッピングステップと、
   前記デマッピングステップの処理結果に基づく８ビット系列を所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の８ビット系列を１ビット系列に多重するセル‐ビットマルチプレキシングステップと、
   前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリービングステップと、
   前記ビットデインターリービングステップにおけるビットデインターリービング後のビットを、表３に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号する復号ステップと、
   

   

   を有し、
   前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、
   前記所定のパーミュテーション規則は、
   ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
   である
   ことを特徴とする受信処理方法。
4. 複素セルを２５６ＱＡＭ（Quadrature Amplitude Modulation）コンステレーションに従ってデマッピングするデマッパと、
   前記デマッパの処理結果に基づく８ビット系列を所定のパーミュテーション規則に従って当該８ビット系列の並び順を換えるパーミュテーションを行い、当該パーミュテーション後の８ビット系列を１ビット系列に多重するセル‐ビットマルチプレクサと、
   前記多重の結果得られた１ビット系列のビットに対して、ツイストを伴う又はツイストを伴わないカラム‐ロウデインターリービングおよびパリティデインターリービングを行うビットデインターリーバと、
   前記ビットデインターリーバにおけるビットデインターリービング後のビットを、表４に基づく符号化率７／１５及び符号語長１６２００の低密度パリティ検査符号に基づいて復号するデコーダと、
   

   

   を有し、
   前記パーミュテーション前の第ｉ（ｉ＝０〜７）ビット系列のビットをｂ_iとし、前記パーミュテーション後の第ｉ（ｉ＝０〜７）ビット系列のビットをｖ_iとし、
   前記所定のパーミュテーション規則は、
   ｖ₀＝ｂ₂、ｖ₁＝ｂ₆、ｖ₂＝ｂ₀、ｖ₃＝ｂ₁、ｖ₄＝ｂ₄、ｖ₅＝ｂ₅、ｖ₆＝ｂ₃、ｖ₇＝ｂ₇
   である
   ことを特徴とする受信機。

Images