JP5589995B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP5589995B2
JP5589995B2 JP2011193229A JP2011193229A JP5589995B2 JP 5589995 B2 JP5589995 B2 JP 5589995B2 JP 2011193229 A JP2011193229 A JP 2011193229A JP 2011193229 A JP2011193229 A JP 2011193229A JP 5589995 B2 JP5589995 B2 JP 5589995B2
Authority
JP
Japan
Prior art keywords
data
error detection
detection code
information processing
checksum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011193229A
Other languages
English (en)
Other versions
JP2013055558A (ja
Inventor
俊郎 磯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011193229A priority Critical patent/JP5589995B2/ja
Publication of JP2013055558A publication Critical patent/JP2013055558A/ja
Application granted granted Critical
Publication of JP5589995B2 publication Critical patent/JP5589995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、データの通信時や保管時における誤り検出のための誤り検出符号を生成する手段を備える情報処理装置に関する。
デジタルデータの送受信や格納データの書き込み、読み出し時のエラー(誤り)を検出する手法として、データにチェックサム等のデータ自体から算出可能な誤り検出符号を付加しておき、受信後や書き込み、読み出し後のデータから求めた誤り検出符号の値と付加されている符号とを比較する手法が知られている。
データ送受信における具体例を図8に示す。通信データ70をチェックサム生成回路4に入力し(図8(a))、データのビット値を加算してその総和の下位ビットをチェックサム71として通信データ70に付加し(図8(b))、受信した側では、チェックサム71を除いた通信データ70を取り出し、(図8(c))、受信側のチェックサム生成回路4aへと入力して、生成したチェックサム71’を受信したチェックサム71と比較する(図8(d))。両者が一致しない場合に、データ通信に誤りが発生したと判定するものである。
しかしながら、誤り検出符号を生成する回路自体が故障して間違った誤り検出符号が付加されてしまうと、データ自体に誤りがないにもかかわらず、誤りがあると誤判定してしまう。そこでこうした誤り検出符号を生成する回路について故障判定を行う必要性がある。
このような回路の故障判定手法として、特許文献1に記載されているように検査パターンを演算装置に入力し、その出力値を検査パターンに対する期待値と比較することで演算回路の故障を検出する手法がある。
特開2006−319055号公報
しかしながら、この手法では、検査パターンによっては、演算回路が故障している場合であっても出力値が期待値に偶然一致してしまう可能性がある。
そこで本発明は、誤り検出符号を生成する回路の故障検出確率をよりいっそう向上させることを可能とした情報処理装置を提供することを課題とする。
上記課題を解決するため、本発明にかかる情報処理装置は、入力されたデータから演算により誤り検出符号を生成する誤り検出符号生成手段を備える情報処理装置において、予め設定した期間以上の期間、誤り検出手段への入力データが存在しない場合には、それ以前に入力されたデータに基づいて検査用データを生成し、誤り検出符号生成手段に当該検査用データを受け渡す検査用データ生成手段をさらに備えていることを特徴とする。
入力データに対する誤り検出符号の期待値を記憶する期待値記憶部と、記憶されている期待値と誤り検出符号生成手段で生成された誤り検出符号とを比較する比較器とを備えるとよい。
検査用データ生成手段は、誤り検出符号生成手段に受け渡すデータ中のビットの0/1の出現確率が50%に近づくよう検査用データの調整を行うとよい。
本発明によれば、予め定めた期間以上、誤り検出符号生成手段へのデータ入力がない空白状態が続いた場合には、それ以前のデータに基づいて新たな検査用データを作成して誤り検出手段で誤り検出符号を生成することにより、誤り検出符号生成手段の検証を行うための多様な検証データを取得することができる。この検証データを用いて検証を行うことで誤り検出符号生成手段の故障を早期に発見することができる。
誤り検出符号の期待値を記憶しておき、これと生成された誤り検出符号とを比較することで、誤り検出符号生成手段の故障を確実に把握することができる。
検査用データ生成の際に、誤り検出手段に受け渡すデータ中のビットの0/1の出現確率を50%に近づくよう調整することで、網羅性の高い検査用データを生成して、誤り検出符号の生成回路の故障を早期に判定することができる。
本発明にかかる情報処理装置の第1の実施形態を示すブロック構成図である。 図1の装置における誤り検出符号生成処理を示すフローチャートである。 図1の装置における処理における生成データ例を示す表である。 図3の処理の変形例である。 図1の装置において通信データ送信部に送られるデータ列の構成を示す図である。 本発明にかかる情報処理装置の第2の実施形態を示すブロック構成図である。 図6の装置における誤り検出符号生成処理を示すフローチャートである。 生成された通信データの送受信時の処理を示す図である。
以下、添付図面を参照して本発明の好適な実施の形態について詳細に説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の参照番号を附し、重複する説明は省略する。
図1に、本発明にかかる情報処理装置100の第1の実施形態のブロック構成を示す。ここでは、別途処理されたデータを他のシステムに送信する送信部のみを記す。なお、この送受信は、情報処理装置の外部の別の情報処理装置との送受信に限るものではなく、情報処理装置に接続される記憶装置等の外部機器、内蔵機器とのデータ送受信を含む。
この情報処理装置100は、後述する検査データを生成し、検査用データ生成手段として機能する検証データ生成部1と、送信される通信生データを取得する通信生データ受信部2と、通信生データと検査データのいずれかを選択するデータ選択部3と、入力データから誤り検出符号であるチェックサムを生成し、誤り検出符号生成手段として機能するチェックサム生成部4と、通信データにチェックサムを付加して送信する通信データ送信部5とを備える。検証データ生成部1には、データの検証を行うデータ検証手段10と、乱数を発生する乱数発生手段11とを備えている。
この装置における誤り検出符号生成処理のフローチャートを図2に示す。この処理は検証データ生成部1を中心に所定のタイミングで繰り返し実行される。
最初に、通信生データ受信部2により通信生データを取得し、データ検証手段10へ送る(ステップS1)。当該タイムステップで生データが存在するか否かを判定し(ステップS2)、生データがある場合には、ステップS3へと移行する。ステップS3では、データ検証手段10が、過去の一定期間(所定期間)の生データのビット中の1の出現率を算出する。続いて、データ選択部3は、生データか検証用データかを区別するフラグ値に生データであることを示す0をセットしてデータをチェックサム生成部4へ受け渡す(ステップS4)。生データを受け取ったチェックサム生成部4は、チェックサム値を算出し(ステップS5)、生データ、フラグ値とともに通信データ送信部5へと受け渡し、通信データ送信部5は、受け取ったデータから通信データを生成して、データ送信を実行する(ステップS6)。送信データ7は、図5に示されるように通信データ本体70にチェックサム71とフラグ72を付加したものとなる。受信側はフラグ72を参照することで、生データか検証データかを判定することができる。
一方、生データがない場合には、ステップS7へと移行して、前回までのタイムステップで求めた過去の一定期間の生データのビット中の1の出現率に基づいて、乱数発生手段11を用いて検査用データを生成し、データ選択部3へと送り、例えば、生データが記憶されるバッファに格納する。あわせて、データ選択部3は、生データか検証用データかを区別するフラグ値に検証用データであることを示す1をセットしてデータをチェックサム生成部4へ受け渡し(ステップS8)、ステップS5へと移行する。その後の処理は、生データが存在する場合と同様である。
ステップS7における検証用データの生成処理について、以下、具体例を挙げて説明する。図3は、データ生成を説明する表である。ここでは、通信される生データは、bit0からbit3までの4ビットのデータであり、タイムステップt1からt10までのうち、t6とt10に通信データがないと仮定する(上段左の表参照)。
各段の中央の表は、時刻t1からの累積での通信生データ中の各ビットの1の出現率を示している。例えば、t5におけるbit0の累積1出現率は、それまでの通信データ中では、1が5回中3回出現しているため、60%になる。同様に、bit2からbit4の出現率は0%,40%、80%となる。この累積は、直前のタイムステップn回分として行うほかに、n回周期でリセットするようにしてもよい。いずれの場合でもnを十分に大きくとることで、短期的なデータの偏在の影響を抑制することができる。
通信データが存在しない場合は、検証データ生成部で生成したデータを挿入する。挿入するデータの作成に際しては、各ビットの値は重み付け乱数により生成する。このとき、本例では、前回までのビット中の1出現率に応じた確率で0が発生するよう重み付けを行う。例えば、乱数発生手段11は0から1の間の数値をランダムに発生するものとし、60%の確率で0を発生したい場合には、0.6以下の乱数値が返された場合には、0を、0.6を超える乱数値が返された場合には、1をビットに挿入するようにすればよい。
具体的には、丸2に示すt5時点の1発生確率に応じて、丸3で示すt6時点の検証用データが挿入され、丸5に示すt9時点の1発生確率に応じて、丸6で示すt10時点の検証用データが挿入される。これにより、丸4、丸7で示すようにt10時点の1出現率は挿入前に比較していずれのビットも50%に近づく。このように0/1の出現確率を50%に近づけるよう調整することで、検証用データの網羅性が高まり、チェックサム生成部4の故障を早期、かつ、確実に判断することが容易になる。
この例では、挿入されるデータについて、0を発生する確率が50%以上のときには、0が、50%未満のときには1が各ビットに挿入されているが、重み付け乱数を使用した場合には、いずれかのビットに逆の値が挿入される場合もある。このように逆の値が挿入されることがあっても、長期的には累積の発生確率は50%に収束していくことになる。
あるいは、図4に示されるように、1の出現確率が50%以上の場合には、α%の確率で0を発生し、1の出現確率が50%未満の場合には、(100−α)%の確率で0を発生するようにする。ここで、αは51〜99に設定されるが、低い確率で設定すると、収束が遅くなり、高い確率で設定すると収束が早くなる反面、収束した数値が逆にはずれて発散する可能性があるため、60程度が好ましい。
なお、ここでは、1の出現確率が50%に近づくように検査データを作成しているが、出現確率が50%以外の所定の確率(例えば、40%や70%等)に近づくように検査データを作成してもよい。
次に、本発明にかかる情報処理装置の第2の実施形態を、図6のブロック構成図を参照して説明する。この第2の実施形態の情報処理装置101は、第1の実施形態の情報処理装置100に、チェックサム検証部6を追加したものである。このチェックサム検証部6は、と、比較器61とを備えている。
具体的なチェックサム検証部6の処理を図7のフローチャートを参照して説明する。最初に、期待値記憶部60から入力データに対応するチェックサム値の期待値を読み込む(ステップS11)。次に、チェックサム生成部4で生成したチェックサム値とこの期待値とを比較器61で比較する(ステップS12)。両者が一致する場合は、チェックサム生成部4に異常はないと判定する(ステップS13)、一方、両者が一致しない場合には、チェックサム生成部4に異常ありと判定する。このように、チェックサムの検証を行うことで、チェックサム生成部4の異常を早期に判定することが可能となる。
以上の説明では、誤り検出符号としてチェックサム値を用いる場合を例に説明したが、その他の誤り検出符号、例えば、パリティビット、巡回符号、ハッシュ関数等を用いる場合にも適用可能である。
1…検証データ生成部、2…通信生データ受信部、3…データ選択部、4…チェックサム生成部、4a…チェックサム生成回路、5…通信データ送信部、6…チェックサム検証部、10…データ検証手段、11…乱数発生手段、60…期待値記憶部、61…比較器、70…通信データ、70…通信データ本体、71…チェックサム、72…フラグ、100、101…情報処理装置。

Claims (3)

  1. 入力されたデータから演算により誤り検出符号を生成する誤り検出符号生成手段を備える情報処理装置において、
    予め設定した期間以上の期間、前記誤り検出符号生成手段への入力データが存在しない場合には、それ以前に入力されたデータに基づいて検査用データを生成し、前記誤り検出符号生成手段に当該検査用データを受け渡す検査用データ生成手段をさらに備えていることを特徴とする情報処理装置。
  2. 入力データに対する誤り検出符号の期待値を記憶する期待値記憶部と、記憶されている期待値と前記誤り検出符号生成手段で生成された誤り検出符号とを比較する比較器とを備える請求項1記載の情報処理装置。
  3. 前記検査用データ生成手段は、前記誤り検出符号生成手段に受け渡すデータ中のビットの0/1の出現確率が50%に近づくよう検査用データの調整を行うことを特徴とする請求項1または2に記載の情報処理装置。
JP2011193229A 2011-09-05 2011-09-05 情報処理装置 Expired - Fee Related JP5589995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193229A JP5589995B2 (ja) 2011-09-05 2011-09-05 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193229A JP5589995B2 (ja) 2011-09-05 2011-09-05 情報処理装置

Publications (2)

Publication Number Publication Date
JP2013055558A JP2013055558A (ja) 2013-03-21
JP5589995B2 true JP5589995B2 (ja) 2014-09-17

Family

ID=48132166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193229A Expired - Fee Related JP5589995B2 (ja) 2011-09-05 2011-09-05 情報処理装置

Country Status (1)

Country Link
JP (1) JP5589995B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017004060A (ja) * 2015-06-04 2017-01-05 本田技研工業株式会社 信頼性の高いプログラムチェック機能を有する演算処理システム、マルチコアシステム、及びマルチプロセッサシステム
JP2019139704A (ja) * 2018-02-15 2019-08-22 三洋テクノソリューションズ鳥取株式会社 情報管理システム、情報収集システムおよび情報端末装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324892A (ja) * 1993-05-14 1994-11-25 Matsushita Electric Ind Co Ltd パリティエラー自己診断機構

Also Published As

Publication number Publication date
JP2013055558A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5863545B2 (ja) データ伝送システム、およびデータ伝送装置
KR101819152B1 (ko) 오류 정정 코드를 디코딩하기 위한 방법 및 이와 관련된 디코딩 회로
US10594440B2 (en) SPC sensor interface with partial parity protection
JP2008523503A (ja) メモリ周辺装置における改良されたエラー検出のためのシステムおよび方法
US9880898B2 (en) Transmission control checking for interconnect circuitry
CN107483157A (zh) 一种基于fpga的crc校验方法和系统
CN106372026B (zh) 一种链路检测方法和接收设备
US8397142B2 (en) Shared information generating apparatus and recovering apparatus
EP2400682B1 (en) Method and device for a checksum modification and identifying a checksum modification
CN103763067A (zh) 一种通信数据包纠错校验方法与装置
JP2015136104A (ja) シリアルリンク障害検出システムおよび方法
CN101083513A (zh) 通信信号解码
JP5589995B2 (ja) 情報処理装置
CN102916781B (zh) 校验方法及校验装置
US20060008083A1 (en) Random number verification method and random number verification apparatus
CN102469313B (zh) 编码装置、编码方法、解码装置、解码方法和传送系统
US20170077952A1 (en) Sensor interface that provides a long package crc to improve functional safety
EP2759936B1 (en) System and method for three input voting
WO2015092585A1 (en) Method and apparatus for cipher fault detection
CN108551382B (zh) 一种通信数据纠错方法及装置
KR102237747B1 (ko) 반도체 장치
US9619310B2 (en) High speed data transmission methods and systems upon error detection
EP3242406A1 (en) Fec decoding apparatus and method
CN109726030A (zh) 包括用于误差校正电路的响应管理器的存储器架构
JP2011259128A (ja) デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R151 Written notification of patent or utility model registration

Ref document number: 5589995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees