JP5584940B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP5584940B2 JP5584940B2 JP2011108320A JP2011108320A JP5584940B2 JP 5584940 B2 JP5584940 B2 JP 5584940B2 JP 2011108320 A JP2011108320 A JP 2011108320A JP 2011108320 A JP2011108320 A JP 2011108320A JP 5584940 B2 JP5584940 B2 JP 5584940B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- game
- command
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 375
- 230000000694 effects Effects 0.000 claims description 212
- 238000012545 processing Methods 0.000 claims description 156
- 238000003860 storage Methods 0.000 claims description 66
- 230000004913 activation Effects 0.000 claims description 15
- 238000012423 maintenance Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 289
- 230000008569 process Effects 0.000 description 263
- 230000006854 communication Effects 0.000 description 77
- 238000004891 communication Methods 0.000 description 72
- 230000015654 memory Effects 0.000 description 57
- 230000009471 action Effects 0.000 description 51
- 238000004519 manufacturing process Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 30
- 238000001514 detection method Methods 0.000 description 27
- 238000011084 recovery Methods 0.000 description 27
- 238000007689 inspection Methods 0.000 description 22
- 230000008859 change Effects 0.000 description 20
- 238000012790 confirmation Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 10
- 230000001629 suppression Effects 0.000 description 10
- 238000005034 decoration Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000004092 self-diagnosis Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 244000145845 chattering Species 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- OMFRMAHOUUJSGP-IRHGGOMRSA-N bifenthrin Chemical compound C1=CC=C(C=2C=CC=CC=2)C(C)=C1COC(=O)[C@@H]1[C@H](\C=C(/Cl)C(F)(F)F)C1(C)C OMFRMAHOUUJSGP-IRHGGOMRSA-N 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012067 mathematical method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技制御装置からの指令を受信して各種制御を行う従属制御装置を備える遊技機に関する。 The present invention relates to a gaming machine including a subordinate control device that receives commands from a game control device and performs various controls.
従来、表示装置において変動表示ゲームを実行し、当該変動表示ゲームの結果に応じて遊技者に遊技価値を付与する遊技機（例えば、パチンコ機）がある。このような遊技機では、遊技制御装置が表示制御装置などの演出制御装置に制御指令データを送信し、受信した制御指令データに基づいて演出制御装置が各種演出装置を制御して演出を行う。 2. Description of the Related Art Conventionally, there is a gaming machine (for example, a pachinko machine) that executes a variable display game on a display device and gives a game value to a player according to a result of the variable display game. In such a gaming machine, the game control device transmits control command data to an effect control device such as a display control device, and the effect control device controls the various effect devices based on the received control command data to produce effects.
そして、遊技制御装置は、タイマ割込が発生するたびに、遊技制御用のＣＰＵを用いて、このような制御指令データを演出制御装置に送信する。しかし、演出の進行状況などに応じて送信される制御指令データのデータ量が相違するため、制御指令データのデータ量が多い場合には、タイマ割込周期内にＣＰＵの処理時間が収まらないことがありうる。そのため、複数のタイマ割込発生時に分割して一連の制御指令データを送信するような工夫が必要となり、演出制御の実行にタイムラグが生じることがあった。 And a game control apparatus transmits such control command data to an effect control apparatus using CPU for game control, whenever a timer interruption generate | occur | produces. However, because the amount of control command data transmitted differs depending on the progress of the production, etc., if the amount of control command data is large, the processing time of the CPU does not fit within the timer interruption period. There can be. Therefore, it is necessary to devise such that a series of control command data is transmitted when a plurality of timer interrupts are generated, and there is a time lag in the execution of effect control.
そこで、ＣＰＵによる制御指令データの送信処理の負担を軽減するために、ＣＰＵとは別個に、制御指令データをシリアル通信で送信するための回路（制御指令送信手段）を設け、演出制御装置にてこの制御指令データを受信して演出制御を行う遊技機が提案されている（例えば、特許文献１参照）。 Therefore, in order to reduce the load of the control command data transmission processing by the CPU, a circuit (control command transmission means) for transmitting the control command data by serial communication is provided separately from the CPU. A gaming machine that receives this control command data and performs effect control has been proposed (see, for example, Patent Document 1).
特許文献１に開示された遊技機では、記憶手段とは別個に設けられた正当性判定の対象とならない判定対象外記憶領域用いて維持タイマを計時するものではなかった。
In the gaming machine disclosed in
本発明は、記憶手段とは別個に設けられた正当性判定の対象とならない判定対象外記憶領域用いて維持タイマを計時することを目的とする。 It is an object of the present invention to time a maintenance timer using a non-determination storage area that is provided separately from the storage means and is not subject to validity determination .
本発明の代表的な一形態では、遊技を統括的に制御する遊技制御装置と、該遊技制御装置からの制御指令データに基づいて演出装置を制御する演出制御装置と、を備えた遊技機において、前記遊技制御装置は、前記演出制御装置に送信する制御指令データを格納する格納手段と、前記格納された制御指令データを前記演出制御装置に１ビットずつ順次送信する送信手段と、所定の起動信号に対応して前記送信手段を初期状態にする初期化手段と、遊技制御プログラムにより所要の演算処理を行う演算処理手段と、前記演算処理手段によって更新される情報が記憶され、当該遊技機への電源供給が停止しても前記記憶された情報の記憶保持が可能な記憶手段と、前記起動信号が出力された後に、前記記憶手段に記憶保持された情報の正当性を判定する正当性判定手段と、前記送信手段を前記初期状態のまま所定時間維持するための維持タイマを計時するタイマ計時手段と、を備え、前記演出制御装置は、前記送信手段が前記初期状態を維持している間に起動し、該送信手段からの制御指令データを受信可能な指令受信可能状態となるとともに、前記タイマ計時手段は、前記正当性判定手段によって正当性が判定される前記記憶手段に記憶された情報を更新することなく、前記記憶手段とは別個に設けられた正当性判定の対象とならない判定対象外記憶領域用いて前記維持タイマを計時する。 In a typical embodiment of the present invention, in a gaming machine comprising a game control device that controls the game in an integrated manner, and an effect control device that controls the effect device based on control command data from the game control device. The game control device includes a storage unit that stores control command data to be transmitted to the effect control device, a transmission unit that sequentially transmits the stored control command data to the effect control device bit by bit, and a predetermined activation An initialization unit that sets the transmission unit in an initial state in response to a signal, an arithmetic processing unit that performs a required arithmetic process by a game control program, and information that is updated by the arithmetic processing unit are stored in the game machine. Storage means capable of storing and storing the stored information even when the power supply of the power supply is stopped, and the validity of the information stored and held in the storage means after the activation signal is output. Correctness determination means, and timer timing means for timing a maintenance timer for maintaining the transmission means in the initial state for a predetermined period of time, wherein the effect control device is configured such that the transmission means maintains the initial state. And the timer time counting means is stored in the storage means whose validity is determined by the validity determination means. Without maintaining the stored information, the maintenance timer is clocked using a non-judgment storage area that is provided separately from the storage means and is not subject to validity judgment .
本発明によれば、記憶手段とは別個に設けられた正当性判定の対象とならない判定対象外記憶領域を用いて維持タイマを計時することができる。 According to the onset bright, it is possible to count a maintenance timer using the determination covered storage area is not subject to validity determination provided separately as storage means.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
なお、以下の実施の形態の説明における前後左右とは、遊技者から見た、つまり遊技盤（遊技機）に向かって見た方向を指すものとする。 In the following description of the embodiment, front, rear, left, and right refer to directions viewed from the player, that is, viewed from the game board (game machine).
（第１の実施の形態）
図１は、本発明の第１の実施の形態の遊技装置６の構成を説明する図である。
(First embodiment)
FIG. 1 is a diagram illustrating the configuration of the
遊技装置６は、有価価値を記憶する記憶媒体が挿入されるカードユニット７０及び実際に遊技を行い、遊技媒体を払出可能な遊技機１を備える。
The
まず、遊技機１について説明する。
First, the
遊技機１の前面枠３は、本体枠（外枠）２にヒンジ４によって開閉回動可能に組み付けられる。遊技盤５（図３参照）は前面枠３の表側に形成された収納部（図示省略）に収装される。また、前面枠３には、遊技盤５の前面を覆うカバーガラス（透明部材）を備えたガラス枠１８が取り付けられている。
The
ガラス枠１８のカバーガラスの周囲には、装飾光が発光される装飾部材９が備えられている。この装飾部材９の内部にはランプやＬＥＤ等からなる装飾装置が備えられている。この装飾装置を所定の発光態様によって発光させることによって、装飾部材９が所定の発光態様で発光する。
A decorative member 9 that emits decorative light is provided around the cover glass of the
ガラス枠１８の左右には、音響（例えば、効果音）を発するスピーカ３０が備えられている。また、ガラス枠１８の上方には照明ユニット１０が備えられている。照明ユニット１０の内部には、装飾装置が備えられている。
照明ユニット１０の右側には、遊技機１のエラー発生や前面枠３の開放をホール店員に通知するためのエラー報知ＬＥＤ２９が備えられている。
On the right side of the
前面枠３の下部の開閉パネル２０には図示しない打球発射装置に遊技球を供給する上皿２１が備えられている。さらに、固定パネル２２には灰皿１５、下皿２３及び打球発射装置の操作部２４等が備えられている。下皿２３には、下皿２３に貯まった遊技球を排出するための下皿球抜き機構１６が備えられる。前面枠３下部右側には、ガラス枠１８を施錠するための鍵２５が備えられている。
The open /
また、遊技者が操作部２４を回動操作することによって、打球発射装置は、上皿２１から供給される遊技球を発射する。
Further, when the player turns the
また、上皿２１の上縁部には、遊技者からの操作入力を受け付けるためのセレクトスイッチ４０及び操作スイッチ４１が備えられている。
The upper edge of the
遊技者がセレクトスイッチ４０を操作することによって、表示装置８（図３参照）における変動表示ゲームの演出内容を選択することができる。また、遊技者が操作スイッチ４１を操作することによって、表示装置８における変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。
When the player operates the
上皿２１の右上部には、遊技者が遊技媒体を借りる場合に操作する球貸ボタン２６、及び、カードユニット７０からプリペイドカードを排出させるために操作される排出ボタン２７が設けられている。これらのボタン２６、２７の間には、プリペイドカードの残高を表示する残高表示部２８が設けられる。
A
次に、カードユニット７０について説明する。
Next, the
カードユニット７０の下部には、プリペイドカード又は会員カード等のカードを挿入可能なカード挿入口７１が設けられる。
A
プリペイドカード又は会員カード等のカードには、当該カードの一意な識別子、当該カードの所有者（遊技者）の会員情報、及び残高等が記憶されている。会員情報には、カードの所有者の住所、氏名、年齢、及び職業等が含まれる。 A card such as a prepaid card or a member card stores a unique identifier of the card, member information of the owner (player) of the card, a balance, and the like. The membership information includes the card owner's address, name, age, occupation, and the like.
カード挿入口７１にプリペイドカード又は会員カード等のカードが挿入された場合、図示しないカードリーダ・ライタによって、カードに記憶された情報が読み出される。そして、当該カードに記憶された残高が、遊技機１の残高表示部２８及びカードユニット７０の中央付近に設けられた残高表示部７２に表示される。
When a card such as a prepaid card or a membership card is inserted into the
残高表示部７２の上方には、紙幣を挿入可能な紙幣挿入口７３が設けられる。紙幣挿入口７３に挿入された紙幣の有価価値は、カードに残高として記憶される。
Above the
紙幣挿入口７３の上方には、動作表示部７４が設けられる。動作表示部７４は、カードユニット７０の動作に対応して色で点灯する。
An
次に、図２を参照しながら遊技機１の裏面側について説明する。図２は、本発明の第１の実施の形態の遊技機１の背面図である。
Next, the back side of the
遊技機１の裏面側、具体的には、前面枠３の裏面側には、中央に略正方形状の開口部を有する枠状の裏機構盤３１０が取り付けられる。
On the back side of the
裏機構盤３１０の上部には、島設備に設けられた補給装置（図示省略）から補給された遊技球を貯留すると共に、貯留した遊技球を流下させる球貯留ユニット３２０が配設される。
Above the
裏機構盤３１０の側部（図２中右側）には、球貯留ユニット３２０から流下してきた遊技球を、遊技機前面に配設された上皿２１及び下皿２３に払い出す球排出ユニット３３０が配設される。
On the side of the back mechanism board 310 (on the right side in FIG. 2), a
裏機構盤３１０の中央部には、遊技を統括的に制御する遊技制御装置１００と、遊技制御装置１００から送信される演出制御指令に基づいて変動表示ゲームの演出を制御する演出制御装置１５０とが配設される。
At the center of the
遊技制御装置１００には、図示しない検査装置に接続される検査装置接続端子１０７が配設される。
The
裏機構盤３１０の下部には、遊技制御装置１００から送信されるデータに基づいて球排出ユニット３３０の動作を制御し、遊技者に賞球を付与する払出制御装置（付与制御装置）２１０と、電源装置１６０とが配設される。
At the bottom of the
払出制御装置２１０には、図示しない検査装置に接続される検査装置接続端子２１７及び払出制御装置２１０に発生したエラーの種類を数字で表示するエラーナンバー表示器２２２が配設される。
The
また、電源装置１６０の右側の裏機構盤３１０には、遊技機１をカードユニット７０に接続するためのカードユニット接続端子３４０が配設される。
In addition, a card
次に、遊技盤５について、図３を参照しながら説明する。図３は、本発明の第１の実施の形態の遊技盤５の正面図である。
Next, the
遊技盤５の表面には、ガイドレール５５で囲われた略円形状の遊技領域５１が形成される。遊技領域５１は、遊技盤５の四方に各々設けられた樹脂製のサイドケース５２及びガイドレール５５によって構成される。遊技領域５１の右下側のサイドケース５２は、前面の中央部が黒色透明の証紙プレート５３で覆われている。
On the surface of the
遊技領域５１には、ほぼ中央に表示装置８が設けられるセンターケース３００が配置される。表示装置８はセンターケース３００に設けられた凹部に、センターケース３００の前面より奥まった位置に取り付けられている。すなわち、センターケース３００は表示装置８の表示領域の周囲を囲い、表示装置８の表示領域から突出して設けられている。
In the
また、遊技領域５１の右下の領域には、図４で後述する特図表示器１２０及び普図表示器１２１を一体化した、図柄表示ユニット４５が備えられる。
In the lower right area of the
表示装置８は、例えば、ＬＣＤ（液晶表示器）、ＣＲＴ（ブラウン管）等で表示画面が構成されている。表示画面の画像を表示可能な領域（表示領域）には、複数の変動表示領域が設けられており、各変動表示領域に識別情報（特別図柄）や特図変動表示ゲームを演出するキャラクタが表示される。表示画面の変動表示領域には、識別情報として割り当てられた三つの特別図柄が変動表示（可変表示）して特図変動表示ゲームが行われる。その他、表示画面には遊技の進行に基づく画像（例えば、大当り表示、ファンファーレ表示、エンディング表示等）が表示される。
The
センターケース３００の左側には、普通図柄始動ゲート３１が設けられる。センターケース３００の左下側には、三つの一般入賞口３２が備えられ、センターケース３００の右下側には、一つの一般入賞口３２が備えられている。
A normal
センターケース３００の下側には、開閉可能な普通変動入賞装置３３を備える始動入賞口３４が配設される。
Under the
また、センターケース３００に設けられた始動入賞口３４の下方には、表示装置８の作動結果によって遊技球を受け入れない状態と受け入れ易い状態とに変換可能な特別変動入賞装置（大入賞口）３６が配設される。
Also, below the
遊技機１では、図示しない発射装置から遊技領域５１に向けて遊技球（パチンコ球）が打ち出されることによって遊技が行われる。打ち出された遊技球は、遊技領域５１内の各所に配置された釘や風車等の方向転換部材によって転動方向を変えながら遊技領域５１を流下する。そして、普通図柄始動ゲート３１、一般入賞口３２、始動入賞口３４、又は特別変動入賞装置３６に入賞するか、遊技領域５１の最下部に設けられたアウト口３９から排出される。
In the
また、始動入賞口３４の状態には、普通変動入賞装置３３の開閉によって、遊技球が入賞しやすい状態（入賞容易状態）と遊技球が入賞しにくい状態（非入賞容易状態）とがある。
In addition, the state of the
通常、普通変動入賞装置３３が閉状態の場合には、始動入賞口３４は、遊技球が入賞しにくい状態となる。普通図柄始動ゲート３１を遊技球が通過することによって、普図変動表示ゲームが実行され、普図変動表示ゲームの結果が当りとなると、普通変動入賞装置３３が開状態に変換され、始動入賞口３４は遊技球が入賞し易い状態となる。
Normally, when the normal variation winning device 33 is in the closed state, the
一般入賞口３２への遊技球の入賞は、一般入賞口３２に備えられた入賞口ＳＷ（スイッチ）３２Ａ〜３２Ｎ（図４参照）によって検出される。
The winning of a game ball in the general winning
始動入賞口３４への遊技球の入賞は特図始動ＳＷ（スイッチ）３４Ａ（図４参照）によって検出される。この遊技球の通過タイミングによって抽出された特別図柄乱数カウンタ値は、遊技制御装置１００内の特図記憶領域に特別図柄入賞記憶として所定回数（例えば、最大で４回分）を限度に記憶される。そして、この特別図柄入賞記憶の記憶数は、表示装置８の特別図柄入賞記憶数表示部（複合記憶表示部）に表示される。遊技制御装置１００は、特別図柄入賞記憶数表示部の表示に基づいて、表示装置８にて特図変動表示ゲームを行う。
The winning of a game ball in the
始動入賞口３４に遊技球の入賞があると、表示装置８では、前述した数字等で構成される特別図柄（識別情報）が左（第一特別図柄）、右（第二特別図柄）、中（第三特別図柄）の順に変動表示を開始して、特図変動表示ゲームに関する画像が表示される。つまり、表示装置８では、特別図柄入賞記憶の記憶数に対応する特別図柄変動表示ゲームが行われ、興趣向上のために多様な表示を演出する。
When there is a winning game ball at the
始動入賞口３４への入賞が所定のタイミングでなされたとき（具体的には、入賞検出時の当り乱数値が当り値であるとき）には特図変動表示ゲームの結果として表示図柄により特定の結果態様（特別結果態様）が導出されて、大当り状態となる。具体的には、表示装置８の特別図柄入賞記憶表示部では、当り図柄である一桁の特別図柄で停止して、表示装置８は、三つの特別図柄が揃った状態（大当り図柄）で停止する。このとき、特別変動入賞装置３６は、大入賞口ソレノイド３８（図４参照）への通電によって、所定の時間（例えば、３０秒）だけ、遊技球を受け入れない閉状態から遊技球を受け入れやすい開状態に変換される。すなわち、特別変動入賞装置３６が所定の時間又は所定数の遊技球が入賞するまで大きく開くので、この間遊技者は多くの遊技球を獲得することができるという特典が付与される。
When winning at the
なお、図柄表示ユニット４５の特図表示器１２０（図４参照）においても、特図変動表示ゲームに同期して図柄の変動表示が行われる。そして、特図変動表示ゲームの結果として表示図柄により特別結果態様が導出される場合には、特図表示器１２０でも当りに対応する特定の図柄（例えば、「１」〜「９」までのいずれかの数字等）が表示され、特図変動表示ゲームがはずれの場合には、特図表示器１２０でもはずれに対応する図柄（例えば「０」等）が表示される。
In the special symbol display 120 (see FIG. 4) of the
特別変動入賞装置３６への遊技球の入賞は、カウントＳＷ（スイッチ）３６Ａ（図４参照）によって検出される。
The winning of the game ball to the special
普通図柄始動ゲート３１への遊技球の通過は、普図始動ＳＷ（スイッチ）３１Ａ（図４参照）で検出される。この遊技球の通過タイミングによって抽出された普通図柄乱数カウンタ値は、遊技制御装置１００内の普図記憶領域に普通図柄入賞記憶として所定回数（例えば、最大で４回分）を限度に記憶される。そして、この普図入賞記憶の記憶数は、図柄表示ユニット４５の図示しない普図入賞記憶数表示部に表示される。
The passing of the game ball to the normal
普図記憶領域に普図入賞記憶が記憶されている場合には、遊技制御装置１００は、当該普図入賞記憶に基づいて普図入賞記憶数表示部における普図変動表示ゲームを開始する。すなわち、普通図柄始動ゲート３１への通過検出が所定のタイミングでなされたとき（具体的には、通過検出時の普図乱数カウンタ値が当り値であるときには）には、普図入賞記憶数表示部に表示される普通図柄が当り状態で停止し、普図変動表示ゲームが当りとなる。このとき、普通変動入賞装置３３は、普電ソレノイド９０（図４参照）への通電により、始動入賞口３４への入口が所定の時間（例えば、０.５秒〜２．９秒の範囲内で予め定められた時間）だけ開放するように変換され、遊技球の始動入賞口３４への入賞が許容される。これによって、遊技球が始動入賞口３４へ入賞しやすくなり、特図変動表示ゲームの始動が容易となる。
In the case where the general-purpose winning memory is stored in the general-purpose memory area, the
このようにして、一般入賞口３２、始動入賞口３４、又は特別変動入賞装置３６に遊技球が入賞すると、入賞した入賞口の種類に応じた数の賞球が払出制御装置２１０によって制御される払出ユニットから、前面枠３の上皿２１又は下皿２３に排出される。
In this way, when game balls win the general winning
なお、本実施形態のパチンコ遊技機は、特図変動表示ゲームの結果に対応して（厳密には、特図変動表示ゲームに同期して実行される特図表示器１２０の表示態様に対応して）、以後の特図変動表示ゲームの当り確率が変化する場合があり、遊技状態は、常時、特図変動表示ゲームが低確率で当りとなる低確率状態か、当該低確率状態よりも特図変動表示ゲームが大当りとなる確率の高い高確率状態のいずれかに設定されている。なお、低確率状態を非確変遊技状態と称したり、高確率状態を確変遊技状態（確変状態）と称したりする場合もある。
Note that the pachinko gaming machine of the present embodiment corresponds to the result of the special figure variation display game (strictly, it corresponds to the display mode of the
さらに、本実施形態のパチンコ遊技機の遊技状態は、特図変動表示ゲームの結果に対応して、普通変動入賞装置３３の開放頻度が変化する場合があり、遊技状態は、常時、普通変動入賞装置３３の開放頻度が低い入賞抑制状態か、当該入賞抑制状態よりも普通変動入賞装置３３の開放頻度が高い入賞促進状態のいずれかに設定されている。なお、入賞抑制状態を非時短遊技状態と称したり、入賞促進状態を時短遊技状態（時短状態）と称したりする場合もある。 Furthermore, in the gaming state of the pachinko gaming machine according to the present embodiment, the opening frequency of the normal variation winning device 33 may change corresponding to the result of the special figure variation display game, and the gaming state is always the normal variation winning. Either the winning suppression state in which the opening frequency of the device 33 is low or the winning promotion state in which the opening frequency of the normal variation winning device 33 is higher than that in the winning suppression state is set. The winning suppression state may be referred to as a non-short-time gaming state, and the winning promotion state may be referred to as a short-time gaming state (short-time state).
この入賞促進状態においては、普図変動表示ゲームの実行時間が入賞抑制状態における実行時間より短くなるように制御される（例えば、入賞抑制状態で１０秒に対し、入賞促進状態で１秒）。これによって、単位時間当りの普通変動入賞装置３３の開放回数が実質的に多くなるように制御される。 In the winning promotion state, the execution time of the normal fluctuation display game is controlled to be shorter than the execution time in the winning suppression state (for example, 10 seconds in the winning suppression state and 1 second in the winning promotion state). As a result, the number of times the normally variable winning device 33 is opened per unit time is controlled to be substantially increased.
また、入賞促進状態においては、普図変動表示ゲームが当り結果となって普通変動入賞装置３３が開放される場合に、開放時間が通常遊技状態の開放時間より長くなるように制御されてもよい（例えば、入賞抑制状態で０．５秒に対し、入賞促進状態で２．９秒）。また、入賞促進状態においては、普通図柄変動表示ゲームの１回の当り結果に対して、普通変動入賞装置３３が１回ではなく、複数回（例えば、２回）開放してもよい。さらに、入賞促進状態においては、普図変動表示ゲームの結果が当りとなる確率が入賞抑制状態より高くなるように制御してもよい。すなわち、入賞促進状態では、入賞抑制状態よりも普通変動入賞装置３３の開放頻度が増加し、普通変動入賞装置３３に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる特典が付与される。 Further, in the winning promotion state, when the normal variation winning device 33 is released as a result of the normal fluctuation display game being won, the opening time may be controlled to be longer than the opening time of the normal gaming state. (For example, 2.9 seconds in the winning promotion state versus 0.5 seconds in the winning suppression state). Further, in the winning promotion state, the normal variation winning device 33 may be opened a plurality of times (for example, twice) instead of once for a single winning result of the normal symbol variation display game. Further, in the winning promotion state, control may be performed so that the probability that the result of the normal-variation display game is a win is higher than the winning suppression state. That is, in the winning promotion state, the opening frequency of the normal variation winning device 33 increases more than in the winning suppression state, and it becomes easier for a game ball to win the normal variation winning device 33 and the special figure variable display game can be easily started. Is granted.
図４は、本発明の第１の実施の形態の遊技装置６のブロック図である。
FIG. 4 is a block diagram of the
遊技制御装置１００は、遊技用マイコン（遊技用演算処理装置６００）１０１、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０６及び検査装置接続端子１０７を備える。
The
遊技用マイコン１０１は、ＣＰＵ１０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０３及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０４を備える。
The
ＣＰＵ１０２は、遊技を統括的に制御する主制御装置であって、遊技制御を行う。ＲＯＭ１０３は、遊技制御のための不変の情報（プログラム、データ等）を記憶する。ＲＡＭ１０４は、遊技制御時にワークエリアとして利用される。
The
遊技制御装置１００には、遊技用マイコン１０１に一意に設定された識別番号を出力することが可能な検査装置接続端子１０７が設けられている。検査装置接続端子１０７に図示しない検査装置を接続すると、検査装置は遊技機１を識別することができる。
The
ＣＰＵ１０２は、入力Ｉ／Ｆ１０５を介して各種検査装置（特図始動ＳＷ３４Ａ、普図始動ＳＷ３１Ａ、カウントＳＷ３６Ａ、及び入賞口ＳＷａ３２Ａ〜入賞口ＳＷｎ３２Ｎ、オーバーフローＳＷ（スイッチ）１０９、球切れＳＷ（スイッチ）１１０、及び枠開放ＳＷ（スイッチ）１１１）からの検出信号を受けて、大当り抽選等、種々の処理を行う。
The
オーバーフロースイッチ１０９は、下皿２３に遊技球が所定数以上貯留されていることを検出する。球切れスイッチ１１０は、球貯留ユニット３２０に配設され、球貯留ユニット３２０に貯留される遊技球が所定数以下になることを検出する。枠開放スイッチ１１１は、前面枠３の開放を検出する。
The
また、ＣＰＵ１０２は、出力Ｉ／Ｆ１０６を介して、普図表示器１２１、特図表示器１２０、普電ＳＯＬ（ソレノイド）９０、大入賞口ＳＯＬ（ソレノイド）３８、払出制御装置２１０及び演出制御装置１５０に指令信号を送信し、遊技を統括的に制御する。
In addition, the
普図表示器１２１は、遊技球が普通図柄始動ゲート３１に入賞した場合に行われる（普図）変動表示ゲームが表示される。特図表示器１２０には、遊技球が始動入賞口３４に入賞した場合に行われる（特図）変動表示ゲームが表示される。
The general-
普電ＳＯＬ９０は、始動入賞口３４に遊技球が入賞可能となるように、始動入賞口３４に備えられた開閉部材で構成された普通変動入賞装置３３を所定の時間だけ開放させる。
The general
大入賞口ＳＯＬ３８は、特別変動入賞装置３６の大入賞口を所定の時間だけ、遊技球を受け入れない閉状態（遊技者に不利な状態）から遊技球を受け入れやすい開状態（遊技者に有利な状態）にする。 The big prize opening SOL38 is in an open state (advantageous to the player) from the closed state (a disadvantageous state for the player) that does not accept the game ball for a predetermined time. State).
また、遊技制御装置１００は、遊技機１に関する情報を、外部情報端子１０８を介して、遊技店に設置された情報収集端末や遊技場内部管理装置（図示省略）に出力する。
In addition, the
遊技制御装置１００は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、演出制御指令信号として、演出制御装置１５０へ送信する。
The
次に、払出制御装置２１０及び演出制御装置１５０について説明する。
Next, the
演出制御装置（表示制御装置）１５０は、遊技制御装置１００から入力される各種信号に基づいて、エラー報知ＬＥＤ２９、スピーカ３０、発光により遊技演出を行う装飾部材９（図１）及び表示装置８を制御する。
The effect control device (display control device) 150 includes an
演出制御装置１５０は、遊技用マイコン（遊技用演算処理装置６００）１５１、ドライバ１５５、音回路１５６、及びＶＤＰ１５７を備える。
The
遊技用マイコン１５１は、ＣＰＵ１５２、ＲＯＭ１５３及びＲＡＭ１５４を備える。
The gaming microcomputer 151 includes a
ＣＰＵ１５２は、演出制御を行う制御装置である。ＲＯＭ１５３は、演出制御に必要な不変の情報（プログラム、データ等）を記憶している。ＲＡＭ１５４は、演出制御時にワークエリアとして利用される。
The
ドライバ１５５は、ＣＰＵ１５２からの指令により、エラー報知ＬＥＤ２９及び装飾部材９を制御する。音回路１５６は、ＣＰＵ１５２からの指令により、効果音を生成してスピーカ３０から出力する。ＶＤＰ１５７は、ＣＰＵ１５２からの指令により、画像データを生成して表示装置８へ出力する。
The
払出制御装置２１０は、遊技制御装置１００からの賞球指令信号に基づいて、払出装置の払出モータ２２０を駆動させ、賞球を払い出させるための制御を行う。また、払出制御装置２１０は、カードユニット７０からの貸球要求信号に基づいて、遊技制御装置１００が送信する排出指令信号に基づいて、払出装置の払出モータ２２０を駆動させ、貸球を払い出させるための制御を行う。
Based on the prize ball command signal from the
払出制御装置２１０は、遊技用マイコン（遊技用演算処理装置６００）２１１、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２１５、入出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２１６及び検査装置接続端子２１７を備える。
The
遊技用マイコン２１１は、ＣＰＵ２１２、ＲＯＭ２１３及びＲＡＭ２１４を備える。
The gaming microcomputer 211 includes a
ＣＰＵ２１２は、払い出しを統括的に制御する制御装置であって、払出制御を司る。ＲＯＭ２１３は、払出制御のための不変の情報（プログラム、データ等）を記憶している。ＲＡＭ２１４は、払出制御時にワークエリアとして利用される。
The
ＣＰＵ２１２は、入力Ｉ／Ｆ２１５を介して払出球検出スイッチ１１２、オーバーフロースイッチ１０９、球切れスイッチ１１０、エラー解除スイッチ２２３、税率設定スイッチ２２６、及び貸出料金設定スイッチ２２７からの入力を受ける。
The
エラー解除スイッチ２２３は、払出制御装置２１０にエラーが発生した場合に、遊技店の店員等が発生したエラーの原因を解消した際に、遊技店の店員等によって操作され、エラー状態を解除するためのスイッチである。
The
税率設定スイッチ２２６は、遊技球の貸し出しに対して課税される間接税の税率を設定するスイッチである。貸出料金設定スイッチ２２７は、貸し出される遊技球の有価価値を設定するためのスイッチである。
The tax
また、ＣＰＵ２１２は、入出力Ｉ／Ｆ２１６を介して、払出モータ２２０、発射制御装置２２１、エラーナンバー表示器２２２、税率表示器２２４及び貸出料金表示器２２５に指令信号を送信する。また、ＣＰＵ２１２は、入出力Ｉ／Ｆ２１６を介して遊技制御装置１００から送信された各種信号を受信する。
Further, the
払出モータ２２０は、実際に払出装置で遊技球を払い出すために駆動されるモータである。具体的には、払出モータ２２０は、１個の遊技球を貯留可能な凹部を所定個数有するスプロケットを回転させることによって、遊技球を払い出す。
The
発射制御装置２２１は、遊技球を遊技盤５に発射するための発射装置を制御する。エラーナンバー表示器２２２は、払出制御装置２１０の裏面側に配設され、払出制御装置２１０で発生したエラーの種類を特定可能に表示する。
The
税率表示器２２４は、払出制御装置２１０の裏面側に配設され、税率設定スイッチ２２６によって設定された間接税の税率を表示する。貸出料金表示器２２５は、払出制御装置２１０の裏面側に配設され、貸出料金設定スイッチ２２７によって設定された貸し出される遊技球の有価価値を表示する。
The
電源装置１６０は、バックアップ電源１６１、ＲＡＭクリアスイッチ１６２を備える。遊技制御装置１００、演出制御装置１５０、及び払出制御装置２１０は、電源装置１６０に接続される。
The
バックアップ電源１６１は、停電時においても、遊技制御装置１００、演出制御装置１５０、及び払出制御装置２１０に電源を供給する。なお、演出制御装置１５０には必ずしも電源を供給しなくてもよく、停電復帰後、遊技制御装置１００からコマンドを送信するようにしてもよい。
The backup power supply 161 supplies power to the
ＲＡＭクリアスイッチ１６２は、遊技制御装置１００に備わるＲＡＭ１０４及び払出制御装置２１０に備わるＲＡＭ２１４に記憶されている情報を初期化するスイッチである。
The RAM
また、遊技機１に備わる球貸ボタン２６が操作されると、カードユニット７０は、プリペイドカード又は会員カード等のカードに記憶されている有価価値から貸し出される遊技球分の有価価値を減算して、減算した有価価値の値を遊技機１の残高表示部２８に表示する。また、遊技機１に備わる排出ボタン２７が操作されると、カードユニット７０は、カード挿入口７１に挿入されたカードを排出する。
Further, when the
遊技制御装置１００に備わる遊技用マイコン１０１と払出制御装置２１０に備わる遊技用マイコン２１１とは、暗号化された暗号化信号（暗号化データ）を双方向通信可能に接続される。また、暗号化されない非暗号化信号（平文データ）については、遊技制御装置１００に備わる遊技用マイコン１０１から払出制御装置２１０に備わる遊技用マイコン２１１に単方向通信が可能に接続される。
The
また、遊技制御装置１００に備わる遊技用マイコン１０１と演出制御装置１５０に備わる遊技用マイコン１５１とは、暗号化されない非暗号化信号（平文データ）を遊技制御装置１００から演出制御装置１５０への単方向で通信可能に接続される。
In addition, the
なお、遊技制御装置１００に備わる遊技用マイコン１０１、演出制御装置１５０に備わる遊技用マイコン１５１及び払出制御装置２１０に備わる遊技用マイコン２１１は、これらの接続に必要なポートを備えている。
Note that the
次に、遊技制御装置１００に備わる遊技用マイコン１０１、演出制御装置１５０に備わる遊技用マイコン１５１及び払出制御装置２１０に備わる遊技用マイコン２１１（以下、総称して遊技用演算処理装置６００という）について、図５を用いて詳細に説明する。
Next, with respect to the
図５は、本発明の第１の実施の形態の遊技用演算処理装置（アミューズチップ）６００のブロック図である。 FIG. 5 is a block diagram of the game processing device (amuse chip) 600 according to the first embodiment of this invention.
遊技用演算処理装置６００はいわゆるアミューズチップ用のＩＣとして製造され、遊技制御を行う遊技領域部６００Ａと情報管理を行う情報領域部６００Ｂとに区分される。 The game processing unit 600 is manufactured as an IC for a so-called amuse chip, and is divided into a game area unit 600A for performing game control and an information area unit 600B for managing information.
まず、遊技領域部６００ＡはＣＰＵコア６０１、ユーザプログラムＲＯＭ６０２、ＨＷパラメータＲＯＭ６０３、ユーザワークＲＡＭ６０４、ミラードＲＡＭ６０５、外部バスインターフェース（Ｉ／Ｆ）６０６、バス切替回路６０７、乱数生成回路６０８、クロック生成回路６０９、割込制御回路６１０Ａ、リセット回路６１０Ｂ、アドレスデコーダ６１１、出力制御回路６１２、ブートブロック６１３、復号化・ＲＯＭ書込回路６１４、シリアル送信回路６１５Ａ、シリアル送信回路６１５Ｂ、シリアル受信回路６２５、暗号化送受信回路６１６、及びバス６１７によって構成される。なお、シリアル送信回路６１５Ａ及びシリアル送信回路６１５Ｂを総称して、シリアル送信回路６１５という。
First, the game area unit 600A includes a
ＣＰＵコア６０１は、図４のＣＰＵ１０２、ＣＰＵ１５２又はＣＰＵ２１２に相当する。ユーザプログラムＲＯＭ６０２は、図４のＲＯＭ１０３、ＲＯＭ１５３又はＲＯＭ２１３に相当する。また、ユーザプログラムＲＯＭ６０２及びＨＷパラメータＲＯＭ６０３を総称して、ＲＯＭ（不揮発性記憶手段）という。
The
ユーザワークＲＡＭ６０４は、図４のＲＡＭ１０４、ＲＡＭ１５４又はＲＡＭ２１４に相当する。また、ユーザワークＲＡＭ６０４及びミラードＲＡＭ６０５を総称して、ＲＡＭ（揮発性記憶手段）という。
The
ＣＰＵコア６０１は、遊技制御のための演算処理を行う演算処理手段として機能する。ユーザプログラムＲＯＭ６０２は、制御プログラムを格納する。制御プログラムは、遊技用演算処理装置６００が遊技制御装置１００に備わる遊技用マイコン１０１である場合には、遊技の制御を行うための遊技制御プログラムである。また、遊技用演算処理装置６００が払出制御装置２１０に備わる遊技用マイコン２１１である場合には、遊技球の払い出しを行うための払出制御プログラムである。さらに、遊技用演算処理装置６００が演出制御装置１５０に備わる遊技用マイコン１５１である場合には、演出の制御を行うための演出制御プログラムである。
The
ＨＷパラメータＲＯＭ６０３は、正当性確認情報を格納する。正当性確認情報とは、遊技用演算処理装置６００の正当性の簡易チェックを行う場合の情報であり、例えば、遊技機１の一意な識別子を示す固有ＩＤ、メーカコード（遊技機１の製造メーカ毎に割り振られた固有の製造メーカの一意な識別子）、遊技機１のランク（１種、２種等）を示すランクコード、製造メーカが遊技機１の種類に設定する機種コード、検査番号を示す検査コード、電源投入時にＲＡＭをバックアップするか否かを示すＲＡＭバックアップコード、税率設定スイッチ２２６によって設定された税率、貸出料金設定スイッチ２２７によって設定された貸出料金等である。また、ＨＷパラメータＲＯＭ６０３には、最初に貸出情報要求を送信した検査装置の一意な識別子である固有ＩＤが一つのみ記憶される。
The
第三者機関又は遊技機１の製造メーカがユーザプログラムＲＯＭ６０２にプログラムを書き込む際に、正当性確認情報がＨＷパラメータＲＯＭ６０３に書き込まれる。遊技用演算処理装置６００は、電源立ち上がり時に、ユーザプログラムＲＯＭ６０２に書き込まれたプログラムが正当であるか否かについて簡易チェックを行うことができる。具体的には、遊技用演算処理装置６００の電源立ち上がり時に、遊技用演算処理装置６００自身が演算した演算値と、正当性確認情報（すなわち、第三者機関等によって予め設定された結果値）とを比較判定することで、簡易的な遊技用演算処理装置６００のチェックを行うことが可能になっている。
When the third party organization or the manufacturer of the
ユーザワークＲＡＭ６０４は、遊技領域部６００Ａにおけるプログラムに基づく処理を実行する際にワークエリア（作業領域）として用いられるものである。このユーザワークＲＡＭ６０４には、バックアップ電源１６１（図４）からのバックアップ電源が供給されているので、遊技機１への電源供給が途絶えても、記憶データが保持されるように構成されている。ミラードＲＡＭ６０５は、クロックの立ち下がり時にユーザワークエリアに記憶された情報を複製し、複製した情報を記憶する（ＣＰＵコアがＺ８０の場合には、クロックの立ち上がり時に処理を実行するため、同期して動くことがないようにしている）。
The
外部バスインターフェース６０６は、メモリリクエスト信号ＭＲＥＱ、入出力リクエスト信号ＩＯＲＱ、メモリ書込み信号ＷＲ、メモリ読み出し信号ＲＤ及びモード信号ＭＯＤＥなどのインターフェースであり、また、バス切替回路６０７は、１６ビットのアドレス信号Ａ０〜Ａ１５や８ビットのデータ信号Ｄ０〜Ｄ７のインターフェースである。
The
例えば、ＭＯＤＥ信号をハイレベルにした状態で、アドレス信号Ａ０〜Ａ１５を順次にインクリメントしながら、データ信号Ｄ０〜Ｄ７を加えると、ユーザプログラムＲＯＭ６０２への書き込みモードとなって遊技機１の製造メーカ又は第三者機関によるプログラムの書き込みが可能になる。なお、書き込みモードはプログラムの書き込みを可能にするものであり、ブートブロック６１３に記憶されるブートプログラムを書き込みできるようにするものではない。
For example, when the data signals D0 to D7 are added while the address signals A0 to A15 are sequentially incremented while the MODE signal is at a high level, the writing mode to the
また、ユーザプログラムＲＯＭ６０２へのプログラムの書き込みが終了すると、ＨＷパラメータＲＯＭ６０３の所定領域に書込終了コードが記録（例えば、所定のコード若しくは所定ビットを物理的に切断することで記録）されるようになっており、ＨＷパラメータＲＯＭ６０３に書込終了コードが記録されている場合には、ユーザプログラムＲＯＭ６０２への新たなプログラムの書き込みができないようになっている。
Further, when the writing of the program to the
乱数生成回路６０８は遊技の実行過程において遊技価値（例えば、大当り）を付加するか否か等に係わる乱数（乱数は、大当りの決定や停止時の図柄の決定等に使用）を生成するもので、一様性乱数を生成する数学的手法（例えば、合同法又はＭ系列法等）を利用している。なお、遊技用演算処理装置６００が払出制御装置２１０に備わる遊技用マイコン２１１である場合には、乱数生成回路６０８は必要ない。
The random
クロック生成回路６０９は、所定周期（例えば、４ミリ秒）で生成されるタイマ割込信号と、クロック信号を生成する。クロック生成回路６０９が生成したタイマ割込信号及びクロック信号はＣＰＵコア１０２に入力される。ＣＰＵコア１０２は、タイマ割込信号が入力されると、図１９に示すタイマ割込処理を実行する。
The
割込制御回路６１０Ａは、所定の割り込み条件の発生を検出すると、割り込みの発生をＣＰＵコア６０１に知らせる。また、リセット回路６１０Ｂは、外部から入力されたリセット信号（ＲＳＴ）を検出すると、遊技用演算処理装置６００の内部に備えられた各回路にリセット信号を伝達する。
When detecting the occurrence of a predetermined interrupt condition, the interrupt
アドレスデコーダ６１１は、内蔵デバイス及び内蔵コントロール／ステータスレジスタ群のロケーションをメモリマップドＩ／Ｏ方式及びＩ／ＯマップドＩ／Ｏ方式によりデコードする。
The
出力制御回路６１２は、アドレスデコーダ６１１からの信号制御を行って外部端子より８ビットのチップセレクト信号（ＣＳ０〜ＣＳ７）を外部に出力するとともに、遊技用演算処理装置６００の内部に備えた回路を選択するチップセレクト信号を発生する機能を有する。ブートブロック６１３は、ブートプログラムを記憶し、電源投入時に遊技用演算処理装置６００の初期化に係わる処理を行う。
The
復号化・ＲＯＭ書込回路６１４は、ユーザプログラムＲＯＭ６０２及びＨＷパラメータＲＯＭ６０３への書込みモードの際に使用されるもので、モード信号ＭＯＤＥが［Ｈ］レベルになっている間、バス切替回路６０７を介してアドレス信号Ａ０〜Ａ１５やデータ信号Ｄ０〜Ｄ７を取り込み、そのデータ信号Ｄ０〜Ｄ７に含まれる情報（暗号化されたプログラム及び暗号化された変更後の固有ＩＤ）を復号化処理した後、バス６１７を介してユーザプログラムＲＯＭ６０２及びＨＷパラメータＲＯＭ６０３に出力する（書き込む）。
The decryption /
シリアル送信回路６１５Ａ及びシリアル送信回路６１５Ｂは、暗号化されていない平文データを送信するための回路である。シリアル送信回路６１５Ａは、ＳＩＯＴＸ０端子を介して演出制御装置１５０に接続される。また、シリアル送信回路６１５Ｂは、ＳＩＯＴＸ１端子を介して払出制御装置２１０に接続される。シリアル受信回路６２５は、暗号化されていない平文データを、ＳＩＯＲＸ端子を介して受信するための回路である。
The
暗号化送受信回路６１６は、ＮＪＬＩＮＫ端子を介して暗号化された暗号化データを送受信する回路である。例えば、遊技制御装置１００から払出制御装置２１０にデータを送信する場合に使用される、また、遊技制御装置１００と払出制御装置２１０との間は、ＮＪＬＩＮＫ接続で接続され、暗号化送受信回路６１６には、ＮＪＬＩＮＫ信号線が接続される。暗号化送受信回路６１６は、ＮＪＬＩＮＫ信号線を介してデータを送受信する。
The encrypted transmission /
バス６１７はデータバス（図１１のデータバス６６０）、アドレスバス（図１１のアドレスバス６５０）及び制御バスを含むものであり、情報領域部６００Ｂまで延びている。
The
次に、遊技用演算処理装置６００における情報管理を行う情報領域部６００Ｂは、ＨＰＧプログラムＲＯＭ６１８、ＩＤプロパティメモリ６１９、バスモニタ回路６２０、ＨＰＧワークＲＡＭ６２１、制御回路６２２、外部通信制御回路６２３、バス６２４、及び遊技領域部６００Ａから延びるバス６１７の一部を含んで構成される。
Next, an information area unit 600B for managing information in the game processing unit 600 includes an
ＨＰＧプログラムＲＯＭ６１８には、各種検査動作を行うＨＰＧプログラムが格納される。
The
ＩＤプロパティメモリ６１９には、図示しない検査装置から外部通信制御回路６２３を介して受信した要求に基づいて、ＨＷパラメータＲＯＭ６０３に記憶されている情報を図示しない検査装置にすぐに出力できるように、遊技用演算処理装置６００の電源投入時（システムリセット時）にＨＷパラメータに記憶されている情報を複製して記憶する。なお、ＩＤプロパティメモリ６１９は、遊技領域部６００Ａ側及び情報領域部６００Ｂ側の双方よりアクセスが可能な構成になっている。
In the
バスモニタ回路６２０は、情報領域部６００Ｂ側より遊技領域部６００Ａ側のバス６１７の状態監視及び制御を行う。ここでの制御とは、ＨＷパラメータＲＯＭ６０３の内容をＩＤプロパティメモリ６１９に複写する際のタイミング制御や、ユーザプログラムＲＯＭ６０２に格納されたプログラムを外部に出力する際（遊技領域部６００Ａ側のバス６１７を開放してユーザプログラムＲＯＭ６０２からプログラムを読み込んで情報領域部６００Ｂ側より外部に出力する際）のタイミング制御である。なお、プログラムは、外部通信制御回路６２３で暗号化されてから出力される。
The
ＨＰＧワークＲＡＭ６２１は、情報領域部６００Ｂにおけるプログラムに基づく処理を実行する際にワークエリア（作業領域）として用いられるものである。
The HPG work
制御回路６２２は情報領域部６００Ｂ側を制御するもので、バッファメモリを有している。制御回路６２２は、例えば、バスモニタ回路６２０を介してＣＰＵコア１０２の動作を監視し、非動作中に遊技領域部６００ＡのユーザワークＲＡＭ６０４に記憶された内容をミラードＲＡＭ６０５へコピーする。また、図示しない検査装置からの要求に応答して情報領域部６００ＢのＩＤプロパティメモリ６１９の内容を外部へ転送したり、プログラム要求に応答してバスモニタ回路６２０を介してユーザプログラムＲＯＭ６０２内のプログラムを外部へ転送したりする。制御回路６２２のメモリは、転送時のタイミング調節のために用いられる。
The
外部通信制御回路６２３は図示しない検査装置との通信を行うもので、例えば、外部からの指令に基づいて遊技用演算処理装置６００内に格納されている情報（例えば、固有ＩＤ、プログラム、実払出数等）を暗号化した後、外部へ転送する等の処理を行う。
The external
遊技用演算処理装置６００では、遊技領域部６００Ａと情報領域部６００Ｂがバスモニタ回路６２０を介して独立して動作する。すなわち、情報領域部６００Ｂ側は遊技領域部６００ＡにおけるＣＰＵコア１０２の作動に関係なく（プログラム実行に関係なく）動作可能である。
In the game processing unit 600, the game area unit 600A and the information area unit 600B operate independently via the
なお、図５では図示されていないが、遊技用演算処理装置６００には、図１１にて後述するセキュリティ回路６３０及びＲＡＭアクセス規制回路６４０を備えている。
Although not shown in FIG. 5, the gaming arithmetic processing device 600 includes a
図６は、本発明の第１の実施の形態の遊技制御装置１００におけるシリアル送信回路６１５の構成例を示すブロック図である。
FIG. 6 is a block diagram illustrating a configuration example of the
シリアル送信回路６１５は、送信シリアルチャンネル設定レジスタ６３３、送信データステータスレジスタ６３１、送信制御レジスタ６３２、送信データレジスタ６３５（送信データバッファレジスタ６３５Ａ、送信データシフトレジスタ６３５Ｂ）、ボーレート生成回路（送信速度設定手段）６３４を含んで構成される。
The
シリアル送信回路６１５は、出力制御回路６１２から入力された選択信号に基づいて、送信先を選択する。また、リセット信号の入力を受け付けると、各種レジスタに設定された値を０クリアする。
The
送信シリアルチャンネル設定レジスタ６３３は、データ送信時の通信速度及び通信フォーマットを指定するレジスタである。送信シリアルチャンネル設定レジスタ６３３には、後述するメイン処理におけるシリアル通信設定処理によって各値が設定される。
The transmission serial
図７は、本発明の第１の実施の形態の送信シリアルチャンネル設定レジスタ６３３の構成例を示す図である。図７に示すように、送信シリアルチャンネル設定レジスタ６３３は、１６ビットで構成されており、ビット０〜１５はすべて書き込み／読み出し可能とされる。
FIG. 7 is a diagram illustrating a configuration example of the transmission serial
送信シリアルチャンネル設定レジスタ６３３において、ビット０〜１２には、送信ボーレート（通信速度）を算出するためのボーレート設定値（例えば、分周比）が設定される。
In the transmission serial
具体的には、遊技用演算処理装置６００に入力されるシステムクロック（ＭＣＬＫ）の周波数（単位Ｈｚ：ヘルツ）を３２で除した値を、さらに、このボーレート設定値で除した値が、送信ボーレート（１秒間に送信されるデータのビット数）として設定される。例えば、ボーレート設定値として１００を設定すると、システムクロックの周波数が２０ＭＨｚであった場合には、送信ボーレートは、２０,０００,０００÷３２÷１００＝６２５０（ｂｐｓ）となる。 Specifically, a value obtained by dividing the frequency (unit: Hz) of the system clock (MCLK) input to the game processing unit 600 by 32 and further divided by this baud rate set value is the transmission baud rate. It is set as (number of bits of data transmitted per second). For example, if 100 is set as the baud rate setting value, and the system clock frequency is 20 MHz, the transmission baud rate is 20,000,000 / 32/100 = 6250 (bps).
ビット１３には、送信データ長を８ビットとする場合に“０”が設定され、９ビットとする場合に“１”が設定される。 Bit 13 is set to “0” when the transmission data length is 8 bits, and is set to “1” when the transmission data length is 9 bits.
ビット１４には、送信データにパリティを付加しない場合に“０”が設定され、パリティを付加する場合に“１”が設定される。ビット１５には、送信データに付加するパリティを偶数パリティとする場合に“０”が設定され、奇数パリティとする場合に“１”が設定される。なお、ビット１５は、ビット１４に“１”（パリティ有り）が設定されている場合に有効となる。
Bit 14 is set to “0” when no parity is added to transmission data, and is set to “1” when parity is added.
なお、遊技用演算処理装置６００にリセット信号（ＲＳＴ０）が入力されると、シリアル送信回路６１５がリセットされ、送信シリアルチャンネル設定レジスタ６３３の全ビットが“０”に設定される（図６等も参照）。
When a reset signal (RST0) is input to the game processing unit 600, the
図６の説明に戻り、送信制御レジスタ６３２は、シリアル送信回路６１５の動作を制御するためのレジスタである。
Returning to the description of FIG. 6, the
図８は、本発明の第１の実施の形態の送信制御レジスタ６３２の構成例を示す図である。図８に示すように、送信制御レジスタ６３２は、例えば８ビットで構成され、ビット６は読み出し専用とされ、他のビット０、４、５、７は書き込み／読み出し可能とされる。なお、本実施形態では送信制御レジスタ６３２のビット１〜３は未使用としているため、図８では記載を省略している。
FIG. 8 is a diagram illustrating a configuration example of the transmission control register 632 according to the first embodiment of this invention. As shown in FIG. 8, the
送信制御レジスタ６３２のビット０には、送信回路（シリアル送信回路６１５）を初期化する場合に“１”が設定される。送信回路が初期化されると送信データレジスタ６３５のデータも含めて全てのレジスタが初期値とされる。
ビット４には、送信データレジスタ６３５（送信データシフトレジスタ６３５Ｂ）からのデータ送信を禁止する場合に“０”が設定され、データ送信を許可する場合に“１”が設定される。
ビット５には、送信データレジスタ６３５が空になったときに送信割り込みを要求しない場合に“０”が設定され、送信割り込みを要求する場合に“１”が設定される。
ビット６には、送信割り込み要求が発生しているか否か（送信割り込み状態）を示す値が設定される。ビット６に“０”が設定されている場合には送信割り込みを要求していない状態であることを示し、“１”が設定されている場合には送信割り込みを要求している状態であることを示す。
ビット７には、送信データレジスタのビット８の値（データ長が９ビットの場合）が設定される。
In
なお、遊技用演算処理装置６００にリセット信号（ＲＳＴ０）が入力されると、シリアル送信回路６１５がリセットされ、送信制御レジスタ６３２の全ビットが“０”に設定される（図６等も参照）。その結果、送信制御レジスタ６３２のビット４が“０”になるので、送信データレジスタ６３５（送信データシフトレジスタ６３５Ｂ）からのデータ送信が禁止され、データ出力がオフされた状態になる。
When a reset signal (RST0) is input to the gaming arithmetic processing device 600, the
図６の説明に戻り、送信データステータスレジスタ６３１は、送信データレジスタ６３５の状態を示すレジスタである。ＣＰＵ１０２は、送信データステータスレジスタ６３１の設定値によって、送信データレジスタ６３５の状態を確認することができる。
Returning to the description of FIG. 6, the transmission
図９は、本発明の第１の実施の形態の送信データステータスレジスタ６３１の構成例を示す図である。送信データステータスレジスタ６３１は、例えば８ビットで構成され、ビット０〜５、７はすべて読み出し専用とされる。なお、本実施形態では送信データステータスレジスタ６３１のビット６は未使用としているため、図９では省略している。
FIG. 9 is a diagram illustrating a configuration example of the transmission
送信データステータスレジスタ６３１において、ビット０〜５には、送信データの残量を示す値が設定される。例えば、ビット０〜５に“００ｈ”（１６進数の“０”）が設定されていると送信データがないことを示し、“０１ｈ”が設定されていると送信データが１バイト残っていることを示し、“２０ｈ”が設定されていると送信データが３２バイト残っていることを示す。
In the transmission
ビット７には、送信データレジスタ６３５におけるデータの送信状態を示す値が設定される。ビット７に“１”が設定されているとデータを送信していない状態であることを示し、“０”が設定されているとデータを送信している状態であることを示す。
In
なお、遊技用演算処理装置６００にリセット信号（ＲＳＴ０）が入力されると、シリアル送信回路６１５がリセットされ、送信データステータスレジスタ６３１の全ビットが“０”に設定される（図６等も参照）。その結果、送信データステータスレジスタ６３１のビット０〜５が“００ｈ”となり、送信データの残量がない状態となる。
When a reset signal (RST0) is input to the game processing unit 600, the
図６の説明に戻り、送信データレジスタ６３５は、シリアル送信回路６１５が送信するデータを格納するレジスタである。送信データレジスタ６３５は、例えば、１段の送信データシフトレジスタ６３５Ｂと、３１段の送信データバッファレジスタ６３５Ａで構成される。
Returning to the description of FIG. 6, the transmission data register 635 is a register for storing data transmitted by the
図１０は、本発明の第１の実施の形態の送信データレジスタ６３５（１段分）の構成例を示す図である。１段の送信データレジスタ６３５は、例えば８ビットで構成され、ビット０〜７はすべて書き込み専用とされる。
FIG. 10 is a diagram illustrating a configuration example of the transmission data register 635 (for one stage) according to the first embodiment of this invention. The one-stage transmission data register 635 is composed of, for example, 8 bits, and
この送信データレジスタ６３５には、タイマ割り込み処理で生成される制御指令データが格納され、送信制御レジスタのビット４に“１”（送信許可）が設定されていれば、格納された制御指令データは自動的に演出制御装置１５０に送信される。
The transmission data register 635 stores control command data generated by timer interrupt processing. If
制御指令データは、例えば、１バイトのモードデータと１バイトのアクションデータの２バイトで構成されるので、２段の送信データレジスタ６３５に１つの制御指令データが格納されることとなる。そして、本実施形態では、送信データレジスタ６３５を３２段で構成しているので、１回のタイマ割り込み処理で最大１６の制御指令データが生成される場合、これをすべて送信データレジスタ６３５に格納することができる。 The control command data is composed of, for example, 2 bytes of 1-byte mode data and 1-byte action data, so that one control command data is stored in the two-stage transmission data register 635. In this embodiment, since the transmission data register 635 is composed of 32 stages, when a maximum of 16 control command data are generated by one timer interrupt process, all of them are stored in the transmission data register 635. be able to.
但し、ＣＰＵ１０２によって、新たな送信データを送信データレジスタ６３５に格納できるのは、送信データステータスレジスタ６３１のビット０〜５の値（送信データの残量を示す値）が“００ｈ”〜“１Ｆｈ”の場合（送信データレジスタ６３５に、０〜３１バイトの未送信データが残っている場合）に限られる。
However, the
送信データステータスレジスタ６３１のビット０〜５の値が“２０ｈ”の場合は、送信データレジスタ６３５に空きがないので、ＣＰＵ１０２によって送信データレジスタ６３５に書き込もうとされたデータは廃棄される。これにより、送信データレジスタ６３５が満杯のときは、誤ってＣＰＵ１０２によるデータ書き込みが発生しても、既に格納されている送信データレジスタ６３５のデータが破壊されないようになっている。
When the value of
なお、遊技用演算処理装置６００にリセット信号（ＲＳＴ０）が入力されると、シリアル送信回路６１５がリセットされ、送信データレジスタ６３５の全ビットが“０”に設定される（図６等も参照）。
When a reset signal (RST0) is input to the gaming arithmetic processing device 600, the
図６の説明に戻り、ボーレート生成回路６３４は、クロック生成回路６０９から分周回路６２９を介して出力されるクロック信号（遊技用演算処理装置６００に入力されるシステムクロック（ＭＣＬＫ）を分周した信号）及び送信シリアルチャンネル設定レジスタ６３３に設定されている設定値（ボーレート設定値）に基づいて、シリアル送信回路６１５が用いる送信ボーレートを生成する。このとき、ボーレート生成回路６３４は、クロック信号及びボーレート設定値に基づいて、前述の計算式を用いて送信ボーレートを求める。また、分周回路６２９は、ＣＰＵ１０２にも分周されたクロック信号を入力する。なお、分周回路６２９は、クロック生成回路６０９に含まれるように構成してもよい。
Returning to the description of FIG. 6, the baud
シリアル送信回路６１５では、送信許可の設定（送信制御レジスタ６３２のビット４を“１”）がなされた後、送信するデータを送信データレジスタ６３５（送信データバッファレジスタ６３５Ａ）に書き込む、又は、送信するデータを送信データレジスタ６３５に書き込んだ後、送信許可の設定がなされると、自動的に送信が開始される。送信が開始されると、送信データバッファレジスタ６３５Ａのデータが送信データシフトレジスタ６３５Ｂに転送され、送信データシフトレジスタ６３５Ｂからシリアル変換されて、最下位ビット（ビット０）から１ビットずつ順次出力される。そして、データの送信が完了すると送信データシフトレジスタ６３５Ｂは空になるので、送信データバッファレジスタ６３５Ａに書き込まれている次のデータが送信データシフトレジスタ６３５Ｂに転送され、出力される。
The
したがって、シリアル送信回路６１５では、送信データレジスタ６３５（送信データシフトレジスタ６３５Ｂ、送信データバッファレジスタ６３５Ａ）に書き込まれたデータ（制御指令データ）が、演出制御装置１５０に１ビットずつ順次送信されることとなる。
Therefore, in the
このように、シリアル送信回路（制御指令送信手段）６１５は、送信データ（例えば、制御指令データ）を格納する送信データレジスタ６３５を備え、送信データレジスタ６３５に送信データが格納されると、遊技制御装置１００から演出制御装置１５０へ向かう方向に、格納された送信データを１ビットずつ順次送信する（いわゆるシリアル通信）ように構成されている。
As described above, the serial transmission circuit (control command transmission means) 615 includes the transmission data register 635 for storing transmission data (for example, control command data). When the transmission data is stored in the transmission data register 635, the game control is performed. The stored transmission data is sequentially transmitted bit by bit in the direction from the
具体的には、送信データレジスタ６３５は、格納されたデータをすぐに送信する送信データシフトレジスタ６３５Ｂと、格納されたデータを保持するとともに、送信データシフトレジスタ６３５Ｂがデータを格納可能な状態（データの送信が完了した状態）となったときに、保持しているデータを送信データシフトレジスタ６３５Ｂに転送する送信データバッファレジスタ６３５Ａと、で構成される。
Specifically, the transmission data register 635 has a transmission
これにより、従来のパラレル通信では必須とされていたタイマ割り込み処理における制御指令データの送信処理を省略できるので、ＣＰＵ１０２の負担を軽減することができる。
Thereby, the transmission process of the control command data in the timer interrupt process, which is essential in the conventional parallel communication, can be omitted, so that the burden on the
また、シリアル通信とすることで、制御指令データを送信するための配線本数を比較的少なくすることができる。 In addition, by using serial communication, the number of wires for transmitting control command data can be relatively reduced.
また、遊技制御装置１００と演出制御装置１５０との間の通信は、遊技制御装置１００から演出制御装置１５０へのみデータを送信可能な単方向通信とされ、遊技制御装置１００にデータは入力されないので、不正が行われることを防止できる。
The communication between the
なお、本実施形態においては、送信データレジスタ６３５に最大で３２バイトの送信データが格納可能であるが、この３２バイトのデータが、１回のタイマ割り込み処理において全て出力できるように、ボーレート設定値（送信シリアルチャンネル設定レジスタ６３３のビット０〜１２）の値が設定されている。
In this embodiment, the transmission data register 635 can store transmission data of up to 32 bytes. The baud rate setting value is set so that all of the 32 bytes of data can be output in one timer interrupt process. The value of (
具体的には、送信データレジスタ６３５から出力される１バイトあたりのデータ送信に必要な時間Ｔｂと、タイマ割込信号の発生周期Ｆと、送信データレジスタ６３５に格納できるデータの上限バイト数Ｂとの関係が、Ｆ／Ｂ＞Ｔｂとなるように、ボーレート設定値を設定して送信の速度を決めればよい。 Specifically, the time Tb required for data transmission per byte output from the transmission data register 635, the generation period F of the timer interrupt signal, the upper limit number of bytes B of data that can be stored in the transmission data register 635, The baud rate setting value may be set to determine the transmission speed so that the relationship of F / B> Tb is satisfied.
例えば、タイマ割込信号の発生周期Ｆ＝４ミリ秒で、送信データレジスタ６３５に格納できるデータの上限バイト数Ｂ＝３２バイトであれば、Ｆ／Ｂ＝４０００／３２＝１２５マイクロ秒よりも短くなるようにＴｂの値を決定し、遊技用演算処理装置６００に入力されるシステムクロック（ＭＣＬＫ）の周波数を考慮したうえで、ボーレート設定値の値を定めればよい。 For example, if the timer interrupt signal generation cycle F = 4 milliseconds and the upper limit number of bytes B = 32 bytes of data that can be stored in the transmission data register 635, F / B = 4000/32 = 125 microseconds or less. Thus, the value of Tb is determined, and the value of the baud rate set value may be determined in consideration of the frequency of the system clock (MCLK) input to the gaming arithmetic processing device 600.
このような構成とすることで、シリアル送信回路（制御指令送信手段、送信手段）６１５は、１回のタイマ割り込み処理において生成される一連の制御指令データをすべて格納することが可能となり、タイマ割り込み毎に生成される制御指令データを確実に送信することができる。 With this configuration, the serial transmission circuit (control command transmission unit, transmission unit) 615 can store all of the series of control command data generated in one timer interrupt process. Control command data generated every time can be reliably transmitted.
図１１は、本発明の第１の実施の形態の遊技制御装置１００に備わる遊技用演算処理装置（アミューズチップ）６００とその周辺のブロック図である。
FIG. 11 is a block diagram of a game processing unit (amuse chip) 600 provided in the
遊技用演算処理装置６００は、セキュリティ回路６３０、ＣＰＵコア１０２（図１１では６０１）、ＲＡＭアクセス規制回路６４０、ユーザワークＲＡＭ１０４（図１１では６０４）、アドレスデコーダ６１１、出力制御回路６１２、及び、ユーザプログラムＲＯＭ１０３（図１１では６０２）を備える。
The gaming arithmetic processing device 600 includes a
なお、遊技用演算処理装置６００に備わるこれらの回路等は、アドレスバス６５０及びデータバス６６０を介して接続されている。アドレスバス６５０は、Ａ０〜Ａ１５の１６ビットの信号線によって構成され、データバス６６０は、Ｄ０〜Ｄ７の８ビットの信号線によって構成される。 Note that these circuits and the like included in the gaming arithmetic processing device 600 are connected via an address bus 650 and a data bus 660. The address bus 650 is composed of 16-bit signal lines A0 to A15, and the data bus 660 is composed of 8-bit signal lines D0 to D7.
また、遊技制御装置１００は、演出制御装置１５０に接続されるシリアル送信回路６１５Ａ、及び、払出制御装置２１０に接続されるシリアル送信回路６１５Ｂを備える。
Further, the
遊技用演算処理装置６００に電源が投入される際には、ＲＳＴ０端子（図５）を介して電源装置１６０からリセット信号（起動信号）が入力され、リセット回路６１０Ｂ（図５）が作動する。
When power is supplied to the gaming arithmetic processing device 600, a reset signal (start signal) is input from the
セキュリティ回路６３０は、このリセット信号が入力されるとＨＷパラメータＲＯＭ６０３に記憶された正当性確認情報を用いて、セキュリティチェック処理を実行する。このセキュリティチェック処理は、ユーザプログラムＲＯＭ１０３に記憶されたプログラムの正当性の判定を行う処理である。
When this reset signal is input, the
セキュリティ回路６３０は、このセキュリティチェック処理を実行している間は、ＣＰＵコア１０２のリセット端子（ＲＥＳ０（負論理））にリセット信号を継続して出力することで、ＣＰＵコア１０２の起動を待機させる。
While this security check process is being executed, the
ＣＰＵコア１０２は、前述のリセット端子（ＲＥＳ０（負論理））と、書込指令出力端子（ＷＲ（負論理））、及び読出指令出力端子（ＲＤ（負論理））を備える。リセット端子はセキュリティ回路６３０に接続されており、遊技用演算処理装置６００にリセット信号が入力されると、前述のように、セキュリティチェック処理を実行している間、ＣＰＵコア１０２に対するリセット信号がリセット端子に入力される。
The
ＣＰＵコア１０２のリセット端子にリセット信号が入力されると、ＣＰＵコア１０２は、ＣＰＵコア１０２に備わるレジスタ（ＲＥＧ）を初期化する。
When a reset signal is input to the reset terminal of the
また、ＣＰＵコア１０２がユーザワークＲＡＭ１０４にデータの書き込みを指令する書込指令を出力する場合には、ＣＰＵコア１０２の書込指令出力端子からは所定値よりも低い電圧のローレベルの信号が出力される。同様に、ＣＰＵコア１０２がユーザワークＲＡＭ１０４からデータの読み出しを指令する読出指令を出力する場合には、ＣＰＵコア１０２の読出指令出力端子からは所定値よりも低い電圧のローレベルの信号が出力される。
When the
つまり、書込指令出力端子及び読出指令出力端子は、通常電圧がハイレベルに維持されており、ユーザワークＲＡＭ１０４への読み書きを行うときにのみ電圧がローレベルになる。
That is, the normal voltage is maintained at a high level at the write command output terminal and the read command output terminal, and the voltage is at a low level only when reading / writing to the
まず、ユーザワークＲＡＭ１０４のデータの読み出しについて説明する。
First, reading of data from the
ＣＰＵコア１０２から、ユーザワークＲＡＭ１０４の読出指令入力端子（ＲＤ（負論理））に読出指令が入力されると、アドレスバス６５０及びデータバス６６０を介してＣＰＵコア１０２に読出データが出力される。
When a read command is input from the
このとき、ＣＰＵコア１０２からアドレスバス６５０へは、ユーザワークＲＡＭ１０４のアドレスが出力され、アドレスデコーダ６１１からユーザワークＲＡＭ１０４のチップ選択端子（所謂ＣＳ端子に相当、図示は略）に選択信号が入力されることによって、ユーザワークＲＡＭ１０４が選択される。次いで、選択されたユーザワークＲＡＭ１０４は、アドレスバス６５０が指定する記憶領域のデータをデータバス６６０へ出力する。次いで、ＣＰＵコア１０２は、データバス６６０へ出力されたデータを内部へ取り込む。このような手順により、ＣＰＵコア１０２はユーザワークＲＡＭ１０４からデータを読み出す。
At this time, the address of the
次に、ユーザワークＲＡＭ１０４へのデータの書き込みについて説明する。
Next, data writing to the
ＣＰＵコア１０２に備わる書込指令出力端子は、ＲＡＭアクセス規制回路６４０のＯＲゲート回路６４２に備わる二つの入力端子のうち一方の入力端子に接続される。ＯＲゲート回路６４２の他方の入力端子は、ＲＡＭアクセス規制回路６４０のフリップフロップ回路６４１の出力端子（Ｑ（負論理））に接続され、ＯＲゲート回路６４２の出力端子は、ユーザワークＲＡＭ１０４の書込指令入力端子（ＷＲ（負論理））に接続されている。
The write command output terminal provided in the
また、ユーザワークＲＡＭ１０４の書込指令入力端子に所定値以下の電圧であるローレベルの信号が入力されると、ユーザワークＲＡＭ１０４への書き込みが許容される。
When a low level signal having a voltage equal to or lower than a predetermined value is input to the write command input terminal of the
このため、ＯＲゲート回路６４２の二つの入力端子にそれぞれローレベルの信号が入力されなければ、ユーザワークＲＡＭ１０４への書き込みが許容されない。言い換えれば、ＯＲゲート回路６４２の少なくとも一方の入力端子にハイレベルの信号が入力されていると、ユーザワークＲＡＭ１０４への書き込みが規制（禁止）される。
Therefore, writing to the
ここで、ＲＡＭアクセス規制回路６４０のフリップフロップ回路６４１について説明する。
Here, the flip-
フリップフロップ回路６４１は、Ｄ型のフリップフロップ回路であり、入力端子として、データ端子（Ｄ）、リセット端子（Ｒ（負論理））、及び出力イネーブル端子（ＯＥ（負論理））を備えるとともに、出力端子（Ｑ（正論理），Ｑ（負論理））を備える。
The flip-
データ端子には、データバス６６０を構成する信号線Ｄ０〜Ｄ７のうち所定の一本の信号線（例えば、Ｄ０）が接続されている。 One predetermined signal line (for example, D0) among the signal lines D0 to D7 constituting the data bus 660 is connected to the data terminal.
リセット端子には電源装置１６０からリセット信号線が接続され、リセット信号が入力されるとリセット端子はローレベルとなる。このときフリップフロップ回路６４１は、出力端子Ｑ（正論理）からローレベルの信号を出力させ、出力端子Ｑ（負論理）からハイレベルの信号を出力させる。出力端子Ｑ（正論理）からの出力と、出力端子Ｑ（負論理）からの出力は、相互に反転するレベルとなっている。
A reset signal line is connected to the reset terminal from the
また、出力イネーブル端子は、出力制御回路６１２から送信された出力イネーブル信号が入力される。出力イネーブル信号がハイレベルの場合には、出力端子から信号の出力が可能な状態となる。
The output enable signal transmitted from the
このフリップフロップ回路６４１に備えた出力端子Ｑ（負論理）からの信号レベルは、ＣＰＵコア１０２によって、自在に設定できるようになっている。この設定は、ＣＰＵコア１０２が、フリップフロップ回路６４１に割り当てられたアドレスの記憶領域に所定のデータを書き込むことで実現される。
The signal level from the output terminal Q (negative logic) provided in the flip-
具体的には、ＣＰＵコア１０２によってフリップフロップ回路６４１に割り当てられたアドレスの記憶領域にデータを書き込む処理が行われると、ＣＰＵコア１０２からアドレスバス６５０へは、フリップフロップ回路６４１のアドレスが出力される。次に、アドレスデコーダ６１１から、出力制御回路６１２を介して、フリップフロップ回路６４１の出力イネーブル端子にクロック信号が入力され、出力イネーブル端子の電圧レベルが立ち上がり、ハイレベルとなる。
Specifically, when the
このときフリップフロップ回路６４１は、データ端子に入力されている信号を取り込んで、取り込んだ信号を出力端子Ｑ（正論理）から出力し、取り込んだ信号の反転値を出力端子Ｑ（負論理）から出力する。
At this time, the flip-
また、フリップフロップ回路６４１は、出力制御回路６１２がクロック信号の入力を終了した場合には、出力イネーブル端子の電圧レベルは立ち下がりローレベルとなり、出力端子Ｑ（正論理）及び出力端子Ｑ（負論理）の電圧レベルを保持する。
Further, in the flip-
また、出力端子Ｑ（負論理）は、ＯＲゲート回路６４２の入力端子に信号を出力する。出力端子Ｑ（正論理）には何も接続されない。
The output terminal Q (negative logic) outputs a signal to the input terminal of the
次に、フリップフロップ回路６４１の入力状態に応じた各種動作について説明する。
Next, various operations according to the input state of the flip-
フリップフロップ回路６４１は、前述したように、出力イネーブル端子の電圧レベルの立ち上り、つまり出力イネーブル信号の入力開始時に、データ端子の電圧レベルを読み取り、読み取った電圧レベルの反転値を出力端子Ｑ（負論理）から出力する。
As described above, the flip-
一方、フリップフロップ回路６４１は、出力イネーブル端子の電圧レベルの立ち下がり、つまり、出力イネーブル信号の入力終了時に、出力イネーブル端子の電源レベルの立ち上がり時の出力端子Ｑ（負論理）からの出力を保持する。
On the other hand, the flip-
出力端子Ｑ（負論理）からハイレベルの信号がＯＲゲート回路６４２の入力端子に出力されていると、ＯＲゲート回路６４２の他方の入力端子にローレベル及びハイレベルのいずれの信号が入力されても、ＯＲゲート回路６４２の出力端子からはハイレベルの信号が出力される。
When a high level signal is output from the output terminal Q (negative logic) to the input terminal of the
このため、フリップフロップ回路６４１の出力端子Ｑ（負論理）からハイレベルの信号が出力されていれば、ＯＲゲート回路６４２の他方の入力端子に書込指令信号が入力されても（当該他方の入力端子にローレベルの信号が入力されても）、ユーザワークＲＡＭ１０４の書込指令入力端子にはローレベルが入力されなくなり、ＲＡＭ書込禁止状態が発生する。
Therefore, if a high-level signal is output from the output terminal Q (negative logic) of the flip-
ＲＡＭアクセス規制回路６４０をＲＡＭ書込禁止状態にするかＲＡＭ書込許可状態にするかは、クロック信号がフリップフロップ回路６４１に入力されたときのフリップフロップ回路６４１のデータ端子に入力される電圧レベル、又はリセット信号の入力の有無に基づく。
The voltage level input to the data terminal of the flip-
前述のようにＣＰＵコア１０２は、出力制御回路６１２を制御してクロック信号の出力を制御でき、データバス６６０の信号線の出力も制御できるので、フリップフロップ回路６４１の出力端子Ｑ（負論理）から出力される信号は、ＣＰＵコア１０２によって制御可能である。言い換えると、ＣＰＵコア１０２は、データバス６６０の信号レベルを制御することによってＲＡＭアクセス規制回路６４０の書込状態を制御できる。
As described above, the
さらに、前述のようにフリップフロップ回路６４１のリセット端子にリセット信号が入力された場合には、フリップフロップ回路６４１は、出力端子Ｑの電圧レベルをローにするため、出力端子Ｑ（負論理）の電圧レベルはハイになる。このため、フリップフロップ回路６４１にリセット信号が入力された場合には、ＲＡＭアクセス規制回路６４０では、ＲＡＭ書込禁止状態が発生することになる。
Further, as described above, when a reset signal is input to the reset terminal of the flip-
前述のように、出力制御回路６１２が払出制御装置２１０に接続されるシリアル送信回路６１５Ｂにクロック信号を入力すると、シリアル送信回路６１５Ｂは、クロック信号が入力されたタイミングで、データバス６１７からデータを読み取り、読み取ったデータを送信データバッファレジスタ６３５Ａに格納する。そして、送信データバッファレジスタ６３５Ａに格納されたデータを送信データシフトレジスタ６３５Ｂに格納し、払出制御装置２１０に順次出力する。
As described above, when the
なお、前述したセキュリティ回路６３０、ＲＡＭアクセス規制回路６４０、及びシリアル送信回路６１５の起動（リセット）は、電源装置１６０からのリセット信号を、前述のリセット回路６１０Ｂ（図５）を介して受け入れた場合に実行される。ただし、電源装置１６０からのリセット信号は、必ずしもリセット回路６１０Ｂを介して各回路に入力される必要はなく、リセット回路６１０Ｂを経由しない別個の信号線を介して各回路に入力されるような構成でもよい。
Note that the activation (reset) of the
なお、シリアル送信回路６１５（６１５Ａ、６１５Ｂ）においては、図７〜図１０の説明で前述したように、リセット信号によって、演出制御装置１５０や排出制御装置２１０へのデータ出力がオフ状態となる
また、払出制御装置２１０は、シリアル送信回路６１５を備えてはいない点が、図６に示した遊技制御装置１００と異なっている。その他の構成は、図１１に示した遊技制御装置１００と同じ構成である。
In the serial transmission circuit 615 (615A, 615B), as described above with reference to FIGS. 7 to 10, the data output to the
また、演出制御装置１５０は、シリアル送信回路６１５を備えてはいない点、さらに、遊技用演算処理装置６００にＲＡＭアクセス規制回路６４０を備えていない点が、図６に示した遊技制御装置１００と異なっている。その他の構成については、図１１に示した遊技制御装置１００と同じ構成である。
In addition, the fact that the
なお、払出制御装置２１０及び演出制御装置１５０に備えたシリアル受信回路６２５は、払出制御装置２１０（又は演出制御装置１５０）のＣＰＵ１０２が起動した後であれば、遊技制御装置１００のシリアル送信回路６１５からの信号を受け入れられる状態となっている。なお、払出制御装置２１０（又は演出制御装置１５０）のシリアル受信回路６２５とＣＰＵ１０２とは、データバス６１７によって相互に接続される構成となっている。
Note that the
図１２は、本発明の第１の実施の形態のユーザワークＲＡＭ１０４の一例を示す図である。
FIG. 12 is a diagram illustrating an example of the
ユーザワークＲＡＭ１０４は、第１停電復旧領域７０１、ワークエリア７０２、第２停電復旧領域７０３、チェックサム領域７０４、使用禁止領域７０５、及びスタック領域７０６を有する。
The
ユーザワークＲＡＭ１０４には、アドレス「２８００Ｈ」〜「２９ＦＦＨ」が割り当てられており、第１停電復旧領域７０１にはアドレス「２８００Ｈ」が割り当てられ、ワークエリア７０２にはアドレス「２８０１Ｈ」〜「２９１７Ｈ」が割り当てられ、第２停電復旧領域７０３にはアドレス「２９１８Ｈ」が割り当てられ、チェックサム領域７０４にはアドレス「２９１９Ｈ」が割り当てられ、使用禁止領域７０５にはアドレス「２９１ＡＨ」〜「２９７ＦＨ」が割り当てられ、スタック領域７０６にはアドレス「２９８０Ｈ」〜「２９ＦＦＨ」が割り当てられる。
Addresses “2800H” to “29FFH” are assigned to the
ユーザワークＲＡＭ１０４の各領域について説明する。
Each area of the
第１停電復旧領域７０１及び第２停電復旧領域７０３は、遊技機１への電源供給開始時に参照される情報が格納されており、直前の電源供給停止のとき（停電発生や遊技機１の電源スイッチをオフにしたとき）に、電源遮断の処理が正しく実行されていたか否かを示す情報（電源遮断確認フラグ）が格納されている。
The first power
ワークエリア７０２には、遊技制御で必要な変数等が格納され、図１５及び図１６に示す遊技制御装置メイン処理並びに図１９に示すタイマ割込処理等で、これらの変数が更新される。チェックサム領域７０４には、停電発生時に算出されたユーザワークＲＡＭ１０４の第１停電復旧領域７０１、ワークエリア７０２、及び第２停電復旧領域７０３のチェックサムが格納される。
The
使用禁止領域７０５は使用されない記憶領域であり、当該領域へのアクセスがあると、ＣＰＵコア１０２がリセットされるようになっている。
The use-prohibited
スタック領域７０６には、ＣＰＵコア１０２で演算されているデータの一部を一時的に退避させる場合に、退避データが格納される。また、割込みが発生した場合の戻りアドレスや、サブルーチンや関数を呼び出す場合の戻りアドレスも格納される。
The
図１３は、本発明の第１の実施の形態のスタック領域７０６の一例を示す図である。図１３では、スタック領域７０６に戻りアドレスが格納される場合について説明する。
FIG. 13 is a diagram illustrating an example of the
まず、スタック領域７０６に何もデータが格納されていない状態では、スタックポインタ（ＳＰ）は、スタック領域の最終領域（２９ＦＦＨ）に隣接する領域（２Ａ００Ｈ）をスタックポインタ初期値として示している。なお、このスタックポインタ初期値が示す領域は、スタック領域には含まれない領域（本実施形態では、ユーザワークＲＡＭ１０４の記憶領域にも含まれていない領域）である。
First, in a state where no data is stored in the
次に、スタック領域７０６に退避データが格納されたり、割込み発生やサブルーチン呼び出しによって、スタック領域７０６に戻りアドレスが格納されたりすると、最後にデータ（又はアドレス）が格納された領域を、スタックポインタによって示すことになる。
Next, when saved data is stored in the
そして、スタック領域７０６から退避データが復帰した際、又は、戻りアドレスを取り出した際（割込み処理やサブルーチンの処理が終了して呼び出し元に戻る際）には、その時点でスタックポインタが示しているデータ（又はアドレス）が取り出され、次にデータが取り出される予定の格納領域が、スタックポインタによって示される。
When the saved data is restored from the
このようにして、スタック領域７０６に格納された戻りアドレスは、後に格納された戻りアドレスから先に読み出される。
In this way, the return address stored in the
なお、図１３では、スタックポインタが第３戻りアドレスを指しているときに、新たに、割込みやサブルーチン呼び出しが発生して、戻りアドレスを第４戻りアドレスとして格納した様子を示している。この後、第４戻りアドレスの格納領域（２９Ｆ８Ｈ）が、スタックポインタによって示されることになる。 FIG. 13 shows a state in which, when the stack pointer points to the third return address, a new interrupt or subroutine call occurs and the return address is stored as the fourth return address. Thereafter, the storage area (29F8H) of the fourth return address is indicated by the stack pointer.
図１４は、本発明の第１の実施の形態の各装置（遊技制御装置１００、払出制御装置２１０、及び演出制御装置１５０）の電源投入時処理のフローチャートである。
FIG. 14 is a flowchart of power-on processing of each device (
具体的には、図１４（Ａ）は、遊技制御装置１００の電源投入時処理のフローチャートであり、図１４（Ｂ）は、払出制御装置２１０の電源投入時処理のフローチャートであり、図１４（Ｃ）は、演出制御装置１５０の電源投入時処理のフローチャートである。
Specifically, FIG. 14A is a flowchart of the power-on process of the
最初に、遊技制御装置１００の電源投入時処理（図１４（Ａ））から説明する。この電源投入時処理は、最初からＣＰＵ１０２によって実行される処理ではなく、まず遊技制御装置１００に備わる各種ハードウェアによって実行され、後にＣＰＵ１０２によって実行される処理である。
First, the processing when the
まず、遊技制御装置１００は、電源装置１６０から出力されたリセット信号が伝達される（１４０１）。
First, the
このリセット信号は、電源装置１６０から、セキュリティ回路６３０（図１１参照）、ＲＡＭアクセス規制回路６４０のフリップフロップ回路６４１のリセット端子（図１１参照）、及びシリアル送信回路６１５のリセット端子に入力される。具体的には、これらのリセット端子には、電源が投入されると、所定時間、所定の電圧（例えば、５Ｖ）以下の電圧が印加されることによってリセット信号が入力され、所定時間経過後に所定の電圧が印加されることによって、リセット信号が入力されなくなる。
This reset signal is input from the
なお、セキュリティ回路６３０は、電源装置１６０からリセット信号が入力されると、後述のセキュリティチェック処理が終了するまでＣＰＵコア１０２のリセット端子にリセット信号を出力し続けて、ＣＰＵコア１０２の起動を待機させる。
When a reset signal is input from the
そして、シリアル送信回路６１５のリセット端子にリセット信号が入力されると、シリアル送信回路６１５の入力端子及び出力端子の電圧レベルがローに制御され、各種装置（普電ＳＯＬ９０、大入賞口ＳＯＬ３８等）に接続される出力Ｉ／Ｆ１０６のポートをすべて０に設定することにより、シリアル送信回路６１５、及び出力Ｉ／Ｆ１０６がハードウェアにより初期化される（１４０２）。
When a reset signal is input to the reset terminal of the
次に、ＲＡＭアクセス規制回路６４０によって、ユーザワークＲＡＭ１０４への書き込み規制されるＲＡＭ書込禁止状態が発生する（１４０３）。
Next, the RAM
具体的には、図１１で説明したように、フリップフロップ回路６４１のクリア端子にはリセット信号が入力されるため、フリップフロップ回路６４１の出力端子Ｑ（負論理）からハイレベルの信号が出力される状態となる。これにより、ＯＲゲート回路６４２の他方の入力端子にハイレベルの信号が入力されても、ローレベルの信号が入力されても、ユーザワークＲＡＭ１０４の書込指令入力端子にはハイレベルの信号が入力されることになるため、ＲＡＭ書込禁止状態が発生する。
Specifically, as described with reference to FIG. 11, since the reset signal is input to the clear terminal of the flip-
次に、リセット信号が入力された図１１に示すセキュリティ回路６３０が自己診断処理を実行する（１４０４）。自己診断処理は、セキュリティ回路６３０が初期化されているか否かを判定する処理である。
Next, the
そして、自己診断処理によって、セキュリティ回路６３０が初期化されていると判定された場合には、セキュリティ回路６３０は、セキュリティチェック処理を実行する（１４０５）。セキュリティチェック処理は、図１１で説明したように、ＨＷパラメータＲＯＭ６０３（図５参照）に記憶された正当性確認情報を用いて、ユーザプログラムＲＯＭ６０２（図５参照）に記憶されたプログラムの正当性の判定を行う処理である。
If the self-diagnosis process determines that the
ステップ１４０５の処理で、セキュリティチェック処理を実行すると、遊技制御装置１００のメイン処理へ移行する。このとき、セキュリティ回路６３０は、ＣＰＵコア１０２のリセット端子に出力していたリセット信号を停止することで、ＣＰＵコア１０２が起動する。このため、遊技制御装置１００のメイン処理は、ＣＰＵコア１０２によって実行される。遊技制御装置１００のメイン処理は図１５にて後述する。
When the security check process is executed in the process of
次に、払出制御装置２１０の電源投入時処理（図１４（Ｂ））を説明する。前述したように、払出制御装置２１０は、シリアル送信回路６１５を備えていない点を除き、図１１に示した遊技制御装置１００と同じ構成である。図１１に示す遊技制御装置１００の構成部と同じ構成部については、同じ符号を付与して説明する。
Next, the power-on process (FIG. 14B) of the
まず、払出制御装置２１０は、電源装置１６０から出力されたリセット信号が伝達される（１４１１）。なお、ステップ１４１１の処理は、ステップ１４０１の処理と同じである。
First, the
そして、払出制御装置２１０にリセット信号が入力されると、払出制御装置２１０の出力ポート（図４の入出力Ｉ／Ｆ２１６に含まれる）の電圧レベルが０に設定され、各種装置（払出モータ２２０、及び発射制御装置２２１等）に接続される入出力Ｉ／Ｆ２１６のポートがすべて０に設定され、入出力Ｉ／Ｆ２１６がハードウェアにより初期化される（１４１２）。
When a reset signal is input to the
次に、払出制御装置２１０のＲＡＭアクセス規制回路６４０によって、ＲＡＭ２１４への書き込み規制されるＲＡＭ書込禁止状態が発生する（１４１３）。なお、ステップ１４１３の処理の具体的な説明は、ステップ１４０３の処理と同じである。
Next, a RAM write prohibition state in which writing to the
次に、リセット信号が入力された払出制御装置２１０のセキュリティ回路６３０が自己診断処理を実行する（１４１４）。なお、ステップ１４１４の処理の具体的な説明は、ステップ１４０４の処理と同じである。
Next, the
そして、自己診断処理によって、セキュリティ回路６３０が初期化されていると判定された場合には、セキュリティ回路６３０は、セキュリティチェック処理を実行する（１４１５）。なお、ステップ１４１５の処理の具体的な説明は、ステップ１４０５の処理と同じである。
If it is determined by the self-diagnosis process that the
そして、払出制御装置２１０は、電源投入時の初期化処理を実行する（１４１６）。電源投入時の初期化処理は、ＲＡＭ２１４等を初期化する処理であって、ＣＰＵ２１２によって実行される。また、ＲＡＭ２１４を初期化する前に、ステップ１４１３の処理で発生したＲＡＭ書込禁止状態が解除されて、ＲＡＭ２１４はＲＡＭ書込可能状態となる。
Then, the
次に、払出制御装置２１０は、遊技制御装置１００からの指令を受信可能な状態を発生させる（１４１７）。そして、払出制御装置２１０のＣＰＵ２１２は、遊技制御装置１００から送信された指令が初期化指令であるか否かを判定する（１４１９）。ステップ１４１９の処理で、遊技制御装置１００から送信された指令が初期化指令でないと判定された場合には（１４１９の結果が「Ｎ」）、初期化指令が取り込まれるまで待機する。
Next, the
一方、ステップ９１８の処理で、遊技制御装置１００から送信された指令が初期化指令であると判定された場合、払出制御装置２１０は通信開始時の初期化処理を実行して（１４２０）、払出制御装置メイン処理へ移行する。
On the other hand, if it is determined in step 918 that the command transmitted from the
次に、演出制御装置１５０の電源投入時処理（図１４（Ｃ））を説明する。前述したように、演出制御装置１５０は、シリアル送信回路６１５を備えていない点、及び、遊技用演算処理装置６００がＲＡＭアクセス規制回路６４０を備えていない点以外は、図１１に示した遊技制御装置１００と同じ構成である。図１１に示す遊技制御装置１００の構成部と同じ構成部については、同じ符号を付与して説明する。
Next, the power-on process (FIG. 14C) of the
まず、演出制御装置１５０は、電源装置１６０から出力されたリセット信号が伝達される（１４２１）。なお、ステップ１４２１の処理は、ステップ１４０１の処理と同じである。
First, the
そして、演出制御装置１５０にリセット信号が入力されると、演出制御装置１５０の出力ポートがハードウェアにより初期化される（１４２２）。
When a reset signal is input to the
そして、演出制御装置１５０は、電源投入時の初期化処理を実行する（１４２３）。電源投入時の初期化処理は、ＲＡＭ１５４等を初期化する処理であって、ＣＰＵ１５２によって実行される。
Then, the
次に、演出制御装置１５０は、遊技制御装置１００からの指令を受信可能な状態を発生させる（１４２４）。そして、遊技制御装置１００から送信された指令が初期化指令であるか否かを判定する（１４２６）。
Next, the
演出制御装置１５０は、遊技制御装置１００から送信された指令が初期化指令でないと判定された場合には（１４２６の結果が「Ｎ」）、初期化指令が取り込まれるまで待機する。
When it is determined that the command transmitted from the
一方、演出制御装置１５０は、遊技制御装置１００から送信された指令が初期化指令であると判定された場合（１４２６の結果が「Ｙ」」、演出制御装置１５０は通信開始時の初期化処理を実行し（１４２７）、演出制御装置メイン処理へ移行する。
On the other hand, the
次に、遊技制御装置１００のＣＰＵ１０２によって実行される遊技制御装置メイン処理を、図１５及び図１６を用いて説明する。
Next, game control device main processing executed by the
図１５は、本発明の第１の実施の形態の遊技制御装置メイン処理の前半部のフローチャートであり、図１６は、本発明の第１の実施の形態の遊技制御装置メイン処理の後半部のフローチャートである。 FIG. 15 is a flowchart of the first half of the game control apparatus main process according to the first embodiment of the present invention, and FIG. 16 is a second half of the game control apparatus main process according to the first embodiment of the present invention. It is a flowchart.
まず、遊技制御装置１００は、ＣＰＵ１０２への割込みを禁止する（１５０１）。
First, the
そして、遊技制御装置１００は、図１２に示すスタック領域７０６の予め設定された所定のアドレス（図１２で前述したスタックポインタ初期値）にスタックポインタを設定し（１５０２）、割込モードを設定する（１５０３）。割込モードは、ＣＰＵ１０２が内蔵デバイスからの割込要求の処理を可能とし、また、プログラムにおいて割込要求の処理を実行する位置を設定することを可能とするものである。
Then, the
次に、遊技制御装置１００は、入力Ｉ／Ｆ１０５からＲＡＭクリアＳＷ信号の状態を取り込み、取り込んだＲＡＭクリアＳＷ信号の状態をＣＰＵ１０２のレジスタに記憶する（１５０４）。
Next, the
そして、遊技制御装置１００は、ＲＡＭ１０４を使用しないディレイ処理を実行する（１４０５）。このディレイ処理は、所定時間、処理を待機させる処理であり、具体的には、チェックサムが算出されない記憶領域にて、所定の数が０になるまでデクリメントし続ける処理である。ディレイ処理は、この所定の数を待機させる時間に対応する時間に設定することによって、所定時間を計時するタイマ計時手段となる。なお、ディレイ処理の詳細については、図１７及び図１８にて後述する。
Then, the
次に、遊技制御装置１００は、再度、入力Ｉ／Ｆ１０５からＲＡＭクリアＳＷ信号の状態を取り込み、取り込んだＲＡＭクリアＳＷ信号の状態をＣＰＵ１０２のレジスタに記憶する（１５０６）。なお、ＣＰＵ１０２が二つのＲＡＭクリア信号の状態を比較できるように、ステップ１５０４の処理でＲＡＭクリアＳＷ信号の状態を記憶するレジスタの領域、及び、ステップ１５０６の処理でＲＡＭクリアＳＷ信号の状態を記憶するレジスタの領域は、異なる領域である。
Next, the
次に、遊技制御装置１００は、ステップ１４０３の処理で発生したＲＡＭ書込禁止状態をＲＡＭ書込可能状態にする（１５０７）。
Next, the
具体的には、ＣＰＵ１０２の指令によって、フリップフロップ回路６４１のクロック端子にクロック信号を出力制御回路６１２から入力させ、かつ、フリップフロップ回路６４１のデータ端子に接続された信号線の信号レベルをハイレベルにする。これにより、フリップフロップ回路６４１の出力端子Ｑ（正論理）からハイレベルの信号が出力され、出力端子Ｑ（負論理）からローレベルの信号が出力されるため、ＯＲゲート回路６４２の入力端子にローレベルの信号が入力されることにより、ＲＡＭ書込可能状態になる。
Specifically, a clock signal is input from the
次に、遊技制御装置１００は、スタック領域７０６を使用して、各種設定処理を実行する（１５０８）。この設定処理は、例えば、サブルーチンや関数を呼び出して、遊技制御に必要な各種記憶領域に初期データを設定する処理である。この設定処理において、ＣＰＵ１０２により、図７〜図９で前述した、送信シリアルチャンネル設定レジスタ６３３、送信制御レジスタ６３２、送信データステータスレジスタ６３１の各ビットの初期値が設定されることで、送信ボーレート等の設定が行われる。
Next, the
これらのサブルーチンや関数は、遊技制御プログラムに記述した複数の箇所から呼び出される形態となっており、遊技制御プログラムの容量削減に貢献している。一方で、サブルーチンや関数を呼び出す際には、前述したように、戻りアドレスをスタック領域７０６に待避する処理を必要とする。
These subroutines and functions are called from a plurality of locations described in the game control program, and contribute to reducing the capacity of the game control program. On the other hand, when a subroutine or function is called, processing for saving the return address in the
そして、遊技制御装置１００は、ステップ１５０４の処理でレジスタに記憶されたＲＡＭクリアＳＷ信号の状態とステップ１５０８の処理でレジスタに記憶されたＲＡＭクリアＳＷ信号の状態とを比較して、どちらのＲＡＭクリアＳＷ信号の状態も、ＲＡＭクリアＳＷ１６２が操作されたことを示しているか否かを判定する（１５０９）。
Then, the
ステップ１５０９の処理では、異なるタイミングで取得したＲＡＭクリア信号の状態に基づいてＲＡＭクリアＳＷ１６２が操作されたか否かを判定しているので、ノイズ等による誤判定を防止できる。
In the processing of
ステップ１５０９の処理で、ＲＡＭクリアＳＷ１６２が操作されたと判定された場合、遊技制御装置１００は、ユーザワークＲＡＭ１０４のすべての記憶領域を初期化する（１５１０）。
If it is determined in
そして、遊技制御装置１００は、初期化指令信号を払出制御装置２１０及び演出制御装置１５０へ送信し（１５１１）、図１６に示すステップ１５１７の処理に進む。
Then, the
一方、ステップ１５０９の処理で、ＲＡＭクリアＳＷ１６２が操作されていないと判定された場合、遊技制御装置１００は、ユーザワークＲＡＭ１０４の第１停電復旧領域７０１及び第２停電復旧領域７０３に、電源遮断確認フラグが格納されているか（正確には、電源遮断確認フラグがオンとなっているか）を確認する（１５１２）。
On the other hand, when it is determined in
そして、遊技制御装置１００は、直前の電源供給停止のときに、電源遮断の処理が正しく実行されていたか否かを判定する（１５１３）。具体的には、遊技制御装置１００は、第１停電復旧領域７０１及び第２停電復旧領域７０３の両方に電源遮断確認フラグが格納されている場合には、電源遮断の処理が正しく実行されているものであると判定し、一方、第１停電復旧領域７０１及び第２停電復旧領域７０３の少なくとも一方に電源遮断確認フラグが格納されていない場合（少なくとも一方の電源遮断確認フラグがオフの場合）には、電源遮断の処理が正しく実行されていないと判定する。
Then, the
ステップ１５１３の処理で電源遮断の処理が正しく実行されていたと判定された場合には、遊技制御装置１００は、ユーザワークＲＡＭ１０４の第１停電復旧領域７０１、ワークエリア７０２、及び第２停電復旧領域７０３を用いてチェックサムを算出して、算出したチェックサムがチェックサム領域７０４に格納されているチェックサムと一致するか否かを照合する（１５１４）。
If it is determined in
なお、チェックサム領域７０４に格納されているチェックサムは、停電検出時のユーザワークＲＡＭ１０４の第１停電復旧領域７０１、ワークエリア７０２、及び第２停電復旧領域７０３を用いてチェックサムを算出して、格納されたものである。
Note that the checksum stored in the
つまり、ステップ１５１４の処理は、停電検出時のユーザワークＲＡＭ１０４に格納された情報と電源投入時のユーザワークＲＡＭ１０４に格納された情報とが一致するか否かを照合する処理である。
That is, the process of
そして、ステップ１５１４の処理の照合結果が、算出したチェックサムとチェックサム領域７０４に格納されたチェックサムとが一致するものであるか否かを判定する（１５１５）。
Then, it is determined whether the collation result of the processing in
ステップ１５１４の処理で算出したチェックサムとチェックサム領域７０４に格納されたチェックサムとが一致しないとステップ１５１５の処理で判定された場合、つまり、停電検出時のユーザワークＲＡＭ１０４に格納された情報と電源投入時のユーザワークＲＡＭ１０４に格納された情報とが一致しない場合には、遊技制御装置１００は、ステップ１５１０の処理に進み、ユーザワークＲＡＭ１０４のすべての領域を初期化し、ステップ１５１１の処理にて初期化指令を払出制御装置２１０及び演出制御装置１５０に送信する。
If it is determined in
一方、ステップ１５１４の処理で、ステップ１５１４の処理で算出したチェックサムとチェックサム領域７０４に格納されたチェックサムとが一致するとステップ１５１５の処理で判定された場合、つまり、停電検出時のユーザワークＲＡＭ１０４に格納された情報と電源投入時のユーザワークＲＡＭ１０４に格納された情報とが一致する場合には、遊技制御装置１００は、遊技制御装置１００の起動に必要な領域（ユーザワークＲＡＭ１０４の一部の領域）を初期化する（１５１６）。このとき、ユーザワークＲＡＭ１０４の第１停電復旧領域７０１及び第２停電復旧領域７０３の各々にて、電源遮断確認フラグが消去（正確には、各領域にて電源遮断確認フラグがオフ）される。そして、遊技制御装置１００は、初期化指令を払出制御装置２１０及び演出制御装置１５０に送信する（１５１１）。
On the other hand, if it is determined in
これらの処理が完了すると、遊技制御装置１００に関する初期化処理が完了となる。次いで、図１６に示すステップ１５１７の処理に進む。
When these processes are completed, the initialization process related to the
次に、ステップ１５１１の処理で初期化指令が払出制御装置２１０及び演出制御装置１５０に送信された後、遊技制御装置１００は、各種時間を計測やタイマ割込みを行うためのＣＴＣ（Counter Timer Circuit）を起動し（１５１７）、遊技制御に関する乱数を生成する乱数回路を初期化する（１５１８）。そして、遊技制御装置１００は、ステップ１５０１の処理で禁止されたＣＰＵ１０２への割込みを許可する（１５１９）。
Next, after the initialization command is transmitted to the
次に、遊技制御装置１００は、初期値乱数を更新する初期値乱数更新処理を実行する（１５２０）。初期値乱数とは、遊技制御に関する乱数のカウンタ（例えば、始動入賞口３４へ入賞したタイミングで取得される乱数のカウンタ）が上限値に達した場合に初期値に戻るが、その初期値を決定するための乱数である。
Next, the
そして、遊技制御装置１００は、停電検出信号が入力されたか否かを確認し（１５２１）、ステップ１５２１の処理での確認結果が、停電検出信号が入力されたことを示すか否かを判定する（１５２２）。
Then, the
ステップ１５２２の処理で、停電検出信号が入力されていないと判定された場合、停電は発生していないので、ステップ１５２０の処理に戻る。
If it is determined in
一方、ステップ１５２２の処理で、停電検出信号が入力されたと判定された場合、遊技制御装置１００は、ＣＰＵ１０２への割込みを禁止し（１５２３）、出力Ｉ／Ｆ１０６に備わる出力ポートの電圧レベルをローレベルに設定する（１５２４）。
On the other hand, if it is determined in
次に、遊技制御装置１００は、ユーザワークＲＡＭ１０４の第１停電復旧領域７０１及び第２停電復旧領域７０３に、電源遮断確認フラグを格納（正確には、各領域にて電源遮断確認フラグをオン）し（１５２５）、ユーザワークＲＡＭ１０４の第１停電復旧領域７０１、ワークエリア７０２、及び第２停電復旧領域７０３を用いてチェックサムを算出して、算出したチェックサムをチェックサム領域７０４に格納する（１５２６）。
Next, the
次に、遊技制御装置１００は、ＲＡＭアクセス規制回路６４０によってユーザワークＲＡＭ１０４をＲＡＭ書込禁止状態にする（１５２７）。
Next, the
具体的には、ＣＰＵ１０２の指令によって、フリップフロップ回路６４１のクロック端子にクロック信号を出力制御回路６１２から入力させ、かつ、フリップフロップ回路６４１のデータ端子に接続された信号線の信号レベルをローレベルにする。これにより、フリップフロップ回路６４１の出力端子Ｑ（正論理）からローレベルの信号が出力され、出力端子Ｑ（負論理）からハイレベルの信号が出力されるため、ＯＲゲート回路６４２の入力端子にハイレベルの信号が入力されることにより、ＲＡＭ書込禁止状態になる。
Specifically, a clock signal is input from the
そして、遊技制御装置１００は、遊技機１の電源が切れるまで待機する（１５２８）。なお、遊技制御装置１００には、バックアップ電源が接続されているので、停電が発生しても、すぐに電源が切れることはない。
Then, the
なお、本実施形態では、ステップ１０１４の処理で電源断時のユーザワークＲＡＭ１０４と電源投入時のユーザワークＲＡＭ１０４との正当性を判定する前のステップ１５０７の処理でＲＡＭ書込可能状態にしたが、ＲＡＭ書込可能状態にするタイミングは、遅くともステップ１５１４の処理の正当性に応じて行われるステップ１５１０又は１５１６の処理におけるユーザワークＲＡＭ１０４の初期化処理の実行直前であればよい。
In the present embodiment, the process of step 1014 makes the RAM writable state in the process of
このように、遊技機１にて電源供給が遮断した場合には、必要な電源遮断処理を実行した後は、ユーザワークＲＡＭ１０４をＲＡＭ書込禁止状態に設定し、遊技機１にて再度電源供給が復帰したときでも、すぐにユーザワークＲＡＭ１０４をＲＡＭ書込可能状態としないで、ハードウェアに関する初期化処理を一定時間実行し、ステップ１５１４の処理の正当性に応じて行われるステップ１５１０又は１５１６の処理におけるユーザワークＲＡＭ１０４の初期化処理の実行直前になって、ようやくＲＡＭ書込可能状態にすることによって、ユーザワークＲＡＭ１０４の初期化まで不用意なユーザワークＲＡＭ１０４の書き込みを防止できる。
As described above, when the power supply is cut off in the
そのため、ステップ１５１４の処理における正当性判定が行われる直前には、ＲＡＭ書込禁止状態になっているので、電源投入後にユーザワークＲＡＭ１０４に誤った書き込みがなされ、ステップ１５１４の処理で誤った判定がされることを防止できる。
Therefore, immediately before the validity determination in the process of
なお、本実施形態では、ステップ１５０８の処理でスタック領域７０６を用いた各種設定処理を実行するために、ステップ１５１４の処理における正当性判定処理の前のステップ１５０７の処理でＲＡＭ書込可能状態にしている。
In the present embodiment, in order to execute various setting processes using the
これによって、正当性判定を行う前に正当性判定の対象とはならないスタック領域７０６を用いた各種設定処理を行うことができるようになるため、遊技制御装置１００の各種設定を早い段階で行うことができるので遊技制御装置１００の起動を高速化でき、また、スタック領域７０６を用いるので処理プログラムが共通化でき、プログラム容量を削減できる。
As a result, various setting processes using the
なお、図１５では、ステップ１５１０又は１５１６の処理でユーザワークＲＡＭ１０４を初期化した後、ステップ１５１５の処理で初期化指令信号を送信しているが、ステップ１５１４における正当性判定の実行前のステップ１５０８の処理の実行後に初期化指令信号を送信してもよい。
In FIG. 15, after initializing the
この場合には、ステップ１５１４の処理における正当性判定の実行前であるので、正当性判定に寄与しないスタック領域７０６又はＣＰＵ１０２に備わるレジスタを用いて、初期化指令信号を送信する。
In this case, since it is before execution of the validity determination in the processing of
なお、ＣＰＵ１０２に備わるレジスタを用いなくても、例えば、ユーザワークＲＡＭ１０４とは別個に、遊技制御装置１００に所定のタイマ回路などを設けて、このタイマ回路に備えられた記憶領域を更新させるような方法でも実現可能である。言い換えれば、正当性判定に影響のない記憶領域であれば、どのようなものを用いても適用が可能であり、好ましくは、ユーザワークＲＡＭ１０４と記憶領域とを分離できれば、ＣＰＵ１０２のプログラムも簡素化されるということである。
Even if the register provided in the
ステップ１５１０又は１５１６の処理では、ＲＡＭ１０４の一部領域を初期化する処理であるステップ１５１６の処理が、ＲＡＭ１０４の全領域を初期化する処理であるステップ１５１０の処理よりも実行時間が長いため、ステップ１５１０の処理を実行するかステップ１５１６の処理を実行するかによって、初期化指令信号が送信される時間が異なってしまう。
In the process of
ステップ１５１４の処理における正当性判定の実行前に初期化指令信号を送信することによって、ステップ１５１１の処理で初期化指令信号を送信するよりも早く初期化指令信号を送信できる。また、電源投入から一定時間で初期化指令信号を送信することができる。
By transmitting the initialization command signal before executing the validity determination in the processing of
図１７は、本発明の第１の実施の形態のスタック領域を使用しないディレイ処理を説明する図である。 FIG. 17 is a diagram illustrating delay processing that does not use the stack area according to the first embodiment of this invention.
図１７に示すディレイ処理は、図１５のステップ１５０５で実行されるが、当該ディレイ処理を実行している時点では、ユーザワークＲＡＭ１０４の値が更新できないようにＲＡＭ書込禁止状態となっている。これは、直前の停電発生時に格納されたチェックサムと、電源投入直後となる現時点でのチェックサムとの照合を行うためである。
The delay process shown in FIG. 17 is executed in
このため、図１５に示すステップ１５０５におけるディレイ処理では、正当性の判定が行われる記憶領域が含まれたユーザワークＲＡＭ１０４を用いずに、他の記憶領域（正当性判定の対象とならない判定対象外記憶領域）を用いてディレイ処理を実行しなければならない。したがって、本実施形態のディレイ処理は、ＣＰＵコア１０２に備わるレジスタ（汎用レジスタ）を用いて実行される。
For this reason, the delay process in
以下に、判定対象外記憶領域を含むユーザワークＲＡＭ１０４の記憶領域をまったく利用せずに、レジスタを用いたディレイ処理を説明する。なお、ＣＰＵコア１０２として、Ｚ８０系のＣＰＵを用いるものとするので、Ｚ８０系のＣＰＵで使用されるレジスタ及びアセンブリ言語を用いて説明を行う。
Hereinafter, a delay process using a register without using the storage area of the
まず、行１７０１は、当該ディレイ処理の最初の処理に相当し、ＣＰＵコア１０２のレジスタ（図１１参照）のＨレジスタ及びＬレジスタを１つのペアとして構成したＨＬレジスタに、「０６０３Ｈ」をロードする。具体的には、Ｈレジスタに「０６Ｈ」がロードされ、Ｌレジスタには「０３Ｈ」がロードされる。
First,
次に、行１７０３を実行し、ＨＬレジスタの値をデクリメント（１減算）する。したがって、行１７０３が最初に実行された後、ＨＬレジスタの値は「０６０２Ｈ」となる。
Next,
続いて、行１７０４を実行し、Ｈレジスタに格納された値をＡレジスタにロードする。そして、行１７０５を実行し、ＡレジスタとＬレジスタとの論理和を算出する。行１７０６では、行１７０５で算出された論理和がゼロでなければ（ＮＺ）、行１７０２（ＬＯＯＰ）に戻る（ＪＲ）。したがって、Ｈレジスタ及びＬレジスタの両方が「００Ｈ」となるまで、行１７０３から１７０６までの処理を繰り返すことになる。
Subsequently,
つまり、図１７では、維持タイマとして使用されるＨレジスタ及びＬレジスタに格納された「０６０３Ｈ」（＝１５３９）が「００００Ｈ」になるまでデクリメントされるもので、合計１５３９回デクリメントが行われる。この間、図１５に示す遊技制御装置メイン処理は、ステップ１５０５の処理で待機するため、遊技制御装置１００の起動が遅延することとなる。
That is, in FIG. 17, “0603H” (= 1539) stored in the H register and L register used as the maintenance timer is decremented until “0000H”, and the decrement is performed a total of 1539 times. During this time, the game control device main process shown in FIG. 15 waits in the process of
ここで遅延時間を具体的に算出する。遅延時間は、行１７０３から１７０６までの処理を、繰り返し回数（「０６０３Ｈ」＝１５３９）分だけ実行した時間となる。そこで、行１７０３から１７０６までの各行の実行時間を算出する。各行には実行される命令が定義されており、各命令には、実行に必要なＣＰＵのクロックサイクル数（ステート数）が対応している。したがって、１ステート当りの時間を各命令に対応するステート数に乗じることによって各命令の実行時間を算出することができる。
Here, the delay time is specifically calculated. The delay time is a time when the processes from the
本発明の第１の実施の形態では、クロック数２０Ｍｈｚを２倍に分周した１０ＭｈｚがＣＰＵの動作クロックとなるため、１／１０００００００＝１００ｎ秒が１ステート当りの処理時間となる。以下、具体的に各行の処理時間を算出する。
In the first embodiment of the present invention, 10 Mhz obtained by dividing the number of
行１７０３で実行されるデクリメント「ＤＥＣ」命令のステート（数）は６となっている。したがって、行１７０３の処理時間は６×１００ｎ秒＝６００ｎ秒となる。同様に、行１７０４で実行されるロード「ＬＤ」命令のステート（数）は４、及び、行１７０５で実行されるロード「ＯＲ」命令のステート（数）は４となっており、それぞれの処理時間は４×１００ｎ秒＝４００ｎ秒となっている。さらに、行１７０６で実行されるロード「ＪＲ」命令のステート（数）は行１７０５の演算結果が非０の場合には１２、０の場合には７となっている。０の場合は遅延時間終了時だけであるため、ステート数を１２とすると、処理時間は１２×１００ｎ秒＝１２００ｎ秒となる。
The state (number) of the decrement “DEC” instruction executed in the
以上より、１回の繰り返しにおける処理時間は、６００ｎ秒＋４００ｎ秒＋４００ｎ秒＋１２００ｎ秒＝２６００ｎ秒となる。そして、繰り返し回数は、１５３９回であるため、２６００ｎ秒×１５３９＝４．００１４ｍ秒となり、約４秒の遅延時間となる。したがって、この場合のディレイ処理は、４秒間を計時するタイマ計時手段となっている。 From the above, the processing time in one iteration is 600 nsec + 400 nsec + 400 nsec + 1200 nsec = 2600 nsec. Since the number of repetitions is 1539, 2600 nsec × 1539 = 1.0014 msec, which is a delay time of about 4 sec. Therefore, the delay process in this case is a timer timing means for timing 4 seconds.
また、このディレイ処理中は、ユーザワークＲＡＭ１０４へのアクセスが全く行われない。すなわち、正当性の判定が行われる記憶領域が含まれたユーザワークＲＡＭ１０４の値を書き換えることなく、ディレイ処理を実行することができる。
Further, during this delay process, the
図１８は、本発明の第１の実施の形態のスタック領域を利用するディレイ処理の変形例を説明する図である。 FIG. 18 is a diagram illustrating a modification of the delay process using the stack area according to the first embodiment of this invention.
図１７のディレイ処理は、ユーザワークＲＡＭ１０４の記憶領域（スタック領域）を全く使用しないで処理を行うものであったが、この変形例では、ユーザワークＲＡＭ１０４の記憶領域のうち、正当性判定の対象となっている第１停電復旧領域７０１、ワークエリア７０２、第２停電復旧領域７０３、チェックサム領域７０４の各記憶領域にはアクセスしないが、正当性判定の対象外のスタック領域７０６を使用して処理するように構成されている。
The delay process of FIG. 17 is a process in which the storage area (stack area) of the
そのため、図１５のステップ１５０５にて、図１８の手順でディレイ処理を実行する場合には、ステップ１５０５の実行前に、ユーザワークＲＡＭ１０４をＲＡＭ書込可能状態に設定しておく必要がある。例えば、図１５のステップ１５０７のＲＡＭ書込可能状態への変更の処理を、ステップ１５０５の処理の直前で実行する。
Therefore, in the case where the delay process is executed in the procedure of FIG. 18 in
以下にスタック領域７０６を用いたディレイ処理を説明する。
A delay process using the
まず、行１８０１は、当該ディレイ処理の最初の処理に相当し、ＣＰＵコア１０２のレジスタのＡレジスタ及びＦレジスタ（フラグレジスタ）に格納されている情報を、ＡＦレジスタペアとして、スタック領域７０６に退避させる。
First, the
行１８０２では、ＣＰＵコア１０２のレジスタのＨレジスタ及びＬレジスタに格納されている情報を、１つのペアとして構成したＨＬレジスタと見なして、スタック領域７０６に退避させる。
In
行１８０３では、このＨＬレジスタに、「０６０３Ｈ」をロードする。具体的には、Ｈレジスタに「０６Ｈ」がロードされ、Ｌレジスタには「０３Ｈ」がロードされる。
In
次に、行１８０５を実行しＨＬレジスタの値をデクリメントする。１回目に行１８０５が実行された場合には、ＨＬレジスタの値は「０３ＦＦＨ」となる。
Next,
そして、行１８０６を実行し、Ｈレジスタに格納された値をＡレジスタにロードする。
Then,
さらに、行１８０７を実行し、ＡレジスタとＬレジスタとの論理和を算出する。行１８０８では、行１８０７で算出された論理和がゼロでなければ、行１８０４に戻る。したがって、Ｈレジスタ及びＬレジスタの両方が「００Ｈ」となるまで、行１８０５〜１８０８の処理を繰り返すことになる。
Further,
また、行１８０８では、行１８０７で算出された論理和がゼロである場合には、行１８０９を実行し、スタック領域７０６に退避させたＨレジスタに格納された情報をＣＰＵコア１０２のＨレジスタに戻し、スタック領域７０６に退避させたＬレジスタに格納された情報をＣＰＵコア１０２のＬレジスタに戻す。
In the
そして、行１８１０を実行し、スタック領域７０６に退避させたＡレジスタに格納された情報をＣＰＵコア１０２のＡレジスタに戻し、スタック領域７０６に退避させたＦレジスタに格納された情報をＣＰＵコア１０２のＦレジスタに戻す。
Then,
このように、図１８のディレイ処理では、ディレイ処理で使用されるＣＰＵコア１０２のＡレジスタ、Ｆレジスタ、Ｈレジスタ、及びＬレジスタに格納されていた情報を、ディレイ処理が行われる前にスタック領域７０６に退避させるので、Ａレジスタ、Ｆレジスタ、Ｈレジスタ、及びＬレジスタに格納されていた情報がディレイ処理により消失してしまうことを防止できる。
As described above, in the delay process of FIG. 18, the information stored in the A register, F register, H register, and L register of the
図１７及び図１８で説明したように、本実施形態では、ハードウェアを用いずに、正当性判定に寄与しない、つまり、チェックサムを算出しない領域を用いてソフトウェアにより実現（維持タイマを計時）しているので、図１５に示すステップ１５１４の正当性判定を正確に行うことができるとともに、ハードウェアでディレイ処理を実現するよりも安価に実現することができる。
As described with reference to FIGS. 17 and 18, in this embodiment, hardware is not used, and it is realized by software using an area that does not contribute to the validity determination, that is, the checksum is not calculated (clocking the maintenance timer). Therefore, it is possible to accurately determine the legitimacy of
例えば、ハードウェアでディレイ処理を実現する遊技機として、特開２００２−２２４３９４号公報に開示されるような技術が知られており、この遊技機では、電源が断たれた後の復帰時に、払出しの不都合な状態が解消するまで賞媒体の払出し動作を停止できるようにすること、さらに、賞媒体の払出しに関して遊技者とホール側とでトラブルが発生しないようにすることを目的として、停電からの復帰時に、払出し制御手段が主制御手段よりも先に起動して払出し制御が開始された場合、初期化スイッチが操作されていないため、払出し動作復帰処理が実行され、その後、主制御手段から払出し再開コマンドを受信するまで、払出し動作を停止して、払出し再開可能な状態で待機する構成となっている。 For example, as a gaming machine that realizes delay processing with hardware, a technique disclosed in Japanese Patent Application Laid-Open No. 2002-224394 is known, and in this gaming machine, payout is performed at the time of return after power is turned off. In order to stop the award medium payout operation until the inconvenience of the problem is resolved, and to prevent troubles between the player and the hall with respect to the award medium payout, At the time of return, when the payout control means is activated prior to the main control means and the payout control is started, the payout operation return processing is executed because the initialization switch is not operated, and then the payout from the main control means is performed. Until the resumption command is received, the payout operation is stopped and the apparatus waits in a state where the payout can be resumed.
さらに、この遊技機では、後から起動した主制御手段は補給切れ検出スイッチや満杯検出スイッチからの検出スイッチに基づいて払出しに関するエラーを検出しない場合に、主制御手段から払出し再開コマンドが送信されてくるので、払出し制御手段はその払出し再開コマンド受信を切掛けに払出し動作を再開する構成となっている。 Further, in this gaming machine, when the main control means activated later does not detect an error relating to payout based on the detection switch from the supply replenishment detection switch or the fullness detection switch, a payout restart command is transmitted from the main control means. Therefore, the payout control means is configured to restart the payout operation with the payout resumption command received as a trigger.
そして、この遊技機は、主制御手段を、払出し制御手段よりも遅延させて起動させるために、主制御手段（主制御基板３９）に遅延回路９０を設けて、リセット信号発生手段７７からのリセット信号が、払出し制御手段（払出し制御基板４６）に到達するよりも時間ｔだけ遅延して主制御手段に到達するように構成しているので（特開２００２−２２４３９４号公報の段落［００５１］〜［００５３］、図９、図１１参照）、遅延回路９０などのハードウェアが必要であるため、コストが高くなってしまうという問題があった。また、遅延回路９０はハードウェアで構成されているため、遅延の時間値をプログラムで変更できないという問題もあった。
In this gaming machine, a
この場合、遅延回路９０に相当する機能を、主制御手段（主制御基板３９）に設けたＣ
ＰＵを用いてソフトウェアによって実現すれば、コスト面での課題が解決するが、ＣＰＵを用いて遅延時間を計時するためには、主制御手段（主制御基板３９）のバックアップ用メモリ３９ｂを用いなければならず、この場合、主制御手段が起動後にバックアップ用メモリ３９ｂの正当性を確認して、バックアップ用メモリ３９ｂが使用可能な状態になってから遅延時間を計時するので、遊技機全体の起動が遅れてしまうという課題を残していた。そのため、ソフトウェアによって遊技制御装置の起動を従属制御装置の起動よりも遅延させることによってコストダウンを図りつつも、遊技機全体の起動が遅延してしまうことを防止する遊技機が提供されることが望まれていた。
In this case, a function corresponding to the
If implemented by software using a PU, the problem in terms of cost will be solved, but in order to measure the delay time using a CPU, the backup memory 39b of the main control means (main control board 39) must be used. In this case, the main control means confirms the validity of the backup memory 39b after activation, and measures the delay time after the backup memory 39b becomes usable. Was left behind. Therefore, it is possible to provide a gaming machine that prevents the activation of the entire gaming machine from being delayed while reducing the cost by delaying the activation of the gaming control apparatus from the activation of the dependent control apparatus by software. It was desired.
本実施形態に戻って、図１７及び図１８に示した各手法を比較すると、ＣＰＵコア１０２で使用できるレジスタの数が少ない場合には、図１８に示したスタック領域を利用する手法の方が有効である。ただし、正当性判定の対象となっている第１停電復旧領域７０１、ワークエリア７０２、第２停電復旧領域７０３、チェックサム領域７０４の各記憶領域を、ノイズ等によって書き換えてしまうことを極力防止したいのであれば、ディレイ処理中を通してユーザワークＲＡＭ１０４をＲＡＭ書込禁止状態とし、スタック領域を利用しない図１７に示した手法の方が有効ともいえる。
Returning to the present embodiment, when the methods shown in FIGS. 17 and 18 are compared, when the number of registers that can be used by the
また、動作クロック数を高く設定することによってＣＰＵによる演算処理速度を高速化することが可能となるが、演算処理速度を高速化すると、ディレイ処理におけるループ回数（図１７及び図１８では「０６０３Ｈ」＝１５３９回）を高速化した分だけ大きくする必要がある。しかしながら、演算処理速度を高速化しすぎると、ループ回数が大きくなりすぎてしまい、ループ回数を格納するレジスタのバイト数が所定バイト数（例えば、２バイト）を超えてしまい、プログラムの容量が大きくなってしまう。そこで、図１７及び図１８にて説明したように、ループ回数を格納するレジスタのバイト数が２バイトに収まる（ループ回数が６５５３６回を超えない）ようにＣＰＵ１０２の動作速度（クロック数）を設定することによって、高速通信を実現しながらもプログラム容量の増大を抑えることが可能となる。
Further, it is possible to increase the CPU processing speed by setting the number of operation clocks high. However, if the processing speed is increased, the number of loops in the delay processing (“0603H” in FIGS. 17 and 18). = 1539 times) needs to be increased by the speed increase. However, if the calculation processing speed is increased too much, the number of loops becomes too large, the number of bytes in the register for storing the number of loops exceeds a predetermined number of bytes (for example, 2 bytes), and the capacity of the program increases. End up. Therefore, as described with reference to FIGS. 17 and 18, the operation speed (number of clocks) of the
図１９は、本発明の第１の実施の形態のタイマ割込処理を示すフローチャートである。このタイマ割込処理は、遊技制御装置１００のＣＰＵコア１０２によって実行される。
FIG. 19 is a flowchart illustrating timer interrupt processing according to the first embodiment of this invention. This timer interrupt process is executed by the
遊技機の電源が投入されると、遊技制御装置メイン処理（図１５及び図１６参照）が実行される。そして、ステップ１５１７の処理で起動させたＣＴＣによって、所定時間周期（例えば、４ミリ秒周期）でタイマ割込みが発生すると、遊技制御装置１００のＣＰＵ１０２によって、タイマ割込処理が繰り返し実行される。ただし、これらの処理（１９１２〜１９２２の処理）は、割り込み発生毎に必ずしもすべて行なわれなくてもよい。例えば、ステップ１９１２の入出力処理においては、毎回入力信号を監視するが、出力処理は割り込みの発生の１回おきに実行されてもよい。つまり、１回の割り込み処理で一通りの処理をすべて完了するのではなく、この割込処理が複数回繰り返し実行されて一連の遊技制御処理が完了するようにしてもよい。
When the power of the gaming machine is turned on, the game control device main process (see FIGS. 15 and 16) is executed. Then, when a timer interrupt occurs at a predetermined time period (for example, a period of 4 milliseconds) by the CTC activated in the process of
本実施形態のタイマ割込処理において、遊技制御装置１００のＣＰＵコア１０２は、まず、レジスタのデータを退避する（１９１１）。
In the timer interrupt process of the present embodiment, the
次に、遊技制御装置１００のＣＰＵコア１０２は、入出力処理を実行する（１９１２）。入出力処理は、入力処理と出力処理とを含む。入力処理は、入力Ｉ／Ｆ１０５を介して各種センサ（特図始動ＳＷ３４Ａ、普図始動ＳＷ３１Ａ、カウントＳＷ３６Ａ、入賞口ＳＷ３２Ａ〜３２Ｎ、オーバーフローＳＷ１０９、球切れＳＷ１１０、枠開放ＳＷ１１１など）から入力される信号にチャタリング除去等の処理をし、入力情報を確定する処理である。
Next, the
出力処理は、出力Ｉ／Ｆ１０６を介して、特図ゲーム処理（１９１９）及び普図ゲーム処理（１９２０）にて設定されたパラメータに基づいて、特図表示器１２０、普図表示器１２１、普電ＳＯＬ９０、及び大入賞口ＳＯＬ３８を制御するための信号を出力する。
The output process is performed through the output I /
なお、前述したように、入力処理と出力処理とは１回のタイマ割り込みで同時に実行されなくてもよい。 As described above, the input process and the output process do not have to be executed simultaneously by a single timer interrupt.
次に、遊技制御装置１００のＣＰＵコア１０２は、各種処理で送信バッファにセットされた（コマンド）を演出制御装置１５０及び払出制御装置２１０等に出力するコマンド送信処理を行う（１９１３）。具体的には、演出制御装置１５０に特別図柄変動表示ゲームに係わる演出指令信号（演出コマンド）を出力したり、払出制御装置２１０に排出指令信号（払出指令信号、払出コマンド）を出力したりする。コマンド送信処理の詳細については、図２１にて後述する。なお、払出コマンドについては図２３にて詳細を説明し、演出コマンドについては図２５にて詳細を説明する。
Next, the
その後、遊技制御装置１００のＣＰＵコア１０２は、特別図柄変動表示ゲームの当りはずれを判定するための当り乱数カウンタの値を１ずつ加算する乱数更新処理１を行う（１９１４）。なお、この乱数更新処理１では、特別図柄変動表示ゲームの停止図柄を決定する当り図柄乱数カウンタの値、普通図柄変動表示ゲームの当りはずれを判定するための普図当り乱数にも１ずつ加算する。
After that, the
次に、遊技制御装置１００のＣＰＵコア１０２は、乱数の初期値を更新し、乱数の時間的な規則性を崩すための初期値乱数更新処理を実行する（１９１５）。ステップ１９１５の初期値乱数更新処理は、図１６に示す初期値乱数更新処理（１５２０）と同じなので、説明を省略する。
Next, the
そして、遊技制御装置１００のＣＰＵコア１０２は、特別図柄変動表示ゲームに関連した飾り特別図柄変動表示ゲームにおける変動表示パターンを決定する乱数を更新するための変動表示パターン乱数カウンタの値を１ずつ加算する乱数更新処理２を行う（１９１６）。
Then, the
次に、遊技制御装置１００のＣＰＵコア１０２は、各入賞口に遊技球が入賞していないかを監視するために、入賞口監視処理を行う（１９１７）。具体的には、特図始動ＳＷ３４Ａ、普図始動ＳＷ３１Ａ、カウントＳＷ３６Ａ、入賞口ＳＷ３２Ａ〜３２Ｎ、から信号の入力があるか否か（遊技球の検出を示す信号が入力されているか否か）を監視する。このとき、特図始動ＳＷ３４Ａによる遊技球の検出があれば、特図乱数カウンタ値（特別図柄変動表示ゲームの結果態様に関する乱数）が特図始動入賞記憶領域に記憶され、普図始動ＳＷ３１Ａによる遊技球の検出があれば、普図乱数カウンタ値（普通図柄変動表示ゲームの結果態様に関する乱数）が普図始動入賞記憶領域に記憶される。
Next, the
その後、遊技制御装置１００のＣＰＵコア１０２は、排出球の球詰まりや、各種スイッチ、センサ等の異常などを監視するエラー監視処理を行う（１９１８）。
Thereafter, the
その後、遊技制御装置１００のＣＰＵコア１０２は、特別図柄変動表示ゲームに関する処理を行う特図ゲーム処理（１９１９）、普通図柄変動表示ゲームに関する処理を行う普図ゲーム処理（１９２０）を行う。
Thereafter, the
特図ゲーム処理（１９１９）は、特図始動ＳＷ３４Ａで検出された始動入賞口３４への遊技球の入賞に基づいて抽出され、特別図柄始動入賞記憶に記憶された特別図柄乱数カウンタ値（１９１７の処理で抽出・記憶された特別図柄変動表示ゲームの結果に関する乱数）が当りか否か判定し、特図表示器１２０で特別図柄変動表示ゲームを実行する。なお、特図始動入賞記憶には、直ちに前記変動表示ゲームを実行することができない状態で始動入賞口３４へ遊技球が入賞した場合に、抽出された乱数が始動入賞記憶として記憶される。
The special symbol game process (1919) is extracted based on the winning of the game ball to the start winning
また、特図ゲーム処理（１９１９）では、特図表示器１２０の表示に対応する識別情報の変動表示のための処理を行う。抽出された乱数が所定の値であれば、特別図柄に関する当り状態となり、識別情報の変動表示が当り図柄で停止する。また、当り状態になると、特別変動入賞装置３６に遊技球を受け入れやすい開状態になる。
In the special figure game process (1919), a process for displaying the variation of the identification information corresponding to the display on the
普図ゲーム処理（１９２０）は、普図始動ＳＷ３１Ａで検出された普通図柄始動ゲート３１への遊技球の通過に基づいて抽出され、普通図柄始動入賞記憶に記憶された普通図柄乱数カウンタ値（１９１７の処理で抽出・記憶された普通図柄変動表示ゲームの結果に関する乱数）が当りか否かを判定し、普図表示器１２１で普通図柄の変動表示ゲームを実行する。普図乱数カウンタ値が所定の値であれば、普図に関する当り状態となり、普通図柄の変動表示が当り状態で停止するためのパラメータを設定する。
The normal symbol game process (1920) is extracted based on the passing of the game ball to the normal
次に、遊技制御装置１００のＣＰＵコア１０２は、遊技機１に設けられ、遊技に関する各種情報を表示するセグメントＬＥＤ（特図表示器１２０及び普図表示器１２１）に出力する信号を編集する処理を行う（１９２１）。具体的には、特別図柄変動表示ゲームが開始されると、今回開始した特別図柄変動表示ゲームの実行回数を減じた特別図柄入賞記憶数を特図表示器１２０の特図記憶表示部に表示するためのパラメータを編集する。同様に、普通図柄の変動表示ゲームが開始されると、今回開始した普通図柄変動表示ゲームの実行回数を減じた普通図柄入賞記憶数を普図表示器１２１の普図記憶表示器に表示するためのパラメータを編集する。
Next, the
その後、遊技制御装置１００のＣＰＵコア１０２は、検査装置接続端子１０７を介して接続される管理用コンピュータに遊技機１の状態を出力するための外部情報を編集する外部情報編集処理を行う（１９２２）。外部情報には、図柄が確定したか、当りであるか、確率変動中であるか、変動時間短縮中であるか、変動表示ゲームのスタート等、変動表示ゲームの進行状態に関連する情報が含まれる。また、エラーが発生したことを示すエラー信号も含まれる。
Thereafter, the
次に、遊技制御装置１００のＣＰＵコア１０２は、タイマ割り込み処理の終了を宣言する（１９２３）。
Next, the
その後、遊技制御装置１００のＣＰＵコア１０２は、一時退避していたレジスタを復帰する復帰処理（１９２４）及び禁止設定されていた割り込みの許可設定をする処理を行う（１９２５）。そして、タイマ割り込み処理を終了し、遊技制御装置メイン処理（図１５及び図１６）に戻る。そして、次のタイマ割り込みが発生するまで初期値乱数更新処理等（図１６のステップ１６２０〜１６２２の処理）を繰り返す。
After that, the
図２０は、本発明の第１の実施の形態の遊技制御装置１００から、演出制御装置１５０及び払出制御装置２１０に初期化指令信号を送信する初期化指令送信処理の手順を示すフローチャートである。本処理は、図１５のステップ１５１１の初期化指令送信処理に対応する。
FIG. 20 is a flowchart showing a procedure of initialization command transmission processing for transmitting an initialization command signal from the
遊技制御装置１００は、まず、演出指令及び排出指令の送信を禁止状態に設定する（２００１）。具体的には、送信制御レジスタ６３２（図８）のビット４を“０”に設定して、送信データレジスタ６３５からの信号の出力を禁止した状態に設定する。
First, the
次に、遊技制御装置１００は、起動時の演出指令を送信データレジスタ６３５に格納する（２００２）。そして、起動時の演出指令がすべて送信データレジスタ６３５に格納されるまで処理を継続する（２００３）。
Next, the
遊技制御装置１００は、すべての演出指令が送信データレジスタ６３５に格納されると（２００３の結果が「Ｎ」）、起動時の排出指令を送信データレジスタ６３５に格納する（２００４）。そして、起動時の排出指令がすべて送信データレジスタ６３５に格納されるまで処理を継続する（２００５）。
When all the production commands are stored in the transmission data register 635 (the result of 2003 is “N”), the
最後に、遊技制御装置１００は、ステップ２００１の処理で禁止状態に設定されていた演出指令及び排出指令の送信を許可状態に設定する（２００６）。具体的には、送信制御レジスタ６３２（図８）のビット４を“１”に設定して、送信データレジスタ６３５からの信号の出力を許可した状態に設定する。
Lastly, the
図２１は、本発明の第１の実施の形態の遊技制御装置１００から、演出制御装置１５０及び払出制御装置２１０にコマンドを送信するためのコマンド送信処理の手順を示すフローチャートである。本処理は、図１９のステップ１９１３のコマンド送信処理に対応する。
FIG. 21 is a flowchart illustrating a procedure of command transmission processing for transmitting a command from the
遊技制御装置１００は、初期化指令送信処理と同様に送信制御レジスタ６３２（図８）のビット４を“０”に設定して、まず、演出指令及び排出指令の送信を禁止状態に設定する（２１０１）。
The
次に、遊技制御装置１００は、送信待ちの演出指令が存在するか否か（今回のタイマ割込処理のタイミングで、演出制御装置１５１に対応する送信データレジスタ６３５に書き込むべきデータが存在するか否か）を判定する（２１０２）。送信待ちの演出指令が存在しない場合には（２１０２の結果が「Ｎ」）、ステップ２１１２以降の排出指令に関する処理を実行する。
Next, the
一方、遊技制御装置１００は、送信待ちの演出指令が存在する場合には（２１０２の結果が「Ｙ」）、送信待ちの演出指令に変動開始の演出指令が含まれているか否かを判定する（２１０３）。変動開始の演出指令とは、図２５にて後述する「図柄変動開始の通知（ＭＯＤＥ＝４０Ｈ）」に相当するコマンドであり、演出制御装置１５１は、このコマンドを受信したことを契機に、表示装置８にて変動表示ゲームの実行を開始する。
On the other hand, when there is an effect command waiting for transmission (the result of 2102 is “Y”), the
遊技制御装置１００は、送信待ちの演出指令に変動開始の演出指令が含まれている場合には（２１０３の結果が「Ｙ」）、変動開始の演出指令を送信データレジスタに格納する（２１０４）。そして、送信待ちの演出指令に含まれているすべての変動開始の演出指令が送信データレジスタに格納されるまで処理を継続する（２１０５）。
The
遊技制御装置１００は、送信待ちの演出指令に変動開始の演出指令が含まれていなかった場合（２１０３の結果が「Ｎ」）、又は送信待ちの演出指令に含まれている変動開始の演出指令をすべて送信データレジスタに格納した場合には（２１０５の結果が「Ｙ」）、送信待ちの演出指令に他の演出指令が含まれているか否かを判定する（２１０６）。
The
遊技制御装置１００は、送信待ちの演出指令に変動開始以外の演出指令が含まれていない場合には（２１０６の結果が「Ｎ」）、ステップ２１１１の処理を実行し、続いて、排出指令に関する処理を実行する。
When the effect command other than the start of variation is not included in the effect command waiting for transmission (the result of 2106 is “N”), the
一方、遊技制御装置１００は、送信待ちの演出指令に変動開始以外の演出指令が含まれている場合には（２１０６の結果が「Ｙ」）、送信バッファ（送信データバッファレジスタ６３５Ａ）に空きがあるか否かを判定する（２１０７）。具体的には、送信データステータスレジスタ６３１（図９）のビット０〜５の値（送信データの残量を示す値）が“００ｈ”〜“１Ｆｈ”であれば、空きがあると判定される。
On the other hand, in the case where an effect command other than the start of change is included in the effect command waiting for transmission (the result of 2106 is “Y”), the
送信バッファに空きがない場合には（２１０７の結果が「Ｎ」）、送信待ちの演出指令を次回の送信タイミングに持ち越し（２１０８）、ステップ２１１１の処理を実行し、続いて、排出指令に関する処理を実行する。
If there is no space in the transmission buffer (the result of 2107 is “N”), the production command waiting for transmission is carried over to the next transmission timing (2108), the processing of
遊技制御装置１００は、送信バッファに空きがある場合には（２１０７の結果が「Ｙ」）、送信データレジスタに変動開始以外の演出指令を格納する（２１０９）。そして、送信バッファの空きが無くなるか、すべての演出指令が送信データレジスタに格納されるまで、ステップ２１０７から２１１０までの処理を継続する（２１１０）。
When there is an empty transmission buffer (the result of 2107 is “Y”), the
遊技制御装置１００は、送信待ちの演出指令を送信バッファに格納する処理が終了すると、送信制御レジスタ６３２（図８）のビット４を“１”に設定することで、ステップ２１０１の処理で禁止状態に設定されていた演出指令の送信を許可状態に設定する（２１１１）。
When the process of storing the effect command waiting for transmission in the transmission buffer ends, the
以上のように、コマンド送信処理において演出指令を演出制御装置１５０に送信する場合、変動開始指令を優先して送信する。変動開始の演出指令を優先して送信することによって、遊技制御装置１００における変動表示ゲームの進行状態と、演出制御装置１５０における変動表示ゲームの進行状態との時間差が常に固定されたものとなる。そのため、変動表示ゲームが開始される毎にこの時間差が変化するような不具合を防止できるようになり、遊技制御装置１００と演出制御装置１５０とを同期させながら、表示装置８で実行される変動表示ゲームをより確実に実行させることができる。演出指令の送信が終了すると、続いて、排出指令を払出制御装置２１０に送信するための処理を実行する。
As described above, when the effect command is transmitted to the
遊技制御装置１００は、まず、ＳＷ制御領域を検査し、賞球排出対象スイッチ（ＳＷ）の立ち上がりがあるか否かを監視する（２１１２）。賞球を排出する入賞口に遊技球が入賞すると、賞球排出対象ＳＷがオンに設定される。そして、遊技制御装置１００は、賞球の排出に該当するスイッチが存在するか否かを判定する（２１１３）。
The
なお、ＳＷ制御領域とは、遊技機に備えられた各種スイッチの検出状態を、タイマ割込毎に記憶しておく記憶領域のことであり、詳細は図２４で後述する。ここでは、ＳＷ制御領域のうち、遊技球検出によって賞球が排出されるスイッチのみが対象とされ、これら対象となったスイッチのうちで、「立ち上がり情報」がオンとなっているものがあるか否かを判定している。 The SW control area is a storage area for storing detection states of various switches provided in the gaming machine for each timer interrupt, and details will be described later with reference to FIG. Here, in the SW control area, only the switch from which the winning ball is discharged by the detection of the game ball is targeted, and among these switches, there is a switch whose “rise information” is on. It is determined whether or not.
遊技制御装置１００は、賞球の排出に該当するスイッチが存在する場合（「立ち上がり情報」がオンとなっている賞球排出対象のＳＷが存在する場合）には（２１１３の結果が「Ｙ」）、オンとなっている賞球排出対象ＳＷの１つを選択し、選択されたＳＷに該当する排出指令を送信データレジスタに格納する（２１１４）。 The game control apparatus 100 (when the result of 2113 is “Y”) when there is a switch corresponding to the discharge of the prize ball (when there is a SW of the prize ball discharge target whose “rise information” is on). ), And selects one of the prize ball discharge target SWs that are on, and stores the discharge command corresponding to the selected SW in the transmission data register (2114).
次に、その時点で「立ち上がり情報」がオンとなっている賞球排出対象のＳＷが、他にも存在するかを確認する。他の賞球排出対象のＳＷがオンになっていれば、オンとなっている賞球排出対象ＳＷの１つをさらに選択し、選択されたＳＷに該当する排出指令を送信データレジスタに格納する。そして、すべての賞球を排出する指令が送信データレジスタに格納されるまで処理を継続する（２１１５）。 Next, it is confirmed whether or not there are other SWs subject to prize ball discharge whose “rise information” is on at that time. If other prize ball discharge target SWs are on, one of the prize ball discharge target SWs that are on is further selected, and a discharge command corresponding to the selected SW is stored in the transmission data register. . Then, the processing is continued until a command for discharging all prize balls is stored in the transmission data register (2115).
遊技制御装置１００は、賞球の排出に該当するスイッチが存在しない場合には（Ｓ２１１３の結果が「Ｎ」）、又は賞球の排出に該当するスイッチに対応する排出指令をすべて送信データレジスタに格納した場合には、送信待ちの他の排出指令（排出制御装置２１０へエラー発生やエラー解除を指令するコマンドなど）が存在するか否かを判定する（２１１６）。
When there is no switch corresponding to the prize ball discharge (the result of S2113 is “N”), the
遊技制御装置１００は、送信待ちの他の排出指令が存在しない場合には（２１１６の結果が「Ｎ」）、排出指令に関する送信を許可状態に設定し（２１２１）、呼び出し元に戻る。
When there is no other discharge command waiting for transmission (the result of 2116 is “N”), the
一方、遊技制御装置１００は、送信待ちの他の排出指令が存在する場合には（２１１６の結果が「Ｙ」）、送信バッファに空きがあるか否かを判定する（２１１７）。具体的には、送信データステータスレジスタ６３１（図９）のビット０〜５の値（送信データの残量を示す値）が“００ｈ”〜“１Ｆｈ”であれば、空きがあると判定される。
On the other hand, when there is another discharge command waiting for transmission (the result of 2116 is “Y”), the
送信バッファに空きがない場合には（２１１７の結果が「Ｎ」）、送信待ちの排出指令を次回の送信タイミングに持ち越し（２１１８）、排出指令に関する送信を許可状態に設定し（２１２１）、呼び出し元に戻る。 If there is no space in the transmission buffer (the result of 2117 is “N”), the discharge command waiting for transmission is carried over to the next transmission timing (2118), the transmission related to the discharge command is set to the permitted state (2121), and called Return to the original.
遊技制御装置１００は、送信バッファに空きがある場合には（２１１７の結果が「Ｙ」）、送信待ちの排出指令を送信データレジスタに格納する（２１１９）。そして、送信バッファの空きが無くなるか、すべての排出指令が送信データレジスタに格納されるまで、ステップ２１１７から２１２０までの処理を継続する（２１２０）。最後に、排出指令に関する送信を許可状態に設定し（２１２１）、呼び出し元に戻る。
When there is an empty transmission buffer (the result of 2117 is “Y”), the
以上のように、本実施形態では、コマンド送信処理において排出指令を払出制御装置２１０に送信する場合に賞球排出指令を、その他の排出指令（エラー発生／解除の指令）よりも優先して送信することによって、賞球排出対象の複数のスイッチが、同一のタイマ割込周期内で同時にオンした場合であっても、確実に賞球を排出させるように構成されている。
As described above, in this embodiment, when a discharge command is transmitted to the
このように、演出指令や賞球排出指令などの制御指令を内容に応じて優先して送信して遊技が円滑に進行するように制御し、さらに、優先されなかった制御指令については次回割込発生時に送信することによって、送信漏れのない正確な指令送信を実現することが可能となる。 In this way, control commands such as production commands and prize ball discharge commands are preferentially transmitted according to the contents to control the game so that the game progresses smoothly. By transmitting at the time of occurrence, it is possible to realize accurate command transmission without transmission omission.
図２２は、本発明の第１の実施の形態の電源投入時の遊技制御装置１００、払出制御装置２１０、及び演出制御装置１５０が行う処理、並びに、遊技制御装置１００に備わるシリアル送信回路６１５の状態のタイミングチャートである。
FIG. 22 illustrates processing performed by the
リセット信号が払出制御装置２１０に接続されるシリアル送信回路６１５Ｂ及び演出制御装置１５０に接続されるシリアル送信回路６１５Ａに伝達されると、図１４に示すステップ１４０２の処理により、各シリアル送信回路６１５が不定状態（２２０１）から初期状態（２２０２）に移行する。
When the reset signal is transmitted to the
この不定状態では、シリアル送信回路６１５（シリアル送信回路６１５Ａ、６１５Ｂ）から出力される信号線のレベルは、ハイレベルであるのかロウレベルであるのか保証されない状態である。一方、シリアル送信回路６１５がリセット信号により初期化されて初期状態に遷移すると、シリアル送信回路６１５Ｂからの出力信号はオフを示すレベルに確定される。
In this undefined state, it is not guaranteed whether the level of the signal line output from the serial transmission circuit 615 (
シリアル送信回路６１５の初期状態は、遊技制御装置１００が図１５に示すステップ１５１１の処理で初期化指令を送信するために、初期化指令が各シリアル送信回路６１５に設定されるまで（２２０３）継続する。
The initial state of the
一方、遊技制御装置１００のセキュリティ回路６３０にリセット信号が伝達されると、図１４に示すステップ１４０４の処理で自己診断処理を実行し、ステップ１４０５の処理でセキュリティチェック処理を実行する（２２０４）。セキュリティチェック処理の実行後にＣＰＵ１０２が起動し、ＣＰＵ１０２によって遊技制御装置メイン処理（図１５及び図１６）が実行される。
On the other hand, when the reset signal is transmitted to the
ＣＰＵ１０２は、ディレイ処理の実行（２２０６）前に１回目のＲＡＭクリア信号の取り込み（２２０５）と、ディレイ処理の実行後に２回目のＲＡＭクリア信号の取り込み（２２０７）と、を行う。言い換えると、１回目のＲＡＭクリア信号取り込み（２２０５）と２回目のＲＡＭクリア信号取り込み（２２０７）とは、ディレイ処理（２２０６）を挟んで実行される。
The
このように、２２０５及び２２０７の各時点で実行されるＲＡＭクリア信号取り込みの間に、ディレイ処理を実行するので、ディレイ処理の間に、１回目のＲＡＭクリア信号取り込みで取り込んだチャタリング除去等を行うことができる。
As described above, since the delay process is executed during the RAM clear signal fetching executed at the
ディレイ処理（２２０６）で処理を待機させた後に、図１５に示すステップ１５１６及び１５１０の処理でＲＡＭ１０４の初期化処理を行い（２２０８）、ステップ１５１１の処理で初期化指令を送信してから、通常の遊技制御を行う（２２０９）。
After waiting for processing in the delay processing (2206), the
なお、通常の遊技制御を実行すると、遊技状態に応じて、払出制御指令を払出制御装置２１０に送信するために、払出制御指令が払出制御装置２１０に接続されるシリアル送信回路６１５Ｂに設定される（２２１０）。また、通常の遊技制御の実行中には、遊技状態に応じて、演出制御指令を演出制御装置１５０に送信するために、演出制御指令が演出制御装置１５０に接続されるシリアル送信回路６１５Ａに設定される（２２１１）。
When the normal game control is executed, the payout control command is set in the
一方で、払出制御装置２１０のセキュリティ回路にリセット信号が伝達されると、払出制御装置２１０のセキュリティ回路は、図１４に示すステップ１４１４の処理で自己診断処理を実行し、ステップ１４１５の処理でセキュリティチェック処理を実行する（２２１２）。セキュリティチェック処理の実行後にＣＰＵ２１２が起動し、ＣＰＵ２１２によって、図１４のステップ１４１６の処理で電源投入時の初期化処理を実行する（２２１３）。払出制御装置２１０の初期化処理が実行されると、払出制御装置２１０のシリアル受信回路６２５を、遊技制御装置１００からの指令を受信可能な状態にする（２２１４）。
On the other hand, when the reset signal is transmitted to the security circuit of the
また、演出制御装置１５０にリセット信号が伝達されると、演出制御装置１５０は、図１４のステップ１４２３の処理で電源投入時の初期化処理を実行する（２２１５）。演出制御装置１５０の初期化処理が実行されると、演出制御装置１５０のシリアル受信回路６２５を、遊技制御装置１００からの指令を受信可能な状態にする（２２１６）。
When the reset signal is transmitted to the
遊技制御装置１００は、ディレイ処理を実行することで、ＲＡＭ１０４の初期化処理の実行開始のタイミングを遅延させている。言い換えると、ディレイ処理によって、演出制御装置１５０や払出制御装置２１０へ初期化指令を送信するタイミングを遅延させている。
The
このため、ディレイ処理によって、払出制御装置２１０に接続されるシリアル送信回路６１５Ｂ及び演出制御装置１５０に接続されるシリアル送信回路６１５Ａが初期状態を維持する時間を十分に確保し、その間に、払出制御装置２１０及び演出制御装置１５０は、初期化処理を実行し、自身のシリアル受信回路６２５を介して遊技制御装置１００からの指令を受信可能な状態にすることができる。
For this reason, the delay process ensures sufficient time for the
したがって、ディレイ処理を設けることで、図１５のように、リセット信号が、遊技制御装置１００、払出制御装置２１０及び演出制御装置１５０に同時に伝達される構成の遊技機であっても、ハードウェア等で構成した遅延回路を設けることなく、各制御装置が起動を開始するタイミングを適切に設定することができる。
Therefore, by providing a delay process, as shown in FIG. 15, even if the gaming machine has a configuration in which the reset signal is simultaneously transmitted to the
よって、図２２のように、まず、払出制御装置２１０に接続されるシリアル送信回路６１５Ｂ及び演出制御装置１５０に接続されるシリアル送信回路６１５Ａが初期状態に維持され、その状態で、払出制御装置２１０及び演出制御装置１５０のシリアル受信回路６２５が指令受信可能状態になり、次いで、払出制御装置２１０及び演出制御装置１５０に初期化指令を送信させることを確実に実行できるようになる。
Therefore, as shown in FIG. 22, first, the
仮に、遊技機１への電源投入直後において、遊技制御装置１００の払出制御装置２１０に接続されるシリアル送信回路６１５Ｂ及び演出制御装置１５０に接続されるシリアル送信回路６１５Ａが初期状態に維持される以前に、払出制御装置２１０若しくは演出制御装置１５０のシリアル受信回路６２５が指令受信可能状態になると、払出制御装置２１０に接続されるシリアル送信回路６１５Ｂ及び演出制御装置１５０に接続されるシリアル送信回路６１５Ａから出力される信号レベルが不安定であるから、払出制御装置２１０若しくは演出制御装置１５０にてこの不安定な信号レベルの情報を、正規な信号であると誤って受信するおそれがあり、誤作動を引き起こす可能性がある。
If the
また、払出制御装置２１０若しくは演出制御装置１５０のシリアル受信回路６２５が指令受信可能状態になる前に、遊技制御装置１００から、払出制御装置２１０若しくは演出制御装置１５０へ初期化指令を送信してしまうと、払出制御装置２１０や演出制御装置１５０で初期化指令を受信できなくなり、誤作動を引き起こす可能性がある。
Further, before the
特に、本実施形態の遊技機のように、遊技制御装置１００から払出制御装置２１０へ単方向で指令を送信する構成や、遊技制御装置１００から演出制御装置１５０へ単方向で指令を送信する構成の場合には、指令された情報が正しく送信されているか否かを確認することが困難であるため、初期化時に処理を遅延させることが有効である。
In particular, as in the gaming machine of the present embodiment, a configuration in which a command is transmitted from the
また、図２２では、ＲＡＭクリア信号の取り込みが２回である例を示したが、複数回であればよい。この複数回の間にディレイ処理を実行することによって、ディレイ処理実行直前のＲＡＭクリア信号取り込みのチャタリング除去等にかかる時間をディレイ処理による遅延時間と重複させることができるので、処理を効率化させることができる。 FIG. 22 shows an example in which the RAM clear signal is fetched twice, but it may be multiple times. By executing the delay process between a plurality of times, the time required for chattering removal of the RAM clear signal fetching immediately before the execution of the delay process can be overlapped with the delay time by the delay process. Can do.
図２３は、本発明の第１の実施の形態の遊技制御装置１００から払出制御装置２１０に送信される排出指令の一例を示す図である。
FIG. 23 is a diagram illustrating an example of a discharge command transmitted from the
払出制御装置２１０に送信される排出指令は、払出制御装置２１０を初期化する指令（初期化指令信号）と、賞球を排出する指令（排出指令信号）と、エラーの発生及び解除を通知する指令（エラー通知信号）があり、モード部及びアクション部からなる共通のフォーマットで送信される。
The discharge command transmitted to the
まず、初期化指令信号について説明すると、初期化指令信号は、モード部が「４０Ｈ」であり、アクション部は「００Ｈ〜７ＦＨ」のいずれかの値となる。初期化指令信号のアクション部は、払出制御装置２１０に設定されている認証コードに対応する値（「００Ｈ〜７ＦＨ」のいずれかの値）となる。この払出制御装置２１０に設定されている認証コードに対応する値は、例えば、ＲＡＭ１０４に設定されているものとする。
First, the initialization command signal will be described. In the initialization command signal, the mode portion has a value of “40H” and the action portion has any value of “00H to 7FH”. The action part of the initialization command signal becomes a value (any value of “00H to 7FH”) corresponding to the authentication code set in the
初期化指令信号の出力時期は、遊技制御装置１００に電源投入時であり、具体的には、図１５に示すステップ１５１１の処理である。
The output timing of the initialization command signal is when the
次に、排出指令信号について説明する。払出制御装置２１０によって払い出される遊技媒体の個数に対応して、１５個の排出指令信号が用意されている。
Next, the discharge command signal will be described. Fifteen discharge command signals are prepared corresponding to the number of game media to be paid out by the
排出指令信号のモード部は「２１Ｈ〜２ＦＨ」である。なお、このモード部の二桁目は、排出指令信号が払い出しを指令する遊技媒体の個数と一致する。また、排出指令信号のアクション部は「５ＥＨ〜５０Ｈ」となる。このアクション部は、モード部の値の負論理となっている。 The mode part of the discharge command signal is “21H to 2FH”. Note that the second digit of this mode portion matches the number of game media for which the discharge command signal commands payout. The action part of the discharge command signal is “5EH to 50H”. This action part is a negative logic of the value of the mode part.
例えば、１個の遊技媒体の払い出しを指令する排出指令信号のモード部は「２１Ｈ」であり、アクション部は「５ＥＨ」である。すなわち、排出指令信号は、モード部とアクション部とからなる２バイトのデータで構成されている。 For example, the mode part of the discharge command signal for instructing the payout of one game medium is “21H”, and the action part is “5EH”. That is, the discharge command signal is composed of 2-byte data including a mode part and an action part.
なお、排出指令信号の出力時期は、一般入賞口３２、始動入賞口３４、特別変動入賞装置（大入賞口）３６に遊技球が入賞したタイミングで出力される。
The output timing of the discharge command signal is output at the timing when the game ball wins the general winning
また、払出制御装置２１０は、排出指令信号を受信すると、受信した排出指令信号のモード部の負論理となる値が、アクション部の負論理となる値と一致しなければ、受信した排出指令信号に対応する個数の遊技媒体の払い出しを許可しない。
In addition, when the dispensing
最後に、エラー通知信号について説明する。排出指令がエラー発生通知の場合には、モード部にエラーが発生したことを示す「８０Ｈ」が設定される。また、エラー通知信号のアクション部は、発生したエラーの種類に対応する値（「００Ｈ〜７ＦＨ」のいずれかの値）が設定される。 Finally, the error notification signal will be described. When the discharge command is an error occurrence notification, “80H” indicating that an error has occurred is set in the mode section. In the action part of the error notification signal, a value corresponding to the type of error that has occurred (any value of “00H to 7FH”) is set.
排出指令がエラー解除通知の場合には、モード部にエラーが解除されたことを示す「９０Ｈ」が設定される。また、エラー解除信号のアクション部は、エラー通知信号の場合と同様に、発生したエラーの種類に対応する値（「００Ｈ〜７ＦＨ」のいずれかの値）が設定される。 When the discharge command is an error release notification, “90H” indicating that the error has been released is set in the mode section. Further, the action part of the error cancellation signal is set to a value corresponding to the type of error that has occurred (any value of “00H to 7FH”), as in the case of the error notification signal.
図２４は、本発明の第１の実施の形態のスイッチの立ち上がりを検出する手順を示すタイムチャートである。なお、図中のｆは割込周期であり、割込周期の先頭でタイマ割込が発生する。また、ｄは遅延時間を示す。スイッチの立ち上がり、すなわち、スイッチがオンになったか否かの判定は、図１９に示したタイマ割込処理のステップ１９１２の入出力処理で行われる。なお、以下に示す、第１物理レベル、第２物理レベル、論理レベル、立上り情報は、タイマ割込が発生する毎に更新され、遊技機に備えられたスイッチ毎に整理されてＳＷ制御領域（図２１で前述）に記憶される。
FIG. 24 is a time chart illustrating a procedure for detecting the rise of the switch according to the first embodiment of this invention. In the figure, f is an interrupt cycle, and a timer interrupt is generated at the beginning of the interrupt cycle. D represents a delay time. The rise of the switch, that is, whether or not the switch has been turned on is determined in the input / output process of
まず、スイッチの立ち上がり時（２４０１）及び立ち下がり時（２４０２）について説明する。ＣＰＵ１０２は、タイマ割込発生時の入出力処理（図１９のステップ１９１２）において、スイッチの検出信号のレベルが、前回設定された第１物理レベルと相違すると（ローレベルからハイレベル、又は、ハイレベルからローレベルに変化）、第１物理レベルを検出信号のレベルに新たに設定する。そして、所定の遅延時間が経過した後、スイッチの検出信号が、前回設定された第２物理レベルと相違する場合には、第２物理レベルを検出信号のレベルに設定する。なお、第１物理レベルと第２物理レベルとは、検出タイミングが異なるだけである。
First, the rise time (2401) and fall time (2402) of the switch will be described. In the input / output process (
このとき、第１物理レベルと、第２物理レベルとが一致していれば、検出信号が変化したものと判断し、論理レベルに当該レベルを設定する。そして、論理レベルがローレベルからハイレベルに変化した場合には、次のタイマ割込発生から遅延時間が経過するまで、立ち上がり情報をオンに設定する。すなわち、立ち上がり情報をオンに設定した後、次のタイマ割込発生でオフに設定する。 At this time, if the first physical level and the second physical level match, it is determined that the detection signal has changed, and the level is set as the logical level. When the logic level changes from the low level to the high level, the rising information is set on until the delay time elapses after the next timer interrupt occurs. That is, after the rising edge information is set to ON, it is set to OFF when the next timer interrupt occurs.
また、本発明の第１の実施の形態では、第１物理レベルと第２物理レベルの信号レベルが相違する場合、すなわち、２４０３に示すように、第１物理レベル検出時と、第２物理レベル検出時とで、スイッチの検出信号のレベルが相違する場合には、ノイズが発生したものとして、論理レベルを変更しないように構成されている。このように構成することによって、ノイズ発生時に誤って立上り情報がオンに設定されることを防ぎ、後述するように、賞球排出指令が誤って払出制御装置２１０に送信されることを防ぐことができる。
Further, in the first embodiment of the present invention, when the signal levels of the first physical level and the second physical level are different, that is, as shown in 2403, when the first physical level is detected, the second physical level is detected. When the level of the detection signal of the switch is different from that at the time of detection, it is assumed that noise has occurred and the logic level is not changed. By configuring in this way, it is possible to prevent the rising information from being set to ON by mistake when noise occurs, and to prevent the prize ball discharge command from being erroneously transmitted to the
また、本発明の第１の実施の形態では、図２４のタイミングチャートに示した立上り情報がオンとなったスイッチの中に賞球排出対象となるものが含まれている場合は、送信バッファ（図６の送信データバッファレジスタ６３５Ａ）に賞球排出指令が格納されることで、遊技制御装置１００から払出制御装置２１０に賞球排出指令が送信される。また、賞球排出指令は、入賞スイッチ（払出球検出ＳＷ１１２）ごとに定義される。なお、本発明の第１の実施の形態では、払出球検出ＳＷ１１２が１６個備えられている。
Further, in the first embodiment of the present invention, when a switch for which the rising edge information shown in the timing chart of FIG. The prize ball discharge command is transmitted from the
このとき、１回のタイマ割込周期内での送信で、送信バッファ内に格納されたすべての賞球排出指令が送信されないと、次回のタイマ割込発生時に、賞球排出対象のスイッチの立上り情報がオンとなって新たに発生した賞球排出指令を、送信バッファに取り込めない恐れがある。これを防止するには、新たに賞球排出指令が発生する度に、送信バッファに空きがあるか否かを確認して、空きがなければ次回送信時まで賞球排出指令を保持していなければならず、送信できない賞球排出指令を保持するための記憶領域（例えば、前述したＳＷ制御領域の立ち上がり情報を一時的に退避させる領域など）を必要としてしまう。また、送信バッファに格納できなかった賞球排出指令を退避させる処理も必要となってしまう。 At this time, if all the prize ball discharge commands stored in the transmission buffer are not transmitted in one transmission within the timer interruption period, the rise of the switch for prize ball discharge will occur at the next timer interruption. There is a possibility that the prize ball discharge command newly generated when the information is turned on cannot be taken into the transmission buffer. To prevent this, every time a new prize ball discharge command is issued, it is checked whether or not there is a vacancy in the transmission buffer. If there is no vacancy, the prize ball discharge command must be held until the next transmission. In other words, a storage area for holding a prize ball discharge command that cannot be transmitted (for example, an area for temporarily saving the rising information of the SW control area described above) is required. In addition, it is necessary to save the prize ball discharge command that could not be stored in the transmission buffer.
例えば、賞球排出対象のスイッチが５個であり、賞球排出指令のサイズが２バイトであるならば、払出制御装置２１０に指令を送信するためのバッファ（送信データレジスタ６３５）に格納できるデータの最大バイト数を１０バイトとしておけば、同一タイマ割込周期内で賞球排出対象の全てのスイッチが同時にオンしたとしても、全ての賞球排出指令をバッファに取り込むことが出来る。しかしながら、賞球排出対象のスイッチが５個を超えた場合には、バッファにはより多くの容量を必要とすることになる。
For example, if the number of prize ball discharge target switches is five and the size of the prize ball discharge command is 2 bytes, data that can be stored in a buffer (transmission data register 635) for transmitting the command to the
本発明の第１の実施の形態では、送信バッファの容量を３２バイトに設定しているので、賞球排出対象のスイッチが１６個以下であれば、１回の割り込み発生時にすべての賞球排出指令を遊技制御装置１００から払出制御装置２１０に送信できるように構成されている。したがって、送信されなかった賞球排出指令を保持するための記憶領域を必要とせず、また、送信されていない賞球排出指令を退避させる処理も不要となるため、必要な記憶容量を削減し、遊技制御装置１００の制御プログラムを簡略化することができる。
In the first embodiment of the present invention, since the capacity of the transmission buffer is set to 32 bytes, if there are 16 or less prize ball discharge target switches, all prize balls are discharged when one interrupt occurs. A command can be transmitted from the
図２５は、本発明の第１の実施の形態の遊技制御装置１００から演出制御装置１５０に送信される演出制御指令の一例を示す図である。
FIG. 25 is a diagram illustrating an example of an effect control command transmitted from the
演出制御装置１５０に送信される信号は、初期化指令信号と通常時の指令信号である演出指令信号とがあり、これらのモード部及びアクション部によって構成される共通のフォーマットで送信される。
The signals transmitted to the
まず、初期化指令信号について説明する。 First, the initialization command signal will be described.
初期化指令信号には、ＲＡＭ１０４のすべての領域が初期化されたか否かを示す電源投入通知信号と、遊技機１のシリーズを特定するためのシリーズ特定信号とが含まれる。また、直前の電源遮断時における遊技機１の遊技状態（低確率状態、高確率状態、入賞抑制状態、入賞促進状態）を通知する信号や直前の電源遮断時における特別図柄入賞記憶の数を通知する信号も初期化指令信号に含まれる。
The initialization command signal includes a power-on notification signal indicating whether or not all areas of the
図２５に示すように、ＲＡＭ１０４のすべての領域が初期化されたことを示す電源投入信号のモード部は「１０Ｈ」であり、アクション部は「０１Ｈ」である。ＲＡＭ１０４のすべての領域が初期化されたこととは、図１５に示すステップ１５１０の処理が実行されたことである。
As shown in FIG. 25, the mode part of the power-on signal indicating that all areas of the
一方、ＲＡＭ１０４のすべての領域が初期化されていないこと、つまり、ＲＡＭ１０４の一部の領域が初期化されたことを示す電源投入信号のモード部は「１０Ｈ」であり、アクション部は「０２Ｈ」である。ＲＡＭ１０４のすべての領域が初期化されていないこと、つまり、ＲＡＭ１０４の一部の領域が初期化されたこととは、図１５に示すステップ１５１６の処理が実行されたことである。
On the other hand, the mode part of the power-on signal indicating that all areas of the
したがって、図１５に示すステップ１５１０の処理が実行された場合には、ステップ１５１１の処理で、モード部が「１０Ｈ」でアクション部が「０１Ｈ」である初期化指令信号が送信される。図１５に示すステップ１５１６の処理が実行された場合には、ステップ１５１１の処理で、モード部が「１０Ｈ」でアクション部が「０２Ｈ」である初期化指令信号が送信される。
Therefore, when the process of
演出制御装置１５０は、ＲＡＭ１０４のすべての領域が初期化されたことを示す電源投入信号を受信すると、ＲＡＭ１０４のすべての領域が初期化されたことを表示装置８に表示する。
When the
また、演出制御装置１５０は、ＲＡＭ１０４のすべての領域が初期化されていないことを示す電源投入信号を受信すると、ＲＡＭ１０４のすべての領域が初期化されていないことを表示装置８に表示する。
In addition, when receiving the power-on signal indicating that all areas of the
また、シリーズ機特定信号のモード部は「１１Ｈ」であり、アクション部は「０１Ｈ〜７ＦＨ」である。アクション部は、遊技機１のシリーズに対応する「０１Ｈ」〜「７ＦＨ」のいずれかの値である。なお、遊技機１のシリーズに対応する値は、ＲＯＭ１０３に設定されている。
Further, the mode part of the series machine specific signal is “11H”, and the action part is “01H to 7FH”. The action part is one of values “01H” to “7FH” corresponding to the series of
また、遊技状態（低確率状態、高確率状態、入賞抑制状態、入賞促進状態）を通知する信号は、モード部が「２０Ｈ」となっており、アクション部には、直前の電源遮断時における遊技状態別に対応付けられた値が格納される。例えば、低確率状態であればアクション部は「０１Ｈ」であり、高確率状態であればアクション部は「０２Ｈ」となる。演出制御装置１５０は、遊技状態を通知する信号を受信すると、遊技状態を報知するための演出を行う。
In addition, the signal for notifying the gaming state (low probability state, high probability state, winning suppression state, winning promotion state) has a mode portion of “20H”, and the action portion has a game at the time of the previous power cut-off. A value associated with each state is stored. For example, the action part is “01H” in the low probability state, and the action part is “02H” in the high probability state. When receiving the signal for notifying the gaming state, the
また、特別図柄入賞記憶の数を通知する信号は、モード部が「３０Ｈ」となっており、アクション部は「００Ｈ〜０４Ｈ」のいずれかの値である。アクション部は、直前の電源遮断時における始動記憶数（０〜４）に対応した値である。演出制御装置１５０は、始動記憶数演出指令信号を受信すると、表示装置８の図示しない飾り始動記憶数表示部に、受信した始動記憶数演出指令信号に対応する始動記憶数を表示する。
In addition, the signal for notifying the number of special symbol winning memories is “30H” in the mode portion and any value from “00H to 04H” in the action portion. The action part is a value corresponding to the starting memory number (0 to 4) at the time of the previous power shutdown. When receiving the start memory number effect command signal, the
これらのシリーズ機特定信号、遊技状態を通知する信号、及び特別図柄入賞記憶の数を通知する信号の出力時期は、電源投入時であり、図１５に示すステップ１５１１の処理で送信される。なお、これらの各信号と電源投入通知信号の出力順序は、いずれが先であっても後であってもよい。さらに、電源投入時に、遊技制御装置１００から演出制御装置１５０へ通知すべき情報が他にもあれば、初期化指令信号として一緒に送信してもよい。
The output timing of these series machine specific signals, signals notifying the gaming state, and signals notifying the number of special symbol winning memories is when the power is turned on, and is transmitted in the process of
次に、各演出指令信号について説明する。 Next, each effect command signal will be described.
まず、表示装置８で実行される変動表示ゲームにおいて図柄の変動開始を指示する変動開始演出指令信号について説明する。
First, the variation start effect command signal for instructing the symbol variation start in the variation display game executed on the
変動開始演出指令信号のモード部は「４０Ｈ」であり、アクション部は「０１Ｈ〜７ＦＨ」のいずれかの値である。アクション部は、図柄の変動表示を開始してから停止するまでの変動時間に対応する値である。 The mode part of the change start effect command signal is “40H”, and the action part is any value of “01H to 7FH”. The action part is a value corresponding to the fluctuation time from the start of the symbol fluctuation display to the stop.
演出制御装置１５０は、変動開始演出指令信号を受信すると、表示装置８において図柄の変動表示を開始し、変動表示ゲームを開始する。
When the
変動開始演出指令信号は、表示装置８において変動表示ゲームの図柄の変動表示を開始するタイミングで送信する。具体的には、表示装置８で変動表示ゲームが終了した場合に始動記憶がある場合、又は表示装置８で変動表示ゲームが実行されていない場合に始動入賞口３４に遊技球が入賞した場合である。
The variation start effect command signal is transmitted at a timing at which the
表示装置８における変動表示ゲームにおける停止図柄を特定する停止図柄演出指令信号について説明する。
A stop symbol effect command signal for specifying a stop symbol in the variable display game on the
停止図柄演出指令信号のモード部は「４１Ｈ」であり、アクション部は「０１Ｈ〜７ＦＨ」のいずれかの値である。アクション部は、停止図柄に対応する値である。 The mode part of the stop symbol effect command signal is “41H”, and the action part is any value of “01H to 7FH”. The action part is a value corresponding to the stop symbol.
演出制御装置１５０は、停止図柄演出指令信号を受信すると、受信した停止図柄演出指令信号に基づいて、表示装置８における変動表示ゲームの停止図柄を特定する。
When receiving the stop symbol effect command signal, the
停止図柄演出指令信号は、表示装置８の変動表示ゲームの変動表示を開始するときであって、変動開始演出指令信号の送信が完了した直後に送信される。
The stop symbol effect command signal is transmitted when starting the variable display of the variable display game on the
変動時間が経過し、変動表示中の図柄を停止するための停止通知演出指令信号について説明する。 A stop notification effect command signal for stopping the symbol whose change time has elapsed and whose change is being displayed will be described.
停止通知演出指令信号のモード部は「５０Ｈ」であり、アクション部は「０１Ｈ」である。 The mode part of the stop notification effect command signal is “50H”, and the action part is “01H”.
演出制御装置１５０は、停止通知演出指令信号を受信すると、表示装置８で変動表示している図柄を停止させる。
When receiving the stop notification effect command signal, the
停止通知演出指令信号は、変動時間が経過したタイミングで送信される。 The stop notification effect command signal is transmitted at the timing when the fluctuation time has elapsed.
続いて、特別遊技状態発生中に送信される大当り関連演出指令信号について説明する。 Next, the jackpot related effect command signal transmitted during the occurrence of the special gaming state will be described.
大当り関連演出指令信号のモード部は「６０Ｈ」であり、アクション部は「０１Ｈ〜７ＦＨ」のいずれかの値である。アクション部は、特別遊技状態の進行状況に応じた値である。 The mode portion of the big hit related effect command signal is “60H”, and the action portion is any value of “01H to 7FH”. The action part is a value corresponding to the progress status of the special game state.
演出制御装置１５０は、大当り関連演出指令信号を受信すると、受信した大当り関連演出指令信号に基づいて、特別遊技状態に関連する演出を行う。
When receiving the jackpot related performance command signal, the
遊技機１においてエラーが発生した場合にエラーの発生を報知するためのエラー関連演出指令信号について説明する。
An error-related effect command signal for notifying the occurrence of an error when an error occurs in the
エラー関連演出指令信号のモード部は「７０Ｈ」であり、アクション部は「０１Ｈ〜７ＦＨ」のいずれかの値である。アクション部は発生したエラーに対応した値である。 The mode part of the error-related effect command signal is “70H”, and the action part is one of the values “01H to 7FH”. The action part is a value corresponding to the error that has occurred.
演出制御装置１５０は、エラー関連演出指令信号を受信すると、エラー関連演出指令信号に基づいて、発生したエラーを報知するための演出を行う。
When receiving the error-related effect command signal, the
エラー関連演出指令信号は、遊技制御装置１００がエラーを検出したタイミングで送信される。
The error-related effect command signal is transmitted at a timing when the
なお、前述の遊技状態を通知する信号（モード部＝「２０Ｈ」）は、電源投入時だけでなく、通常の遊技中において遊技状態が変化した場合にも送信される。例えば、遊技中において低確率状態が発生したときに、モード部＝「２０Ｈ」かつアクション部＝「０１Ｈ」の信号が送信され、遊技中において、高確率状態が発生したときに、モード部＝「２０Ｈ」かつアクション部＝「０２Ｈ」の信号が送信される。 Note that the above-described signal for notifying the gaming state (mode part = “20H”) is transmitted not only when the power is turned on, but also when the gaming state changes during normal gaming. For example, when a low probability state occurs during a game, a signal of mode part = “20H” and action part = “01H” is transmitted, and when a high probability state occurs during a game, the mode part = “ 20H "and action part =" 02H "are transmitted.
また、前述の特別図柄入賞記憶の数を通知する信号（モード部＝「３０Ｈ」）は、電源投入時だけでなく、通常の遊技中において始動入賞口３４に遊技球が入賞して始動記憶数が増加した場合にも、指令信号が送信される。例えば、遊技中において始動入賞口３４に遊技球が入賞して始動記憶数が「３」に変化したときには、モード部＝「３０Ｈ」かつアクション部＝「０３Ｈ」の信号が送信される。
In addition, the signal (mode part = “30H”) for notifying the number of special symbol winning memories mentioned above is not only when the power is turned on, but when the game ball wins the
したがって、これらの遊技状態を通知する信号、及び特別図柄入賞記憶の数を通知する信号は、演出指令信号としても機能することになる。 Therefore, the signal for notifying the gaming state and the signal for notifying the number of special symbol winning memories also function as an effect command signal.
なお、前述したように、これらの信号のうち、変動開始演出指令信号は、他の信号よりも優先して演出制御装置１５０へのデータ送信を行うためのバッファ（送信データレジスタ６３５）に取り込まれる。これにより、遊技制御装置１００における変動表示ゲームの進行状態と、演出制御装置１５０における変動表示ゲームの進行状態との時間差を常に固定させる。
As described above, among these signals, the variation start effect command signal is taken into a buffer (transmission data register 635) for transmitting data to the
図２６は、本発明の第１の実施の形態の遊技制御装置１００から演出制御装置１５０に送信される送信データの構成を示す説明図である。図２６（ａ）は送信データの概略構成を示し、図２６（ｂ）は送信データの詳細構成を示している。
FIG. 26 is an explanatory diagram illustrating a configuration of transmission data transmitted from the
図２６（ａ）に示すように、１組の制御指令データは、コマンドの分類を識別するためのモードデータＤＣｍと、実行されるコマンドの内容（機能）を示すアクションデータＤＣａで構成される。 As shown in FIG. 26 (a), one set of control command data is composed of mode data DCm for identifying the command classification and action data DCa indicating the content (function) of the command to be executed.
また、本実施形態では、送信バッファに設定されたすべての制御指令データ（最大３２バイト）を１回の割込周期ですべて送信可能となるようにデータの送信速度が設定されている。したがって、遊技制御装置１００の制御プログラムを複雑化させずに、演出制御装置１５０への指令送信を一時的に中断するなどの処理を必要とせず、また、指令送信の遅れなどによって、遊技制御装置１００と演出制御装置１５０の各制御の進行状態がずれないようにすることが可能となる。
In this embodiment, the data transmission speed is set so that all the control command data (maximum 32 bytes) set in the transmission buffer can be transmitted in one interrupt cycle. Therefore, without complicating the control program of the
また、図２６（ｂ）に示すように、１組の制御指令データを構成するモードデータＤＣｍ及びアクションデータＤＣａは、８ビットのコマンドデータに、１フレームの開始であることを示すスタートビット、１ビットのパリティデータ、１フレームの終わりであることを示すストップビットが付加され、１フレームを処理単位として送信される。従って、この１フレームの時間が、１バイトあたりのデータ送信時間（送信バッファに格納された制御指令データを１バイト送信するために必要な時間）となる。 Further, as shown in FIG. 26 (b), the mode data DCm and action data DCa constituting one set of control command data are 8 bits of command data, a start bit indicating the start of one frame, Bit parity data, a stop bit indicating the end of one frame is added, and one frame is transmitted as a processing unit. Therefore, the time of one frame is the data transmission time per byte (the time necessary for transmitting one byte of control command data stored in the transmission buffer).
すなわち、本実施形態では、非同期方式（調歩同期式）によるシリアル通信を利用して制御指令データを送信する。 That is, in this embodiment, the control command data is transmitted using serial communication using an asynchronous method (start-stop synchronization method).
演出制御装置１５０は、受信した１組の制御指令データ（モードデータＤＣｍ＋アクションデータＤＣａ）を解析し、表示装置８、音回路１５６、装飾制御装置等を制御するための制御データを生成する。
The
本実施形態では、１回の割り込み処理で生成された一連の制御指令データを送信するときに、全ての制御指令データを、タイマ割込周期内で一時に送信するようにしている。すなわち、一連の制御指令データを全て送信データレジスタ６３５に格納した後で、シリアル送信回路６１５を送信許可状態として（送信制御レジスタ６３２の送信イネーブルを送信許可に設定）送信を開始する。
In this embodiment, when a series of control command data generated by one interrupt process is transmitted, all the control command data is transmitted at a time within a timer interrupt cycle. That is, after storing a series of control command data in the transmission data register 635, the
従属制御装置としての演出制御装置１５０は、連続して受信したデータを、一連の制御指令データとして認識する。そして、この一連の制御指令データを処理単位として演出装置（例えば、表示装置８）を制御する。
The
これにより、演出制御装置１５０は、タイマ割り込み処理毎に生成された一連の制御指令データを特定でき、１回のタイマ割り込み処理で生成された一連の制御指令データを処理単位として演出装置を制御するので、一連の制御指令データに基づく演出を連続して（タイムラグなく）実行することができる。
Thereby, the
なお、本発明の第１の実施の形態においては、遊技制御装置１００から払出制御装置２１０に向かう一方向にのみ制御指令データを送信する構成としているので、指令送信を行うためのハードウエアが簡素化されるという利点がある反面、制御指令データが遊技制御装置１００から払出制御装置２１０へ正確に伝達されていることを確認できる構成ではないことも事実である。
In the first embodiment of the present invention, since the control command data is transmitted only in one direction from the
そこで、遊技制御装置１００から払出制御装置２１０に制御指令データが正しく送信され、払出制御装置２１０によって賞球排出が行われたことを遊技制御装置１００にて確認できるような構成の遊技機を、変形例として考えることにする。
Therefore, a gaming machine having a configuration in which the control command data is correctly transmitted from the
図２７は、本発明の第１の実施の形態の変形例の賞球排出監視メモリの一例を示す図である。この遊技機では、払出制御装置２１０から遊技制御装置１００へ向けて、賞球排出が行われたことを応答するための通信構成が備えられているものとする。
FIG. 27 is a diagram illustrating an example of a prize ball discharge monitoring memory according to a modification of the first embodiment of this invention. It is assumed that this gaming machine is provided with a communication configuration for responding from the
賞球排出監視メモリは、遊技制御装置１００から払出制御装置２１０に送信された排出命令を記録する記憶領域であり、遊技制御装置１００の遊技用マイコン１０１のＲＡＭ１０４に領域が確保される。なお、払出制御装置２１０の遊技用マイコン２１１のＲＡＭ２１４にも賞球排出監視メモリを保持し、排出指令を受信するたびに対応する領域に格納された情報を更新する。なお、本発明の第１の実施の形態では、賞球（入賞ＳＷ）の種類ごとに２バイトの領域が確保されている。
The prize ball discharge monitoring memory is a storage area for recording a discharge command transmitted from the
このとき、遊技制御装置１００と払出制御装置２１０との間で双方向通信が可能となっており、遊技制御装置１００から所定数（１〜１５）の賞球を排出する指令が送信されると、対応する領域に格納された値がインクリメントされる。払出制御装置２１０で賞球の排出が完了すると、払出制御装置２１０から完了通知が遊技制御装置１００に送信される。遊技制御装置１００は、排出完了通知を受信すると、賞球排出監視メモリ内の対応する領域に格納された値をデクリメントする。すなわち、賞球排出監視メモリには賞球の排出が完了していない排出指令が記憶される。
At this time, two-way communication is possible between the
遊技制御装置１００は、停電が発生すると、ＲＡＭ１０４に記憶された情報がバックアップされるように構成されている。また、払出制御装置２１０のＲＡＭ２１４の内容は停電発生時にバックアップされない。したがって、賞球を排出するタイミングで停電が発生した場合に、賞球排出監視メモリに記憶された情報に基づいて払出制御装置２１０に排出指令を再送することが可能となり、停電発生時であっても正しく賞球（賞価値）を遊技者に付与することが可能となる。
The
図２８は、本発明の第１の実施の形態の遊技装置の変形例を示すブロック図である。 FIG. 28 is a block diagram showing a modification of the gaming device according to the first embodiment of the present invention.
図２８に示す遊技装置６の変形例では、払出制御装置２１０に接続されるシリアル送信回路６１５Ｂには、払出制御装置２１０の他に外部情報端子１０８にも接続される。このとき、払出制御装置２１０及び外部情報端子１０８に接続される接続線上にそれぞれスリーステートバッファが備えられており、遊技用マイコン１０１によって接続先が制御される。例えば、払出制御装置２１０に信号を送らない場合に、外部情報端子１０８に信号を出力するようにしてもよい。
In the modification of the
図２８に示すように遊技装置を構成することによって、遊技制御装置１００から指令を送信する従属制御装置の数がシリアル送信回路６１５よりも多い場合であっても、送信先を切り替えることによってすべての従属制御装置に指令を送信することが可能となる。
By configuring the gaming device as shown in FIG. 28, even when the number of subordinate control devices that transmit commands from the
以上より、本発明の第１の実施の形態によれば、遊技制御装置１００への電源投入時において、正当性が判定されるＲＡＭ１０４の記憶領域を使用せずにレジスタを使用してディレイ処理を行うので、遊技制御装置１００の制御指令出力手段であるシリアル送信回路６１５が初期状態で維持されている時間を延長することが可能となる。そして、延長時間期間中に従属制御装置（演出制御装置１５０、払出制御装置２１０）の制御指令入力手段であるシリアル受信回路６２５が遊技制御装置１００からの指令を受信可能な状態に移行することができる。したがって、遊技用装置起動時に、遊技制御装置１００から従属制御装置に安定して指令を送信することが可能となる。
As described above, according to the first embodiment of the present invention, when power is turned on to the
本発明の第１の実施の形態によれば、１バイトあたりのデータ送信時間（Ｔｂ）が、タイマ割込信号の発生間隔となる時間値（Ｆ）を、格納手段（送信データレジスタ６３５）の上限バイト数（Ｂ）で除して算出される時間（Ｆ／Ｂ）よりも短くなるように（つまり、Ｆ／Ｂ＞Ｔｂとなるように）、従属制御装置に送信されるデータの送信速度を設定しているため、次回のタイマ割込信号の発生タイミングのときには、格納手段に格納された制御指令データがすべてが送信されていることになり、制御指令データを分割しなくても高速な通信が可能となる。 According to the first embodiment of the present invention, the time value (F) at which the data transmission time (Tb) per byte is the generation interval of the timer interrupt signal is stored in the storage means (transmission data register 635). Transmission speed of data transmitted to the subordinate control device so as to be shorter than the time (F / B) calculated by dividing by the upper limit number of bytes (B) (that is, F / B> Tb) Therefore, at the next timer interrupt signal generation timing, all of the control command data stored in the storage means is transmitted, and even if the control command data is not divided, the high-speed operation is performed. Communication is possible.
さらに、本発明の第１の実施の形態によれば、ソフトウェアを用いて所定時間のタイマ計時を行うことによってディレイ処理を実行するため、遊技機が起動した際の、遊技制御装置と従属制御装置との開始タイミングの調整を行う際に、ハードウェアを用いる場合よりもコストを削減することが可能となる。また、タイマ計時（ディレイ処理）は正当性判定の記憶領域を用いずに行うので、正当性判定の処理も正確に行うことが可能となる。 Furthermore, according to the first embodiment of the present invention, the game control device and the dependent control device when the gaming machine is activated to execute the delay process by measuring the timer for a predetermined time using software. When the start timing is adjusted, the cost can be reduced as compared with the case of using hardware. In addition, the timer timing (delay processing) is performed without using the storage area for the validity determination, so that the validity determination process can also be performed accurately.
その結果、従属制御装置に送信されるデータの送信速度の高速化のみならず、データの送信開始タイミングをも正確に制御することが可能となる。 As a result, not only the transmission speed of data transmitted to the subordinate control apparatus can be increased, but also the data transmission start timing can be accurately controlled.
本発明の第１の実施の形態によれば、スタック領域を用いた処理を行うことによって、処理プログラムが共通化されるので、プログラム容量を削減することができる。また、スタック領域に記憶されているデータの正当性は判定されないので、正当性判定の領域のデータを更新してしまうことを防止できる。 According to the first embodiment of the present invention, the processing program is shared by performing processing using the stack area, so that the program capacity can be reduced. In addition, since the validity of the data stored in the stack area is not determined, it is possible to prevent the data in the validity determination area from being updated.
本発明の第１の実施の形態によれば、正当性判定を行うまでの間は、必要に応じて書込規制状態にすることができるので、記憶手段へ不用意な書き込みがなされることを防止できる。また、タイマ計時中に、記憶手段へ不用意な書き込みをすることを防止できる。 According to the first embodiment of the present invention, until the validity is determined, the write restriction state can be set as necessary, so that inadvertent writing is performed to the storage unit. Can be prevented. Further, it is possible to prevent inadvertent writing to the storage means during the timer timing.
なお、本発明の第１の実施の形態では、シリアル通信を行うために、制御指令出力手段としてシリアル送信回路６１５を用い、制御指令入力手段としてシリアル受信回路６２５を用いているが、別のものを用いても良い。例えば、遊技制御装置１００から従属制御装置（演出制御装置１５０、払出制御装置２１０）に、パラレル通信を用いて制御指令データを行うように構成してもよい。
In the first embodiment of the present invention, the
この場合、制御指令出力手段をフリップフロップ回路を用いた出力ポートにより構成し、制御指令入力手段をスリーステートバッファ回路を用いた入力ポートにより構成するような形態が考えられるので、以下に、第２の実施の形態として開示する。 In this case, the control command output means may be constituted by an output port using a flip-flop circuit, and the control command input means may be constituted by an input port using a three-state buffer circuit. It is disclosed as an embodiment.
（第２の実施の形態）
図２９は、本発明の第２の実施の形態の遊技制御装置１００に備わる遊技用演算処理装置（アミューズチップ）６００とその周辺のブロック図である。第２の実施の形態では、第１の実施の形態における図１１のブロック図の構成が、図２９の構成に置換されることになるので、同一の構成には共通する付番を付けて説明する。
(Second Embodiment)
FIG. 29 is a block diagram of a game processing unit (amuse chip) 600 provided in the
第２の実施の形態の遊技制御装置１００は、シリアル送信回路６１５（６１５Ａ、６１５Ｂ）を使用せず、代わりに、遊技用演算処理装置６００の外部に外付けされた演出制御通信ポート６７０を介して演出制御装置１５０に制御指令データを送信し、払出制御通信ポート６８０を介して排出制御装置２１０に制御指令データを送信する構成とする。
The
また、遊技制御装置１００に備えられた、セキュリティ回路６３０、ＣＰＵコア１０２（図２９では６０１）、ＲＡＭアクセス規制回路６４０、ユーザワークＲＡＭ１０４（図２９では６０４）、アドレスデコーダ６１１、出力制御回路６１２、ユーザプログラムＲＯＭ１０３（図２９では６０２）、アドレスバス６５０、及びデータバス６６０は、第１の実施の形態と同じものであり、電源装置１６０から入力されるリセット信号も第１の実施の形態と同じものとするので、演出制御通信ポート６７０（以下、通信ポート６７０とする）及び払出制御通信ポート６８０（以下、通信ポート６８０とする）について説明する。
Further, the
通信ポート６７０、６８０は、本実施形態における通信用ポート（制御指令出力手段）として機能するものであり、図４に示す出力Ｉ／Ｆ１０６に含まれるものとする。
The
通信ポート６７０、６８０は、遊技用演算処理装置６００の外部のデータバス６９０を介して遊技用演算処理装置６００に接続される。なお、外部のデータバス６９０は、バス切替回路６０７（図５）により、遊技用演算処理装置６００の内部のデータバス６６０と相互に信号が授受される構成となっており、Ｄ０〜Ｄ７の８ビットの信号線によって構成される。
The
通信ポート６７０、６８０は、Ｄ型のフリップフロップ回路によって構成される。このフリップフロップ回路には、例えば、型番が７４ＨＣ２７３のロジックＩＣが用いられる。
このフリップフロップ回路は、Ｄ０〜Ｄ７端子（図ではＤ０＿Ｄ７）、クロック端子（ＣＫ）、クリア端子（ＣＬＲ（負論理））、及び出力端子Ｑ０〜Ｑ７（図ではＱ０＿Ｑ７）を備える。 This flip-flop circuit includes D0 to D7 terminals (D0_D7 in the figure), a clock terminal (CK), a clear terminal (CLR (negative logic)), and output terminals Q0 to Q7 (Q0_Q7 in the figure).
ＤＯ〜Ｄ７端子は、データバス６９０に接続されており、演出制御装置１５０又は払出制御装置２１０に送信するデータを、データバス６９０から取得するための端子として機能する。
The DO to D7 terminals are connected to the data bus 690, and function as terminals for acquiring data to be transmitted to the
クリア端子には、電源装置１６０からのリセット信号線が接続され、リセット信号が入力されるとリセット端子の電圧レベルはローレベルとなる。このとき、通信ポート６７０、６８０は、出力端子Ｑ０〜Ｑ７の全てからローレベルの信号を出力させる。
A reset signal line from the
この通信ポート６７０、６８０に備えた出力端子Ｑ０〜Ｑ７からの信号レベルは、ＣＰＵコア１０２によって、自在に設定できるようになっている。この設定は、ＣＰＵコア１０２が、通信ポート６７０又は通信ポート６８０に割り当てられたアドレスの記憶領域に所定のデータを書き込むことで実現される。
The signal levels from the output terminals Q0 to Q7 provided in the
具体的には、ＣＰＵコア１０２によって通信ポート６７０（又は通信ポート６８０）に割り当てられたアドレスの記憶領域にデータを書き込む処理が行われると、ＣＰＵコア１０２からアドレスバス６５０へは、通信ポート６７０（又は通信ポート６８０）のアドレスが出力される。次に、アドレスデコーダ６１１から、出力制御回路６１２を介して、通信ポート６７０（又は通信ポート６８０）のクロック端子にクロック信号が入力され、クロック端子の電圧レベルは立ち上がりハイレベルとなる。
Specifically, when the
通信ポート６７０、６８０は、クロック端子の電圧レベルの立ち上り、つまりクロック信号の入力開始時に、Ｄ０〜Ｄ７端子を介してデータバス６９０からデータを読み取り、読み取ったデータをＱ０〜Ｑ７端子から出力する。
The
また、通信ポート６７０、６８０は、クロック端子の電圧レベルの立ち下がり、つまりクロック信号の入力終了時に、Ｑ０〜Ｑ７端子の電圧レベルを保持する。
The
前述のように、出力制御回路６１２が払出制御装置２１０に接続される通信ポート６８０へクロック信号を入力すると、通信ポート６８０は、クロック信号が入力されたタイミングで、データバス６９０からデータを読み取り、読み取ったデータを払出制御装置２１０へ出力する。
As described above, when the
また、前述のように、通信ポート６７０、６８０にリセット信号が入力されると、通信ポート６７０、６８０を初期化する。具体的には、リセット信号が入力されると、ＤＯ〜Ｄ７端子の電圧レベルに拘らず、Ｑ０〜Ｑ７端子の電圧レベルがローレベルとなり、通信ポート６７０、６８０が初期状態となる。
As described above, when a reset signal is input to the
なお、払出制御装置２１０は、通信ポート６７０、６８０を備えてはいないが、通信ポート６８０からの出力信号を受け入れる図示しない受信用ポート（制御指令入力手段）を備えているものとする。同様に、演出制御装置１５０は、通信ポート６７０、６８０を備えてはいないが、通信ポート６７０からの出力信号を受け入れる図示しない受信用ポート（制御指令入力手段）を備えているものとする。
The
この払出制御装置２１０及び演出制御装置１５０に備えた受信用ポートは、型番が７４ＨＣ２４４のロジックＩＣを用いる。７４ＨＣ２４４はスリーステートバッファであり、遊技制御装置１００の通信ポート６７０、６８０からの信号を、スリーステートバッファのデータ入力側に接続し、スリーステートバッファのデータ出力側を、払出制御装置２１０（又は演出制御装置１５０）に形成したデータバスに接続し、さらに、払出制御装置２１０（又は演出制御装置１５０）のＣＰＵコアに接続する構成となっている。
The reception port provided in the
図３０は、第２の実施の形態における、遊技制御装置１００から、演出制御装置１５０及び払出制御装置２１０へ、指令を送信する場合の手順を説明するためのフローチャートである。
FIG. 30 is a flowchart for explaining a procedure in the case of transmitting a command from the
第２の実施の形態では、遊技制御装置１００から演出制御装置１５０及び払出制御装置２１０へ、初期化指令信号を送信する場合と、遊技制御装置１００から演出制御装置１５０及び払出制御装置２１０へ、通常の指令（演出指令信号、払出指令信号）を送信する場合とを比較して説明を行う。
In the second embodiment, when the initialization command signal is transmitted from the
図３０の(ａ)は、初期化指令信号を送信する場合のフローチャートであり、図１５のステップ１５１１の初期化指令通信処理に相当する。図３０の(ｂ)は、通常の指令（演出指令信号、払出指令信号）を送信する場合のフローチャートであり、図１９のステップ１９１３のコマンド送信処理に相当する。
(A) of FIG. 30 is a flowchart in the case of transmitting an initialization command signal, and corresponds to the initialization command communication process in
まず、図３０の(ａ)では、演出制御装置１５０へ最初に送信される初期化指令信号を選択し（３００１Ａ）、選択した初期化指令信号のモード（ＭＯＤＥ）部に対応するデータを、演出制御通信ポート６７０に出力し、一定時間その出力状態を維持する（３００２Ａ）。
First, in (a) of FIG. 30, the initialization command signal transmitted first to the
次に、演出制御通信ポート６７０のストローブ（ＳＴＢ）信号に相当するビットをオンに設定し、一定時間その出力状態を維持し（３００３Ａ）、その後、ストローブ信号に相当する当該ビットをオフに設定して、一定時間その出力状態を維持する（３００４Ａ）。
Next, the bit corresponding to the strobe (STB) signal of the effect
次に、演出制御装置１５０へ送信される初期化指令信号のアクション（ＡＣＴＩＯＮ）部に対応するデータを、演出制御通信ポート６７０に出力し、一定時間その出力状態を維持する（３００５Ａ）。
Next, data corresponding to the action (ACTION) part of the initialization command signal transmitted to the
次に、演出制御通信ポート６７０のストローブ（ＳＴＢ）信号に相当するビットをオンに設定し、一定時間その出力状態を維持し（３００６Ａ）、その後、ストローブ信号に相当する当該ビットをオフに設定して、一定時間その出力状態を維持する（３００７Ａ）。次に、一定時間ｄ１（詳細は後述）の待機を行い（３００８Ａ）、次に送信すべき初期化指令信号が残っていれば（３００９Ａ）、ステップ３００１Ａへ戻って次の初期化指令信号の送信を行うことを繰り返す（３００１Ａ〜３００９Ａ）。
Next, the bit corresponding to the strobe (STB) signal of the effect
なお、ステップ３００９Ａのときに、演出制御装置１５０へすべての初期化指令信号を送信し終えている場合には、ステップ３００１Ａに戻って払出制御装置２１０へ最初に送信する初期化指令信号を選択して、３００２Ａ〜３００９Ａの処理を繰り返す。但し、払出制御装置２１０への初期化指令信号は、演出制御通信ポート６７０ではなく排出制御通信ポート６８０へ出力し、ストローブ（ＳＴＢ）信号も排出制御通信ポート６８０のビットを使用することになる。
If all initialization command signals have been transmitted to the
その後、演出制御通信ポート６７０に出力ステップ３００９Ａのときに、払出制御装置２１０へすべての初期化指令信号を送信し終えると、呼び出し元（図１５のステップ１５１１の初期化指令通信処理の次の処理）に復帰する。
Thereafter, when all the initialization command signals have been transmitted to the
一方、図３０の(ｂ)では、演出制御装置１５０へ演出指令信号を送信するタイミングかを判定し（３００１Ｂ）、演出指令信号の送信タイミングであれば、送信する演出指令信号のモード（ＭＯＤＥ）部に対応するデータを、演出制御通信ポート６７０に出力し、一定時間その出力状態を維持する（３００２Ｂ）。
On the other hand, in (b) of FIG. 30, it is determined whether or not it is timing to transmit the effect command signal to the effect control device 150 (3001B), and if it is the transmission timing of the effect command signal, the mode (MODE) of the effect command signal to be transmitted. Data corresponding to the section is output to the production
次に、演出制御通信ポート６７０のストローブ（ＳＴＢ）信号に相当するビットをオンに設定し、一定時間その出力状態を維持し（３００３Ｂ）、その後、ストローブ信号に相当する当該ビットをオフに設定して、一定時間その出力状態を維持する（３００４Ｂ）。次に、演出制御装置１５０へ送信される初期化指令信号のアクション（ＡＣＴＩＯＮ）部に対応するデータを、演出制御通信ポート６７０に出力し、一定時間その出力状態を維持する（３００５Ｂ）。
Next, the bit corresponding to the strobe (STB) signal of the effect
次に、演出制御通信ポート６７０のストローブ（ＳＴＢ）信号に相当するビットをオンに設定し、一定時間その出力状態を維持し（３００６Ｂ）、その後、ストローブ信号に相当する当該ビットをオフに設定して、一定時間その出力状態を維持し（３００７Ｂ）、呼び出し元（図１９のステップ１９１３のコマンド送信処理の次の処理）へ復帰する。
Next, the bit corresponding to the strobe (STB) signal of the effect
一方、ステップ３００１Ｂにて、演出制御装置１５０へ演出指令信号を送信するタイミングではないときには、排出制御装置１５０へ排出指令信号を送信するタイミングであるかを判定し（３００８Ｂ）、排出指令信号の送信タイミングであれば、排出指令信号を送信する（３００９Ｂ）。このとき、排出指令信号は、前述の３００２Ｂ〜３００７Ｂの手順と同一の手順で、排出制御通信ポート６８０から出力される。
On the other hand, if it is not time to transmit the production command signal to the
ステップ３００１Ｂにて、排出制御装置１５０へ排出指令信号を送信するタイミングでない場合、及びステップ３００８Ｂの排出指令送信の処理が終了した場合は、呼び出し元（図１９のステップ１９１３のコマンド送信処理の次の処理）へ復帰する。
If it is not time to transmit the discharge command signal to the
図３１は、本発明の第２の実施形態の遊技制御装置１００から払出制御装置２１０及び演出制御装置１５０に送信される指令信号の説明図である。特に、図３１（Ａ）は、本発明の第２の実施形態の遊技制御装置１００から払出制御装置２１０及び演出制御装置１５０に送信される初期化指令信号の説明図であり、図３１（Ｂ）は、本発明の第２の実施形態の遊技制御装置１００から払出制御装置２１０及び演出制御装置１５０に送信される払出指令信号及び演出指令信号の説明図である。
FIG. 31 is an explanatory diagram of command signals transmitted from the
まず、図３１（Ａ）を用いて初期化指令信号から説明する。これは、前述の図３０（ａ）のフローチャートに従った手順の処理に対応する。 First, the initialization command signal will be described with reference to FIG. This corresponds to the processing of the procedure according to the flowchart of FIG.
初期化指令信号は、モード（ＭＯＤＥ）部とアクション（ＡＣＴＩＯＮ）部とからなり、図１５に示すステップ１５１１の初期化指令通信処理で送信される。
The initialization command signal includes a mode (MODE) portion and an action (ACTION) portion, and is transmitted in the initialization command communication process of
図１５に示すステップ１５１１の処理の初期化指令通信処理は、図３０（ａ）で前述したように、モード部及びアクション部を送信する送信処理を、初期化指令信号の送信が完了するまで複数回繰り返すループ処理である。図３１（Ａ）では３回送信処理を繰り返すことによって初期化指令信号を送信する様子を示している。
The initialization command communication process of
通信ポート６７０、６８０のＱ０〜Ｑ６端子は、モード部及びアクション部のデータを送信するために用いられ、Ｑ７端子は、読み取り用のタイミング信号であるストローブ信号を送信するために用いられる。
The Q0 to Q6 terminals of the
各回の送信処理では、Ｑ７端子からストローブ信号を所定時間出力し、Ｑ０〜Ｑ６端子からモード部及びアクション部を送信する。受信対象となる払出制御装置２１０又は演出制御装置１５０は、Ｑ７端子からストローブ信号が入力される（立ち上がる）と、Ｑ０〜Ｑ６端子から入力されているモード部又はアクション部を取り込む。
In each transmission process, the strobe signal is output from the Q7 terminal for a predetermined time, and the mode part and the action part are transmitted from the Q0 to Q6 terminals. When the strobe signal is input from the Q7 terminal (rises), the
図３０（ａ）で前述したように、初期化指令通信処理では、送信処理を実行した後に、所定時間（ｄ１）だけ処理をソフトウェア的に待機させるソフトタイマディレイ処理を実行して、再度送信処理を実行する。 As described above with reference to FIG. 30A, in the initialization command communication process, after executing the transmission process, the software timer delay process for waiting the process for software for a predetermined time (d1) is executed, and the transmission process is performed again. Execute.
一方、初期化指令信号のすべてのデータを送信した場合には、初期化指令通信処理を抜けて、図１５に示す遊技制御装置メイン処理に戻る。 On the other hand, when all the data of the initialization command signal is transmitted, the initialization command communication process is exited and the process returns to the game control apparatus main process shown in FIG.
図３１（Ａ）では、初期化指令信号を送信するたびに、時間値ｄ１のソフトウェアディレイ処理が実行されている。このため、初期化指令信号の送信周期はｆ１となっており、初期化指令信号のすべてのデータの送信が完了するまでの時間（３回目の送信処理が終了するまでの時間）はＴとなっている。 In FIG. 31A, a software delay process of the time value d1 is executed every time the initialization command signal is transmitted. For this reason, the transmission cycle of the initialization command signal is f1, and the time until the transmission of all data of the initialization command signal is completed (the time until the third transmission process is completed) is T. ing.
次に、図３１（Ｂ）を用いて通常時に払出制御装置２１０又は演出制御装置１５０に送信される指令信号について説明する。
Next, a command signal transmitted to the
この通常時の指令信号は、図１９に示すステップ１９１３の処理のコマンド送信処理で送信される。
This normal command signal is transmitted in the command transmission process of
指令信号のすべてのデータは、１回のタイマ割込によるコマンド送信処理で送信が完了せずに、複数回のタイマ割込によるコマンド送信処理で送信が完了する。言い換えると、指令信号は、複数回のタイマ割込処理にまたがって送信されるものである。図３１（Ｂ）では、３回のタイマ割込によるコマンド送信処理で指令信号のすべてのデータの送信が完了するものとする。 Transmission of all data of the command signal is completed by command transmission processing by a plurality of timer interruptions, without completion of transmission by command transmission processing by one timer interruption. In other words, the command signal is transmitted across a plurality of timer interruption processes. In FIG. 31B, it is assumed that the transmission of all data of the command signal is completed by the command transmission process with three timer interruptions.
各回のコマンド送信処理の実行周期（ｆ２）は、タイマ割込の発生周期と同期しており、４ミリ秒周期となる。 The execution period (f2) of each command transmission process is synchronized with the generation period of the timer interrupt and is a period of 4 milliseconds.
また、通常時の指令信号は、初期化指令信号と同じく、モード部及びアクション部からなる。換言すると、通常時の指令信号と初期化指令信号とは、モード部が出力されている時間、アクション部が出力されている時間、及びストローブ信号の出力時間が共通となっており、即ちフォーマットが共通している。 In addition, the normal command signal includes a mode part and an action part, like the initialization command signal. In other words, the normal command signal and the initialization command signal have the same time during which the mode section is output, the time during which the action section is output, and the output time of the strobe signal, that is, the format is the same. It is common.
従って、通信ポート６７０、６８０のＱ０〜Ｑ６端子からモード部及びアクション部のデータを送信し、Ｑ７端子からストローブ信号を出力することも、初期化指令信号の場合と同じである。
Therefore, transmitting the data of the mode part and the action part from the Q0 to Q6 terminals of the
図３１（Ａ）及び（Ｂ）において、初期化指令信号はループ処理のソフトウェアディレイ処理によるディレイ時間（ｄ１）を設定する際に、初期化指令信号の送信周期（ｆ１）が、通常時の指令信号の送信周期（ｆ２）よりも短くなるように設定する。 31A and 31B, when the initialization command signal sets the delay time (d1) by the software delay processing of the loop processing, the transmission cycle (f1) of the initialization command signal is the normal command. It is set to be shorter than the signal transmission cycle (f2).
このため、初期化指令信号は通常時の指令信号よりも高速に送信することができ、初期化指令信号のすべてのデータの送信が完了するまでの時間も、一つの通常時の指令信号のすべてのデータの送信が完了するまでの時間よりも短縮できる。 For this reason, the initialization command signal can be transmitted at a higher speed than the normal command signal. This can be shorter than the time required to complete the data transmission.
したがって、電源投入時から、払出制御装置２１０及び演出制御装置１５０が通常時の指令信号に基づく制御を行うまでの時間を短縮することができる。
Therefore, it is possible to shorten the time from when the power is turned on until the
このように、本発明の第２の実施の形態によれば、ソフトウェアを用いて所定時間のタイマ計時を行うことによってディレイ処理を実行するため、遊技機が起動した際の、遊技制御装置と従属制御装置との開始タイミングの調整を行う際に、ハードウェアを用いる場合よりもコストを削減することが可能となる。また、タイマ計時（ディレイ処理）は正当性判定の記憶領域を用いずに行うので、正当性判定の処理も正確に行うことが可能となる。 As described above, according to the second embodiment of the present invention, the delay process is executed by measuring the timer for a predetermined time using software, and therefore, it is dependent on the game control device when the gaming machine is activated. When the start timing is adjusted with the control device, the cost can be reduced as compared with the case of using hardware. In addition, the timer timing (delay processing) is performed without using the storage area for the validity determination, so that the validity determination process can also be performed accurately.
その結果、従属制御装置に送信されるデータの送信速度の高速化のみならず、データの送信開始タイミングをも正確に制御することが可能となる。 As a result, not only the transmission speed of data transmitted to the subordinate control apparatus can be increased, but also the data transmission start timing can be accurately controlled.
なお、今回開示した実施の形態は、全ての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。 The embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is shown not by the above description of the invention but by the scope of claims, and is intended to include all modifications within the scope and meaning equivalent to the scope of claims.
以上のように、本発明は、遊技制御装置と遊技制御装置からの指令により制御を行う従属制御装置とを備える遊技機に適用可能である。 As described above, the present invention can be applied to a gaming machine including a game control device and a subordinate control device that performs control according to a command from the game control device.
１ 遊技機
２ 本体枠（外枠）
３ 前面枠
５ 遊技盤
６ 遊技装置
８ 表示装置
３１ 普通図柄始動ゲート
３３ 普通変動入賞装置
３４ 始動入賞口
３６ 特別変動入賞装置（大入賞口）
３８ 大入賞口ソレノイド
４５ 図柄表示ユニット
５１ 遊技領域
９０ 普電ソレノイド
１００ 遊技制御装置（遊技制御手段）
１０１ 遊技用マイコン（演算処理手段）
１０７ 検査装置接続端子
１０８ 外部情報端子
１２０ 特図表示器
１２１ 普図表示器
１５０ 演出制御装置（表示制御装置）
１５１ 遊技用マイコン
１５２ ＣＰＵ
１５３ ＲＯＭ
１５４ ＲＡＭ
１６０ 電源装置
１６１ バックアップ電源
１６２ ＲＡＭクリアスイッチ
２１０ 払出制御装置（付与制御装置）
２１１ 遊技用マイコン
２１７ 検査装置接続端子
６００ 遊技用演算処理装置（アミューズチップ）
６００Ａ 遊技領域部
６００Ｂ 情報領域部
６０１ ＣＰＵコア
６０２ ユーザプログラムＲＯＭ
６０３ ＨＷパラメータＲＯＭ
６０４ ユーザワークＲＡＭ
６０５ ミラードＲＡＭ
６０９ クロック生成回路
６１０Ａ 割込制御回路
６１０Ｂ リセット回路（初期化手段）
６１５ シリアル送信回路（送信手段）
６２５ シリアル受信回路
６２９ 分周回路
６３０ セキュリティ回路
６３１ 送信データステータスレジスタ
６３２ 送信制御レジスタ
６３３ 送信シリアルチャンネル設定レジスタ
６３４ ボーレート生成回路（送信速度設定手段）
６３５ 送信データレジスタ（格納手段）
６３５Ａ 送信データバッファレジスタ
６３５Ｂ 送信データシフトレジスタ
６４０ ＲＡＭアクセス規制回路（更新規制手段）
６４１ フリップフロップ回路
６４２ ＯＲゲート回路
７０１ 第１停電復旧領域
７０２ ワークエリア
７０３ 第２停電復旧領域
７０４ チェックサム領域
７０５ 使用禁止領域
７０６ スタック領域
1
3
38 winning
101 Game microcomputer (arithmetic processing means)
107 Inspection
151
153 ROM
154 RAM
160 Power Supply Device 161
211 Microcomputer for
600A Game area part 600B
603 HW parameter ROM
604 User work RAM
605 mirrored RAM
609
615 Serial transmission circuit (transmission means)
625
635 Transmission data register (storage means)
635A Transmission
641 Flip-
Claims (2)
前記遊技制御装置は、
前記演出制御装置に送信する制御指令データを格納する格納手段と、
前記格納された制御指令データを前記演出制御装置に１ビットずつ順次送信する送信手段と、
所定の起動信号に対応して前記送信手段を初期状態にする初期化手段と、
遊技制御プログラムにより所要の演算処理を行う演算処理手段と、
前記演算処理手段によって更新される情報が記憶され、当該遊技機への電源供給が停止しても前記記憶された情報の記憶保持が可能な記憶手段と、
前記起動信号が出力された後に、前記記憶手段に記憶保持された情報の正当性を判定する正当性判定手段と、
前記送信手段を前記初期状態のまま所定時間維持するための維持タイマを計時するタイマ計時手段と、を備え、
前記タイマ計時手段は、前記正当性判定手段によって正当性が判定される前記記憶手段に記憶された情報を更新することなく、前記記憶手段とは別個に設けられた正当性判定の対象とならない判定対象外記憶領域を用いて前記維持タイマを計時することを特徴とする遊技機。 In a gaming machine comprising a game control device that controls a game in an integrated manner, and an effect control device that controls an effect device based on control command data from the game control device,
The game control device includes:
Storage means for storing control command data to be transmitted to the effect control device;
Transmission means for sequentially transmitting the stored control command data bit by bit to the effect control device;
Initialization means for setting the transmission means in an initial state in response to a predetermined activation signal;
Arithmetic processing means for performing required arithmetic processing by a game control program;
Information that is updated by the arithmetic processing means is stored, and storage means that can store the stored information even if power supply to the gaming machine is stopped,
Legitimacy judging means for judging legitimacy of information stored in the storage means after the activation signal is output;
Timer counting means for timing a maintenance timer for maintaining the transmission means in the initial state for a predetermined time , and
The timer timing means does not update the information stored in the storage means, the validity of which is determined by the validity determination means, and is determined not to be a target for validity determination provided separately from the storage means A gaming machine, wherein the maintenance timer is clocked using a non-target storage area .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108320A JP5584940B2 (en) | 2011-05-13 | 2011-05-13 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108320A JP5584940B2 (en) | 2011-05-13 | 2011-05-13 | Game machine |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014138919A Division JP5890866B2 (en) | 2014-07-04 | 2014-07-04 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012235971A JP2012235971A (en) | 2012-12-06 |
| JP5584940B2 true JP5584940B2 (en) | 2014-09-10 |
Family
ID=47459449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108320A Active JP5584940B2 (en) | 2011-05-13 | 2011-05-13 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5584940B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475889B2 (en) * | 2003-05-23 | 2010-06-09 | 株式会社平和 | Game machine |
| JP4884804B2 (en) * | 2006-03-09 | 2012-02-29 | 株式会社三共 | Game machine |
| JP2009136598A (en) * | 2007-12-10 | 2009-06-25 | Daito Giken:Kk | Game machine |
-
2011
- 2011-05-13 JP JP2011108320A patent/JP5584940B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012235971A (en) | 2012-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5969812B2 (en) | Game machine | |
| JP5156109B2 (en) | Game machine | |
| JP2011172654A (en) | Game machine | |
| JP6277359B2 (en) | Game machine | |
| JP6435470B2 (en) | Game machine | |
| JP5343243B2 (en) | Game machine | |
| JP6028191B2 (en) | Game machine | |
| JP5750649B2 (en) | Game machine | |
| JP6028192B2 (en) | Game machine | |
| JP6303100B2 (en) | Game machine | |
| JP5555879B2 (en) | Game machine | |
| JP5807248B2 (en) | Game machine | |
| JP5448925B2 (en) | Game machine | |
| JP5981954B2 (en) | Game machine | |
| JP5890866B2 (en) | Game machine | |
| JP6082902B2 (en) | Game machine | |
| JP5584940B2 (en) | Game machine | |
| JP2015027571A (en) | Game machine | |
| JP5343241B2 (en) | Game machine | |
| JP5444037B2 (en) | Game machine | |
| JP5945758B2 (en) | Game machine | |
| JP5945759B2 (en) | Game machine | |
| JP2015134226A (en) | Game machine | |
| JP2016005574A (en) | Game machine | |
| JP6149187B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5584940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |