JP5578479B2 - 機能性基体及びその製造方法 - Google Patents

機能性基体及びその製造方法 Download PDF

Info

Publication number
JP5578479B2
JP5578479B2 JP2012171676A JP2012171676A JP5578479B2 JP 5578479 B2 JP5578479 B2 JP 5578479B2 JP 2012171676 A JP2012171676 A JP 2012171676A JP 2012171676 A JP2012171676 A JP 2012171676A JP 5578479 B2 JP5578479 B2 JP 5578479B2
Authority
JP
Japan
Prior art keywords
substrate
layer
film
thin film
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012171676A
Other languages
English (en)
Other versions
JP2012235162A (ja
Inventor
一也 吉岡
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Agriculture and Technology NUC
Original Assignee
Tokyo University of Agriculture and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Agriculture and Technology NUC filed Critical Tokyo University of Agriculture and Technology NUC
Priority to JP2012171676A priority Critical patent/JP5578479B2/ja
Publication of JP2012235162A publication Critical patent/JP2012235162A/ja
Application granted granted Critical
Publication of JP5578479B2 publication Critical patent/JP5578479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、半導体素子および回路を形成する方法に関するものである。
単結晶シリコン表面に形成されるバイポーラ及びMOS型トランジスタは良好な特性を有し、広く電子デバイスを構成する素子として用いられている。さらに、現在では素子サイズの微細化に対応するため、シリコン表面に絶縁膜を介して作製された薄膜シリコン上にトランジスタが作製されている。
これらの素子形成は熱酸化法等1000℃の高温の熱処理プロセス技術を基本としている。最近、レーザ結晶化、プラズマCVD等比較的低温で、多結晶シリコン薄膜トランジスタ(poly−Si TFT)又はアモルファスシリコン薄膜トランジスタ(a−Si:H TFT)が作製できるようになった。
上記薄膜トランジスタは、比較的低温とはいえ、依然として300℃以上のプロセス中で作製されている。そのため、耐熱性のあるガラス基板上に作製されるのが一般的である。ガラス基板は一般的に高価で、重くて、割れやすい欠点を有している。したがって、軽量で、安価で、かつ多少の変形にも耐えられる基板の上にトランジスタを始めとする回路素子が形成される技術が望まれている。さらには、大画面直視型ディスプレイの駆動回路への薄膜トランジスタの応用が期待されており、大型基板処理技術の確立が必須となっている。
上記を解決する手段として、石英基板上に薄膜トランジスタ等のデバイスを形成し、これを耐熱性の低い樹脂性の基板上に転写する技術が開発されている。
例えば良好な特性の半導体素子およびその回路を簡単な工程で、低温かつ高精度に基体上に形成することを目的として、半導体回路を形成した膜構造を基体から剥離するための剥離層を形成する技術が知られている(特許文献1参照)。
また、大口径のSi基板上に有機金属気相成長法(MOCVD法)を用いて半導体結晶を形成するに際し、この半導体層とSi基板との間に除去層を介在させ、素子作成を完了した後に、エッチング等により除去層を溶解させて、半導体層をSi基板から剥離する技術が知られている(特許文献2参照)。
特開平11−97357号公報 特開平5−136171号公報
しかしながら、従来の剥離、転写技術においては、除去層または剥離層をエッチング等によって除去するのにかなりの時間を必要とした。除去層または剥離層の厚みは大体1000nm〜20000nmであるが、基板となるシリコン基盤の直径が6インチ、8インチとなるに従って、径中心部にまでエッチング液が含浸するのに時間がかかる。例えば、酸または純水によって、わずかな膜厚の断面を溶出しながら剥離を進行させるとすれば、80℃の酸を用いる場合でも剥離速度は1μm/s程度のため、直径が6インチサイズの
基板であっても完全剥離には10時間以上要することになる。
一方、剥離手法による転写技術について、転写元である第1の基体上に酸化ゲルマニウム又はこれを含む物質からなる剥離層を形成し、その上部に薄膜電子回路または電子回路素子あるいはそれらの作製に必要な単層又は複数の層からなる膜構造を形成し、転写先である第2の基体を当該膜構造上に接着し、しかる後に当該剥離層中の酸化ゲルマニウムを除去することで、膜構造を別の基体に転写する技術が存在する。
この転写プロセスでは、被転写層である薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層又は複数の層からなる膜構造を第2の基体に接着するプロセスが含まれている。その際にどのような種類の接着剤を使用するかによって、転写プロセス中における被転写層へのダメージの度合いが異なり、ひいては転写プロセスによる被転写層の歩留まりにも影響を与えることになる。
本発明は、被転写層と転写先基板との接着力の向上を図り、純水または酸溶液中での転写プロセスにおいても十分な接着強度と適度な硬さを伴った接着剤を用いることによって、薄膜電子回路素子にダメージをあたえることなく剥離し、良好な特性をもつ薄膜電子回路を歩留まり良く、耐熱性のない基板上に転写することを目的としている。また、本発明は被転写層と転写先基板との剥離を従来にくらべ短時間で可能とすることを目的としている。
かかる課題を解決するために、本発明は、基体上に酸化ゲルマニウム膜の剥離層、その上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを有し、当該膜構造上に樹脂系接着剤を用いて第2の基体に接着した構造の機能性基体であることを特徴とする。
さらに本発明は、樹脂製接着剤として、ガラス転移温度が100℃以上、150℃以下、吸水率が0.1%以下、引っ張りせん断強さ10N/mm以上、T型剥離接着強さ1N/mm以上、線膨張率1.0×10−4以下であるエポキシ系あるいはアクリル系接着剤であることとを特徴とする。
さらには、本発明は、上記機能性基体において、エポキシ系あるいはアクリル系接着層と第2の基体の間にシリコーン樹脂、アクリル変成シリコーン樹脂あるいはエポキシ変成シリコーン樹脂の弾性層を挿入した構造をもつ機能性基体であることを特徴とする。
また本発明は、第一の基体上に酸化ゲルマニウム膜一層のみ、あるいはゲルマニウム膜と酸化ゲルマニウム膜の二層からなる剥離層を有し、その上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを有し、当該膜構造上に第一の基体と異なる熱膨張係数を持つ単層あるいは複数の層からなる接着層を有する機能性基体であることを特徴とする。
さらに本発明は、第一の基体上に酸化ゲルマニウム膜一層のみ、あるいはゲルマニウム膜と酸化ゲルマニウム膜の二層からなる剥離層を有し、その上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを有し、当該膜構造上に第一の基体と異なる熱膨張係数を持つ単層あるいは複数の層からなる接着層とその接着層の上に第二の基体を有する機能性基体であることを特徴とする。
また本発明は、一定温度の酸または純水中またはそれらの蒸気中にて上記機能性基体を
保持する工程と、しかる後に上記機能性基体の温度を変化させることにより、第一の基体と上記膜構造上の接着層との間にせん断方向応力を発生させる工程を含むことを特徴とする、機能性基体から上記剥離層を除去する方法である。
さらに本発明は、上記剥離層を除去する方法において、少なくとも40℃以上の酸あるいは純水中またはそれらの蒸気中で上記機能性基体を保持する工程と、上記機能性基体を前記剥離液温度よりも少なくとも20℃以上温度を下げて保持する工程を、一回または複数回繰り返すことを特徴とする剥離層を除去する方法である。
さらに本発明は、上記剥離層を除去する方法において、上記接着層のうち、当該膜構造上に直接接する接着層はショアー硬度が70以上、ガラス転移温度が100℃以上、200℃以下、吸水率が0.1%以下、引っ張りせん断強さ10N/mm以上、熱膨張係数1.0×10−5以上であることを特徴とする剥離層を除去する方法である。
本発明による機能性基体、薄膜素子形成法及び剥離層を除去する方法によれば、良好な特性の半導体電子回路素子をさらに歩留まり良く、耐熱性の低い基体の上に形成することが可能となる。
本発明において、第一の基体上1に剥離層2、カバー膜3、被転写層(薄膜電子回路素子)4、接着層5および第2の基体6の順に積層された機能性基体及び剥離プロセスを示した説明図である。 本発明において、第一の基体1上にゲルマニウム層21、剥離層2、カバー膜3、被転写層(薄膜電子回路素子)4、接着層5、第二の接着層51および第2の基体6の順に積層された機能性基体及び剥離プロセスを示した説明図である。
本発明の機能性基体は、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造と、それらを支持する基体との間に酸化ゲルマニウムからなる剥離層を形成することによって達成される。さらに、当該膜構造を別の基体に接着することによって達成される。
本発明の機能性基体は、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造を、それらを支持する基体から少なくとも一部を剥離することによって達成される。さらに、当該膜構造を別の基体に接着することによって達成される。
本発明の機能性基体は、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造と、それらを支持する基体との間に酸化ゲルマニウム膜一層のみ、あるいはゲルマニウム膜と酸化ゲルマニウム膜の二層からなる剥離層を形成することによって達成される。またさらに、当該膜構造を別の基体に接着することによって達成される。
本発明の実施の形態に関して、図面を参照しながら説明する。図1は、本発明の第一の実施の形態にかかる機能性基体(電子デバイス)の構造および製造方法を示す図である。
図1(a)に示すように、本発明の機能性基体は、第一の基体である石英またはガラス基板1の上に酸化ゲルマニウム膜2が形成されるとともに、更にカバー膜3が形成され、このカバー膜3の上に膜構造としての薄膜デバイス4が形成され、その薄膜デバイス4の上面にエポキシあるいはアクリル系接着樹脂5で第二の基体である転写先基板6を貼り付けた構造となっている。
続いて図1(b)に示すように、浴槽8に純水または酸溶液7を溜め、その中に図1(a)の機能性基体を入れる。このようにすれば、酸化ゲルマニウムが端部から純水または酸溶液によってエッチングが開始され、酸化ゲルマニウムの一部又は全部が溶解する。また、カバー膜3とエポキシ接着層5が薄膜デバイス4と強く接着されていることにより、薄膜デバイス4は酸溶液7のダメージに曝されることが無い。これにより、第一の基体である絶縁性基板1から薄膜デバイス4を容易に且つ歩留まり良く剥離できる。
「実施例1」
図1(a)に示すように、6インチφの石英基板1の上に酸化ゲルマニウム膜2を厚さ1μm成膜し、更にカバー膜として酸化シリコン膜3を厚さ0.2μm成膜し、その上にポリシリコン膜からなる薄膜トランジスタアレイ4を形成し、その上部に加熱硬化型エポキシ接着剤5を薄く塗布してポリエチレンフィルム6を貼り付けた。
ここで酸化ゲルマニウム2は、ゲルマニウムをターゲットとして、アルゴンと酸素の混合ガスを用いたスパッタリング法で成膜した。アルゴン流量40sccm、酸素流量20sccmの条件にて成膜した。
また、薄膜トランジスタアレイ4は、熱CVD法で成膜したアモルファスシリコンをエキシマレーザー照射で多結晶化したポリシリコン膜をベースとして作成した。続いて図1(b)に示すように、浴槽8に純水7を溜め、この浴槽全体を温度80℃を保つよう加熱した。実際の加熱には浴槽として耐熱ガラスでできたビーカーに純水を入れ、その中に図1(a)に示す機能性基体を浸漬させ、ビーカー全体を湯煎にかけて加熱した。この状態でおよそ4時間浸漬したところ、酸化ゲルマニウムはほぼ溶解して、石英基板からPETフィルム付き薄膜トランジスタアレイ4を剥離することができた。
このようにして得られた、薄膜トランジスタアレイ4をPETフィルム基板上6へ転写した後のトランジスタ特性の電気的特性を、これらの処理をしないガラス基板上の初期のトランジスタ特性とを比較したところ、ほとんど差が無く、良好な特性を有する薄膜デバイスを得ることができた。
「実施例2」
実施例1と同様に、6インチφの石英基板1の上に酸化ゲルマニウム膜2を厚さ1μm成膜し、更にカバー膜として酸化シリコン膜3を厚さ0.2μm成膜し、その上にポリシリコン膜からなる薄膜トランジスタアレイ4を形成した。
図2(a)を参照して説明する。実施例1と異なる点は、薄膜トランジスタアレイ4の上部に熱硬化型エポキシ接着剤5をローラーで極薄に塗布して加熱硬化した後、さらにその上部に弾性接着剤51を薄く塗り転写先基板となるPETフィルム6を貼り付けた点である。剥離層に用いた酸化ゲルマニウムおよび薄膜トランジスタについては実施例1で示したものとまったく同じ製法かつ同じ条件で作製した。
このようにして得られた機能性基体を、80℃の純水中に浸漬させたところ、4時間後に酸化ゲルマニウムはほぼ溶解して、石英基板からPETフィルム付き薄膜トランジスタアレイ4を剥離することができた。
このようにして得られた薄膜トランジスタアレイ4をPETフィルム基板上6へ転写した後のトランジスタ特性の電気的特性を、これらの処理をしないガラス基板上の初期のトランジスタ特性とを比較したところ、ほとんど差が無く、良好な特性を有する薄膜デバイスを得ることができた。
「実施例3」
本発明の実施の形態に関して、さらに図面を参照しながら説明する。図2は、本発明の第三の実施の形態にかかる機能性基体および電子デバイスの製造方法を示す図である。
図2(a)に示すように、石英またはガラス基板1の上に酸化ゲルマニウム膜2一層のみ、あるいはゲルマニウム膜21と酸化ゲルマニウム膜2の二層からなる剥離層を形成し、更にカバー膜3を成膜し、その上に薄膜デバイス4を作製する。その後、薄膜デバイス4の上面にエポキシ接着剤5を、薄く塗布し硬化させる。さらにその上部にシリコーンなどの弾性接着剤51を用いて第二の基体である転写先基板6に接着する。
続いて図2(b)に示すように、エッチング浴槽8に純水または酸溶液7を溜め、その中に図2(a)に示す機能性基体を入れる。純水または酸溶液を40℃以上に保ち1〜2時間浸漬すると、図2(b)に示すように酸化ゲルマニウム膜2の外周部が数ミリ長にわたって溶出し、その部分の剥離が起こる。次に図2(c)に示すように、浴槽から機能性基体を取り出すと、80℃ から室温に温度が変化するので、エポキシ硬化層5と石英基板1の線膨張率の違いから石英基板1とエポキシ接着層5に挟まれた薄膜構造部に引っ張り応力が作用する。酸化ゲルマニウム膜2の溶出が進行しつつある箇所に、この力が作用すると溶出と剥離が急速に進行する。このとき、エポキシ接着層5は比較的硬く、薄膜デバイス4と強く接着されていることにより、剥離プロセス中に薄膜デバイス4がダメージを受けることなく高速で剥離できる。
「実施例4」
図2(a)に示すように、6インチφの石英基板1の上にゲルマニウム膜21を厚さ200nm、酸化ゲルマニウム膜2を厚さ1μm成膜し、更にカバー膜として酸化シリコン膜3を厚さ0.2μm成膜し、その上にポリシリコン膜からなる薄膜トランジスタアレイ4を形成した。その上部に加熱硬化型エポキシ接着剤5を薄く塗布してホットプレート上で120℃、0.5hで硬化させた。最後にシリコーン接着剤51を用いて厚さ500μmのポリエチレンフィルム6を接着した。
ゲルマニウム膜21および酸化ゲルマニウム膜2は、ゲルマニウムをターゲットとしてスパッタリング法により成膜した。ゲルマニウム膜21に対してはアルゴンガス(流量:40sccm)を、酸化ゲルマニウム膜2に対してはアルゴンと酸素の混合ガス(アルゴン流量:40sccm、酸素流量:20sccm)をスパッタガスとして用いた。また、薄膜トランジスタアレイ4は、熱CVD法で成膜したアモルファスシリコンをエキシマレーザー照射で多結晶化したポリシリコン膜をベースとして作成した。
続いて図2(b)に示すように、温度の制御が可能なマグネット攪拌器の浴槽8に純水を溜め、温度80℃を保つように置いた。その中に図2(a)の機能性基体を浸漬させた。500rpmの回転で攪拌しながら1時間30分浸漬したところ、基板外周部付近の酸化ゲルマニウムが溶解した。上記機能性基体を80℃の純水中から取り出し25℃の純水に浸漬したところ、酸化ゲルマニウム層2の溶出に加えて、下層のゲルマニウム膜21もところどころ石英基板から剥がれ、きわめて短時間でダメージなくPETフィルム付き薄膜トランジスタアレイを剥離できた。
石英基板上1の初期のトランジスタ特性と、石英基板から剥離したPETフィルム基板上へ転写した後のトランジスタ特性を比較したところ、ほとんど差が無く、良好な特性を有する薄膜デバイスを提供できた。
「実施例5」
実施例4とまったく同じ構造の6インチφの石英基板1をベースとした機能性基体を用意した。80℃の純水中に機能性基体を2時間浸漬させて酸化ゲルマニウム膜2の外周部を数ミリ溶出した後、室温雰囲気中に当該積層物を取り出し放置しておいた。取り出し後、剥離が自発的に進み、2〜3分後にPETフィルム付き薄膜トランジスタアレイが完全に剥離した。
石英基板上の初期のトランジスタ特性と、石英基板から剥離したPETフィルム基板上へ転写した後のトランジスタ特性を比較したところ、ほとんど差が無く、良好な特性を有する薄膜デバイスを提供できた。
「実施例6」
実施例3とまったく同じ構造の6インチφの石英基板1をベースとした機能性基体を80℃の純水中に30分浸漬させて酸化ゲルマニウム膜2の外周部が1mm前後溶出したのを確認後、25℃の純水中に浸漬させて酸化ゲルマニウム膜2が大部分溶出したのを確認した。
その後、再度80℃の純水中に当該機能性基体をさらに30分放置し、その後25℃純水に浸漬したところPETフィルム付き薄膜トランジスタアレイが完全に剥離した。
石英基板上の初期のトランジスタ特性と、石英基板から剥離したPETフィルム基板上へ転写した後のトランジスタ特性とを比較したところ、ほとんど差が無く、良好な特性を有する薄膜デバイスを得ることができた。
このように、本発明の機能性基体の構成とすることにより、優れた特性を持つ半導体素子、及びその回路が、種々の材料からなる基体上へ特性の劣化なしに転写することが可能となる。また、本発明の剥離方法を用いることにより、従来よりも半分以下の時間で、ダメージを与えることなく薄膜電子回路素子を石英基盤(基体1)から剥離することができる。
1 第一の基体
2 剥離層
3 カバー膜
4 被転写層
5 接着層
6 第二の基体
7 純水または酸溶液
8 エッチング浴槽(ビ−カー)
21 ゲルマニウム層
51 第二の接着層

Claims (3)

  1. 純水または酸溶液またはそれらの蒸気中に浸漬する工程と、剥離層を除去する工程と、を含む剥離層除去方法に用いられる機能性基体であって、
    第一の基体上に酸化ゲルマニウム膜の剥離層、及び前記剥離層上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを有し、
    前記膜構造上に、ガラス転移温度が100℃以上200℃以下、吸水率が0.1%以下、引っ張りせん断強さが10N/mm以上、T型剥離接着強さが1N/mm以上、線膨張係数が1.0×10−4以下である、エポキシ系あるいはアクリル系接着剤を用いて第二の基体を接着した構造を有することを特徴とする機能性基体。
  2. 前記エポキシ系あるいはアクリル系接着剤からなる層と前記第二の基体との間に、シリコーン樹脂、アクリル変成シリコーン樹脂あるいはエポキシ変成シリコーン樹脂の弾性層を挿入した構造を有する、請求項1に記載の機能性基体。
  3. 純水または酸溶液またはそれらの蒸気中に浸漬する工程と、剥離層を除去する工程と、を含む剥離層除去方法に用いられる機能性基体の製造方法であって、
    第一の基体上に、酸化ゲルマニウム膜一層またはゲルマニウム膜と酸化ゲルマニウム膜との二層からなる剥離層を形成する工程と、
    前記剥離層の上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを形成する工程と、
    前記膜構造上に、ガラス転移温度が100℃以上200℃以下、吸水率が0.1%以下、引っ張りせん断強さが10N/mm以上、T型剥離接着強さが1N/mm以上、線膨張係数が1.0×10−4以下である、エポキシ系あるいはアクリル系接着剤を用いて第二の基体を接着する工程と、
    を含む、機能性基体の製造方法。
JP2012171676A 2005-11-04 2012-08-02 機能性基体及びその製造方法 Expired - Fee Related JP5578479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012171676A JP5578479B2 (ja) 2005-11-04 2012-08-02 機能性基体及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005320442 2005-11-04
JP2005320442 2005-11-04
JP2012171676A JP5578479B2 (ja) 2005-11-04 2012-08-02 機能性基体及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006006978A Division JP5103607B2 (ja) 2005-11-04 2006-01-16 剥離層除去方法

Publications (2)

Publication Number Publication Date
JP2012235162A JP2012235162A (ja) 2012-11-29
JP5578479B2 true JP5578479B2 (ja) 2014-08-27

Family

ID=47435107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012171676A Expired - Fee Related JP5578479B2 (ja) 2005-11-04 2012-08-02 機能性基体及びその製造方法

Country Status (1)

Country Link
JP (1) JP5578479B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446368B2 (ja) * 1995-02-03 2003-09-16 住友電気工業株式会社 水晶振動子及びその製造方法
JP4749606B2 (ja) * 2001-06-15 2011-08-17 新日鐵化学株式会社 エポキシ基含有ポリイミド共重合体及びその硬化物
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
JP2004327836A (ja) * 2003-04-25 2004-11-18 Seiko Epson Corp 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
JP2012235162A (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5094776B2 (ja) 半導体装置の作製方法
TWI362547B (en) Peeling method and method for manufacturing display device using the peeling method
JP4052631B2 (ja) アクティブマトリクス型表示装置
TW564471B (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI377646B (en) Substrate structures applied in flexible electrical devices and fabrication method thereof
JP3974749B2 (ja) 機能素子の転写方法
JP2001189460A (ja) 薄膜デバイスの転写・製造方法
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
JP2006041135A (ja) 電子デバイスおよびその製造方法
JP2004260170A (ja) 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
KR20110111209A (ko) 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
JP2003323132A (ja) 薄膜デバイスの製造方法および半導体装置
TWI285429B (en) Semiconductor device production method
JP5103607B2 (ja) 剥離層除去方法
JP2003195787A (ja) 発光装置の作製方法
JP5578479B2 (ja) 機能性基体及びその製造方法
TW200416467A (en) Method for transferring thin film devices on a plastic substrate and manufacturing method of flexible display device
JP4186502B2 (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
JP4621713B2 (ja) アクティブマトリクス型表示装置
JP5960626B2 (ja) 薄膜トランジスタを備えた半導体装置の製造方法
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP2005294807A (ja) 光電変換装置の製造方法
JPH1152413A (ja) 液晶表示素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5578479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees