JP5578348B2 - Printed wiring board, method for manufacturing printed wiring board, and electronic device - Google Patents
Printed wiring board, method for manufacturing printed wiring board, and electronic device Download PDFInfo
- Publication number
- JP5578348B2 JP5578348B2 JP2010084631A JP2010084631A JP5578348B2 JP 5578348 B2 JP5578348 B2 JP 5578348B2 JP 2010084631 A JP2010084631 A JP 2010084631A JP 2010084631 A JP2010084631 A JP 2010084631A JP 5578348 B2 JP5578348 B2 JP 5578348B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- printed wiring
- wiring board
- component placement
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、プリント配線板、プリント配線板の製造方法および電子装置に関する。 The present invention relates to a printed wiring board, a method for manufacturing a printed wiring board, and an electronic device.
近年の技術の発展に伴い、電子部品の基板への実装方法は変遷してきた。現在では、前記電子部品を前記基板表面に実装する(表面実装部品)のが主流である。しかしながら、BGA(Ball Grid Array)等のシリコンチップ、封止樹脂等で構成された表面実装部品は、その線膨張係数が小さい。一方、有機材料と銅等からなるプリント配線板は、その線膨張係数が大きい。このため、前記プリント配線板上に、前記電子部品を前記プリント配線板と平行に実装した構造では、線膨張係数差により変形が生じる。この変形により、前記電子部品と前記プリント配線板との間のはんだ接合部の断線、または各部材の変形、破壊等が生じる。この結果、接続信頼性が低下する。 Along with the development of technology in recent years, the mounting method of electronic components on a substrate has changed. At present, the electronic component is mainly mounted on the surface of the substrate (surface mounted component). However, a surface mount component composed of a silicon chip such as BGA (Ball Grid Array), a sealing resin or the like has a small linear expansion coefficient. On the other hand, a printed wiring board made of an organic material and copper has a large coefficient of linear expansion. For this reason, in the structure in which the electronic component is mounted in parallel with the printed wiring board on the printed wiring board, deformation occurs due to a difference in linear expansion coefficient. Due to this deformation, disconnection of the solder joint between the electronic component and the printed wiring board, or deformation or destruction of each member occurs. As a result, connection reliability decreases.
前述の線膨張係数差による変形の一例を、図6に示す。図示のとおり、プリント配線板101とBGA102との線膨張係数差により、プリント配線板101とBGA102とが変形する。この変形が、プリント配線板101とBGA102との間の、はんだ111による接合部に大きな影響を与える。この場合、プリント配線板101およびBGA102が変形することで、発生する応力を緩和しているが、大型のBGAを用いる場合または線膨張係数差が大きくなる組み合わせ等では、はんだによる接合部への負荷がより大きくなる。この結果、接続信頼性が低下する。
An example of deformation due to the above-described difference in linear expansion coefficient is shown in FIG. As shown in the drawing, the printed
そこで、高い信頼性で接合することを目的に、ランドグリッドアレイ型半導体パッケージとプリント配線基板とが、応力緩和用接続媒体を介して電気的接続された応力緩和型実装体が開示されている(特許文献1参照)。 Therefore, for the purpose of bonding with high reliability, a stress relaxation type mounting body in which a land grid array type semiconductor package and a printed wiring board are electrically connected via a stress relaxation connection medium is disclosed ( Patent Document 1).
しかしながら、前記特許文献1に記載の応力緩和型実装体では、前記線膨張係数差等による応力を緩和して、接続信頼性を向上させるのに、前記応力緩和用接続媒体が必要である。このため、その構造が複雑である。
However, in the stress relaxation type mounting body described in
本発明の目的は、単純な構成で、電子部品等との接続信頼性を向上させることができる、プリント配線板、プリント配線板の製造方法および電子装置を提供することにある。 An object of the present invention is to provide a printed wiring board, a method for manufacturing a printed wiring board, and an electronic apparatus that can improve connection reliability with an electronic component or the like with a simple configuration.
前記目的を達成するために、本発明のプリント配線板は、
基板の少なくとも一方の面に、導体配線が配線された電子部品配置領域と、前記電子部品配置領域の全周を囲むように設けられた溝とを有し、
さらに、分断層を有し、
前記基板の前記電子部品配置領域の下方の一部が、前記分断層により上下に分断されていることを特徴とする。
In order to achieve the above object, the printed wiring board of the present invention comprises:
On at least one surface of the substrate, an electronic component placement region in which conductor wiring is wired, and a groove provided so as to surround the entire circumference of the electronic component placement region,
In addition, it has a dividing fault,
A part of the substrate below the electronic component placement region is divided vertically by the dividing line.
また、本発明のプリント配線板の製造方法は、
基板の電子部品配置領域の下方の一部に分断層を形成して、前記一部を前記分断層により上下に分断する分断工程と、
前記基板の少なくとも一方の面に、導体配線が配線された前記電子部品配置領域を形成する電子部品配置領域形成工程と、
前記基板における電子部品が配置される面に、前記電子部品配置領域の全周を囲むように溝を形成する溝形成工程とを含むことを特徴とする。
Moreover, the method for producing the printed wiring board of the present invention is as follows.
A dividing step of forming a dividing line in a part below the electronic component placement region of the substrate and dividing the part up and down by the dividing line;
An electronic component placement region forming step for forming the electronic component placement region in which conductor wiring is wired on at least one surface of the substrate;
A groove forming step of forming a groove on the surface of the substrate on which the electronic component is arranged so as to surround the entire circumference of the electronic component arrangement region.
また、本発明の電子装置は、
プリント配線板と、電子部品とを含み、
前記プリント配線板が、前記本発明のプリント配線板、または前記本発明の製造方法により製造されたプリント配線板であり、
前記電子部品が、前記電子部品配置領域に実装されていることを特徴とする。
The electronic device of the present invention is
Including printed wiring boards and electronic components,
The printed wiring board is the printed wiring board of the present invention, or the printed wiring board manufactured by the manufacturing method of the present invention,
The electronic component is mounted in the electronic component placement region.
本発明によれば、単純な構成で、電子部品等との接続信頼性を向上させることができる、プリント配線板、プリント配線板の製造方法および電子装置を提供可能である。 According to the present invention, it is possible to provide a printed wiring board, a method for manufacturing a printed wiring board, and an electronic apparatus that can improve connection reliability with an electronic component or the like with a simple configuration.
本発明において、「電子部品配置領域の下方」とは、電子部品配置領域における、その電子部品配置領域に配置される電子部品側とは反対側の方を意味する。 In the present invention, “below the electronic component placement region” means the opposite side of the electronic component placement region from the electronic component side placed in the electronic component placement region.
以下、本発明のプリント配線板、プリント配線板の製造方法および電子装置について、例を挙げて詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。なお、以下の図1から図6において、同一部分には、同一符号を付している。また、図面においては、説明の便宜上、各部の構造は適宜簡略化して示す場合があり、各部の寸法比等は、実際とは異なる場合がある。 Hereinafter, the printed wiring board, the manufacturing method of the printed wiring board, and the electronic device of the present invention will be described in detail with examples. However, the present invention is not limited to the following embodiments. In addition, in the following FIG. 1 to FIG. In the drawings, for convenience of explanation, the structure of each part may be simplified as appropriate, and the dimensional ratio of each part may be different from the actual one.
(実施形態1)
本実施形態のプリント配線板について、電子部品としてBGA−PKG(Ball Grid Array−Package)が、前記電子部品配置領域に実装されている状態を例にとり説明する。ただし、本発明のプリント配線板は、電子部品が実装されている状態には、限定されない。また、本発明のプリント配線板の前記電子部品配置領域に、電子部品としてBGA−PKGが実装されている状態は、本発明の電子装置の一例であるということができる。ただし、本発明のプリント配線板および電子装置は、この例に限定されない。
(Embodiment 1)
The printed wiring board of the present embodiment will be described by taking as an example a state in which BGA-PKG (Ball Grid Array-Package) is mounted in the electronic component placement area as an electronic component. However, the printed wiring board of the present invention is not limited to a state where electronic components are mounted. Moreover, it can be said that the state where BGA-PKG is mounted as an electronic component in the electronic component placement region of the printed wiring board of the present invention is an example of the electronic device of the present invention. However, the printed wiring board and the electronic device of the present invention are not limited to this example.
図1および図2に、本実施形態のプリント配線板の一例の構成を示す。図1(a)は、本実施形態のプリント配線板の断面図である。図1(b)は、図1(a)のI−I方向に見た断面図である。図2は、図1(a)のII−II方向に見た断面図である。図1および図2に示すとおり、このプリント配線板10は、基板11を有する。基板11は、コア層11aと第1の電子部品配置面側絶縁層11bと第2の電子部品配置面側絶縁層11cとを含む。第1の電子部品配置面側絶縁層11bは、コア層11a上に設けられている。第2の電子部品配置面側絶縁層11cは、第1の電子部品配置面側絶縁層11b上に設けられている。本実施形態での前記「第1の電子部品配置面側絶縁層」および前記「第2の電子部品配置面側絶縁層」は、本発明の「電子部品配置面側絶縁層」に相当する。
1 and 2 show a configuration of an example of the printed wiring board according to the present embodiment. Fig.1 (a) is sectional drawing of the printed wiring board of this embodiment. FIG.1 (b) is sectional drawing seen in the II direction of Fig.1 (a). FIG. 2 is a cross-sectional view seen in the II-II direction of FIG. As shown in FIGS. 1 and 2, the printed
本実施形態のプリント配線板10は、第2の電子部品配置面側絶縁層11cのコア層11a側とは反対側の面(図1(a)において、上側の面)に、導体配線が配線された電子部品配置領域12と、電子部品配置領域12の全周を囲むように設けられた溝13とを有する。電子部品配置領域12は、図1(a)における二点鎖線で示された、第2の電子部品配置面側絶縁層11c上のBGA−PKG12Aが配置される領域である。溝13は、第2の電子部品配置面側絶縁層11cから第1の電子部品配置面側絶縁層11bとコア層11aとの間に配置されている、レーザ加工限界マークとしての銅箔パターン15上(コア層11a上面)まで形成されている。前記レーザ加工については、後述する。
In the printed
本実施形態のプリント配線板10は、さらに、剥離シート14を有する。剥離シート14は、例えば、耐熱性を有し、かつ、化学的に安定な樹脂を含浸したシートを重ねたものである。前記樹脂としては、例えば、ポリテトラフルオロエチレン(PTFE:Polytetrafluoroethylene)、ポリイミド等があげられる。剥離シート14は、基板11をその平面と平行方向に見た場合に、電子部品配置領域12の下方の中央部分付近がくりぬかれた枠状のシートである(図1(b)の符号14参照)。剥離シート14は、第1の電子部品配置面側絶縁層11bとコア層11aとの間に、溝13に連続して設けられている。剥離シート14の前記くりぬかれた部分では、コア層11aと第1の電子部品配置面側絶縁層11bとが積層されて一体をなしている(一体をなす領域)。本実施形態での前記「剥離シート」は、本発明の「分断層」に相当する。
The printed
第2の電子部品配置面側絶縁層11c上の電子部品配置領域12には、電子部品であるBGA−PKG12Aが、はんだ18を介して前記導体配線に電気的に接続されている。第1の電子部品配置面側絶縁層11bには、層間配線17bが配線されている。第2の電子部品配置面側絶縁層11cには、層間配線17cが配線されている。第1の電子部品配置面側絶縁層11bと第2の電子部品配置面側絶縁層11cとの間には、再配線層16bが配置されている。第2の電子部品配置面側絶縁層11cの基板11表面側の面には、再配線層16cが配置されている。電子部品配置領域12は、基板11の第2の電子部品配置面側絶縁層11c面に配置されている。前記両再配線層および前記両層間配線により、BGA−PKG12Aからの電気配線が、再配線される。これにより、前記電気配線が、電子部品配置領域12の下方における前記中央部分付近にまとめて配線されることで、例えば、本実施形態のプリント配線板10とBGA−PKG12Aとの電気的接続が確保されている。
In the electronic
本実施形態のプリント配線板10では、前述のとおり、電子部品配置領域12の全周を囲むように設けられた溝13により、第1の電子部品配置面側絶縁層11bおよび第2の電子部品配置面側絶縁層11c(基板11)は、電子部品配置領域12の下方と、それ以外の領域とに分断されている。なお、溝13で囲まれた領域の基板11平面と平行方向の広さは、例えば、BGA−PKG12Aの最外周の電極、および前記一体をなす領域との大きさにより最小の範囲を限定される。また、前記広さは、例えば、電子部品配置領域12に隣接する部品と緩衝しない範囲で、その最大の範囲を限定される。
In the printed
また、本実施形態のプリント配線板10では、前述のように、剥離シート14が設けられている。この剥離シート14により、電子部品配置領域12の下方の、前記一体をなす領域以外が、上下に分断されている。本実施形態での前記「電子部品配置領域12の下方の、一体をなす領域以外の部分」は、本発明の「基板の電子部品配置領域の下方の一部」に相当する。なお、剥離シート14は、例えば、後述する製造方法において、前記両電子部品配置面側絶縁層および前記両再配線層を形成(積層)するのに、障害とならない位置または厚さである。例えば、前記両電子部品配置面側絶縁層の厚さが、35〜100μmの範囲であり、前記両再配線層の厚さが、18〜40μmの場合には、前記剥離シートの厚さは、20μm程度である。
In the printed
本発明において、電子部品等との接続信頼性を向上可能であるメカニズムを、本実施形態のプリント配線板の構造を、その一例として説明する。ただし、本発明により得られる効果は、本実施形態の構造のみに限定されない。 In the present invention, a mechanism capable of improving the connection reliability with an electronic component or the like will be described as an example of the structure of the printed wiring board of the present embodiment. However, the effect obtained by the present invention is not limited to the structure of the present embodiment.
一般に、前記BGA−PKGを構成する部材は、実装されるプリント配線板との間に線膨張係数差がある。前記BGA−PKGの方が、前記プリント配線板と比較して、線膨張係数が小さい。このため、前記BGA−PKGが実装されたプリント配線板を用いた電子装置では、その稼動時における温度上昇等の変化により、前記線膨張係数差による寸法差が生じる。この寸法差により前記BGA−PKGと前記プリント配線板との接続部分に応力が発生する。この結果、プリント配線板に反りが発生する。 Generally, the members constituting the BGA-PKG have a difference in linear expansion coefficient between the printed wiring board to be mounted. The BGA-PKG has a smaller linear expansion coefficient than the printed wiring board. For this reason, in an electronic device using a printed wiring board on which the BGA-PKG is mounted, a dimensional difference due to the difference in linear expansion coefficient occurs due to a change in temperature during operation. Due to this dimensional difference, a stress is generated at the connecting portion between the BGA-PKG and the printed wiring board. As a result, the printed wiring board is warped.
ここで、本実施形態のプリント配線板では、電子部品配置領域12の下方において、前述のように、その一部が、剥離シート14により上下に分断されている。また、前記一体をなす領域において、コア層11aと第1の電子部品配置面側絶縁層11bとが積層されている。従って、BGA−PKG12Aに影響を及ぼす前記基板の長さを短くでき、前記線膨張係数差による応力の発生を、前記溝と前記分断層とで区切られた範囲に限定することができる。すなわち、溝13が前記基板を物理的に分断していることで、溝13が形成されている外側で発生する応力による変形は、電子部品配置領域12には、影響を及ぼさない。また、剥離シート14の下方で発生する応力による変形は、例えば、剥離シート14の高い滑り性により、剥離シート14上の領域に影響を及ぼさない。このため、前記線膨張係数差による応力の発生を小さくすることができ、前記基板全体に影響を与えることなく、BGA−PKG12Aの変形におけるプリント配線板側によるはんだ接続部の拘束が緩和される。この結果、本実施形態のプリント配線板10では、前記はんだ接合部に発生する負荷を相対的に小さくすることができ、例えば、BGA−PKG12Aとの前記はんだ接合部の断線等を抑制することができるため、BGA−PKG12Aとの接続信頼性を向上させることができる。
Here, in the printed wiring board of the present embodiment, a part of the printed wiring board is vertically divided by the
また、前記特許文献1のように、前記線膨張係数差等による応力を緩和して、接続信頼性を向上させるのに、前記応力緩和用接続媒体を必要としないため、本実施形態のプリント配線板10は、その構成が単純である。また、本実施形態のプリント配線板10では、前記応力緩和用接続媒体を必要としないため、例えば、部品点数を削減可能である。
Further, as in
また、本実施形態のプリント配線板では、前記線膨張係数差による応力の発生を、前記溝と前記分断層とで区切られた範囲に限定することができる。このため、例えば、前記溝だけで区切った場合と比較して、電子部品に影響を及ぼす応力の発生を格段に低減することができる。 Moreover, in the printed wiring board of this embodiment, generation | occurrence | production of the stress by the said linear expansion coefficient difference can be limited to the range divided by the said groove | channel and the said division | segmentation fault. For this reason, compared with the case where it divides | segments only with the said groove | channel, for example, generation | occurrence | production of the stress which affects an electronic component can be reduced significantly.
なお、本実施形態では、前記再配線層および前記層間配線は、2段であるが、本発明は、この例に限定されず、例えば、設計により、1段または更に多段とすることもできる。 In the present embodiment, the rewiring layer and the interlayer wiring are two stages. However, the present invention is not limited to this example, and may be one or more stages depending on the design, for example.
また、本実施形態では、本発明の「分断層」が前記剥離シートであるが、本発明は、この例に限定されない。前記分断層は、前記電子部品配置領域の下方の一部を、上下に分断することができればよく、例えば、前記第2の電子部品配置面側絶縁層と、前記コア層との間に設けられた空間であってもよい。なお、前記分断層が、前記剥離シートであれば、後述する製造方法において、薬品等の不要な生成物、異物の残留および異物の浸入を防ぐことができ好ましい。 In the present embodiment, the “separation layer” of the present invention is the release sheet, but the present invention is not limited to this example. The dividing line only needs to be able to divide a part of the lower part of the electronic component arrangement region in the vertical direction. For example, the dividing line is provided between the second electronic component arrangement surface side insulating layer and the core layer. It may be a space. In addition, if the dividing layer is the release sheet, it is preferable in the manufacturing method to be described later because unnecessary products such as chemicals, residue of foreign matter and entry of foreign matter can be prevented.
また、前記分断層は、例えば、プリント配線板成形時温度に対して耐熱性を有し、かつ、例えば、室温等でゴム弾性を示す材料から形成される層(エラストマー層)であってもよい。前記エラストマー層を形成する材料としては、例えば、ポリイミド、熱可塑性エラストマー等があげられる。このようなエラストマー層の中でも、その弾性率が、前記基板の弾性率より小さいものが好ましい。このようなエラストマー層であれば、例えば、前述の線膨張係数差により発生する応力によるずれを、このエラストマー層自らの変形により緩和することができる。この結果、このエラストマー層を分断層として用いた場合には、前記BGA−PKG等の電子部品との接続信頼性を向上可能である。また、前記エラストマー層の弾性率は、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲であることが好ましく、より好ましくは15℃以上30℃以下の温度条件で、3GPa〜9GPaの範囲である。また、前記エラストマー層の弾性率は、250℃の温度条件で、例えば、3GPa程度であるが、これに限定されない。前記「プリント配線板成形時温度に対して耐熱性を有し、かつ、例えば、室温等でゴム弾性を示す低弾性の材料から形成される層(エラストマー層)」は、本発明の「分断絶縁層」に相当する。 The dividing layer may be, for example, a layer (elastomer layer) formed of a material that has heat resistance to the temperature at the time of molding a printed wiring board and exhibits rubber elasticity at room temperature or the like. . Examples of the material for forming the elastomer layer include polyimide and thermoplastic elastomer. Among such elastomer layers, those having an elastic modulus smaller than that of the substrate are preferable. With such an elastomer layer, for example, a shift due to stress generated by the above-described difference in linear expansion coefficient can be reduced by deformation of the elastomer layer itself. As a result, when this elastomer layer is used as a dividing layer, it is possible to improve the connection reliability with electronic parts such as the BGA-PKG. The elastic modulus of the elastomer layer is preferably in the range of 3 MPa to 10 GPa under a temperature condition of 15 ° C. to 30 ° C., more preferably 3 GPa to 9 GPa under a temperature condition of 15 ° C. to 30 ° C. It is a range. The elastic modulus of the elastomer layer is, for example, about 3 GPa under a temperature condition of 250 ° C., but is not limited thereto. The “layer formed from a low-elasticity material (elastomer layer) that has heat resistance to a temperature at the time of molding a printed wiring board and exhibits rubber elasticity at room temperature, etc.” Corresponds to “layer”.
前記両電子部品配置面側絶縁層を形成する材料は、絶縁性を有する層である。前記層は、例えば、その弾性率がコア層11aの弾性率より低い層であり、前記エラストマー層であることが好ましい。前記両電子部品配置面側絶縁層として、このような層を用いれば、前記分断層による応力緩和効果に加えて、前記両電子部品配置面側絶縁層全体の変形により、さらに応力緩和効果が得られる。この結果、この層を前記両電子部品配置面側絶縁層として用いた場合には、例えば、前記BGA−PKG等の電子部品との接続信頼性をより向上可能である。また、前記層の弾性率は、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲であることが好ましく、より好ましくは15℃以上30℃以下の温度条件で、3GPa〜9GPaの範囲である。また、前記層の弾性率は、250℃の温度条件で、例えば、3GPa程度であるが、これに限定されない。
The material forming the both electronic component placement surface side insulating layers is an insulating layer. The layer is, for example, a layer whose elastic modulus is lower than that of the
前述の線膨張係数差による変形は、実装される電子部品毎に発生する。このため、各電子部品同士は、プリント配線板を介して相互に影響し合う。この結果、これらの電子部品と前記プリント配線板との接続信頼性は、更に低下することとなる。特に、プリント配線板の表裏同位置にBGA−PKGが実装される場合には、プリント配線板の変形が、プリント配線板の表裏から拘束される。このため、はんだ接合部への影響が大きい。この場合の電子部品との接続信頼性は、片面にBGA−PKGが実装される場合と比較して、例えば、その寿命が半分以下に低下することが知られている。 The deformation due to the difference in linear expansion coefficient described above occurs for each electronic component to be mounted. For this reason, each electronic component mutually influences via a printed wiring board. As a result, the connection reliability between these electronic components and the printed wiring board is further lowered. In particular, when the BGA-PKG is mounted at the same position on the front and back of the printed wiring board, deformation of the printed wiring board is restrained from the front and back of the printed wiring board. For this reason, the influence on a solder joint part is large. It is known that the connection reliability with the electronic component in this case is, for example, that the lifetime is reduced to half or less compared to the case where BGA-PKG is mounted on one side.
ここで、前記プリント配線板の表裏同位置にBGA−PKGが実装される電子装置のプリント配線板に、本発明を適用した一例を、図3に示す。同図において、図面を見やすくするために、前述のプリント配線板10と同一の構成要素に付す符号は、省略している。図示のとおり、このプリント配線板10aでは、基板11aの一方の面(同図において、上側の面)の第2の電子部品配置面側絶縁層11c−1に、電子部品配置領域12−1と、溝13−1とを有する。基板11aの他方の面(同図において、下側の面)の第2の電子部品配置面側絶縁層11c−2に、電子部品配置領域12−2と、溝13−2とを有する。そして、電子部品配置領域12−1の下方の一部が、分断層14−1により上下に分断されている。また、電子部品配置領域12−2の下方の一部が、分断層14−2により上下に分断されている。このようにすれば、分断層14−1および14−2が、例えば、前述のエラストマー層であれば、この層自らの変形により応力を緩和することで、電子部品配置領域12−1に実装されるBGA−PKG12A−1、および電子部品配置領域12−2に実装されるBGA−PKG12A−2と、プリント配線板との接続信頼性を向上させることができる。なお、後述する実施形態2および3についても同様とすることができる。また、本発明のプリント配線板の前記両電子部品配置領域に、電子部品として、前記両BGA−PKGが実装されている状態は、本発明の電子装置の一例(電子装置100a)であるということができる。
Here, FIG. 3 shows an example in which the present invention is applied to a printed wiring board of an electronic device in which BGA-PKG is mounted at the same front and back positions of the printed wiring board. In the figure, in order to make the drawing easy to see, the reference numerals given to the same components as those of the printed
本発明のプリント配線板は特に制限されないが、前記本発明の製造方法により製造することが好ましい。また、前記本発明の製造方法において、前記各工程を行う順序は特に制限されず、どのような順序でもよく、逐次でも同時でもよい。以下、本実施形態のプリント配線板の製造方法の一例を、図1を参照して説明する。 The printed wiring board of the present invention is not particularly limited, but is preferably manufactured by the manufacturing method of the present invention. In the production method of the present invention, the order in which the steps are performed is not particularly limited, and may be any order, and may be sequential or simultaneous. Hereinafter, an example of the manufacturing method of the printed wiring board of this embodiment is demonstrated with reference to FIG.
本実施形態のプリント配線板は、例えば、ビルドアップ(BU:Build Up)工法の要領で、前述の剥離シートを形成することができる。 The printed wiring board of this embodiment can form the above-mentioned peeling sheet in the point of a build-up (BU: Build Up) construction method, for example.
まず、基板11におけるコア層11aとなる配線板の表面で、かつ電子部品配置領域12の下方にあたる部分に、前述の剥離シート14を設置する。または、積層が終了したコア層11aの積層面の一層における電子部品配置領域12の下方にあたる部分に、前述の剥離シート14を積層する。前述の剥離シート14は、予めBGA−PKG12Aのサイズに合わせたサイズで、切り出しておく。そして、前記設置または前記積層時に、コア層11aの表面に形成されている銅箔パターン15を目印にして、設置または積層する。この銅箔パターン15の幅は、例えば、後述のレーザ加工のスポット径と位置決め精度とを足した幅である。
First, the above-described
つぎに、第1の電子部品配置面側絶縁層11bおよび第2の電子部品配置面側絶縁層11cを、前記順序で、コア層11a上に積層する。これらの両電子部品配置面側絶縁層を、その弾性率がコア層11aの弾性率より低い層としてもよく、前述のエラストマー層とするのが好ましい。また、前記両電子部品配置面側絶縁層の弾性率を、前述のようにするのがより好ましい。この積層の際には、前述の両再配線層および前述の両層間配線を形成する。このようにして、前記分断層である剥離シート14により、電子部品配置領域12の一部を、上下に分断する(分断工程)。
Next, the first electronic component placement surface
つぎに、基板11の第2の電子部品配置面側絶縁層11c面に、導体配線を配線して電子部品配置領域12を形成する(電子部品配置領域形成工程)。
Next, the electronic
つぎに、積層された基板11の第2の電子部品配置面側絶縁層11c側からレーザ加工により、溝13を形成する。前記レーザ加工では、銅箔パターン15を目標にすることで、電子部品配置領域12の全周を囲むようにして、コア層11a上面まで形成された溝13を形成する(溝形成工程)。このレーザ加工による溝13の形成と同時に、銅箔パターン15上に積層されている剥離シート14が連続して形成される。このようにして、図1に示す本実施形態のプリント配線板を製造可能である。ただし、本実施形態のプリント配線板10を製造する方法は、この例に限定されない。
Next, the
本実施形態のプリント配線板は、例えば、上記のようにして製造されるため、前記特許文献1に記載の応力緩和用接続媒体を必要としない。このため、例えば、BGA−PKG毎に異なる応力緩和用接続媒体を準備する必要がない。したがって、例えば、製造にかかるコストを低減可能である。また、その製造工程において、例えば、前記応力緩和用接続媒体をプリント配線板またはBGA−PKGに実装しておく必要がないため、それに伴う組み立てコストが不要であり、製造にかかるコストを低減可能である。また、例えば、電子部品の実装後の後加工も不要であるため、製造にかかるコストを低減可能である。
Since the printed wiring board of this embodiment is manufactured as described above, for example, the connection medium for stress relaxation described in
前述のようにして、製造した本実施形態のプリント配線板10の電子部品配置領域12に、BGA−PKG12Aを実装することで、図1(a)に示すように、本発明の電子装置100を製造可能である。ただし、本発明の電子装置を製造する方法は、この例に限定されない。
By mounting the BGA-
本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、例えば、前述のエラストマー層としてもよい。この場合、前記エラストマー層の弾性率は、例えば、前述のとおりである。このエラストマー層は、例えば、前記剥離シートの場合と同様にして、設置または積層可能である。 In the method for manufacturing a printed wiring board according to the present embodiment, the dividing layer may be, for example, the above-described elastomer layer in the dividing step. In this case, the elastic modulus of the elastomer layer is, for example, as described above. This elastomer layer can be installed or laminated in the same manner as the release sheet, for example.
また、本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、空間としてもよい。この空間は、例えば、コア層11a上に第1の電子部品配置面側絶縁層11bとなる絶縁層を途中まで形成し、この絶縁層の分断層に対応する位置を、例えば、薬品を用いて除去する。その後、さらに、絶縁層を積層して、コア層11a上に第1の電子部品配置面側絶縁層11bを積層する。このようにして、前記空間を形成する。
In the printed wiring board manufacturing method of the present embodiment, the dividing line may be a space in the dividing step. In this space, for example, an insulating layer that becomes the first electronic component placement surface
(実施形態2)
本実施形態のプリント配線板について、電子部品として、メモリ等の長手方向を有するBGA−PKGが、前記電子部品配置領域に実装されている状態を例にとり説明する。ただし、本発明のプリント配線板は、電子部品が実装されている状態には、限定されない。また、本発明のプリント配線板の前記電子部品配置領域に、電子部品として、メモリ等の長手方向を有するBGA−PKGが実装されている状態は、本発明の電子装置の一例であるということができる。ただし、本発明のプリント配線板および電子装置は、この例に限定されない。
(Embodiment 2)
The printed wiring board according to the present embodiment will be described by taking as an example a state in which a BGA-PKG having a longitudinal direction such as a memory is mounted as an electronic component in the electronic component arrangement region. However, the printed wiring board of the present invention is not limited to a state where electronic components are mounted. In addition, a state in which BGA-PKG having a longitudinal direction such as a memory is mounted as an electronic component in the electronic component placement region of the printed wiring board of the present invention is an example of the electronic device of the present invention. it can. However, the printed wiring board and the electronic device of the present invention are not limited to this example.
図4に、本実施形態のプリント配線板の一例の構成を示す。図4(a)は、本実施形態のプリント配線板の断面図である。図4(b)は、図4(a)のIII−III方向に見た断面図である。図4(b)における左右方向の矢印は、本実施形態のプリント配線板に実装されるメモリ等のBGA−PKGの長手方向を示す。図4に示すとおり、このプリント配線板20は、複数のエラストマー層24aおよび24bを有する。エラストマー層24aおよび24bは、例えば、前述のプリント配線板成形時温度に対して耐熱性を有し、かつ、例えば、室温等でゴム弾性を示す材料から形成される層であり、例えば、圧縮方向、引張り方向それぞれに変形可能である。エラストマー層24bは、それぞれ、第1の電子部品配置面側絶縁層11bとコア層11aとの間に、溝13に連続して設けられている。エラストマー層24aは、第1の電子部品配置面側絶縁層11bとコア層11aとの間に、エラストマー層24bとは基板11平面と平行方向に、互いに離れて、長手方向を有するBGA−PKG22Aの電子部品配置領域22の長手方向に直交する向きで設けられている。両エラストマー層24bの方が、エラストマー層24aより、その前記長手方向の幅が広い。エラストマー層24aと両エラストマー層24bとの間の部分では、コア層11aと第1の電子部品配置面側絶縁層11bとが積層されて一体をなしている(一体をなす領域)。本実施形態のプリント配線板20では、前記一体をなす領域が、複数である。なお、本実施形態のプリント配線板では、前記分断層は、例えば、剥離シートであってもよい。前記剥離シートは、例えば、前述の耐熱性を有し、かつ、化学的に安定な樹脂を含浸したシートを重ねたものであってもよい。前記樹脂としては、例えば、ポリテトラフルオロエチレン(PTFE:Polytetrafluoroethylene)、ポリイミド等があげられる。
FIG. 4 shows an example of the configuration of the printed wiring board according to the present embodiment. FIG. 4A is a cross-sectional view of the printed wiring board of the present embodiment. FIG.4 (b) is sectional drawing seen in the III-III direction of Fig.4 (a). The left and right arrows in FIG. 4B indicate the longitudinal direction of the BGA-PKG such as a memory mounted on the printed wiring board of the present embodiment. As shown in FIG. 4, the printed
第2の電子部品配置面側絶縁層11c上の電子部品配置領域22には、メモリ等(電子部品)の長手方向を有するBGA−PKG22Aが、はんだ18を介して前記導体配線に電気的に接続されている。再配線層16bおよび再配線層16c、並びに層間配線17bおよび17cにより、BGA−PKG22Aからの電気配線が、再配線される。これにより、前記電気配線が、電子部品配置領域22の下方におけるエラストマー層24aと両エラストマー層24bとの間にまとめて配線されることで、例えば、本実施形態のプリント配線板20とBGA−PKG22Aとの電気的接続が確保されている。これらの以外の構成は、前述のプリント配線板10と同様である。このような構成であれば、メモリ等(電子部品)の長手方向を有するBGA−PKGが、プリント配線板に実装された場合でも、実施形態1と同様に、その接続信頼性を向上させることができる。
In the electronic
本発明者等は、鋭意検討の結果、メモリ等(電子部品)の長手方向を有するBGA−PKGを、プリント配線板に実装する場合でも、プリント配線板を上記のように構成することで、線膨張係数差により発生する応力を緩和して、その接続信頼性を向上させられることを見出した。以下に本発明者等の検討過程を示す。ただし、下記の検討は、本発明を何ら制限するものではない。 As a result of intensive studies, the present inventors have configured the printed wiring board as described above even when the BGA-PKG having the longitudinal direction of the memory or the like (electronic component) is mounted on the printed wiring board. It has been found that the connection reliability can be improved by relaxing the stress generated by the difference in expansion coefficient. The examination process of the present inventors will be described below. However, the following examination does not limit the present invention at all.
メモリ等の長手方向を有するBGA−PKGでは、その電極数が多いため、例えば、前述の実施形態1のように、BGA−PKGの中央部に配線を集めても、BGA−PKG周囲に反り緩和(応力緩和)のスペースを十分に設けられない。ここで、前記層間配線が形成されている領域(層間配線領域)の面積と前記BGA−PKGの投影面積とが、例えば、ほぼ同じとなる場合、プリント配線板と前記BGA−PKGとの電気的接続のための、前記層間配線領域と前記BGA−PKGとが重なる面積を小さくすることで、前記線膨張係数差により発生する応力を緩和する構造を確保する。 Since the BGA-PKG having a longitudinal direction such as a memory has a large number of electrodes, even if wiring is collected at the center of the BGA-PKG as in the first embodiment, for example, the warpage is reduced around the BGA-PKG. A sufficient space for (stress relaxation) cannot be provided. Here, when the area of the interlayer wiring (interlayer wiring area) and the projected area of the BGA-PKG are substantially the same, for example, the electrical connection between the printed wiring board and the BGA-PKG By reducing the area where the interlayer wiring region and the BGA-PKG overlap for connection, a structure that relieves stress generated by the difference in linear expansion coefficient is secured.
前記長手方向を有するBGA−PKGでは、前記線膨張係数差が寸法差となって、より大きく表れる長手方向の両端部の付近の領域に、前記分断層(本実施形態では、エラストマー層24b)を設ける。また、前記両端部付近の領域に設けられた分断層とは、前記基板平面と平行方向に互いに離れて(下駄の歯のように)別の分断層(本実施形態では、エラストマー層24a)を設けることで、前記層間配線領域を確保して前記BGA−PKGの配線数を確保する。これらにより、最も大きな応力が発生する、長手方向の反りによる応力を緩和することが可能となる。
In the BGA-PKG having the longitudinal direction, the split layer (in this embodiment, the
上記のような構造とすることで、BGA−PKGにおける両端中央部からの電極を左右均等に割り振り等長配線とするのに有利である。前記長手方向を有するBGA−PKGが、凸方向または凹方向のどちらに変形しても、前記分断層を中央部のみ、または両端部のみに設けた場合と比較して、前記BGA−PKGの反りの量を小さく抑えて、応力を緩和することができる。 The structure as described above is advantageous in that the electrodes from the center of both ends of the BGA-PKG are evenly allocated to the left and right to form equal length wiring. Even if the BGA-PKG having the longitudinal direction is deformed in either the convex direction or the concave direction, the warpage of the BGA-PKG is compared with the case where the dividing line is provided only in the central part or only at both end parts. The stress can be relieved by keeping the amount of the material small.
本実施形態のプリント配線板は、例えば、以下のようにして製造可能である。すなわち、前記分断工程において、基板11におけるコア層11aとなる配線板の表面で、かつ電子部品配置領域22の下方にあたる部分に、エラストマー層24aおよび両エラストマー層24bを、基板11平面の平行方向に互いに離して設置する。または、積層が終了したコア層11aの積層面の一層における電子部品配置領域22の下方にあたる部分に、前述のエラストマー層24aおよび両エラストマー層24bを積層する。これら以外は、前述の実施形態1と同様にして、本実施形態のプリント配線板を製造可能である。ただし、本実施形態のプリント配線板を製造する方法は、この例に限定されない。
The printed wiring board of this embodiment can be manufactured as follows, for example. That is, in the dividing step, the
本実施形態のプリント配線板は、例えば、上記のようにして製造されるため、実施形態1で示した製造方法と同様に、例えば、製造にかかるコストを低減可能である。 Since the printed wiring board of this embodiment is manufactured as described above, for example, the manufacturing cost can be reduced as in the manufacturing method shown in the first embodiment.
前述のようにして、製造した本実施形態のプリント配線板20の電子部品配置領域22に、メモリ等のBGA−PKG22Aを実装することで、図4(a)に示すように、本発明の電子装置200を製造可能である。ただし、本発明の電子装置を製造する方法は、この例に限定されない。
By mounting the BGA-
本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、例えば、前述の剥離シートとしてもよい。この層は、例えば、前記エラストマー層の場合と同様にして、設置または積層可能である。 In the method for manufacturing a printed wiring board according to the present embodiment, the dividing line may be, for example, the aforementioned release sheet in the dividing step. This layer can be installed or laminated in the same manner as in the case of the elastomer layer, for example.
また、本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、例えば、空間としてもよい。前記空間の形成方法は、例えば、実施形態1で示した形成方法と同様である。 Moreover, in the method for manufacturing a printed wiring board according to the present embodiment, in the dividing step, the dividing line may be a space, for example. The formation method of the space is the same as the formation method shown in the first embodiment, for example.
(実施形態3)
本実施形態のプリント配線板について、電子部品として、その面積が大きく、多くの信号用電極が必要なBGA−PKGが、前記電子部品配置領域に実装されている状態を例にとり説明する。本実施形態のプリント配線板では、前述の実施形態1のプリント配線板構造を、複数互いに隣接して設置し、この隣接して設置されたプリント配線板構造の電子部品配置領域に、跨るように前記BGA−PKGを実装することができる。ただし、本発明のプリント配線板は、電子部品が実装されている状態には、限定されない。また、本発明のプリント配線板の前記電子部品配置領域に、電子部品として、その面積が大きく、多くの信号用電極が必要なBGA−PKGが実装されている状態は、本発明の電子装置の一例であるということができる。ただし、本発明のプリント配線板および電子装置は、この例に限定されない。
(Embodiment 3)
The printed wiring board of the present embodiment will be described by taking as an example a state in which BGA-PKG, which has a large area as an electronic component and requires many signal electrodes, is mounted in the electronic component arrangement region. In the printed wiring board of the present embodiment, a plurality of the printed wiring board structures of the above-described first embodiment are installed adjacent to each other so as to straddle the electronic component placement region of the printed wiring board structure installed adjacently. The BGA-PKG can be mounted. However, the printed wiring board of the present invention is not limited to a state where electronic components are mounted. In addition, in the electronic component placement area of the printed wiring board of the present invention, a state in which BGA-PKG, which has a large area as an electronic component and requires many signal electrodes, is mounted on the electronic component placement area of the printed circuit board of the present invention. It can be said that it is an example. However, the printed wiring board and the electronic device of the present invention are not limited to this example.
図5の断面図に、本実施形態のプリント配線板の一例の構成を示す。図示のとおり、このプリント配線板30は、第2の電子部品配置面側絶縁層11cのコア層11a側とは反対側の面(図5において、上側の面)に、導体配線が配線された電子部品配置領域32aおよび32b(二点鎖線で囲まれた領域)と、電子部品配置領域32aおよび32bの全周を囲むように設けられた溝13とを有する。電子部品配置領域32aおよび32bとの間に設けられている溝13は、前記両電子部品配置領域に共通である。
The cross-sectional view of FIG. 5 shows an example of the configuration of the printed wiring board of the present embodiment. As shown in the figure, in this printed
このプリント配線板30は、複数のエラストマー層34aおよび34bを有する。エラストマー層34aおよび34bは、例えば、前述のプリント配線板成形時温度に対して耐熱性を有し、かつ、例えば、室温等でゴム弾性を示す材料から形成される層であり、例えば、圧縮方向、引張り方向それぞれに変形可能である。エラストマー層34aは、それぞれ、第1の電子部品配置面側絶縁層11bとコア層11aとの間に、溝13に連続して設けられている。エラストマー層34bは、それぞれ、第1の電子部品配置面側絶縁層11bとコア層11aとの間に、共通の溝13に連続して設けられている。なお、本実施形態のプリント配線板では、前記分断層は、例えば、前述の剥離シートであってもよい。前記剥離シートは、例えば、前述の耐熱性を有し、かつ、化学的に安定な樹脂を含浸したシートを重ねたものであってもよい。前記樹脂としては、例えば、ポリテトラフルオロエチレン(PTFE:Polytetrafluoroethylene)、ポリイミド等があげられる。
The printed
第2の電子部品配置面側絶縁層11c上の電子部品配置領域32aおよび32bには、その面積が大きく、多くの信号用電極が必要なBGA−PKG32Aが、はんだ18を介して、前記両電子部品配置領域に跨って、両導体配線に電気的に接続されている。これら以外の構成は、前述のプリント配線板10と同様である。このような構成であれば、その面積が大きく、多くの信号用電極が必要なBGA−PKG32Aが、プリント配線板に実装された場合でも、実施形態1と同様に、その接続信頼性を向上させることができる。
The BGA-
本発明者等は、鋭意検討の結果、その面積が大きく、多くの信号用電極が必要なBGA−PKGを、プリント配線板に実装する場合でも、プリント配線板を上記のように構成することで、線膨張係数差により発生する応力を緩和して、その接続信頼性を向上させられることを見出した。以下に本発明者等の検討過程を示す。ただし、下記の検討は、本発明を何ら制限するものではない。 As a result of intensive studies, the present inventors have configured the printed wiring board as described above even when mounting BGA-PKG, which has a large area and requires many signal electrodes, on the printed wiring board. The present inventors have found that the connection reliability can be improved by relaxing the stress generated by the difference in linear expansion coefficient. The examination process of the present inventors will be described below. However, the following examination does not limit the present invention at all.
BGA等の電子部品が大型化し、多ピンとなる場合、ファンイン構造となる層間配線では、その配線数が制限されてしまう。また、より面積の大きいBGA等の電子部品と、プリント配線板とでは、その線膨張係数差による膨張収縮差がより広がってしまう。これに対して、本実施形態のプリント配線板では、前述の実施形態1と同様の構造を複数個隣接して設け、これらの構造に跨るように電子部品をプリント配線板に実装する。これらにより、前記配線数を確保し、かつ、プリント配線板とBGA−PKGとの線膨張係数差による応力を緩和することができる。 When an electronic component such as a BGA becomes large and has a large number of pins, the number of wirings is limited in an interlayer wiring having a fan-in structure. In addition, in an electronic component such as a BGA having a larger area and a printed wiring board, the expansion / contraction difference due to the difference in linear expansion coefficient is further widened. On the other hand, in the printed wiring board of the present embodiment, a plurality of structures similar to those of the first embodiment are provided adjacent to each other, and electronic components are mounted on the printed wiring board so as to straddle these structures. As a result, the number of wires can be ensured, and the stress due to the difference in coefficient of linear expansion between the printed wiring board and BGA-PKG can be relaxed.
本実施形態のプリント配線板は、例えば、以下のようにして製造可能である。すなわち、前記電子部品配置領域形成工程において、第2の電子部品配置面側絶縁層11c面に電子部品配置領域32aおよび32bを形成する。これら以外は、前述の実施形態1と同様にして、本実施形態のプリント配線板を製造可能である。ただし、本実施形態のプリント配線板を製造する方法は、この例に限定されない。
The printed wiring board of this embodiment can be manufactured as follows, for example. That is, in the electronic component placement region forming step, the electronic
本実施形態のプリント配線板は、例えば、上記のようにして製造されるため、実施形態1で示した製造方法と同様に、例えば、製造にかかるコストを低減可能である。 Since the printed wiring board of this embodiment is manufactured as described above, for example, the manufacturing cost can be reduced as in the manufacturing method shown in the first embodiment.
前述のようにして、製造した本実施形態のプリント配線板30の電子部品配置領域32aおよび32bに跨って、その面積が大きく、多くの信号用電極が必要なBGA−PKG32Aを実装することで、図5に示すように、本発明の電子装置300を製造可能である。ただし、本発明の電子装置を製造する方法は、この例に限定されない。
By mounting the BGA-
本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、例えば、前述の剥離シートとしてもよいし、前述のエラストマー層としてもよい。これらの層は、例えば、実施形態1で示したのと同様に、設置または積層可能である。 In the method for manufacturing a printed wiring board of the present embodiment, in the dividing step, the dividing layer may be, for example, the above-described release sheet or the above-described elastomer layer. These layers can be installed or stacked in the same manner as shown in the first embodiment, for example.
また、本実施形態のプリント配線板の製造方法では、前記分断工程において、前記分断層を、例えば、空間としてもよい。前記空間の形成方法は、例えば、実施形態1で示した形成方法と同様である。 Moreover, in the method for manufacturing a printed wiring board according to the present embodiment, in the dividing step, the dividing line may be a space, for example. The formation method of the space is the same as the formation method shown in the first embodiment, for example.
つぎに、本発明の実施例について説明する。なお、本発明は、下記の実施例によってなんら限定ないし制限されない。 Next, examples of the present invention will be described. The present invention is not limited or restricted by the following examples.
[実施例1]
本発明のプリント配線板を、10層BU基板(板厚:1.6mm)の場合での具体的な実施例として作製する。この10層BU基板は、コア層11aと、第1の電子部品配置面側絶縁層11bと、第2の電子部品配置面側絶縁層11cとが前記順序で積層された構造である。
[Example 1]
The printed wiring board of the present invention is produced as a specific example in the case of a 10-layer BU substrate (plate thickness: 1.6 mm). This 10-layer BU substrate has a structure in which a
〔プリント配線板の作製〕
図1および図2に示すプリント配線板10を作製する。本実施例のプリント配線板10は、コア層11aと、BGAからの配線を引き出すための導体配線(表面配線)が配線された第1の電子部品配置面側絶縁層11bおよび第2の電子部品配置面側絶縁層11cとが積層された構造である。なお、本実施例では、前記BGAからの引き出しが、2層の表層で十分であるとする。
[Production of printed wiring board]
The printed
6層基板(厚さ:約1.2mm)を、コア層11aとする。コア層11a表面には、配線パターンが形成されている。この配線パターンと共に、溝13をレーザ加工で形成する際に、加工限界を確認し、かつ、電子部品配置領域12の下方に剥離シートを設置するための位置決めの目安となる銅箔パターン15を形成しておく。銅箔パターン15は、レーザ加工での加工限界として機能するように、その厚みを35〜40μmの範囲、その幅を1〜3μmの範囲の形状を確保する。
A six-layer substrate (thickness: about 1.2 mm) is used as the
このコア層11aに、銅箔パターン15を目印として、PTFEからなる厚さ5〜10μmの剥離シート14を仮留めして積層する。この方法に代えて、例えば、銅箔付き絶縁体シート(RCC:Resin Coated Copper foil)等の所定位置に、剥離シート14を接着する方法を行ってもよい。
A 5 to 10 μm-
この状態で、コア層11aに、剥離シート14を内在させた、厚さ60μmの第1の電子部品配置面側絶縁層11b(プリント配線板における電子部品面側のビルドアップ層(BU層:Build Up))を積層する。さらに、この第1の電子部品配置面側絶縁層11bに層間配線(ビア)17bを形成し、再配線層(パターン)16bを形成する。つぎに、第2の電子部品配置面側絶縁層11cを通常のBU基板と同様に形成する。このようにすることで、厚さ約1.6mmの10層BU基板を得る。
In this state, the first electronic component placement surface
10層BU基板を形成した後に、改めてレーザ加工により、電子部品配置領域12の全周を囲むように溝13を形成する。前記レーザ加工に際しては、予めコア層11aの表層に形成しておいた銅箔パターン15上を加工することで、第1の電子部品配置面側絶縁層11bの下方に積層した剥離シート14と、電子部品配置領域12の全周を囲む溝13とを有する、本実施例のプリント配線板10を作製する。
After the 10-layer BU substrate is formed, the
以上のとおり、本発明のプリント配線板は、単純な構成で、電子部品等との接続信頼性を向上させることができる。このため、例えば、特にセラミックBGA(Ball Grid Array)等の電子部品と、有機基板のように線膨張係数差の大きい電子部品との組み合わせにおいても、その接続信頼性を向上させることができる。また、例えば、電子部品をプリント配線板表裏両面に実装する場合のように、複雑な応力を受けて拘束される場合においても、前述のとおり、前記線膨張係数差による影響を限定することができるため、プリント配線板表裏の電子部品からの影響(応力)が緩和される。この結果、接続信頼性を向上させることができる。従って、本発明のプリント配線板を用いた電子装置は、その接続信頼性が高い。このような電子装置の用途は限定されず、広い分野に適用可能である。 As described above, the printed wiring board of the present invention can improve the connection reliability with electronic components or the like with a simple configuration. For this reason, for example, the connection reliability can be improved even in a combination of an electronic component such as a ceramic BGA (Ball Grid Array) and an electronic component such as an organic substrate having a large difference in linear expansion coefficient. Further, for example, even when electronic components are constrained by being subjected to complex stress as in the case of mounting on both front and back sides of a printed wiring board, the influence due to the difference in linear expansion coefficient can be limited as described above. Therefore, the influence (stress) from the electronic components on the front and back of the printed wiring board is alleviated. As a result, connection reliability can be improved. Therefore, the electronic device using the printed wiring board of the present invention has high connection reliability. Applications of such electronic devices are not limited and can be applied to a wide range of fields.
上記の実施形態の一部または全部は、以下の付記のようにも記載しうるが、以下には限定されない。 A part or all of the above embodiment can be described as in the following supplementary notes, but is not limited to the following.
(付記1)基板の少なくとも一方の面に、導体配線が配線された電子部品配置領域と、前記電子部品配置領域の全周を囲むように設けられた溝とを有し、
さらに、分断層を有し、
前記基板の前記電子部品配置領域の下方の一部が、前記分断層により上下に分断されていることを特徴とするプリント配線板。
(Additional remark 1) It has the electronic component arrangement | positioning area | region by which conductor wiring was wired in the at least one surface of a board | substrate, and the groove | channel provided so that the perimeter of the said electronic component arrangement | positioning area might be enclosed,
In addition, it has a dividing fault,
A printed wiring board, wherein a part of the substrate below the electronic component placement region is divided vertically by the dividing layer.
(付記2)前記分断層が、分断絶縁層を含み、
前記分断絶縁層の弾性率が、前記基板の弾性率より低いことを特徴とする付記1に記載のプリント配線板。
(Appendix 2) The dividing fault includes a divided insulating layer,
The printed wiring board according to
(付記3)前記分断層が、空間を含むことを特徴とする付記1または2に記載のプリント配線板。
(Additional remark 3) The printed wiring board of
(付記4)前記基板が、コア層と電子部品配置面側絶縁層とを含み、
前記電子部品配置面側絶縁層は、前記コア層の少なくとも一方の面に設けられ、
少なくとも一方の前記電子部品配置面側絶縁層の前記コア層側とは反対側の面に、前記電子部品配置領域と、前記溝とを有し、
前記電子部品配置面側絶縁層の弾性率が、前記コア層の弾性率より低いことを特徴とする付記1から3のいずれかに記載のプリント配線板。
(Additional remark 4) The said board | substrate contains a core layer and an electronic component arrangement surface side insulating layer,
The electronic component placement surface side insulating layer is provided on at least one surface of the core layer,
On the surface opposite to the core layer side of the at least one electronic component placement surface side insulating layer, the electronic component placement region and the groove are provided.
4. The printed wiring board according to any one of
(付記5)前記分断絶縁層の弾性率が、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲であることを特徴とする付記2から4のいずれかに記載のプリント配線板。
(Supplementary note 5) The printed wiring board according to any one of
(付記6)前記電子部品配置面側絶縁層の弾性率が、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲であることを特徴とする付記4または5に記載のプリント配線板。 (Appendix 6) The printed wiring board according to appendix 4 or 5, wherein an elastic modulus of the electronic component placement surface side insulating layer is in a range of 3 MPa to 10 GPa under a temperature condition of 15 ° C. or higher and 30 ° C. or lower. .
(付記7)前記分断層が、前記溝に連続して設けられていることを特徴とする付記1から6のいずれかに記載のプリント配線板。
(Supplementary note 7) The printed wiring board according to any one of
(付記8)前記分断層が、複数であり、
前記複数の分断層が、前記基板平面と平行方向に互いに離れて設けられていることを特徴とする付記1から7のいずれかに記載のプリント配線板。
(Appendix 8) There are a plurality of dividing faults,
The printed wiring board according to any one of
(付記9)前記電子部品配置領域が、複数であり、
前記複数の電子部品配置領域に跨って、前記電子部品を実装可能であることを特徴とする付記1から8のいずれかに記載のプリント配線板。
(Additional remark 9) The said electronic component arrangement | positioning area | region is plurality,
The printed wiring board according to any one of
(付記10)基板の電子部品配置領域の下方の一部に分断層を形成して、前記一部を前記分断層により上下に分断する分断工程と、
前記基板の少なくとも一方の面に、導体配線が配線された前記電子部品配置領域を形成する電子部品配置領域形成工程と、
前記基板における電子部品が配置される面に、前記電子部品配置領域の全周を囲むように溝を形成する溝形成工程とを含むことを特徴とするプリント配線板の製造方法。
(Supplementary Note 10) A dividing step of forming a dividing line in a part below the electronic component placement region of the substrate and dividing the part up and down by the dividing line;
An electronic component placement region forming step for forming the electronic component placement region in which conductor wiring is wired on at least one surface of the substrate;
A method of manufacturing a printed wiring board, comprising: a groove forming step of forming a groove so as to surround the entire circumference of the electronic component arrangement region on a surface of the substrate on which the electronic component is arranged.
(付記11)前記分断工程において、
前記分断層に、その弾性率が前記基板の弾性率より低い分断絶縁層を含ませることを特徴とする付記10に記載のプリント配線板の製造方法。
(Appendix 11) In the dividing step,
The method for manufacturing a printed wiring board according to
(付記12)前記分断工程において、
前記分断層に、空間を含ませることを特徴とする付記10または11に記載のプリント配線板の製造方法。
(Supplementary note 12) In the dividing step,
12. The method for manufacturing a printed wiring board according to
(付記13)前記基板が、コア層と、その弾性率が前記コア層の弾性率より低い電子部品配置面側絶縁層とを含み、
前記電子部品配置面側絶縁層は、前記コア層の少なくとも一方の面に設けられ、
前記電子部品配置領域形成工程において、
少なくとも一方の前記電子部品配置面側絶縁層の前記コア層側とは反対側の面に、前記電子部品配置領域を形成し、
前記溝形成工程において、
前記電子部品配置面側絶縁層における電子部品が配置される面に、前記溝を形成することを特徴とする付記10から12のいずれかに記載のプリント配線板の製造方法。
(Additional remark 13) The said board | substrate contains a core layer and the electronic component arrangement | positioning surface side insulating layer whose elastic modulus is lower than the elastic modulus of the said core layer,
The electronic component placement surface side insulating layer is provided on at least one surface of the core layer,
In the electronic component placement region forming step,
Forming the electronic component placement region on a surface opposite to the core layer side of at least one of the electronic component placement surface side insulating layers;
In the groove forming step,
13. The method for manufacturing a printed wiring board according to any one of
(付記14)前記分断工程において、
前記分断絶縁層の弾性率を、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲とすることを特徴とする付記11から13のいずれかに記載のプリント配線板の製造方法。
(Supplementary Note 14) In the dividing step,
14. The method for manufacturing a printed wiring board according to any one of
(付記15)前記電子部品配置面側絶縁層の弾性率が、15℃以上30℃以下の温度条件で、3MPa〜10GPaの範囲であることを特徴とする付記13または14に記載のプリント配線板の製造方法。
(Supplementary note 15) The printed wiring board according to
(付記16)前記分断工程において、
前記分断層を、前記溝に連続して形成することを特徴とする付記10から15のいずれかに記載のプリント配線板の製造方法。
(Supplementary Note 16) In the dividing step,
16. The method for manufacturing a printed wiring board according to any one of
(付記17)前記分断工程において、
前記分断層を、複数とし、
前記複数の分断層を、前記基板平面と平行方向に互いに離して形成することを特徴とする付記10から16のいずれかに記載のプリント配線板の製造方法。
(Supplementary Note 17) In the dividing step,
A plurality of the dividing faults,
The method for manufacturing a printed wiring board according to any one of
(付記18)前記電子部品配置領域形成工程において、
前記電子部品配置領域を、複数箇所形成することを特徴とする付記10から17のいずれかに記載のプリント配線板の製造方法。
(Supplementary Note 18) In the electronic component arrangement region forming step,
The method for manufacturing a printed wiring board according to any one of
(付記19)プリント配線板と、電子部品とを含み、
前記プリント配線板が、付記1から9のいずれかに記載のプリント配線板、または付記10から18のいずれかに記載の製造方法により製造されたプリント配線板であり、
前記電子部品が、前記電子部品配置領域に実装されていることを特徴とする電子装置。
(Additional remark 19) A printed wiring board and an electronic component are included,
The printed wiring board is a printed wiring board according to any one of
The electronic device, wherein the electronic component is mounted in the electronic component placement region.
10、10a、20、30 プリント配線板
11、11a 基板
11a コア層
11b 第1の電子部品配置面側絶縁層(電子部品配置面側絶縁層)
11c、11c−1、11c−2 第2の電子部品配置面側絶縁層(電子部品配置面側絶縁層)
12、12−1、12−2、22、32a、32b 電子部品配置領域
12A、12A−1、12A−2、22A、32A BGA−PKG(電子部品)
13、13−1、13−2 溝
14、14−1、14−2 剥離シート(分断層)
15 レーザ加工限界マークとしての銅箔パターン
16b、16c 再配線層
17b、17c 層間配線
18 はんだ
24a、24b、34a、34b エラストマー層(分断層)
100、100a、200、300 電子装置
101 プリント配線板
102 BGA
111 はんだ
10, 10a, 20, 30 Printed
11c, 11c-1, 11c-2 Second electronic component placement surface side insulation layer (electronic component placement surface side insulation layer)
12, 12-1, 12-2, 22, 32a, 32b Electronic
13, 13-1, 13-2
15
100, 100a, 200, 300
111 solder
Claims (10)
さらに、分断層を有し、
前記基板の前記電子部品配置領域において、前記導体配線に、はんだを介して電子部品を電気的に接続することが可能であり、
前記基板の前記電子部品配置領域の下方の一部が、前記分断層により上下に分断されていることを特徴とするプリント配線板。 On at least one surface of the substrate, an electronic component placement region in which conductor wiring is wired, and a groove provided so as to surround the entire circumference of the electronic component placement region,
In addition, it has a dividing fault,
In the electronic component placement region of the substrate, it is possible to electrically connect electronic components to the conductor wiring via solder ,
A printed wiring board, wherein a part of the substrate below the electronic component placement region is divided vertically by the dividing layer.
前記分断絶縁層の弾性率が、前記基板の弾性率より低いことを特徴とする請求項1記載のプリント配線板。 The dividing fault includes a dividing insulating layer;
The printed wiring board according to claim 1, wherein an elastic modulus of the divided insulating layer is lower than an elastic modulus of the substrate.
前記電子部品配置面側絶縁層は、前記コア層の少なくとも一方の面に設けられ、
少なくとも一方の前記電子部品配置面側絶縁層の前記コア層側とは反対側の面に、前記電子部品配置領域と、前記溝とを有し、
前記電子部品配置面側絶縁層の弾性率が、前記コア層の弾性率より低いことを特徴とする請求項1から3のいずれか一項に記載のプリント配線板。 The substrate includes a core layer and an electronic component placement surface side insulating layer,
The electronic component placement surface side insulating layer is provided on at least one surface of the core layer,
On the surface opposite to the core layer side of the at least one electronic component placement surface side insulating layer, the electronic component placement region and the groove are provided.
4. The printed wiring board according to claim 1, wherein an elastic modulus of the electronic component placement surface side insulating layer is lower than an elastic modulus of the core layer. 5.
前記複数の分断層が、前記基板平面と平行方向に互いに離れて設けられていることを特徴とする請求項1から7のいずれか一項に記載のプリント配線板。 The dividing fault is plural,
The printed wiring board according to claim 1, wherein the plurality of dividing lines are provided apart from each other in a direction parallel to the substrate plane.
前記基板の少なくとも一方の面に、はんだを介して電子部品を電気的に接続することが可能な導体配線が配線された前記電子部品配置領域を形成する電子部品配置領域形成工程と、
前記基板における電子部品が配置される面に、前記電子部品配置領域の全周を囲むように溝を形成する溝形成工程とを含むことを特徴とするプリント配線板の製造方法。 A dividing step of forming a dividing line in a part below the electronic component placement region of the substrate and dividing the part up and down by the dividing line;
An electronic component placement region forming step for forming the electronic component placement region in which conductor wiring capable of electrically connecting electronic components via solder is formed on at least one surface of the substrate;
A method of manufacturing a printed wiring board, comprising: a groove forming step of forming a groove so as to surround the entire circumference of the electronic component arrangement region on a surface of the substrate on which the electronic component is arranged.
前記プリント配線板が、請求項1から8のいずれか一項に記載のプリント配線板、または請求項9記載の製造方法により製造されたプリント配線板であり、
前記電子部品が、前記電子部品配置領域に実装されていることを特徴とする電子装置。 Including printed wiring boards and electronic components,
The printed wiring board is a printed wiring board according to any one of claims 1 to 8, or a printed wiring board manufactured by the manufacturing method according to claim 9,
The electronic device, wherein the electronic component is mounted in the electronic component placement region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084631A JP5578348B2 (en) | 2010-03-31 | 2010-03-31 | Printed wiring board, method for manufacturing printed wiring board, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084631A JP5578348B2 (en) | 2010-03-31 | 2010-03-31 | Printed wiring board, method for manufacturing printed wiring board, and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216743A JP2011216743A (en) | 2011-10-27 |
JP5578348B2 true JP5578348B2 (en) | 2014-08-27 |
Family
ID=44946174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010084631A Expired - Fee Related JP5578348B2 (en) | 2010-03-31 | 2010-03-31 | Printed wiring board, method for manufacturing printed wiring board, and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5578348B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6673773B2 (en) * | 2016-07-28 | 2020-03-25 | 京セラ株式会社 | Wiring board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547842A (en) * | 1991-08-21 | 1993-02-26 | Hitachi Ltd | Semiconductor device |
JP2000216550A (en) * | 1999-01-25 | 2000-08-04 | Oki Electric Ind Co Ltd | Laminate printed wiring board |
-
2010
- 2010-03-31 JP JP2010084631A patent/JP5578348B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011216743A (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6669248B2 (en) | Circuit module | |
KR20140118908A (en) | Wiring substrate | |
US10504829B2 (en) | Semiconductor package and semiconductor module including the same | |
JPWO2010050087A1 (en) | Multilayer semiconductor device and manufacturing method thereof | |
JP2009147165A (en) | Semiconductor device | |
KR20170014958A (en) | Semiconductor package and method of manufacturing the same | |
WO2014175133A1 (en) | Semiconductor device and method for manufacturing same | |
TWI518878B (en) | Laminated type electronic device and manufacturing method thereof | |
JP6537815B2 (en) | Semiconductor package and method of manufacturing the same | |
KR101139084B1 (en) | Multilayer printed circuit board and method of making same | |
JP2012209432A (en) | Semiconductor device built-in substrate module and mounting structure of the same, and method of manufacturing semiconductor device built-in substrate module | |
JP2019140226A (en) | Circuit board, manufacturing method thereof, and electronic device | |
JP5167801B2 (en) | Wiring board and method for manufacturing wiring board | |
JP5578348B2 (en) | Printed wiring board, method for manufacturing printed wiring board, and electronic device | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
KR101483874B1 (en) | Printed Circuit Board | |
JP2014090147A (en) | Wiring board and packaging structure employing the same | |
JP6469441B2 (en) | Multilayer wiring board | |
JP2010199386A (en) | Semiconductor device | |
JP6361145B2 (en) | Wiring board | |
JP5533953B2 (en) | Wiring board | |
JP5955124B2 (en) | Wiring board | |
JP2017152448A (en) | Multi-piece wiring board | |
JP6798895B2 (en) | Wiring board | |
JP4899548B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140417 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |