JP5571646B2 - Semiconductor package substrate and manufacturing method thereof - Google Patents

Semiconductor package substrate and manufacturing method thereof Download PDF

Info

Publication number
JP5571646B2
JP5571646B2 JP2011250264A JP2011250264A JP5571646B2 JP 5571646 B2 JP5571646 B2 JP 5571646B2 JP 2011250264 A JP2011250264 A JP 2011250264A JP 2011250264 A JP2011250264 A JP 2011250264A JP 5571646 B2 JP5571646 B2 JP 5571646B2
Authority
JP
Japan
Prior art keywords
substrate
layer
metal layer
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011250264A
Other languages
Japanese (ja)
Other versions
JP2013105968A (en
Inventor
祐亮 川合
吉伸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2011250264A priority Critical patent/JP5571646B2/en
Publication of JP2013105968A publication Critical patent/JP2013105968A/en
Application granted granted Critical
Publication of JP5571646B2 publication Critical patent/JP5571646B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を搭載する半導体パッケージ用の基板及びその製造方法に関する。   The present invention relates to a substrate for a semiconductor package on which a semiconductor element is mounted and a method for manufacturing the same.

電力制御を行ういわゆるパワー半導体や、ＬＥＤ等の発光素子等、動作時に高温となる半導体素子を搭載するための基板として、セラミック基板が知られている。セラミック基板は、紙フェノール基板等の樹脂基板と比較して高い耐熱性及び熱伝導性を有している。高い耐熱性を有しているため、半導体素子の動作に伴って加熱されても変形し難い。また、高い熱伝導性を有しているため、半導体素子から発生した熱を外部に速やかに放熱することができる。   Ceramic substrates are known as substrates for mounting so-called power semiconductors that perform power control and semiconductor elements that become high temperature during operation, such as light emitting elements such as LEDs. The ceramic substrate has higher heat resistance and thermal conductivity than a resin substrate such as a paper phenol substrate. Since it has high heat resistance, it is difficult to be deformed even when heated with the operation of the semiconductor element. Moreover, since it has high thermal conductivity, heat generated from the semiconductor element can be quickly radiated to the outside.

セラミック基板の放熱を促進するために、セラミック基板にヒートシンクを設ける場合がある。例えば、特許文献１においては、ＬＴＣＣ（Low-temperature Co-fired Ceramics、低温同時焼成セラミックス）基板に金属材料からなるヒートシンクを接合させている。   In order to promote heat dissipation of the ceramic substrate, a heat sink may be provided on the ceramic substrate. For example, in Patent Document 1, a heat sink made of a metal material is bonded to an LTCC (Low-temperature Co-fired Ceramics) substrate.

ＬＴＣＣ基板とヒートシンクを接合させる手段として、特許文献１では、ガラス粒子と金属粒子とを有機バインダに練り込んだ混合ペーストを用いている。ＬＴＣＣ基板とヒートシンクの間に混合ペーストを挟み込んだ積層体を形成してこれを焼成する。ＬＴＣＣ基板は、アルミナにガラス系材料を加えた、いわゆるガラスセラミックスから構成されており、焼成の際に、ＬＴＣＣ基板と混合ペーストとの界面において、ＬＴＣＣ基板中のガラス成分と混合ペースト中のガラス成分とが溶融して混ざり合う。この混ざり合ったガラス成分によってＬＴＣＣ基板と混合ペーストが接合される。また、混合ペーストとヒートシンクとの界面において、混合ペースト中の金属とヒートシンク中の金属とが溶解して混ざり合い、合金を形成する。このようにして、混合ペーストを介してヒートシンクとＬＴＣＣ基板とが接合される。   As a means for joining the LTCC substrate and the heat sink, in Patent Document 1, a mixed paste in which glass particles and metal particles are kneaded into an organic binder is used. A laminated body in which the mixed paste is sandwiched between the LTCC substrate and the heat sink is formed and fired. The LTCC substrate is made of so-called glass ceramics in which a glass-based material is added to alumina. At the time of firing, the glass component in the LTCC substrate and the glass component in the mixed paste at the interface between the LTCC substrate and the mixed paste. And melt and mix. The LTCC substrate and the mixed paste are joined by the mixed glass component. In addition, at the interface between the mixed paste and the heat sink, the metal in the mixed paste and the metal in the heat sink are melted and mixed to form an alloy. In this way, the heat sink and the LTCC substrate are bonded via the mixed paste.

また、ヒートシンクの材料として、金属材料の代わりに、９６％アルミナ（Ａｌ2Ｏ3）等のガラスセラミックスを用いる場合がある。この場合、ＬＴＣＣ基板とヒートシンクとの接合にガラス成分を含む無機系接着剤を用いることがある。ＬＴＣＣ基板とヒートシンクとの間に無機系接着剤を挟んで焼成すると、ＬＴＣＣ基板中のガラス成分と無機系接着剤中のガラス成分とが溶融して混ざり合う。同様にして、ヒートシンクのガラス成分と無機系接着剤中のガラス成分とが溶融して混ざり合う。その結果、ＬＴＣＣ基板とヒートシンクとが接合される。 Further, as a heat sink material, glass ceramics such as 96% alumina (Al 2 O 3 ) may be used instead of a metal material. In this case, an inorganic adhesive containing a glass component may be used for joining the LTCC substrate and the heat sink. When the inorganic adhesive is sandwiched between the LTCC substrate and the heat sink, the glass component in the LTCC substrate and the glass component in the inorganic adhesive are melted and mixed. Similarly, the glass component of the heat sink and the glass component in the inorganic adhesive are melted and mixed. As a result, the LTCC substrate and the heat sink are joined.

特開２０１０−５１６０５１号公報JP 2010-516051 A

ところで、基板の放熱を促進するという性質上、ヒートシンクの材料は、熱伝導率の高い材料であることが好ましい。このような高熱伝導性の材料として、高純度の（例えば、純度が９９％以上の）アルミナ、窒化アルミニウムや炭化珪素等の絶縁性セラミック材料が挙げられる。これらのセラミック材料は、ガラス成分を含まない、または殆ど含まない。したがって、無機系接着剤を用いても、上述のようなガラス成分同士の混ざり合いが十分に起こらない。また、混合ペーストを用いた場合であっても、これらのセラミック材料は金属材料を含まないか、含んでいてもセラミック材料の融点や分解温度が高いため金属同士の溶解が起こり難く、合金が殆ど生成されない。このように、高熱伝導性の材料をヒートシンクとして使おうとすると、従来の接合手法では接合が困難になるという課題があった。   By the way, it is preferable that the material of the heat sink is a material having high thermal conductivity because of the property of promoting the heat dissipation of the substrate. Examples of such a high thermal conductivity material include high-purity (for example, a purity of 99% or higher) alumina, aluminum nitride, silicon carbide, and other insulating ceramic materials. These ceramic materials contain little or no glass component. Therefore, even if an inorganic adhesive is used, the mixing of the glass components as described above does not occur sufficiently. Moreover, even when mixed paste is used, these ceramic materials do not contain metal materials, or even if they are contained, the melting point and decomposition temperature of the ceramic materials are high, so that it is difficult for metals to dissolve and almost all alloys are used. Not generated. Thus, when trying to use a material with high thermal conductivity as a heat sink, there has been a problem that it becomes difficult to join by the conventional joining method.

本発明の一つの態様は、半導体パッケージ用基板に関するものである。当該基板は、ヒートシンクと、前記ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層と、前記金属層に積層されるとともに、半導体素子に接続される配線が形成された基板と、を備える。さらに、前記金属層と前記基板が、大気雰囲気で焼成されることによって接合される。   One aspect of the present invention relates to a semiconductor package substrate. The substrate includes a heat sink, a metal layer including a first sputter layer formed by sputtering the heat sink, and a wiring connected to the semiconductor element while being stacked on the metal layer. A substrate. Further, the metal layer and the substrate are bonded together by firing in an air atmosphere.

また、上記発明において、前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層が形成されていることが好適である。   Moreover, in the said invention, it is suitable for the said metal layer to be formed so that the thickness of the said metal layer may become thinner than the thickness of the said heat sink and the said board | substrate.

また、上記発明において、前記基板はＬＴＣＣ基板であって、前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることが好適である。   In the above invention, it is preferable that the substrate is an LTCC substrate, and the heat sink is made of silicon carbide, aluminum nitride, or beryllia.

また、上記発明において、前記金属層は、前記第１のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。   In the above invention, it is preferable that the metal layer includes an intermediate layer that is stacked on the first sputter layer and is in contact with the substrate.

また、上記発明において、前記金属層は、前記第１のスパッタ層に対してスパッタリングを行うことにより形成される第２のスパッタ層と、前記第２のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。   In the above invention, the metal layer is laminated on the second sputtered layer by sputtering the first sputtered layer, and is in contact with the substrate. It is preferred to include an intermediate layer.

また、本発明の一つの態様は、半導体パッケージ用基板に関するものである。当該基板は、ヒートシンクと、前記ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層と、前記金属層に積層される無機接着剤層と、前記無機接着剤層に積層されるとともに、半導体素子に接続される配線が形成された基板と、を含む積層体を備える。さらに、前記基板は予め単独で焼成され、前記ヒートシンクと、前記金属層と、前記無機接着剤層と、焼成後の前記基板が順に積層される。さらに、前記順に積層された積層体が圧着され、前記圧着された積層体が大気雰囲気で焼成されることにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板が接合される。   Another embodiment of the present invention relates to a semiconductor package substrate. The substrate includes a heat sink, a metal layer including a first sputtered layer formed by sputtering the heat sink, an inorganic adhesive layer laminated on the metal layer, and the inorganic adhesive layer. And a substrate including a substrate on which wiring connected to the semiconductor element is formed. Further, the substrate is fired alone in advance, and the heat sink, the metal layer, the inorganic adhesive layer, and the fired substrate are sequentially laminated. Furthermore, the laminated body laminated in the order is pressure-bonded, and the pressure-bonded laminated body is fired in an air atmosphere, so that the metal layer, the inorganic adhesive layer, the inorganic adhesive layer, and the substrate are joined. The

また、本発明の一つの態様は、半導体パッケージ用基板の製造方法に関するものである。当該方法では、ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、前記金属層に、半導体素子に接続される配線が形成された基板を積層し、前記ヒートシンク、前記金属層及び前記基板が積層された積層体を大気雰囲気で焼成することにより、前記金属層と前記基板を接合する。   Another embodiment of the present invention relates to a method for manufacturing a semiconductor package substrate. In the method, a metal layer including a first sputtered layer formed by performing sputtering on the heat sink is formed on the heat sink, and a wiring connected to a semiconductor element is formed on the metal layer. A substrate is laminated, and the laminate in which the heat sink, the metal layer, and the substrate are laminated is fired in an air atmosphere, thereby joining the metal layer and the substrate.

また、上記発明において、前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層を形成することが好適である。   Moreover, in the said invention, it is suitable to form the said metal layer so that the thickness of the said metal layer may become thinner than the thickness of the said heat sink and the said board | substrate.

また、上記発明において、前記基板はＬＴＣＣ基板であって、前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることが好適である。   In the above invention, it is preferable that the substrate is an LTCC substrate, and the heat sink is made of silicon carbide, aluminum nitride, or beryllia.

また、上記発明において、前記金属層は、前記第１のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。   In the above invention, it is preferable that the metal layer includes an intermediate layer that is stacked on the first sputter layer and is in contact with the substrate.

また、上記発明において、前記金属層は、前記第１のスパッタ層に対してスパッタリングを行うことにより形成される第２のスパッタ層と、前記第２のスパッタ層に積層されるとともに前記基板に接する中間層を含むことが好適である。   In the above invention, the metal layer is laminated on the second sputtered layer by sputtering the first sputtered layer, and is in contact with the substrate. It is preferred to include an intermediate layer.

また、本発明の一つの態様は、半導体パッケージ用基板の製造方法に関するものである。当該方法では、半導体素子に接続される配線が形成された基板を、予め単独で焼成する。さらに、ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、前記金属層に無機接着剤層を積層し、前記無機接着剤層に、焼成後の前記基板を積層し、前記ヒートシンク、前記金属層、前記無機接着剤層及び焼成後の前記基板が積層された積層体を圧着する。さらに、前記圧着された積層体を大気雰囲気で焼成することにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板を接合する。   Another embodiment of the present invention relates to a method for manufacturing a semiconductor package substrate. In this method, the substrate on which the wiring connected to the semiconductor element is formed is baked alone in advance. Furthermore, a metal layer including a first sputter layer formed by performing sputtering on the heat sink is formed on the heat sink, an inorganic adhesive layer is laminated on the metal layer, and the inorganic adhesive layer Then, the fired substrate is laminated, and the laminate in which the heat sink, the metal layer, the inorganic adhesive layer, and the fired substrate are laminated is pressure-bonded. Furthermore, the metal layer, the inorganic adhesive layer, the inorganic adhesive layer, and the substrate are bonded by firing the pressure-bonded laminate in an air atmosphere.

本発明によれば、従来、基板との接合が困難であった材料の接合が可能となる。   According to the present invention, it is possible to bond materials that were conventionally difficult to bond to a substrate.

本実施の形態に係る半導体パッケージ用基板の構成を例示する斜視図である。It is a perspective view which illustrates the composition of the substrate for semiconductor packages concerning this embodiment. 本実施の形態に係る半導体パッケージ用基板の構成を例示する断面図である。It is sectional drawing which illustrates the structure of the substrate for semiconductor packages which concerns on this Embodiment. 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。It is sectional drawing which illustrates the structure of another example of the substrate for semiconductor packages which concerns on this Embodiment. 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。It is sectional drawing which illustrates the structure of another example of the substrate for semiconductor packages which concerns on this Embodiment. 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。It is sectional drawing which illustrates the structure of another example of the substrate for semiconductor packages which concerns on this Embodiment. 本実施の形態に係る半導体パッケージ用基板の別例の構成を例示する断面図である。It is sectional drawing which illustrates the structure of another example of the substrate for semiconductor packages which concerns on this Embodiment.

本実施の形態に係る半導体パッケージ用基板を、図１に例示する。半導体パッケージ用基板１０は、ヒートシンク１２と、金属層５０と、配線基板１６とを含んで構成されている。   A semiconductor package substrate according to the present embodiment is illustrated in FIG. The semiconductor package substrate 10 includes a heat sink 12, a metal layer 50, and a wiring substrate 16.

配線基板１６は、半導体素子１８（図２参照）を搭載するための基板である。半導体素子１８から発生する熱を速やかに逃がすために、配線基板１６は放熱性の高い材料から構成されていることが好適である。また、熱による変形を防ぐために、配線基板１６は耐熱性の高い材料から形成されていることが好適である。例えば、配線基板１６はセラミック基板から構成されていることが好適である。加えて、セラミック基板の中でも、導体抵抗の低い銀（Ａｇ）や銅（Ｃｕ）等の金属材料を配線として用いることが可能な、ＬＴＣＣ（Low-temperature Co-fired Ceramics、低温同時焼成セラミックス）を配線基板１６として使用することが更に好適である。   The wiring board 16 is a board for mounting the semiconductor element 18 (see FIG. 2). In order to quickly release the heat generated from the semiconductor element 18, it is preferable that the wiring substrate 16 is made of a material having high heat dissipation. In order to prevent deformation due to heat, the wiring board 16 is preferably formed of a material having high heat resistance. For example, the wiring board 16 is preferably composed of a ceramic substrate. In addition, among the ceramic substrates, LTCC (Low-temperature Co-fired Ceramics), which can use metal materials such as silver (Ag) and copper (Cu) with low conductor resistance as wiring, is used. It is more preferable to use it as the wiring board 16.

配線基板１６は、半導体素子１８に接続される配線２０が形成されている。例えば図１及び図２においては、配線基板１６から露出した表層配線２２と、配線基板１６内に設けられた内層配線２４が形成されている。このような多層の配線構造を形成するために、配線パターンが印刷されたシートを積層することで配線基板１６を構成してもよい。例えば図２では、３層のシート２６Ａ、２６Ｂ、２６Ｃから配線基板１６を構成している。   On the wiring board 16, wiring 20 connected to the semiconductor element 18 is formed. For example, in FIGS. 1 and 2, the surface layer wiring 22 exposed from the wiring substrate 16 and the inner layer wiring 24 provided in the wiring substrate 16 are formed. In order to form such a multilayer wiring structure, the wiring substrate 16 may be configured by laminating sheets on which wiring patterns are printed. For example, in FIG. 2, the wiring board 16 is composed of three layers of sheets 26A, 26B, and 26C.

また、配線基板１６は、半導体素子１８を外部の衝撃から守るパッケージとしての機能を果たすために、所定の厚さを備えていることが好適である。例えば、配線基板１６を構成するシート一層当たり１２．５μｍ以上２００μｍ以下の厚さを備えていることが好適である。   In addition, the wiring board 16 preferably has a predetermined thickness in order to function as a package that protects the semiconductor element 18 from external impacts. For example, it is preferable to provide a thickness of 12.5 μm or more and 200 μm or less per sheet constituting the wiring board 16.

さらに、図２に記載されているように、配線基板１６の上層のシート２６Ｃ及び中間層のシート２６Ｂに、半導体素子１８を配置可能なキャビティ２８を形成してもよい。キャビティ２８内に半導体素子１８を配置した後、樹脂等を充填することで、半導体素子１８を封止することが可能となる。   Further, as illustrated in FIG. 2, a cavity 28 in which the semiconductor element 18 can be disposed may be formed in the upper sheet 26 </ b> C and the intermediate sheet 26 </ b> B of the wiring substrate 16. After the semiconductor element 18 is disposed in the cavity 28, the semiconductor element 18 can be sealed by filling with resin or the like.

また、半導体素子１８が配置される配置面３０に、半導体素子１８の熱を外部に逃がすためのサーマルビア３２を形成してもよい。図２においては配線基板１６の下層のシート２６Ａを厚さ方向（Ｚ軸方向）に貫通するようにサーマルビア３２を形成している。   Further, a thermal via 32 for releasing the heat of the semiconductor element 18 to the outside may be formed on the arrangement surface 30 on which the semiconductor element 18 is arranged. In FIG. 2, the thermal via 32 is formed so as to penetrate the sheet 26A under the wiring board 16 in the thickness direction (Z-axis direction).

また、図３に示すように、下層のシート２６Ａを省略して、半導体素子１８を金属層５０上に直接配置するようにしてもよい。下層のシートを省略する分、半導体素子１８の熱を速やかに外部に逃がすことができる。   Further, as shown in FIG. 3, the lower layer sheet 26 </ b> A may be omitted, and the semiconductor element 18 may be directly disposed on the metal layer 50. Since the lower layer sheet is omitted, the heat of the semiconductor element 18 can be quickly released to the outside.

図２に戻り、ヒートシンク１２は、半導体素子１８で発生した熱を外部に放熱するための部材である。その目的から、ヒートシンク１２は配線基板１６より熱伝導性の高い材料であることが好適である。加えて、配線基板１６とヒートシンク１２の熱膨張率が異なっていると、両者の接合体が、温度上昇時に変形する（反れる）おそれがある。したがって、配線基板１６とヒートシンク１２の熱膨張率がほぼ等しいことがさらに好適である。   Returning to FIG. 2, the heat sink 12 is a member for radiating the heat generated in the semiconductor element 18 to the outside. For that purpose, the heat sink 12 is preferably made of a material having higher thermal conductivity than the wiring board 16. In addition, if the thermal expansion coefficients of the wiring board 16 and the heat sink 12 are different, the joined body of both may be deformed (warped) when the temperature rises. Therefore, it is more preferable that the thermal expansion coefficients of the wiring board 16 and the heat sink 12 are substantially equal.

つまり、ヒートシンク１２は、配線基板１６より熱伝導性が高く、かつ、熱膨張率は配線基板１６とほぼ等しい材料から構成されていることが好適である。例えば、配線基板１６がＬＴＣＣである場合には、９９％アルミナ、９９％ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、炭化珪素（ＳｉＣ）等の、ガラス成分を含まない、いわゆる絶縁性セラミック材料からヒートシンク１２を構成することが好適である。なお、ここで、ガラス成分を含まないとは、殆ど含まない（微量には含んでいる）場合も該当するものとする。具体的には、ガラス成分の含有率が１％以下のセラミックスを指すものとする。   That is, it is preferable that the heat sink 12 is made of a material having higher thermal conductivity than the wiring board 16 and a thermal expansion coefficient substantially equal to that of the wiring board 16. For example, when the wiring board 16 is LTCC, it is made of a so-called insulating ceramic material that does not contain a glass component, such as 99% alumina, 99% beryllia (BeO), aluminum nitride (AlN), silicon carbide (SiC), or the like. It is preferable to configure the heat sink 12. In addition, the case where it does not contain a glass component here also corresponds to the case where it hardly contains (it contains in a trace amount). Specifically, it refers to a ceramic having a glass component content of 1% or less.

ＬＴＣＣの熱伝導率は２．５[Ｗｍ-1Ｋ-1]以上３．５[Ｗｍ-1Ｋ-1]以下であるのに対して、９９％アルミナ、９９％ベリリア、窒化アルミニウム、炭化珪素の熱伝導率は、それぞれ、３１[Ｗｍ-1Ｋ-1]、２４０[Ｗｍ-1Ｋ-1]、１００[Ｗｍ-1Ｋ-1]以上２６０[Ｗｍ-1Ｋ-1]以下、２７０[Ｗｍ-1Ｋ-1]程度である。いずれもＬＴＣＣと比較して高い熱伝導性を有している。 The thermal conductivity of LTCC is 2.5 [Wm -1 K -1 ] or more and 3.5 [Wm -1 K -1 ] or less, whereas 99% alumina, 99% beryllia, aluminum nitride, silicon carbide The thermal conductivities of each are 31 [Wm −1 K −1 ], 240 [Wm −1 K −1 ], 100 [Wm −1 K −1 ] or more and 260 [Wm −1 K −1 ] or less, 270, respectively. It is about [Wm −1 K −1 ]. Both have higher thermal conductivity than LTCC.

また、ＬＴＣＣの熱膨張係数は２５℃付近で４．５[１０-6Ｋ-1]以上１２．０[１０-6Ｋ-1]以下であるのに対して、９９％アルミナ、９９％ベリリア、窒化アルミニウム、炭化珪素の熱膨張係数は、それぞれ、２５℃付近で６．８[１０-6Ｋ-1]、６．８[１０-6Ｋ-1]、４．５[１０-6Ｋ-1]、３．７[１０-6Ｋ-1]程度である。いずれもＬＴＣＣとほぼ等しい熱膨張率を有している。 The thermal expansion coefficient of LTCC is 4.5 [10 −6 K −1 ] or more and 12.0 [10 −6 K −1 ] or less at around 25 ° C., whereas 99% alumina and 99% beryllia. The thermal expansion coefficients of aluminum nitride and silicon carbide are 6.8 [10 −6 K −1 ], 6.8 [10 −6 K −1 ], and 4.5 [10 −6 K at around 25 ° C., respectively. -1 ] and about 3.7 [10 -6 K -1 ]. All have a thermal expansion coefficient substantially equal to LTCC.

また、ヒートシンク１２は、半導体パッケージ用基板１０の底板としての役割を有していてもよく、例えば、半導体パッケージ用基板１０をケーシング等に固定するためのねじ穴３４（図１参照）を有していてもよい。このとき、外部からの衝撃に抗して半導体パッケージ用基板１０をケーシングに確実に固定するために、ヒートシンク１２は所定の剛性を備えていることが好適である。例えば、ヒートシンク１２は５０μｍ以上２００μｍ以下の厚さを備えていることが好適である。   Further, the heat sink 12 may have a role as a bottom plate of the semiconductor package substrate 10, and for example, has a screw hole 34 (see FIG. 1) for fixing the semiconductor package substrate 10 to a casing or the like. It may be. At this time, in order to securely fix the semiconductor package substrate 10 to the casing against an external impact, it is preferable that the heat sink 12 has a predetermined rigidity. For example, the heat sink 12 preferably has a thickness of 50 μm or more and 200 μm or less.

金属層５０は、配線基板１６とヒートシンク１２とを接合する部材である。金属層５０は、ヒートシンク１２に対してスパッタリングを行うことによって形成される。また、金属層５０は、配線基板１６との酸化結合（酸素を介した共有結合）が可能な材料であればよく、例えば、焼成時に配線基板１６との界面を形成し得る材料が含まれていればよい。例えば、金属層５０は、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）またはこれらのうち少なくとも２種類を用いた合金を使用してもよい。   The metal layer 50 is a member that joins the wiring board 16 and the heat sink 12. The metal layer 50 is formed by sputtering the heat sink 12. The metal layer 50 may be any material that can be oxidized and bonded to the wiring board 16 (covalent bonding via oxygen). For example, the metal layer 50 includes a material that can form an interface with the wiring board 16 during firing. Just do it. For example, the metal layer 50 may use silver (Ag), copper (Cu), palladium (Pd), platinum (Pt), or an alloy using at least two of these.

なお、金属層５０とヒートシンク１２や配線基板１６との熱膨張率が異なる場合、温度上昇時に界面に引っ張り応力が発生する場合がある。この場合において、金属層５０は展性や延性を有しているため、この引っ張り応力に追従して変形することができる。したがって、引っ張り応力による各層の剥離を防ぐことができる。   In addition, when the thermal expansion coefficients of the metal layer 50 and the heat sink 12 or the wiring board 16 are different, tensile stress may be generated at the interface when the temperature rises. In this case, since the metal layer 50 has malleability and ductility, it can be deformed following the tensile stress. Therefore, peeling of each layer due to tensile stress can be prevented.

また、ヒートシンク１２と配線基板１６との熱膨張率をほぼ等しくしても、これらの部材と金属層５０との熱膨張率が異なる場合、これらの半導体パッケージ用基板１０が温度上昇に伴って変形する（反れる）おそれがある。そこで、金属層５０の熱応力を抑制するために、金属層５０をヒートシンク１２及び配線基板１６と比較して薄く形成することが好適である。例えば、ヒートシンク１２と配線基板１６のうち薄い方の厚さの半分以下となるように、金属層５０の厚さを定めることが好適である。例えば、焼成後の厚さが５００Å以上１０００Å以下となるように金属層５０を構成することが好適である。   Even if the thermal expansion coefficients of the heat sink 12 and the wiring board 16 are substantially equal, if the thermal expansion coefficients of these members and the metal layer 50 are different, the semiconductor package substrate 10 is deformed as the temperature rises. There is a risk of being warped. Therefore, in order to suppress the thermal stress of the metal layer 50, it is preferable to form the metal layer 50 thinner than the heat sink 12 and the wiring board 16. For example, it is preferable to determine the thickness of the metal layer 50 so that the thickness of the thinner one of the heat sink 12 and the wiring board 16 is less than half. For example, it is preferable to configure the metal layer 50 so that the thickness after firing is not less than 500 mm and not more than 1000 mm.

次に、本実施の形態に係る半導体パッケージ用基板１０の製造方法について説明する。まず、グリーンシートに対してパターンを形成する。グリーンシートは、配線基板１６の原料が有機バインダに練りこまれたシート状の部材である。焼成することによって有機バインダが分解され（飛ばされ）、配線基板１６が形成される。例えば、配線基板１６をＬＴＣＣから構成するときには、ガラス及びセラミック材料が有機バインダに練り込まれたグリーンシートを使用する。このグリーンシートに対して、キャビティとなる位置を開口したり、配線パターンを印刷する処理を行う。さらにパターンが形成されたグリーンシートを積層する。例えば、図２の配線基板１６を製作する場合、グリーンシートを３層積層する。   Next, a method for manufacturing the semiconductor package substrate 10 according to the present embodiment will be described. First, a pattern is formed on the green sheet. The green sheet is a sheet-like member in which the raw material of the wiring board 16 is kneaded into an organic binder. By firing, the organic binder is decomposed (flyed away), and the wiring substrate 16 is formed. For example, when the wiring board 16 is made of LTCC, a green sheet in which glass and a ceramic material are kneaded into an organic binder is used. The green sheet is subjected to a process of opening a position serving as a cavity or printing a wiring pattern. Further, green sheets on which patterns are formed are stacked. For example, when the wiring substrate 16 of FIG. 2 is manufactured, three layers of green sheets are laminated.

次に、金属層５０の材料をターゲットとしてヒートシンク１２に対してスパッタリングを行う。このスパッタリングによりヒートシンク１２に金属層５０が埋め込まれる。金属層５０が埋め込まれることでいわゆるアンカー効果が得られることになり、ヒートシンク１２と金属層５０とが接合される。   Next, sputtering is performed on the heat sink 12 using the material of the metal layer 50 as a target. The metal layer 50 is embedded in the heat sink 12 by this sputtering. By embedding the metal layer 50, a so-called anchor effect is obtained, and the heat sink 12 and the metal layer 50 are joined.

さらに、ヒートシンク１２、金属層５０、グリーンシートを順に積層した積層体を圧着した状態で炉内に配置する。例えば、積層体をセッター（底板）に置いた状態でグリーンシート上にウェイトを載せる。   Furthermore, the laminated body which laminated | stacked the heat sink 12, the metal layer 50, and the green sheet in order is arrange | positioned in a furnace in the state crimped | bonded. For example, a weight is placed on a green sheet in a state where the laminate is placed on a setter (bottom plate).

さらに、積層体を大気雰囲気（酸化雰囲気）にて焼成する。なお、隣接する各層の酸化結合を促進するため、大気よりも酸素分圧を増加させた状態で焼成を行ってもよい。焼成は、グリーンシート内の有機材料が熱分解して十分に消失し得る温度及び時間をかけて行う。例えば、ピーク温度８５０℃の状態を１０分間維持するとともに、全体の焼成時間を６０分とする。   Furthermore, the laminate is fired in an air atmosphere (oxidizing atmosphere). In addition, in order to promote the oxidative bond of each adjacent layer, baking may be performed in a state where the oxygen partial pressure is increased as compared with the atmosphere. Firing is performed over a temperature and time at which the organic material in the green sheet can be sufficiently decomposed by thermal decomposition. For example, while maintaining the peak temperature of 850 ° C. for 10 minutes, the entire baking time is 60 minutes.

この大気雰囲気における焼成において、金属層５０と配線基板１６とが接合される。発明者の仮説によれば、金属層５０と配線基板１６とが酸化結合により結合され、その結果各層が接合されるものと考えられる。すわなち、隣接する各層の界面において、酸素を介した共有結合が行われる。例えば、金属層５０の材料を銀とし、配線基板１６の材料をＬＴＣＣとすると、金属層５０と配線基板１６との間に、Ａｇ−Ｏ−Ｓｉとの結合が生じる。このような酸化結合が界面上に形成され、隣り合う層が接合される。   In the firing in the air atmosphere, the metal layer 50 and the wiring board 16 are joined. According to the hypothesis of the inventor, it is considered that the metal layer 50 and the wiring substrate 16 are bonded by an oxidative bond, and as a result, the respective layers are bonded. That is, a covalent bond via oxygen is performed at the interface between adjacent layers. For example, when the material of the metal layer 50 is silver and the material of the wiring board 16 is LTCC, a bond of Ag—O—Si is generated between the metal layer 50 and the wiring board 16. Such an oxidative bond is formed on the interface, and adjacent layers are joined.

なお、上述の実施形態においては、金属層５０を単一の金属から構成したが、この形態に限らない。例えば、図４に示すように、金属層５０をスパッタ層５０−２と中間層５０−４から構成してもよい。   In the above-described embodiment, the metal layer 50 is made of a single metal, but is not limited to this form. For example, as shown in FIG. 4, the metal layer 50 may be composed of a sputter layer 50-2 and an intermediate layer 50-4.

スパッタ層５０−２は、スパッタリングによりヒートシンク１２上に打ち込まれる層である。スパッタ層５０−２は、例えばパラジウムから構成される。さらに、中間層５０−４は、スパッタ層５０−２及び配線基板１６と接合するための金属層である。例えば、中間層５０−４はスパッタ層５０−２と合金を生成し得る材料であって、かつ、配線基板１６と酸化結合が可能な材料であればよい。具体的には、銀や白金であってよい。   The sputter layer 50-2 is a layer that is implanted onto the heat sink 12 by sputtering. The sputter layer 50-2 is made of, for example, palladium. Further, the intermediate layer 50-4 is a metal layer for bonding with the sputter layer 50-2 and the wiring substrate 16. For example, the intermediate layer 50-4 may be a material that can form an alloy with the sputter layer 50-2 and can be oxidatively bonded to the wiring substrate 16. Specifically, it may be silver or platinum.

スパッタ層５０−２及び中間層５０−４を用いた半導体パッケージ基板は、以下の様に製造される。まず、図２の実施形態と同様に、パターンを形成したグリーンシートを積層する。   The semiconductor package substrate using the sputter layer 50-2 and the intermediate layer 50-4 is manufactured as follows. First, similarly to the embodiment of FIG. 2, green sheets on which patterns are formed are laminated.

次に、スパッタ層５０−２の材料をターゲットとしてヒートシンク１２に対してスパッタリングを行う。さらに、スパッタ層５０−２上に金属ペーストを塗布する。金属ペーストは、中間層５０−４の原料となる金属材料を有機バインダに練り込んだペーストである。ここで、塗布された金属ペーストを所定の温度（例えば７０℃以上）で乾燥させてもよい。さらに金属ペースト上に積層されたグリーンシートを配置する。   Next, sputtering is performed on the heat sink 12 using the material of the sputter layer 50-2 as a target. Further, a metal paste is applied on the sputter layer 50-2. The metal paste is a paste in which a metal material that is a raw material of the intermediate layer 50-4 is kneaded into an organic binder. Here, the applied metal paste may be dried at a predetermined temperature (for example, 70 ° C. or higher). Furthermore, the green sheet laminated | stacked on the metal paste is arrange | positioned.

次に、図２の実施形態と同様に、ヒートシンク１２、スパッタ層５０−２、中間層５０−４、グリーンシートの積層体を圧着した状態で炉内に配置し、大気雰囲気にて焼成する。   Next, as in the embodiment of FIG. 2, the heat sink 12, the sputter layer 50-2, the intermediate layer 50-4, and the green sheet laminate are placed in a pressure-bonded state in a furnace and fired in an air atmosphere.

この大気雰囲気における焼成において、スパッタ層５０−２と中間層５０−４、及び、中間層５０−４と配線基板１６とが接合される。発明者の仮説によれば、スパッタ層５０−２と中間層５０−４との界面では、焼成時に両者の固溶体が形成され、これにより両者が接合される。また、中間層５０−４と配線基板１６とが酸化結合により結合され、その結果両者が接合される。   In the firing in the air atmosphere, the sputter layer 50-2 and the intermediate layer 50-4, and the intermediate layer 50-4 and the wiring substrate 16 are joined. According to the inventor's hypothesis, at the interface between the sputter layer 50-2 and the intermediate layer 50-4, a solid solution of both is formed at the time of firing, and the two are thereby joined. Further, the intermediate layer 50-4 and the wiring board 16 are bonded by an oxidative bond, and as a result, both are bonded.

また、上述の実施形態ではスパッタ層５０−２を１層としていたが、複数層にしてもよい。例えば、ヒートシンク１２に打ち込まれるスパッタ層の材料として、チタン（Ｔｉ）やクロム（Ｃｒ）などの、固溶体を形成し難い材料を用いる場合に、固溶体を形成し易い材料をさらにスパッタリングする。   In the above-described embodiment, the sputter layer 50-2 is one layer, but may be a plurality of layers. For example, when a material that is difficult to form a solid solution, such as titanium (Ti) or chromium (Cr), is used as a material for a sputter layer that is implanted into the heat sink 12, a material that easily forms a solid solution is further sputtered.

図５においては、スパッタ層５０−２を、第１のスパッタ層５０−６と第２のスパッタ層５０−８の２層から構成している。例えば第１のスパッタ層５０−６はチタン（Ｔｉ）やクロム（Ｃｒ）またはその合金から構成してもよい。また、第２のスパッタ層５０−８はパラジウムや銀及びこれらの合金から構成してもよい。   In FIG. 5, the sputter layer 50-2 is composed of two layers, a first sputter layer 50-6 and a second sputter layer 50-8. For example, the first sputter layer 50-6 may be made of titanium (Ti), chromium (Cr), or an alloy thereof. The second sputter layer 50-8 may be composed of palladium, silver, or an alloy thereof.

図５における半導体パッケージ基板の製造過程では、第１のスパッタ層５０−６上に第２のスパッタ層５０−８を打ち込む。さらに、第２のスパッタ層５０−８上に中間層５０−４の原料を含む金属ペーストを塗布する。残りの工程は図４の半導体パッケージ基板の製造工程と同様であってよい。   In the manufacturing process of the semiconductor package substrate in FIG. 5, the second sputter layer 50-8 is implanted on the first sputter layer 50-6. Further, a metal paste containing the raw material of the intermediate layer 50-4 is applied on the second sputter layer 50-8. The remaining processes may be the same as the manufacturing process of the semiconductor package substrate of FIG.

なお、グリーンシートの焼成後に配線基板１６に多少の反りが生じる場合がある。配線基板１６が金属層５０に対して反れると金属層５０と配線基板１６とが剥離するおそれがある。そこで、図６に示すように、金属層５０と配線基板１６との間に、無機接着剤層５２を充填してもよい。無機接着剤層５２は、焼成後の配線基板１６との接合が可能な材料であればよく、例えば、配線基板１６がガラス成分を含む場合には、ガラス粉末を含有する無機接着剤を用いてもよい。ガラス粉末として、例えば、ホウ珪酸鉛ガラスを用いてもよい。   Note that some warping may occur in the wiring board 16 after the green sheet is fired. If the wiring board 16 is warped with respect to the metal layer 50, the metal layer 50 and the wiring board 16 may be peeled off. Therefore, as shown in FIG. 6, an inorganic adhesive layer 52 may be filled between the metal layer 50 and the wiring board 16. The inorganic adhesive layer 52 may be any material that can be bonded to the fired wiring board 16. For example, when the wiring board 16 includes a glass component, an inorganic adhesive containing glass powder is used. Also good. For example, lead borosilicate glass may be used as the glass powder.

以下では、無機接着剤を用いた半導体パッケージ基板の製造方法について、最も構成の簡素な図２の例をもとにして説明する。但し、図４、５の半導体パッケージ基板についても同様の製造方法を適用することができる。   Below, the manufacturing method of the semiconductor package board | substrate using an inorganic adhesive agent is demonstrated based on the example of FIG. 2 with the simplest structure. However, the same manufacturing method can be applied to the semiconductor package substrate of FIGS.

まず、グリーンシートを予め単独で焼成して配線基板１６を得る。次に、金属層５０の材料をターゲットとしてヒートシンク１２に対してスパッタリングを行う。さらに、ヒートシンク１２、金属層５０、無機接着剤層５２、配線基板１６の順に積層する。次に、この積層体の各層を温水等方圧プレス等で圧着する。このとき、無機接着剤の流動性により、無機接着剤層５２が配線基板１６の反りに追従した形状に変形する。   First, the wiring sheet 16 is obtained by firing the green sheet alone in advance. Next, sputtering is performed on the heat sink 12 using the material of the metal layer 50 as a target. Further, the heat sink 12, the metal layer 50, the inorganic adhesive layer 52, and the wiring board 16 are laminated in this order. Next, each layer of the laminate is pressure-bonded by a hot water isostatic press or the like. At this time, due to the fluidity of the inorganic adhesive, the inorganic adhesive layer 52 is deformed into a shape that follows the warp of the wiring substrate 16.

次に、圧着後の積層体を圧着させて大気雰囲気で焼成する。例えば上記と同様に、ピーク温度８５０℃の状態を１０分間維持するとともに、全体の焼成時間を６０分とする。このとき、配線基板１６中のガラス成分と無機接着剤中のガラス成分とが溶け合って混ざり合う。また、無機接着剤中の珪素と金属層５０中の金属が酸化結合により結合する。すなわち、金属層の材料をＡｇとすると、Ａｇ−Ｏ−Ｓｉとの共有結合が行われる。その結果、隣接する各層が接合される。   Next, the laminated body after the pressure bonding is pressure bonded and fired in an air atmosphere. For example, similarly to the above, the state of the peak temperature of 850 ° C. is maintained for 10 minutes, and the entire baking time is set to 60 minutes. At this time, the glass component in the wiring board 16 and the glass component in the inorganic adhesive are melted and mixed. In addition, silicon in the inorganic adhesive and metal in the metal layer 50 are bonded by an oxidative bond. That is, when the material of the metal layer is Ag, a covalent bond with Ag—O—Si is performed. As a result, adjacent layers are joined.

ヒートシンク１２として炭化珪素基板を使用し、配線基板１６として２層のＬＴＣＣ基板を使用した。また、第１のスパッタ層５０−６としてチタンを使用し、第２のスパッタ層５０−８としてパラジウムを使用した。さらに、中間層５０−４として銀を使用し、無機接着剤層５２としてホウ珪酸鉛ガラスを使用した。まず、配線パターンが形成されたＬＴＣＣのグリーンシートを２層重ねて焼成した。   A silicon carbide substrate was used as the heat sink 12, and a two-layer LTCC substrate was used as the wiring substrate 16. Further, titanium was used as the first sputter layer 50-6, and palladium was used as the second sputter layer 50-8. Further, silver was used as the intermediate layer 50-4, and lead borosilicate glass was used as the inorganic adhesive layer 52. First, two layers of LTCC green sheets on which wiring patterns were formed were stacked and baked.

次に、ヒートシンク１２上にチタンをスパッタリングし、第１のスパッタ層５０−６を形成した。さらに、第１のスパッタ層５０−６上にパラジウムをスパッタリングし、第２のスパッタ層５０−８を形成した。   Next, titanium was sputtered onto the heat sink 12 to form a first sputtered layer 50-6. Further, palladium was sputtered on the first sputter layer 50-6 to form a second sputter layer 50-8.

次に、銀を有機バインダに練りこんだ銀ペーストを第２のスパッタ層５０−８上に塗布した。銀ペーストは銀の含有量が８５ｗｔ％であるものを使用した。銀ペーストの塗布に際して、ワイヤー径２３μｍの２００メッシュスクリーンを用いた。銀ペーストの塗布膜厚は約３５μｍであった。塗布された銀ペーストを８０℃の乾燥条件で乾燥させた。乾燥後の膜厚は２８μｍであった。   Next, a silver paste in which silver was kneaded into an organic binder was applied onto the second sputter layer 50-8. A silver paste having a silver content of 85 wt% was used. When applying the silver paste, a 200 mesh screen having a wire diameter of 23 μm was used. The coating thickness of the silver paste was about 35 μm. The applied silver paste was dried under a drying condition of 80 ° C. The film thickness after drying was 28 μm.

次に、ホウ珪酸鉛ガラスの粉末を有機バインダに練りこんだ無機接着剤を、焼成後の配線基板１６の底面（表層配線２２に対向する面）に塗布した。さらに、ヒートシンク１２（炭化珪素基板）、第１のスパッタ層（チタン層）５０−６、第２のスパッタ層（パラジウム層）５０−８、中間層（銀ペースト）５０−４、無機接着剤層（ホウ珪酸ガラス剤）５２、配線基板（ＬＴＣＣ基板）１６の順に積層し、この積層体をビニルパックで真空パックした。さらにパックされた積層体を温水等方圧プレス装置の温水チャンバーに入れた。さらに、９０℃の温度条件で予熱後、２０ＭＰａ以上３５ＭＰａ以下の圧力を加えた。９０℃で予熱されることにより無機接着剤に流動性が生じ、配線基板の反りに追従して無機接着剤が充填された。   Next, an inorganic adhesive obtained by kneading a powder of lead borosilicate glass in an organic binder was applied to the bottom surface of the fired wiring board 16 (the surface facing the surface wiring 22). Furthermore, heat sink 12 (silicon carbide substrate), first sputter layer (titanium layer) 50-6, second sputter layer (palladium layer) 50-8, intermediate layer (silver paste) 50-4, inorganic adhesive layer (Borosilicate glass agent) 52 and wiring substrate (LTCC substrate) 16 were laminated in this order, and this laminate was vacuum packed with a vinyl pack. Further, the stacked laminate was placed in a warm water chamber of a warm water isostatic press. Further, after preheating at a temperature condition of 90 ° C., a pressure of 20 MPa to 35 MPa was applied. By being preheated at 90 ° C., fluidity was generated in the inorganic adhesive, and the inorganic adhesive was filled following the warping of the wiring board.

次に、温水チャンバーからパックされた積層体を取り出すとともに、ビニルパックから積層体を取り出した。この積層体をピーク温度８５０℃、トータルの焼成時間約６０分との条件で大気焼成を行った。その結果、積層体はいずれの層も確実に接合されており、剥離等は見られなかった。   Next, the laminated body packed from the warm water chamber was taken out, and the laminated body was taken out from the vinyl pack. This laminate was fired in the air under conditions of a peak temperature of 850 ° C. and a total firing time of about 60 minutes. As a result, all the layers of the laminate were securely bonded, and no peeling or the like was observed.

１０ 半導体パッケージ用基板、１２ ヒートシンク、１６ 配線基板、１８ 半導体素子、２０ 配線、２２ 表層配線、２４ 内層配線、２６ 配線基板のシート、２８ キャビティ、３０ 配置面、３２ サーマルビア、３４ ねじ穴、５０ 金属層、５０−２ スパッタ層、５０−４ 中間層、５０−６ 第１のスパッタ層、５０−８ 第２のスパッタ層、５２ 無機接着剤層。   DESCRIPTION OF SYMBOLS 10 Semiconductor package board, 12 Heat sink, 16 Wiring board, 18 Semiconductor element, 20 Wiring, 22 Surface layer wiring, 24 Inner layer wiring, 26 Wiring board sheet, 28 Cavity, 30 Arrangement surface, 32 Thermal via, 34 Screw hole, 50 Metal layer, 50-2 sputter layer, 50-4 intermediate layer, 50-6 first sputter layer, 50-8 second sputter layer, 52 inorganic adhesive layer.

Claims (12)

ヒートシンクと、
前記ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層と、
前記金属層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
を備え、
前記金属層と前記基板が、大気雰囲気で焼成されることによって接合されることを特徴とする、半導体パッケージ用基板。 A heat sink,
A metal layer including a first sputtered layer formed by sputtering the heat sink;
A substrate on which wiring connected to the semiconductor element is formed while being stacked on the metal layer;
With
A substrate for a semiconductor package, wherein the metal layer and the substrate are bonded by firing in an air atmosphere. 請求項１に記載の半導体パッケージ用基板であって、
前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層が形成されていることを特徴とする、半導体パッケージ用基板。 The semiconductor package substrate according to claim 1,
The semiconductor package substrate, wherein the metal layer is formed so that the thickness of the metal layer is thinner than the thickness of the heat sink and the substrate. 請求項１または２に記載の半導体パッケージ用基板であって、
前記基板はＬＴＣＣ基板であって、
前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板。 A substrate for a semiconductor package according to claim 1 or 2,
The substrate is an LTCC substrate,
The substrate for a semiconductor package, wherein the heat sink is made of silicon carbide, aluminum nitride, or beryllia. 請求項１から３のいずれか１つに記載の半導体パッケージ用基板であって、
前記金属層は、前記第１のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。 A semiconductor package substrate according to any one of claims 1 to 3,
The substrate for a semiconductor package, wherein the metal layer includes an intermediate layer that is stacked on the first sputter layer and is in contact with the substrate. 請求項１から３のいずれか１つに記載の半導体パッケージ用基板であって、
前記金属層は、前記第１のスパッタ層に対してスパッタリングを行うことにより形成される第２のスパッタ層と、前記第２のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板。 A semiconductor package substrate according to any one of claims 1 to 3,
The metal layer includes a second sputtered layer formed by sputtering the first sputtered layer, and an intermediate layer laminated on the second sputtered layer and in contact with the substrate. A substrate for a semiconductor package. ヒートシンクと、
前記ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層と、
前記金属層に積層される無機接着剤層と、
前記無機接着剤層に積層されるとともに、半導体素子に接続される配線が形成された基板と、
を備え、
前記基板は予め単独で焼成され、
前記ヒートシンクと、前記金属層と、前記無機接着剤層と、焼成後の前記基板が順に積層され、
前記積層された積層体が圧着され、
前記圧着された積層体が大気雰囲気で焼成されることにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板が接合されることを特徴とする、半導体パッケージ用基板。 A heat sink,
A metal layer including a first sputtered layer formed by sputtering the heat sink;
An inorganic adhesive layer laminated on the metal layer;
A substrate on which wiring connected to the semiconductor element is formed while being laminated on the inorganic adhesive layer;
With
The substrate is baked alone in advance,
The heat sink, the metal layer, the inorganic adhesive layer, and the fired substrate are sequentially laminated,
The laminated body is pressure-bonded,
A substrate for a semiconductor package, characterized in that the metal layer, the inorganic adhesive layer, the inorganic adhesive layer, and the substrate are joined by firing the pressure-bonded laminate in an air atmosphere. ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
前記金属層に、半導体素子に接続される配線が形成された基板を積層し、
前記ヒートシンク、前記金属層及び前記基板が積層された積層体を大気雰囲気で焼成することにより、前記金属層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。 Forming a metal layer including a first sputtered layer formed by performing sputtering on the heat sink on the heat sink;
Laminating a substrate on which wiring connected to a semiconductor element is formed on the metal layer,
A method for manufacturing a substrate for a semiconductor package, comprising bonding the metal layer and the substrate by firing a laminate in which the heat sink, the metal layer, and the substrate are laminated in an air atmosphere. 請求項７に記載の半導体パッケージ用基板の製造方法であって、
前記金属層の厚さが、前記ヒートシンク及び前記基板の厚さよりも薄くなるように、前記金属層を形成することを特徴とする、半導体パッケージ用基板の製造方法。 It is a manufacturing method of the substrate for semiconductor packages according to claim 7,
The method for manufacturing a substrate for a semiconductor package, wherein the metal layer is formed so that the thickness of the metal layer is thinner than the thickness of the heat sink and the substrate. 請求項７または８に記載の半導体パッケージ用基板の製造方法であって、
前記基板はＬＴＣＣ基板であって、
前記ヒートシンクは、炭化珪素、窒化アルミニウムまたはベリリアから構成されることを特徴とする、半導体パッケージ用基板の製造方法。 A method for manufacturing a semiconductor package substrate according to claim 7 or 8,
The substrate is an LTCC substrate,
The method of manufacturing a substrate for a semiconductor package, wherein the heat sink is made of silicon carbide, aluminum nitride, or beryllia. 請求項７から９のいずれか１つに記載の半導体パッケージ用基板の製造方法であって、
前記金属層は、前記第１のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。 A method for manufacturing a substrate for a semiconductor package according to any one of claims 7 to 9,
The method of manufacturing a substrate for a semiconductor package, wherein the metal layer includes an intermediate layer that is stacked on the first sputter layer and is in contact with the substrate. 請求項７から９のいずれか１つに記載の半導体パッケージ用基板の製造方法であって、
前記金属層は、前記第１のスパッタ層に対してスパッタリングを行うことにより形成される第２のスパッタ層と、前記第２のスパッタ層に積層されるとともに前記基板に接する中間層を含むことを特徴とする、半導体パッケージ用基板の製造方法。 A method for manufacturing a substrate for a semiconductor package according to any one of claims 7 to 9,
The metal layer includes a second sputtered layer formed by sputtering the first sputtered layer, and an intermediate layer laminated on the second sputtered layer and in contact with the substrate. A method for manufacturing a substrate for a semiconductor package, which is characterized. 半導体素子に接続される配線が形成された基板を、予め単独で焼成し、
ヒートシンクに対してスパッタリングを行うことにより形成される第１のスパッタ層を含む金属層を、前記ヒートシンク上に形成し、
前記金属層に無機接着剤層を積層し、
前記無機接着剤層に、焼成後の前記基板を積層し、
前記ヒートシンク、前記金属層、前記無機接着剤層及び焼成後の前記基板が積層された積層体を圧着し、
前記圧着された積層体を大気雰囲気で焼成することにより、前記金属層と前記無機接着剤層及び前記無機接着剤層と前記基板を接合することを特徴とする、半導体パッケージ用基板の製造方法。 The substrate on which the wiring connected to the semiconductor element is formed is fired alone in advance,
Forming a metal layer including a first sputtered layer formed by performing sputtering on the heat sink on the heat sink;
Laminating an inorganic adhesive layer on the metal layer,
Laminating the substrate after firing on the inorganic adhesive layer,
Crimping a laminate in which the heat sink, the metal layer, the inorganic adhesive layer, and the substrate after firing are laminated,
A method for manufacturing a substrate for a semiconductor package, wherein the metal layer, the inorganic adhesive layer, the inorganic adhesive layer, and the substrate are bonded by firing the pressure-bonded laminate in an air atmosphere.
JP2011250264A 2011-11-16 2011-11-16 Semiconductor package substrate and manufacturing method thereof Active JP5571646B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011250264A JP5571646B2 (en) 2011-11-16 2011-11-16 Semiconductor package substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011250264A JP5571646B2 (en) 2011-11-16 2011-11-16 Semiconductor package substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013105968A JP2013105968A (en) 2013-05-30
JP5571646B2 true JP5571646B2 (en) 2014-08-13

Family

ID=48625285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011250264A Active JP5571646B2 (en) 2011-11-16 2011-11-16 Semiconductor package substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5571646B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570408B2 (en) 2012-05-08 2017-02-14 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516981B2 (en) * 1987-06-20 1996-07-24 新光電気工業株式会社 Ceramic package and method of manufacturing the same
JP2572823B2 (en) * 1988-09-22 1997-01-16 日本碍子株式会社 Ceramic joint
JP2764990B2 (en) * 1989-01-31 1998-06-11 旭硝子株式会社 Composite circuit device and bonding paste
JPH03103337A (en) * 1989-09-19 1991-04-30 Asahi Glass Co Ltd Glass for bonding ceramic
JPH04317472A (en) * 1991-04-12 1992-11-09 Nec Corp Method for bonding insulators
JP2003068916A (en) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd Package for semiconductor element storage
WO2011049067A1 (en) * 2009-10-22 2011-04-28 三菱マテリアル株式会社 Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
JP5741793B2 (en) * 2009-10-22 2015-07-01 三菱マテリアル株式会社 Power module substrate, power module substrate with heat sink, power module, method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570408B2 (en) 2012-05-08 2017-02-14 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device

Also Published As

Publication number Publication date
JP2013105968A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5641451B2 (en) Metal ceramic substrate
JP6803369B2 (en) Substrates for electronic circuits and their manufacturing methods
KR102563423B1 (en) Ceramic substrate manufacturing method
KR102496716B1 (en) Ceramic Board Manufacturing Method
JP4372669B2 (en) Device mounting substrate manufacturing method
JP5571646B2 (en) Semiconductor package substrate and manufacturing method thereof
JP2015185705A (en) Metallized ceramics substrate, and manufacturing method therefor, board for power module, and manufacturing method therefor
KR101856106B1 (en) Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
JP5612558B2 (en) Semiconductor package substrate and manufacturing method thereof
JP2018135251A (en) Method for manufacturing substrate for power module
JP5812882B2 (en) Wiring board and electronic device
KR101856109B1 (en) Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
KR101856107B1 (en) Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
JP2005191065A (en) Package for housing light-emitting element and its manufacturing method
JP2006278809A (en) Package for housing electronic components
WO2020179893A1 (en) Circuit board production method
JP5665479B2 (en) Circuit board and electronic device
JP6756189B2 (en) Manufacturing method for power module board with heat sink and power module board with heat sink
JP4493158B2 (en) Ceramic circuit board
JP4567328B2 (en) Manufacturing method of multilayer ceramic substrate
JP4721929B2 (en) Multilayer circuit board and electronic component module
KR102496717B1 (en) Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
JP7400109B2 (en) Methods of producing metal-ceramic substrates and metal-ceramic substrates produced by such methods
JP4427467B2 (en) Wiring board and electric element module using the same
JP2013045900A (en) Wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250