JP5562422B2 - 電力線通信装置 - Google Patents

Description

[0001]本発明の実施形態は電力線通信に関し、より詳細には、電力線を通して通信を行うための装置に関する。

[0002]電力線通信（ＰＬＣ）は、電力線に結合ないしは接続された装置間でデータを通信するため、既存の商用交流電力網インフラストラクチャの如き電力線を利用する技術である。ＰＬＣは、典型的に、一度に１つの送信器が電力線を通して送信を行い、一方、その電力線に結合された他の装置がその送信された信号を受信するようなポイント対マルチポイント形式にて動作する。

[0003]ＰＬＣ送信の場合、送信器は、一般的には、分離変成器を通して電力線に結合され、ＢＳ ＥＮ５００６５−１：２００１「周波数範囲３ｋＨｚから１４８．５ｋＨｚでの低電圧電気設備におけるシグナリングのための仕様書」の如きＰＬＣのための適切な標準に従って電圧スティミュラス（即ち、電圧ベースの信号）を送り出す。これらの適切な標準は、最大電圧レベルの如きＰＬＣ動作のための仕様を記載している。電力線は、ＰＬＣのための問題の周波数帯域内でインピーダンスが定まっておらず変化するものである結果として、送信器モジュールは、ＰＬＣ電圧必要条件を満たすため、例えば、数百ミリアンペアのオーダーの大量の電流を発生することが必要とされる。

[0004]一般的に、ＰＬＣ送信器は、ＰＬＣ送信のための必要とされる増幅及び信号処理を達成するため直線増幅器を使用する。しかしながら、このような装置は、電力線において大電流を流すように動作する時、高レベルの電力を消散してしまい、従って、ＰＬＣ送信器の効率を減少させてしまう。その上、ＰＬＣ送信器は、一般的には、その適切な標準に記載されたスペクトル純度必要条件を満足するため、電力増幅の前にフィルタリングを行い、従って、費用の掛かる多くの構成部分を必要としている。

[0005]電力線を通して送信されたデータを受信するため、ＰＬＣ受信器も又、典型的には、分離変成器を通して電力線に結合されている。このＰＬＣ受信器は、増幅前にその電力線からその受信器へのノイズを制限するため大きな入力インピーダンスを与えることが必要とされ、従って、このような機能を果たすため費用の掛かる数の構成部分を必要としている。

[0006]従って、当業分野においては、効率の良い電力線通信のための装置が必要とされている。

[0007]本発明の実施形態は、一般的に言えば、電力線を通してデータを通信するための装置及びシステムに関する。本装置は、入力データに基づいて第２のデジタル信号を生成するための変調器を含む送信器と、第３のデジタル信号を生成するため前記第２のデジタル信号を増幅するデジタルバッファと、アナログ出力波形を生成するため前記第３のデジタル信号をフィルタリングするフィルタと、前記アナログ出力波形を前記電力線へ結合する結合器と、を備える。

[0008]本発明の前述したような特徴について詳細に理解することができるように、ここまでに簡潔に要約した本発明について、そのうちの幾つかが添付図面に例示されている実施形態に関して、より特定して以下に説明する。しかしながら、添付図面は、本発明の単に典型的な実施形態を例示しているだけのものであり、従って、本発明の範囲を限定しようとしているものでなく、本発明には、等しい効果を発揮する他の実施形態がありうるものである。

本発明の１つ以上の実施形態による交流電力線を通してデータを通信するためのシステムのブロック図である。 本発明の１つ以上の実施形態による送信器のブロック図である。 本発明の１つ以上の実施形態による受信器のブロック図である。 本発明の１つ以上の実施形態による結合器のブロック図である。 本発明の１つ以上の実施形態を使用する太陽光発電された直流電力を交流電力へと変換するためのシステムのブロック図である。

[0014]図１は、本発明の１つ以上の実施形態による交流電力線を通してデータを通信するためのシステム１００のブロック図である。このシステム１００は、電力線通信トランシーバ（ＰＬＣＴ）１０４に結合された装置１０２を備えており、この電力線通信トランシーバ１０４は、更に、中継ボックス１１４を介して交流電力線１２０（「電力線１２０」）に結合される。又、このシステム１００は、ＰＬＣＴ１０４Ａに結合に結合された装置１０２Ａを備える。このＰＬＣＴ１０４Ａは、更に、中継ボックス１１４Ａを介して電力線１２０に結合される。これら装置１０２及び１０２Ａは、ホームコンピュータ、周辺装置等の如き、データを送信及び／又は受信するための通信帯域を必要とする装置であり、それぞれ、ＰＬＣＴ１０４及び１０４Ａを介して電力線１２０を通して互いに通信することができるものである。ある幾つかの実施形態では、ＰＬＣＴ１０４及び／又はＰＬＣＴ１０４Ａは、中継ボックス１１４／１１４Ａを使用せずに電力線１２０に直接に結合することもできる。本発明のシステムを使用する１つの特定の実施形態については、以下に、図５に関して説明する。

[0015]ＰＬＣＴ１０４は、各々装置１０２に結合された送信器１０６及び受信器１０８と、それら送信器１０６及び受信器１０８の両者を中継ボックス１１４に結合する結合器１１０と、を備える。ＰＬＣＴ１０４が「送信モード」にて動作している時、送信器１０６は、電力線１２０を介してデータを装置１０２Ａへ送信することができる。受信器１０８は、電力線１２０を介して装置１０２Ａからデータを受信することができる。ＰＬＣＴ１０４は、同時にデータを受信し送信することができるが、送信機１０６は、一般的には、アクティブである間は、受信器１０８を不感とする。ある幾つかの実施形態では、制御器１１６は、送信器１０６へ結合され、送信モードをイネーブル及びディスエーブルするための制御信号を与える。制御器１１６は、図１に示されているように、ＰＬＣＴ１０４から分離されていてもよいし、又は、別の仕方として、制御器１１６は、ＰＬＣＴ１０４の構成部分であってもよい。

[0016]ＰＬＣＴ１０４と同様に、ＰＬＣＴ１０４Ａは、送信器１０６Ａと、受信器１０８Ａと、結合器１１０Ａと、を備える。送信器１０６Ａ及び受信器１０８Ａは、装置１０２Ａ並びに結合器１１０Ａに結合され、結合器１１０Ａは、更に、中継ボックス１１４Ａに結合される。ＰＬＣＴ１０４Ａが送信モードにて動作している時、送信器１０６Ａは、電力線１２０を介してデータを装置１０２へ送信することができる。受信器１０８Ａは、電力線１２０を介して装置１０２からデータを受信することができる。ＰＬＣＴ１０４Ａは、同時にデータを受信及び送信することができるが、送信器１０６Ａは、一般的には、アクティブである間、受信器１０８Ａを不感とする。ある幾つかの実施形態では、制御器１１６Ａは、送信器１０６Ａに結合され、送信モードをイネーブル及びディスエーブルするための制御信号を与える。制御器１１６Ａは、図１に示されているように、ＰＬＣＴ１０４Ａから分離されていてもよいし、又は、別の仕方として、制御器１１６Ａは、ＰＬＣＴ１０４Ａの構成部分であってもよい。

[0017]本発明の１つ以上の実施形態によれば、送信モードにて動作する時、送信器１０６は、装置１０２からデジタル入力データを受信し、電圧増幅ステージを通じてその受信されたデータをデジタル的に処理し、デジタル処理データを生成する。電圧増幅ステージに続いて、送信器１０６は、電力線１２０を通してそのデジタル処理データを送信するためのアナログ電圧波形を生成し、そのアナログ電圧波形特性（例えば、周波数、大きさ、スペクトル純度等）がＰＬＣのための適切な標準に合うようにする。ある幾つかの実施形態では、そのアナログ電圧波形は、帯域５０−５００ＫＨｚ（例えば、９５−１４８ＫＨｚ帯域における）内のある周波数及び１ボルト実効値（ＲＭＳ）、即ち、１２０デシベル／マイクロボルト（ｄＢμＶ）のオーダーの最大電圧を有するように生成される。結合器１１０は、その生成されたアナログ電圧波形を電力線１２０に結合する。

[0018]送信モード中、送信器１０６は、最小インピーダンス（例えば、１−５オームの範囲内）を電力線１２０へ与える。電力線１２０に対するインピーダンスの変動性を与える必要とされる出力電圧レベルに合うようにするため、送信器１０６は、例えば、数百ミリアンペアのオーダーの大きな電流を電力線１２０に流すことができる。このような大きな電流を流すため、送信器１０６は、デジタルドメインにおいて電圧増幅を行い、必要な電流レベルとするため、以下に更に説明するように、高電流定格の相補型金属酸化物半導体（ＣＭＯＳ）バッファを使用することができる。

[0019]ＰＬＣＴ１０４が受信している時、結合器１１０は、電力線１２０からのアナログ信号を受信器１０８へと結合する。受信器１０８は、その受信したアナログ電圧波形をデジタル出力データへと変換し、そのデジタル出力データを装置１０２へ与える。ある幾つかの実施形態では、そのデジタル出力データは、変調された信号のデジタル表示であり、例えば、そのデジタル出力データは、ＦＳＫ信号のデジタル表示（デジタルＦＳＫ信号）であり、ＦＳＫ復調器が、装置１０２内に内蔵されているか、又は、受信器１０８と装置１０２との間に結合されている。受信器１０８は、以下に更に説明するように、電力線１２０に固有のノイズを除去するため、受信された波形をフィルタリングするための帯域フィルタを備えることができる。送信モードがディスエーブルされる時、ＰＬＣＴ１０４は、電力線１２０に対して大きな入力インピーダンス（例えば、キロオームのオーダーの）を与える。このような大きな入力インピーダンスにより、非常に多くのノードが電力線１２０に存在している時に、送信器１０６が「スワンプアウト」してしまうのが防止される。

[0020]ある幾つかの代替的実施形態では、ＰＬＣＴ１０４は、電力線１２０を介して情報を送信するため送信器１０６及び結合器１１０のみを備えるか、更に又は別の仕方として、ＰＬＣＴ１０４Ａは、電力線１２０を介して情報を送信するため送信器１０６Ａ及び結合器１１０Ａのみを備える。このような実施形態では、受信器１０８及び／又は１０８Ａは使用されない。このように受信器は任意的に含まれるものであることを示すため、受信器１０８及び１０８Ａは、ダッシュ線のブロックで示されている。

[0021]図２は、本発明の１つ以上の実施形態による送信器１０６のブロック図である。送信器１０６は、デジタル直接合成器（ＤＤＳ）２０４に結合された周波数制御生成器２０２を備えており、このデジタル直接合成器２０４は、更に、デルタシグマ（ΔΣ）変調器２０６に結合されている。ΔΣ変調器２０６は、ＣＭＯＳバッファ２０８に結合されており、ＣＭＯＳバッファ２０８からの出力は、低域フィルタ２１０に結合される。ＣＭＯＳバッファ２０８は、更に、送信モードをイネーブル／ディスエーブルするための入力を受信するため制御器１１６に結合されている。送信モードがイネーブルされる時、ＣＭＯＳバッファ２０８は、低送信インピーダンス（例えば、１−５オームのオーダーにある）を与え、送信モードがディスエーブルされる時、ＣＭＯＳバッファ２０８は、大入力インピーダンス（例えば、キロオームのオーダーにある）を与える。

[0022]周波数制御生成器２０２は、電力線１２０を通して送信するためのデジタル入力データ信号を受信するため装置１０２に結合されている。この周波数制御生成器２０２は、受信されたデータ信号に基づいて、デジタル周波数制御信号（例えば、１６−２４ビット信号を生成し、そのデジタル周波数制御信号をＤＤＳ２０４に結合する。そのＤＤＳ２０４は、高周波数で動作し、周波数制御信号に従って、デジタル周波数シフトキーイング（ＦＳＫ）信号（即ち、ＦＳＫ信号のデジタル表示）を生成する。ある幾つかの実施形態では、デジタルＦＳＫ信号は、２５ＭＨｚの周波数で８−１０ビットワイドのオーダーにあり、別の仕方として、そのデジタルＦＳＫ信号は、より少ない又はより多いビットを含むことができ、及び／又は異なる周波数であることができる。ある幾つかの代替的実施形態では、最小ＦＳＫ変調が使用され、ある幾つかの他の代替的実施形態では、Ｍ項直角振幅変調（ＱＡＭ）、直角位相シフトキーイング（ＱＰＳＫ）、位相シフトキーイング（ＰＳＫ）、直交周波数分割マルチプレキシング（ＯＦＤＭ）、パルス振幅変調（ＰＡＭ）等の如きＦＳＫ変調以外の変調技術を使用することができる。

[0023]ＤＤＳ２０４出力信号は、単一ステージΔΣ変調器又はマルチステージΔΣ変調器であってよいΔΣ変調器２０６へ結合される。ΔΣ変調器２０６は、パルス密度変調（ＰＤＭ）を使用して、その受信されたデジタルＦＳＫ信号をエンコードし、その受信されたデジタルＦＳＫ信号を表すデジタル１ビット出力信号を与える。ある幾つかの実施形態では、ΔΣ変調器２０６は、２５ＭＨｚの周波数で動作し、別の実施形態では、ΔΣ変調器２０６は、異なる周波数で動作することができる。

[0024]周波数制御生成器２０２、ＤＤＳ２０４及びΔΣ変調器２０６は、装置１０２からのデジタル入力データ信号に基づいてデジタル信号を生成する変調器２１２を構成する。変調器２１２からのデジタル信号（即ち、ΔΣ変調器２０６の出力）は、電圧を増幅するためＣＭＯＳバッファ２０８に結合される。ＣＭＯＳバッファ２０８は、電力線インピーダンスが非常に低い時、必要とされる出力電圧レベルを維持するために充分な電流（例えば、数百ミリアンペア）を与えることができる高電流定格ＣＭＯＳバッファであるとよく、ある幾つかの実施形態では、このＣＭＯＳバッファ２０８は、０．１５から０．２５ミクロンのオーダーの技術によるものである。ある幾つかの実施形態では、ＣＭＯＳバッファ２０８は、各々が５０ｍＡのオーダーの電流を発生することができる複数のバッファ（例えば、１６個のバッファ）を並列に結合したものとすることができる。並列に結合されるバッファの数により、流される電流の量が決定されるのであり、その数は、そのシステムのための設計において選択されるものと考えられる。

[0025]電圧増幅に続いて、ＣＭＯＳバッファ２０８は、低域フィルタ２１０へ結合されアナログ出力を生成するようにフィルタリングされるデジタル出力信号を生成する。ΔΣ変調器２０６が高周波数、例えば、２５ＭＨｚで動作する結果として、低域フィルタリングがそのＭＨｚ周波数帯域にて行われ、ΔΣ変調により生ずるアーチファクトを充分に除去することができる。低域フィルタ２１０の出力は、図４に関して以下に更に説明するように、結合器１１０を通して電力線１２０へ結合される。

[0026]図３は、本発明の１つ以上の実施形態による受信器１０８のブロック図である。この受信器１０８は、以下に更に説明するように、結合器１１０を通して電力線１２０からのアナログ電圧波形を受信し、装置１０２に結合されるデジタル出力データ信号を生成する。

[0027]この受信器１０８は、キャパシタ３０２、３０４、３０６及び３１４と、インダクタ３０８と、抵抗３１２及び３１０と、アナログデジタル（Ａ／Ｄ）変換器３１６と、を備える。ある幾つかの実施形態では、１つ以上のキャパシタ／インダクタ／抵抗は、寄生的構成部分とすることができる。キャパシタ３０２、３０４及び３０６は、直列に結合され、キャパシタ３０２がキャパシタ３０４に結合され、キャパシタ３０４が更にキャパシタ３０６に結合されており、受信されたアナログ波形は、結合器１１０からキャパシタ３０２、３０４及び３０６の直列接続端に結合される。インダクタ３０８は、キャパシタ３０４及び３０６の直列接続端に結合される。キャパシタ３０２、３０４及び３０６、及びインダクタ３０８は、電力線１２０に固有に存在するノイズを減少させるように（即ち、位相／振幅の歪みを最少として問題の信号を通過させるように）、受信されたアナログ電圧波形の帯域フィルタリングを行う。

[0028]抵抗３１０は、キャパシタ３０６端に結合されている。抵抗３１２は、抵抗３１０の第１の端子とキャパシタ３１４の第１の端子との間に結合されており、抵抗３１０の第２の端子は、キャパシタ３１４の第２の端子に結合されている。Ａ／Ｄ変換器３１６は、キャパシタ３１４端に結合され、更に、装置１０２に結合される。抵抗３１０及び３１２は、高インピーダンス抵抗性負荷を構成し、Ａ／Ｄ変換器３１６は、この負荷端の電圧をサンプリングして、装置１０２に対するＦＳＫ変調デジタル出力信号（即ち、ＦＳＫ信号のデジタル表示）を生成する。ある幾つかの実施形態では、装置１０２は、そのデジタル出力信号を復調するためのＦＳＫ復調器を備え、別の仕方として、ＦＳＫ復調器は、受信器１０８と装置１０２との間に結合することができる。ある幾つかの代替的実施形態では、そのデジタル出力データ信号は、最小ＦＳＫ変調信号のデジタル表示、ＱＡＭ変調信号、ＱＰＳＫ変調信号、ＰＳＫ変調信号、ＯＦＤＭ変調信号、ＰＡＭ変調信号等であることができる。

[0029]ある幾つかの実施形態では、抵抗３１０及び３１２は、各々、数百オームのオーダーにあり、キャパシタ３０４、３０６及び３１４は、各々、数ナノファラドのオーダーにあり、キャパシタ３０２は、５、６百ピコファラドのオーダーにあり、インダクタ３０８は、数百マイクロヘンリーのオーダーにある。

[0030]図４は、本発明の１つ以上の実施形態による結合器１１０のブロック図である。この結合器１１０は、変成器４０２と、この変成器４０２の漏れインダクタンスを表しているインダクタ４０４と、抵抗４０６と、キャパシタ４０８及び４１０と、を備える。ある幾つかの実施形態では、この結合器１１０は、簡単化することができる。一般的には、送信信号は、アクティブでない間出力インピーダンスを増大せず且つ受信器を負荷せずに、低域フィルタリングされねばならず、受信信号は、問題の帯域において高インピーダンスを維持しながら、問題の信号を通過させ且つ帯域外のノイズを減衰させるため帯域フィルタリングされねばならない。

[0031]変成器４０２は、高結合係数を有する分離変成器であり、例えば、その結合係数は、０．９５以上である。一般的には、変成器４０２は、１：１の巻数比を有するが、他の巻数比を使用することもできる。変成器４０２の一次巻線は、送信器１０６及び受信器１０６の各々端に結合されている。変成器４０２の二次巻線の第１の端子は、インダクタ４０４の第１の端子に結合されているように示されている。抵抗４０６は、インダクタ４０４の第２の端子とキャパシタ４０８の第１の端子との間に結合され、電力線１２０への結合のための安全機能を与えている。抵抗４０６は、この抵抗４０６、インダクタ４０４及びキャパシタ４０８により構成されたＲＬＣタンクを制動する作用をする。

[0032]キャパシタ４１０は、キャパシタ４０８の第２の端子と変成器４０２の二次巻線の第２の端子との間に結合されており、更に、中継ボックス１１４を介して電力線１２０に結合するため結合器１１０の２つの出力端子端に結合されている。キャパシタ４１０は、任意的な低域フィルタリング機能を与え、ある幾つかの代替的実施形態では、キャパシタ４１０は、この結合器１１０から除去することができる。

[0033]結合器１１０は、送信器１０６からの出発アナログ電圧波形を電力線１２０へ結合し、且つ電力線１２０からの到着アナログ電圧波形を受信器１０８へと結合する。

[0034]ある幾つかの実施形態では、変成器４０２の一次巻線及び二次巻線は、各々、数百マイクロヘンリーのオーダーのインダクタンスを有し、インダクタ４０４（即ち、変成器４０２の漏れインダクタンス）は、数マイクロヘンリーのオーダーであり、抵抗４０６は、数オームのオーダーにあり、キャパシタ４０８は、数百ナノファラドのオーダーにあり、キャパシタ４１０は、数ナノファラドのオーダーにある。

[0035]図５は、本発明の１つ以上の実施形態を使用して太陽光発電された直流電力を交流電力へ変換するためのシステム５００のブロック図である。この図は、本発明を利用できる無数に可能なシステム構成及び装置の１つの変形例を示すだけのものである。本発明は、電力線通信のための任意の装置によって利用できるものであり、電力線を通しての通信を必要とする種々な配電環境及びシステムにおいて機能できるものである。

[0036]このシステム５００は、インバータ５０２と集約的に称される複数のインバータ５０２_１、５０２_２・・・５０２_ｎと、ＰＶモジュール５０４と集約的に称される複数のＰＶモジュール５０４_１、５０４_２、・・・５０４_ｎと、ＰＬＣＴ５１２と集約的に称される複数のＰＬＣＴ５１２_１、５１２_２、・・・５１２_ｎ、５１２_ｎ＋１と、交流電力線５０６と、インバータ制御器５１０と、負荷センター５０８と、を備える。

[0037]各インバータ５０２_１、５０２_２・・・５０２_ｎは、それぞれ、ＰＬＣＴ５１２_１、５１２_２、・・・５１２_ｎに結合されており、ある幾つかの代替的実施形態では、ＰＬＣＴ５１２_１、５１２_２、・・・５１２_ｎの各々は、対応するインバータ５０２_１、５０２_２・・・５０２_ｎ内に内蔵することができる。各インバータ５０２_１、５０２_２、・・・５０２_ｎの各々は、更に、それぞれＰＶモジュール５０２_１、５０２_２、・・・５０２_ｎに結合される。インバータ制御器５１０は、ＰＬＣＴ５１２_ｎ＋１に結合される。

[0038]ＰＬＣＴ５１２は、交流電力線５０６に結合され、前述したＰＬＣＴ１０４及び１０４Ａと同様に動作する。ある幾つかの実施形態では、ＰＬＣＴ５１２の各々は、ＰＬＣＴ５１２の送信モードをイネーブル／ディスエーブルするため制御器１１６の如き制御器（即ち、ＰＬＣＴ５１２当たり１つの制御器）に結合される。交流電力線５０６は、更に、商用交流電力網配電システムからの入来商用交流電力線と交流電力線５０６との間の接続線を内蔵する負荷センター５０８に結合される。インバータ５０２は、ＰＶモジュール５０４により発生された直流電力を交流電力へと変換し、商用交流電力網電圧と同相である交流電流を計量出力する。このシステム５００は、発生された交流電力を負荷センター５０８を介して商用交流電力網へ結合する。

[0039]インバータ制御器５１０は、インバータ５０２からのデータを受信することができ、且つインバータ５０２の機能を制御するためインバータ５０２へ命令及び制御信号を発することができる。本発明の１つ以上の実施形態によれば、ＰＬＣＴ５１２は、交流電力線５０６を通してインバータ５０２とインバータ制御器５１０との間のこのような通信をイネーブルする。前述したように、ＰＬＣＴ５１２は、電圧増幅ステージを通じてインバータ５０２及び／又はインバータ制御器５１０からのデジタル入力データをデジタル的に処理し、受信されたデジタル入力データを送信するため交流電力線５０６に結合される対応するアナログ電圧波形を生成する。又、前述したように、ＰＬＣＴ５１２は、交流電力線５０６からのアナログ電圧波形を受信し、その受信された波形を処理して、インバータ５０２及び／又はインバータ制御器５１０に結合されるデジタル出力データを生成し、それにより、インバータ５０２及びインバータ制御器５１０が交流電力線５０６を通して通信できるようにする。

[0040]本発明の実施形態について前述してきたのであるが、本発明の基本的な範囲から逸脱せずに、本発明の他の更なる別の実施形態を考えることができるのであり、従って、本発明の範囲は、特許請求の範囲の記載により決定されるものである。

Claims (12)

1. 電力線を通して通信するための装置において、
   入力データから生成された第１のデジタル信号に基づいて第２のデジタル信号を生成するための変調器を含む、送信するための送信手段と、
   第３のデジタル信号を生成するために前記第２のデジタル信号を増幅するためのデジタル手段と、
   アナログ出力波形を生成するために前記第３のデジタル信号をフィルタリングするためのフィルタリング手段と、
   前記アナログ出力波形を前記電力線へ結合するための結合手段と
   を備える装置。
2. 前記変調器は、前記入力データに基づいて前記第１のデジタル信号を生成するためのデジタル直接合成器と、前記第１のデジタル信号に基づいて前記第２のデジタル信号を生成するためのデルタシグマ変調器とを備える、請求項１に記載の装置。
3. 前記第１のデジタル信号は、デジタル周波数シフトキーイング（ＦＳＫ）信号であり、前記第２のデジタル信号は、パルス密度変調（ＰＤＭ）信号である、請求項２に記載の装置。
4. 前記デジタル手段は、送信モードをイネーブルするための制御信号を受信する、請求項１に記載の装置。
5. 前記デジタル手段は、前記送信モード中、最小インピーダンスを与える、請求項４に記載の装置。
6. 前記結合手段を介して前記電力線からアナログ入力波形を受信し、前記アナログ入力波形に基づいてデジタル出力信号を生成するための受信手段を更に備える、請求項１に記載の装置。
7. 前記受信手段は、前記送信手段の送信モードがディスエーブルされる時、前記アナログ入力波形を受信することができる、請求項６に記載の装置。
8. 前記デジタル手段は、前記送信モードがイネーブルされている時よりも、前記送信モードがディスエーブルされている時の方が、より高いインピーダンスを与える、請求項７に記載の装置。
9. 前記結合手段は、変成器と、抵抗と、第１のキャパシタと、第２のキャパシタとを備えており、前記変成器の一次巻線は、前記送信器の出力端に結合されており、前記変成器の二次巻線は、前記抵抗、前記第１のキャパシタ及び第２のキャパシタの直列接続端に結合されており、前記結合手段の出力は、前記第２のキャパシタ端に結合されている、請求項１に記載の装置。
10. 前記受信手段は、アナログデジタル（Ａ／Ｄ）変換器と、第１のキャパシタと、第２のキャパシタと、第３のキャパシタと、第４のキャパシタと、第１の抵抗と、第２の抵抗と、インダクタとを備えており、前記Ａ／Ｄ変換器は、前記第１のキャパシタ端に結合されており、前記第１の抵抗の第１の端子は、前記第１のキャパシタの第１の端子に結合されており、前記第１の抵抗の第２の端子は、前記第２の抵抗の第１の端子、前記第２のキャパシタの第１の端子及び前記第３のキャパシタの第１の端子に結合されており、前記第３のキャパシタの第２の端子は、前記第４のキャパシタの第１の端子及び前記インダクタの第１の端子に結合されており、前記インダクタの第２の端子は、前記第２のキャパシタの第２の端子、前記第２の抵抗の第２の端子及び前記第１のキャパシタの第２の端子に結合されており、前記受信手段への入力は、前記第４のキャパシタの第２の端子及び前記インダクタの第２の端子端に結合されている、請求項６に記載の装置。
11. 入力データを生成するインバータを更に備える、請求項１〜１０のいずれか一項に記載の装置。
12. 前記送信手段と、前記デジタル手段と、前記フィルタリング手段と、前記結合手段とがインバータ内に内蔵される、請求項１〜１０のいずれか一項に記載の装置。

Images