JP5553856B2 - 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5553856B2
JP5553856B2 JP2012105931A JP2012105931A JP5553856B2 JP 5553856 B2 JP5553856 B2 JP 5553856B2 JP 2012105931 A JP2012105931 A JP 2012105931A JP 2012105931 A JP2012105931 A JP 2012105931A JP 5553856 B2 JP5553856 B2 JP 5553856B2
Authority
JP
Japan
Prior art keywords
walled carbon
carbon nanotube
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012105931A
Other languages
English (en)
Other versions
JP2012235129A5 (ja
JP2012235129A (ja
Inventor
ガウ チエ
ファ シャウ シュアン
シェン チェン バイ
Original Assignee
ナショナル・チェン・クン・ユニヴァーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナショナル・チェン・クン・ユニヴァーシティ filed Critical ナショナル・チェン・クン・ユニヴァーシティ
Publication of JP2012235129A publication Critical patent/JP2012235129A/ja
Publication of JP2012235129A5 publication Critical patent/JP2012235129A5/ja
Application granted granted Critical
Publication of JP5553856B2 publication Critical patent/JP5553856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、トップゲート型薄膜トランジスタ、及びその製造方法に関する。より詳細には、本発明は、単層カーボンナノチューブをチャンネル層に仕立てる製造方法に関する。
カーボンナノチューブの合成及び応用研究の波は、1993年のその発見に起源を持つ。その技術的発展に関して特に注目すべきなのは、日本の東京大学の丸山研究チームであり、彼らが、高純度単層カーボンナノチューブの製造にアルコール触媒化学気相成長法(ACCVD)を利用した最初のチームであった。この処理プロセスによって得られるナノチューブは、目覚ましい特性:優れた電気伝導性、単純な製造方法、フォトリソグラフィーと簡単に一体化が可能であることなどを示し、これらは全て、学界から長い間大きな注目を集めている。
それとは別に、電気トランジスタ及びその小型化における技術的発展の現状に呼応して、将来的使用のために取って代わるべき、サステイナブルな新規材料に対する要求が次第に高まっている。文献から、ある研究チームが、カーボンナノチューブを縦分割(splittering)することによってp-型単層カーボンナノチューブマトリックスの製造を試みたところ、そのトランジスタは、最大106倍のオン−オフ電流比、及び最大7 cm2/Vsの電界作用キャリア移動度を示すことが明らかにされている。
カーボンナノチューブの通例操作では多くの場合、大多数のカーボンナノチューブトランジスタは、p-型特徴を示すように設定される。その理由は、一般に、大気環境に曝されるとカーボンナノチューブが酸素と結合するためである。さらに、当業者には、電気トランジスタのn-型又はp-型不純度を効果的に調節するための手段として、アニーリング及びカリウムドーピングを含む処理の使用が良く知られる。
一方、H.ダイ(Dai)研究チームは、ナノチューブ半径、バンドギャップサイズ、及び種々の金属及びカーボンチューブの仕事関数などのパラメーターの調節は、電気トランジスタの特性変更の誘導因子になるという理論を発表している。IBM研究チームは、カーボンナノチューブ、及び電極の接触面は、仕事関数に対してきわめて高感度であることを発見した。すなわち、該接触面における吸着酸素は、金属接触面における仕事関数の増加をもたらすことが可能であり、これは、陰性電圧電子に対しては依然として自由な流通を許容するが、該陰性電圧電子の、反対側の電子ホールは、エネルギー障壁過剰(overkill)のためカットオフされるであろう。
従来の研究傾向は、研究の優先度が、主に、単一カーボンナノチューブに向いており、カーボンナノチューブマトリックストランスジスタに対する注目度はより低いことを示している。カーボンナノチューブ薄膜は単純な製造プロセスを約束するものであるから、集積回路製造との適合性、大表面積を含む大型製品製造の可能性、ナノスケールトランジスタに使用される新規主流材料に対する需要が、近未来において、予見可能である。
事実、単層カーボンナノチューブ半導体は、その表面に窒素を吸着させるとn-型半導体特性を、その表面に酸素を吸着させるとp-型特性を呈するように変化することが当業者によって示唆されている。しかしながら、我々は、我々の試みを通じて、カーボンナノチューブに対し直接窒素又は酸素を印加し、その後高温でアニーリングを実行することは、電界作用移動度及び横断コンダクタンスを含む基板特性を著しく低下させること、さらに、それによって、ラマン分析によって示されるように、そのG/D比も同様に低下することを見出した。言い換えれば、カーボンチューブ薄膜に対し直接アニーリングを印加することは、該カーボンチューブ薄膜に対し構造的損傷をもたらすることが考えられ、従って、薄膜トランジスタの製造においてこの処理を直接適用することは不可能である。
上記から、この技術分野では、新規単層カーボンナノチューブを原材料とする薄膜トランジスタを製造する方法、すなわち、単層カーボンナノチューブの双極性を単極性に変換し、薄膜トランジスタにおいて単層カーボンナノチューブを通路層とすることが可能な方法が求められている。
従って、本発明の目的は、薄膜トランジスタの製造方法であって:(A)基板を準備する工程;(B)ソース電極、ドレイン電極、及び単層カーボンナノチューブ層を形成する工程、ここに、該ソース電極及び該ドレイン電極は互いに隔離して配置され、且つ、該単層カーボンナノチューブ層は、該ソース電極と該ドレイン電極の間に挿入される;(C)該単層カーボンナノチューブ層の表面上にゲート酸化物層を形成する工程、(D)該ゲート酸化物層の表面を、酸素及び窒素から選ばれる元素と共に約500℃から約600℃の温度においてアニールする工程を含む方法を提供することである。
本発明は、単層カーボンナノチューブの表面上にゲート酸化物層を形成した後、アニーリング処理を実行するための窒素及び酸素アニーリングを使用することを含み、ここに、アニーリングパラメータを調節することによって、該単層ナノチューブの双極性(ambiduality)は単極性に変換されトランジスタ部品としての使用が可能となる。より具体的には、本発明によって示唆される利点は、先ずゲート酸化物層(例えば、HfOx)を変換し、次いでアニーリング処理を実行することによって実現される。これらは一緒になって、第1に、ゲート酸化物層の誘電率を上げること、一方、第2に、このアニーリング処理中に、窒素又は酸素ガスがゲート酸化物層中を拡散してナノチューブに到達することを目指す。
いくつかの従来技術によって示唆される、カーボンナノチューブ薄膜に対する、窒素及び酸素ガスの直接的侵入を可能とするセットアップは、デバイス部品の特性の減衰、及び、G/D比の低下--これらは、従って、その部品において望ましい特性を有する薄膜トランジスタの製造を不可能とする--をもたらすことが知られる。逆に、本発明は、カーボンナノチューブのG/D比の値を維持するだけでなく、その部品の特性(例としては、横断コンダクタンス、オンオフ電流比、電界作用キャリア移動度などが挙げられる)の強化を可能とするが、この特色は、既知の従来技術では不可能である。
本発明の実施態様では、ゲート酸化物層の好ましい材料は、酸化ハフニウム(HfOx)である。一局面において、酸化ハフニウムを堆積させるためにスパッタリング技術を用いる本発明においては、非アニーリング条件下では、単層カーボンナノチューブの一部は双極体として出現すると考えられる。さらに、トランジスタ部分の双極性は、ゲート酸化物層が種々のガス及び種々の条件パラメータを用いてアニーリング処理されると、単極トランジスタに変換されるよう効果的に管理することが可能であることが見出されている。さらに、アニーリング処理は、デバイス部分の他の特性、すなわち、横断コンダクタンス、オンオフ電流比、電界作用移動度などを含む特性をも強化する。
ナノチューブトランジスタのゲート酸化物層としてもっとも頻繁に使用される材料は、入手・供給が優れるため二酸化シリコン(SiO2)である。しかしながら、二酸化シリコンは、ゲート酸化物層としてのみ使用可能であるが、その誘電率を著しく増すように、他のガスと一緒に反応させることはできない。さらに、窒素又は酸素アニーリングを実行する際、これら二つのガスは、何らかの所望の作用を実現するよう、二酸化シリコンと反応させることはできず、従って、窒素又は酸素原子はナノチューブに達するまで拡散しない。従って、ゲート酸化物層としては酸化ハフニウム薄膜を使用する方がより好ましい。
本発明の別の実施態様では、ゲート酸化物層の厚みは、好ましくは、約5 nmと約30 nmの間にある。
本発明の工程(D)の一実施態様では、ゲート酸化物層に対する酸素又は窒素アニーリング処理は、好ましくは、約30分から約1時間持続する。
本発明の工程(D)の別実施態様では、酸素又は窒素アニーリング処理における気体流速は、好ましくは、約100 sccm(標準立方センチ/分)と500 sccmの間に設定される。高温真空チェンバーチューブを使用する場合、真空アニーリング処理は、約10 torrにおいて行われるように調節され、従って、それは、大きすぎないよう、また小さすぎないようにすることが好ましい。
デバイス部分の特性に対する作用のためのアニーリング処理における、酸素又は窒素又は他のガスの使用に関する本発明の実施態様では、2種類のガス分子は、高温においてゲート酸化物層中を個別に拡散してナノチューブと結合し、該ナノチューブの半導体特性を変え(すなわち、n又はp状態に変換し)、それによって、デバイス部分の特性の変化を引き起こすことが予想される。
本発明の工程(B)の別の実施態様では、単層カーボンナノチューブは、下記の工程:(B1)触媒を形成するよう複数の金属含有ナノ粒子を溶媒中に入れること;(B2)該触媒中に工程(A)で調製した基板を浸すこと;(B3)触媒から浸漬基板を取り出し、該基板に焼成処理を施すこと;及び(B4)該焼成基板を加熱し、さらに、アルコール原料成長ガス源を供給し、それによって、該アルコール原料成長ガス源によって基板の表面に、複数の単層カーボンナノチューブを形成すること、その際、該複数の単層カーボンナノチューブは、互いに交差連結して網状構造を有するカーボンナノチューブ層を形成する、によって製造される。
上記工程(B4)の一局面では、アルコール原料成長ガスは:メタノール、エタノール、1-プロパノール、イソプロピルアルコール、n-ブタノール、イソブタノール、ペンタノール、及び、それらの任意の組み合わせから成る群から選ばれるべきである。上記工程(B1)のある局面では、前記複数の金属含有ナノ粒子は:コバルト、モリブデン、及びそれらの任意の組み合わせから成る群から選ばれる。上記工程(B4)の一局面では、基板は、好ましくは、約600℃から約900℃の間で加熱される。上記工程(B3)のある局面では、基板は、好ましくは、約320℃から約480℃の間で焼成される。さらに、上述の工程(B3)及び工程(B4)の間において、さらに別の工程(B3'):還元反応を実行するためにアンモニアを供給する工程を加えることが好ましい。
さらに、工程(B1)の別の局面では、溶媒は、好ましくは、エタノール、メタノール、1-プロパノール、イソプロピルアルコール、n-ブタノール、イソブタノール、ペンタノール、及び、それらの任意の組み合わせから成る群から選ばれる。工程(B4)に記載される単層カーボンナノチューブ層のラマン散乱スペクトラムによって分析したG/D比は、好ましくは10と25の間にある。
本発明の別実施態様では、複数の単層カーボンナノチューブは、好ましくは、ACCVDプラットフォームデバイスによって形成される。
上記工程(B)の一局面では、単層カーボンナノチューブは、好ましくは、通路層を形成し、該単層カーボンナノチューブの厚みは、好ましくは、約100 nmと400 nmの間にある。
本発明の一実施態様では、ゲート酸化物層は、好ましくは、スパッタリング法によって形成される。
本発明の別の実施態様では、基板を含む材料は制限されず、例えば、基板は、ガラス、石英、プラスチック、シリコンなどから製造することが可能である。
本発明はさらに、トップゲート型薄膜トランジスタであって:基板;ソース電極及びドレイン電極、ここに、該ソース電極及び該ドレイン電極は、基板表面において互いに隔離して配置される;複数の単層ナノチューブの交差連結マトリックスを含む単層カーボンナノチューブ層、ここに、該単層カーボンナノチューブは、該ソース電極と該ドレイン電極の間に配置され、且つ、基板表面に配置される;基板表面に配置され、ソース電極の一部とドレイン電極の一部を被覆するゲート酸化物層;及び、該ゲート酸化物層の表面上に配されるゲート電極、を含むトップゲート型薄膜トランジスタを提供する。
本発明は、アニーリング処理を施す前に、単層カーボンナノチューブ表面の上にゲート酸化物層を形成するよう窒素及び酸素アニーリング処理を用い、それによって、様々なアニーリングパラメータを調整して、一局面では、単層カーボンナノチューブの双極性を単極性に変換し、トップゲート型薄膜トランジスタ部分を可能とする。その結果、従来技術では、カーボンナノチューブ薄膜の中を窒素又は酸素ガスを直接通過させるために、デバイス部分の特性が減衰し、G/D比が低下することが知られ、そのため、単層カーボンナノチューブ層がソース電極とドレイン電極の上に配置されるトップゲート型薄膜トランジスタの実現には至らない。一方、本発明によって提供されるトップゲート型薄膜トランジスタは、カーボンナノチューブのG/D比の維持が実証されるばかりでなく、デバイス部分の特性(例えば、横断コンダクタンス、オンオフ電流比、電界作用キャリア移動度などが挙げられる)をさらに向上させることが可能であり、この特色は、既成の従来技術では不可能である。
本発明のある実施態様では、ゲート酸化物層は、好ましくは、酸化ハフニウム(HfOx)、オキシ窒化ハフニウム、及びそれらの任意の組み合わせから成る群から選ばれる。
本発明の別の実施態様では、単層カーボンナノチューブ層のG/D比は、ラマン散乱スペクトラムによって分析した場合、好ましくは10と25の間にある。
本発明のさらに別の実施態様では、単層カーボンナノチューブ層は、好ましくは、通路層を形成する。
本発明のさらに別の実施態様では、単層カーボンナノチューブ層の厚みは、好ましくは、約100 nmと約400 nmの間にある。
本発明の他の目的、利点、及び新規特色は、下記の詳細な説明を、付属の図面と組み合わせて読み取ることによってさらに明白となろう。
1Aから1Dは、トップゲート型薄膜トランジスタ製造の好ましい実施態様1を、プロセスフロー図として模式的に示す。 本発明の好ましい実施態様1-3における該好ましい実施態様1-3、及び対照群1の特性性能に基づいて調製されるトップゲート型薄膜トランジスタにおける成分測定結果を示すIds対Vgs曲線である。 本発明の好ましい実施態様4-6における該好ましい実施態様4-6、及び対照群2の特性性能に基づいて調製されるトップゲート型薄膜トランジスタにおける成分測定結果を示すIds-Vgs特徴曲線である。 アニーリング無しに調製されるトップゲート型薄膜トランジスタにおける成分測定結果を示すIds-Vgs特徴曲線である。 アニーリング無しに調製されるn-型トップゲート薄膜トランジスタにおける成分測定結果を示すIds-Vgs特徴曲線である。
図1に示すように、先ず、二酸化シリコン層12を有する表面を含むシリコン基板11が準備され(工程A)、ここで、該シリコン基板11の上に、ACCVDデバイスによって堆積される、約200 nm厚の、単層カーボンナノチューブ薄膜13が設けられる。この単層カーボンナノチューブトランジスタにおける通路域のパターン(工程B)は、フォトリソグラフィー技術及びエッチング技術によって定められる。次に、図1Bに示すように、ドレイン電極14及びソース電極15を有する金属電極層(20 nmの金/300 nmのチタン)が、金属堆積システム及びリフトオフリソグラフィーによって形成される。その後、スパッタリング装置によって約10 nm厚に堆積される酸化ハフニウム層(HfOx)16が、図1Cに示されるように(工程C)、本トランジスタのゲート酸化物層とされる。その後、フォトリソグラフィー及びドライエッチングによって、該酸化ハフニウム層16がエッチ(触刻)され、ドレイン電極14及びソース電極15を含む接触ホール(図には示さず)が形成される。
次の工程は、酸化ハフニウム層16の表面に対し、500℃の温度、10 torrの圧力、100 sccmの流速下30分間酸素アニーリングを実行すること(工程D)を含む。その際、酸化ハフニウム層16が高温で酸素アニーリング処理されるとき、酸素原子は、ゲート酸化物層中に拡散して高い動作温度でナノチューブと結合し、該ナノチューブの半導体特性を変え、それによって、このデバイス部分全体の特性を変え、さらに、通路層の単層カーボンナノチューブ薄膜13の性質を規定する。
最後に、デバイス部分の製造プロセスを完了するために、リフトオフリソグラフィー技術を再び用いて金属ゲート電極16を堆積する(工程E)。本発明の実施態様を表すトップゲート型薄膜トランジスタ1はこのようにして製作される。
本発明では、工程Bの単層カーボンナノチューブ13は、下記の工程によって形成される:(B1)触媒を形成するよう複数の金属含有ナノ粒子(この場合の例としては、酢酸コバルト粉末及び酢酸モリブデン粉末が使用される)を溶媒中に入れること、この場合の例としては、溶媒はエタノールであり、酢酸コバルトと酢酸モリブデン、及びエタノール[酢酸コバルトと酢酸モリブデン:エタノール」の比 = 0.01 wt%である。次に、(B2)シリコン基板11を該触媒に浸し;該シリコン基板11の表面に触媒を吸着させる。その後、(B3)浸漬基板11を触媒から取り出し、該基板11に焼成処理を施す、その際、焼成温度は400℃である。この工程に続き、(B3')は、シリコン基板11の表面を焼成することによって還元反応を起動するための手段として、アンモニウムガス及びアルゴンガスを供給することを含む。本発明において開示される還元反応は、約350℃と750℃の間の温度、約15-20 torrの圧力において、アンモニウムガス/アルゴンガスが30/200 sccmとなるように作動する。次の工程(B4)は、該焼成・還元基板を750℃となるように加熱すること、同時に、アルコール型成長ガス源(この場合の例としては、条件は、約99.9%純度のエタノール、690 torrの圧力、50℃の温度を含んでもよい)を供給し、それによって、基板表面上に複数の単層カーボンナノチューブを形成することを含み(この場合の例としては、継続時間10分、ACCVDデバイスが挙げられる)、その際、該複数の単層カーボンナノチューブは、互いに交差連結して網状構造を有するカーボンナノチューブ層を形成し、この網状構造薄膜の厚みは約200 nmである。
ここで図1Dに目を向けると、ここに提示される実施態様は、その表面が二酸化シリコン層2を有する、シリコン基板11;ソース電極15とドレイン電極14、ここに、該ソース電極と該ドレイン電極は、シリコン基板11の表面において互いに隔離されて配置される;単層カーボンナノチューブ薄膜13であって、交差連結構造を有する複数の単層カーボンナノチューブを含み、シリコン基板11の表面上に配される単層カーボンナノチューブ薄膜;酸化ハフニウム層16を有するゲート酸化物層であって、単層カーボンナノチューブ薄膜13の表面上に配置され、ソース電極15とドレイン電極14を覆うゲート酸化物層;及び、酸化ハフニウム16の表面に配されるゲート電極17を含む、トップゲート型薄膜トランジスタ1を開示する。
本明細書記載の実施例1に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、酸素アニーリング処理のための工程Dの酸素の流速が、100 sccmではなくて300 sccmである製造方法。
本明細書記載の実施例1に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、酸素アニーリング処理のための工程Dの酸素の流速が、100 sccmではなくて500 sccmであり、持続時間が、30分ではなくて60分である製造方法。
[対照群1]
本明細書記載の実施例1に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、工程Dが省略され、酸素アニーリング処理が省略される製造方法。
Figure 0005553856
図2は、酸素アニーリング処理の種々のパラメータ条件下に、酸化ハフニウム層を変えた場合の、トランジスタ部分の特性の振る舞いの変化を示す。図面から、トランジスタ部分が、初期の双極状態からp-型単極状態へ変換されることが明瞭に見て取れる。それに加えて、トランジスタがp-型動作測定値を呈する際、その横断コンダクタンスとオンオフ電流比、電界作用キャリア移動度は全て著しく上向き傾向を示す。結果の計算値を表1に記録する。
本明細書記載の実施例1に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、工程Dが、アニーリング処理を実行するために窒素の使用を含み、使用される窒素の流速が100 sccmであり、アニーリング時間が30分である製造方法。
本明細書に記載の実施例4に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、工程Dの窒素の流速が、100 sccmではなく、300 sccmである製造方法。
本明細書に記載の実施例4に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、工程Dの窒素の流速が、100 sccmではなく、500 sccmであり、時間が、30分ではなく、60分である製造方法。
[対照群2]
本明細書記載の実施例1に開示される、トップゲート型薄膜トランジスタと同じ製造方法であるが、工程Dが省略され、酸素アニーリング処理又は窒素アニーリング処理が省略される製造方法。
Figure 0005553856
図3は、窒素アニーリング処理の種々のパラメータ条件下に、オキシ窒化ハフニウム(HfOxNy)を変えた場合の、トランジスタ部分の特性の振る舞いの変化を示す。図面から、トランジスタ部分が、初期の双極状態からn-型単極状態へ変換されることが明瞭に見て取れる。それに加えて、トランジスタがn-型FET動作の測定を受ける際、その横断コンダクタンスとオンオフ電流比、電界作用キャリア移動度は全て著しく上向き傾向を示す。結果の計算値を表2に記録する。この結果に関する予測は下記の通り:N2 = 300 sccm、550℃、及び30分の持続時間という動作条件では、酸化物層薄膜は、きわめて能力が高く反応を終了させ、窒素含有薄膜を形成することが可能である。そればかりでなく、変更される温度及びガス分子は、酸化物層の移動の際、金属とカーボンナノチューブの間の接触面に影響を及ぼし、該接触表面の仕事関数及び接触抵抗率を、アニーリングによって誘起される変化に対して敏感にし、そのため、デバイス部分の特性変化が引き起こされる。
誘電率の測定
実施例2、実施例5、及び酸化ハフニウム薄膜の容量値(測定周波数は2 MHz)を考慮に入れ、誘電率εrを計算するための式C=εrεo (A/tox)と組み合わせると、下記の結果が得られる。
Figure 0005553856
酸化ハフニウム薄膜の誘電率は、550℃の温度、10 torrの圧力、30分の持続時間において窒素又は酸素を使用するアニーリング条件下で実際に増加を示すことが実証される。誘電率の変化のレベルは、特に、窒素のアニーリング処理後に最大である。元の酸化ハフニウム薄膜がオキシ窒化薄膜に成り、注入窒素原子が作動して誘電率を刺激したことが考えられる。
アニーリング処理をしない単層カーボンナノチューブトランジスタの特性分析
図4及び5において、一方は、W = 100μm、L = 20μmの単層カーボンナノチューブトランジスタにおけるIds-Vgs曲線であり、他方は、同じものであるが、ただし、n-型動作下での曲線である。式μeff = (dIds/dVgs)(Ltox/εWVds)から、該トランジスタの電界作用移動度を計算することが可能であり、ここに、dIds/dVgs は横断コンダクタンスであり、L及びWは、それぞれ、通路チャンネルの長さと幅を表し、tox通路チャンネル薄膜の厚みであり、εは、ゲート酸化物層の誘電率であり、Vgs は、ドレイン電極-ソース電極からの印加電圧である。
図4から、アニーリング無しのカーボンナノチューブ薄膜から得られる薄膜トランジスタの特性は双極性であることが見て取れる。輸送のためにp-型通路チャンネルとして使用した場合、電子ホールキャリアの測定から、Vds = 0.1Vで、その横断コンダクタンスは約3.2μS、オンオフ電流比はほぼ105に近似し、電界作用キャリア移動度計算値は約52.74cm2/Vsであることが明らかになる。一方、電流輸送のためにn-型通路チャンネルとして使用した場合、その横断コンダクタンスは約4.3 μS、オンオフ電流比は約105、電界作用キャリア移動度は約67.08 cm2/Vsである。
本発明は、単層カーボンナノチューブ表面にゲート酸化物層を形成した後アニーリング処理を実行するために窒素及び酸素アニーリングを使用することを含み、それによって、該単層ナノチューブの双極性は、アニーリングパラメータを調整することによって単極性に変換され、トランジスタ部分として使用される。より具体的には、本発明によって提示される利点は、先ず、ゲート酸化物層(例えば、HfOx)を被覆し、次いでアニーリング処理すること--この共同目的は、第1に、ゲート酸化物層の誘電率を増すことであり、同時に第2に、アニーリング処理の際、窒素又は酸素ガスを該ゲート酸化物層中に拡散させてナノチューブに達せしめることである--によって実現される。
いくつかの従来技術によって示唆される、カーボンナノチューブ薄膜への窒素及び酸素ガスの直接的侵入を可能とするセットアップは、デバイス部分の特性を変えてG/D比の減衰及び低下を誘発することが知られ、従って、その部分に関して、所望の特性を持つ薄膜トランジスタの作製を不能にする。逆に、本発明は、カーボンナノチューブのG/D比の値の維持が可能であるばかりでなく、その部分の特性の強化(例として、横断コンダクタンス、オンオフ電流比、電界作用キャリア移動度などが挙げられる)が可能である。この特色は、従来技術では不可能である。
ここに開示される本発明の実施態様は、只今のところ好ましいと考えられるものであるが、本発明の精神及び範囲から逸脱することなく、種々の変更及び修飾を実行することが可能である。本発明の範囲は、付属の特許請求項に示されるが、その等価物の意味と範囲内に出現する全ての変化は、本発明の範囲内に包含されることが意図される。
1.トップゲート型薄膜トランジスタ
11.シリコン基板
12.二酸化シリコン層
13.単層カーボンナノチューブ層
14.ドレイン電極
15.ソース電極
16.酸化ハフニウム層
17.ゲート電極

Claims (15)

  1. 薄膜トランジスタの製造方法であって:
    (A)基板を準備すること;
    (B)ソース電極、ドレイン電極、及び単層カーボンナノチューブ層を形成すること、ここに、該ソース電極及び該ドレイン電極は互いに隔離して配置され、且つ、該単層カーボンナノチューブ層は、該ソース電極と該ドレイン電極の間に挿入される;
    (C)該単層カーボンナノチューブ層の表面上にゲート酸化物層を形成すること;
    (D)該ゲート酸化物層の表面を、酸素及び窒素から選ばれる元素と共に約500℃と約600℃の間の温度においてアニールすること;及び、
    (E)該ゲート酸化物層の該表面上にゲート電極を形成すること、
    を含む製造方法。
  2. 前記ゲート酸化物層が酸化ハフニウム(HfOx)を含むことを特徴とする、請求項1に記載の方法。
  3. 工程(C)において、前記ゲート酸化物層の厚みが約5 nmと約30 nmの間にあることを特徴とする、請求項1に記載の方法。
  4. 工程(D)において、酸素アニーリング又は窒素アニーリングの持続時間が、約30分から約1時間であることを特徴とする、請求項1に記載の方法。
  5. 工程(D)において、前記酸素アニーリング又は窒素アニーリングのためのガス流速が、約100 sccmと500 sccmの間であることを特徴とする、請求項1に記載の方法。
  6. 工程(B)において、前記単層カーボンナノチューブが、下記の工程:
    (B1)触媒を形成するよう複数の金属含有ナノ粒子を溶媒中に入れること;
    (B2)該触媒中に工程(A)で調製した基板を浸すこと;
    (B3)該触媒から浸漬基板を取り出し、該基板に焼成処理を施すこと;及び
    (B4)該焼成基板を加熱し、さらに、アルコール原料成長ガス源を供給し、それによって、該アルコール原料成長ガス源によって該基板の表面に、複数の単層カーボンナノチューブを形成すること、その際、該複数の単層カーボンナノチューブは、互いに交差連結して網状構造を有するカーボンナノチューブ層を形成する、
    によって製造されることを特徴とする、請求項1に記載の方法。
  7. 工程(B4)において、前記アルコール原料成長ガスが:メタノール、エタノール、1-プロパノール、イソプロピルアルコール、n-ブタノール、イソブタノール、ペンタノール、及び、それらの任意の組み合わせから成る群から選ばれることを特徴とする、請求項6に記載の方法。
  8. 工程(B1)において、前記複数の金属含有ナノ粒子が、コバルト、モリブデン、及びそれらの任意の組み合わせから成る群から選ばれることを特徴とする、請求項6に記載の方法。
  9. 工程(B)において、前記単層カーボンナノチューブが、通路チャンネル層とされることを特徴とする、請求項1に記載の方法。
  10. 工程(B)において、前記単層カーボンナノチューブ層の厚みが、約100 nmと約400 nmの間にあることを特徴とする、請求項1に記載の方法。
  11. トップゲート型薄膜トランジスタであって:
    基板;
    ソース電極及びドレイン電極、ここに、それらは、それぞれ、該基板の表面において所定の長さだけ互いに隔離して配置される;
    複数の単層カーボンナノチューブを含む単層カーボンナノチューブ層;
    該単層カーボンナノチューブの表面に配され、該ソース電極の一部及び該ドレイン電極の一部を被覆するゲート酸化物層(但し、該ゲート酸化物層は、その表面を、酸素及び窒素から選ばれる元素と共に約500℃と約600℃の間の温度においてアニールする処理に付された物である);及び、
    ゲート酸化物層の表面上に配されるゲート電極、
    を含むトップゲート型薄膜トランジスタ。
  12. 前記ゲート酸化物層が、酸化ハフニウム、オキシ窒化ハフニウム、及びそれらの任意の組み合わせから成る群から選ばれることを特徴とする、請求項11に記載のトップゲート型薄膜トランジスタ。
  13. 前記単層カーボンナノチューブ層が、ラマン散乱スペクトラムによって分析した場合、好ましくは10と25の間にあることを特徴とする、請求項11に記載のトップゲート型薄膜トランジスタ。
  14. 前記単層カーボンナノチューブ層が、通路チャンネル層とされることを特徴とする、請求項11に記載のトップゲート型薄膜トランジスタ。
  15. 前記単層カーボンナノチューブの厚みが、約100 nmと約400 nmの間にあることを特徴とする、請求項11に記載のトップゲート型薄膜トランジスタ。
JP2012105931A 2011-05-04 2012-05-07 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法 Expired - Fee Related JP5553856B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100115551 2011-05-04
TW100115551A TWI479547B (zh) 2011-05-04 2011-05-04 薄膜電晶體之製備方法及頂閘極式薄膜電晶體

Publications (3)

Publication Number Publication Date
JP2012235129A JP2012235129A (ja) 2012-11-29
JP2012235129A5 JP2012235129A5 (ja) 2014-02-20
JP5553856B2 true JP5553856B2 (ja) 2014-07-16

Family

ID=47089642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105931A Expired - Fee Related JP5553856B2 (ja) 2011-05-04 2012-05-07 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US20120280213A1 (ja)
JP (1) JP5553856B2 (ja)
CN (1) CN102856169B (ja)
TW (1) TWI479547B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455421B2 (en) 2013-11-21 2016-09-27 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
CN105810747B (zh) 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810749B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810792B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810788B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810587B (zh) 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105810586B (zh) 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810785B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810746B (zh) 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
KR102356986B1 (ko) * 2015-07-16 2022-02-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법
US10957868B2 (en) 2015-12-01 2021-03-23 Atom H2O, Llc Electron injection based vertical light emitting transistors and methods of making
US10541374B2 (en) 2016-01-04 2020-01-21 Carbon Nanotube Technologies, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
US10724136B2 (en) * 2016-01-20 2020-07-28 Honda Motor Co., Ltd. Conducting high transparency thin films based on single-walled carbon nanotubes
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
KR20200005583A (ko) * 2017-05-04 2020-01-15 카본 나노튜브 테크놀로지스, 엘엘씨 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
US10665796B2 (en) 2017-05-08 2020-05-26 Carbon Nanotube Technologies, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
CN110137355B (zh) * 2019-05-15 2021-05-25 华东师范大学 一种改进亚阈值摆幅和开关比的有机薄膜晶体管及制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172767A1 (en) * 2001-04-05 2002-11-21 Leonid Grigorian Chemical vapor deposition growth of single-wall carbon nanotubes
KR101016763B1 (ko) * 2002-02-13 2011-02-25 도레이 카부시키가이샤 단층 카본 나노튜브의 제조방법
TWI220269B (en) * 2002-07-31 2004-08-11 Ind Tech Res Inst Method for fabricating n-type carbon nanotube device
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
US7282191B1 (en) * 2002-12-06 2007-10-16 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube growth
US6918284B2 (en) * 2003-03-24 2005-07-19 The United States Of America As Represented By The Secretary Of The Navy Interconnected networks of single-walled carbon nanotubes
TWI222742B (en) * 2003-05-05 2004-10-21 Ind Tech Res Inst Fabrication and structure of carbon nanotube-gate transistor
US7628974B2 (en) * 2003-10-22 2009-12-08 International Business Machines Corporation Control of carbon nanotube diameter using CVD or PECVD growth
US7276285B2 (en) * 2003-12-31 2007-10-02 Honeywell International Inc. Nanotube fabrication basis
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
WO2006004599A2 (en) * 2004-06-04 2006-01-12 The Trustees Of Columbia University In The City Of New York Methods for preparing single-walled carbon nanotubes
US7582534B2 (en) * 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
US7504132B2 (en) * 2005-01-27 2009-03-17 International Business Machines Corporation Selective placement of carbon nanotubes on oxide surfaces
JP4891550B2 (ja) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
US20060194058A1 (en) * 2005-02-25 2006-08-31 Amlani Islamshah S Uniform single walled carbon nanotube network
WO2006132659A2 (en) * 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
US8859048B2 (en) * 2006-01-03 2014-10-14 International Business Machines Corporation Selective placement of carbon nanotubes through functionalization
US20100075137A1 (en) * 2006-05-17 2010-03-25 Lockheed Martin Corporation Carbon nanotube synthesis using refractory metal nanoparticles and manufacture of refractory metal nanoparticles
US7956345B2 (en) * 2007-01-24 2011-06-07 Stmicroelectronics Asia Pacific Pte. Ltd. CNT devices, low-temperature fabrication of CNT and CNT photo-resists
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
CN101582381B (zh) * 2008-05-14 2011-01-26 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及其阵列的制备方法
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
JP2010052961A (ja) * 2008-08-26 2010-03-11 Hiroki Ago カーボンナノチューブの製造方法及びカーボンナノチューブ
CN101388412B (zh) * 2008-10-09 2010-11-10 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
US8847313B2 (en) * 2008-11-24 2014-09-30 University Of Southern California Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
JP5371453B2 (ja) * 2009-01-09 2013-12-18 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
EP2348531B1 (en) * 2010-01-26 2021-05-26 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same

Also Published As

Publication number Publication date
CN102856169B (zh) 2015-04-15
JP2012235129A (ja) 2012-11-29
TW201246309A (en) 2012-11-16
CN102856169A (zh) 2013-01-02
TWI479547B (zh) 2015-04-01
US20120280213A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP5553856B2 (ja) 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法
JP2012235129A5 (ja)
US9184270B2 (en) Graphene based field effect transistor
JP4977478B2 (ja) ZnOフィルム及びこれを用いたTFTの製造方法
TWI481738B (zh) 改善石墨烯和碳奈米管上之材料的晶核生成之方法
JP5708493B2 (ja) 半導体装置及びその製造方法
CN107946189B (zh) 一种薄膜晶体管及其制备方法
Lu et al. A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors
JP5759398B2 (ja) ダイヤモンド電界効果トランジスタ及びその作成方法
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
US20180005824A1 (en) A field effect transistor using transition metal dichalcogenide and a method for forming the same
KR20120059853A (ko) 그래핀 기판 및 제조방법
Shen et al. High-performance wrap-gated InGaAs nanowire field-effect transistors with sputtered dielectrics
Nguyen et al. The metal-induced crystallization of poly-Si and the mobility enhancement of thin film transistors fabricated on a glass substrate
Hui et al. n-and p-Type modulation of ZnO nanomesh coated graphene field effect transistors
KR20170015645A (ko) 트랜지스터 및 트랜지스터 제조방법
JP5483168B2 (ja) ダイヤモンド薄膜およびダイヤモンド電界効果トランジスター
WO2012029234A1 (ja) カーボンナノチューブを用いた電界効果トランジスタ及びその製造方法
JP2008091566A (ja) 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
US10777662B2 (en) Thin film transistor and manufacturing method thereof
Han et al. High-performance pentacene thin-film transistor with ZrLaO gate dielectric passivated by fluorine incorporation
KR101884561B1 (ko) 질소 도핑된 금속 산화물 반도체층을 구비하는 금속 산화물 박막 트랜지스터 및 이의 제조방법
US20110065233A1 (en) Method for fabricating and repairing organic thin film
JP6942943B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees