JP5546474B2

JP5546474B2 - Method for manufacturing silicon carbide semiconductor device

Info

Publication number: JP5546474B2
Application number: JP2011026721A
Authority: JP
Inventors: 淳綾; 剛史川上; 善夫藤井; 貴洋中谷; 義幸中木; 勇史海老池; 修平中田; 寛渡邊
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-02-10
Filing date: 2011-02-10
Publication date: 2014-07-09
Anticipated expiration: 2031-02-10
Also published as: JP2012169317A

Description

本発明は炭化珪素半導体装置の製造方法に関し、特に炭化珪素半導体装置の終端構造の製造方法に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to a method for manufacturing a termination structure of a silicon carbide semiconductor device.

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素を用いた半導体素子が有望視されており、インバータなどのパワー半導体装置への適用が期待されている。 As a next-generation switching element capable of realizing high breakdown voltage, low loss, and high heat resistance, a semiconductor element using silicon carbide is considered promising and is expected to be applied to a power semiconductor device such as an inverter.

しかし炭化珪素半導体装置には、多くの解決すべき課題が残されている。その一つは、炭化珪素半導体装置の終端部（例えばショットキー障壁ダイオードのショットキー電極の端部や、ｐｎダイオードやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のｐｎ接合の端部）における電界集中により、炭化珪素半導体装置の耐電圧特性が低下する問題である。 However, many problems to be solved remain in the silicon carbide semiconductor device. One of them is due to electric field concentration in the terminal part of the silicon carbide semiconductor device (for example, the end part of a Schottky electrode of a Schottky barrier diode or the end part of a pn diode or MOSFET (Metal Oxide Semiconductor Field Effect Transistor) pn junction). This is a problem that the withstand voltage characteristic of the silicon carbide semiconductor device is deteriorated.

炭化珪素半導体装置の終端部に生じる電界を緩和する終端構造の代表例としては、ガードリング（ＧＲ：Guard Ring）構造や、ＪＴＥ（Junction Termination Extension）構造、ＦＬＲ（Field Limiting Ring）構造等がある。これらはいずれも素子領域を囲むように形成される不純物拡散層である。一般に、ＪＴＥ構造は表面電界を低減する目的で設けられ、炭化珪素半導体装置の終端部から外へ向けて段階的に不純物濃度が低くなる構造を有している。これに対し、ＦＬＲ構造は同じ濃度の複数の不純物拡散層から成る。 Typical examples of the termination structure for relaxing the electric field generated at the termination portion of the silicon carbide semiconductor device include a guard ring (GR) structure, a JTE (Junction Termination Extension) structure, and an FLR (Field Limiting Ring) structure. . These are impurity diffusion layers formed so as to surround the element region. In general, the JTE structure is provided for the purpose of reducing the surface electric field, and has a structure in which the impurity concentration gradually decreases from the terminal portion of the silicon carbide semiconductor device to the outside. On the other hand, the FLR structure is composed of a plurality of impurity diffusion layers having the same concentration.

例えば下記の特許文献１には、ＧＲとＪＴＥとを組み合わせた終端構造が開示されている。特許文献１の終端構造は、ＧＲの外側に、当該ＧＲよりも不純物濃度を低くしたＪＴＥが配設された構造である。また特許文献１では、ＧＲおよびＪＴＥを、炭化珪素半導体層表面に設けたリセス構造の下に形成することにより、電界集中が生じ易いＧＲおよびＪＴＥの底端部と炭化珪素半導体層表面との距離を長くし、炭化珪素半導体層表面の電界を更に緩和させる技術が提案されている。 For example, Patent Document 1 below discloses a termination structure in which GR and JTE are combined. The termination structure of Patent Document 1 is a structure in which a JTE having an impurity concentration lower than that of the GR is disposed outside the GR. Further, in Patent Document 1, by forming GR and JTE under a recess structure provided on the surface of the silicon carbide semiconductor layer, the distance between the bottom end portion of GR and JTE that is likely to cause electric field concentration and the surface of the silicon carbide semiconductor layer. A technique for prolonging the length and further relaxing the electric field on the surface of the silicon carbide semiconductor layer has been proposed.

国際公開第２００９／１１６４４４号International Publication No. 2009/116444

上記のように、従来の炭化珪素半導体装置においてはＧＲ／ＪＴＥの二種類の注入条件を用いることで、耐圧構造を実現していた。 As described above, in the conventional silicon carbide semiconductor device, the breakdown voltage structure is realized by using two types of implantation conditions of GR / JTE.

ここで、二種類の注入条件でＧＲ／ＪＴＥ構造を実現するためには、それぞれの該当する位置に不純物を注入するためのマスクを形成する工程が必要となる。また、それらのマスクを形成するためには、それぞれのマスクの位置をアライメントするための基準（アライメントマーク）を、さらにその前工程で形成する必要がある。アライメントマークは、炭化珪素半導体表面をエッチング加工して形成される。 Here, in order to realize the GR / JTE structure under two kinds of implantation conditions, a step of forming a mask for injecting impurities into each corresponding position is required. Further, in order to form those masks, it is necessary to form a reference (alignment mark) for aligning the positions of the respective masks in the previous process. The alignment mark is formed by etching the silicon carbide semiconductor surface.

以上のように、従来の炭化珪素半導体装置では、少なくとも３つのマスク（アライメントマーク形成用、ＧＲ形成用、ＪＴＥ形成用）が必要になるとともに、異なる条件で不純物注入を行わなければならなかった。このため、工程数が増加すると共に、各工程におけるマスクのばらつきによる特性の悪化、歩留りの低下、コストの増加などの問題が発生していた。 As described above, in the conventional silicon carbide semiconductor device, at least three masks (for alignment mark formation, GR formation, and JTE formation) are required, and impurity implantation has to be performed under different conditions. For this reason, the number of processes increases, and problems such as deterioration of characteristics due to mask variations in each process, a decrease in yield, and an increase in cost occur.

これらの問題点を改善する方法として、マスクを１つにすることが考えられる。すなわち、終端構造をＧＲのみの構造とするかＦＬＲ構造にして、注入工程を１つにする。さらに、アライメントマークを形成する工程と上記の注入用マスクを形成する工程とを共通の工程とすることで、１つのマスクで終端構造を形成することが出来る。 As a method for improving these problems, it is conceivable to use one mask. That is, the termination structure is a GR-only structure or an FLR structure, and the number of implantation steps is one. Furthermore, the termination structure can be formed with one mask by making the step of forming the alignment mark and the step of forming the above-described implantation mask a common step.

これらの炭化珪素半導体装置では、一種類の注入条件を適用することにより、リセス構造に、不純物が１種類の濃度で注入された終端構造が備えられている。 In these silicon carbide semiconductor devices, by applying one kind of implantation condition, the recess structure is provided with a termination structure in which impurities are implanted at one kind of concentration.

ここで、炭化珪素半導体装置の場合、注入された不純物はほとんど拡散することなく活性化される。従って、ＧＲ構造のみの場合は勿論ＧＲ／ＪＴＥ構造の場合で二種類の注入条件ほどに最適化できない一種類の注入条件を適用した場合には特に、リセス構造の極近傍に高濃度の不純物層が形成されることになる。また、ガードリングの不純物濃度は、素子の耐圧特性を確実なものとするために比較的濃い濃度で形成されている。 Here, in the case of a silicon carbide semiconductor device, the implanted impurities are activated with little diffusion. Therefore, in the case of only the GR structure, as a matter of course, in the case of the GR / JTE structure, when one kind of implantation condition that cannot be optimized as much as two kinds of implantation conditions is applied, a high-concentration impurity layer is very close to the recess structure. Will be formed. Further, the impurity concentration of the guard ring is formed at a relatively high concentration in order to ensure the breakdown voltage characteristics of the element.

そのため、高電圧をカソードに印加した場合、不純物層の空乏層の伸びは少なくなり、高電界が発生しやすいという問題があった。 For this reason, when a high voltage is applied to the cathode, the depletion layer of the impurity layer is less elongated and a high electric field is likely to be generated.

特にリセス構造のコーナー部には強い電界が発生し、例えば表面封止材であるポリイミド膜の絶縁破壊強度を超えた場合には、絶縁破壊を引き起こす原因となるという問題があった。また、ポリイミド膜の外部に電荷が蓄積するとリセス部の電界強度が変動し、絶縁破壊を引き起こす要因となっていた。また、デバイスを電力変換用のモジュールに組み込む際には他の絶縁体で被うことが必要となるが、その工程においてポリイミド等の絶縁体表面に電荷が蓄積し絶縁耐力を低下させる原因となっていた。また、注入された不純物の拡散が不十分であり、リセス構造のコーナー部を注入層で覆えない場合もあった。 In particular, a strong electric field is generated at the corner portion of the recess structure. For example, when the dielectric breakdown strength of the polyimide film that is the surface sealing material is exceeded, there is a problem of causing dielectric breakdown. In addition, when electric charges accumulate outside the polyimide film, the electric field strength in the recesses fluctuates, causing a dielectric breakdown. In addition, when the device is incorporated in a module for power conversion, it is necessary to cover it with another insulator. In this process, charges accumulate on the surface of an insulator such as polyimide, causing a decrease in dielectric strength. It was. Further, the diffusion of the implanted impurity is insufficient, and the corner portion of the recess structure may not be covered with the implanted layer.

本発明は、上記の問題を解決するためになされたものであり、製造プロセスが煩雑でなく、かつ高い絶縁耐力を有する炭化珪素半導体装置の製造方法の提供を目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device that does not require a complicated manufacturing process and has high dielectric strength.

本発明の炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体よりなる下地を準備する工程と、（ｂ）前記下地上において、素子領域を囲むリセス構造を、レジストパターンを用いて形成する工程と、（ｂ´）前記工程（ｂ）の後、前記下地を加熱して前記レジストパターンの開口をテーパー形状にする工程と、（ｃ）前記工程（ｂ´）の後、前記レジストパターンを介した不純物注入により、前記リセス構造内のリセス底面及びリセス側面の面内に、第２導電型の不純物層を形成する工程とを備える。 The method for manufacturing a silicon carbide semiconductor device according to the present invention includes: (a) a step of preparing a base made of a first conductivity type silicon carbide semiconductor; and (b) a recess structure surrounding an element region on the base. (B ′) After the step (b), the step of heating the base to taper the opening of the resist pattern, and (c) after the step (b ′ ) the by impurity implantation through the resist pattern, in the plane of the recess bottom and the recess side surface of the recess structure, obtain Preparations and forming an impurity layer of the second conductivity type.

本発明の炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体よりなる下地を準備する工程と、（ｂ）前記下地上において、素子領域を囲むリセス構造を、レジストパターンを用いて形成する工程と、（ｂ´）前記工程（ｂ）の後、前記下地を加熱して前記レジストパターンの開口をテーパー形状にする工程と、（ｃ）前記工程（ｂ´）の後、前記レジストパターンを介した不純物注入により、前記リセス構造内のリセス底面及びリセス側面の面内に、第２導電型の不純物層を形成する工程とを備えるので、レジストパターンのテーパー形状で厚みが小さくなった部分を通過してリセス側面の面内にもイオン注入層が形成される。そのため、リセス構造の側面付近の電界集中を緩和し、炭化珪素半導体装置の安定した耐圧の確保を実現することができる。
A method for manufacturing a silicon carbide semiconductor device according to the present invention includes: (a) a step of preparing a base made of a first conductivity type silicon carbide semiconductor; and (b) a recess structure surrounding an element region on the base. (B ′) After the step (b), the step of heating the base to taper the opening of the resist pattern, and (c) after the step (b ′) And a step of forming a second conductivity type impurity layer in the recess bottom surface and the recess side surface in the recess structure by impurity implantation through the resist pattern, so that the resist pattern has a tapered shape and a thickness. An ion implantation layer is formed also in the surface of the recess side surface through the reduced portion. Therefore, it is possible to alleviate the electric field concentration near the side surface of the recess structure and to secure a stable breakdown voltage of the silicon carbide semiconductor device.

実施の形態１の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 5 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the first embodiment. 実施の形態１の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 5 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the first embodiment. 実施の形態１の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 5 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the first embodiment. 実施の形態１の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 5 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the first embodiment. 実施の形態１の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 5 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the first embodiment. リセスコーナー部の最大電界強度のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the maximum electric field strength of a recess corner part. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 実施の形態２の炭化珪素半導体装置の製造工程を示す断面図である。FIG. 11 is a cross sectional view showing a manufacturing step for the silicon carbide semiconductor device of the second embodiment. 本発明の前提技術に係る炭化珪素半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the silicon carbide semiconductor device which concerns on the premise technique of this invention.

（前提技術）
図１３は、本発明の前提技術となる炭化珪素半導体装置の構成を示す断面図である。 (Prerequisite technology)
FIG. 13 is a cross-sectional view showing a configuration of a silicon carbide semiconductor device which is a prerequisite technology of the present invention.

本発明の前提技術に係る炭化珪素半導体装置では、ＳｉＣ基板１の第１主面上にＳｉＣエピタキシャル層２が形成され、ＳｉＣエピタキシャル層２の第１主面にはリセス構造４が形成される。また、リセス構造４からＡｌイオンが注入され、リセス構造４の底面下部はイオン注入層６となる。 In the silicon carbide semiconductor device according to the prerequisite technology of the present invention, SiC epitaxial layer 2 is formed on the first main surface of SiC substrate 1, and recess structure 4 is formed on the first main surface of SiC epitaxial layer 2. Further, Al ions are implanted from the recess structure 4, and the lower portion of the bottom surface of the recess structure 4 becomes an ion implantation layer 6.

ＳｉＣエピタキシャル層２の表面にはイオン注入層６の一部と重なるようにショットキー電極８が形成され、ショットキー電極８上には表面電極９が形成される。また、イオン注入層６を覆うようにＳｉＣエピタキシャル層２上にはポリイミド膜の保護層１０が形成される。 A Schottky electrode 8 is formed on the surface of SiC epitaxial layer 2 so as to overlap a part of ion implantation layer 6, and surface electrode 9 is formed on Schottky electrode 8. Further, a protective layer 10 of a polyimide film is formed on the SiC epitaxial layer 2 so as to cover the ion implantation layer 6.

ＳｉＣ基板１の第２主面（裏面）上にはオーミック電極７及び裏面電極１１が設けられる。 On the second main surface (back surface) of SiC substrate 1, ohmic electrode 7 and back surface electrode 11 are provided.

ショットキー電極８はＳｉＣエピタキシャル層２とショットキー接合する。ショットキー電極８の終端領域にイオン注入層６を形成して不純物濃度を滑らかに変化させることにより、終端領域における電界を緩和することを目的としている。 Schottky electrode 8 is in Schottky junction with SiC epitaxial layer 2. An object is to alleviate the electric field in the termination region by forming the ion implantation layer 6 in the termination region of the Schottky electrode 8 and smoothly changing the impurity concentration.

しかしながら、ＳｉＣ中に注入された不純物はＳｉ中とは異なりほとんど拡散することなく活性化されるため、イオン注入層６の特に側面方向では不純物濃度が急激に下がることになる。なおイオン注入層６は、耐圧特性を確実なものとするために不純物濃度を高くして形成されるため、高電圧を裏面電極１１と表面電極９間に印加した場合の不純物層における空乏層の伸びは少なく、高電界が発生しやすい。そのため、特にリセス構造４底面のコーナー部には強い電界が発生し、ＳｉＣ基板１やポリイミド膜などの保護層１０の絶縁破壊強度を超えると絶縁破壊が生じる。 However, since the impurity implanted into SiC is activated with little diffusion unlike in Si, the impurity concentration of the ion-implanted layer 6 decreases particularly in the lateral direction. Since the ion implantation layer 6 is formed with a high impurity concentration in order to ensure the breakdown voltage characteristics, a depletion layer in the impurity layer when a high voltage is applied between the back electrode 11 and the front electrode 9 is used. There is little elongation and high electric fields are likely to occur. Therefore, a strong electric field is generated particularly in the corner portion of the bottom surface of the recess structure 4, and dielectric breakdown occurs when the dielectric breakdown strength of the protective layer 10 such as the SiC substrate 1 or the polyimide film is exceeded.

そのため、本発明の炭化珪素半導体装置では、イオン注入層６の側面方向の不純物濃度を滑らかにすることによって電界緩和を図る。 Therefore, in the silicon carbide semiconductor device of the present invention, electric field relaxation is achieved by smoothing the impurity concentration in the side surface direction of ion implantation layer 6.

（実施の形態１）
＜構成＞
図１〜図４は実施の形態１に係る炭化珪素半導体装置であるショットキーバリアダイオード（Schottky Barrier diode：ＳＢＤ）の製造工程を示す断面図、図５はその構成を示す断面図である。 (Embodiment 1)
<Configuration>
1 to 4 are sectional views showing a manufacturing process of a Schottky Barrier diode (SBD) which is a silicon carbide semiconductor device according to the first embodiment, and FIG. 5 is a sectional view showing the structure thereof.

図５に示すように、本実施の形態のＳＢＤでは、ＳｉＣ基板１の第１主面（表面）にｎ型のＳｉＣエピタキシャル層２が形成される。ＳｉＣ基板１は、第１主面が（０００１）シリコン面からオフ角を有する４Ｈ−ＳｉＣ基板であり、窒素（Ｎ）などの不純物を含むｎ型の基板である。ＳｉＣエピタキシャル層２は窒素（Ｎ）などの不純物を含むｎ型であり、表面にリセス構造４が形成される。 As shown in FIG. 5, in the SBD of the present embodiment, n-type SiC epitaxial layer 2 is formed on the first main surface (surface) of SiC substrate 1. The SiC substrate 1 is a 4H—SiC substrate whose first main surface has an off angle from the (0001) silicon surface, and is an n-type substrate containing an impurity such as nitrogen (N). The SiC epitaxial layer 2 is an n-type containing an impurity such as nitrogen (N), and a recess structure 4 is formed on the surface.

リセス構造４の側面、底面の近傍には、アルミニウム（Ａｌ）などのｐ型不純物が注入されて活性化されたイオン注入領域６が形成される。 In the vicinity of the side surface and the bottom surface of the recess structure 4, an ion implantation region 6 activated by implanting a p-type impurity such as aluminum (Al) is formed.

イオン注入領域６にかかるように、ＳｉＣエピタキシャル層２の表面にはＳｉＣエピタキシャル層２とショットキー接合するショットキー電極８が形成され、ショットキー電極８の表面には表面電極９が形成される。イオン注入領域６はショットキー電極８の終端領域である。 A Schottky electrode 8 that forms a Schottky junction with the SiC epitaxial layer 2 is formed on the surface of the SiC epitaxial layer 2, and a surface electrode 9 is formed on the surface of the Schottky electrode 8 so as to cover the ion implantation region 6. The ion implantation region 6 is a termination region of the Schottky electrode 8.

ＳｉＣエピタキシャル層２及びショットキー電極８の上部には、表面封止材としてポリイミド膜などの保護層１０が設けられる。 A protective layer 10 such as a polyimide film is provided as a surface sealing material on the SiC epitaxial layer 2 and the Schottky electrode 8.

＜製造工程＞
図１〜図４に沿って、本実施の形態のＳＢＤの製造工程を説明する。 <Manufacturing process>
The manufacturing process of the SBD of the present embodiment will be described with reference to FIGS.

まず、ＳｉＣ基板１（下地）の第１主面にＳｉＣエピタキシャル層２をエピタキシャル成長させる。例えば、ドーピング濃度は５×１０¹⁵／ｃｍ³、膜厚は１０μｍである。次いで、ＳｉＣエピタキシャル層２上に酸化膜（図示せず）を形成し、さらに、ｐ型終端構造を形成するためのレジストパターン３を形成する（図１）。 First, SiC epitaxial layer 2 is epitaxially grown on the first main surface of SiC substrate 1 (underlying). For example, the doping concentration is 5 × 10 ¹⁵ / cm ³ and the film thickness is 10 μm. Next, an oxide film (not shown) is formed on the SiC epitaxial layer 2, and a resist pattern 3 for forming a p-type termination structure is formed (FIG. 1).

レジストパターン３には、後の不純物注入工程で使用するアライメントマーク（図示せず）の形成パターンも含まれており、エッチングによりＳｉＣエピタキシャル層２にアライメントマークとリセス構造４を同時に形成する（図２）。これにより、レジストパターンの形成回数を少なくすることが出来る。当該リセス構造４は、後述する不純物層を注入することによって終端構造を形成するものであるので、素子領域を囲むように形成される。 The resist pattern 3 also includes a formation pattern of an alignment mark (not shown) used in a later impurity implantation step, and the alignment mark and the recess structure 4 are simultaneously formed in the SiC epitaxial layer 2 by etching (FIG. 2). ). As a result, the number of resist pattern formations can be reduced. The recess structure 4 forms a termination structure by implanting an impurity layer to be described later, and thus is formed so as to surround the element region.

その後、平面視正方形状のＳＢＤ素子の４方向の終端部に対して、ｐ型不純物となるＡｌイオンを例えば加速電圧７００ｋＶ、注入角度５５°で斜め注入し、リセス構造４の底面と側面の面内にイオン注入層６（不純物層）を形成する（図３）。すなわち、ウエハ（下地）を間欠的に９０°ずつ回転させながら、４辺の終端部の夫々に斜め回転イオン注入を行う。ここでは素子領域が正方形状であることを前提として説明しているが、素子領域を任意の形状としても、素子領域の各辺に対応してウエハを適宜回転させながら同様の斜めイオン注入を行う。 Thereafter, Al ions, which are p-type impurities, are obliquely implanted, for example, at an acceleration voltage of 700 kV and an implantation angle of 55 ° into the terminal portions in the four directions of the square SBD element in plan view. An ion implantation layer 6 (impurity layer) is formed therein (FIG. 3). That is, oblique rotation ion implantation is performed on each of the end portions of the four sides while the wafer (underlying) is rotated 90 ° intermittently. Here, the description is made on the assumption that the element region is square, but even if the element region has an arbitrary shape, the same oblique ion implantation is performed while appropriately rotating the wafer corresponding to each side of the element region. .

その後、注入したＡｌイオンを活性化させるために、１５００℃以上でＳｉＣ基板１とＳｉＣエピタキシャル層２を加熱する（図４）。 Thereafter, in order to activate the implanted Al ions, SiC substrate 1 and SiC epitaxial layer 2 are heated at 1500 ° C. or higher (FIG. 4).

次に、ＳｉＣ基板１の裏面に例えばニッケル（Ｎｉ）膜を形成し、ＲＴＡ（Rapid Thermal Annealing）を用いた加熱によりＮｉＳｉ化させてオーミック電極７とする。次に、ＳｉＣエピタキシャル層２の表面に例えばチタン（Ｔｉ）によるショットキー電極８を形成する。ショットキー電極８は、リセス構造４の一部を覆うようにして形成する。その後、Ａｌ膜を形成し、電極のパターン形成をレジストパターンとウェットエッチングにより行い、表面電極９を形成する。 Next, for example, a nickel (Ni) film is formed on the back surface of the SiC substrate 1, and NiSi is formed by heating using RTA (Rapid Thermal Annealing) to form the ohmic electrode 7. Next, a Schottky electrode 8 made of, for example, titanium (Ti) is formed on the surface of the SiC epitaxial layer 2. The Schottky electrode 8 is formed so as to cover a part of the recess structure 4. Thereafter, an Al film is formed, and patterning of the electrode is performed by a resist pattern and wet etching to form the surface electrode 9.

次に、ＳｉＣエピタキシャル層２とショットキー電極８上にポリイミドなどの表面封止材料を塗布して焼成し、保護層１０を形成する。 Next, a surface sealing material such as polyimide is applied onto the SiC epitaxial layer 2 and the Schottky electrode 8 and baked to form the protective layer 10.

最後に、オーミック電極７上に裏面電極１１を形成する。例えば裏面電極としてＮｉ層とＡｕ層を成膜することにより、素子の裏面を半田によりダイボンドする際、半田の濡れ性を良好にすることができる。こうして、図５に示す本実施の形態のＳＢＤを形成する。 Finally, the back electrode 11 is formed on the ohmic electrode 7. For example, by forming a Ni layer and an Au layer as the back electrode, the solder wettability can be improved when the back surface of the element is die-bonded with solder. Thus, the SBD of this embodiment shown in FIG. 5 is formed.

なお、斜め回転イオン注入ではウエハを間欠的に回転させながらイオン注入を行うとしたが、ウエハを連続的に回転させながらイオン注入を行っても、全てのリセス構造４の側面にイオン注入を行う事が可能である。いずれの方法にせよ、斜め回転イオン注入ではリセス端部から約０．３〜０．５μｍイオン注入層６を拡げることが出来る。これにより、リセス構造４端部における最大電界強度を緩和することができる。 In the oblique rotation ion implantation, the ion implantation is performed while intermittently rotating the wafer. However, even if the ion implantation is performed while continuously rotating the wafer, the ion implantation is performed on the side surfaces of all the recess structures 4. Things are possible. In any method, in the oblique rotation ion implantation, the ion implantation layer 6 of about 0.3 to 0.5 μm can be expanded from the recess end. Thereby, the maximum electric field strength at the end of the recess structure 4 can be relaxed.

図６はその効果を示すシミュレーション結果の図であり、横軸はリセス構造４端部とイオン注入層６端部との位置ずれ量を、縦軸はリセス構造４端部における最大電界強度を示している。図６（ａ）はショットキー界面側のリセス構造４端部について、図６（ｂ）はショットキー界面側とは反対側のリセス構造４端部についての図である。ＳｉＣとポリイミドの絶縁破壊強度はそれぞれ３ＭＶ／ｃｍ、２ＭＶ／ｃｍであるところ、図６によれば、イオン注入層６端部をリセス構造４端部から０．３μｍ程度拡げることにより、素子内部の最大電界強度をそれらの絶縁破壊強度より下げることが出来る。 FIG. 6 is a diagram of simulation results showing the effect. The horizontal axis indicates the amount of misalignment between the end of the recess structure 4 and the end of the ion implantation layer 6, and the vertical axis indicates the maximum electric field strength at the end of the recess structure 4. ing. 6A is a view of the end of the recess structure 4 on the Schottky interface side, and FIG. 6B is a view of the end of the recess structure 4 on the side opposite to the Schottky interface side. The dielectric breakdown strength of SiC and polyimide is 3 MV / cm and 2 MV / cm, respectively. According to FIG. 6, by expanding the end of the ion implantation layer 6 from the end of the recess structure 4 by about 0.3 μm, Maximum electric field strength can be lowered below their breakdown strength.

＜効果＞
本発明に係る実施の形態１によれば、炭化珪素半導体装置の製造方法において、（ａ）第１導電型の炭化珪素半導体よりなる下地としてのＳｉＣ基板１を準備する工程と、（ｂ）ＳｉＣ基板１上において、素子領域を囲むリセス構造４を、レジストパターン３を用いて形成する工程と、（ｃ）工程（ｂ）の後、レジストパターン３を介した不純物注入により、リセス構造４内のリセス底面及びリセス側面の面内に、第２導電型の不純物層としてのイオン注入層６を形成する工程とを備え、工程（ｃ）は、斜め回転イオン注入により不純物注入を行う工程であるので、注入する不純物の拡散がほとんど起こらないＳｉＣ基板を用いる場合であっても、リセス構造４の側面にイオン注入層６を確実に形成することができる。そのため、リセス構造４の側面付近の電界集中を緩和し、炭化珪素半導体装置の安定した耐圧の確保を実現することができる。 <Effect>
According to the first embodiment of the present invention, in the method for manufacturing a silicon carbide semiconductor device, (a) a step of preparing SiC substrate 1 as a base made of a first conductivity type silicon carbide semiconductor; and (b) SiC. On the substrate 1, a recess structure 4 surrounding the element region is formed by using the resist pattern 3, and (c) after step (b), impurity implantation through the resist pattern 3 is performed after the step (b). A step of forming an ion implantation layer 6 as a second conductivity type impurity layer in the surface of the recess bottom surface and the side surface of the recess, and step (c) is a step of performing impurity implantation by oblique rotation ion implantation. Even in the case of using a SiC substrate in which the impurity to be implanted hardly diffuses, the ion implantation layer 6 can be reliably formed on the side surface of the recess structure 4. Therefore, the electric field concentration in the vicinity of the side surface of recess structure 4 can be relaxed, and a stable breakdown voltage of the silicon carbide semiconductor device can be realized.

また、本発明に係る実施の形態１によれば、炭化珪素半導体装置の製造方法において、工程（ｃ）における斜め回転イオン注入の回転は、素子領域の各辺に対応したＳｉＣ基板１の間欠的回転、またはＳｉＣ基板１の連続的回転を含むので、素子領域の周囲に形成された全てのリセス構造４の側面にイオン注入層６を確実に形成することができる。そのため、リセス構造４の側面付近の電界集中を緩和し、炭化珪素半導体装置の安定した耐圧の確保を実現することができる。 According to the first embodiment of the present invention, in the method for manufacturing a silicon carbide semiconductor device, the rotation of the oblique rotation ion implantation in step (c) is intermittently performed on SiC substrate 1 corresponding to each side of the element region. Since the rotation or the continuous rotation of the SiC substrate 1 is included, the ion implantation layer 6 can be reliably formed on the side surfaces of all the recess structures 4 formed around the element region. Therefore, the electric field concentration in the vicinity of the side surface of recess structure 4 can be relaxed, and a stable breakdown voltage of the silicon carbide semiconductor device can be realized.

また、本発明に係る実施の形態１によれば、炭化珪素半導体装置の製造方法において、工程（ｂ）は、工程（ｃ）の不純物注入において用いるアライメントマークを、レジストパターン３を用いてリセス構造４と同時に形成する工程であるので、レジストパターンの形成回数を１回省略することができると共に、複数のレジストパターンのばらつきによる特性の悪化や歩留りの低下を抑制する。 According to the first embodiment of the present invention, in the method for manufacturing a silicon carbide semiconductor device, in step (b), the alignment mark used in the impurity implantation in step (c) is formed using a resist pattern 3 as a recess structure. 4, the number of resist pattern formations can be omitted once, and deterioration in characteristics and yield due to variations in a plurality of resist patterns are suppressed.

また、本発明に係る実施の形態１によれば、（ｄ）工程（ｃ）の後、リセス構造４の一部を覆うようにショットキー電極８を形成する工程をさらに備えるので、ショットキー電極８の終端部に形成されたイオン注入層６によりリセス構造４の側面付近の電界集中を緩和し、炭化珪素半導体装置の安定した耐圧の確保を実現することができる。 Further, according to the first embodiment of the present invention, after the step (d), the step of forming the Schottky electrode 8 so as to cover a part of the recess structure 4 is provided after the step (c). The ion implantation layer 6 formed at the terminal end 8 can alleviate the electric field concentration near the side surface of the recess structure 4, thereby realizing a stable breakdown voltage of the silicon carbide semiconductor device.

（実施の形態２）
＜構成＞
図７〜図１１は実施の形態２に係る炭化珪素半導体装置であるＳＢＤの製造工程を示す断面図、図１２はその構成を示す断面図である。図１２は図５の再掲であり、本実施の形態のＳＢＤの構成は実施の形態１と同様であるため、説明を省略する。 (Embodiment 2)
<Configuration>
7 to 11 are cross-sectional views showing the manufacturing process of the SBD which is the silicon carbide semiconductor device according to the second embodiment, and FIG. 12 is a cross-sectional view showing the structure thereof. FIG. 12 is a reprint of FIG. 5, and the configuration of the SBD of the present embodiment is the same as that of the first embodiment, and thus description thereof is omitted.

＜製造工程＞
図７〜図１１に沿って本実施の形態のＳＢＤの製造工程を説明する。 <Manufacturing process>
The manufacturing process of the SBD of the present embodiment will be described with reference to FIGS.

まず、ＳｉＣ基板１（下地）の第１主面にＳｉＣエピタキシャル層２をエピタキシャル成長させる。例えば、ドーピング濃度は５×１０¹⁵／ｃｍ³、膜厚は１０μｍである。次いで、ＳｉＣエピタキシャル層２上に酸化膜（図示せず）を形成し、さらに、ｐ型終端構造を形成するためのレジストパターン３を形成する（図７）。 First, SiC epitaxial layer 2 is epitaxially grown on the first main surface of SiC substrate 1 (underlying). For example, the doping concentration is 5 × 10 ¹⁵ / cm ³ and the film thickness is 10 μm. Next, an oxide film (not shown) is formed on the SiC epitaxial layer 2, and a resist pattern 3 for forming a p-type termination structure is formed (FIG. 7).

レジストパターン３には、これ以降の工程で使用するマークパターンの形成パターンも含まれており、エッチングによりＳｉＣエピタキシャル層２にマークパターンとリセス構造４を同時に形成する（図８）。当該リセス構造４は、後述する不純物層を注入することによって終端構造を形成するものであるので、素子領域を囲むように形成される。 The resist pattern 3 includes a formation pattern of a mark pattern used in the subsequent steps, and the mark pattern and the recess structure 4 are simultaneously formed in the SiC epitaxial layer 2 by etching (FIG. 8). The recess structure 4 forms a termination structure by implanting an impurity layer to be described later, and thus is formed so as to surround the element region.

その後、ＳｉＣ基板１と共にレジストパターン３を加熱すると、過熱によりレジストパターン３が収縮して端部がテーパー形状となる（図９）。 Thereafter, when the resist pattern 3 is heated together with the SiC substrate 1, the resist pattern 3 is contracted due to overheating, and the end portion is tapered (FIG. 9).

次に、収縮したレジストパターン３を用いてＡｌイオン５をリセス構造４の底面に対して垂直に注入すると、レジストパターン３の厚みが小さくなる開口部付近でもＡｌイオン５がＳｉＣエピタキシャル層２に注入される。そのため、斜め注入をすることなく、リセス構造４の側面にまでイオン注入層６を形成することが可能である（図１０）。 Next, when Al ions 5 are implanted perpendicularly to the bottom surface of the recess structure 4 using the contracted resist pattern 3, Al ions 5 are implanted into the SiC epitaxial layer 2 even near the opening where the thickness of the resist pattern 3 is reduced. Is done. Therefore, it is possible to form the ion implantation layer 6 up to the side surface of the recess structure 4 without performing oblique implantation (FIG. 10).

そして、注入したＡｌイオンを活性化させるために、１５００℃以上でＳｉＣ基板１とＳｉＣエピタキシャル層２を加熱する（図１１）。 Then, in order to activate the implanted Al ions, SiC substrate 1 and SiC epitaxial layer 2 are heated at 1500 ° C. or higher (FIG. 11).

その後は、実施の形態１と同様にオーミック電極７、表面電極８、保護層１０、裏面電極１１を形成し、図１２に示す本実施の形態のＳＢＤを形成する。 Thereafter, the ohmic electrode 7, the front electrode 8, the protective layer 10, and the back electrode 11 are formed as in the first embodiment, and the SBD of the present embodiment shown in FIG. 12 is formed.

なお、イオン注入工程では垂直注入を行ったが、収縮したレジストパターン３を用いて斜め回転注入を行っても良い。この場合には、より一層リセス構造４の側面にまでイオン注入層６を形成することが可能である。 Although the vertical implantation is performed in the ion implantation step, oblique rotation implantation may be performed using the contracted resist pattern 3. In this case, the ion implantation layer 6 can be formed even further on the side surface of the recess structure 4.

＜効果＞
本発明の実施の形態２に係る炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体よりなる下地としてのＳｉＣ基板１を準備する工程と、（ｂ）ＳｉＣ基板１上において、素子領域を囲むリセス構造４を、レジストパターン３を用いて形成する工程と、（ｂ´）工程（ｂ）の後、ＳｉＣ基板１を加熱してレジストパターン３の開口をテーパー形状にする工程と、（ｃ）工程（ｂ´）の後、レジストパターン３を介した不純物注入により、リセス構造４内のリセス底面及びリセス側面の面内に、第２導電型の不純物層としてイオン注入層６を形成する工程とを備えるので、レジストパターン３のテーパー形状で厚みが小さくなった部分を通過してリセス側面の面内にもイオン注入層６が形成される。そのため、リセス構造４の側面付近の電界集中を緩和し、炭化珪素半導体装置の安定した耐圧の確保を実現することができる。 <Effect>
A method for manufacturing a silicon carbide semiconductor device according to a second embodiment of the present invention includes: (a) a step of preparing SiC substrate 1 as a base made of a first conductivity type silicon carbide semiconductor; and (b) on SiC substrate 1. 2B, the step of forming the recess structure 4 surrounding the element region using the resist pattern 3 and the step (b ′), after the step (b), the SiC substrate 1 is heated so that the opening of the resist pattern 3 is tapered. And (c) after step (b ′), by ion implantation through the resist pattern 3, an ion implantation layer is formed as a second conductivity type impurity layer in the recess bottom surface and the side surface of the recess in the recess structure 4. Therefore, the ion implantation layer 6 is also formed in the surface of the recess side surface through the tapered portion of the resist pattern 3 where the thickness is reduced. Therefore, the electric field concentration in the vicinity of the side surface of recess structure 4 can be relaxed, and a stable breakdown voltage of the silicon carbide semiconductor device can be realized.

また、工程（ｃ）は、リセス構造４の底面に対して垂直に不純物注入を行う工程であるので、斜めイオン注入を行うことなく簡単な方法で、リセス側面の面内にもイオン注入層６を形成することが可能である。 Further, since the step (c) is a step of implanting impurities perpendicularly to the bottom surface of the recess structure 4, the ion implantation layer 6 is also formed in the surface of the recess side surface by a simple method without performing oblique ion implantation. Can be formed.

１ＳｉＣ基板、２ＳｉＣエピタキシャル層、３レジストパターン、４リセス構造、５イオンビーム、６イオン注入層、７オーミック電極、８ショットキー電極、９表面電極、１０保護層、１１裏面電極。 1 SiC substrate, 2 SiC epitaxial layer, 3 resist pattern, 4 recess structure, 5 ion beam, 6 ion implantation layer, 7 ohmic electrode, 8 Schottky electrode, 9 surface electrode, 10 protective layer, 11 back electrode.

Claims

(A) preparing a base made of a silicon carbide semiconductor of the first conductivity type;
(B) forming a recess structure surrounding the element region on the base using a resist pattern;
(B ′) after the step (b), the step of heating the base to make the opening of the resist pattern into a tapered shape;
(C) After the step (b ′ ), a step of forming an impurity layer of a second conductivity type in the surface of the recess bottom surface and the recess side surface in the recess structure by impurity implantation through the resist pattern. Bei El,
A method for manufacturing a silicon carbide semiconductor device.

The step (c) is a step of implanting impurities perpendicular to the bottom surface of the recess.
A method for manufacturing a silicon carbide semiconductor device according to claim 1.