JP5544943B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5544943B2 JP5544943B2 JP2010054663A JP2010054663A JP5544943B2 JP 5544943 B2 JP5544943 B2 JP 5544943B2 JP 2010054663 A JP2010054663 A JP 2010054663A JP 2010054663 A JP2010054663 A JP 2010054663A JP 5544943 B2 JP5544943 B2 JP 5544943B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- nitrogen content
- wiring portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、配線を含む半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device including wiring and a method for manufacturing the same.
半導体装置に含まれる配線に関しては、単一の配線材料を用いるもののほか、ある配線材料を別の配線材料で被覆する技術が知られている。例えば、中心部の配線材料に低抵抗金属を用い、それを被覆する配線材料に高融点金属窒化物を用いることが知られている。 Regarding wiring contained in a semiconductor device, a technique of coating a certain wiring material with another wiring material is known in addition to using a single wiring material. For example, it is known that a low-resistance metal is used for the wiring material in the center, and a refractory metal nitride is used for the wiring material that covers the metal.
しかし、これまでの配線においては、表皮効果により、その表層部の電流密度が高くなる場合があり、その結果、断線を引き起こす可能性があった。
中心部の配線材料を別の配線材料で被覆する配線構造では、そのような外側の被覆層によって表皮効果をある程度抑えることができる場合がある。しかし、そのような被覆層を設けても、表皮効果を十分に抑制することができなかったり、被覆層を設けることで、配線の抵抗増加を招いてしまったりする場合があった。
However, in the conventional wiring, the current density of the surface layer portion may increase due to the skin effect, and as a result, there is a possibility of causing disconnection.
In a wiring structure in which the wiring material at the center is covered with another wiring material, the skin effect may be suppressed to some extent by such an outer coating layer. However, even if such a covering layer is provided, the skin effect cannot be sufficiently suppressed, or the provision of the covering layer may cause an increase in wiring resistance.
本発明の一観点によれば、基板と、高周波電流が流される配線と、を含み、前記配線は、前記基板上方に設けられた第1配線部と、前記第1配線部の下面、側面及び上面に設けられ、前記第1配線部よりも高融点の金属窒化物を含み、前記第1配線部側から外周に向かって窒素含有率が高くなる第2配線部と、を含む半導体装置が提供される。 According to one aspect of the present invention, the substrate and includes a wiring high-frequency current flows, and the wiring includes a first wiring portion and the were found provided above the substrate, the lower surface of the first wiring portion, the side surface and provided on the upper surface, said saw including a refractory metal nitride than the first wiring portion, a semiconductor device and a second wiring portion nitrogen content increases toward the outer circumference from the first wiring portion Is provided.
開示の半導体装置によれば、配線における表皮効果の抑制と、配線の低抵抗化とを図ることが可能になる。 According to the disclosed semiconductor device, it is possible to suppress the skin effect in the wiring and to reduce the resistance of the wiring.
まず、第1の実施の形態について説明する。
図1は配線層の一例を示す図である。また、図2は配線の一例の説明図であって、(A)は配線の第1の例を示す図、(B)は配線の第2の例を示す図である。
First, the first embodiment will be described.
FIG. 1 is a diagram illustrating an example of a wiring layer. FIG. 2 is an explanatory diagram of an example of wiring, where (A) is a diagram illustrating a first example of wiring, and (B) is a diagram illustrating a second example of wiring.
図1には、基板10上に設けられた配線層20の要部を例示している。配線層20は、絶縁膜30内に設けられた配線40を有している。絶縁膜30には、例えば、窒化シリコン(SiN)、酸化シリコン(SiO)等の絶縁材料が用いられる。配線40には、例えば、アルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)等の低抵抗の金属材料が用いられる。配線40は、このような金属材料の1種を用いて形成することが可能であるほか、2種以上を用いて形成することも可能である。配線40は、例えば、基板10内或いは基板10上に形成された、図示しないトランジスタ、抵抗、容量等の回路素子に電気的に接続される。
In FIG. 1, the principal part of the
このような配線40においては、それに用いられる材料及びその使用環境等によっては、配線40の金属材料が周辺の絶縁膜30に拡散してしまい、配線40に接続されるトランジスタ等の本来の特性を引き出せないことが起こり得る。このような金属材料の拡散を抑制するために、例えば図2(A)に示すような、中心部の金属材料(第1配線部)41Aを比較的薄い高融点金属窒化物の層(第2配線部)42Aで被覆した構造を有する配線40Aが用いられる。例えば、中心部のAl等の第1配線部41Aの周りに、膜厚がnm単位の窒化タンタル(TaN)等の第2配線部42Aを形成した配線40Aが用いられる。尚、このように第2配線部42AにTaNを用いる場合、TaNの窒素含有量は、例えば、約50%(原子%)とすることができる。
In such a
ところで、上記のような配線40が、例えば数GHz〜数十GHzといった周波数帯域で動作する高周波デバイスに適用される場合、その配線40には高周波電流が流れるようになる。このとき、配線40では、表皮効果により、その表層部の電流密度が中心部に比べて極端に高くなることがある。また、図2(A)に示したような、中心部の第1配線部41Aを比較的薄い第2配線部42Aで被覆した構造を有する配線40Aを用いている場合も同様に、表皮効果により、その表層部の電流密度が中心部に比べて極端に高くなることがある。即ち、配線40表層部、或いは配線40A表層部の電流集中により、配線40或いは配線40Aが高抵抗化してしまう。更に、大電流動作になると、配線40や配線40Aが断線してしまう可能性もある。
By the way, when the
そこで、例えば、図2(B)に示すような、中心部の金属材料(第1配線部)41Bを被覆する、高融点金属窒化物の層(第2配線部)42Bを、表皮効果による電流集中を緩和できる、比較的厚い膜厚とした構造を有する配線40Bが用いられる。例えば、中心部のAl等の第1配線部41Aの周りに、膜厚がμm単位のTaN等の第2配線部42Bを形成した配線40Bが用いられる。
Thus, for example, as shown in FIG. 2B, a refractory metal nitride layer (second wiring portion) 42B covering the metal material (first wiring portion) 41B in the center is formed by a current due to the skin effect. A
しかし、このように中心部の第1配線部41Bを比較的厚い第2配線部42Bで被覆した構造を有する配線40Bでは、その表層部の電流集中が抑制可能である一方、配線40B(第1,第2配線部41B,42B)としての抵抗が比較的高くなる場合がある。そのため、配線40Bに接続されるトランジスタ等の本来の特性を引き出せないことが起こり得る。
However, in the
このような表皮効果による配線表層部の電流集中、及び配線抵抗の増加を、共に抑制する観点から、ここでは一例として、次の図3に示すような配線を用いる。
図3は第1の実施の形態に係る配線の一例を示す図である。
From the viewpoint of suppressing both current concentration in the wiring surface layer due to the skin effect and an increase in wiring resistance, wiring as shown in FIG. 3 is used here as an example.
FIG. 3 is a diagram illustrating an example of wiring according to the first embodiment.
図3に示す配線40aは、中心部の第1配線部41と、その第1配線部41を被覆する第2配線部42とを含んでいる。
第1配線部41には、例えば、Al、Cu、Ag、Au、Pt等の低抵抗金属が用いられる。また、第2配線部42には、その全部又は一部に、例えば、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、バナジウム(V)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)等の高融点金属の窒化物が用いられる。尚、ここで第2配線部42に使用可能なものとして例示した高融点金属及びその窒化物の融点はいずれも、第1配線部41に使用可能なものとして例示した金属よりも、高融点を示す材料である。
The
For the
第2配線部42は、複数層、ここでは一例として、第1配線部41側から外周に向かって、第1層42a、第2層42b、第3層42c、第4層42d及び第5層42eの、計5層を含む。第1層42a〜第5層42eは、それぞれ異なる窒素含有率とされる。窒素含有率は、第1配線部41に最も近い第1層42aで最も低く、第2層42b、第3層42c、第4層42dと段階的に高くなり、最外周の第5層42eで最も高くなるように設定される。例えば、第1層42aには、窒素を含まない高融点金属を用い、第2層42b〜第5層42eには、この順で窒素含有率を段階的に高くした高融点金属窒化物を用いる。或いは、第1層42a〜第5層42eに、この順で窒素含有率を段階的に高くした高融点金属窒化物を用いる。即ち、第2配線部42は、第1配線部41側から外周に向かって段階的に(階段状に)窒素含有率が高くなるように形成される。
The
以下、配線40aについて、具体例を挙げて、より詳細に説明する。
ここでは、第1配線部41をAlで形成し、第2配線部42をTa及びTaNで形成した配線40aを例にして説明する。配線40aは、幅方向の断面が縦10μm×横10μm、長さが1000μmであるものとする。配線40a内の第1配線部41であるAlは、縦1μm×横1μmである。この第1配線部41の周囲に、第2配線部42の第1層42aである、厚さ0.5μmのTaが形成され、更にその外側に、第2層42b〜第5層42eである、厚さがそれぞれ1μmのTaNが、異なる窒素含有率で形成されている。
Hereinafter, the
Here, the
図4は第1の実施の形態に係る配線の窒素濃度分布の一例を示す図である。
図4において、横軸は配線40aの幅方向の表面からの深さ(μm)を表し、縦軸は窒素含有率(%)を表している。尚、図4には、配線40aの幅方向の、表面(0μm)から中心(5μm)までの窒素含有率を示している。
FIG. 4 is a diagram showing an example of the nitrogen concentration distribution of the wiring according to the first embodiment.
In FIG. 4, the horizontal axis represents the depth (μm) from the surface in the width direction of the
図4に示したように、配線40aの表面(0μm)から深さ1μmの領域には、第5層42eのTaNが、窒素含有率50%となるように形成される。配線40aの、深さ1μmから深さ2μmの領域には、第4層42dのTaNが、窒素含有率48%となるように形成される。配線40aの、深さ2μmから深さ3μmの領域には、第3層42cのTaNが、窒素含有率46%となるように形成される。配線40aの、深さ3μmから深さ4μmの領域には、第2層42bのTaNが、窒素含有率40%となるように形成される。配線40aの、深さ4μmから深さ4.5μmの領域には、第1層42aのTaが形成される。深さ4.5μmから深さ5μm(配線40aの中心)の領域は、第1配線部41のAlとなる。
As shown in FIG. 4, TaN of the
続いて、このような窒素濃度分布を有する配線40aの電流密度分布について述べる。
図5及び図6は配線の電流密度分布の一例を示す図である。
図5及び図6において、横軸は配線の幅方向の表面からの深さ(μm)を表し、縦軸は電流密度(A/cm2)を表している。図5及び図6には、配線に周波数10GHzの高周波電流を流すシミュレーションの結果を示している。尚、図5及び図6には、配線40aの幅方向の、表面(0μm)から中心(5μm)までの電流密度分布(No.1)を示している。図5には、配線40aの電流密度分布(No.1)のほか、同寸法(縦10μm×横10μm、長さ1000μm)のAl配線(外周にTaNを形成しないAl配線)について同様にシミュレーションを行ったときの電流密度分布(No.3)を併せて示している。図6には、配線40aの電流密度分布(No.1)のほか、同寸法(縦10μm×横10μm、長さ1000μm)の、図2(B)の構造を有する配線40Bについて同様にシミュレーションを行ったときの電流密度分布(No.4)を併せて示している。ここで、配線40Bの第1配線部41Bは、配線40aの第1配線部41と同じく、Al(縦1μm×横1μm)としている。配線40Bの第2配線部42Bは、TaNとし、その窒素含有率は、第1配線部41B側から外周に至るまで、50%で一定としている。尚、図5及び図6に示したNo.2の電流密度分布については後述する。
Next, the current density distribution of the
5 and 6 are diagrams showing an example of the current density distribution of the wiring.
5 and 6, the horizontal axis represents the depth (μm) from the surface in the width direction of the wiring, and the vertical axis represents the current density (A / cm 2 ). 5 and 6 show the results of a simulation in which a high-frequency current having a frequency of 10 GHz is passed through the wiring. 5 and 6 show the current density distribution (No. 1) from the surface (0 μm) to the center (5 μm) in the width direction of the
まず、図5に示したように、Al配線(No.3)では、その表層部における電流密度が中心部側に比べて極端に高く、表皮効果が現れていることがわかる。これに対し、配線40a(No.1)では、Al配線(No.3)で見られるような表皮効果が抑えられている。配線40a表面の電流密度は、Al配線表面の電流密度に比べ、約60%減少している。
First, as shown in FIG. 5, in the Al wiring (No. 3), the current density in the surface layer portion is extremely higher than that in the center portion side, and it can be seen that the skin effect appears. On the other hand, in the
また、図6に示したように、配線40aの電流密度分布(No.1)は、配線40Bの電流密度分布(No.4)との間では、表層部でほぼ同等の電流密度を示し、より中央部側の領域で若干異なる電流密度を示す。配線40aでは、中央部側の領域に比較的窒素含有率の低いTaNが形成され、その領域の抵抗率が、窒素含有率が深さによらず一定の配線40Bに比べて低くなるため、電流を分散させる効果が、配線40Bに比べると若干弱くなると考えられる。このような相違はあるものの、配線40aでは、配線40Bと同様に、Al配線で見られるような表皮効果を抑制し、中央部側にも十分に電流を流すことが可能になっていると言うことができる。
Further, as shown in FIG. 6, the current density distribution (No. 1) of the
図7は配線の抵抗値の一例を示す図である。
図7には、図5及び図6のシミュレーションに用いた配線40aの抵抗値(図中No.1)、及び配線40Bの抵抗値(図中No.4)を示している。尚、図7に示したNo.2の抵抗値については後述する。
FIG. 7 is a diagram illustrating an example of wiring resistance values.
FIG. 7 shows the resistance value (No. 1 in the drawing) of the
図7に示したように、配線40aの抵抗値(No.1)は、配線40Bの抵抗値(No.4)に比べて、約27%減少する。これは、配線40aでは、第2配線部42の窒素含有率を、表面から第1配線部41側に向かって段階的に低下させているため、第2配線部42Bの窒素含有率が深さによらず一定の配線40Bに比べて、窒素の含有量を少なく抑えることができることによる。
As shown in FIG. 7, the resistance value (No. 1) of the
以上、第1配線部41をAlとし、第2配線部42をTa及びTaNとした、図4のような窒素濃度分布を有する配線40aを例にして説明した。このような構造を有する配線40aによれば、窒素を含む比較的厚い第2配線部42を備えることで、表皮効果による電流集中を効果的に抑制することが可能になる。また、配線40aでは、第2配線部42の第1層42a〜第5層42eの窒素含有率を、第1配線部41側に向かって階段状に低下させる。そのため、例えば、第2配線部42を最も窒素含有率の高い第5層42eと同じ窒素含有率の単一層で形成した場合(上記配線40B)に比べれば、配線40a内の窒素含有量を減らし、その低抵抗化を図ることが可能になる。配線40aによれば、表皮効果による電流集中の抑制と低抵抗化の両立を図ることが可能になる。
As described above, the
尚、配線40aの構造は、この例に限定されるものではない。
例えば、上記の例では、第1配線部41をAlとし、第2配線部42をTa及びTaNとした。このほか、第1,第2配線部41,42に、それぞれ先に例示した材料を用いた場合には、上記の例と同様の効果を得ることが可能である。即ち、先に例示した材料を用いた配線40aによれば、表皮効果による電流集中の抑制と低抵抗化の両立を図ることが可能である。
The structure of the
For example, in the above example, the
また、上記の例では、第2配線部42を第1層42a〜第5層42eの5層構造としたが、第1層42a〜第5層42eの各窒素含有率は、図4に例示したような値に限定されるものではない。例えば、第1層42aに第2層42bよりも少量の窒素を含有させたり、第4層42d〜第2層42bの窒素含有率を、それぞれ上記の例よりも低く又は高く設定したりしてもよい。或いは、第5層42eの窒素含有率を、上記の例(50%)よりも低く設定し、それに応じて第4層42d〜第1層42aの窒素含有率を、階段状に減少していくように、それぞれ設定するようにしてもよい。
In the above example, the
配線40aの低抵抗化の効果は、配線40a内に含まれる窒素の総量を少なくするほど大きくなる。但し、配線40a内に含まれる窒素量を少なくする場合、そこに流れる高周波電流の周波数によっては、表皮効果が現れる可能性がある。配線40a内の窒素の総量、及び第2配線部42の各層の窒素含有率は、配線40aに流す電流の周波数、配線40aに要求される抵抗値等に基づいて設定される。
The effect of reducing the resistance of the
また、上記の例では、第2配線部42を第1層42a〜第5層42eの5層構造としたが、2層以上の構造であれば、各層の膜厚及び窒素含有率を適切に設定することで、上記の例と同様の効果を得ることが可能である。
In the above example, the
例えば、配線40aを設計する場合、第2配線部42の膜厚(総膜厚)は、表皮効果による電流集中を緩和できる、所定窒素含有率で深さ方向分布が一定である単一層と同等の膜に設定することができる。そして、その膜厚の第2配線部42を、前記単一層の所定窒素含有率を基準にして(例えば、当該所定窒素含有率を第2配線部42の最外層の窒素含有率にして)、各層の窒素含有率が第1配線部41に向かって階段状に減少するように、2層以上の層で形成する。第2配線部42を2層以上の層で形成する場合、各層は、同じ膜厚とすることも、また、異なる膜厚とすることもできる。
For example, when designing the
例えば、この設計例のように、第2配線部42の膜厚を前記単一層(所定窒素含有率で深さ方向分布が一定)と同等の膜厚とし、且つ、前記単一層の所定窒素含有率を基準にして、第2配線部42の各層の窒素含有率を第1配線部41に向かって階段状に減少させる。このとき、第2配線部42の各層を同じ膜厚とする場合と、第2配線部42の各層を異なる膜厚とする場合の、いずれの場合にも、第2配線部42の窒素の総量は、前記単一層よりも少なくなる。従って、配線40aの、表皮効果による電流集中の抑制と共に、窒素量の減少による低抵抗化を図ることができる。
For example, as in this design example, the film thickness of the
更に、第2配線部42の各層を異なる膜厚とする場合には、次の(i),(ii)のような構造とすることができる。即ち、前記単一層(所定窒素含有率で深さ方向分布が一定)と同等の膜厚の第2配線部42について、(i)外周側の高窒素含有率となる層を厚くし、第1配線部41側の低窒素含有率となる層を薄くする。或いは、(ii)外周側の高窒素含有率となる層を薄くし、第1配線部41側の低窒素含有率となる層を厚くする。(i)の場合、配線40a内における高窒素含有率の層の割合を多くして、配線40aの表層部の窒素量及び配線40a内の窒素の総量を多くし易いため、表皮効果による電流集中の抑制に有効な手段となり得る。(ii)の場合は、配線40a内における低窒素含有率の層の割合を多くして、配線40aの表層部の窒素量及び配線40a内の窒素の総量を少なくし易いため、配線40aの低抵抗化に有効な手段となり得る。例えば、表皮効果は高周波ほど顕著になり易いため、配線40aに流す電流の周波数が高いときは(i)のような構造とし、周波数が低いときには(ii)のような構造とする、といった選択も可能である。
Furthermore, when each layer of the
尚、ここでは第2配線部42を、表皮効果を抑制できる、所定窒素含有率で深さ方向分布が一定の単一層と同等になるような総膜厚に設定するようにしたが、第2配線部42の総膜厚は、必ずしもそのような値に設定することを要しない。第2配線部42の窒素の総量、第2配線部42の各層の窒素含有率等によっては、第2配線部42の総膜厚を、前記単一層の場合に比べて薄くすることもできる。その場合、配線40aの幅方向の寸法を縮小することが可能になる。また、第2配線部42の形成時には、その形成方法によっては、加熱が行われる場合があるが、そのような場合、第2配線部42の総膜厚を薄くすると、その形成に要する時間、即ち加熱時間を短縮することが可能になる。そのため、基板10に形成されるトランジスタ等の回路素子や、第2配線部42の形成時に基板10上方に形成されているレジスト等に過度の熱ダメージが加わるのを抑えることが可能になる。
Here, the
以上述べた配線40aの設計手法は、単なる例であって、第2配線部42の総膜厚、窒素の総量、層数、各層の膜厚、及び各層の窒素含有率は、配線40aに流す電流の周波数、配線40aに要求される抵抗値等に基づいて設定される。
The design method of the
尚、以上の説明では、第2配線部42の第1層42aをTa又はTaNとし、第2層42b〜第5層42eをTaNとして、第1層42a〜第5層42eにTaが共通に含まれるようにした場合を一例として挙げた。第2配線部42に他の高融点金属が利用可能であることは前述したが、更に、第2配線部42に含まれる複数層には、そのうちの少なくとも1層に、他の層と異なる高融点金属が含まれていてもよい。例えば、高融点金属及びその窒化物(材料)の融点のほかに、第2配線部42に含まれる各層の膜厚、材料コスト(膜厚で変動し得る)、製造コスト(膜厚や材料で変動し得る)等に基づき、各層に用いる材料の種類をそれぞれ選択することが可能である。
In the above description, the
続いて、配線40aの形成方法について説明する。配線40aは、例えば、次の図8〜図11に示すような流れで形成することができる。
図8〜図11は第1の実施の形態に係る配線の各形成工程の説明図である。ここで、図8(A)は第1絶縁膜形成工程の要部断面模式図、図8(B)は配線溝形成工程の要部断面模式図である。図9(A)は第1配線材料形成工程の要部断面模式図、図9(B)は第2配線材料形成工程の要部断面模式図である。図10(A)は配線材料の部分的除去工程の要部断面模式図、図10(B)は第3配線材料形成工程の要部断面模式図、図10(C)は第2絶縁膜形成工程の要部断面模式図である。図11(A)〜(D)は図10(B)の第3配線材料形成工程を説明するための要部断面模式図である。
Next, a method for forming the
8 to 11 are explanatory diagrams of each process of forming the wiring according to the first embodiment. Here, FIG. 8A is a schematic cross-sectional view of the main part of the first insulating film forming step, and FIG. 8B is a schematic cross-sectional view of the main part of the wiring groove forming step. FIG. 9A is a schematic cross-sectional view of the main part of the first wiring material forming step, and FIG. 9B is a schematic cross-sectional view of the main part of the second wiring material forming step. 10A is a schematic cross-sectional view of the main part of the partial removal step of the wiring material, FIG. 10B is a schematic cross-sectional view of the main part of the third wiring material forming step, and FIG. 10C is the second insulating film formation. It is a principal part cross-sectional schematic diagram of a process. FIGS. 11A to 11D are schematic cross-sectional views of the relevant part for explaining the third wiring material forming step of FIG.
配線40aの形成では、まず、図8(A)に示すように、基板10上に絶縁膜31を形成する。尚、基板10には、シリコン(Si)基板等の半導体基板、ガリウムヒ素(GaAs)やインジウムリン(InP)等の化合物半導体基板を用いることができる。また、基板10には、SOI(Silicon On Insulator)基板、SGOI(Silicon Germanium On Insulator)基板、GOI(Germanium On Insulator)基板、シリコンカーバイド(SiC)基板、サファイア基板等を用いることができる。また、絶縁膜31には、例えば、SiN膜、SiO膜を用いることができる。
In forming the
基板10上に絶縁膜31を形成した後は、図8(B)に示すように、絶縁膜31に配線溝31aを形成する。その際は、まず、絶縁膜31上に、配線溝31aの形成領域に開口部50aを有するレジスト50を形成する。そして、そのレジスト50をマスクにして絶縁膜31のエッチングを行うことにより、絶縁膜31に配線溝31aを形成する。絶縁膜31のエッチングは、例えば、ドライエッチング法で行うことができる。絶縁膜31のドライエッチングは、例えば、周波数13.56MHz、電力100W、真空度2.0Torr、温度300℃の条件で行うことができる。尚、絶縁膜31のエッチングは、このようなドライエッチング法のほか、ウェットエッチング法、イオンミリング法等で行うこともできる。配線溝31aの形成後、レジスト50は除去する。
After the insulating
次いで、図9(A)に示すように、配線40aの第2配線部42の一部(下部)となる、高融点金属又はその窒化物の第1層42a1、第2層42b1、第3層42c1、第4層42d1、第5層42e1を、配線溝31aを形成した絶縁膜31上に形成する。その際は、まず、第2配線部42の最外層に相当する、最も高窒素含有率の第5層42e1を、配線溝31aを形成した絶縁膜31上に形成する。そして、その第5層42e1上に、第5層42e1よりも低窒素含有率の第4層42d1を形成する。以降同様に、窒素含有率を段階的に(階段状に)低下させながら、第3層42c1、第2層42b1、第1層42a1を順に形成していく。
Next, as shown in FIG. 9A, a first layer 42a1, a second layer 42b1, and a third layer of a refractory metal or a nitride thereof that become a part (lower part) of the
例えば、これら第1層42a1〜第5層42e1は、Ta及びTaNにより、図4に示したような窒素濃度分布で、形成することができる。Ta及びTaNは、スパッタ法により形成することができる。スパッタ法によるTa及びTaNの形成は、例えば、Taターゲットを使用し、電力800W、真空度1.7×10-2Torr、温度27℃、ターゲット−試料間距離(T/S)150mm、回転数4rpmの条件で行う。その際、Ta形成時にはアルゴン(Ar)ガス、TaN形成時にはArガスと窒素(N2)ガスを使用する。窒素含有率の異なるTaNは、TaN形成時のN2ガス量を調節することで、それぞれ作り分けることができる。 For example, the first layer 42a1 to the fifth layer 42e1 can be formed of Ta and TaN with a nitrogen concentration distribution as shown in FIG. Ta and TaN can be formed by sputtering. Formation of Ta and TaN by sputtering method uses, for example, a Ta target, power 800 W, vacuum degree 1.7 × 10 −2 Torr, temperature 27 ° C., target-sample distance (T / S) 150 mm, rotation speed Perform at 4 rpm. At that time, argon (Ar) gas is used when Ta is formed, and Ar gas and nitrogen (N 2 ) gas are used when TaN is formed. TaN having different nitrogen contents can be produced separately by adjusting the amount of N 2 gas at the time of TaN formation.
第1層42a1〜第5層42e1は、例えばこのようなスパッタ法により、それぞれ所定の膜厚と窒素含有率で形成される。その際、第1層42a1〜第5層42e1の形成後には、図9(A)に示したように、配線溝31a内に所定寸法の空間31bが残るようにする。この空間31bに、図9(B)に示すように、配線40aの第1配線部41が形成される。
The first layer 42a1 to the fifth layer 42e1 are each formed with a predetermined film thickness and nitrogen content by, for example, such a sputtering method. At this time, after the formation of the first layer 42a1 to the fifth layer 42e1, as shown in FIG. 9A, a
第1配線部41を形成する際には、まず、図9(B)に示すように、第1層42a1〜第5層42e1の形成後に残る空間31bに対応する領域に開口部51a,52aを有するレジスト51,52を形成する(多層レジスト構造)。そして、レジスト51,52の形成後、空間31b内に、第1配線部41を形成する。第1配線部41は、蒸着法によって低抵抗金属を堆積することにより形成することができる。例えば、第1配線部41としてAlを、蒸着法により堆積する。蒸着法では、第1配線部41となる低抵抗金属が、レジスト51,52の開口部51a,52aを通って空間31b内に堆積されると共に、レジスト52表面にも堆積される。レジスト52表面に堆積された低抵抗金属は、レジスト51,52を所定の薬液を用いて除去する際、レジスト51,52と共に除去される(リフトオフ法)。
When forming the
ここでは2層のレジスト51,52を用いたが、この場合、下層のレジスト51には、除去時に用いる薬液と比較的反応し易いものを用い、上層のレジスト52には、除去時に用いる薬液と比較的反応し難いものを用いることができる。それにより、レジスト51,52の除去時には、下層のレジスト51をより早く反応させ、上層のレジスト52とその表面の低抵抗金属を容易に除去することが可能になる。尚、このような2層のレジスト51,52に替えて、1層のレジストや、3層以上のレジストを用いても構わない。 Here, the two-layer resists 51 and 52 are used. In this case, the lower resist 51 is a material that reacts relatively easily with the chemical used at the time of removal, and the upper resist 52 includes the chemical used at the time of removal. Those which are relatively difficult to react can be used. Accordingly, when removing the resists 51 and 52, the lower resist 51 can be reacted more quickly, and the upper resist 52 and the low-resistance metal on the surface thereof can be easily removed. Incidentally, instead of the two-layer resists 51 and 52, a single-layer resist or a three-layer or more resist may be used.
レジスト51,52の除去後は、図10(A)に示すように、絶縁膜31の上面に形成されている、配線40aの形成領域以外に形成されている第1層42a1〜第5層42e1を除去する。例えば、レジスト51,52の除去後、絶縁膜31の上面が表出するようにCMP(Chemical Mechanical Polishing)処理を施し、絶縁膜31の上面に形成されている第1層42a1〜第5層42e1を除去する。これにより、絶縁膜31の上面側には、第1配線部41と、その周りを囲む第1層42a1〜第5層42e1が表出するようになる。
After the removal of the resists 51 and 52, as shown in FIG. 10A, the first layer 42a1 to the fifth layer 42e1 formed on the upper surface of the insulating
次いで、図10(B)に示すように、第2配線部42の残りの部分(上部)となる、第1層42a2、第2層42b2、第3層42c2、第4層42d2、第5層42e2を形成する。これら上部の第1層42a2〜第5層42e2は、先に下部の第5層42e1〜第1層42a1をこの順で形成した図9(A)のときとは逆の形成順で形成する。即ち、図10(A)に示した状態から、上部の第1層42a2〜第5層42e2をこの順で、それぞれ先に形成した下部の第1層42a1〜第5層42e1と同等の膜厚と窒素含有率で、形成していく。上部の第1層42a2〜第5層42e2は、先に形成した下部の第1層42a1〜第5層42e1と同様、スパッタ法により形成することができる。また、上部の第1層42a2〜第5層42e2は、先に形成した下部の第1層42a1〜第5層42e1と同様、Ta及びTaNにより、図4に示したような窒素濃度分布で、形成することができる。
Next, as shown in FIG. 10B, the first layer 42a2, the second layer 42b2, the third layer 42c2, the fourth layer 42d2, and the fifth layer, which become the remaining portion (upper part) of the
上部の第1層42a2〜第5層42e2の形成は、まず、図10(A)に示したように第1配線部41及び下部の第1層42a1〜第5層42e1が表出している絶縁膜31の上に、図11(A)に示すように、上部の第1層42a2を形成する。そして、フォトリソグラフィ技術を用い、第1配線部41及び下部の第1層42a1の上方に対応する、上部の第1層42a2上の領域に、レジスト53を形成する。そのレジスト53をマスクにして、例えばドライエッチング法により、レジスト53から表出する上部の第1層42a2のエッチングを行うことにより、図11(B)に示すような、第1配線部41及び第1層42a1の上に形成された第1層42a2が得られる。その後、レジスト53は除去する。先に形成した下部の第1層42a1と、ここで形成した上部の第1層42a2とが、配線40aの第2配線部42における第1層42aとなる。
The upper first layer 42a2 to the fifth layer 42e2 are formed by first insulating the
次いで、図11(C)に示すように、上部の第2層42b2を形成した後、第1配線部41、第1層42a1,42a2(42a)、及び下部の第2層42b1の上方に対応する、上部の第2層42b2上の領域に、レジスト54を形成する。そして、そのレジスト54をマスクにして上部の第2層42b2のエッチングを行うことにより、図11(D)に示すような、第1層42a2及び第2層42b1の上に形成された第2層42b2が得られる。その後、レジスト54は除去する。先に形成した下部の第2層42b1と、ここで形成した上部の第2層42b2とが、配線40aの第2配線部42における第2層42bとなる。
Next, as shown in FIG. 11C, after the upper second layer 42b2 is formed, it corresponds to above the
以降同様にして、上部の第3層42c2、第4層42d2、第5層42e2を形成していく。この場合、先に形成した下部の第3層42c1と、後に形成する上部の第3層42c2とが、配線40aの第2配線部42における第3層42cとなる。また、先に形成した下部の第4層42d1と、後に形成する上部の第4層42d2とが、配線40aの第2配線部42における第4層42dとなる。また、先に形成した下部の第5層42e1と、後に形成する上部の第5層42e2とが、配線40aの第2配線部42における第5層42eとなる。
Thereafter, similarly, the upper third layer 42c2, the fourth layer 42d2, and the fifth layer 42e2 are formed. In this case, the lower third layer 42c1 formed earlier and the upper third layer 42c2 formed later become the
このようにして第2配線部42の上部となる第1層42a2〜第5層42e2を順に形成することにより、図10(B)に示したような構造が得られる。これにより、第1配線部41の周囲に、第1層42a〜第5層42eを含む第2配線部42が形成された、配線40aを得ることができる。
In this way, by sequentially forming the first layer 42a2 to the fifth layer 42e2 to be the upper part of the
尚、第1層42a〜第5層42eの形成には、スパッタ法のほか、用いる材料や膜厚によっては、CVD(Chemical Vapor Deposition)法、PVD(Physical Vapor Deposition)法、ALD(Atomic Layer Deposition)法等を用いることも可能である。形成方法は、第1層42a〜第5層42eの各層に用いる材料や膜厚により、各層ごとに、選択することも可能である。
In addition to the sputtering method, the
また、第2配線部42は、上部の第1層42a2〜第5層42e2を、窒素含有率が一定の単一層で形成することも可能である。このように第2配線部42内に部分的に、窒素含有率が一定の単一層が含まれていても、表皮効果による電流集中の抑制と低抵抗化の両立を図ることは可能である。また、上部の第1層42a2〜第5層42e2を窒素含有率が一定の単一層で形成する場合には、図11のような各層の作り分けが不要になるため、配線40aの形成プロセスの効率化を図ることが可能になる。
In the
配線40aの形成後は、図10(C)に示すように、配線40aを覆う絶縁膜32を形成する。絶縁膜32には、例えば、SiN膜やSiO膜を用いることができる。以上の工程により、絶縁膜31,32内に形成された配線40aを有する配線層20を得ることができる。
After the
以上、配線40aについて説明したが、このような配線40aは、様々な半導体装置に適用可能である。
図12は半導体装置の一例を示す図である。
Although the
FIG. 12 illustrates an example of a semiconductor device.
図12には、MIS(Metal Insulator Semiconductor)構造の電界効果型トランジスタ(Field Effect Transistor)(MISFET)100の基本構造を模式的に図示している。 FIG. 12 schematically shows a basic structure of a field effect transistor (MISFET) 100 having a MIS (Metal Insulator Semiconductor) structure.
MISFET100は、基板110、素子分離領域111、及び素子分離領域111で画定された活性領域112(ウェル)を有している。活性領域112上には、ゲート絶縁膜113を介してゲート電極114が形成され、その側壁には、側壁絶縁膜115が形成されている。ゲート電極114の両側の活性領域112には、ソース領域116及びドレイン領域117が形成されている。このようなMISFET100の上に、絶縁膜130で覆われた配線40aを含む配線層120が形成される。配線層120の配線40aは、図8〜図11に示したような流れで形成することが可能である。配線40aは、MISFET100のソース領域116及びドレイン領域117にプラグ118を介して電気的に接続することができる。また、配線40aは、MISFET100のゲート電極114に電気的に接続することができる(図示せず)。異なる層の配線40a間は、ビア119を介して電気的に接続することができる。
The
図13及び図14は半導体装置の別例を示す図である。
図13及び図14には、高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)200の基本構造を模式的に図示している。尚、図13はHEMT200の要部の断面模式図、図14はHEMT200の要部の斜視模式図である。
13 and 14 are diagrams illustrating another example of the semiconductor device.
13 and 14 schematically show a basic structure of a high electron mobility transistor (HEMT) 200. FIG. 13 is a schematic cross-sectional view of the main part of the
HEMT200は、図13に示すように、半絶縁性SiC基板等の基板210上に形成されたGaN系化合物半導体領域220を有している。化合物半導体領域220には、例えば、真性GaN(i−GaN)のバッファ層221及び電子走行層222、n型アルミニウムガリウム窒素(n−AlGaN)の電子供給層223、並びにn型GaN(n−GaN)の表面層224が含まれる。電子供給層223の下には、二次元電子ガスが発生する。このHEMT200には、表面層224を貫通して電子供給層223に達するソース電極230及びドレイン電極240、及び表面層224上のソース電極230とドレイン電極240の間の領域に形成されたゲート電極250が設けられている。
As shown in FIG. 13, the
ゲート電極250、ソース電極230及びドレイン電極240は、図14に示すように、一対のソース電極230とドレイン電極240の間に1本のゲート電極250が挟まれるようにして並設されている。各ゲート電極250は、共通のゲート配線251と接続され、各ソース電極230は、共通のソース配線231と接続され、各ドレイン電極240は、共通のドレイン配線241と接続されている。尚、各ソース電極230とソース配線231とは、ゲート配線251を跨ぐエアブリッジ231aで接続されている。また、ゲート電極250、ソース電極230、ドレイン電極240、ゲート配線251、ソース配線231、エアブリッジ231a及びドレイン配線241は、図示しないSiN膜等の絶縁膜によって覆われる。
As shown in FIG. 14, the
このようなHEMT200に含まれる電極部及び配線部に、上記のような配線40aを適用することができる。例えば、ドレイン電極240又はドレイン配線241、或いはドレイン電極240とドレイン配線241の両方に、上記の配線40aを用いる。また、ゲート電極250又はゲート配線251、或いはゲート電極250とゲート配線251の両方に、上記の配線40aを用いることもできる。更にまた、ソース電極230又はソース配線231、或いはソース電極230とソース配線231の両方に、上記の配線40aを用いることもできる。
The
このように上記の配線40aをHEMT200に用いる場合にも、配線40aは、図8〜図11に示したのと同様の流れで形成することが可能である。例えば、ドレイン電極240、ドレイン配線241、ソース電極230、ソース配線231については、次のような流れで形成することができる。即ち、まず、基板210上にバッファ層221、電子走行層222、電子供給層223、表面層224を順に積層した後、表面層224に、図8と同様にして配線溝を形成する。そして、その配線溝に対し、図9〜図11と同様にして、配線40aを形成していけばよい。また、ゲート電極250、ゲート配線251の場合には、例えば、ドレイン電極240又はソース電極230の形成後に、表面層224に部分的に配線溝を形成するか、或いは表面層224上に絶縁膜を形成して、その絶縁膜を貫通する配線溝を形成する。そして、このような配線溝に対し、図9〜図11と同様にして、配線40aを形成していけばよい。
Thus, even when the
尚、上記の配線40aを、ドレイン電極240又はソース電極230に用いる場合には、配線40aと電子供給層223とをオーミック接続させることが望ましい。例えば、電子供給層223上に、電子供給層223とオーミック接続可能な、Ti、Au、金ゲルマニウム(AuGe)、又はPt等を含む層を別途形成した上で、ドレイン電極240又はソース電極230となる配線40aを形成する。或いは、ドレイン電極240又はソース電極230となる配線40aの形成時に、その最外層を、上記のような電子供給層223とオーミック接続可能な材料を用いて形成する。
When the
次に、第2の実施の形態について説明する。
図15は第2の実施の形態に係る配線の一例を示す図である。
図15に示す配線40bは、第1配線部41を被覆する第2配線部46の全部又は一部が、第1配線部41側から外周に向かって連続的に窒素含有率が高くなるように形成されている点で、上記第1の実施の形態に係る配線40aと相違する。尚、第2配線部46には、上記の第2配線部42と同様に、その全部又は一部に、例えば、Ta、Ti、Hf、V、Zr、Mo、W等の高融点金属の窒化物が用いられる。
Next, a second embodiment will be described.
FIG. 15 is a diagram illustrating an example of wiring according to the second embodiment.
In the
一例として、上記第1の実施の形態と同様に、配線40bの第1配線部41にAl、第2配線部46にTaNを用いた場合について説明する。尚、配線40bは、上記第1の実施の形態と同様に、縦10μm×横10μm、長さ1000μm、第1配線部41が縦1μm×横1μmであって、この第1配線部41の周囲に、第2配線部46が形成されているものとする。
As an example, a case where Al is used for the
図16は第2の実施の形態に係る配線の窒素濃度分布の一例を示す図である。
図16において、横軸は配線40bの幅方向の表面からの深さ(μm)を表し、縦軸は窒素含有率(%)を表している。尚、図16には、配線40bの幅方向の、表面(0μm)から中心(5μm)までの窒素含有率を示している。図16に示したように、配線40bの第2配線部46は、表面(0μm)から第1配線部41のAl側に向かって、TaNの窒素含有率が連続的に減少していくように形成されている。
FIG. 16 is a diagram showing an example of the nitrogen concentration distribution of the wiring according to the second embodiment.
In FIG. 16, the horizontal axis represents the depth (μm) from the surface in the width direction of the
このような窒素濃度分布を有する配線40bの電流密度分布の一例を図5及び図6に、また抵抗値の一例を図7に、それぞれ示している。図5及び図6より、配線40bの電流密度分布(No.2)は、配線40aの電流密度分布(No.1)とほぼ同等となる。配線40b(No.2)によっても、Al配線(No.3)で見られるような表皮効果を抑制し、中央部側にも十分に電流を流すことが可能になっていると言うことができる。また、図7より、配線40bの抵抗値(No.2)は、第2配線部46の窒素含有率を第1配線部41側に向かって連続的に低下させることで、配線40Bの抵抗値(No.4)に比べて、約27%減少させることができる。
An example of the current density distribution of the
配線40bによれば、上記の配線40aと同様に、表皮効果による電流集中の抑制と低抵抗化の両立を図ることが可能になる。尚、配線40bの第2配線部46の膜厚、窒素の総量、窒素濃度分布(濃度勾配)は、配線40bに流す電流の周波数、配線40bに要求される抵抗値等に基づいて設定すればよい。
According to the
続いて、配線40bの形成方法について説明する。
図17及び図18は第2の実施の形態に係る配線の各形成工程の説明図である。ここで、図17(A)は第1配線材料形成工程の要部断面模式図、図17(B)は第2配線材料形成工程の要部断面模式図である。図18(A)は配線材料の部分的除去工程の要部断面模式図、図18(B)は第3配線材料形成工程の要部断面模式図、図18(C)は第2絶縁膜形成工程の要部断面模式図である。
Next, a method for forming the
FIG. 17 and FIG. 18 are explanatory views of each wiring forming process according to the second embodiment. Here, FIG. 17A is a schematic cross-sectional view of the main part of the first wiring material forming step, and FIG. 17B is a schematic cross-sectional view of the main part of the second wiring material forming step. 18A is a schematic cross-sectional view of the main part of the partial removal step of the wiring material, FIG. 18B is a schematic cross-sectional view of the main part of the third wiring material forming step, and FIG. 18C is the second insulating film formation. It is a principal part cross-sectional schematic diagram of a process.
尚、配線40bの形成において、絶縁膜31の形成、及び配線溝31aの形成は、上記の配線40aの場合と同様に行うことができる(図8)。ここではそれ以降の工程について説明する。
In the formation of the
まず、図17(A)に示すように、配線40bの第2配線部46の一部(下部)となる、高融点金属窒化物層461を、配線溝31aを形成した絶縁膜31上に形成する。高融点金属窒化物層461は、例えば、TaNにより、図15に示したような窒素濃度分布で、形成することができる。その場合、TaNは、スパッタ法により形成することができる。スパッタ法によるTaNの形成は、例えば、Taターゲットを使用し、電力800W、真空度1.7×10-2Torr、温度27℃、T/S150mm、回転数4rpmの条件で行う。スパッタ法によるTaNの形成時には、ArガスとN2ガスを使用し、絶縁膜31上へのTaNの形成と共に徐々にN2ガス量を減らしていくように調節する。それにより、表面461aに向かって窒素含有率が連続的に低下する、TaNの高融点金属窒化物層461を形成することができる。
First, as shown in FIG. 17A, a refractory
高融点金属窒化物層461の形成後は、図17(B)に示すように、レジスト51,52を用いたAl等の低抵抗金属の蒸着と、その後のリフトオフにより、配線溝31a内の空間31bに、第1配線部41を形成する。その後、図18(A)に示すように、絶縁膜31の上面に形成されている、配線40bの形成領域以外に形成されている高融点金属窒化物層461を、CMP処理等によって除去する。
After the formation of the refractory
次いで、図18(B)に示すように、第2配線部46の残りの部分(上部)となる、高融点金属窒化物層462を形成する。この上部の高融点金属窒化物層462は、先に形成した下部の高融点金属窒化物層461と同様、スパッタ法により形成することができる。また、上部の高融点金属窒化物層462は、先に形成した下部の高融点金属窒化物層461と同様、TaNにより、図15に示したような窒素濃度分布で、形成することができる。
Next, as shown in FIG. 18B, a refractory
上部の高融点金属窒化物層462は、例えば、配線40aについて図11で述べたのと同様に、所定窒素含有率の高融点金属窒化物の形成と、フォトリソグラフィ技術及びエッチング技術を用いたパターニングとを繰り返すことにより、形成することができる。その際は、例えば、最終的に得られる上部の高融点金属窒化物層462の窒素濃度分布が、先に形成した下部の高融点金属窒化物層461の窒素濃度分布と同等となるように、窒素含有率を小幅に変えながら、高融点金属窒化物の形成とパターニングとを繰り返す。これにより、第1配線部41及び下部の高融点金属窒化物層461の上に、表面462aに向かって連続的に窒素含有率が増加する上部の高融点金属窒化物層462を形成する。その結果、高融点金属窒化物層461,462を第2配線部46とし、そのような第2配線部46が第1配線部41の周囲に設けられている配線40bが得られる。
The upper refractory
また、上部の高融点金属窒化物層462は、例えば、次のように形成してもよい。即ち、まず、図18(A)に示したように第1配線部41及び下部の高融点金属窒化物層461が表出している絶縁膜31の上に、表面462aに向かって窒素含有率が連続的に増加する上部の高融点金属窒化物層462を形成する。このような高融点金属窒化物層462は、スパッタの際、その形成と共に徐々にN2ガス量を増やしていくように調節することで、形成することができる。そして、このようにして形成した上部の高融点金属窒化物層462を、フォトリソグラフィ技術及びエッチング技術を用いたパターニングにより、第1配線部41及び下部の高融点金属窒化物層461の上に選択的に残すようにする。
Further, the upper refractory
尚、高融点金属窒化物層461,462の形成には、用いる材料や膜厚により、両方共、或いは各層ごとに、CVD法、PVD法、ALD法等を用いることも可能である。
また、第2配線部46は、上部の高融点金属窒化物層462を、窒素含有率が一定の単一層で形成することも可能である。このように第2配線部46内に部分的に、窒素含有率が一定の単一層が含まれていても、表皮効果による電流集中の抑制と低抵抗化の両立を図ることは可能である。また、上部の高融点金属窒化物層462を窒素含有率が一定の単一層で形成する場合には、配線40bの形成プロセスの効率化を図ることが可能になる。
Note that the refractory metal nitride layers 461 and 462 may be formed by CVD, PVD, ALD, or the like depending on the materials and film thicknesses used, or for each layer.
In the
配線40bの形成後は、図18(C)に示すように、配線40bを覆うSiN膜等の絶縁膜32を形成する。以上の工程により、絶縁膜31,32内に形成された配線40bを有する配線層20が得られる。
After the formation of the
以上、配線40bについて説明したが、配線40bは、上記の配線40aと同様に、図12に示したようなMISFET100の配線層120に用いることができる。また、配線40bは、上記の配線40aと同様に、HEMT200のドレイン電極240、ドレイン配線241、ゲート電極250、ゲート配線251、ソース電極230、又はソース配線231に用いることもできる。
Although the
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 基板と、
前記基板上方に形成された第1配線部と、
前記第1配線部を被覆し、高融点金属窒化物を含む第2配線部と、を含み、
前記第2配線部は、前記第1配線部側から外周に向かって窒素含有率が高くなる部分を有することを特徴とする半導体装置。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Appendix 1) a substrate,
A first wiring portion formed above the substrate;
Covering the first wiring part, and including a second wiring part containing a refractory metal nitride,
The semiconductor device according to
(付記2) 前記第2配線部は、窒素含有率の異なる複数の層を含むことを特徴とする付記1に記載の半導体装置。
(付記3) 前記第2配線部は、前記第1配線部側から外周に向かって窒素含有率が連続的に高くなる部分を有することを特徴とする付記1に記載の半導体装置。
(Additional remark 2) The said 2nd wiring part is a semiconductor device of
(Additional remark 3) The said 2nd wiring part has a part from which the nitrogen content rate becomes high continuously toward the outer periphery from the said 1st wiring part side, The semiconductor device of
(付記4) 前記第1配線部は、前記第2配線部よりも低抵抗であることを特徴とする付記1乃至3のいずれかに記載の半導体装置。
(付記5) 前記第2配線部は、1種又は2種以上の高融点金属窒化物を含むことを特徴とする付記1乃至4のいずれかに記載の半導体装置。
(Supplementary Note 4) The semiconductor device according to any one of
(Additional remark 5) The said 2nd wiring part is a semiconductor device in any one of
(付記6) 基板上方に溝を形成する工程と、
前記溝に、第1配線部と、前記第1配線部を被覆し、高融点金属窒化物を含み、前記第1配線部側から外周に向かって窒素含有率が高くなる部分を有する第2配線部とを含む配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
(Appendix 6) A step of forming a groove above the substrate;
A second wiring having a portion in which the groove covers the first wiring portion and the first wiring portion, includes a refractory metal nitride, and increases in nitrogen content from the first wiring portion side toward the outer periphery. Forming a wiring including a portion;
A method for manufacturing a semiconductor device, comprising:
(付記7) 前記配線を形成する工程は、
前記溝内に、高融点金属窒化物を含み前記溝の内壁に向かって窒素含有率が高くなる、前記第2配線部の第1部分と、前記第1部分上の前記第1配線部とを形成する工程と、
前記溝内に形成された前記第1部分と前記第1配線部の上に、高融点金属窒化物を含む、前記第2配線部の第2部分を形成する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
(Appendix 7) The step of forming the wiring includes:
A first portion of the second wiring portion including a refractory metal nitride in the groove and having a higher nitrogen content toward the inner wall of the groove; and the first wiring portion on the first portion. Forming, and
Forming a second part of the second wiring part including a refractory metal nitride on the first part and the first wiring part formed in the groove;
Item 8. The method for manufacturing a semiconductor device according to appendix 6, wherein:
(付記8) 前記第1部分は、窒素含有率の異なる複数の層を含むことを特徴とする付記7に記載の半導体装置の製造方法。
(付記9) 前記第1部分は、前記溝の内壁に向かって窒素含有率が連続的に高くなることを特徴とする付記7に記載の半導体装置の製造方法。
(Additional remark 8) The said 1st part contains the several layer from which nitrogen content differs, The manufacturing method of the semiconductor device of Additional remark 7 characterized by the above-mentioned.
(Additional remark 9) The said 1st part is a manufacturing method of the semiconductor device of Additional remark 7 characterized by the nitrogen content rate becoming high continuously toward the inner wall of the said groove | channel.
(付記10) 前記第2部分は、前記第1配線部から離れる方向に向かって窒素含有率が高くなることを特徴とする付記7乃至9のいずれかに記載の半導体装置の製造方法。
(付記11) 前記第1配線部は、前記第1部分及び前記第2部分よりも低抵抗であることを特徴とする付記7乃至10のいずれかに記載の半導体装置の製造方法。
(Additional remark 10) The said 2nd part is a manufacturing method of the semiconductor device in any one of Additional remark 7 thru | or 9 with which nitrogen content rate becomes high toward the direction away from the said 1st wiring part.
(Additional remark 11) The manufacturing method of the semiconductor device according to any one of Additional remarks 7 to 10, wherein the first wiring portion has a lower resistance than the first portion and the second portion.
(付記12) 前記第1部分及び前記第2部分はそれぞれ、1種又は2種以上の高融点金属窒化物を含むことを特徴とする付記7乃至11のいずれかに記載の半導体装置の製造方法。 (Additional remark 12) Each of said 1st part and said 2nd part contains 1 type, or 2 or more types of refractory metal nitride, The manufacturing method of the semiconductor device in any one of Additional remark 7 thru | or 11 characterized by the above-mentioned. .
10,110,210 基板
20,120 配線層
30,130 絶縁膜
31,32 絶縁膜
31a 配線溝
31b 空間
40,40A,40B,40a,40b 配線
41A,41B,41 第1配線部
42A,42B,42,46 第2配線部
42a,42a1,42a2 第1層
42b,42b1,42b2 第2層
42c,42c1,42c2 第3層
42d,42d1,42d2 第4層
42e,42e1,42e2 第5層
50,51,52,53,54 レジスト
50a,51a,52a 開口部
100 MISFET
111 素子分離領域
112 活性領域
113 ゲート絶縁膜
114 ゲート電極
115 側壁絶縁膜
116 ソース領域
117 ドレイン領域
118 プラグ
119 ビア
200 HEMT
220 化合物半導体領域
221 バッファ層
222 電子走行層
223 電子供給層
224 表面層
230 ソース電極
231 ソース配線
231a エアブリッジ
240 ドレイン電極
241 ドレイン配線
250 ゲート電極
251 ゲート配線
461,462 高融点金属窒化物層
461a,462a 表面
10, 110, 210
111
220
Claims (6)
高周波電流が流される配線と、
を含み、
前記配線は、
前記基板上方に設けられた第1配線部と、
前記第1配線部の下面、側面及び上面に設けられ、前記第1配線部よりも高融点の金属窒化物を含み、前記第1配線部側から外周に向かって窒素含有率が高くなる第2配線部と、
を含むことを特徴とする半導体装置。 A substrate,
A wiring through which high-frequency current flows;
Including
The wiring is
A first wiring portion was provided et the substrate upward,
The lower surface of the first wiring portion provided on the side and top surfaces, the saw including a refractory metal nitride than the first wiring portion, the nitrogen content is increased toward the outer circumference from the first wiring portion side first Two wiring sections;
A semiconductor device comprising:
前記溝に、高周波電流が流される配線を形成する工程と、
を含み、
前記配線は、
第1配線部と、
前記第1配線部の下面、側面及び上面に設けられ、前記第1配線部よりも高融点の金属窒化物を含み、前記第1配線部側から外周に向かって窒素含有率が高くなる第2配線部と、
を含むことを特徴とする半導体装置の製造方法。 Forming a groove above the substrate;
Forming a wiring through which a high-frequency current flows in the groove;
Including
The wiring is
A first wiring portion;
The second wiring is provided on the lower surface, the side surface, and the upper surface of the first wiring part, includes a metal nitride having a melting point higher than that of the first wiring part, and the nitrogen content increases from the first wiring part side toward the outer periphery. A wiring section;
A method for manufacturing a semiconductor device, comprising:
前記溝内に、前記金属窒化物を含み前記溝の内壁に向かって窒素含有率が高くなる、前記第2配線部の第1部分と、前記第1部分上の前記第1配線部とを形成する工程と、
前記溝内に形成された前記第1部分と前記第1配線部の上に、前記金属窒化物を含む、前記第2配線部の第2部分を形成する工程と、
を含むことを特徴とする請求項4に記載の半導体装置の製造方法。 The step of forming the wiring includes
In the groove, forming said metal nitride comprises towards the inner wall of the groove becomes high nitrogen content, and the first portion of the second wiring portion, wherein the first wiring portion on the first portion And a process of
On the first wiring portion and formed the first portion in the groove, a step of said containing a metal nitride, to form a second portion of the second wire portion,
The method of manufacturing a semiconductor device according to claim 4, comprising:
6. The method of manufacturing a semiconductor device according to claim 5 , wherein the second portion has a nitrogen content that increases in a direction away from the first wiring portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054663A JP5544943B2 (en) | 2010-03-11 | 2010-03-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054663A JP5544943B2 (en) | 2010-03-11 | 2010-03-11 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187898A JP2011187898A (en) | 2011-09-22 |
JP5544943B2 true JP5544943B2 (en) | 2014-07-09 |
Family
ID=44793777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054663A Active JP5544943B2 (en) | 2010-03-11 | 2010-03-11 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5544943B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6240017B2 (en) * | 2014-03-31 | 2017-11-29 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319971A (en) * | 2000-05-10 | 2001-11-16 | Hitachi Ltd | Semiconductor integrated circuit device and method for manufacturing the same |
JP2003234429A (en) * | 2002-02-07 | 2003-08-22 | Hitachi Ltd | Manufacturing method of semiconductor device |
JP2004289174A (en) * | 2004-05-21 | 2004-10-14 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
JP4810077B2 (en) * | 2004-08-19 | 2011-11-09 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
JP4498391B2 (en) * | 2006-07-21 | 2010-07-07 | 株式会社東芝 | Manufacturing method of semiconductor device |
JP2008041700A (en) * | 2006-08-01 | 2008-02-21 | Tokyo Electron Ltd | Method and apparatus of forming film, and recording medium |
JP2008153246A (en) * | 2006-12-14 | 2008-07-03 | Matsushita Electric Ind Co Ltd | Process for fabricating semiconductor device |
US7745282B2 (en) * | 2007-02-16 | 2010-06-29 | International Business Machines Corporation | Interconnect structure with bi-layer metal cap |
JP2009123733A (en) * | 2007-11-12 | 2009-06-04 | Panasonic Corp | Semiconductor device and its fabrication process |
JP2009278030A (en) * | 2008-05-19 | 2009-11-26 | Panasonic Corp | Semiconductor device, and manufacturing method thereof |
-
2010
- 2010-03-11 JP JP2010054663A patent/JP5544943B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011187898A (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236290B2 (en) | Method and structure for improving vertical transistor | |
TWI540678B (en) | Contact plug and method of making same and semiconductor device | |
CN108231893B (en) | Semiconductor device and method for manufacturing the same | |
KR101378485B1 (en) | Semiconductor device and method for manufacturing same | |
KR102549340B1 (en) | Semiconductor device and method for fabricating the same | |
TWI600162B (en) | Semiconductor device and method for manufacturing the same | |
JP2021500738A (en) | How to Form Semiconductor Devices and Semiconductor Devices | |
CN111128887B (en) | Method of forming semiconductor device | |
TWI543267B (en) | Methods of fabricating semiconductor devices | |
JP2020526018A (en) | Method for manufacturing a semiconductor device and semiconductor device | |
CN106098554B (en) | Buffer layer on grid and forming method thereof | |
JP2006024880A (en) | Semiconductor device and its manufacturing method | |
TWI609416B (en) | Semiconductor device structures and methods for forming the same | |
US10832983B2 (en) | Semiconductor device having a trench type device isolation film and method for fabricating the same | |
JP2020184609A (en) | Semiconductor device and manufacturing method thereof | |
TW201926680A (en) | Fin field effect transistor (FinFET) device structures | |
US11996332B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007214436A (en) | Semiconductor device and manufacturing method therefor | |
US10886367B2 (en) | Forming FinFET with reduced variability | |
JP2013175726A (en) | ENHANCEMENT MODE GaN HEMT DEVICE WITH GATE SPACER AND METHOD FOR FABRICATING THE SAME | |
US11393924B2 (en) | Structure and formation method of semiconductor device with high contact area | |
JP5544943B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2019135745A (en) | Manufacturing method for field effect transistor | |
JP3651369B2 (en) | Manufacturing method of semiconductor device | |
JP5534407B2 (en) | Formation of semiconductor device having metal electrode and structure of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5544943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |