JP5542061B2 - Ｓｅｐｉｃ給電バックコンバータ - Google Patents

Ｓｅｐｉｃ給電バックコンバータ Download PDF

Info

Publication number
JP5542061B2
JP5542061B2 JP2010536907A JP2010536907A JP5542061B2 JP 5542061 B2 JP5542061 B2 JP 5542061B2 JP 2010536907 A JP2010536907 A JP 2010536907A JP 2010536907 A JP2010536907 A JP 2010536907A JP 5542061 B2 JP5542061 B2 JP 5542061B2
Authority
JP
Japan
Prior art keywords
converter
switch
inductor
sepic
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010536907A
Other languages
English (en)
Other versions
JP2011505790A5 (ja
JP2011505790A (ja
Inventor
バルトルド・フレッド・オー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Power Research Inc
Original Assignee
California Power Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Power Research Inc filed Critical California Power Research Inc
Publication of JP2011505790A publication Critical patent/JP2011505790A/ja
Publication of JP2011505790A5 publication Critical patent/JP2011505790A5/ja
Application granted granted Critical
Publication of JP5542061B2 publication Critical patent/JP5542061B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/1557—Single ended primary inductor converters [SEPIC]

Description

現代の電子デバイスは、しばしば、電力変換を必要とする。例えば、ノート型コンピュータおよび携帯電話などのバッテリ式デバイスは、バッテリに低電圧および高電流を供給することを求めるマイクロプロセッサを備えることが多い。バックコンバータは、ＤＣ−ＤＣ電力変換の用途にしばしば用いられる降圧型コンバータの一種である。図１は、従来のバックコンバータを示す概略図である。バックコンバータ１００は、スイッチＳ1BおよびＳ2Bが交互にオンオフされるよう同期されるため、同期バックコンバータとも呼ばれる。
変換効率および過渡応答は、降圧型コンバータの重要なパラメータである。変換効率は、電力変換中の電力損失量を決定し、過渡応答は、負荷電流または電源電圧の変化に対するコンバータの応答速度を決定する。図１に示した従来のトポロジにおいて、スイッチおよび寄生損失は、スイッチモード周波数に正比例し、積分インダクタＬBUCKの値は、一次過渡応答を決定して反比例するため、変換効率を増大させると共に過渡応答を改善することは困難であることが多い。
従来のバックコンバータを示す概略図。 ＳＥＰＩＣ給電バックコンバータの一実施形態を示す概略図。 図２Ａのデバイス２００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図。 タイミング、電圧、および、電流の総和式（summation expression）と共に、図２Ａのデバイス２００のタイミング、電圧、および、電流を示した一連のグラフ。 Ｓ1SBスイッチがターンオフされた時にゲート電荷取り出し（ＧＣＥ）プロセスを実行するよう構成されたＳＦＢコンバータの一実施形態を示す概略図。 図２ＡのＳＦＢコンバータ２００に備えられた整流マトリクスの一実施形態を示す概略図。 従来のバックコンバータのＳ1Bスイッチおよび比較的同一のＳＦＢコンバータ実施形態のＳ1SBスイッチに関するターンオンまたはターンオフ損失比（Ｋ）を示すグラフ。 バックコンバータ１００のスイッチＳ1Bに関するターンオンおよびターンオフ損失の一次近似を示すグラフ。 スイッチのデューティサイクル（Ｄ）のスイッチ電圧、スイッチ電流、および、スイッチ電力損失およびそれらの式と共に、ＳＦＢコンバータ２５０のスイッチＳ1SBに関するターンオンおよびターンオフ損失の一次近似を示すグラフ。 電圧、電流、および、伝達関数（Ｍ）と共に、単一磁気の電磁的に結合されたＳＥＰＩＣ給電バックコンバータの一実施形態を示す概略図。 図５Ａのコンバータ５００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す概略図。 タイミング、電圧および電流の総和式と共に、図５Ａのデバイス５００のタイミング、電圧、および、電流を示した一連のグラフ。 ＧＣＥプロセス中のＳＦＢコンバータを示す概略図。 図５ＡのＳＦＢコンバータ５００に備えられた整流マトリクスを示す概略図。 電圧、電流、および、伝達関数（Ｍ）と共に、多相型の電磁結合単一磁気ＳＦＢコンバータの一実施形態を示す概略図。 図６Ａのコンバータ６００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図。 タイミング、電圧および電流の総和式と共に、図６Ａのデバイス６００のタイミング、電圧、および、電流を示した一連のグラフ。 ＳＦＢコンバータの別の実施形態を示す概略図。 図７ＡのＳＦＢコンバータ７００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図。 タイミング、電圧および電流の総和式と共に、図７ＡのＳＦＢコンバータ７００のタイミング、電圧、および、電流を示した一連のグラフ。 電流および寸法の式と共に、従来のバックコンバータの誘電巻線を示す図。 電流および寸法の式と共に、ＳＦＢコンバータの誘電巻線を示す図。 電流および寸法の式と共に、ＳＦＢコンバータの誘電巻線を示す図。 電流および寸法の式と共に、ＳＦＢコンバータの誘電巻線を示す図。 従来のバックコンバータおよびＳＦＢコンバータの導電損失比を示すグラフ。 ＳＦＢコンバータ（例えば、ＳＦＢ２００、５００、６００、または、７００）と標準的なバックコンバータのインダクタのセット／リセット比を示すグラフ。
本発明は、処理、装置、システム、および／または、物質の組成を含む多くの方法で実装できる。本明細書では、これらの実装または本発明が取りうる任意の他の形態を、技術と呼ぶ。一般に、開示された処理の工程の順序は、本発明の範囲内で変更されてもよい。特に言及しない限り、タスクを実行するよう構成されるものとして記載されたプロセッサまたはメモリなどの構成要素は、ある時間にタスクを実行するよう一時的に構成された一般的な構成要素として、または、タスクを実行するよう製造された特定の構成要素として実装されてよい。本明細書では、「プロセッサ」という用語は、１または複数のデバイス、回路、および／または、コンピュータプログラム命令などのデータを処理するよう構成された処理コアを指すものとする。
以下では、本発明の原理を示す図を参照しつつ、本発明の１または複数の実施形態の詳細な説明を行う。本発明は、かかる実施形態に関連して説明されているが、どの実施形態にも限定されない。本発明の範囲は、特許請求の範囲によってのみ限定されるものであり、多くの代替物、変形物、および、等価物を含む。以下の説明では、本発明の完全な理解を提供するために、多くの具体的な詳細事項が記載されている。これらの詳細事項は、例示を目的としたものであり、本発明は、これらの具体的な詳細事項の一部または全てがなくとも特許請求の範囲に従って実施可能である。簡単のために、本発明に関連する技術分野で周知の技術事項については、本発明が必要以上にわかりにくくならないように、詳細には説明していない。
シングルエンド一次インダクタンスコンバータ（ＳＥＰＩＣ）給電バック（ＳＦＢ）コンバータの実施形態を開示する。コンバータは、バックコンバータ部とガルバニック的に結合または電磁的に結合されたＳＥＰＩＣ部を備える。ＳＥＰＩＣ部およびバックコンバータ部は、スイッチを共有する。スイッチが閉じられている間、ＳＥＰＩＣ部は、エネルギ源からのエネルギを蓄えると共にバックコンバータ部にエネルギを供給するよう構成されており、バックコンバータ部は、ＳＥＰＩＣ部から受け取ったエネルギを負荷に供給すると共にエネルギを蓄えるよう構成されている。スイッチが開かれている間、ＳＥＰＩＣ部は、蓄えたエネルギの少なくとも一部を負荷に供給するよう構成されており、バックコンバータ部は、蓄えたエネルギの少なくとも一部を負荷に供給するよう構成されている。
図２Ａは、ＳＥＰＩＣ給電バックコンバータの一実施形態を示す概略図である。簡単のため、寄生効果のない理想的な回路が図示されている。この例において、デバイス２００は、バックコンバータ部に結合されたＳＥＰＩＣ部を備える。スイッチＳ1SBが、ＳＥＰＩＣ部およびバックコンバータ部の両方に結合される。後に詳述するように、ＳＥＰＩＣ部およびバックコンバータ部は、ガルバニック的に結合される。ＳＥＰＩＣ部は、スイッチＳ2S（ＳＥＰＩＣ部関連スイッチとも呼ぶ）と、結合インダクタＴ1AおよびＴ1B、コンデンサＣ2、随意的な入力コンデンサＣ1を含む一組の受動素子とを備える。エネルギ源Ｅin（バッテリなど）が、入力ノードＡおよびＥでインダクタに結合される。エネルギ源の負端子は、接地端子とも呼ばれる。バックコンバータ部は、スイッチＳ2B（バックコンバータ部関連スイッチとも呼ぶ）と、一組の受動素子とを備える。この例では、受動素子は、インダクタＴ1Cを含む。負荷Ｒが、インダクタＴ1Cの端子と入力源の負端子との間に随意的に結合される。スイッチＳ1SBは、第１のスイッチング信号に従って開閉するよう構成される。スイッチＳ2BおよびＳ2Sは、第２のスイッチング信号に従って開閉するよう構成される。図の実施形態において、スイッチング信号は、制御部２０６によって提供され、制御部は、一部の実施形態においては随意的にＳＦＢコンバータに含まれる。様々な実施形態において、制御部は、ＳＦＢコンバータ回路に結合された別個の構成要素であってもよいし、回路に統合された構成要素であってもよい。第１および第２のスイッチング信号は、互いに反対になるように同期される。換言すれば、Ｓ1SBが開いている時にＳ2BおよびＳ2Sが閉じ、逆もまた同様である。簡単のため、以下では、コンバータ回路においてインダクタは同じインダクタンスを有すると仮定する。他の実施形態において、異なるインダクタンス値が用いられてもよい。コンバータの伝達関数（すなわち、入力電圧Ｅinに対する出力電圧ＥOUTの比）は、以下のように表される：
Ｍ＝Ｄ／（２−Ｄ）
ここで、Ｄは、Ｓ1SBに関連するスイッチング信号のデューティサイクルであり、Ｄ＝｛１−［（Ｅin−Ｅout）／（Ｅin＋Ｅout）］｝である。
図の実施形態において、積分機能を提供するために、入力コンデンサＣ1、中間コンデンサＣ2、出力コンデンサＣ3が備えられている。Ｓ2BおよびＳ2Sは、ゲート端子を備えるトランジスタを用いて実装される。Ｓ2Sのゲート端子に共通モードドライブを提供して、Ｓ2Sのトランジスタをオンオフすることによってスイッチを開閉するために、随意的な駆動インダクタＴ1Dが、回路に備えられる。しかしながら、Ｔ1Dは、この例において、実質的には電力変換機能を実行しない。一部の実施形態において、駆動インダクタＴ1Dは、半導体ドライバまたは任意のその他の適切なドライバに置き換えられる。
図２Ｂは、図２Ａのデバイス２００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図である。この例において、誘導巻線Ｔ1A、Ｔ1B、Ｔ1C、および、Ｔ1Dは、同じ磁心を共有する。
図２Ｃは、タイミング、電圧および電流の総和式と共に、図２Ａのデバイス２００のタイミング、電圧、および、電流を示した一連のグラフである。図の例において、Ｔは、スイッチング信号の期間を表し、ｔONは、スイッチＳ1SBが閉じている（換言すると、スイッチの実装に用いられるトランジスタがオンになっている）期間を表し、ｔOFFは、Ｓ1SBが開いている（トランジスタがオフである）期間を表す。スイッチング信号のデューティサイクルは、Ｄで表される。
図２Ａおよび２Ｃを参照すると、ｔONの間、Ｓ1SBは閉じており、Ｓ2BおよびＳ2Sは開いている。ＤＣ電流Ｉ1およびＩ3が、それぞれ、インダクタＴ1AおよびＴ1Bを流れる。したがって、エネルギ源からのエネルギは、ＳＥＰＩＣ部のインダクタに蓄えられる。この期間中、ＳＥＰＩＣ部は、負荷にエネルギを直接供給しないが、バックコンバータ部にエネルギ源からのエネルギを供給する。同時に、電流Ｉ6が、Ｔ1Cを通して流れる。したがって、エネルギは、バックコンバータ部のインダクタに蓄えられる。図２Ｃによると、Ｉ2（グラフＪ）は、コンデンサＣ2を通る電流であり、Ｉ9（グラフＰ）は、コンデンサＣ3を通る電流であるｔONの間、Ｃ2およびＣ3は、放電（セット）し、電流ＩOUTが、負荷に供給される。したがって、バックコンバータ部は、ｔONの間、負荷にエネルギを供給する。
再び図２Ａおよび２Ｃを参照すると、ｔOFFの間、Ｓ1SBは開いており、Ｓ2BおよびＳ2Sは閉じている。インダクタＴ1AおよびＴ1Bは、ＤＣ電流を維持する。ＳＥＰＩＣ部は、実質的にインダクタにエネルギを蓄えることなく、スイッチＳ2Sを通して、蓄えられたエネルギの少なくとも一部を負荷に供給する。閉じられたスイッチＳ2SはＳＥＰＩＣ部および負荷の間の電気路を形成し、その電気路はＤＣ連続性（DC continuity）を有するため、エネルギ伝達プロセスは、変圧動作を必要としない。したがって、回路はガルバニック的に結合されると考えられる。バックコンバータ部は、ｔOFF中に、インダクタに蓄えられたエネルギの少なくとも一部を供給する。しかしながら、バックコンバータ部は、ｔOFF中、実質的にエネルギを蓄えない。Ｃ2およびＣ3は、この期間中に充電（リセット）する。次いで、ＯＮ／ＯＦＦサイクルが、繰り返される。
一部の実施形態において、ＳＦＢコンバータは、ターンオフ損失を低減しターンオフ速度を向上させるために、ゲート取り出しプロセス（gate extraction process）を実装するよう構成される。図２Ｄは、Ｓ1SBスイッチがターンオフされた時にゲート電荷取り出し（gate charge extraction）（ＧＣＥ）プロセスを実行するよう構成されたＳＦＢコンバータの一実施形態を示す概略図である。この例において、デバイス２５０は図２Ａに示したデバイス２００と同様のものである。スイッチＳ1SB、Ｓ2BおよびＳ2Sは、金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を用いて実装される。ドライバＤＲ１およびＤＲ２の出力は、ＭＯＳＦＥＴのゲートに結合されており、トランジスタをオンオフするスイッチング信号を提供する。ドライバのリターン端子２６２および２６４は、それぞれ、ＭＯＳＦＥＴのソースに連結される。ｔOFFの間、ＭＯＳＦＥＴ Ｓ1SBのゲート端子に印加される電圧が下がって、デバイスをオフにする。しかしながら、インダクタＴ1Aは、電流を維持し、したがって、電流２６８をゲートからドライバへ流れさせることにより、ＭＯＳＦＥＴのゲート−ソース間の静電容量に蓄積した電荷を取り出す。したがって、電流２６８は、ＧＣＥ電流と呼ばれる。インダクタＴ1BがＴ1Aと結合されているので、電流２７０がＴ1Bに誘導される。電流２７０は、ＧＣＥ誘導電流と呼ばれ、電流２６８と反対方向のループに流れる。電流２６８および２７０は、併せてターンオフ電流を形成する。ＧＣＥプロセスにより、ＳＦＢコンバータ２５０は、速いターンオフ時間と低いターンオフ損失を有することができる。
一部の実施形態において、ＳＦＢコンバータは、静電容量セット／リセットプロセスを用いて寄生エネルギを含むことにより、コンバータのターンオン特性を改善するために、整流マトリクスを備える。図２Ｅは、図２ＡのＳＦＢコンバータ２００に備えられた整流マトリクスの一実施形態を示す概略図である。図の例において、整流マトリクス２８０は、一組のダイオードおよびコンデンサを備える。整流マトリクスのノードＢ、Ｃ、Ｅ、および、Ｆは、ＳＦＢコンバータ２００のノードＢ、Ｃ、Ｅ、および、Ｆに結合される。コンデンサＣcom1、Ｃcom2、および、Ｃcom3に関連する電圧は、以下のように表される：
ＥCcom1＝ＥCcom2＝（Ｅin＋Ｅout）／２、および
ＥCcom3＝（Ｅin−Ｅout）／２
図３は、従来のバックコンバータのＳ1Bスイッチおよび比較的同一のＳＦＢコンバータ実施形態のＳ1SBスイッチに関するターンオンまたはターンオフ損失比（Ｋ）を示すグラフである。この例では、ＳＦＢコンバータ２５０のスイッチＳ1SBのターンオンまたはターンオフ損失が、従来のバックコンバータ１００のスイッチＳ1Bと比較されている。この例において、コンバータ１００および２５０は、同一の特性を備えたスイッチと同じＥinおよびＩoutとを有すると仮定されるため、比較的同一であると考えられる。スイッチは、同じ速さで開閉すると仮定される。スイッチがターンオンされた時（すなわち、スイッチが閉じられた時）、スイッチ両端の電圧は、瞬時にゼロに落ちないため、ターンオン損失を引き起こす。スイッチがターンオフされた時（すなわち、スイッチが開かれた時）も、スイッチを通る電流は、瞬時にゼロに落ちないため、ターンオフ損失を引き起こす。従来のバックコンバータ１００のターンオンおよびターンオフ損失を、直線３００で示すように１とする。
バックコンバータ１００のターンオン損失に対するＳＦＢコンバータ２５０のターンオン損失比の一次近似式は、以下のように表される：
ＫSFBon＝１／（２−Ｄ）3
ここで、Ｄは、スイッチング信号のデューティサイクルである。Ｄの関数としての損失曲線は、図の曲線３０２に対応する。
バックコンバータのターンオフ損失に対するＳＦＢコンバータのターンオフ損失の比の一次近似式は、以下のように表される：
ＫSFBoff＝ａ2／［２Ｅin 2（２−Ｄ）］
ここで、ａは、デバイスの相互コンダクタンス特性に対応し、Ｅinは、コンバータの入力電圧に対応する。損失曲線は、曲線３０４に対応する。
バックコンバータの総損失（ターンオン損失＋ターンオフ損失）に対するＳＦＢコンバータの総損失の比の一次近似式は、以下のように表される：
ＫSFBTotal＝０．５（ＫSFBon＋ＫSFBoff）
損失曲線は、曲線３０６に対応する。
図４Ａは、バックコンバータ１００のスイッチＳ1Bに関するターンオンおよびターンオフ損失の一次近似を示すグラフである。スイッチのデューティサイクル（Ｄ）に関して、スイッチ電圧、スイッチ電流、および、スイッチ電力とそれらの式も示されている。
図４Ｂは、スイッチのデューティサイクル（Ｄ）のスイッチ電圧、スイッチ電流、および、スイッチ電力およびそれらの式と共に、ＳＦＢコンバータ２５０のスイッチＳ1SBに関するターンオンおよびターンオフ損失の一次近似を示すグラフである。ＳＦＢコンバータ２５０のスイッチＳ1SBに関する動作電流ＩDが、バックコンバータ１００のスイッチＳ1Bに関する動作電流ＩDよりも著しく小さいため、ターンオン損失は大幅に低減される。Ｓ1SBのターンオンに関連するターンオン損失の一次近似は、以下のように表される：
ＰLossSFBon＝［０．２５（Ｅin＋Ｅout）・Ｉout／（２−Ｄ）］・Ｔturn-on・ｆ
ここで、Ｅinは、コンバータの入力電圧に対応し、Ｉoutは、コンバータの出力電圧に対応し、Ｄは、スイッチング信号のデューティサイクルに対応し、Ｔturn-onは、スイッチをオンにするのに必要な時間に対応し、ｆは、スイッチング信号の周波数に対応する。
Ｓ1SBのターンオフに関連するターンオフ損失の一次近似は、以下のように表される：
ＰLossSFBoff＝０．５ａ・［Ｉout／（２−Ｄ）］・Ｔturn-off・ｆ
ここで、ａは、デバイスの相互コンダクタンス特性（この例では、２ボルト）に対応し、Ｉoutは、コンバータの出力電流に対応し、Ｄは、スイッチング信号のデューティサイクルに対応し、Ｔturn-offは、スイッチのターンオフ時間に対応し、ｆは、スイッチング信号の周波数に対応する。
いくつかの他のＳＥＰＩＣ給電バックコンバータのトポロジが存在する。図５Ａは、電圧、電流、および、伝達関数（Ｍ）と共に、単一磁気の電磁的に結合されたＳＥＰＩＣ給電バックコンバータの一実施形態を示す概略図である。この例に示したコンバータ５００は、電磁的に結合されたＳＥＰＩＣ部およびバックコンバータ部を備える。これらの部分は、Ｓ1SBがターンオフされると、ＳＥＰＩＣ部から負荷にエネルギを伝達するガルバニック経路がないため、電磁的に結合されていると考えられ、インダクタＴ1CおよびＴ1Dが、変圧器として機能し、ＳＥＰＩＣ巻線Ｔ1AおよびＴ1Bに蓄えられたエネルギを負荷に伝達する。図５Ｂは、図５Ａのコンバータ５００の磁気的構造を、それに伴う電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す概略図である。
図５Ｃは、タイミング、電圧、および、電流の総和式と共に、図５Ａのデバイス５００のタイミング、電圧、および、電流を示した一連のグラフである。
図５Ｄは、ＧＣＥプロセス中のＳＦＢコンバータを示す概略図である。この例に示したＳＦＢコンバータ５５０は、図５Ａのコンバータ５００と同様のものである。ＳＦＢコンバータ５５０は、電磁的に結合されている。この図に示すように、Ｓ1SBがオフになると、ＧＣＥ電流５６８が、ＧＣＥ誘導電流５７０と反対方向に流れ、スイッチＳ1SBのゲート・ソース間の静電容量の電荷が速やかに取り除かれる。
図５Ｅは、図５ＡのＳＦＢコンバータ５００に備えられた整流マトリクスを示す概略図である。整流マトリクスのノードＢ、Ｃ、および、Ｅは、ＳＦＢコンバータ５００のノードＢ、Ｃ、および、Ｅに結合される。コンデンサＣcom1およびＣcom2に関連する電圧は、以下のように表される：
ＥCcom1＝ＥCcom2＝（Ｅin＋Ｅout）／２
一部の実施形態において、ＳＦＢは、多相コンバータとして構成される。図６Ａは、電圧、電流、および、伝達関数（Ｍ）と共に、多相型の電磁結合単一磁気ＳＦＢコンバータの一実施形態を示す概略図である。この例において、コンバータ６００は、インダクタＴ1AおよびＴ1BおよびスイッチＳ1Sを備える第１のＳＥＰＩＣ部と、インダクタＴ1EおよびＴ1FおよびスイッチＳ2Sを備える第２のＳＥＰＩＣ部とを備える。ＳＥＰＩＣ部のインダクタは、電磁的に結合される。入力および出力は、誘導巻線を備える変圧器によって分離される。コンバータは、さらに、インダクタＴ1CおよびＴ1GおよびスイッチＳ1Bを備える第１のバックコンバータ部と、インダクタＴ1DおよびＴ1HおよびスイッチＳ2Bを備える第２のバックコンバータ部とを備える。バックコンバータ部のインダクタも、電磁的に結合される。スイッチＳ1SBは、第１のＳＥＰＩＣ部を第１のバックコンバータ部に結合し、スイッチＳ2SBは、第２のＳＥＰＩＣ部を第２のバックコンバータ部に結合する。図５Ｅに示したものと同様の整流マトリクスがコンバータに備えられている。
図６Ｂは、図６Ａのコンバータ６００の磁気的構造を、電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図である。
図６Ｃは、タイミング、電圧、および、電流の総和式と共に、図６Ａのデバイス６００のタイミング、電圧、および、電流を示した一連のグラフである。スイッチＳ1SBおよびＳ2SBのスイッチング信号は、位相オフセットを有する。スイッチＳ1BおよびＳ1SBのスイッチング信号は、互いに逆であり、スイッチＳ2BおよびＳ2SBのスイッチング信号は、互いに逆である。スイッチＳ1SB、Ｓ1S、および、Ｓ1Bを制御する第１のスイッチング信号は、スイッチＳ2SB、Ｓ2S、および、Ｓ2Bを制御する第２のスイッチング信号に対する位相オフセットを有する。第１のスイッチング信号は、スイッチＳ1SBが閉状態の時に、第１のＳＥＰＩＣ部がエネルギを蓄え、第１のバックコンバータ部が負荷にエネルギを供給しつつエネルギを蓄えるように、そして、スイッチＳ1SBが開状態の時に、第１のＳＥＰＩＣ部および第１のバックコンバータ部の両方が負荷にエネルギを供給するように、スイッチＳ1SB、Ｓ1S、および、Ｓ1Bを協調的に動作させる。第２のスイッチング信号により、スイッチＳ2BS、Ｓ2S、および、Ｓ2Bは、第２のＳＥＰＩＣ部および第２のバックコンバータ部を同様に動作させるよう機能する。
上記の例は、二相分離ＳＦＢコンバータを示しているが、一部のコンバータの実施形態は、同様に結合された追加のＳＥＰＩＣおよびバックコンバータ部を備えてＮ相ＳＦＢコンバータを形成するよう構成される。
図７Ａは、ＳＦＢコンバータの別の実施形態を示す概略図である。この例において、ＳＦＢコンバータ７００は、電磁的に結合される。様々な実施形態において、Ｔ1CおよびＴ1Dは、単一の導体に一体化されてもよいし、複数の導体として分離されてもよい。図７Ｂは、図７ＡのＳＦＢコンバータ７００の磁気的構造を、電圧、電流、および、ＳＥＰＩＣ給電バック結合と共に示す図である。図５Ｅと同様の整流マトリクスが、随意的に、コンバータのノードＢ、Ｃ、および、Ｅに結合される。図７Ｃは、タイミング、電圧、および、電流の総和式と共に、図７ＡのＳＦＢコンバータ７００のタイミング、電圧、および、電流を示した一連のグラフである。電流Ｉ2（グラフＪ）に示すように、ＳＥＰＩＣのインダクタの一方Ｔ1Bは、主に、ＧＣＥプロセス中に電流を伝導する。したがって、ＳＦＢコンバータ７００では、ターンオフエネルギ損失が、ＳＦＢコンバータの実施形態２００および５００よりもさらに小さくなる。
従来のバックコンバータと比較すると、ＳＦＢコンバータは、ＳＦＢコンバータ内での誘電巻線の配置方法から、導電損失が低減される。図８Ａないし図８Ｄは、電流および寸法の式と共に、従来のバックコンバータおよびいくつかのＳＦＢコンバータの誘電巻線を示す図である。図８Ａでは、バックコンバータ１００の４つの誘導巻線Ｔ1A、Ｔ1B、Ｔ1C、および、Ｔ1Dを示す。誘電巻線は、同じ磁心を共有する。同じ磁気巻線が、図８Ｂ、図８Ｃ、および、図８Ｄにも示されており、それぞれ、ＳＦＢコンバータ２００、５００、および、７００に対応する。バックコンバータおよびＳＦＢコンバータの巻線は、同じ磁心面積、窓面積、および、巻数を有するため、寸法的に同一である。しかしながら、コンバータのトポロジが異なると、個々の巻線を通る電流の量が異なる。コンバータが、同一の出力電力を有し、同じ抵抗を有する巻線を備えると仮定すると、電流値が異なるために、巻線において消散されるエネルギ量が異なる。
図８Ｅは、従来のバックコンバータおよびＳＦＢコンバータの導電損失比を示すグラフである。グラフは、従来のバックコンバータ１００と、ＳＦＢコンバータ２００、５００、および７００との損失比を比較したものである。コンバータは、同じ値の個別の構成要素を有し、同じＥinおよびＩOUTを有すると仮定する。スイッチは、同じ速さで開閉すると仮定される。導電損失比（Ｋ）は、デューティサイクルで表される。直線８００で示すように、バックコンバータ１００の導電損失比を１とする。
ＳＦＢ２００の導電損失比は、曲線８０２で示され、以下のように表現される：
Ｋ＝２（１−Ｄ＋Ｄ2）／（２−Ｄ）2
ＳＦＢ５００および７００の導電損失比は、同じである。Ｄの関数としての損失比は、曲線８０４で示され、以下のように表現される：
Ｋ＝（２−０．５Ｄ）／（２−Ｄ）2
ＳＦＢコンバータは、さらに、より速い過渡応答特性を有する。比較的同一の従来のバックコンバータと比較すると、ＳＦＢコンバータの積分インダクタの過渡ＥＭＦ（セット）ボルト秒（Ｅｔ）および積分インダクタのＭＭＦ（リセット）ボルト秒（Ｅｔ）は、共に低い。図９は、ＳＦＢコンバータ（例えば、ＳＦＢ２００、５００、６００、または、７００）と標準的なバックコンバータのインダクタのセット／リセット比を示すグラフである。比Ｋは、伝達関数Ｍで表現される。従来のバックコンバータ１００のセット比およびリセット比を共に１であると仮定し、直線９００で示す。同じ受動素子の値、出力、および、スイッチングデューティサイクルを備えたＳＦＢコンバータのリセット比は、直線９０２で示され、以下のように表現される：
ＫSFBreset＝［（１＋Ｍ）／２］2
ここで、Ｍ＝Ｄ／（２−Ｄ）である。
ＳＦＢコンバータのセット比は、直線９０４で示され、以下のように表現される。
ＫSFBset＝（１＋Ｍ）／２
前述の実施形態は、理解しやすいように少し詳しく説明されているが、本発明は、提供された詳細事項に限定されるものではない。本発明を実施する多くの代替方法がある。開示された実施形態は、例示であり、限定を意図するものではない。
（形態１）
シングルエンド一次インダクタンスコンバータ（ＳＥＰＩＣ）給電バックコンバータであって、
第１の信号に従って開閉するよう構成された第１のスイッチと、
前記第１のスイッチおよびエネルギ源に結合され、第１の組の１または複数の受動素子を備えたＳＥＰＩＣ部と、
前記第１のスイッチと結合され、第２の組の１または複数の受動素子を備えたバックコンバータ部と、
を備え、
前記第１のスイッチが閉じられている間、前記ＳＥＰＩＣ部は、前記第１の組の受動素子の少なくとも一部にエネルギ源からのエネルギを蓄えると共に前記バックコンバータ部にエネルギを供給するよう構成されており、前記バックコンバータ部は、負荷にエネルギを供給すると共に前記第２の組の受動素子の少なくとも一部にエネルギを蓄えるよう構成されており、
前記第１のスイッチが開かれている間、前記ＳＥＰＩＣ部は、蓄えたエネルギの少なくとも一部を前記負荷に供給するよう構成されており、前記バックコンバータ部は、蓄えたエネルギの少なくとも一部を前記負荷に供給するよう構成されている、コンバータ。
（形態２）
形態１に記載のコンバータであって、前記バックコンバータ部は、前記ＳＥＰＩＣ部にガルバニック的に結合される、コンバータ。
（形態３）
形態１に記載のコンバータであって、前記バックコンバータ部は、前記ＳＥＰＩＣ部に電磁的に結合される、コンバータ。
（形態４）
形態１に記載のコンバータであって、さらに、前記第１の信号に対応する制御信号を供給するよう構成された制御部を備える、コンバータ。
（形態５）
形態１に記載のコンバータであって、前記ＳＥＰＩＣ部は、さらに、第２の信号に従って開閉するよう構成されたＳＥＰＩＣ部関連スイッチを備える、コンバータ。
（形態６）
形態１に記載のコンバータであって、前記バックコンバータ部は、さらに、第２の信号に従って開閉するよう構成されたバックコンバータ部関連スイッチを備える、コンバータ。
（形態７）
形態６に記載のコンバータであって、さらに、前記第２の信号に対応する制御信号を供給するよう構成された制御部を備える、コンバータ。
（形態８）
形態１に記載のコンバータであって、前記コンバータの伝達関数は、Ｄ／（２−Ｄ）に対応し、Ｄは、前記第１の信号のデューティサイクルに対応する、コンバータ。
（形態９）
形態１に記載のコンバータであって、前記第１のスイッチは、金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を備える、コンバータ。
（形態１０）
形態１に記載のコンバータであって、前記第１のスイッチは、ゲート、ソース、および、ドレインを有するトランジスタを備える、コンバータ。
（形態１１）
形態１０に記載のコンバータであって、さらに、前記第１のスイッチに結合されたドライバを備え、
前記第１のスイッチの前記ゲートおよび前記ソースは、ゲート・ソース間静電容量を形成し、
前記トランジスタのターンオフ時間の間に、前記ゲート・ソース間静電容量から電荷が、前記ドライバによって取り出される、コンバータ。
（形態１２）
形態１１に記載のコンバータであって、
前記第１の組の受動素子は、複数の結合インダクタを含み、
前記トランジスタのターンオフ時間の間に、ゲート電荷取り出し（ＧＣＥ）電流が、前記トランジスタおよび前記ドライバ間に流れ、ＧＣＥ誘導電流が、前記インダクタに誘導され、
前記ＧＣＥ電流および前記ＧＣＥ誘導電流は、反対方向に流れる電流であり、併せてターンオフ電流を形成する、コンバータ。
（形態１３）
形態１０に記載のコンバータであって、さらに、前記第１のスイッチの前記ゲートおよび前記ソースに結合されたドライバを備える、コンバータ。
（形態１４）
形態１０に記載のコンバータであって、さらに、ドライバ出力端子およびドライバリターン端子を有するドライバを備え、前記ドライバ出力端子は、前記第１のスイッチの前記ゲートに結合され、前記ドライバリターン端子は、前記第１のスイッチの前記ソースに結合されている、コンバータ。
（形態１５）
形態１に記載のコンバータであって、前記第１のスイッチのターンオンに関連するターンオン損失の一次近似Ｐ LossSFBon は、［０．２５（Ｅ in ＋Ｅ out ）・Ｉ out ／（２−Ｄ）］・Ｔ turn-on ・ｆであり、Ｅ in は、前記コンバータの入力電圧に対応し、Ｅ out は、前記コンバータの出力電圧に対応し、Ｉ out は、前記コンバータの出力電流に対応し、Ｄは、前記第１の信号のデューティサイクルに対応し、Ｔ turn-on は、前記第１のスイッチのターンオン時間に対応し、ｆは、前記第１の信号の周波数に対応する、コンバータ。
（形態１６）
形態１に記載のコンバータであって、前記第１のスイッチのターンオフに関連するターンオフ損失の一次近似Ｐ LossSFBoff は、０．５ａ・［Ｉ out ／（２−Ｄ）］・Ｔ turn-off ・ｆであり、ａは、デバイスの相互コンダクタンス特性に対応し、Ｉ out は、前記コンバータの出力電流に対応し、Ｄは、前記第１の信号のデューティサイクルに対応し、Ｔ turn-off は、前記第１のスイッチのターンオン時間に対応し、ｆは、前記第１の信号の周波数に対応する、コンバータ。
（形態１７）
形態１に記載のコンバータであって、
前記第１の組の受動素子は、第１のインダクタおよび第２のインダクタを含み、
前記第１のスイッチが閉じられている間、前記ＳＥＰＩＣ部は、前記第１および第２のインダクタにエネルギを蓄えると共に前記バックコンバータ部にエネルギを供給するよう構成され、
前記第１のスイッチが開かれている間、前記ＳＥＰＩＣ部は、前記第１および第２のインダクタに蓄えられた前記エネルギの少なくとも一部を前記負荷に供給するよう構成されている、コンバータ。
（形態１８）
形態１に記載のコンバータであって、
前記第２の組の受動素子は、インダクタを含み、
前記第１のスイッチが閉じられている間、前記バックコンバータ部は、前記ＳＥＰＩＣ部から供給された少なくとも一部のエネルギを前記負荷に供給すると共に前記インダクタにエネルギを蓄えるよう構成され、
前記第１スイッチが開かれている間、前記バックコンバータ部は、前記インダクタに蓄えられた前記エネルギの少なくとも一部を前記負荷に供給するよう構成されている、コンバータ。
（形態１９）
形態１に記載のコンバータであって、さらに、整流マトリクスを備える、コンバータ。
（形態２０）
形態１に記載のコンバータであって、
前記ＳＥＰＩＣ部は第１のＳＥＰＩＣ部であり、前記バックコンバータ部は第１のバックコンバータ部であり、
前記コンバータは、さらに、
第２のスイッチ信号に従って開閉するよう構成された第２のスイッチと、
前記第２のスイッチおよび前記エネルギ源に結合され、第３の組の受動素子を備えた第２のＳＥＰＩＣ部と、
前記第１のバックコンバータ部に結合され、第４の組の１または複数の受動素子と、さらなるバックコンバータ部関連スイッチとを備えた第２のバックコンバータ部と、
を備え、
前記第１の信号および前記第２の信号は、位相オフセットを有する、コンバータ。
（形態２１）
形態１に記載のコンバータであって、前記コンバータは、２（１−Ｄ＋Ｄ 2 ）／（２−Ｄ） 2 、１．５｛［１−（Ｄ／．７５）］＋（Ｄ 2 ／．７５）｝／（２−Ｄ） 2 、または、（２−０．５Ｄ）／（２−Ｄ） 2 の一次近似導電損失比を有し、Ｄは、前記第１の信号のデューティサイクルに対応する、コンバータ。
（形態２２）
形態１に記載のコンバータであって、前記コンバータは、近似的に［（１＋Ｍ）／２］ 2 であるインダクタリセット比Ｋ SFBreset を有し、Ｍ＝Ｄ／（２−Ｄ）であり、Ｄは、前記第１の信号のデューティサイクルに対応する、コンバータ。
（形態２３）
形態１に記載のコンバータであって、前記コンバータは、近似的に（１＋Ｍ）／２であるインダクタセット比Ｋ SFBset を有し、Ｍ＝Ｄ／（２−Ｄ）であり、Ｄは、前記第１の信号のデューティサイクルに対応する、コンバータ。
（形態２４）
ＤＣ−ＤＣコンバータであって、
スイッチＳ 1SB 、スイッチＳ 2B 、スイッチＳ 2S 、コンデンサＣ 2 、インダクタＴ 1A 、インダクタＴ 1B 、および、インダクタＴ 1C を備え、
前記インダクタＴ 1A の第１の端子が、エネルギ源の第１の端子に結合され、
前記コンデンサＣ 2 の第１の端子、前記インダクタＴ 1A の第２の端子、および、前記スイッチＳ 1SB の第１の端子が結合され、
前記インダクタＴ 1C の第１の端子、Ｓ 1SB の第２の端子、および、Ｓ 2B の第１の端子が結合され、
前記インダクタＴ 1C の第２の端子およびＳ 2S の第１の端子が結合され、
前記インダクタＴ 1B の第１の端子およびＳ 2B の第２の端子が、前記エネルギ源の第２の端子に結合するよう構成され、
前記コンデンサＣ 2 の第２の端子、前記インダクタＴ 1B の第２の端子、および、Ｓ 2S の第２の端子が結合されている、ＤＣ−ＤＣコンバータ。
（形態２５）
形態２４に記載のＤＣ−ＤＣコンバータであって、さらに、コンデンサＣ 1 およびコンデンサＣ 3 を備え、
前記コンデンサＣ 1 の第１の端子が、前記インダクタＴ 1A の前記第１の端子に結合され、前記コンデンサＣ 1 の第２の端子が、前記インダクタＴ 1B の前記第１の端子に結合され、
前記コンデンサＣ 3 の第１の端子が、前記インダクタＴ 1C の前記第２の端子に結合され、前記コンデンサＣ 3 の第２の端子が、前記インダクタＴ 1B の前記第１の端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態２６）
形態２４に記載のＤＣ−ＤＣコンバータであって、前記インダクタＴ 1A 、Ｔ 1B 、および、Ｔ 1C は、誘導結合される、ＤＣ−ＤＣコンバータ。
（形態２７）
形態２４に記載のＤＣ−ＤＣコンバータであって、前記インダクタＴ 1C の前記第２の端子は、負荷に結合される、ＤＣ−ＤＣコンバータ。
（形態２８）
形態２４に記載のＤＣ−ＤＣコンバータであって、さらに、前記インダクタＴ 1A の前記第２の端子、前記インダクタＴ 1C の前記第１の端子、前記インダクタＴ 1B の前記第１の端子、および、前記インダクタＴ 1B の前記第２の端子に結合された整流マトリクスを備える、ＤＣ−ＤＣコンバータ。
（形態２９）
形態２４に記載のＤＣ−ＤＣコンバータであって、さらに、インダクタＴ 1D を備え、前記インダクタＴ 1D の第１の端子が、前記スイッチＳ 2B のゲート端子に結合され、前記インダクタＴ 1D の第２の端子が、前記スイッチＳ 2S のゲート端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態３０）
形態２４に記載のＤＣ−ＤＣコンバータであって、さらに、前記スイッチＳ 1SB に信号を供給するよう構成された制御部を備える、ＤＣ−ＤＣコンバータ。
（形態３１）
ＤＣ−ＤＣコンバータであって、
スイッチＳ 1SB 、スイッチＳ 2B 、スイッチＳ 2S 、コンデンサＣ 2 、インダクタＴ 1A 、インダクタＴ 1B 、インダクタＴ 1C 、および、インダクタＴ 1D を備え、
前記インダクタＴ 1A の第１の端子が、エネルギ源の第１の端子に結合され、
前記インダクタＴ 1A の第２の端子、前記インダクタＴ 1B の第１の端子、および、スイッチＳ 1SB の第１の端子が結合され、
前記インダクタＴ 1C の第１の端子、前記インダクタＴ 1D の第１の端子、前記スイッチＳ 1SB の第２の端子、前記スイッチＳ 2B の第１の端子、スイッチＳ 2S の第１の端子が結合され、
前記インダクタＴ 1C の第２の端子および前記インダクタＴ 1D の第２の端子が結合され、
前記コンデンサＣ 2 の第２の端子、前記スイッチＳ 2B の第２の端子、および、前記スイッチＳ 2S の第２の端子が結合されている、ＤＣ−ＤＣコンバータ。
（形態３２）
形態３１に記載のＤＣ−ＤＣコンバータであって、さらに、コンデンサＣ 1 およびコンデンサＣ 3 を備え、
前記コンデンサＣ 1 の第１の端子が、前記インダクタＴ 1A の前記第１の端子に結合され、前記コンデンサＣ 1 の第２の端子が、前記コンデンサＣ 2 の前記第２の端子に結合され、
前記コンデンサＣ 3 の第１の端子が、前記インダクタＴ 1C の前記第２の端子に結合され、前記コンデンサＣ 3 の第２の端子が、前記コンデンサＣ 2 の前記第２の端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態３３）
形態３１に記載のＤＣ−ＤＣコンバータであって、前記インダクタＴ 1A 、Ｔ 1B 、Ｔ 1C 、および、Ｔ 1D は、誘導結合される、ＤＣ−ＤＣコンバータ。
（形態３４）
形態３１に記載のＤＣ−ＤＣコンバータであって、前記インダクタＴ 1C の前記第２の端子およびＴ 1D の前記第２の端子は、負荷に結合される、ＤＣ−ＤＣコンバータ。
（形態３５）
形態３１に記載のＤＣ−ＤＣコンバータであって、さらに、前記インダクタＴ 1B の前記第２の端子、前記インダクタＴ 1C の前記第１の端子、および、前記コンデンサＣ 2 の前記第２の端子に結合された整流マトリクスを備える、ＤＣ−ＤＣコンバータ。
（形態３６）
形態３１に記載のＤＣ−ＤＣコンバータであって、さらに、前記スイッチＳ 1SB に信号を供給するよう構成された制御部を備える、ＤＣ−ＤＣコンバータ。
（形態３７）
ＤＣ−ＤＣコンバータであって、
インダクタＴ 1A 、インダクタＴ 1B 、インダクタＴ 1C 、インダクタＴ 1D 、インダクタＴ 1E 、インダクタＴ 1F 、インダクタＴ 1G 、インダクタＴ 1H 、コンデンサＣ 2 、スイッチＳ 1SB 、スイッチＳ 2SB 、スイッチＳ 1S 、スイッチＳ 2S 、スイッチＳ 1B 、および、スイッチＳ 2B 、を備え、
前記インダクタＴ 1A の第１の端子、前記インダクタＴ 1F の第１の端子、および、エネルギ源の第１の端子が結合され、
前記インダクタＴ 1A の第２の端子、前記インダクタＴ 1B の第１の端子、および、前記スイッチＳ 1SB の第１の端子が結合され、
前記スイッチＳ 1SB の第２の端子、前記スイッチＳ 1S の第１の端子、および、前記インダクタＴ 1C の第１の端子が結合され、
前記インダクタＴ 1C の第２の端子および前記インダクタＴ 1D の第１の端子が結合され、
前記コンデンサＣ 2 の第１の端子、前記スイッチＳ 1S の第２の端子、および、前記スイッチＳ 2S の第１の端子が結合され、
前記インダクタＴ 1D の第２の端子、前記スイッチＳ 2SB の第１の端子、および、前記スイッチＳ 2S の第２の端子が結合され、
前記インダクタＴ 1E の第２の端子および前記インダクタＴ 1F の第２の端子が結合され、
前記スイッチＳ 1B の第１の端子および前記インダクタＴ 1G の第１の端子が結合され、
前記スイッチＳ 2B の第１の端子および前記インダクタＴ 1H の第１の端子が結合され、
前記スイッチＳ 1B の第２の端子および前記スイッチＳ 2B の第２の端子が、第１の出力端子に結合され、
前記インダクタＴ 1G の第２の端子および前記インダクタＴ 1H の第２の端子が、第２の出力端子に結合され、
前記インダクタＴ 1C 、前記インダクタＴ 1D 、前記インダクタＴ 1G 、および、前記インダクタＴ 1H は、電磁的に結合される、ＤＣ−ＤＣコンバータ。
（形態３８）
形態３７に記載のＤＣ−ＤＣコンバータであって、さらに、コンデンサＣ 1 およびコンデンサＣ 3 を備え、
前記コンデンサＣ 1 の第１の端子が、前記インダクタＴ 1A の前記第１の端子に結合され、前記コンデンサＣ 1 の第２の端子が、接地端子に結合され、
前記インダクタＣ 3 の第１の端子が、前記第１の出力端子に結合され、前記インダクタＣ 3 の第２の端子が、前記第２の出力端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態３９）
形態３７に記載のＤＣ−ＤＣコンバータであって、前記インダクタＴ 1A およびＴ 1B は、誘導結合される、ＤＣ−ＤＣコンバータ。
（形態４０）
形態３７に記載のＤＣ−ＤＣコンバータであって、前記第１の出力端子および前記第２の出力端子は、負荷に結合される、ＤＣ−ＤＣコンバータ。
（形態４１）
形態３７に記載のＤＣ−ＤＣコンバータであって、さらに、ノードＢ、ノードＣ、および、ノードＥに結合された整流マトリクスを備える、ＤＣ−ＤＣコンバータ。
（形態４２）
形態３７に記載のＤＣ−ＤＣコンバータであって、さらに、前記スイッチＳ 1SB に信号を供給するよう構成された制御部を備える、ＤＣ−ＤＣコンバータ。
（形態４３）
ＤＣ−ＤＣコンバータであって、
スイッチＳ 1SB 、スイッチＳ 2B 、コンデンサＣ 2 、インダクタＴ 1A 、インダクタＴ 1B 、および、インダクタＴ 1C を備え、
前記インダクタＴ 1A の第１の端子が、エネルギ源の第１の端子に結合され、
前記インダクタＴ 1A の第２の端子、前記インダクタＴ 1B の第１の端子、および、前記スイッチＳ 1SB の第１の端子が結合され、
前記スイッチＳ 1SB の第２の端子、前記インダクタＴ 1C の第１の端子、および、前記スイッチＳ 2B の第１の端子が結合され、
前記インダクタＴ 1C の第２の端子が、第１の出力端子に結合され、
前記コンデンサＣ 2 の第１の端子および前記インダクタＴ 1B の第２の端子が結合され、
前記コンデンサＣ 2 の第２の端子および前記スイッチＳ 2B の第２の端子が、第２の出力端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態４４）
形態４３に記載のＤＣ−ＤＣコンバータであって、さらに、インダクタＴ 1D を備え、前記インダクタＴ 1D の第１の端子が、前記インダクタＴ 1C の前記第１の端子に結合され、前記インダクタＴ 1D の第２の端子が、前記インダクタＴ 1C の前記第２の端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態４５）
形態４３に記載のＤＣ−ＤＣコンバータであって、さらに、コンデンサＣ 1 およびコンデンサＣ 3 を備え、
前記コンデンサＣ 1 の第１の端子が、前記インダクタＴ 1A の前記第１の端子に結合され、前記コンデンサＣ 1 の第２の端子が、前記第２の出力端子に結合され、
前記コンデンサＣ 3 の第１の端子が、前記インダクタＴ 1C の前記第２の端子に結合され、前記コンデンサＣ 3 の第２の端子が、前記第２の出力端子に結合されている、ＤＣ−ＤＣコンバータ。
（形態４６）
形態４３に記載のＤＣ−ＤＣコンバータであって、前記第１の出力端子は、負荷に結合される、ＤＣ−ＤＣコンバータ。
（形態４７）
形態４３に記載のＤＣ−ＤＣコンバータであって、さらに、前記インダクタＴ 1A の前記第２の端子、前記インダクタＴ 1C の前記第１の端子、および、前記第２の出力端子に結合された整流マトリクスを備える、ＤＣ−ＤＣコンバータ。
（形態４８）
形態４３に記載のＤＣ−ＤＣコンバータであって、さらに、前記スイッチＳ 1SB に信号を供給するよう構成された制御部を備える、ＤＣ−ＤＣコンバータ。

Claims (23)

  1. シングルエンド一次インダクタンスコンバータ（ＳＥＰＩＣ）給電バックコンバータ（２００，２５０，５００，５５０，６００，７００）であって、
    第１の信号に従って開閉するよう構成された第１のスイッチ（Ｓ 1SB ）と、
    前記第１のスイッチおよび直流電源（Ｅ IN ）に結合され、第１の組の１または複数の受動素子（Ｔ 1A ，Ｔ 1B ，Ｃ 1 ，Ｃ 2 ）を備えたＳＥＰＩＣ部と、
    前記第１のスイッチ（Ｓ 1SB ）と結合され、第２の組の１または複数の受動素子（Ｔ 1C ）を備えたバックコンバータ部と、
    を備え、
    前記第１のスイッチ（Ｓ 1SB ）が閉じられている間、前記ＳＥＰＩＣ部は、前記第１の組の受動素子（Ｔ 1A ，Ｔ 1B ）の少なくとも一部に直流電源（Ｅ IN ）からのエネルギを蓄えると共に前記バックコンバータ部にエネルギを供給するよう構成されており、前記バックコンバータ部は、負荷（Ｒ）にエネルギを供給すると共に前記第２の組の受動素子（Ｔ 1C ）の少なくとも一部にエネルギを蓄えるよう構成されており、
    前記第１のスイッチ（Ｓ 1SB ）が開かれている間、前記ＳＥＰＩＣ部は、蓄えたエネルギの少なくとも一部を前記負荷（Ｒ）に供給するよう構成されており、前記バックコンバータ部は、蓄えたエネルギの少なくとも一部を前記負荷（Ｒ）に供給するよう構成されている、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  2. 請求項１に記載のコンバータ（２００）であって、前記バックコンバータ部は、前記ＳＥＰＩＣ部にガルバニック的に結合される、コンバータ（２００）。
  3. 請求項１に記載のコンバータ（５００）であって、前記バックコンバータ部は、前記ＳＥＰＩＣ部に電磁的に結合される、コンバータ（５００）。
  4. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、さらに、前記第１の信号に対応する制御信号を供給するよう構成された制御部（２０６）を備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  5. 請求項１に記載のコンバータ（５００，６００）であって、前記ＳＥＰＩＣ部は、さらに、第２の信号に従って開閉するよう構成されたＳＥＰＩＣ部関連スイッチ（Ｓ 2S ）を備える、コンバータ（５００，６００）。
  6. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、前記バックコンバータ部は、さらに、第２の信号に従って開閉するよう構成されたバックコンバータ部関連スイッチ（Ｓ 2B ）を備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  7. 請求項６に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、さらに、前記第２の信号に対応する制御信号を供給するよう構成された制御部（２０６）を備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  8. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、前記コンバータの伝達関数は、Ｄ／（２−Ｄ）に一致し、Ｄは、前記第１の信号のデューティサイクルに一致する、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  9. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、前記第１のスイッチ（Ｓ 1SB ）は、金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  10. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、前記第１のスイッチ（Ｓ 1SB ）は、ゲート、ソース、および、ドレインを有するトランジスタを備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  11. 請求項１０に記載のコンバータ（２５０，５５０）であって、さらに、前記第１のスイッチ（Ｓ 1SB ）に結合されたドライバ（ＤＲ１）を備え、
    前記第１のスイッチ（Ｓ 1SB ）の前記ゲートおよび前記ソースは、ゲート・ソース間静電容量を形成し、
    前記トランジスタのターンオフ時間の間に、前記ゲート・ソース間静電容量から電荷が、前記ドライバ（ＤＲ１）によって取り出される、コンバータ（２５０，５５０）。
  12. 請求項１１に記載のコンバータ（２５０，５５０）であって、
    前記第１の組の受動素子（Ｔ 1A ，Ｔ 1B ，Ｃ 1 ，Ｃ 2 ）は、複数の結合インダクタ（Ｔ 1A ，Ｔ 1B ）を含み、
    前記トランジスタのターンオフ時間の間に、ゲート電荷取り出し（ＧＣＥ）電流（２６８，５６８）が、前記トランジスタおよび前記ドライバ（ＤＲ１）間に流れ、ＧＣＥ誘導電流（２７０，５７０）が、前記インダクタ（Ｔ 1A ，Ｔ 1B ，Ｓ 2S ，Ｃ 1 ，Ｃ 2 ）に誘導され、
    前記ＧＣＥ電流（２６８，５６８）および前記ＧＣＥ誘導電流（２７０，５７０）は、反対方向に流れる電流であり、併せてターンオフ電流を形成する、コンバータ（２５０，５５０）。
  13. 請求項１０に記載のコンバータ（２５０，５５０）であって、さらに、前記第１のスイッチ（Ｓ 1SB ）の前記ゲートおよび前記ソースに結合されたドライバ（ＤＲ１）を備える、コンバータ（２５０，５５０）。
  14. 請求項１０に記載のコンバータ（２５０，５５０）であって、さらに、ドライバ出力端子およびドライバリターン端子（２６２）を有するドライバ（ＤＲ１）を備え、前記ドライバ出力端子は、前記第１のスイッチ（Ｓ 1SB ）の前記ゲートに結合され、前記ドライバリターン端子（２６２）は、前記第１のスイッチの前記ソースに結合されている、コンバータ（２５０，５５０）。
  15. 請求項１に記載のコンバータ（２５０）であって、前記第１のスイッチ（Ｓ 1SB ）のターンオンに関連するターンオン損失の一次近似ＰLossSFBonは、［０．２５（Ｅin＋Ｅout）・Ｉout／（２−Ｄ）］・Ｔturn-on・ｆであり、Ｅinは、前記コンバータの入力電圧に一致し、Ｅoutは、前記コンバータの出力電圧に一致し、Ｉoutは、前記コンバータの出力電流に一致し、Ｄは、前記第１の信号のデューティサイクルに一致し、Ｔturn-onは、前記第１のスイッチのターンオン時間に一致し、ｆは、前記第１の信号の周波数に一致する、コンバータ（２５０）。
  16. 請求項１に記載のコンバータ（２５０）であって、前記第１のスイッチ（Ｓ 1SB ）のターンオフに関連するターンオフ損失の一次近似ＰLossSFBoffは、０．５ａ・［Ｉout／（２−Ｄ）］・Ｔturn-off・ｆであり、ａは、デバイスの相互コンダクタンス特性に一致し、Ｉoutは、前記コンバータの出力電流に一致し、Ｄは、前記第１の信号のデューティサイクルに一致し、Ｔturn-offは、前記第１のスイッチのターンオン時間に一致し、ｆは、前記第１の信号の周波数に一致する、コンバータ（２５０）。
  17. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、
    前記第１の組の受動素子は、第１のインダクタ（Ｔ 1A ）および第２のインダクタ（Ｔ 1B ）を含み、
    前記第１のスイッチ（Ｓ 1SB ）が閉じられている間、前記ＳＥＰＩＣ部は、前記第１および第２のインダクタ（Ｔ 1A ，Ｔ 1B ）にエネルギを蓄えると共に前記バックコンバータ部にエネルギを供給するよう構成され、
    前記第１のスイッチ（Ｓ 1SB ）が開かれている間、前記ＳＥＰＩＣ部は、前記第１および第２のインダクタ（Ｔ 1A ，Ｔ 1B ）に蓄えられた前記エネルギの少なくとも一部を前記負荷（Ｒ）に供給するよう構成されている、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  18. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、
    前記第２の組の受動素子は、インダクタ（Ｔ 1C ）を含み、
    前記第１のスイッチ（Ｓ 1SB ）が閉じられている間、前記バックコンバータ部は、前記ＳＥＰＩＣ部から供給された少なくとも一部のエネルギを前記負荷（Ｒ）に供給すると共に前記インダクタ（Ｔ 1C ）にエネルギを蓄えるよう構成され、
    前記第１スイッチ（Ｓ 1SB ）が開かれている間、前記バックコンバータ部は、前記インダクタ（Ｔ 1C ）に蓄えられた前記エネルギの少なくとも一部を前記負荷（Ｒ）に供給するよう構成されている、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  19. 請求項１に記載のコンバータ（２００，２５０，５００，５５０，６００，７００）であって、さらに、整流マトリクス（２８０）を備える、コンバータ（２００，２５０，５００，５５０，６００，７００）。
  20. 請求項１に記載のコンバータ（６００）であって、
    前記ＳＥＰＩＣ部は第１のＳＥＰＩＣ部であり、前記バックコンバータ部は第１のバックコンバータ部であり、
    前記コンバータは、さらに、
    第２のスイッチ信号に従って開閉するよう構成された第２のスイッチ（Ｓ 2SB ）と、
    前記第２のスイッチ（Ｓ 2SB ）および前記直流電源（Ｅ IN ）に結合され、第３の組の受動素子（Ｔ 1E ，Ｔ 1F ）を備えた第２のＳＥＰＩＣ部と、
    前記第１のバックコンバータ部に結合され、第４の組の１または複数の受動素子（Ｔ 1D ，Ｔ 1H ）と、さらなるバックコンバータ部関連スイッチ（Ｓ 2S ）とを備えた第２のバックコンバータ部と、
    を備え、
    前記第１の信号および前記第２の信号は、位相オフセットを有する、コンバータ（６００）。
  21. 請求項１に記載のコンバータ（２００，５００，７００）であって、前記コンバータは、２（１−Ｄ＋Ｄ2）／（２−Ｄ）2、１．５｛［１−（Ｄ／．７５）］＋（Ｄ2／．７５）｝／（２−Ｄ）2、または、（２−０．５Ｄ）／（２−Ｄ）2の一次近似導電損失比を有し、Ｄは、前記第１の信号のデューティサイクルに一致する、コンバータ（２００，５００，７００）。
  22. 請求項１に記載のコンバータ（２００，５００，６００，７００）であって、前記コンバータは、近似的に［（１＋Ｍ）／２］2であるインダクタリセット比ＫSFBresetを有し、Ｍ＝Ｄ／（２−Ｄ）であり、Ｄは、前記第１の信号のデューティサイクルに一致する、コンバータ（２００，５００，６００，７００）。
  23. 請求項１に記載のコンバータ（２００，５００，６００，７００）であって、前記コンバータは、近似的に（１＋Ｍ）／２であるインダクタセット比ＫSFBsetを有し、Ｍ＝Ｄ／（２−Ｄ）であり、Ｄは、前記第１の信号のデューティサイクルに一致する、コンバータ（２００，５００，６００，７００）。
JP2010536907A 2007-12-04 2008-11-14 Ｓｅｐｉｃ給電バックコンバータ Expired - Fee Related JP5542061B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99219407P 2007-12-04 2007-12-04
US60/992,194 2007-12-04
US1318707P 2007-12-12 2007-12-12
US61/013,187 2007-12-12
PCT/US2008/012822 WO2009073078A1 (en) 2007-12-04 2008-11-14 Sepic fed buck converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014095174A Division JP5764695B2 (ja) 2007-12-04 2014-05-02 Ｓｅｐｉｃ給電バックコンバータ

Publications (3)

Publication Number Publication Date
JP2011505790A JP2011505790A (ja) 2011-02-24
JP2011505790A5 JP2011505790A5 (ja) 2013-11-28
JP5542061B2 true JP5542061B2 (ja) 2014-07-09

Family

ID=40718026

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010536907A Expired - Fee Related JP5542061B2 (ja) 2007-12-04 2008-11-14 Ｓｅｐｉｃ給電バックコンバータ
JP2014095174A Expired - Fee Related JP5764695B2 (ja) 2007-12-04 2014-05-02 Ｓｅｐｉｃ給電バックコンバータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014095174A Expired - Fee Related JP5764695B2 (ja) 2007-12-04 2014-05-02 Ｓｅｐｉｃ給電バックコンバータ

Country Status (5)

Country Link
US (2) US7812577B2 (ja)
EP (1) EP2227724A1 (ja)
JP (2) JP5542061B2 (ja)
CN (1) CN101952786B (ja)
WO (1) WO2009073078A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952786B (zh) * 2007-12-04 2014-03-12 加州动力研究公司 Sepic馈入降压转换器
US9111678B2 (en) * 2013-04-09 2015-08-18 Fred O. Barthold Planar core-type uniform external field equalizer and fabrication
US9251945B2 (en) 2013-04-09 2016-02-02 Fred O. Barthold Planar core with high magnetic volume utilization
CN104426396B (zh) * 2013-08-30 2018-04-27 欧司朗股份有限公司 负载驱动电路和包括该负载驱动电路的照明设备
US9438099B2 (en) 2014-01-09 2016-09-06 Fred O. Barthold Harmonic displacement reduction
TWI578678B (zh) * 2015-06-02 2017-04-11 光寶電子（廣州）有限公司 降壓轉換器及降壓轉換裝置
CN106602850B (zh) * 2015-10-16 2019-11-15 得能创科有限公司 一种自耦合的电源纹波抑制电路和方法
EP3772808A1 (en) 2019-08-05 2021-02-10 Hamilton Sundstrand Corporation Power converter
EP3849070A1 (en) 2020-01-07 2021-07-14 Hamilton Sundstrand Corporation Power converter

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR96147E (fr) 1967-09-14 1972-05-19 Ibm Convertisseur améliore de courant continu en courant continu avec alimentation constante vers la charge.
JP3277551B2 (ja) * 1992-04-27 2002-04-22 ヤマハ株式会社 電源回路
US5436818A (en) 1994-02-14 1995-07-25 Barthold; Fred O. Full wave buck-boost power converter with buck power converter properties
US6069801A (en) * 1998-07-16 2000-05-30 Vlt Corporation Power factor correction in switching power conversion
JP2000050402A (ja) * 1998-08-03 2000-02-18 Denso Corp ハイブリッド電気自動車用電源装置
US6094038A (en) 1999-06-28 2000-07-25 Semtech Corporation Buck converter with inductive turn ratio optimization
US6545450B1 (en) 1999-07-02 2003-04-08 Advanced Energy Industries, Inc. Multiple power converter system using combining transformers
US6259235B1 (en) * 1999-08-26 2001-07-10 Tyco Electronics Logistics Ag Active clamp for power converter and method of operation thereof
US6304065B1 (en) 2001-03-02 2001-10-16 Technical Witts, Inc. Power electronic circuits with all terminal currents non-pulsating
US6362986B1 (en) 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US6515883B2 (en) * 2001-03-28 2003-02-04 Powerware Corporation Single-stage power converter and an uninterruptible power supply using same
CN1120562C (zh) * 2001-11-13 2003-09-03 浙江大学 最小电压型有源钳位直流－直流变换器
US6897683B2 (en) 2002-11-14 2005-05-24 Fyre Storm, Inc. Driver including first and second buffers for driving an external coil or first and second transistors
US7049786B1 (en) * 2002-11-25 2006-05-23 The Texas A&M University System Unipolar drive topology for permanent magnet brushless DC motors and switched reluctance motors
JP4348969B2 (ja) * 2003-03-04 2009-10-21 富士電機デバイステクノロジー株式会社 プリント基板設計法およびプリント基板
US7098648B2 (en) 2004-03-16 2006-08-29 Qualitau, Inc. Automatic range finder for electric current testing
US7218081B2 (en) 2004-04-29 2007-05-15 Delta Electronics, Inc. Power system having multiple power converters with reduced switching loss
RU2354034C2 (ru) * 2004-07-12 2009-04-27 Сименс Аг Эстеррайх Способ работы преобразователя постоянного напряжения в переменное и устройство для выполнения способа
JP4434048B2 (ja) * 2005-03-16 2010-03-17 サンケン電気株式会社 Ｄｃ／ｄｃコンバータ
JP4434049B2 (ja) * 2005-03-16 2010-03-17 サンケン電気株式会社 Ｄｃ／ｄｃコンバータ
WO2006102930A1 (en) * 2005-04-01 2006-10-05 Freescale Semiconductor, Inc. Electronic switch circuit, converter and method of operation
US7492221B2 (en) 2005-11-07 2009-02-17 Lawson Labs, Inc. Power conversion regulator with exponentiating feedback loop
US7480156B1 (en) * 2006-01-07 2009-01-20 Wittenbreder Jr Ernest Henry Tapped inductor power conversion networks
JP4833763B2 (ja) * 2006-08-08 2011-12-07 本田技研工業株式会社 Ｄｃ／ｄｃコンバータの位相制御装置および位相制御用プログラム
TW200816608A (en) * 2006-09-26 2008-04-01 Beyond Innovation Tech Co Ltd DC/DC converter
CN101952786B (zh) * 2007-12-04 2014-03-12 加州动力研究公司 Sepic馈入降压转换器

Also Published As

Publication number Publication date
JP2014180206A (ja) 2014-09-25
EP2227724A1 (en) 2010-09-15
WO2009073078A1 (en) 2009-06-11
US7812577B2 (en) 2010-10-12
JP5764695B2 (ja) 2015-08-19
CN101952786A (zh) 2011-01-19
US7777458B2 (en) 2010-08-17
US20090174375A1 (en) 2009-07-09
US20090174376A1 (en) 2009-07-09
JP2011505790A (ja) 2011-02-24
CN101952786B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
JP5764695B2 (ja) Ｓｅｐｉｃ給電バックコンバータ
US10892686B2 (en) Hysteretic control for transformer based power converters
US11005371B2 (en) Hybrid DC-DC power converter with small voltage conversion ratio
US8294438B2 (en) Circuit and method for phase shedding with reverse coupled inductor
US9178422B2 (en) Resonance-based single inductor output-driven DC-DC converter and method
US9318967B2 (en) DC to DC converter and DC to DC conversion system
US8283901B2 (en) Power converter with power switch operable in controlled current mode
US6259235B1 (en) Active clamp for power converter and method of operation thereof
US7893669B2 (en) Efficient voltage converter methods and structures
US20090140706A1 (en) System method and apparatus for a multi-phase dc-to-dc converter
US9559601B2 (en) Forward-flyback topology switched mode power supply
US10374512B2 (en) Switch-timing in a switched-capacitor power converter
TWI231087B (en) Isolated voltage regulator with one core structure
CN109004832B (zh) 五级单相降压型dc/dc转换器及五级两相降压转换器
JP2011505790A5 (ja)
WO2011001500A1 (ja) Ｄｃ－ｄｃコンバータ、モジュール、電源装置及び電子機器
CN111245236B (zh) 一种降压式直流-直流转换器拓扑结构
Zhang et al. A high efficiency 1.8 kW battery equalizer
US20230013485A1 (en) Switching converter and controller circuit thereof
CN108352785B (zh) 用于电力转换器中的谐振能量最小化的方法及设备
Nagaraja et al. Design and analysis of four-phase synchronous buck converter for VRM applications
Barry et al. Comparison of two 12 V voltage regulator module topologies
CN115425849A (zh) 一种电源分配网络、芯片、主板以及电子设备
JP2024006793A (ja) 直列キャパシタ降圧コンバータおよびそのコントローラ回路および制御方法
CN117856610A (zh) 三路功率转换器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130823

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140502

R150 Certificate of patent or registration of utility model

Ref document number: 5542061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees