JP5537801B2 - Positioning apparatus, positioning method, and bonding apparatus - Google Patents

Positioning apparatus, positioning method, and bonding apparatus Download PDF

Info

Publication number
JP5537801B2
JP5537801B2 JP2008321050A JP2008321050A JP5537801B2 JP 5537801 B2 JP5537801 B2 JP 5537801B2 JP 2008321050 A JP2008321050 A JP 2008321050A JP 2008321050 A JP2008321050 A JP 2008321050A JP 5537801 B2 JP5537801 B2 JP 5537801B2
Authority
JP
Japan
Prior art keywords
image
information
pattern matching
position information
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008321050A
Other languages
Japanese (ja)
Other versions
JP2010147156A (en
Inventor
淳 光藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Machinery Inc
Original Assignee
Canon Machinery Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Machinery Inc filed Critical Canon Machinery Inc
Priority to JP2008321050A priority Critical patent/JP5537801B2/en
Publication of JP2010147156A publication Critical patent/JP2010147156A/en
Application granted granted Critical
Publication of JP5537801B2 publication Critical patent/JP5537801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、位置決め装置、位置決め方法、およびボンディング装置に関するものである。   The present invention relates to a positioning device, a positioning method, and a bonding device.

従来、ウェハがダイシングされてなるチップをボンディングする際には、ボンディング装置が用いられる。すなわち、ボンディング装置のウェハテーブルには、ウェハリングがセットされており、ウェハリングに張設されたウェハシートには、複数のチップが貼着されている。そして、チップをピックアップ装置によってピックアップして、リードフレーム等の基板上にマウントするものである。   Conventionally, a bonding apparatus is used when bonding a chip formed by dicing a wafer. That is, a wafer ring is set on the wafer table of the bonding apparatus, and a plurality of chips are attached to a wafer sheet stretched on the wafer ring. Then, the chip is picked up by a pick-up device and mounted on a substrate such as a lead frame.

ところで、ピックアップ時には、チップの位置合わせを行う必要がある。すなわち、この種のピックアップ装置は、一般的には、吸着コレットにてチップを吸着してピックアップする。このため、チップが位置ずれしていれば、正規の位置にチップをマウントすることができないおそれがある。 By the way, when picking up, it is necessary to align the chip. That is, this type of pickup device generally picks up a chip by sucking it with a suction collet. For this reason, if the chip is misaligned, it may not be possible to mount the chip at the proper position.

そこで、従来には、パターンマッチングを用いてチップの位置合わせを行うことが提案されている。パターンマッチングとは、ある画像の中に存在するパターンと同じものが、他の画像中のどの部分に存在するかを対応付けする処理のことであり、その代表的なものとして、テンプレートマッチングがある。すなわち、図5に示すように、あらかじめテンプレート51と呼ばれるパターンが画素単位で表現したものを用意し、これを移動しながら画像52と重ね合せ、類似性の高いパターンを検索対象画像から検出する手法である。パターンマッチングを用いた位置検出装置は、特許文献1および特許文献2等に記載されているように種々ある。   Therefore, conventionally, it has been proposed to perform chip alignment using pattern matching. Pattern matching is a process of associating the same pattern that exists in a certain image with which part in another image, and a typical example is template matching. . That is, as shown in FIG. 5, a method in which a pattern called a template 51 expressed in units of pixels is prepared in advance, and this is overlapped with the image 52 while moving to detect a highly similar pattern from the search target image. It is. There are various position detection devices using pattern matching as described in Patent Document 1, Patent Document 2, and the like.

ところで、パターンマッチングを用いてチップの位置合わせを行うには次のような工程となる。まず、カメラ等の撮像手段にて、ピックアップ位置に搬送されて来たチップの画像を撮像し、この撮像画像が、画像処理演算を行うパソコン(パーソナルコンピュータ)等のメモリに書き込まれる。そして、メモリにある画像に対し、SAD(輝度の絶対差の総和)、SSD(輝度の絶対差の2乗和)、NCC(正規化相互相関関数)等の類似度比較を行うソフトウェア演算によるパターンマッチングアルゴリズムを利用して検索対象物の位置情報を得る。   By the way, in order to align the chip using pattern matching, the following steps are performed. First, an image of a chip conveyed to a pickup position is picked up by an image pickup means such as a camera, and this picked-up image is written in a memory such as a personal computer (personal computer) that performs image processing calculation. Then, a pattern by a software operation for comparing similarities such as SAD (sum of absolute difference of luminance), SSD (sum of square of absolute difference of luminance), NCC (normalized cross-correlation function), etc. with respect to the image in the memory Using the matching algorithm, the position information of the search object is obtained.

そして、その位置情報をもとにチップ(半導体チップ)の位置は正規位置よりもずれている場合には、その位置を補正(修正)し、この補正されたチップをピックアップ装置にてピックアップし、リードフレーム等のマウント部にマウントすることになる。その後は、次にピックアップすべきチップがピックアップ位置に搬送され、前記工程が順次行われることになる。   If the position of the chip (semiconductor chip) is shifted from the normal position based on the position information, the position is corrected (corrected), and the corrected chip is picked up by the pickup device. It will be mounted on a mounting part such as a lead frame. Thereafter, the next chip to be picked up is transferred to the pick-up position, and the above steps are sequentially performed.

なお、SADは次の数1で求めることができ、SSDは次の数2で求めることができ、NCCは次の数3で求めることができる。

Figure 0005537801
The SAD can be obtained by the following equation 1, the SSD can be obtained by the following equation 2, and the NCC can be obtained by the following equation 3.
Figure 0005537801

Figure 0005537801
Figure 0005537801

Figure 0005537801
Figure 0005537801
特開2008−283006号公報JP 2008-283006 A 特開2006−41089号公報JP 2006-41089 A

しかしながら、前記のような場合、パソコンに情報を書き込む場合、露光時間と画像転送時間とを要することになる。また、パターンマッチングアルゴリズムを利用して検索対象物の位置情報を得るための演算時間も必要となる。すなわち、露光と画像転送が終了し、メモリに画像情報が蓄積されて初めて、画像処置が開始される。このため、画像が大きければ、転送に時間を要し、画像処理を開始するタイミングが遅くなる。また、画像が大きければ、画像処理時間も大となる。   However, in such a case, when information is written to a personal computer, exposure time and image transfer time are required. In addition, a calculation time for obtaining the position information of the search object using the pattern matching algorithm is also required. That is, image processing is started only after exposure and image transfer are completed and image information is stored in the memory. For this reason, if the image is large, it takes time to transfer and the timing for starting the image processing is delayed. In addition, the larger the image, the longer the image processing time.

そこで、パターンマッチングアルゴリズムをハードウェア演算にて行って、処理時間を短縮するようにすることが提案できる。しかしながら、このハードウェア演算では、画像視野内で一定以上回転した対象物の位置検出は難しい。出来たとしても、高価な構成とならざるを得ない。 Therefore, it can be proposed to reduce the processing time by performing a pattern matching algorithm by hardware calculation. However, with this hardware calculation, it is difficult to detect the position of an object that has rotated more than a certain amount within the image field of view. Even if it can be done, it must be an expensive configuration.

本発明は、上記課題に鑑みて、一の目的は、作業時間の短縮を図ることができる位置決め装置および位置決め方法の提供にあり、他の目的は、短時間にかつ正確にチップのボンディング作業を行うことができるボンディング装置の提供にある。   In view of the above problems, an object of the present invention is to provide a positioning device and a positioning method capable of reducing working time, and another object is to perform chip bonding work in a short time and accurately. An object of the present invention is to provide a bonding apparatus that can be used.

本発明の位置決め装置は、マトリックス状に配設された検索対象物の位置を特定する位置決め装置であって、検索対象物の画像を撮像する撮像手段と、この撮像手段にて取得した画像情報を取り込む画像取り込み手段と、この画像取り込み手段から転送される画像情報に対してFPGAを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を取得する情報取得手段と、前記情報取得手段にて得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得る副情報取得手段とを備えたものである。また、他の位置決め装置として、情報取得手段とのパターンマッチングアルゴリズムに、ダイナミックリコンフィギュラブルプロセッサを用いるものであってもよい。 The positioning device of the present invention is a positioning device that specifies the positions of search objects arranged in a matrix, and includes an imaging unit that captures an image of the search object, and image information acquired by the imaging unit. Image capturing means for capturing, and information acquisition means for acquiring two-dimensional information on the XY plane as position information of the search object on the image by a pattern matching algorithm using FPGA for the image information transferred from the image capturing means And the θ direction as more detailed position information by using a pattern matching algorithm using SAD, SSD, or NCC similarity comparison in the area of the position information of the search object obtained by the information acquisition means And sub-information acquisition means for obtaining information. As another positioning device, a dynamic reconfigurable processor may be used for a pattern matching algorithm with the information acquisition unit.

このFPGAを、前記画像取り込み手段を構成する画像取り込みボードに構築したり、ダイナミックリコンフィギュラブルプロセッサを、前記画像取り込み手段を構成する画像取り込みボードに構築したりできる。ここで、FPGA(Field Programmable Gate Alley)とは、利用者が独自の論理回路を書き込むことの出来るゲートアレイの一種である。プログラマブルロジックデバイスの中で特に再書き換え可能であるものをこう呼ぶ。内部構造の一例としては、任意の論理を構成可能な4入力程度の組合わせ回路と順序回路からなる論理ブロックが、格子状に数十×数十程度配置され、その間の配線を簡易なクロスバースイッチで接続した構造をもつものが挙げられる。また、ダイナミックリコンフィギュラブルプロセッサとは、リコンフィギユラブルプロセッサの中で、プログラムの実行中にコンフィグレーションレジスタの内容を変更できるものである。高い演算性能とフレキシビリティを同時に実現するLSI(Large Scale Integrated Circuit)として、リコンフィギユラブルプロセッサ(Re−configurable Processor)がある。リコンフィギユラブルプロセッサは、アレイ状に配置されたALU(Arithmetic Logic Unit)などの演算回路と、演算回路間を接続するスイッチから構成される。演算回路の機能と、演算回路間の配線は、コンフィグレーションレジスタと呼ばれるレジスタの内容により再構成することが可能であり、目的に応じて構成内容を変えることにより、プログラムを実行する。ダイナミックリコンフィギュラブルプロセッサは、演算器、シフト、レジスタ、分散メモリ等からなる処理ユニットを多数搭載し、これら処理ユニットの構成および接続を短時間で切り替えることにより、柔軟性と高速性に優れた面積効率で実現することができる。 This FPGA can be constructed on an image capture board constituting the image capture means, or a dynamic reconfigurable processor can be constructed on an image capture board constituting the image capture means. Here, FPGA (Field Programmable Gate Array) is a kind of gate array in which a user can write a unique logic circuit. A programmable logic device that is particularly rewritable is called as follows. As an example of the internal structure, a logic block consisting of a combination circuit of about 4 inputs and a sequential circuit that can configure any logic is arranged in a grid form of several tens of tens of tens, and wiring between them is a simple crossbar. One having a structure connected by a switch is mentioned. A dynamic reconfigurable processor is a reconfigurable processor that can change the contents of a configuration register during execution of a program. As an LSI (Large Scale Integrated Circuit) that simultaneously realizes high computing performance and flexibility, there is a reconfigurable processor (Re-configurable Processor). The reconfigurable processor includes an arithmetic circuit such as an ALU (Arimatic Logic Unit) arranged in an array and a switch that connects the arithmetic circuits. The function of the arithmetic circuit and the wiring between the arithmetic circuits can be reconfigured according to the contents of a register called a configuration register, and the program is executed by changing the configuration contents according to the purpose. A dynamic reconfigurable processor is equipped with a large number of processing units consisting of computing units, shifts, registers, distributed memories, etc., and by switching the configuration and connection of these processing units in a short time, the area has excellent flexibility and high speed. It can be realized with efficiency.

ところで、本明細書において、FPGAを用いるパターンマッチングアルゴリズム、又はダイナミックリコンフィギュラブルプロセッサを用いるパターンマッチングアルゴリズムをハードウェア演算によるパターンマッチングアルゴリズムを呼び、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを、ソフトウェア演算によるパターンマッチングアルゴリズムを呼びものとする。本発明の位置決め装置によれば、ハードウェア演算によるパターンマッチングアルゴリズムを用いることができるので、画像転送中に画像処理を開始することができる。しかも、作業開始時において、検索対象物のθ方向姿勢が未知等であれば、この開始時に、ハードウェア演算によりパターンマッチングアルゴリズムにて得た位置情報に対して、副情報取得手段によって、ソフトウェア演算によるパターンマッチングアルゴリズムにてさらに詳細な位置情報、すなわちθ方向姿勢およびサブピクセル位置情報を得ることができる。このように、トータル的には、XY方向及びθ方向の詳細な位置情報を得ることができる。 By the way, in this specification, a pattern matching algorithm using FPGA or a pattern matching algorithm using a dynamic reconfigurable processor is called a pattern matching algorithm by hardware operation, and pattern matching using similarity comparison of SAD, SSD, or NCC The algorithm is called a pattern matching algorithm by software operation. According to the positioning apparatus of the present invention, since a pattern matching algorithm based on hardware calculation can be used, image processing can be started during image transfer. In addition, if the orientation of the search object in the θ direction is unknown at the start of work, the sub information acquisition means performs software calculation on the position information obtained by the pattern matching algorithm by hardware calculation at the start. More detailed position information, that is, the θ-direction orientation and sub-pixel position information can be obtained by the pattern matching algorithm. Thus, in total, detailed position information in the XY direction and the θ direction can be obtained.

本発明のボンディング装置は、前記記載の位置決め装置を備えたものである。このようなボンディング装置では、短時間でチップの位置の画像処理を行うことができる。   The bonding apparatus of the present invention includes the positioning apparatus described above. In such a bonding apparatus, it is possible to perform image processing of the chip position in a short time.

本発明の位置決め方法は、マトリックス状に配設された検索対象物の位置を特定する位置決め方法であって、前記検索対象物の画像を撮像して、この画像情報を画像取り込み手段にて取り込み、この画像情報に対して、FPGAを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を得、さらに、このXY平面の2次元情報を得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得るものである。また、他の位置決め方法として、画像上の検索対象物の位置情報としてXY平面の2次元情報を得る方法として、ダイナミックリコンフィギュラブルプロセッサを用いるものであってもよい。 The positioning method of the present invention is a positioning method for specifying the position of a search object arranged in a matrix, and captures an image of the search object and captures this image information by an image capturing means. With respect to this image information, a pattern matching algorithm using FPGA obtains two-dimensional information on the XY plane as position information of the search object on the image, and further obtains two-dimensional information on the XY plane. In the position information area, the θ direction information as more detailed position information is obtained by using a pattern matching algorithm using similarity comparison of SAD, SSD, or NCC . As another positioning method, a dynamic reconfigurable processor may be used as a method of obtaining two-dimensional information on the XY plane as position information of a search object on an image.

本発明では、画像転送中に画像処理を開始することができる。このため、位置決め作業の短時間化を図ることができ、位置決め作業の効率化を図ることができる。また、副情報取得手段によって、ソフトウェア演算によるパターンマッチングアルゴリズムにてさらに詳細な位置情報、すなわちθ方向姿勢等を得ることができ、全体としての位置決め作業の短時間化及び高精度化を図ることができる。しかも、副情報取得手段のソフトウェア演算は、ハードウェア演算により得た位置情報周辺部に限定することが可能であるので、このソフトウェア演算処理に多くの時間を要さず、このような詳細な情報を得たとしても全体の作業時間が大きくならない。そして、ハードウェア演算上の制約により検出失敗した検索対象物の姿勢を、ソフトウェア演算によるパターンマッチングアルゴリズムを副情報取得手段として検出することが可能となる。   In the present invention, image processing can be started during image transfer. For this reason, the time required for the positioning operation can be shortened, and the efficiency of the positioning operation can be improved. Further, the sub-information acquisition means can obtain more detailed position information, that is, the θ-direction posture, etc., by a pattern matching algorithm based on software calculation, so that the overall positioning operation can be shortened and the accuracy can be improved. it can. Moreover, since the software calculation of the sub information acquisition means can be limited to the peripheral portion of the position information obtained by the hardware calculation, this software calculation processing does not require much time, and such detailed information Even if you get the total work time does not increase. And it becomes possible to detect the attitude | position of the search target which failed in the detection by the restrictions on hardware calculation using the pattern matching algorithm by software calculation as a sub-information acquisition means.

情報取得手段をFPGAにて構成したり、ダイナミックリコンフィギュラブルプロセッサにて構成したりでき、安定したハードウェア演算を行うことができる。しかも、FPGA等は、画像取り込みボードに組み込むことができ、装置全体のコンパクト化を図ることができる。   The information acquisition means can be constituted by an FPGA or a dynamic reconfigurable processor, and stable hardware calculation can be performed. In addition, an FPGA or the like can be incorporated into an image capturing board, and the entire apparatus can be made compact.

本発明のボンディング装置は、短時間でチップの位置の画像処理を行うことができ、チップの位置決めを短時間で行うことができ、ボンディングの作業の効率化を図ることができる。   The bonding apparatus of the present invention can perform image processing of a chip position in a short time, can perform chip positioning in a short time, and can improve the efficiency of bonding work.

以下、本発明の実施の形態を図1〜図4とに基づいて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

図1に位置決め装置を示し、図2にこの位置決め装置を用いたボンディング装置を示す。ボンディング装置は、ウェハ9(図3参照)から切り出されるチップ1をピックアップポジションPにてピップアップして、リードフレームなどの基板2のボンディングポジションQに移送(搭載)するものである。ウェハ9は、図1に示すように、金属製のリング(ウェハリング)10に張設されたウェハシート(粘着シート)11上に粘着されており、ダイシング工程によって、多数のチップ1に分断(分割)される。このため、このチップ1は図3に示すようにマトリックス状に配列され、本発明の検索対象物Wである。   FIG. 1 shows a positioning apparatus, and FIG. 2 shows a bonding apparatus using this positioning apparatus. In the bonding apparatus, a chip 1 cut out from a wafer 9 (see FIG. 3) is pipped up at a pickup position P and transferred (mounted) to a bonding position Q of a substrate 2 such as a lead frame. As shown in FIG. 1, the wafer 9 is adhered onto a wafer sheet (adhesive sheet) 11 stretched on a metal ring (wafer ring) 10 and divided into a large number of chips 1 by a dicing process ( Divided). Therefore, the chips 1 are arranged in a matrix as shown in FIG. 3, and are the search object W of the present invention.

このボンディング装置は、図2に示すように、コレット(吸着コレット)3を備える。このコレット3は、図示省略の移動機構にて、ピックアップポジションP上での矢印A方向の上昇および矢印B方向の下降と、ボンディングポジションQ上での矢印C方向の上昇および矢印D方向の下降と、ピックアップポジションPとボンディングポジションQとの間の矢印E、F方向の往復動とが可能とされる。移動機構は、例えばマイクロコンピュータ等にて構成される制御手段にて前記矢印A、B、C、D、E、Fの移動が制御される。なお、移動機構としては、シリンダ機構、ボールねじ機構、モーターリニア機構等の種々の機構にて構成することができる。   As shown in FIG. 2, this bonding apparatus includes a collet (adsorption collet) 3. The collet 3 is moved by an unillustrated moving mechanism in the direction of arrow A and lowered in the direction of arrow B on the pickup position P, and in the direction of arrow C and lowered in the direction of arrow D on the bonding position Q. The reciprocation between the pickup position P and the bonding position Q in the directions of arrows E and F is possible. In the moving mechanism, the movement of the arrows A, B, C, D, E, and F is controlled by a control unit configured by, for example, a microcomputer. In addition, as a moving mechanism, it can comprise with various mechanisms, such as a cylinder mechanism, a ball screw mechanism, and a motor linear mechanism.

吸着コレット3はその下面に開口する吸着孔8を有するヘッド(吸着のノズル)4を備え、吸着孔8を介してチップ1が真空吸引され、このヘッド4の下端面(先端面)にチップ1が吸着する。この真空吸引(真空引き)が解除されれば、ヘッド4からチップ1が外れる。   The suction collet 3 is provided with a head (suction nozzle) 4 having an suction hole 8 opened on the lower surface thereof, and the chip 1 is vacuum-sucked through the suction hole 8, and the chip 1 is placed on the lower end surface (tip surface) of the head 4. Adsorbs. When this vacuum suction (evacuation) is released, the chip 1 is detached from the head 4.

また、多数のチップ1に分断(分割)されたウェハ9は、例えばXYθテーブル5(図3参照)上に配置され、このXYθテーブル5には突き上げピンを備えた突き上げ手段が配置される。すなわち、突き上げ手段によって、ピックアップしようとするチップ1を下方から突き上げ、粘着シートから剥離しやすくする。この状態で、下降してきた吸着コレット3にこのチップ1が吸着する。   Further, the wafer 9 divided (divided) into a large number of chips 1 is arranged on, for example, an XYθ table 5 (see FIG. 3), and the XYθ table 5 is provided with push-up means having push-up pins. That is, the push-up means pushes up the chip 1 to be picked up from below and makes it easy to peel from the adhesive sheet. In this state, the chip 1 is adsorbed to the adsorbing collet 3 that has been lowered.

ところで、チップ1をピックアップポジションPにてピックアップする際には、チップ1が正規の姿勢になっている必要がある。このため、このボンディング装置において本発明にかかる位置決め装置が用いられる。   By the way, when the chip 1 is picked up at the pickup position P, the chip 1 needs to be in a normal posture. For this reason, the positioning apparatus according to the present invention is used in this bonding apparatus.

この位置決め装置は、図1に示すように、検索対象物の画像を撮像するCCDカメラ等からなる撮像手段20と、この撮像手段20にて取得した画像情報を取り込む画像取り込み手段21と、この画像取り込み手段21から転送される画像情報に対してハードウェア演算によりパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報を得る情報取得手段22と、ソフトウェア演算によるパターンマッチングアルゴリズムにて前記情報取得手段22にて得た検索対象物の位置情報をさらに詳細な位置情報を得る副情報取得手段23とを備える。   As shown in FIG. 1, the positioning device includes an imaging unit 20 such as a CCD camera that captures an image of a search target, an image capturing unit 21 that captures image information acquired by the imaging unit 20, and the image. Information acquisition means 22 for obtaining position information of a search object on the image by a pattern matching algorithm by hardware calculation for the image information transferred from the capturing means 21, and the information acquisition by a pattern matching algorithm by software calculation Sub-information acquisition means 23 for obtaining more detailed position information from the position information of the search object obtained by means 22 is provided.

画像取り込み手段21は、撮像手段20にて撮像された画像データを取り込むものであり、この画像取り込み手段21に情報取得手段22を構成するためのFPGA25が配設されている。FPGA(Field Programmable Gate Alley)とは、利用者が独自の論理回路を書き込むことの出来るゲートアレイの一種である。プログラマブルロジックデバイスの中で特に再書き換え可能であるものをこう呼ぶ。内部構造の一例としては、任意の論理を構成可能な4入力程度の組合わせ回路と順序回路からなる論理ブロックが、格子状に数十×数十程度配置され、その間の配線を簡易なクロスバースイッチで接続した構造をもつものが挙げられる。   The image capturing unit 21 captures image data captured by the image capturing unit 20, and an FPGA 25 for configuring the information acquisition unit 22 is disposed in the image capturing unit 21. An FPGA (Field Programmable Gate Array) is a kind of gate array in which a user can write a unique logic circuit. A programmable logic device that is particularly rewritable is called as follows. As an example of the internal structure, a logic block consisting of a combination circuit of about 4 inputs and a sequential circuit that can configure any logic is arranged in a grid form of several tens of tens of tens, and wiring between them is a simple crossbar. One having a structure connected by a switch is mentioned.

この場合、パターンマッチングを用いてチップ1(検索対象物)の位置合わせを行うことになる。パターンマッチングとは、ある画像の中に存在するパターンと同じものが、他の画像中のどの部分に存在するかを対応付けする処理のことであり、その代表的なものとして、テンプレートマッチングがある。すなわち、あらかじめテンプレートと呼ばれるパターンが画素単位で表現したものを用意し、これを移動しながら画像と重ね合せ、類似性の高いパターンを検索対象画像から検出する手法である。   In this case, the positioning of the chip 1 (search object) is performed using pattern matching. Pattern matching is a process of associating the same pattern that exists in a certain image with which part in another image, and a typical example is template matching. . In other words, this is a technique in which a pattern called a template is expressed in pixel units in advance, and this is superimposed on the image while moving, and a pattern with high similarity is detected from the search target image.

ところで、画像取り込み手段21からパソコン(パーソナルコンピュータ)26のメモリ27にデータが書き込まれ、このメモリ27のデータに基づいてCPU28が画像処理演算を行う。このため、ここで、露光時間と画像転送時間とを要することになる。   By the way, data is written from the image capturing means 21 to the memory 27 of the personal computer (personal computer) 26, and the CPU 28 performs image processing calculation based on the data in the memory 27. For this reason, here, an exposure time and an image transfer time are required.

すなわち、入力画像、テンプレート(パターン画像)、マッチングするかどうかの閾値等をパソコン26から入力されると、マッチした座標を返す回路を設計し、この回路をFPGA25に実装すればよい。 That is, when an input image, a template (pattern image), a threshold value for matching or the like are input from the personal computer 26, a circuit that returns matched coordinates may be designed, and this circuit may be mounted on the FPGA 25.

回路に実装したアルゴリズムは、ソフトウェアにおける相関係数の計算方法等とほぼ同様である。しかし、画素ごとに計算する必要がある箇所を並列化し、一連の計算をパイプライン化することによって、動作周波数の低いFPGAでもソフトウェアのそれよりも高速に計算することができる。   The algorithm implemented in the circuit is almost the same as the calculation method of the correlation coefficient in software. However, by parallelizing the points that need to be calculated for each pixel and pipelining a series of calculations, an FPGA with a low operating frequency can be calculated faster than that of software.

副情報取得手段23は、必要であれば、前記情報取得手段によって絞り込まれた領域内にて、メモリ29にある画像データに対し、SAD(輝度の絶対差の総和)、SSD(輝度の絶対差の2乗和)、NCC(正規化相互相関関数)等の類似度比較を行うソフトウェア演算によるパターンマッチングアルゴリズムを利用して、画像上の検索対象物の位置情報を高精度に得るものである。すなわち、CPU28等でこの副情報取得手段23を構成することになる。   If necessary, the sub information acquisition unit 23 performs SAD (sum of absolute differences in luminance), SSD (absolute difference in luminance) on image data in the memory 29 within the area narrowed down by the information acquisition unit. The position information of the search object on the image is obtained with high accuracy by using a pattern matching algorithm based on a software operation that performs similarity comparison such as the sum of squares of) and NCC (normalized cross correlation function). That is, the sub information acquisition unit 23 is configured by the CPU 28 or the like.

なお、SAD(輝度の絶対差の総和)は、背景技術の欄の前記数1にて求めることができ、SSD(輝度の絶対差の2乗和)は、背景技術の欄の前記数2にて求めることができ、NCC(正規化相互相関関数)は、背景技術の欄の前記数3にて求めることができる。   The SAD (total sum of absolute differences in luminance) can be obtained by the above-mentioned formula 1 in the background art column, and the SSD (sum of squares of absolute differences in brightness) can be obtained by the formula 2 in the background art column. NCC (normalized cross-correlation function) can be obtained by the above equation 3 in the background art column.

この副情報取得手段23によるソフトウェア演算によるパターンマッチングは、このボンディング装置では、例えば、一つのウェハ9の全チップ1のボンディング工程終了後に、次のウェハ9に対してボンディング作業を開始直後(ウェハチェンジ直後)に行うものである。   In this bonding apparatus, for example, the pattern matching by the software calculation by the sub information acquisition unit 23 is performed immediately after the bonding process for the next wafer 9 is started (wafer change) after the bonding process of all the chips 1 of one wafer 9 is completed. (Just after).

ウェハチェンジ直後においては、ウェハ9のθ方向姿勢が未知である(変動している)場合がある。このため、θ方向に位置決めを行う必要がある。しかしながら、前記ハードウェア演算では、マッチングさせ難い。このため、本実施形態では、ソフトウェア演算によるパターンマッチングを行って、θ方向の位置修正を行うようにしている。   Immediately after the wafer change, the θ direction posture of the wafer 9 may be unknown (fluctuated). For this reason, it is necessary to perform positioning in the θ direction. However, it is difficult to match with the hardware calculation. For this reason, in this embodiment, pattern matching by software calculation is performed to correct the position in the θ direction.

次に、前記したボンディング装置を使用したボンディング方法を説明する。まず、ピックアップ位置のチップ1を撮像手段20にて撮像して、この画像情報を画像取り込み手段21にて取り込み、この画像取り込み手段21からの画像情報に対して、FPGA25によるハードウェア演算によりパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報を得る。なお、この位置情報はXY平面の2次元情報である。   Next, a bonding method using the above bonding apparatus will be described. First, the chip 1 at the pickup position is picked up by the image pickup means 20, the image information is taken in by the image take-in means 21, and pattern matching is performed on the image information from the image take-in means 21 by hardware calculation by the FPGA 25. The position information of the search object on the image is obtained by an algorithm. This position information is two-dimensional information on the XY plane.

また、パソコン26のCPU28では、パソコン26のメモリ27の情報に基づいて、ハードウェア演算によって得られた検出位置情報の領域にて、SAD(輝度の絶対差の総和)、SSD(輝度の絶対差の2乗和)、NCC(正規化相互相関関数)等に代表されるソフトウェア演算によるパターンマッチングアルゴリズムを利用して、画像上の検索対象物の位置情報、つまりθ方向情報を得るものである。   Further, in the CPU 28 of the personal computer 26, SAD (total luminance absolute difference), SSD (luminance absolute difference) in the area of the detected position information obtained by hardware calculation based on the information in the memory 27 of the personal computer 26. The position information of the search object on the image, that is, the θ direction information is obtained by using a pattern matching algorithm by software calculation represented by NCC (normalized cross correlation function), NCC (normalized cross correlation function), and the like.

これによって、ピックアップポジションPのチップ1の位置情報を得ることができ、この位置情報を基に、XYθテーブル5を変位させ、このチップ1の位置合わせを行う。その後は、ピックアップポジションPに配置されたコレット3を、矢印B方向のように下降させて、このコレット3にてチップ1を吸着する。この際、前記したように、突き上げ手段の突き上げピンにて、チップ1が粘着シート11を介して突き上げられ、粘着シート11からこのチップ1が剥離し易い状態とする。その後、チップ1を吸着しているコレット3を矢印Aのように上昇させる。次に、コレット3を矢印E方向に移動させた後、矢印D方向に沿って下降させて、このコレット3に吸着されているチップ1を、リードフレーム等の基板2にマウントする。その後、コレット3が、矢印C方向に上昇した後、矢印F方向に移動して、ピックアップポジションPの上方に位置する初期状態に戻す。なお、ピックアップポジションPでチップ1が吸着されれば、突き上げ手段の突き上げピンを下降させておく。   Thereby, the position information of the chip 1 at the pickup position P can be obtained, and based on this position information, the XYθ table 5 is displaced and the position of the chip 1 is aligned. Thereafter, the collet 3 disposed at the pickup position P is lowered as indicated by the arrow B, and the chip 1 is adsorbed by the collet 3. At this time, as described above, the chip 1 is pushed up through the adhesive sheet 11 by the push-up pin of the push-up means, and the chip 1 is easily peeled off from the adhesive sheet 11. Thereafter, the collet 3 adsorbing the chip 1 is raised as indicated by an arrow A. Next, after moving the collet 3 in the direction of arrow E, the collet 3 is lowered along the direction of arrow D, and the chip 1 adsorbed on the collet 3 is mounted on a substrate 2 such as a lead frame. Thereafter, the collet 3 moves up in the direction of arrow C and then moves in the direction of arrow F to return to the initial state located above the pickup position P. If the chip 1 is attracted at the pickup position P, the push-up pin of the push-up means is lowered.

その後は、次にピックアップすべきチップ1をピックアップポジションPに位置させ、このチップ1に対しても、前記位置決め装置にて位置決めが行われる。この場合、前回(初期段階)でθ方向の位置合わせが行われ、ウェハ9のθ方向の位置合わせが行われている。このため、このチップ1に対してもθ方向の位置合わせが行われていることになる。   Thereafter, the chip 1 to be picked up next is positioned at the pickup position P, and this chip 1 is also positioned by the positioning device. In this case, the alignment in the θ direction is performed in the previous time (initial stage), and the alignment of the wafer 9 in the θ direction is performed. For this reason, the alignment in the θ direction is also performed on the chip 1.

そこで、今回はハードウェア演算のパターンマッチングのみを行うことになる。このパターンマッチングによって、XY方向の位置決めを行って、位置修正を行って、ピックアップ作業を開始する。これによって、このチップ1の基板2へのマウント作業が終了する。以後は、同様のハードウェア演算のパターンマッチングのみを行った後のマウント作業を行う。このウェハ9のマウント作業終了後は、ウェハ9を交換して、前記工程を繰り返すことになる。   Therefore, this time, only pattern matching of hardware calculation is performed. By this pattern matching, positioning in the XY directions is performed, position correction is performed, and pick-up work is started. Thereby, the mounting operation of the chip 1 on the substrate 2 is completed. Thereafter, the mounting operation after performing only the pattern matching of the same hardware operation is performed. After the wafer 9 is mounted, the wafer 9 is replaced and the above process is repeated.

このため、ソフトウェア演算によるパターンマッチングとハードウェア演算によるパターンマッチングとは、作業時間は図4に示すようなグラフとなる。すなわち、ソフトウェア演算を行えば、パターンマッチング時間が大となり、ハードウェア演算を行えば、パターンマッチング時間が小となる。したがって、この装置を用いたボンディング作業では、パターンマッチング時間が大となるソフトウェア演算は少なく、大半がパターンマッチング時間が小となるハードウェア演算でよいことが分かる。   For this reason, the operation time of the pattern matching by the software calculation and the pattern matching by the hardware calculation becomes a graph as shown in FIG. That is, if the software calculation is performed, the pattern matching time is long, and if the hardware calculation is performed, the pattern matching time is short. Therefore, it can be seen that in the bonding operation using this apparatus, there are few software operations that require a long pattern matching time, and most hardware operations that use a short pattern matching time are sufficient.

ところで、通常、ウェハ交換直後の1回目の撮像対象は、交換前とθ姿勢が異なり、ハードウェア演算によるパターンマッチングでは検出失敗することが多くなる。このため、ウェハ交換直後においては、ハードウェア演算によるパターンマッチングで失敗した場合のみソフトウェア演算によるパターンマッチングを行うようにするのが好ましい。このようにすることによって、次回のウェハ交換までは、θ姿勢は一定であるので、テンプレートモデルのθを合わせておけば、ハードウェア演算によるパターンマッチングでの検出失敗がなくなる。すなわち、ハードウェア演算上の制約により検出失敗した検索対象物の姿勢を、ソフトウェア演算によるパターンマッチングアルゴリズムを副情報取得手段として検出することが可能となる。   By the way, normally, the first imaging object immediately after the wafer exchange has a different θ orientation from that before the exchange, and detection failure often occurs in pattern matching by hardware calculation. For this reason, it is preferable to perform pattern matching by software calculation only when pattern matching by hardware calculation fails immediately after wafer replacement. By doing so, since the θ posture is constant until the next wafer exchange, if the θ of the template model is matched, detection failure in pattern matching by hardware calculation is eliminated. That is, it becomes possible to detect the attitude of the search object that has failed to be detected due to restrictions in hardware computation using the pattern matching algorithm based on software computation as the sub information acquisition means.

本発明では、ハードウェア演算によるパターンマッチングアルゴリズムを用いることができるので、画像転送中に画像処理を開始することができる。このため、位置決め作業の短時間化を図ることができ、位置決め作業の効率化を図ることができる。しかも、作業開始時において、検索対象物のθ方向姿勢が未知等であれば、この開始時に、ハードウェア演算によりパターンマッチングアルゴリズムにて得た位置情報に対して、副情報取得手段によって、ソフトウェア演算によるパターンマッチングアルゴリズムにてさらに詳細な位置情報、すなわちθ方向姿勢およびサブピクセル位置情報を得ることができる。このため、全体としての位置決め作業の高精度化を図ることができる。しかも、副情報取得手段のソフトウェア演算は、ハードウェア演算により得た位置情報内であるので、このソフトウェア演算処理に多くの時間を要さず、このような詳細が情報を得たとしても全体の作業時間が大きくならない。   In the present invention, since a pattern matching algorithm based on hardware computation can be used, image processing can be started during image transfer. For this reason, the time required for the positioning operation can be shortened, and the efficiency of the positioning operation can be improved. In addition, if the orientation of the search object in the θ direction is unknown at the start of work, the sub information acquisition means performs software calculation on the position information obtained by the pattern matching algorithm by hardware calculation at the start. More detailed position information, that is, the θ-direction orientation and sub-pixel position information can be obtained by the pattern matching algorithm. For this reason, the accuracy of the positioning operation as a whole can be improved. Moreover, since the software calculation of the sub information acquisition means is within the position information obtained by the hardware calculation, this software calculation processing does not take much time, and even if such details are obtained, the entire information is obtained. Work time does not increase.

ところで、前記実施形態では、情報取得手段22にFPGAを用いたが、これに代えてダイナミックリコンフィギュラブルプロセッサを用いてもよい。リコンフィギャラブルプロセッサの中で、プログラムの実行中にコンフィグレーションレジスタの内容を変更できるものである。高い演算性能とフレキシビリティを同時に実現するLSI(Large Scale Integrated Circuit)として、リコンフィギャラブルプロセッサ(Re−configurable Processor)がある。リコンフィギャラブルプロセッサは、アレイ状に配置されたALU(Arithmetic Logic Unit)などの演算回路と、演算回路間を接続するスイッチから構成される。演算回路の機能と、演算回路間の配線は、コンフィグレーションレジスタと呼ばれるレジスタの内容により再構成することが可能であり、目的に応じて構成内容を変えることにより、プログラムを実行する。ダイナミックリコンフィギュラブルプロセッサは、演算器、シフト、レジスタ、分散メモリ等からなる処理ユニットを多数搭載し、これら処理ユニットの構成および接続を短時間で切り替えることにより、柔軟性と高速性に優れた面積効率で実現することができる。   By the way, in the said embodiment, although FPGA was used for the information acquisition means 22, it may replace with this and may use a dynamic reconfigurable processor. Among the reconfigurable processors, the contents of the configuration register can be changed during program execution. As an LSI (Large Scale Integrated Circuit) that simultaneously realizes high computing performance and flexibility, there is a reconfigurable processor (Re-configurable Processor). The reconfigurable processor includes an arithmetic circuit such as an ALU (Arithmic Logic Unit) arranged in an array and a switch for connecting the arithmetic circuits. The function of the arithmetic circuit and the wiring between the arithmetic circuits can be reconfigured according to the contents of a register called a configuration register, and the program is executed by changing the configuration contents according to the purpose. A dynamic reconfigurable processor is equipped with a large number of processing units consisting of computing units, shifts, registers, distributed memories, etc., and by switching the configuration and connection of these processing units in a short time, the area has excellent flexibility and high speed. It can be realized with efficiency.

このため、情報取得手段22にダイナミックリコンフィギュラブルプロセッサを用いても、ハードウェア演算のパターンマッチングを行うことができ、FPGAを用いた場合と同様の作用効果を奏することができる。   For this reason, even if a dynamic reconfigurable processor is used for the information acquisition unit 22, pattern matching of hardware calculation can be performed, and the same operational effects as when the FPGA is used can be obtained.

以上、本発明の実施形態につき説明したが、本発明は前記実施形態に限定されることなく種々の変形が可能であって、例えば、前記実施形態では、θ方向姿勢の位置決めを行うための副情報取得手段23を備えたものであったが、このような副情報取得手段23を有さないものであってもよい。また、副情報取得手段23を有する場合、前記実施形態では、ウェハ交換直後のθ方向姿勢の位置決めに用いたが、一枚のウェハ9において、所定数のチップ1のピックアップ終了後にこの副情報取得手段23によるパターンマッチングを行うようにしてもよい。すなわち、前記実施形態では、一枚のウェハ9に対してウェハ交換直後のみソフトウェア演算によるパターンマッチングを行うようにしていたが、一枚のウェハ9に対して複数回のソフトウェア演算によるパターンマッチングを行うようにしてもよい。   As described above, the embodiment of the present invention has been described. However, the present invention is not limited to the above-described embodiment, and various modifications are possible. For example, in the above-described embodiment, the sub-position for positioning the θ-direction posture is used. Although the information acquisition means 23 is provided, the information acquisition means 23 may be omitted. Further, in the case where the sub information acquisition unit 23 is provided, the sub information acquisition unit 23 is used for positioning in the θ-direction posture immediately after the wafer replacement. However, the sub information acquisition is performed after a predetermined number of chips 1 are picked up in one wafer 9. Pattern matching by means 23 may be performed. That is, in the above-described embodiment, pattern matching by software calculation is performed on a single wafer 9 only immediately after wafer replacement. However, pattern matching is performed on a single wafer 9 by multiple software calculations. You may do it.

前記実施形態では、ピップアップ時にのみ本発明にかかる位置決め装置を用いた位置決めを行ったが、チップ1を基板2(リードフレーム)にマウントする際の基板(リードフレーム)2の位置決めにこの位置決め装置を用いた位置決めを行うようにしてもよい。   In the above-described embodiment, positioning is performed using the positioning device according to the present invention only at the time of pip-up, but this positioning device is used for positioning the substrate (lead frame) 2 when the chip 1 is mounted on the substrate 2 (lead frame). You may make it perform positioning using.

前記実施形態では、ピップアップ時にのみ本発明にかかる位置決め装置を用いた位置決めを行ったが、チップ1を基板2にマウントする際の基板2の位置決めにこの位置決め装置を用いた位置決めを行うようにしてもよい。   In the embodiment, the positioning using the positioning device according to the present invention is performed only at the time of pip-up. However, the positioning using the positioning device is performed for positioning the substrate 2 when the chip 1 is mounted on the substrate 2. May be.

また、ボンディング装置に限らず、位置決めを必要な他の装置に本発明にかかる位置決め装置を用いた位置決めを行うようにしてもよい。この場合、検索対象物Wが、ウェハ9のチップ1のようにマトリックス状に配列されているものである。   Moreover, you may make it perform positioning using the positioning device concerning this invention not only in a bonding apparatus but in the other apparatus which needs positioning. In this case, the search object W is arranged in a matrix like the chip 1 of the wafer 9.

本発明の実施形態の位置決め装置を示す簡略図である。It is a simplified diagram showing a positioning device of an embodiment of the present invention. 本発明の実施形態のボンディング装置を示す簡略図である。1 is a simplified diagram illustrating a bonding apparatus according to an embodiment of the present invention. ウェハを示す簡略斜視図である。It is a simplified perspective view which shows a wafer. ソフトウェア演算とハードウェア演算の処理時間の関係を示すグラフ図である。It is a graph which shows the relationship between the processing time of a software calculation and a hardware calculation. パターンマッチングの説明図である。It is explanatory drawing of pattern matching.

符号の説明Explanation of symbols

20 撮像手段
21 画像取り込み手段
22 情報取得手段
23 副情報取得手段
20 Image pickup means 21 Image capture means 22 Information acquisition means 23 Sub information acquisition means

Claims (5)

マトリックス状に配設された検索対象物の位置を特定する位置決め装置であって、
検索対象物の画像を撮像する撮像手段と、この撮像手段にて取得した画像情報を取り込む画像取り込み手段と、この画像取り込み手段から転送される画像情報に対してFPGAを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を取得する情報取得手段と、前記情報取得手段にて得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得る副情報取得手段とを備えたことを特徴とする位置決め装置。
A positioning device for specifying the positions of search objects arranged in a matrix,
The image capturing means for capturing the image of the search object, the image capturing means for capturing the image information acquired by the image capturing means, and the pattern matching algorithm using FPGA for the image information transferred from the image capturing means. Information acquisition means for acquiring two-dimensional information on the XY plane as position information of the search object on the image, and the position information area of the search object obtained by the information acquisition means, SAD, SSD, or NCC A positioning apparatus comprising: a sub-information acquisition unit that obtains θ direction information as more detailed position information by using a pattern matching algorithm that uses similarity comparison.
マトリックス状に配設された検索対象物の位置を特定する位置決め装置であって、
検索対象物の画像を撮像する撮像手段と、この撮像手段にて取得した画像情報を取り込む画像取り込み手段と、この画像取り込み手段から転送される画像情報に対してダイナミックリコンフィギュラブルプロセッサを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を取得する情報取得手段と、前記情報取得手段にて得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得る副情報取得手段とを備えたことを特徴とする位置決め装置。
A positioning device for specifying the positions of search objects arranged in a matrix,
An image capturing unit that captures an image of a search target, an image capturing unit that captures image information acquired by the image capturing unit, and pattern matching using a dynamic reconfigurable processor for image information transferred from the image capturing unit Information acquisition means for acquiring two-dimensional information on the XY plane as position information of the search object on the image by an algorithm, and SAD, SSD in the area of the position information of the search object obtained by the information acquisition means or by using a pattern matching algorithm using a similarity comparison of the NCC, position-decided Me device you characterized in that a sub-information obtaining means for obtaining θ direction information as more detailed position information.
前記請求項1又は請求項2に記載の位置決め装置を備えたことを特徴とするボンディング装置。 A bonding apparatus comprising the positioning device according to claim 1 . マトリックス状に配設された検索対象物の位置を特定する位置決め方法であって、
前記検索対象物の画像を撮像して、この画像情報を画像取り込み手段にて取り込み、この画像情報に対して、FPGAを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を得、さらに、このXY平面の2次元情報を得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得ることを特徴とする位置決め方法。
A positioning method for specifying the positions of search objects arranged in a matrix,
An image of the search object is picked up, the image information is acquired by an image acquisition means, and an XY plane is obtained as position information of the search object on the image by a pattern matching algorithm using FPGA for the image information. Using a pattern matching algorithm that uses a SAD, SSD, or NCC similarity comparison in the region of the position information of the search object from which the two-dimensional information of the XY plane was obtained, A positioning method characterized by obtaining θ direction information as more detailed position information .
マトリックス状に配設された検索対象物の位置を特定する位置決め方法であって、
前記検索対象物の画像を撮像して、この画像情報を画像取り込み手段にて取り込み、この画像情報に対して、ダイナミックリコンフィギュラブルプロセッサを用いるパターンマッチングアルゴリズムにて前記画像上の検索対象物の位置情報としてXY平面の2次元情報を得、さらに、このXY平面の2次元情報を得た検索対象物の位置情報の領域にて、SAD、SSD、又はNCCの類似度比較を用いるパターンマッチングアルゴリズムを利用して、さらに詳細な位置情報としてのθ方向情報を得ることを特徴とする位置決め方法。
A positioning method for specifying the positions of search objects arranged in a matrix,
An image of the search target is captured, the image information is captured by an image capturing unit, and the position of the search target on the image is detected by a pattern matching algorithm using a dynamic reconfigurable processor for the image information. A pattern matching algorithm using SAD, SSD, or NCC similarity comparison is obtained in the area of the position information of the search object from which the two-dimensional information of the XY plane is obtained as information, and the two-dimensional information of the XY plane is obtained. A positioning method characterized in that the θ direction information is obtained as more detailed position information.
JP2008321050A 2008-12-17 2008-12-17 Positioning apparatus, positioning method, and bonding apparatus Active JP5537801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008321050A JP5537801B2 (en) 2008-12-17 2008-12-17 Positioning apparatus, positioning method, and bonding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008321050A JP5537801B2 (en) 2008-12-17 2008-12-17 Positioning apparatus, positioning method, and bonding apparatus

Publications (2)

Publication Number Publication Date
JP2010147156A JP2010147156A (en) 2010-07-01
JP5537801B2 true JP5537801B2 (en) 2014-07-02

Family

ID=42567286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008321050A Active JP5537801B2 (en) 2008-12-17 2008-12-17 Positioning apparatus, positioning method, and bonding apparatus

Country Status (1)

Country Link
JP (1) JP5537801B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2506316B1 (en) * 2010-07-30 2017-09-06 DOWA Electronics Materials Co., Ltd. Method for manufacturing a semiconductor element
CN112070834A (en) * 2020-08-11 2020-12-11 大族激光科技产业集团股份有限公司 Compatible multi-chip positioning method, device, equipment and medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03294976A (en) * 1990-04-13 1991-12-26 Matsushita Electric Ind Co Ltd Reference mark pattern detecting device
JP2718860B2 (en) * 1992-07-30 1998-02-25 三菱電機株式会社 Wire bonding inspection equipment
JP3323395B2 (en) * 1995-03-24 2002-09-09 松下電器産業株式会社 Method of bonding IC components to flat panel display
JP3849363B2 (en) * 1999-08-30 2006-11-22 松下電器産業株式会社 Pickup method of semiconductor chip
JP4312677B2 (en) * 2004-07-26 2009-08-12 日本電産トーソク株式会社 Bonding equipment
JP4154374B2 (en) * 2004-08-25 2008-09-24 株式会社日立ハイテクノロジーズ Pattern matching device and scanning electron microscope using the same
JP2006107035A (en) * 2004-10-04 2006-04-20 Canon Electronics Inc Image processor and its control method, computer program and storage medium
JP5040258B2 (en) * 2006-10-23 2012-10-03 株式会社日立製作所 Video surveillance apparatus, video surveillance system, and image processing method

Also Published As

Publication number Publication date
JP2010147156A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4919240B2 (en) Parts transfer apparatus and method
JP5789681B2 (en) Electronic component mounting apparatus and electronic component mounting method
KR20040073598A (en) Chip removal device chip, placing system and method for removing chips from a wafer
TWI666720B (en) A bonding apparatus having a plurality of rotary transfer arms for transferring electronic devices for bonding
JP2016197630A (en) Bonding device and bonding method
US20180294244A1 (en) Detector for detecting position of ic device and method for the same
KR101874856B1 (en) Bonding device and bonding method
JP5537801B2 (en) Positioning apparatus, positioning method, and bonding apparatus
JP5789680B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP4870857B2 (en) Parts transfer apparatus and method
JP4919241B2 (en) Parts transfer apparatus and method
JP6438826B2 (en) Bonding apparatus and bonding method
JP2007095764A (en) Image recognition apparatus and image recognition method
EP1494522A3 (en) Electronic component feeding device and electronic component mounting apparatus having the same
JP4314021B2 (en) Wafer center detection method, and semiconductor chip pickup method and apparatus
JP2012134510A (en) Component transfer device and method
JP2008159890A (en) Method, device and program for recognizing position of mark, and component mounting equipment
JPWO2013108366A1 (en) Electronic component transfer apparatus and electronic component transfer method
JP2003218136A (en) Electronic component mounting device and mounting method
JP2006190863A (en) Apparatus and method for mounting part, apparatus and method for inverting part
TWI400020B (en) Picking-up and placing method with integrated pcb information
JP2001068529A (en) Method for picking up semiconductor chip
JP2001250834A (en) Method of manufacturing semiconductor device
JP6607740B2 (en) Electronic component mounting machine and electronic component mounting method
WO2022196712A1 (en) Wafer conveyance robot and wafer extraction method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5537801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250