JP5536748B2 - Manufacturing method of package substrate - Google Patents

Manufacturing method of package substrate Download PDF

Info

Publication number
JP5536748B2
JP5536748B2 JP2011276005A JP2011276005A JP5536748B2 JP 5536748 B2 JP5536748 B2 JP 5536748B2 JP 2011276005 A JP2011276005 A JP 2011276005A JP 2011276005 A JP2011276005 A JP 2011276005A JP 5536748 B2 JP5536748 B2 JP 5536748B2
Authority
JP
Japan
Prior art keywords
layer
electrical contact
forming
contact pad
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011276005A
Other languages
Japanese (ja)
Other versions
JP2013128000A (en
Inventor
立盛 顔
道子 王
Original Assignee
聯致科技股▲フン▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯致科技股▲フン▼有限公司 filed Critical 聯致科技股▲フン▼有限公司
Priority to JP2011276005A priority Critical patent/JP5536748B2/en
Publication of JP2013128000A publication Critical patent/JP2013128000A/en
Application granted granted Critical
Publication of JP5536748B2 publication Critical patent/JP5536748B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、パッケージ基板の製造方法に関し、特に製品の薄型化に有利であるパッケージ基板の製造方法に関するものである。
The present invention relates to a method of manufacturing a package board, and in particular to a manufacturing method of the package board in thickness reduction of the product.

電子産業の盛んな発展に伴い、電子製品は、多機能化、高性能化の方向へ進んでいる。半導体パッケージの小型化(miniaturization)のパッケージ需要を満たすために、チップ搭載用パッケージ基板の厚さの低減に向けた発展を見せている。現在、チップ搭載用のパッケージ基板には硬質材及び軟質材があり、一般に、ボールグリッドアレイ(Ball Grid Array, BGA)に用いられるパッケージ基板においては、硬質材が選択される。   With the thriving development of the electronics industry, electronic products are progressing in the direction of multifunction and high performance. In order to meet the demand for semiconductor package miniaturization, the company is making progress toward reducing the thickness of package substrates for chip mounting. Currently, package substrates for chip mounting include hard materials and soft materials. Generally, a hard material is selected for a package substrate used in a ball grid array (BGA).

図1Aないし図1Cは、従来の2層回路のパッケージ基板1の製造方法の断面模式図を示す。   1A to 1C are schematic cross-sectional views of a conventional method for manufacturing a package substrate 1 of a two-layer circuit.

まず、図1Aに示すようなコア層10を2つ用意するが、このコア層10は、対向する第1の表面10a及び第2の表面10bを有し、前記第1の表面10a及び第2の表面10bに第1の金属層11a及び第2の金属層11bがそれぞれ設けられており、前記第1及び第2の表面10a、10bに連通される複数の貫通孔100を有する。   First, two core layers 10 as shown in FIG. 1A are prepared. The core layer 10 has a first surface 10a and a second surface 10b facing each other, and the first surface 10a and the second surface 10b are opposed to each other. A first metal layer 11a and a second metal layer 11b are provided on the surface 10b, respectively, and have a plurality of through holes 100 communicating with the first and second surfaces 10a and 10b.

図1Bに示すように、コア層10の第1及び第2の表面10a、10bに第1及び第2の回路層13a、13bを第1及び第2の金属層11a、11bにより(導電層12による金属電気めっきを用いて)それぞれ形成するようにパターニング工程を行うとともに、複数の第1及び第2の電気接触パッド130a、130bを有する第1及び第2の回路層13a、13bに電気的に接続するように、上記の貫通孔100に導電ビア14を形成する。   As shown in FIG. 1B, the first and second circuit layers 13a and 13b are formed on the first and second surfaces 10a and 10b of the core layer 10 by the first and second metal layers 11a and 11b (conductive layer 12). Patterning process to form each of the first and second circuit layers 13a, 13b having a plurality of first and second electrical contact pads 130a, 130b. Conductive vias 14 are formed in the through holes 100 so as to be connected.

図1Cに示すように、第1及び第2の電気接触パッド130a、130bが第1及び第2の開口150a、150bに露出されるように、コア層10の第1及び第2の表面10a、10bに、複数の第1及び第2の開口150a、150bを有する第1及び第2の絶縁保護層15a、15bをそれぞれ形成する。次に、上記の第1及び第2の電気接続パッド130a、130bの露出表面に第1及び第2の表面処理層16a、16bをそれぞれ形成する。   As shown in FIG. 1C, the first and second surfaces 10a of the core layer 10 so that the first and second electrical contact pads 130a, 130b are exposed in the first and second openings 150a, 150b. First and second insulating protective layers 15a and 15b having a plurality of first and second openings 150a and 150b are respectively formed on 10b. Next, first and second surface treatment layers 16a and 16b are formed on the exposed surfaces of the first and second electrical connection pads 130a and 130b, respectively.

後続の工程において、第2の保護層15bにチップを搭載しパッケージング工程を行うことにより、パッケージ構造の製造が完了する。小型化及び信頼性の要求を満たすために、現在の製造工程技術において、パッケージ基板1の厚さSは、150μmまで小さくすることが可能である。   In a subsequent process, a chip is mounted on the second protective layer 15b and a packaging process is performed to complete the manufacture of the package structure. In order to satisfy the requirements for miniaturization and reliability, the thickness S of the package substrate 1 can be reduced to 150 μm in the current manufacturing process technology.

しかしながら、小型化の要求の高まりに伴い、厚さが150μmであるパッケージ基板1は、現在パッケージの小型化の要求を満たすことができなくなっている。その一方、パッケージ基板1の厚さSを150μmよりも小さくすると、パッケージ基板1が運送時又はパッケージング時に厚さが薄すぎることによって破損しやすくなるため、使用不可又は製品不良となることもある。   However, with the increasing demand for miniaturization, the package substrate 1 having a thickness of 150 μm can no longer satisfy the demand for miniaturization of the package. On the other hand, if the thickness S of the package substrate 1 is smaller than 150 μm, the package substrate 1 is likely to be damaged when transported or packaged because the thickness is too thin. .

従って、上述の従来技術では製品の小型化及び信頼性の要求を同時に満たすことができないという技術のボトルネックをいかにして克服するかが、現在解決すべき極めて重要な課題となっている。   Therefore, how to overcome the bottleneck of the technology that the above-described conventional technology cannot simultaneously satisfy the requirements for product miniaturization and reliability is an extremely important issue to be solved at present.

上記の課題を解決するために、本発明は、いずれか一方の側に接着層により結合される搭載部材を含むことを特徴とするパッケージ基板を提供する。   In order to solve the above-described problems, the present invention provides a package substrate characterized in that it includes a mounting member that is bonded to either side by an adhesive layer.

また、本発明は、対向する2つの表面を有し、それらの2つの表面に第1の金属層及び第2の金属層をそれぞれ設け、前記第1の金属層を貫通する貫通孔を有し、前記第2の金属層が前記貫通孔に露出するコア層を2つ用意する工程と、前記第2の金属層を接着部材で結合することにより前記2つのコア層を接続する工程と、前記第1の金属層により第1の電気接触パッドを有する第1の回路層を形成するとともに、前記貫通孔に前記第1の回路層に電気的に接続されるように導電ビアを形成する工程と、前記第1の表面及び第1の回路層に第1の絶縁保護層を形成するとともに前記第1の電気接触パッドを露出させることで、前記第1の電気接触パッドの露出表面に第1の表面処理層を形成する工程と、前記第1の絶縁保護層に搭載部材を接着層により結合する工程と、前記接着部材を除去することにより、2つの基板本体を分離させる工程と、前記第2の金属層により第2の電気接触パッドを有する第2の回路層を形成するとともに、前記第2の回路層を前記導電ビアに電気的に接続させる工程と、前記第2の表面及び第2の回路層に第2の絶縁保護層を形成するとともに前記第2の電気接触パッドを露出させることで、前記第2の電気接触パッドの露出表面に第2の表面処理層を形成することにより2つのパッケージ基板を形成する工程と、を備えることを特徴とするパッケージ基板の製造方法をも提供する。   Moreover, this invention has two surfaces which oppose, provided the 1st metal layer and the 2nd metal layer in those 2 surfaces, respectively, and has a through-hole which penetrates the said 1st metal layer. A step of preparing two core layers in which the second metal layer is exposed in the through hole, a step of connecting the two core layers by bonding the second metal layer with an adhesive member, Forming a first circuit layer having a first electrical contact pad with a first metal layer and forming a conductive via in the through hole so as to be electrically connected to the first circuit layer; Forming a first insulating protective layer on the first surface and the first circuit layer and exposing the first electrical contact pad, thereby exposing the first electrical contact pad to the exposed surface; Forming a surface treatment layer; and mounting a member on the first insulating protective layer. Forming a second circuit layer having a second electrical contact pad from the second metal layer; and a step of separating the two substrate bodies by removing the adhesive member; And electrically connecting the second circuit layer to the conductive via; forming a second insulating protective layer on the second surface and the second circuit layer; and Forming two package substrates by forming a second surface treatment layer on the exposed surface of the second electrical contact pad by exposing the second electrical contact pad. Also provide.

上述した製造方法によれば、第2の回路層を形成する前に、2つの基板本体の搭載部材を結合部材により互いに積層させることができる。   According to the manufacturing method described above, before the second circuit layer is formed, the mounting members of the two substrate bodies can be laminated together by the coupling member.

前述したパッケージ基板及びその製造方法において、前記接着層の材質は、スーパーグルー又は離型剤であり、前記搭載部材の材質は、耐高温材であってもよい。   In the package substrate and the manufacturing method thereof described above, the material of the adhesive layer may be a super glue or a release agent, and the material of the mounting member may be a high temperature resistant material.

また、前記パッケージ基板の厚さから前記搭載部材の厚さを減算した値は、150μmよりも小さいことが好ましい。   The value obtained by subtracting the thickness of the mounting member from the thickness of the package substrate is preferably smaller than 150 μm.

上記のように、本発明に係るパッケージ基板の製造方法によれば、パッケージ基板の第1の絶縁保護層に搭載部材を結合させることにより、運送時又はパッケージング時に厚さが薄すぎることによる破損を回避することができる。さらに、パッケージング後に搭載部材を除去した場合、パッケージ基板の厚さが150μmよりも小さくなるため、従来の技術に比して、パッケージ構造全体の厚みを低減させることができる。従って、本発明に係るパッケージ基板により製品の小型化及び信頼性の要求を同時に満たすことができる。
As described above, according to the manufacturing method of the package board according to the present invention, by binding a mounting member in the first insulating protective layer of the package substrate, due to the thickness is too thin during transportation or during packaging Damage can be avoided. Further, when the mounting member is removed after packaging, the thickness of the package substrate becomes smaller than 150 μm, so that the thickness of the entire package structure can be reduced as compared with the conventional technique. Therefore, the package substrate according to the present invention can simultaneously satisfy the requirements for product miniaturization and reliability.

図1Aは従来の2層回路のパッケージ基板の製造方法の最初の工程を示す断面模式図である。FIG. 1A is a schematic cross-sectional view showing a first step of a conventional method for manufacturing a package substrate for a two-layer circuit. 図1Bは従来の製造方法の図1Aの工程に続く工程を示す断面模式図である。FIG. 1B is a schematic cross-sectional view showing a step that follows the step of FIG. 1A in the conventional manufacturing method. 図1Cは従来の製造方法の図1Bの工程に続く工程を示す断面模式図である。FIG. 1C is a schematic cross-sectional view showing a step that follows the step of FIG. 1B in the conventional manufacturing method. 図2Aないし図2Iは本発明に係るパッケージ基板の製造方法を示す断面模式図であり、図2Aは本発明の製造方法の最初の工程を示す。2A to 2I are schematic cross-sectional views showing a method for manufacturing a package substrate according to the present invention, and FIG. 2A shows the first step of the manufacturing method according to the present invention. 図2Bは本発明の製造方法の図2Aの工程に続く工程を示す断面模式図である。FIG. 2B is a schematic cross-sectional view showing a step that follows the step of FIG. 2A in the manufacturing method of the present invention. 図2Cは本発明の製造方法の図2Bの工程に続く工程を示す断面模式図である。FIG. 2C is a schematic cross-sectional view showing a step that follows the step of FIG. 2B of the manufacturing method of the present invention. 図2Dは本発明の製造方法の図2Cの工程に続く工程を示す断面模式図である。FIG. 2D is a schematic cross-sectional view showing a step that follows the step of FIG. 2C of the manufacturing method of the present invention. 図2Eは本発明の製造方法の図2Dの工程に続く工程を示す断面模式図である。FIG. 2E is a schematic cross-sectional view showing a step that follows the step of FIG. 2D of the manufacturing method of the present invention. 図2F(a)は本発明の製造方法の図2Eの工程に続く工程を示す断面模式図であり、図2F(b)は他の実施態様を示す断面模式図である。FIG. 2F (a) is a schematic cross-sectional view showing a process following the process of FIG. 2E of the manufacturing method of the present invention, and FIG. 2F (b) is a schematic cross-sectional view showing another embodiment. 図2Gは本発明の製造方法の図2Fの工程に続く工程を示す断面模式図である。FIG. 2G is a schematic cross-sectional view showing a step that follows the step of FIG. 2F of the manufacturing method of the present invention. 図2Hは本発明の製造方法の図2Gの工程に続く工程を示す断面模式図である。FIG. 2H is a schematic cross-sectional view showing a step that follows the step of FIG. 2G of the manufacturing method of the present invention. 図2Iは本発明の製造方法の図2Hの工程に続く工程を示す断面模式図である。FIG. 2I is a schematic cross-sectional view showing a step that follows the step of FIG. 2H of the manufacturing method of the present invention. 図3Aないし図3Cは本発明に係るパッケージ基板の製造方法の他の実施例を示す断面模式図であり、図3Aは図2Eの工程で分離された基板本体を示す。3A to 3C are cross-sectional schematic views showing another embodiment of the package substrate manufacturing method according to the present invention, and FIG. 3A shows the substrate body separated in the step of FIG. 2E. 本発明の製造方法の他の実施例の図3Aの基板本体に施す工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the process given to the board | substrate main body of FIG. 3A of the other Example of the manufacturing method of this invention. 本発明の製造方法の他の実施例の図3Bの工程に続く工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the process following the process of FIG. 3B of the other Example of the manufacturing method of this invention.

以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって容易に本発明のその他の利点や効果を理解できるであろう。   Hereinafter, embodiments of the present invention will be described using specific examples. Those skilled in the art will be able to easily understand other advantages and effects of the present invention according to the contents of this specification.

ここで、明細書に添付された図面に記載される構造、比例、寸法等は、この技芸に精通する者がより容易に理解できるように明細書に記載の内容に合わせて開示するためのものに過ぎず、本発明の実施を限定するものではなく、実質的に技術的な意味がない、いかなる構造の修正、比例関係の変更又は寸法の調整も、本発明から生じうる効果及び達成しうる目的に影響を及ぼすものでなければ、本発明に記載の技術内容の範囲内に含まれる。また、本明細書に記載の「第1(の)」、「第2(の)」等の用語は、説明の明瞭化のために用いられるものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、実質的な技術内容の変更がなければ、本発明の実施可能な範囲に属することは言うまでもない。   Here, the structures, proportions, dimensions, and the like described in the drawings attached to the specification are disclosed in accordance with the contents described in the specification so that those skilled in the art can easily understand. However, any structural modifications, proportionality changes, or dimensional adjustments may be achieved and achieved from the present invention, which are not intended to limit the practice of the present invention and are not substantially technical. If it does not affect the purpose, it is included in the scope of the technical contents described in the present invention. In addition, terms such as “first (no)” and “second (no)” in this specification are used for clarification of the explanation, and limit the scope of the present invention. However, it goes without saying that the change or adjustment of the relative relationship belongs to the range where the present invention can be practiced without substantial change in the technical contents.

図2Aないし図2Iは、本発明に係るパッケージ基板2の製造方法の断面模式図を示す。   2A to 2I are schematic cross-sectional views of the method for manufacturing the package substrate 2 according to the present invention.

図2Aに示すように、対向する(すなわち、コア層20の両側に位置する)第1の表面20a及び第2の表面20bを有し、第1及び第2の表面20a、20bに第1の金属層21a及び第2の金属層21bをそれぞれ設けるとともに、第1の表面20aに第1の金属層21aを貫通する複数の貫通孔200を設けることで、第2の金属層21bがそれらの貫通孔200に露出されるようにするコア層20を2つ用意する。   As shown in FIG. 2A, the first and second surfaces 20a and 20b have a first surface 20a and a second surface 20b opposite to each other (that is, located on both sides of the core layer 20). Each of the metal layer 21a and the second metal layer 21b is provided, and a plurality of through holes 200 penetrating the first metal layer 21a are provided on the first surface 20a, so that the second metal layer 21b penetrates them. Two core layers 20 to be exposed in the holes 200 are prepared.

次に、これらのコア層20の第2の金属層21bどうしを複数の接着部材22により結合することにより2つのコア層20が積層される。   Next, the two core layers 20 are laminated by bonding the second metal layers 21 b of these core layers 20 by a plurality of adhesive members 22.

前記コア層20は、例えば、ビスマレイミドトリアジン(Bismaleimide-Triazine, BT)の有機重合材料であってもよく、プリプレグ(prepreg)のような誘電材であってもよく、コア層20の厚さは60μmよりも小さく、第1及び第2の金属層21a、21bは銅であり、接着部材22はペーストブロックであってもよい。   The core layer 20 may be, for example, an organic polymer material of Bismaleimide-Triazine (BT) or a dielectric material such as prepreg, and the thickness of the core layer 20 may be The first and second metal layers 21a and 21b may be copper, and the adhesive member 22 may be a paste block.

本発明に係るコア層20の厚さは、60μmよりも小さいが、2つのコア層20の積層により、パッケージ基板の製造時に全体の厚さが増加し、パッケージ基板の製造工程に用いられる従来の設備を使用することができるため、製造コストを低減することができる。   Although the thickness of the core layer 20 according to the present invention is smaller than 60 μm, the total thickness of the two core layers 20 increases during the manufacturing of the package substrate due to the lamination of the two core layers 20, and is used in the manufacturing process of the package substrate. Since equipment can be used, manufacturing costs can be reduced.

図2Bに示すように、コア層20の第1の表面20aに第1の回路層23aを第1の金属層21aにより形成するようにパターニング工程を行うことともに、複数の第1の電気接触パッド230aを有する第1の回路層23aに電気的に接続するように貫通孔200に導電ビア24を形成する。   As shown in FIG. 2B, a patterning process is performed so that the first circuit layer 23a is formed on the first surface 20a of the core layer 20 by the first metal layer 21a, and a plurality of first electric contact pads are formed. The conductive via 24 is formed in the through hole 200 so as to be electrically connected to the first circuit layer 23a having 230a.

回路製造工程は、多種多様であるため、特に制限されるものではなく、しかも、本発明の技術特徴ではないため、ここでは詳しい説明を省略する。   Since the circuit manufacturing process is diverse, it is not particularly limited, and is not a technical feature of the present invention.

図2Cに示すように、コア層20の第1の表面20a及び第1の回路層23aに、前記複数の第1の電気接触パッド230aが露出される複数の第1の開口250aを有する第1の絶縁保護層25aを形成する。その他の実施例においては、第1の絶縁保護層25aの表面高さを低減させ、第1の電気接触パッド230aの高さを第1の絶縁保護層25aの表面高さに等しく又はそれよりも高くすることにより、前記複数の第1の電気接触パッド230aが露出されるようにしてもよい。   As shown in FIG. 2C, the first surface 20a of the core layer 20 and the first circuit layer 23a have a first opening 250a through which the plurality of first electrical contact pads 230a are exposed. The insulating protective layer 25a is formed. In other embodiments, the surface height of the first insulating protective layer 25a is reduced, and the height of the first electrical contact pad 230a is equal to or higher than the surface height of the first insulating protective layer 25a. The plurality of first electrical contact pads 230a may be exposed by increasing the height.

次に、前記複数の第1の開口250aにおける第1の電気接触パッド230aに第1の表面処理層26aを形成する。   Next, a first surface treatment layer 26a is formed on the first electrical contact pads 230a in the plurality of first openings 250a.

図2Dに示すように、第1の絶縁保護層25aに搭載部材27を接着層270により結合させる。この実施例において、接着層270の材質は、例えば、スーパーグルー、離型剤等であり、搭載部材27の材質は、耐高温材、例えば銅張積層板(Copper clad laminate, CCL)である。   As shown in FIG. 2D, the mounting member 27 is bonded to the first insulating protective layer 25 a by the adhesive layer 270. In this embodiment, the material of the adhesive layer 270 is, for example, a super glue or a release agent, and the material of the mounting member 27 is a high temperature resistant material, for example, a copper clad laminate (CCL).

図2Eに示すように、前記複数の接着部材22を除去することにより2つの基板本体2aを分離させる。   As shown in FIG. 2E, the two substrate bodies 2a are separated by removing the plurality of adhesive members 22.

図2F(a)又は図2F(b)に示すように、2つの基板本体2aの搭載部材27を結合部材28、28’により互いに積層させることにより第2の金属層21bを露出させる。この実施例において、この結合部材28、28’は、接着バンプ(図2F(b)に示す)又はペースト層(図2F(a)に示す)であってもよい。   As shown in FIG. 2F (a) or FIG. 2F (b), the mounting member 27 of the two substrate bodies 2a is stacked on each other by the coupling members 28 and 28 ', thereby exposing the second metal layer 21b. In this embodiment, the coupling members 28, 28 ′ may be adhesive bumps (shown in FIG. 2F (b)) or paste layers (shown in FIG. 2F (a)).

図2Gに示すように、図2Fの製造工程に続いて、第2の金属層21bにより、導電ビア24に電気的に接続され複数の第2の電気接触パッド230bを有する第2の回路層23bを形成する。   As shown in FIG. 2G, following the manufacturing process of FIG. 2F, a second circuit layer 23b having a plurality of second electrical contact pads 230b electrically connected to the conductive via 24 by the second metal layer 21b. Form.

図2Hに示すように、コア層20の第2の表面20b及び第2の回路層23bに、前記複数の第2の電気接触パッド230bが露出される複数の第2の開口250bを有する第2の絶縁保護層25bを形成することで、2つのパッケージ基板2が形成される。   As shown in FIG. 2H, the second surface 20b of the core layer 20 and the second circuit layer 23b have second openings 250b through which the plurality of second electrical contact pads 230b are exposed. By forming the insulating protective layer 25b, two package substrates 2 are formed.

次に、前記複数の第2の電気接触パッド230bの露出表面に、第2の表面処理層26bを形成する。   Next, a second surface treatment layer 26b is formed on the exposed surface of the plurality of second electrical contact pads 230b.

その他の実施例において、第2の絶縁保護層25bの表面高さを低減させ、第2の電気接触パッド230bの高さを第2の絶縁保護層25bの表面高さに等しく又はそれよりも高くすることにより、前記複数の第2の電気接触パッド230bを露出させてもよい。   In other embodiments, the surface height of the second insulating protective layer 25b is reduced, and the height of the second electrical contact pad 230b is equal to or higher than the surface height of the second insulating protective layer 25b. By doing so, the plurality of second electrical contact pads 230b may be exposed.

図2Iに示すように、結合部材28を除去することにより2つのパッケージ基板2を分離させ、パッケージ基板2の厚さLから搭載部材27(接着層270は、厚さが極めて薄いため、考慮に入れなくてもよい)の厚さdを減じた厚さhは、150μmよりも小さい。また、搭載部材27の厚さdについては必要に応じて変化させてもよいため、特に制限されるものではない。   As shown in FIG. 2I, the two package substrates 2 are separated by removing the coupling member 28, and the mounting member 27 (the adhesive layer 270 is extremely thin since the thickness L of the package substrate 2 is considered. The thickness h obtained by subtracting the thickness d (which may not be included) is smaller than 150 μm. Further, the thickness d of the mounting member 27 is not particularly limited because it may be changed as necessary.

図3Aないし図3Cは、本発明に係るパッケージ基板2の製造方法の他の実施例の断面模式図を示す。   3A to 3C are schematic sectional views showing another embodiment of the method for manufacturing the package substrate 2 according to the present invention.

図3Aは、図2Eの製造工程において、前記複数の接着部材22を除去することにより分離させた2つの基板本体2aの1つを示す。   FIG. 3A shows one of the two substrate bodies 2a separated by removing the plurality of adhesive members 22 in the manufacturing process of FIG. 2E.

図3Bに示すように、2つの基板本体2aを積層させるのではなく、第2の金属層21bによって、導電ビア24に電気的に接続され複数の第2の電気接触パッド230bを有する第2の回路層23bを直接形成する。   As shown in FIG. 3B, the second substrate main body 2a is not laminated, but the second metal layer 21b is connected to the conductive via 24 and has a plurality of second electrical contact pads 230b. The circuit layer 23b is formed directly.

図3Cに示すように、コア層20の第2の表面20b及び第2の回路層23bに、第2の電気接触パッド230bが露出される複数の第2の開口250bを有する第2の絶縁保護層25bを形成することで、パッケージ基板2が形成される。   As shown in FIG. 3C, the second insulation protection has a plurality of second openings 250b in the second surface 20b of the core layer 20 and the second circuit layer 23b through which the second electrical contact pads 230b are exposed. By forming the layer 25b, the package substrate 2 is formed.

次に、第2の電気接触パッド230bの露出表面に、第2の表面処理層26bを形成し、パッケージ基板2の厚さLから搭載部材27(接着層270は、厚さが極めて薄いため、考慮に入れなくてもよい)の厚さdを減じた厚さhは、150μmよりも小さい。   Next, the second surface treatment layer 26b is formed on the exposed surface of the second electrical contact pad 230b, and the mounting member 27 (the adhesive layer 270 is extremely thin because the thickness L of the package substrate 2 is The thickness h obtained by subtracting the thickness d (which may not be taken into consideration) is smaller than 150 μm.

一般に、厚さが150μmよりも小さい基板を製造しようとする場合は、新しい製造工程設備を改めて配置する必要があるため、製造コストが増加する。本発明に係るパッケージ基板2では、搭載部材27を除いた残りの厚さhが150μmよりも小さいが、搭載部材27の厚さdによりパッケージ基板2を製造した場合、その全体の厚さLが150μmに等しく又はそれよりも大きくなるため、パッケージ基板製造工程に用いられる従来の設備を使用することができ、製造コストが増加することはない。   In general, when a substrate having a thickness of less than 150 μm is to be manufactured, it is necessary to newly arrange a new manufacturing process facility, which increases the manufacturing cost. In the package substrate 2 according to the present invention, the remaining thickness h excluding the mounting member 27 is smaller than 150 μm. However, when the package substrate 2 is manufactured with the thickness d of the mounting member 27, the total thickness L thereof is Since it becomes equal to or larger than 150 μm, the conventional equipment used for the package substrate manufacturing process can be used, and the manufacturing cost does not increase.

さらに、本発明に係るパッケージ基板2では、後続の製造工程において、第2の絶縁保護層25bにチップを搭載し(図示せず)パッケージング工程を行ってから搭載部材27を除去することでパッケージ構造の製造が完了する。従って、パッケージ基板2の厚さLから搭載部材27の厚さdを減じてなる残りの厚さhは、150μmよりも小さく、パッケージ構造全体の厚さが低減される。そのため、従来の技術に比して、本発明は、パッケージ基板2の厚さを必要に応じて150μmよりも小さくすることにより、小型化の要求を満たすことができる。   Further, in the package substrate 2 according to the present invention, in the subsequent manufacturing process, the chip is mounted on the second insulating protective layer 25b (not shown), the packaging member 27 is removed, and then the mounting member 27 is removed. The manufacture of the structure is completed. Accordingly, the remaining thickness h obtained by subtracting the thickness d of the mounting member 27 from the thickness L of the package substrate 2 is smaller than 150 μm, and the thickness of the entire package structure is reduced. Therefore, compared with the prior art, the present invention can satisfy the demand for miniaturization by reducing the thickness of the package substrate 2 to less than 150 μm as necessary.

また、パッケージ製造工程の前後に、パッケージ基板2が搭載部材27を有することで、パッケージ全体の強度が向上するため、従来の技術に比して、本発明に係るパッケージ基板2は、運送時又はパッケージング時に破損することがない。   Further, since the package substrate 2 has the mounting member 27 before and after the package manufacturing process, the strength of the entire package is improved. Therefore, the package substrate 2 according to the present invention can No damage during packaging.

また、例えば2つのコア層20又は2つの基板本体2aを積層することにより、2ロット分の基板量を同時に製造することができ、スループットが向上する。   Further, for example, by stacking the two core layers 20 or the two substrate bodies 2a, it is possible to manufacture the substrate quantity for two lots at the same time, thereby improving the throughput.

また、本発明に係るパッケージ基板2は、対向する第1の表面20a及び第2の表面20bを有するコア層20と、コア層20の第1の表面20aに設けられた第1の回路層23aと、コア層20の第2の表面20bに設けられた第2の回路層23bと、コア層20に設けられた複数の導電ビア24と、コア層20の第1の表面20a及び第1の回路層23aに設けられた第1の絶縁保護層25aと、コア層20の第2の表面20b及び第2の回路層23bに設けられた第2の絶縁保護層25bと、第1の絶縁保護層25aに結合された搭載部材27とを備える。   The package substrate 2 according to the present invention includes a core layer 20 having a first surface 20a and a second surface 20b facing each other, and a first circuit layer 23a provided on the first surface 20a of the core layer 20. A second circuit layer 23b provided on the second surface 20b of the core layer 20, a plurality of conductive vias 24 provided on the core layer 20, the first surface 20a of the core layer 20 and the first surface A first insulation protection layer 25a provided on the circuit layer 23a; a second insulation protection layer 25b provided on the second surface 20b of the core layer 20 and the second circuit layer 23b; and a first insulation protection. A mounting member 27 coupled to the layer 25a.

第1の回路層23aは複数の第1の電気接触パッド230aを有し、第2の回路層23bは複数の第2の電気接触パッド230bを有し、導電ビア24は第1及び第2の回路層23a、23bに電気的に接続される。   The first circuit layer 23a has a plurality of first electrical contact pads 230a, the second circuit layer 23b has a plurality of second electrical contact pads 230b, and the conductive via 24 has first and second electrical contact pads 230b. It is electrically connected to the circuit layers 23a and 23b.

第1の絶縁保護層25aは、前記複数の第1の電気接触パッド230aが露出される複数の第1の開口250aを有し、これらの第1の開口250aにおける第1の電気接触パッド230aに第1の表面処理層26aを形成する。   The first insulating protective layer 25a has a plurality of first openings 250a through which the plurality of first electric contact pads 230a are exposed, and the first electric contact pads 230a in the first openings 250a are formed on the first electric contact pads 230a. The first surface treatment layer 26a is formed.

第2の絶縁保護層25bは、前記複数の第2の電気接触パッド230bが露出される複数の第2の開口250bを有し、これらの第2の開口250bにおける第2の電気接触パッド230bに第2の表面処理層26bを形成する。   The second insulating protective layer 25b has a plurality of second openings 250b through which the plurality of second electric contact pads 230b are exposed, and the second electric contact pads 230b in the second openings 250b are formed on the second electric contact pads 230b. A second surface treatment layer 26b is formed.

搭載部材27は、前記複数の第1の電気接触パッド230a及び第1の絶縁保護層25aに接着層270により結合される。この実施例において、接着層270の材質はスーパーグルー又は離型剤であり、搭載部材27の材質は耐高温材である。   The mounting member 27 is bonded to the plurality of first electrical contact pads 230a and the first insulating protective layer 25a by an adhesive layer 270. In this embodiment, the adhesive layer 270 is made of super glue or a release agent, and the mounting member 27 is made of a high temperature resistant material.

また、パッケージ基板2の厚さLから搭載部材27の厚さdを減じてなる残りの厚さhは、150μmよりも小さい。   Further, the remaining thickness h obtained by subtracting the thickness d of the mounting member 27 from the thickness L of the package substrate 2 is smaller than 150 μm.

上述のように、本発明に係るパッケージ基板の製造方法は、主にパッケージ基板の第1の絶縁保護層に搭載部材を結合することによりパッケージ基板全体の強度を向上させ、運送時又はパッケージング時による破損を効果的に防止することができる。 As described above, the manufacturing method of the package board according to the present invention is mainly to improve the strength of the entire package substrate by coupling the mounting member to the first insulating protective layer of the package substrate, transportation or when packaging Damage due to time can be effectively prevented.

さらに、パッケージング後に搭載部材を除去する場合、パッケージ基板の厚さが150μmよりも小さいため、パッケージ構造全体の厚さが低減され、製品の小型化及び信頼性の要求を同時に満たすことができる。   Further, when the mounting member is removed after packaging, since the thickness of the package substrate is smaller than 150 μm, the thickness of the entire package structure is reduced, and the requirements for downsizing and reliability of the product can be satisfied at the same time.

上記のように、これらの実施形態は本発明の原理及び効果を例示的に説明するものに過ぎず、本発明は、これらによって限定されるものではない。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。   As described above, these embodiments are merely illustrative of the principles and effects of the present invention, and the present invention is not limited thereto. The present invention can be variously modified and changed by those skilled in the art without departing from the gist of the present invention, and such modifications and changes fall within the scope of the claims of the present invention. It is.

1、2 パッケージ基板
10、20 コア層
10a、20a 第1の表面
10b、20b 第2の表面
100、200 貫通孔
11a、21a 第1の金属層
11b、21b 第2の金属層
12 導電層
13a、23a 第1の回路層
13b、23b 第2の回路層
130a、230a 第1の電気接触パッド
130b、230b 第2の電気接触パッド
14、24 導電ビア
15a、25a 第1の絶縁保護層
15b、25b 第2の絶縁保護層
150a、250a 第1の開口
150b、250b 第2の開口
16a、26a 第1の表面処理層
16b、26b 第2の表面処理層
2a 基板本体
22 接着部材
27 搭載部材
270 接着層
28 結合部材
L、d、S 厚さ
h 残りの厚さ
1, 2 Package substrate 10, 20 Core layer 10a, 20a First surface 10b, 20b Second surface 100, 200 Through-hole 11a, 21a First metal layer 11b, 21b Second metal layer 12 Conductive layer 13a, 23a 1st circuit layer 13b, 23b 2nd circuit layer 130a, 230a 1st electrical contact pad 130b, 230b 2nd electrical contact pad 14, 24 Conductive via 15a, 25a 1st insulation protective layer 15b, 25b 1st Second insulating protective layer 150a, 250a First opening 150b, 250b Second opening 16a, 26a First surface treatment layer 16b, 26b Second surface treatment layer 2a Substrate body 22 Adhesive member 27 Mounting member 270 Adhesive layer 28 Coupling member L, d, S Thickness h Remaining thickness

Claims (5)

対向する第1の表面及び第2の表面を有し、前記第1及び第2の表面に第1の金属層及び第2の金属層をそれぞれ設け、前記第1の表面に前記第1の金属層を貫通する貫通孔を有し、前記第2の金属層が前記貫通孔に露出する、コア層を2つ用意する工程と、
前記第2の金属層を接着部材で結合することにより前記2つのコア層を接続する工程と、
前記コア層の前記第1の表面に、第1の電気接触パッドを有する第1の回路層を前記第1の金属層により形成するとともに、前記貫通孔に前記第1の回路層に電気的に接続されるように導電ビアを形成する工程と、
前記コア層の前記第1の表面及び前記第1の回路層に第1の絶縁保護層を形成するとともに前記第1の電気接触パッドを露出させることにより、前記第1の電気接触パッドの露出表面に第1の表面処理層を形成する工程と、
前記第1の絶縁保護層に搭載部材を接着層により結合する工程と、
前記接着部材を除去することにより、2つの基板本体を分離させる工程と、
前記2つの基板本体の前記搭載部材を結合部材により積層させることにより前記第2の金属層を露出させる工程と、
前記第2の金属層により第2の電気接触パッドを有する第2の回路層を形成するとともに、前記第2の回路層を前記導電ビアに電気的に接続させる工程と、
前記コア層の前記第2の表面及び前記第2の回路層に第2の絶縁保護層を形成するとともに前記第2の電気接触パッドを露出させることで、前記第2の電気接触パッドの露出表面に第2の表面処理層を形成することにより2つのパッケージ基板を形成する工程と、
前記結合部材を除去することにより前記2つのパッケージ基板を分離させる工程と、
を備えることを特徴とするパッケージ基板の製造方法。
The first and second surfaces are opposed to each other, the first metal layer and the second metal layer are provided on the first and second surfaces, respectively, and the first metal is provided on the first surface. Providing two core layers having a through-hole penetrating a layer and exposing the second metal layer to the through-hole;
Connecting the two core layers by bonding the second metal layer with an adhesive member;
A first circuit layer having a first electric contact pad is formed on the first surface of the core layer by the first metal layer, and the first circuit layer is electrically connected to the through hole. Forming conductive vias to be connected;
An exposed surface of the first electrical contact pad is formed by forming a first insulating protective layer on the first surface of the core layer and the first circuit layer and exposing the first electrical contact pad. Forming a first surface treatment layer on
Bonding a mounting member to the first insulating protective layer with an adhesive layer;
Separating the two substrate bodies by removing the adhesive member;
Exposing the second metal layer by laminating the mounting members of the two substrate bodies with a coupling member;
Forming a second circuit layer having a second electrical contact pad from the second metal layer and electrically connecting the second circuit layer to the conductive via;
An exposed surface of the second electrical contact pad is formed by forming a second insulating protective layer on the second surface of the core layer and the second circuit layer and exposing the second electrical contact pad. Forming two package substrates by forming a second surface treatment layer on the substrate;
Separating the two package substrates by removing the coupling member;
A method for manufacturing a package substrate, comprising:
前記結合部材は、接着バンプ又はペースト層であることを特徴とする請求項1に記載のパッケージ基板の製造方法。   The method of manufacturing a package substrate according to claim 1, wherein the coupling member is an adhesive bump or a paste layer. 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項1に記載のパッケージ基板の製造方法。   The method for manufacturing a package substrate according to claim 1, wherein the material of the adhesive layer is a super glue or a release agent. 対向する第1の表面及び第2の表面を有し、前記第1及び第2の表面に第1の金属層及び第2の金属層をそれぞれ設け、前記第1の表面に前記第1の金属層を貫通する貫通孔を有し、前記第2の金属層が前記貫通孔に露出する、コア層を2つ用意する工程と、
前記第2の金属層を接着部材で結合することにより前記2つのコア層を接続する工程と、
前記コア層の前記第1の表面に、第1の電気接触パッドを有する第1の回路層を前記第1の金属層により形成するとともに、前記貫通孔に前記第1の回路層に電気的に接続されるように導電ビアを形成する工程と、
前記コア層の前記第1の表面及び前記第1の回路層に第1の絶縁保護層を形成するとともに前記第1の電気接触パッドを露出させることにより、前記第1の電気接触パッドの露出表面に第1の表面処理層を形成する工程と、
前記第1の絶縁保護層に搭載部材を接着層により結合する工程と、
前記接着部材を除去することにより、2つの基板本体を分離させる工程と、
前記第2の金属層により第2の電気接触パッドを有する第2の回路層を形成するとともに、前記第2の回路層を前記導電ビアに電気的に接続させる工程と、
前記コア層の前記第2の表面及び前記第2の回路層に第2の絶縁保護層を形成するとともに前記第2の電気接触パッドを露出させることで、前記第2の電気接触パッドの露出表面に第2の表面処理層を形成する工程と、
を備えることを特徴とするパッケージ基板の製造方法。
The first and second surfaces are opposed to each other, the first metal layer and the second metal layer are provided on the first and second surfaces, respectively, and the first metal is provided on the first surface. Providing two core layers having a through-hole penetrating a layer and exposing the second metal layer to the through-hole;
Connecting the two core layers by bonding the second metal layer with an adhesive member;
A first circuit layer having a first electric contact pad is formed on the first surface of the core layer by the first metal layer, and the first circuit layer is electrically connected to the through hole. Forming conductive vias to be connected;
An exposed surface of the first electrical contact pad is formed by forming a first insulating protective layer on the first surface of the core layer and the first circuit layer and exposing the first electrical contact pad. Forming a first surface treatment layer on
Bonding a mounting member to the first insulating protective layer with an adhesive layer;
Separating the two substrate bodies by removing the adhesive member;
Forming a second circuit layer having a second electrical contact pad from the second metal layer and electrically connecting the second circuit layer to the conductive via;
An exposed surface of the second electrical contact pad is formed by forming a second insulating protective layer on the second surface of the core layer and the second circuit layer and exposing the second electrical contact pad. Forming a second surface treatment layer on
A method for manufacturing a package substrate, comprising:
前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項4に記載のパッケージ基板の製造方法。   The method for manufacturing a package substrate according to claim 4, wherein the material of the adhesive layer is a super glue or a release agent.
JP2011276005A 2011-12-16 2011-12-16 Manufacturing method of package substrate Expired - Fee Related JP5536748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011276005A JP5536748B2 (en) 2011-12-16 2011-12-16 Manufacturing method of package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011276005A JP5536748B2 (en) 2011-12-16 2011-12-16 Manufacturing method of package substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014053501A Division JP6000297B2 (en) 2014-03-17 2014-03-17 Package substrate

Publications (2)

Publication Number Publication Date
JP2013128000A JP2013128000A (en) 2013-06-27
JP5536748B2 true JP5536748B2 (en) 2014-07-02

Family

ID=48778387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011276005A Expired - Fee Related JP5536748B2 (en) 2011-12-16 2011-12-16 Manufacturing method of package substrate

Country Status (1)

Country Link
JP (1) JP5536748B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921124B2 (en) * 2002-04-30 2007-05-30 日本特殊陶業株式会社 Wiring board manufacturing method
JP5577760B2 (en) * 2009-03-09 2014-08-27 新光電気工業株式会社 Package substrate and method for manufacturing semiconductor device
TWI390692B (en) * 2009-06-23 2013-03-21 Unimicron Technology Corp Package substrate and base therefor and fabrication method thereof
JP5700241B2 (en) * 2009-11-09 2015-04-15 日立化成株式会社 Multilayer wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013128000A (en) 2013-06-27

Similar Documents

Publication Publication Date Title
US7830004B2 (en) Packaging with base layers comprising alloy 42
TWI325745B (en) Circuit board structure and fabrication method thereof
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US20080128865A1 (en) Carrier structure embedded with semiconductor chip and method for fabricating thereof
TWI493671B (en) Package substrate having holder and fabricating method thereof, package structure having holder and fabricating method thereof
CN105190883A (en) Package-on-package structure with reduced height
JP2014123725A (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP2011071315A (en) Wiring board and method of manufacturing the same
JP2013138115A (en) Packaging substrate having support, method of fabricating the same, package structure having support, and method of fabricating the same
JP2015228480A (en) Package substrate, package, lamination package, and method of manufacturing package substrate
KR101167429B1 (en) Method for manufacturing the semiconductor package
KR101043328B1 (en) Electro device embedded printed circuit board and manufacturing method thereof
US9485863B2 (en) Carrier and method for fabricating coreless packaging substrate
US8628636B2 (en) Method of manufacturing a package substrate
US8059422B2 (en) Thermally enhanced package structure
JP5536748B2 (en) Manufacturing method of package substrate
JP6000297B2 (en) Package substrate
JP5346388B2 (en) Package substrate manufacturing method
US9084341B2 (en) Fabrication method of packaging substrate
TW201442181A (en) Chip package substrate and method for manufacturing same
TWI520276B (en) Package substrate and fabricating method thereof
KR101299140B1 (en) Method of manufacturing a package substrate
KR101378311B1 (en) Packaging substrate and fabrication method therof
TWI297586B (en) Multilayer circuit board with stack vias and manufacturing method thereof
KR102117481B1 (en) Printed circuit board and manufacturing method of the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140424

R150 Certificate of patent or registration of utility model

Ref document number: 5536748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees