JP5528358B2 - 広帯域信号処理の方法、システムおよび装置 - Google Patents

Description

関連出願

本願は、2007年3月10日付で出願された米国特許仮出願番号第61/068,720号および61/068,802号の利益を主張するものであり、上記出願の全教示は参照により本明細書に引用したものとする。

信号帯域幅およびデータ転送速度が大きくなってきていることより、広帯域信号に関連する課題を解決するための新たな信号処理技術の発展が促進されてきた。また、信号帯域幅が大きくなることで、異種環境における超広帯域（ＵＷＢ（ultrawideband））技術に基づいた能動的無線周波数（ＲＦ）識別（ＩＤ）を含む、新たな用途も可能になってきている。さらに、信号帯域幅が大きくなることで、測距精度が高まり、レーダおよび画像処理などの用途に対しては、広帯域技術を特に魅力的にしている。

残念なことに、クロック速度、スイッチ動作、熱放散についての本質的なスケーリング限界（倍率変更の根本的な限界）、および故障回復の難しさがあるため、デジタル論理は広帯域信号処理に不適切である。例えば、今日のＤＳＰ（デジタル信号プロセッサ）技術は、高解像度ＴＶ、ソフトウェア無線、コグニティブ無線、４Ｇハンドヘルドサービス、ホワイトスペース（未使用帯域の利用）、ＵＷＢ使用のサービス、実時間のＧＨｚ／ＴＨｚ医療画像化などの新しい用途に必要な広帯域信号を処理することができない。速度と帯域幅の処理能力の増大に対する必要性にも増して、電力消費の低減方法も、多くの信号処理用途で大きな魅力と有用性を有する。例えば、モバイル機器では電力消費がかなり重視される。高速ＤＳＰは、携帯電話およびＰＤＡのバッテリーの消費を増やして寿命の消耗を早めている。

広帯域用途（アプリケーション）に対しては、ナイキスト速度が広範囲のＧｓｐｓ（ギガサンプル毎秒）内であるため、比較的簡単な信号処理のみが実行され、高度パイプラインおよび並列処理アーキテクチャを必要とすることが多い。ＤＳＰ技術は、これから先、これらの用途に必要な能力に到達しそうにない。その理由は、ＣＭＯＳを使用するデジタル信号処理構造の限界がムーアの法則に従って拡大していないからである。実際、ディープサブミクロンのＣＭＯＳゲートは、分子レベルで測定される幅を有する。これは、トランジスタ寸法（およびスイッチング速度）が本質的な限界に近づいていることを示している。言い換えると、トランジスタ寸法に反比例するトランジスタのスイッチング速度がこれ以上速くならないので、ＤＳＰ技術の帯域幅処理能力を向上させる余地がほとんどない。

同様に、アナログ論理にもその限界がある。アナログ回路は、完全な独立ブロックで形成されてはいないため、アナログ論理のうち１つのブロックを変更すると、回路内の他の全てのブロックを変更しなければならない。さらに、プロセス技術の進歩が極めて速いため、アプリケーション特有の設計が、製造前に、時代遅れになることが多い。さらに、アナログ回路は、完全に再構成可能なわけでも、完全にプログラム可能なわけでもない。

本発明の実施形態は、広帯域入力に対して並列に作用するように構成されたｍ次状態可変フィルタおよびｎ次状態可変フィルタ（但し、ｍおよびｎは、正の整数値）と、ｍ次およびｎ次状態可変フィルタからの出力を結合して（組み合わせて）、処理済み出力を生成するように構成された加算器とを用いて、広帯域信号を処理する方法および装置を含む。いくつかの実施形態では、ｍとｎは等しくてもよい。他の実施形態では、ｍは１に等しく、ｎは２に等しくてもよい。様々な実施形態では、複数のｍ次フィルタ、複数のｎ次フィルタ、または複数のｍ次およびｎ次フィルタの組み合わせが含まれてもよい。

さらなる実施形態では、処理済み出力をデジタル化するように構成されたアナログ−デジタル変換器（ＡＤＣ）と、デジタル化された処理済み出力に基づいて、ｍ次およびｎ次状態可変フィルタを制御するように構成されたデジタル信号プロセッサ（ＤＳＰ）とを含んでもよい。ＤＳＰは、タップ重み、フラクショナル利得（fractional gain）、極、留数および可変利得を含むフィルタパラメータを変更することによって、フィルタの中心周波数、フィルタの通過帯域形状およびフィルタの通過帯域幅を変えてもよい。例えば、ＤＳＰは、積分器および他のフィルタ構成部品の非理想性（理想通りでない特性）を補償するために状態可変フィルタを調整してもよい。

さらなる実施形態は、留数ブロック、加算器、積分器、可変利得ブロックおよび極ブロックを備えた１次状態可変フィルタを含む。前記留数ブロックは、広帯域入力の留数を加算器に提供するように構成されてもよい。前記加算器は、留数ブロックからの留数を極ブロックからの極と結合する（組み合わせる）。前記積分器は、加算器からの結合信号を積分し、その積分済み信号を可変利得ブロックに送る。次に、可変利得ブロックは、積分済み信号を増幅して、フィルタ処理済み出力を提供する。極ブロックは、フィルタ処理済み出力の極を加算器に提供して、フィードバックループを閉じる。フィルタの中心周波数は、可変利得ブロックの利得を変更することによって制御されることができる。

さらなる実施形態は、２つの積分／利得段階を備えた、２次状態可変フィルタを含む。これら２次状態可変フィルタは、可変利得ブロックに動作可能に結合された積分器を有する。第１の加算器が、広帯域入力に基づいた結合信号を第１の積分／利得段階に送り、第１の積分／利得段階は、次に、第２の積分／利得段階に入力を供給して、出力信号を提供する。例示的な２次状態可変フィルタは、フラクショナル利得ブロックおよび追加の加算器を含んでもよい。第１および第２の可変利得ブロックの利得を変更することによって、この実施形態の２次状態可変フィルタの中心周波数が変化する。

さらに別の実施形態は、フィルタ処理済み信号の極を広帯域入力に結合して（組み合わせて）結合信号を提供し、その結合信号を積分して積分済み信号を提供し、その積分済み信号を利得Ｇで増幅して（その場合、フィルタの中心周波数がこの利得Ｇによって拡大縮小（倍率変更）される）、フィルタ処理済み信号を提供することによって、広帯域信号をフィルタ処理する方法を含む。

方法はまた、入力、出力および中間信号の留数および極を決定することを含んでもよい。さらに、方法は、フィルタ処理済み信号を積分して別の積分済み信号を提供することと、その他の積分済み信号を増幅して、別のフィルタ処理済み信号を提供することと、結合信号を積分する前に、その他の積分済み信号を結合信号と結合することと、その他のフィルタ処理済み信号を差信号に加えて出力を提供することとを含んでもよい。特定の方法はまた、差信号を積分する際に、有限積分の帯域幅または有限積分の利得などの非理想性を補償するために、極、留数または利得を調節することを含んでもよい。

利得Ｇを変更すると、これに対応してフィルタ処理済み信号の中心周波数が変化する。フィルタの中心周波数は、利得Ｇを変更することによって周波数帯域全体にわたって掃引されてもよく、伝達される信号は、利得／フィルタ中心周波数の関数として測定されてもよい。この方法は、干渉信号を検出するのに用いられてもよい。干渉信号が検出された後は、利得および他のフィルタパラメータを調節することによって、干渉信号を除去することができる。

他の方法は、フィルタ処理済み信号を局所発振器と混合（ミキシング）して中間周波（ＩＦ）信号を生成することを含む。中間周波信号の調整（チューニング）は、利得Ｇを調節することによってなされてもよい。特定の実施形態は、トレーニング信号を処理し、次に、処理済みトレーニング信号の測定に基づいて等化係数を決定することを含む。利得Ｇを含むフィルタパラメータは、フィルタ処理済み信号を等化するために等化係数に基づいて調整されてもよい。

代わりに、信号は、タップ付遅延ライン構成で配置された直列接続のフィルタを通して縦続接続（カスケード接続）で伝送されてもよい。その場合、フィルタの利得、極および留数は、所望の遅延性能を達成するように調節される。各フィルタからの出力の大きさは、調節可能なタップ重みによって拡大縮小（倍率変更）されてもよい。各フィルタからの拡大縮小された出力を結合する（組み合わせる）ことによって、適切に選択されたタップ重みおよび入力を条件として、入力信号の相関または等化が提供される。

実施形態はまた、アンテナを介して超広帯域（ＵＷＢ）信号を受信するように構成されたトランシーバを含む。スペクトル分析器が、ＵＷＢ信号の特性決定を行う（特徴を提供する）。この特性を用いて、検出される干渉をゼロにするように、再構成可能な帯域阻止フィルタを設定してもよい。帯域阻止フィルタの利得を変更することによって、帯域阻止フィルタの中心周波数を調整する。

代替的な実施形態は、直列に配置された複数の状態可変フィルタ遅延要素を備えたタップ付遅延ラインを含む。各要素は、広帯域入力に対して並列に作用するように構成されたｎ次状態可変フィルタおよびｍ次状態可変フィルタと、ｎ次およびｍ次状態可変フィルタからの出力を加算するように構成された加算器とを含む。

以上のことは、添付図面に示されているような、本発明の例示的な実施形態についての以下のより詳細な説明から明らかとなるであろう。なお、同一の参照符号は、異なる図面であっても同一の構成要素を指している。図面は、必ずしも縮尺通りではなく、本発明の実施形態を説明することに重点が置かれている。

１次状態可変フィルタのブロック図である。 ２次状態可変フィルタの制御器正準形のブロック図である。 ２次状態可変フィルタの観測器正準形のブロック図である。 本発明の原理に基づいた信号のフィルタ処理を示したフローチャートである。 図１〜３の状態可変フィルタでの使用に適した積分器の回路図である。 理想形または非理想形の積分器の周波数応答のプロット図である。 フィルタの極に対する積分器の非理想性の効果のプロット図である。 並列の状態可変フィルタを採用している広帯域信号プロセッサのブロック図である。 並列の１次および２次状態可変フィルタ群を採用している広帯域信号プロセッサのブロック図である。 ストロボ信号処理が可能な広帯域信号プロセッサのブロック図である。 干渉検出フィルタのブロック図である。 図９Ａの干渉検出フィルタを用いたスペクトル分析を図示したプロット図である。 干渉除去フィルタのブロック図である。 図１０Ａの干渉除去フィルタを用いたノッチフィルタ処理を示したプロット図である。 本発明の原理に基づく干渉検出および除去を示したフローチャートである。 帯域阻止フィルタおよびスペクトル分析器を採用しているトランシーバのブロック図である。 アジャイルフィルタ群を採用しているソフトウェア無線のブロック図である。 ２次状態可変フィルタを採用しているタップ付遅延ラインのブロック図である。 図１４のタップ付遅延ラインに基づいた相関器を採用している無線受信機のブロック図である。 本発明の原理に基づくチャネル等化を示したフローチャートである。

本発明の例示的な実施形態を以下に説明する。

広い周波数帯域（例えば、３．７〜１０．０ＧＨｚ）にわたって細かく信号エネルギを分散する広帯域および超広帯域（ＵＷＢ）の通信システムが、多くの無線用途に有効であることは明らかである。広帯域通信の特質の多く（極限環境で作動する低電力システムにおいても、高精度の測距、材料透過、重畳（オーバーレイ）、および多重路フェージングに対する堅牢性）は、無線周波数識別（ＲＦＩＤ）のような、難易度の高い軍用および商用用途に立ち向かう重大な課題に、まさに対処している。さらに、ベースバンドで作動する広帯域システムは、受信機においてダウンコンバートを必要とせず、必要とされる受信機を単純化している。

重畳要求を満たすために、極めて広い周波数帯域にわたってエネルギが細かく分散した広帯域システムの設計に関する課題は、通信システムの設計者には容易に明らかになる。具体的には、設計者は、一般に、オールデジタル（全帯域をデジタルにする）受信機、部分的または完全なレーキ（rake）受信機用のアナログ相関器、および基準送信受信機（transmitted reference receiver）の中から、極限の帯域幅（現在は７ＧＨｚだが将来的により広くなる可能性がある）に倍率変更可能な受信機の設計を選択する。

アナログ−デジタル（Ａ／Ｄ）変換は、オールデジタル受信機の帯域幅およびダイナミックレンジ（分解能）を制限する。現在では、ベースバンドのＵＷＢ信号を適切にサンプリング可能な高忠実度のＡ／Ｄ変換器は、複雑すぎて、特にＲＦＩＤ用途に対してはかなりの電力を消費する。代替的なオールデジタルシステムは、低分解能のＡ／Ｄ変換器に依存しているが、良好に機能しない。アナログ相関器については、帯域幅が広くなるにつれて、効率的なエネルギ受信（エネルギ捕獲）に対するレーキフィンガの数が増えるため、チャネル推定の回路が複雑になり困難性も増す。基準送信受信機は、低速ないし中速度のデータ転送速度動作には好適であるが、これら動作は、ＵＷＢ用途の受信機では広帯域幅の遅延ラインを必要とする。

ここで、本発明者らは、デジタル信号処理を強化し、このようなシステムの帯域幅処理能力を大幅に改善する、広帯域信号処理（ＷｉＳＰ）を開示する。この開示されたＷｉＳＰシステムおよび技術は、アナログ領域においてデジタル機能を実行して拡張することによって広帯域信号のための汎用的な信号処理を提供する。開示された本発明の実施形態は、いかなる所望のインパルス応答または伝達関数でも、区別できる程度の精度で実現するために、状態可変を使用したアーキテクチャを採用している。中心周波数を含む全てのフィルタパラメータは、低データ転送速度で動作するアルゴリズム、広帯域デジタル信号プロセッサ（ＤＳＰ）、または、制御経路において動作する他の適切な制御要素を用いて制御および最適化できる。広帯域信号プロセッサは、帯域幅が１０ＧＨｚを超える信号を含む、広帯域信号の処理を可能にするために、サブミクロンの相補型金属酸化物半導体（ＣＭＯＳ）構造で実現される。

開示されたＷｉＳＰシステムおよび装置の実施形態には、広帯域フィルタ、アジャイルフィルタ、適応フィルタ、等化器、直接中間周波（ＩＦ）送信機（direct intermediate-frequency transmitter）、ならびに単側波帯変調器および復調器として、またはこれらの内部において用いられる、動的および再構成可能なフィルタが含まれる。本発明の原理に従って作成されたフィルタ、プロセッサ、等化器およびタップ付遅延ラインは、能動的ＲＦＩＤ、レーダ、画像処理、ソフトウェア無線、コグニティブ無線、ベースバンドプロセッサ、計測器および無線高解像度マルチメディアインタフェーシングを含むがこれらに限定されるわけではない多種多様な用途で用いられてもよい。構成部品および用途に関するこれらのリストは、全てを網羅したものではなく、むしろ、本発明の原理に基づいて製造または使用に適した構成部品および用途の代表例である。

［アナログ信号処理用のフィルタ］
典型的な信号処理システムは２平面上で動作する。信号平面（Ｓ平面）では、信号は、フィルタおよび他の処理操作を用いて操作される。制御平面（Ｃ平面）では、信号処理動作が供給されて操作される。例えば、適応等化システムでは、信号は、トランスバーサルフィルタを通過するが、フィルタの係数は、Ｃ平面によって制御される。今日では、これらの両方の機能はＤＳＰによって実行される。デジタル信号処理の根底にある数学的基礎は、Ｓ平面理論、すなわち、サンプリング定理によって左右されるナイキストサンプリング速度における、またはそれを上回る、同期サンプリングに基づいている。言うまでもないが、このような機能を実行するシステムは、ＤＳＰ、Ａ／Ｄおよびデジタル−アナログ（Ｄ／Ａ）技術の利用に依存している。

ここで開示される実施形態では、Ｓ平面は、１０＋ ＧＨｚの帯域幅を維持しながら、高度なアナログ信号処理（信号経路が全てアナログ）にかけられる。しかし、Ｃ平面は、従来のＡ／Ｄ、Ｄ／ＡおよびＤＳＰアーキテクチャで実現される。本明細書で開示された実施形態は、これらのハイブリッドシステムに起因する少ないゲート数およびブロックアーキテクチャゆえに、今日の標準に比べて極めて低い電力消費となる。

フィルタは、アナログ信号プロセッサ用の組立ブロック構成部品である。これらフィルタは、周波数に対する信号の増幅および／または位相の特性を変更するため、Ｓ平面における信号処理が可能になる。フィルタは、特定の周波数範囲内の信号を通し、他の範囲内の信号を除去するために用いられる。帯域フィルタは、所与の帯域内にある周波数のみを通す。一方、ノッチフィルタまたは帯域阻止フィルタは、特定の周波数を除去するが、その他の全ての周波数を乱すことなく通過させる。低域フィルタはカットオフ周波数よりも高い周波数を除去し、高域フィルタはカットオフ周波数よりも低い周波数を除去する。全域通過フィルタは、信号を減衰させずに、入力信号を位相シフトさせる。

フィルタの周波数応答は伝達関数によって数学的に表すことができ、この伝達関数は、フィルタの出力信号と入力信号のラプラス変換の比である。理想的なフィルタは、矩形状の伝達関数、すなわち、通過帯域と阻止帯域との間における無限に急峻な境界と、通過帯域における一定の利得とを伴う伝達関数を有する。さらに、理想的なフィルタは、信号に位相ひずみを導入することを避けるために、線形位相応答を有する。実際のフィルタは、理想的な応答を単に近似するものである。

フィルタの次数は、フィルタの伝達関数の多項式展開の次数に等しい。従来のＲＦシステムでは、高次のフィルタが、低次のフィルタを縦列（カスケード）接続（すなわち、直列接続）することによって構成されている。例えば、１次フィルタの出力を２次フィルタの入力に接続することによって、３次フィルタが構成されることができる。高次のフィルタは、典型的には、低次のフィルタに比べて通過帯域性能が改善されており、ロールオフ（阻止帯域における減衰）をより高速に行う。

［フィルタの設計、実現および動作］
通常、フィルタを設計する場合、その目的は、特定の伝達関数またはインパルス応答を実現することである。有理関数による伝達関数は、以下の式になる。

なお、ｓ＝ｊωであり、単位はｒａｄ・Ｈｚである。分子の解は、フィルタの零点であり、分母の解はフィルタの極である。この式では部分分数展開がなされ、次に逆ラプラス変換され、時間的関数を複素正弦波の総和として表わすことができる。

この近似は、総和に追加の項を加えることによって、任意の精度の正確さを得ることができる。

式（２）におけるように、複素正弦波の総和の形式のインパルス応答の式を展開するために、パデ近似、プロニー法または任意の他の適切な方法を採用して、ｙ_mn（ｔ）のＲ_iおよびｐ_iの値を決定することができる。ｙ_mn（ｔ）が分かると、状態可変技法を用いることができる。式（３）で表されるシステムは、式（２）からのｙ_mn（ｔ）と同一形式の解、ｙ（ｔ）を有する。

プロニー法またはパデ近似を適用することによって、Ｒ_iおよびｐ_iの値の一覧表が得られる。これらの値のうちいくつかは実数であり、いくつかは複素数である。複素極／留数のペアは、共役複素数のペアとして表され、以下のように組み合わされることができる。

但し、全てのフィルタ係数（ａおよびｂ）は実数である。これらの共役ペアは、以下に詳細に説明する、２次の制御器正準形および観測器正準形を用いてもたらされる。

図１は、式（２）および（３）に対する実数解を実現するために用いられる１次状態可変フィルタ１００を示している。１次状態可変フィルタ１００は、広帯域入力ｕ（ｔ）に作用して、フィルタ処理済み出力ｘ₁（ｔ）を生成する。留数ブロック１４０がその入力の留数Ｒ_iを決定し、この留数はフィルタ処理済み出力の極ｐ_ｉと組み合わせる加算器１１０に送出される。加算器１１０は、留数と極の加算結果を積分器１２０に送る。従来の１次状態可変フィルタとは異なり、この１次状態可変フィルタ１００は、積分器１２０の出力に作用する可変利得ブロック１３０を含む。可変利得ブロック１３０は、その利得設定Ｇに従って、積分済み信号を増幅または減衰して、フィルタ処理済み出力を生成する。可変利得ブロック１３０に結合された極ブロック１５０が、フィルタ処理済み出力の極ｐ_iを生成し、これが、加算器１１０にフィードバックされる。極ブロック１５０と留数ブロック１４０のパラメータを変更することによって（すなわち、フィルタのタップ重みを変えることによって）、フィルタの中心周波数および通過帯域幅を含むフィルタの伝達特性を変化させる。

図１の１次状態可変フィルタ１００を再検討すると、可変利得ブロック１３０の効果が極めて興味深いことがわかる。可変利得ブロック１３０は、積分器１２０が前段に存在する場合には、信号を増幅するのではなく、周波数スケールとして機能する（これは、ラプラス領域における１／ｓに等しい）。可変利得ブロック１３０は、フィルタ伝達関数Ｔ（ｓ）をＴ（ｓ／Ｇ）に変換する。但し、Ｇは、可変利得ブロック１３０の利得である。ｓ＝ｊω＝ｊ２πｆであるため、１／Ｇによってｓを拡大または縮小（倍率変更）することによって、係数ＧでＴ（ｓ）の周波数が効果的に拡大または縮小される。Ｇを変えることで、フィルタの通過帯域の中心周波数をＵＷＢ帯域全体にわたって調整できる。

図２および図３は、それぞれ、式（２）および（３）に対して２次の解を具現化する、制御器正準形および観測器正準形における２次状態可変フィルタ２００および３００を示す。これら２つの正準形は、数学的には等価であるが、観測器形３００は、追加の加算器を必要とし、異なる構成の入力および出力を有する。図１の１次状態可変フィルタ１００と同様に、２次フィルタ２００、３００は、フィルタの通過帯域の中心周波数を変化させる可変利得ブロックを含む。２次フィルタ２００、３００はまた、式（４）の伝達関数の係数（すなわち、ａ₀，ａ₁，ａ₂，ｂ₀，ｂ₁およびｂ₂）を表す、タップ重みまたはフラクショナル利得（部分利得（fractional gain））ブロックも有する。可変利得ブロックと同様に、フラクショナル利得ブロックは、対応する係数に従って信号を減衰または増幅する。典型的には、可変利得ブロックとフラクショナル利得ブロックは、−１以上１以下の正規範囲内の値に信号を増加または減少させる。

図２の制御器２次状態可変フィルタ２００は、広帯域入力ｕ（ｔ）に作用して、フィルタ処理済み出力ｘ₂（ｔ）を生成する。加算器２１０が広帯域入力をフラクショナル利得ブロック２４０、２４１からの出力と結合する。加算器２１０は、広帯域入力とフラクショナル利得ブロックの２つの出力との差を第３のフラクショナル利得ブロック２４２に渡す。この第３のフラクショナル利得ブロック２４２は、加算器の出力を１／ａ₂倍する。フラクショナル利得ブロック２４２は、この倍率変更された加算器の出力を積分器２２０とフラクショナル利得ブロック２５２に送る。フラクショナル利得ブロック２５２では、倍率変更された加算器の出力をｂ₂倍する。

積分器２２０は、倍率変更された信号を積分して、その積分済み信号を可変利得ブロック２３０に送る。可変利得ブロック２３０は、その利得設定Ｇ₁に従って、渡された信号周波数を調整する。可変利得ブロック２３０の出力が、第２の積分器２２１とフラクショナル利得ブロック２４１、２５１とに送られる。フラクショナル利得ブロック２４１は可変利得ブロック２３０からの出力をａ₁倍し、フラクショナル利得ブロック２５１は可変利得ブロック２３０からの出力をｂ₁倍する。第２の積分器２２１が信号を再度積分して、その結果である第２の積分済み信号を可変利得ブロック２３１に送る。可変利得ブロック２３１の出力はフラクショナル利得ブロック２４０、２５０に送られ、フラクショナル利得ブロック２４０は可変利得ブロック２３１からの出力をａ₀倍し、フラクショナル利得ブロック２５０は可変利得ブロック２３１からの出力をｂ₀倍する。加算器２１１がフラクショナル利得ブロック２５０，２５１および２５２の出力を結合して、フィルタ処理済み出力を提供する。

図３の観測器２次状態可変フィルタ３００は、図２のフィルタ２００とほぼ同一の方法で、広帯域入力ｕ（ｔ）に作用して、フィルタ処理済み出力ｘ₂（ｔ）を生成する。しかし、ここでは、フラクショナル利得ブロック３５０、３５１、３５２が、それぞれ、広帯域入力をｂ₀、ｂ₁およびｂ₂倍し、これら倍率変更後の出力を、それぞれ加算器３１０、３１１、３１２に送る。加算器３１０は、フラクショナル利得ブロック３４０からの倍率変更された出力を、フラクショナル利得ブロック３５０の出力と結合して（３５０の出力から差し引いて）、結合信号を提供する。

積分器３２０は、加算器３１０からの信号を積分して、その積分器３２０からの積分済み信号を可変利得ブロック３３０に送る。可変利得ブロック３３０は、その利得設定に従って、渡された信号周波数を調整する。第２の加算器３１１が、可変利得ブロック３３０の出力を、フラクショナル利得ブロック３４１、３５１からの出力と結合して、第２の結合出力を提供する。

第２の積分器３２１が、第２の結合出力（第２の加算器３１１からの出力）を積分して、その第２の積分器３２１からの第２の積分済み信号を第２の可変利得ブロック３３１に送る。第３の加算器３１２が、第２の可変利得ブロックの出力をフラクショナル利得ブロック３５２の出力と結合して、第３の結合信号を提供する。フラクショナル利得ブロック３４２が第３の結合信号を１／ａ₂倍して、フィルタ処理済み出力を提供する。フィルタ処理済み出力は、フラクショナル利得ブロック３４０、３４１に送られ、フラクショナル利得ブロック３４０はフィルタ処理済み出力をａ₀倍し、フラクショナル利得ブロック３４１はフィルタ処理済み出力をａ₁倍する。

図１〜３の１次および２次の状態可変フィルタは、追加の積分器および可変利得ブロックを適宜組み合わせまたは除去することによって、任意の次数に一般化できる。ｎ次状態可変フィルタが、可変利得ブロックをｎ個の積分器の各出力に結合することによって構成されることができる。高次状態可変フィルタは、また、フィルタ全体の様々な箇所において、信号を倍率変更および結合するように構成された追加の関数ゲインブロックおよび加算器を有してもよい。関数ゲインブロックの倍率変更係数を０または１に設定する（フィルタの構成に応じて設定する）ことによって、関数ゲインブロックのフィルタ動作への影響が効果的に抑制される。

図４は、本発明の原理に従った基本的な信号フィルタ動作４００を示したフローチャートである。最初に、広帯域入力４０２が極４１８と結合されて（４０４）、結合信号４０６を生成する。ここで、極４１８は、信号フィルタリング４００を通して得られるフィルタ処理済み信号４１６から決定されるものである。高次のフィルタリングの場合、極４１８は、フィルタ処理済み信号４１６をフラクショナル利得係数によって倍率変更することによって得られてもよい。結合信号４０６は積分されて（４０８）、積分済み信号４１０を生成し、積分済み信号４１０は、可変利得４１４によって増幅されて（４１２）、フィルタ処理済み信号４１６を生成する。可変利得４１４を変更することで、フィルタ処理済み信号４１６の中心周波数が移動する。

［状態可変フィルタ用の積分器］
図５Ａは、図１〜３の状態可変フィルタでの使用に適した、トランスコンダクタを使用している積分器５００を示す。（当然ながら、図１〜３の状態可変フィルタは、図５Ａの積分器５００以外の他の適切な積分器を用いてもよい。）積分器は、第１および第２の電源端子５２０、５２２の間に直列に接続された４つの金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）５１０，５１１，５１２および５１３を有する。特定の実施形態では、ＭＯＳＦＥＴ５１０，５１１，５１２および５１３は、６５ｎｍの相補型金属酸化物半導体（ＣＭＯＳ）プロセスを用いて製造されている。ｐチャネルのエンハンスメントモードＭＯＳＦＥＴ５１０のソースがｐチャネルのエンハンスメントモードＭＯＳＦＥＴ５１１の第１の電源端子に接続され、同ＭＯＳＦＥＴ５１０のドレインが同ＭＯＳＦＥＴ５１１のソースに接続されている。図５Ａに示すように、ＭＯＳＦＥＴ５１０のゲートには１．３５Ｖのバイアスが掛けられ、ＭＯＳＦＥＴ５１１のゲートには０．９Ｖのバイアスが掛けられている。

ＭＯＳＦＥＴ５１１のドレインは出力ノード５４１に接続されている。出力は、接地のキャパシタ５３１を用いてフィルタリングされてもよい。ＭＯＳＦＥＴ５１１のドレインはまた、ｎチャネルのエンハンスメントモードＭＯＳＦＥＴ５１２のソースに接続され、このエンハンスメントモードＭＯＳＦＥＴ５１２のドレインは、ｎチャネルのエンハンスメントモードＭＯＳＦＥＴ５１３のソースに電気的に接続されている。ＭＯＳＦＥＴ５１２のゲートには０．９Ｖのバイアスが掛けられているのに対して、ＭＯＳＦＥＴ５１３のゲートは、キャパシタ５３０から構成された高域フィルタと、０．４５Ｖ電位に接続された抵抗器５５０とを介して入力ノード５４０に接続されている。ＭＯＳＦＥＴ５１３のドレインは接地されている。

図５Ｂは、実際の（すなわち、非理想的な）積分器に対する周波数応答のプロット図である。理想的な積分器は、例えば、図５Ｂの２０ｄＢ／デケード応答のような角部のない直線的な周波数応答を有する。しかし、実際の積分器は、完全な直線ではない周波数応答を有する。図５Ｂに示すように、周波数応答は、第１の極ω_a以下の周波数では一定である。第２の極ω_b以上の周波数では、応答は、−２０ｄＢ／デケード応答から−４０ｄＢ／デケード応答に移る。このような有限の帯域幅と有限の利得効果は、フィルタ性能を低下させる。

図５Ｃは、９次フィルタの性能に関する、実際の（すなわち非理想的な）積分器の有限利得および有限帯域幅の効果についてのプロット図である。非理想的な状態においては、フィルタの極は、実軸に沿って線Ｒｅ（ｓ）＝−（ω_a＋ω_b）／２のまわりに（線Ｒｅを中心として）対称的に分布している。但し、ω_aおよびω_bは、フィルタ伝達関数の解である。有限帯域幅の効果によって、疑似極５０２が現れる。疑似極５０２は、所望の応答特性を劣化させる疑似時間信号を生成する。しかし、疑似極が所望の極から遠い場合は、疑似時間信号は十分に小さく、無視できる。

有限利得効果によって、所望の極５０４が周波数の異なる位置５０６に移動する。実際の極５０４が元々の所望の極位置５０６と一致するように、所望の極位置５０４をＲｅ（ｓ）軸に沿って右に移動させるためにフィルタのフラクショナル利得係数を調整することによって、このような有限利得効果が軽減される。言い換えると、実際の極５０４がｓ＝−１．５にあり、所望の極５０６がｓ＝−１にある場合には、所望の極をｓ＝−０．５にシフトさせることにより、実際の極位置が−１にずれて、非理想性を補正する。

［状態可変フィルタを用いた広帯域処理］
上述の状態可変フィルタは縦列接続でき、これらの出力が、式（２）における、伝達関数Ｔ_mn（ｓ）、すなわちｙ_mn（ｔ）を実現するために合計される。例示のアーキテクチャでは、フィルタは、加算器、積分器、可変利得ブロック、および関数ゲインブロックを含む単位ブロックに分けられる。反復型のアーキテクチャでは、いくつかの単位ブロックを用いてＣＭＯＳチップを効果的に形成することができ、これら単位ブロックの係数を設定（プログラム）することにより、任意の有理関数を実現するか、または任意のインパルス応答に近似することができる。

図６は、例えば、ｍ次状態可変フィルタ６１０およびｎ次状態可変フィルタ６２０を有する広帯域信号プロセッサ６００を示しており、これらフィルタ６１０，６２０は、広帯域入力ｕ（ｔ）に並列に作用する。加算器６３０は、フィルタ６１０からの出力ｘ_m（ｔ）とフィルタ６２０からの出力ｘ_n（ｔ）を結合して、処理済み出力ｙ_mn（ｔ）を生成する。全体のフィルタ次数ｎ＋ｍは、個々のフィルタ６１０、６２０の次数の合計である。但し、ｎおよびｍは任意の正の整数である。個々のフィルタ６１０、６２０は、実施形態に応じて、同一次数であっても異なる次数であってもよい。さらに、プロセッサ６００の伝達関数は、個々のフィルタ６１０、６２０のタップ重み（tap weight）またはフラクショナル利得（部分利得（fractional gain））を調整することによって調節できる。

代替的な広帯域信号プロセッサは、同一入力に並列に作用するより多数のフィルタを有する。これらの追加のフィルタは、共通の加算器（例えば、加算器６３０）に結合されて、処理済み出力を提供する。状態可変フィルタを３個以上用いた実施形態では、全体のフィルタ次数は、個々のフィルタ次数の次数合計である。

図７は、１次状態可変フィルタ７１０−１〜７１０−ｋの群と、２次状態可変フィルタ７２０−１〜７２０−ｌの群を適切に有する代替的な広帯域信号プロセッサ７００を示す。これらフィルタ７１０−１〜７１０−ｋおよび７２０−１〜７２０−ｌは、図１〜３のフィルタと同一であってもよい。フィルタ７１０、７２０は、広帯域入力ｕ（ｔ）に並列に作用して、個々の出力ｘ₁₁（ｔ）〜ｘ_1k（ｔ）およびｘ₂₁（ｔ）〜ｘ_2l（ｔ）をそれぞれ生成する。これら出力ｘ₁₁（ｔ）〜ｘ_1k（ｔ）およびｘ₂₁（ｔ）〜ｘ_2l（ｔ）は、加算器７３０によって結合されて、処理済み出力ｙ（ｔ）を生成する。ＡＤＣ（アナログ−デジタル変換器）７３２は、処理済み出力をデジタル化し、その結果のデジタル信号をＤＳＰ（デジタル信号プロセッサ）７３４に送る。ＤＳＰ７３４は、実現されるプロセッサ機能に応じて、フィルタ７１０、７２０の可変利得ブロックとフラクショナル利得ブロックの利得係数を調節する。

例えば、スペクトル分析を実行するように構成されたプロセッサ７００は、可変利得ブロックのスケーリング利得係数（倍率変更される利得係数）を−１から１に傾斜状に増加させる（のこぎり波状に増加させる）ために、ＤＳＰ７３４を用いてフィルタの中心周波数を掃引してもよい。可変利得ブロックおよびフラクショナル利得ブロックの利得係数を再設定（再プログラミング）すると、フィルタの極および留数が変化し、各フィルタ７１０−１〜７１０−ｋおよび７２０−１〜７２０−ｌの通過帯域幅、通過帯域形状および通過帯域の中心周波数が変化する。ＤＳＰ７３４によって、これらの調節は動的かつ適応的に実行されることができ、アジャイルフィルタリング、適応フィルタリングおよび他の同様の信号処理タスクを実行することができる。さらに、個々のフィルタは、可変利得ブロックおよびフラクショナル利得ブロックの係数を変更することによって完全にオフ（無効（turn off））されることができる。

図８は、ストロボ計測および制御を可能にする別の代替的な広帯域信号プロセッサ８００を示す。プロセッサ８００は、広帯域信号ｕ（ｔ）に並列に作用する１０×（１０倍）フィルタブロック８０１と１×（１倍）フィルタブロック８０２とを有する。各ブロック８０１、８０２は、処理済み出力を提供する加算器に並列に結合された１次フィルタおよび２次フィルタを有する。１０×フィルタブロック８０１では、１次フィルタ８１０および２次フィルタ８２０は、−１〜１の範囲にわたる利得係数の可変利得ブロックおよびフラクショナル利得ブロックを有し、処理済み出力ｙ（ｔ） ８７１を提供するように動作する。

一方、１×フィルタブロック８０２では、１次フィルタ８１１および２次フィルタ８２１の利得係数は、わずか、−０．１〜０．１の範囲にあるにすぎない。その結果、１×フィルタブロック８０２の出力は、処理済み出力ｙ（ｔ）８７１の低域通過バージョン８７２となる（この場合、処理済み出力の１／１０の周波数において低域通過する）。ＡＤＣ（アナログ−デジタル変換器）８３２は、この低域通過信号８７２をデジタル化し、このデジタル化された信号はＤＳＰ（デジタル信号プロセッサ）８３４に結合される。図８に示すように、低域通過フィルタリングとデジタル化は、利得範囲の比に等しいストロボ周波数で全帯域出力８７１をストロボサンプリング（stroboscopically sampling）することと等価である。フィルタリングによってＡＤＣ ８３２に必要なサンプルレートが遅くなり、比較的大きなビット深度（すなわち、広いダイナミックレンジ）の比較的遅いＡＤＣ８３２を使用することが可能になる。ＤＳＰ８３４はまた、低いサンプルレートで動作することができるため、そのサイズ、複雑性および電力消費を低減することができる。

上述のように、ＤＳＰ ８３４は、１×フィルタブロック８０２内のフィルタ８１１、８２１に含まれる、利得ブロックの係数を動的にまたは適応的に変化させてもよい。２つのフィルタブロック８０１、８０２が結合されているので、１０×フィルタブロック８０１の利得係数は、１×フィルタブロック８０２の係数に対する１０：１の比率での変化に追随する。したがって、ＤＳＰ８３４が低域通過信号８７１を調節するように変更を加えると、ＤＳＰ８３４はまた、処理済み出力８７０に対して、同一変化の周波数拡大バージョンを生成する。

［再構成可能な状態可変フィルタを用いた干渉検出および除去］
早期の段階では、ＵＷＢシステムに対する関心事は、ＵＷＢシステムの信号が他のシステムに及ぼす影響についてであった。その後、ＵＷＢシステムの実現に向けての主な問題点は、広帯域幅受信機のフロントエンド（前端部）が多くの干渉信号を通過させるために受信機動作を困難にしていることであることが明らかになってきた。干渉の例には、レーダ、データリンク、空港着陸システムおよび他のＲＦシステム（例えば、ＩＥＥＥ８０２．１６ｅ規格の移動体通信システム）が含まれる。干渉は、特に、高出力レーダが帯域内にある軍用用途において問題となる。

超広帯域システムが干渉を除去できる信号処理技法が存在するが、このような干渉は、受信機のＲＦ回路を非線形に駆動して、信号処理がなされる前に、情報を受信できなくする可能性がある。この問題に対処するには、受信機系全体を考慮する総合的な手法を必要とする。開示された本発明の実施形態では、以下に詳細に説明するように、スペクトル分析器および阻止フィルタとして動作するように構成された、動的に再構成可能な状態可変フィルタを用いて干渉を検出および除去できる。

例示的な干渉検出方式には、上述した状態可変技法を用いて、周波数アジャイル（直ちに周波数を移動させる）で高Ｑ帯域通過のフィルタを形成することが含まれる。フィルタの中心周波数を、ＵＷＢ帯域全体にわたって走査して、その帯域全体にわたる干渉パワーの特徴を決定することができる。

一般に、２次フィルタの伝達関数は以下の式で与えられる。

ここで、ω_rは所望の中心周波数であり、Ｑは品質係数である。角周波数を１／２πＨｚ、すなわちω_r＝１ ｒａｄ／ｓに正規化することによって、伝達関数の形が以下のように変わる。

これは、図２および３の制御器正準形および観測器正準形の状態可変アーキテクチャを用いて実現できる。帯域通過フィルタの中心周波数は、利得ブロックＧの値を調節することによって、ＵＷＢ帯域全体にわたって掃引されることができる。この掃引がなされると、ＵＷＢチャネル全体にわたる干渉パワーの特徴が決定されることができる。

図９Ａは、図２の制御２次状態可変フィルタ２００のフラクショナル利得ブロック２４０，２４１および２４２ならびに２５０，２５１および２５２の値を操作することで形成される干渉検出フィルタ９００を示す。具体的には、ブロック２５０、２５２のフラクショナル利得は０に設定され（ｂ₀＝ｂ₂＝０）、ブロック２４０、２４２、２５１のフラクショナル利得は１に設定され（ａ₀＝ａ₂＝ｂ₁＝１）、ブロック２４１のフラクショナル利得は、品質係数の逆数に設定されている（ａ₁＝１／Ｑ）。品質係数Ｑは、フィルタの通過帯域の形状および幅を制御する。上述のように、フィルタの利得Ｇは中心周波数を制御する。

図９Ｂは、図９Ａの干渉検出フィルタ９００によってなされるＵＷＢ周波数掃引を示したグラフである。二次利得Ｇを０．１に設定した状態で、ｋの利得を積分段階に導入することによって、掃引が１ＧＨｚで開始される。システムは、Ｇを０．１から１．０の最終値にまで徐々に増加させることによって、ＵＷＢ帯域全体にわたって掃引する。周波数掃引フィルタから送出される信号を測定することによって、帯域内干渉およびノイズ発生源のスペクトル図表を作成する。

ＵＷＢ帯域のノイズプロファイルの特徴が決定されると、上述の状態可変技法を適用して、制御可能な帯域幅および中心周波数を有する帯域阻止ノッチフィルタを構成する。これらの除去フィルタを干渉周波数およびノイズ発生源の周波数に配置することによって、干渉パワーを削減し、信号対雑音比（ＳＮＲ）を最大にする。例えば、以下の形の伝達関数を有する２次帯域阻止ノッチフィルタを考えてみる。

ここで、ω_rは所望の中心周波数であり、Ｑは品質係数である。伝達関数／状態可変フィルタの係数および利得を操作することによって、ノッチフィルタのＱおよび中心周波数を変更することができる。

図１０Ａは、図２の制御２次状態可変フィルタ２００のフラクショナル利得ブロック２４０，２４１および２４２ならびに２５０,２５１および２５２の値を操作することで形成される干渉除去（帯域阻止）フィルタ１０００を示す。具体的には、ブロック２５０、２５１のフラクショナル利得は０に設定され（ｂ₀＝ｂ₁＝０）、ブロック２４０、２４２、２５２のフラクショナル利得は１に設定され（ａ₀＝ａ₂＝ｂ₂＝１）、ブロック２４１のフラクショナル利得は、品質係数の逆数に設定されている（ａ₁＝１／Ｑ）。品質係数Ｑは、フィルタの阻止帯域の形状および幅を制御し、フィルタの利得Ｇは中心周波数を制御する。

図１０Ｂは帯域阻止フィルタ１０００の周波数応答を示しており、この周波数応答は、相対利得がそれぞれ０．３６、０．５８、０．９２である、３．６ＧＨｚ、５．８ＧＨｚ、９．２ＧＨｚに中心を有する。フィルタの通過帯域は、Ｑの値を変えることによって変更される。干渉が、僅かに大きいが依然として比較的狭い帯域幅にわたって広がっている場合には、複数（多数）のオフセット帯域阻止ノッチフィルタが、干渉を抑制するために縦列接続される。

図１１は、本発明の原理に基づいた干渉検出および除去を示したフローチャートである。まず、対象とする帯域（例えば、ＵＷＢ帯域）が、広帯域入力１１０２に作用する状態可変フィルタの可変利得を傾斜状に増加させる（のこぎり波状に増加させる）ことによって走査されて（１１０４）、フィルタ処理済み信号１１０６を生成する。フィルタの中心周波数がその帯域全体にわたって走査されると、フィルタ処理済み信号１１０６を用いて、その帯域の特徴を決定できる（１１０８）。特徴決定（１１０８）、すなわち測定によって、帯域内干渉の周波数位置１１１０が明らかになる。次に、動的に調節可能な可変およびフラクショナル利得係数１１１４を用いて状態可変フィルタを再構成すること（１１１２）によって、帯域阻止フィルタすなわち除去フィルタが、干渉周波数１１１０に合致される。再構成された帯域阻止フィルタは、検出された干渉を除去して（１１１６）、フィルタ処理済み信号１１１８を生成する。

［ＦＳＲ−ＵＷＢトランシーバを用いたＲＦＩＤ］
ＲＦＩＤタグが、一般に、ロバストな（堅牢な）通信と極めて小さく超低電力のパッケージ内の正確な位置との両方を提供するために必要である。ＲＦＩＤ通信はまた、様々な環境において、障害になるジャミング（妨害電波）および懇意になろうとするレーダの両方からの干渉の影響を受けないために必要である。超広帯域（ＵＷＢ）無線は、このような用途に対する有望な解決策を提供するが、ＵＷＢシステムは、超広帯域幅の信号の受信機を実現する際の困難さが原因の実現性の問題によって、常に悩まされている。さらに、ＵＷＢシステムの本質的に広い受信機帯域幅によって、ＵＷＢシステムは、帯域内干渉およびジャミングの影響を特に受けやすくなっている。

周波数シフト基準（ＦＳＲ（frequency-shifted reference））ＵＳＢアーキテクチャは、超低電力で中速度のデータ転送速度用途（ＲＦＩＤを含む）におけるこれらの実現性の問題の多くに対処できる。本発明の実施形態は、本発明者らのＦＳＲ−ＵＷＢ解決法の低電力トランシーバを実現して、超広帯域システムにおける干渉軽減に対して新しい手法を適合させることによって、これらの問題に直接対処した。その結果、ＲＦＩＤ用途に対して低電力の干渉除去システムが得られている。

開示されたＲＦＩＤ技法の実施形態には、低電力アーキテクチャと、適応干渉抑制回路と、変更されたパルス成形能力とを有する実時間で位置を特定するためのＦＳＲ−ＵＷＢシステムが含まれている。例えば、開示されたＦＳＲ−ＵＷＢ技法によって、医師は、病院内で救命装備品の位置を迅速に特定することができる。デトロイト州のある工場では、ＦＳＲ−ＵＢＷ技法を用いて、シンガポールの仕入先からの製品を追跡可能にしている。配送会社または物流担当者は、カートンを開けずに内容物と発送の期限とを検査することができる。化学工場の安全管理者は、危険な区域内での作業員の動きを追跡し、事故が発生した場合には作業員の位置を特定できる。用途はほぼ無限に存在する。

競合するＲＦＩＤ技法は、開示したＦＳＲ−ＵＷＢ技法のような位置推定精度を達成できず、また競合するＲＦＩＤ技法は、開示したＦＳＲ−ＵＷＢ技法のような環境範囲（適用範囲）内で良好に機能することもできない。４３３ＭＨｚと２．４ＧＨｚで動作するＲＦＩＤタグは、金属または高い水分量を伴う表面上に取り付けられる場合には性能が低下する。ＲＦＩＤタグはまた、３ｍ〜１０ｍの位置分解能を有する（但し、環境に依存する）。これは、多くの新しい用途には不十分である。これに対して、開示されたＦＳＲ−ＵＷＢシステムは、金属または水の影響を受けず、多重伝搬路の環境において良好に機能する。開示されたＦＳＲ−ＵＷＢシステムは、低電力消費性能を有し、３０ｃｍよりも良好な分解能で位置を特定することができる。

図１２は、ＲＦＩＤタグまたは読取器としての使用に適したトランシーバ１２００のブロック図を示す。アンテナ１２０２は、低電力制御器１２２０によって制御されて、ＵＷＢ信号を送受信する。アンテナ１２０２は、利得が６ｄＢｉのテーパ状（先細り形状）のスロットアンテナであってもよい。アンテナ１２０２は、薄片の可撓性誘電体に印刷されてもよい。可撓性誘電体は、偏波角を設定するために折り曲げられてもよく、機械的に支持するためにフォームブロック内に置かれてもよい。

アンテナ１２０２は、受信信号を、受信信号を増幅する低雑音増幅器（ＬＮＡ）１２０４に結合する。ＬＮＡ １２０４は、増幅された受信信号を、上述の状態可変フィルタを用いて構成された、帯域阻止フィルタ１２０６およびスペクトル分析器１２１６に送る。帯域阻止フィルタ１２０６およびスペクトル分析器１２１６は、図９Ａ、９Ｂ、１０Ａおよび１０Ｂを参照して説明したように、干渉を検出および抑制するために用いることができる。フィルタ１２０６からの出力は、二乗ブロック１２０８で二乗され、混合器（ミキサ）１２１０およびシンセサイザ１２２２からの周波数シフト基準（ＦＳＲ）を用いてダウンコンバート（低域変換）され、積分器１２１２で積分され、しきい値増幅器１２１４を用いてしきい値検出される。これにより、データ信号が低電力制御器１２２０に提供される。

同時に、スペクトル分析器１２１６は、制御器１２２０からの制御信号（ＳＡ ＣＴＲＬ）に基づいてＵＷＢ帯域全体にわたって掃引して、干渉およびノイズ発生源を検出する。制御器１２２０は、受信した妨害電波、干渉および他のノイズ発生源をゼロにするために、制御信号（ＦＬＴＲ ＣＴＲＬ）を用いて、帯域阻止フィルタ１２０６の中心周波数および品質係数を調節する。制御器１２２０はまた、伝達経路におけるＬＮＡ １２０４および電力増幅器（ＰＡ）１２３４の利得を制御してもよい。

送信データは、混合器１２２６と、シンセサイザ１２２２からのＦＳＲとを用いてアップコンバートされ、次に加算器１２２４を用いてＤＣオフセットに加算される。加算器１２２４は、このバイアスされてアップコンバートされた信号を別の混合器１２３０に結合する。別の混合器１２３０は、加算器１２２４からのこの信号を、波形発生器１２３２からの変調波形で変調する。変調波形は、以下のようにゲートとして作用する。波形がｈｉｇｈ（高）パルス（１）である場合には、混合器１２３０はＰＡ １２３４に出力を送る。アンテナ１２０２を用いてこの出力が送信されるよりも前に、ＰＡ １２３４は信号を増幅する。波形がｌｏｗ（低）パルス（０）である場合には、何も送信されない。多重チャンネルトランシーバは、２値変調の代わりに全振幅変調を用いる。

代替的な実施形態では、単一の２次状態可変フィルタブロック（例えば、図２のフィルタ２００）が帯域阻止フィルタおよびスペクトル分析器の両方として作用してもよい。制御器は、図９Ａの干渉検出フィルタ９００を参照して説明した値に従ってフィルタのフラクショナル利得係数を設定し、次に、トランシーバ帯域全体にわたってフィルタの中心周波数を掃引して、干渉などを探し出す（検出する）。制御器がフィルタの掃引を完了すると、制御器は、図１０Ａの干渉除去フィルタ１０００を参照して説明した値に従ってフラクショナル利得係数を再設定する。次に、制御器は、可変利得Ｇを設定して、検出された干渉をゼロにする。

［再構成可能な状態可変フィルタを用いたソフトウェア無線およびコグニティブ無線］
図１３は、上述した状態可変技法に従って動作する一連のアジャイルＲＣフィルタ１３１０を用いたソフトウェア無線１３００を示す。フィルタ１３１０は、それぞれ、混合器１３２０に接続されている。混合器１３２０は、一連の電圧制御発振器１３３０からの局部発振器にフィルタ処理済みＲＦ入力を与えることによって、ベースバンド信号を提供する。ＡＤＣ １３４０がベースバンド信号をデジタル化して、このデジタル信号がＤＳＰ １３５０によって処理される。ＤＳＰ １３５０は、ＲＦ入力、外部制御または内部プログラミングの変化に応答して、フィルタの中心周波数および通過帯域を変更してもよい。適切にプログラミングすることで、ＤＳＰ １３５０は、外部からの制御なしに動作できる。そのため、ソフトウェア無線１３００をコグニティブ無線として機能させることができる。

［再構成可能な状態可変フィルタを用いた遅延ライン、相関器および等化器］
図１４は、相関器または等化器として動作するように構成されることができるベッセルフィルタを使用する遅延ラインと類似のタップ付遅延ライン１４００を示す。タップ付遅延ライン１４００は、直列接続された一連のＮ個の遅延要素１４１０−１〜１４１０−Ｎを有する。各遅延要素は、図１のプロセッサ１００と類似のプロセッサである。ここで、プロセッサの次数は、所望のフィルタのコーナー周波数と通過帯域リップルによって決定される。遅延ライン１４００では、各遅延要素１４１０は、ｍ次状態可変フィルタとｎ次状態可変フィルタ（例えば、フィルタ１４１１および１４１２）とを入力に並列に作用するように構成することによって形成されたｍ＋ｎ次フィルタである。加算器（例えば、加算器１４１３）は、フィルタの出力を結合して、入力が徐々に遅延した信号を生成する。各遅延要素の出力が、一連のタップ重み１４２０−１〜１４２０−Ｎで倍率変更される。

典型的には、遅延要素の次数は、所望の遅延特性に応じて選択される。例えば、ｎ＝ｍ＝２を選択すると、遅延要素の次数は４に決まり、これにより、遅延要素のコーナー周波数が約１ ｒａｄ／ｎｓに決まる。より多くの状態可変フィルタを追加するか、または状態可変フィルタの次数を変えることで遅延要素の次数を上げると、通過帯域リップルが低減し、コーナーが鋭くなり、コーナー周波数が高くなる。

タップ付遅延ライン１４００は、無線ネットワークを用いて送信された信号に対する相関器または等化器において用いられてもよい。１９６１年にD.Slepianが導入した偏長球波動関数（prolate spheroidal wave function）が、無線ネットワークに対して特に魅力的な基底関数である。この理由は、周期的自己相関にサイドローブが実質的に存在しないからである。これらの式は、偏長球回転座標（prolate spheroidal）上で、ヘルムホルツの式による微分演算子の固有関数である。

ここで、φ_0，σ，τ（ｔ）は、

が最大となるような全エネルギの関数であり、Φ_{１，σ，τ}（ｔ）は、φ_{０，σ，τ}（ｔ）に直交する関数などの中から最大のエネルギ密度を有する関数である。偏長球波動関数は、σ帯域制限関数の空間の直交基底を構成し、見方によっては、区間［−τ，τ］に最大限に集中している。

図１５は、ＵＷＢネットワークにおけるチャネル等化のために、再構成可能なフィルタおよびタップ付遅延ラインと共に偏長球（ＰＳ）波動関数を用いる無線受信機１５００を示す。ここで、無線送信機（図示せず）が、例えば、ゴールド系列または適切な相互相関関係（cross-correlation quality）を備えた他の変調方式で符号化された偏長球波動関数などのトレーニング信号を伝送する。切替器１５１０が、受信したトレーニング信号を送信（Ｔｘ）フィルタ１５２０に導き、送信（Ｔｘ）フィルタ１５２０は信号をフィルタ処理して、その後、多重チャネル選択器１５３０に送る。加算器１５４０が、選択器１５３０からの出力を平均白色ガウス雑音（ＡＷＧＮ）と結合する。受信（Ｒｘ）フィルタ１５２１が、加算器の出力に作用し、フィルタ処理済みの加算器出力をゼロフォーシング等化器（ＺＦＥ）１５５０および相関器１５７０に送る。

相関器１５７０は、図１４のタップ付遅延ライン１４００を使用するものでもよく、受信した信号の自己相関を求め、その後、その自己相関結果をマイクロプロセッサ１５９０に送る。マイクロプロセッサ１５９０は、自己相関結果を、出力データまたはトレーニングシーケンス（いずれが選択されるかは、切替器１５１２の設定によって決定される）と比較することによって、チャネル（すなわち環境）特性を決定する。マイクロプロセッサ１５９０の内部の切替器１５１１は、自己相関結果を最小二乗平均（ＬＭＳ）プロセッサ１５９２に、場合によりチャネル推定器１５９１を介して導く。

ＬＭＳプロセッサ１５９２は、エコーキャンセラ１５８０を制御する。エコーキャンセラ１５８０は、加算器１５４１と検出器１５６０の間のループ内で作用して、ＺＦＥ １５５０からの出力におけるマルチパスエコーを低減する。ＺＦＥ１５５０はまた、適切に選択されたタップ重みで、図１４のタップ付遅延ライン１４００の実施形態を用いて構成されてもよい。マルチパスエコーを抑制するようにＺＦＥ設定値を設定する解にＬＭＳプロセッサ１５９２が収束すると、受信機１５００がトレーニングシーケンスの代わりに入力データを操作するように、トレーニング端（training end）ならびに切替器１５１０，１５１１および１５１２が設定される。このトレーニングシーケンスは、周期的に、または環境の変化などの必要に応じて再送信されてもよい。

図１６は、本発明の原理に基づいたチャネル等化器１６００を示したフローチャートである。最初に、ゴールド符号系列で符号化された偏長球波動形式のようなトレーニング信号が受信され（１６０２）、場合によってはアナログのフロントエンドでフィルタ処理される。受信したトレーニング信号について自己相関を求める（１６０４）ことによって、受信したエコー信号についての情報が生成され、自己相関において符号化された遅延情報が、マルチパス効果を表すパラメータを含むチャネルパラメータを推定する（１６０６）ために使用される。推定されたチャネルパラメータは、その後、可変利得係数およびフラクショナル利得係数１６１０を変更することによってフィルタパラメータを設定する（１６０８）ために、用いられる。いくつかの実施形態では、推定（１６０６）とフィルタリング設定（１６０８）は繰り返し（すなわち、フィードバックループで）行われてもよい。チャネルパスを等化するようにフィルタ係数が設定されると、トレーニング端およびデータ信号が受信され、等化される（１６１２）。チャネル等化（１６００）は、信号環境内の変化を補償するために、周期的に、あるいは、必要に応じて繰り返されてもよい。

本発明の例示的な実施形態を参照して、本発明を具体的に示し、説明してきたが、当業者であれば、添付の特許請求項に包含される本発明の範囲から逸脱することなく、形態および細部において様々な変更が可能なことが理解されるであろう。

Claims (14)

1. 少なくとも１つのフラクショナル利得を広帯域入力と結合する、加算器と、
   前記加算器の出力を積分する、第１積分器と、
   前記第１積分器の出力を増幅して、第１の増幅信号を提供する、第１の可変利得ブロックと、
   前記第１の増幅信号に対応した信号を積分する、第２積分器と、
   前記第２積分器の出力を増幅して、第２の増幅信号を提供する、第２の可変利得ブロックと、
   前記第２の増幅信号に基づいて、前記少なくとも１つのフラクショナル利得係数を提供する、少なくとも１つのフラクショナル利得ブロックとを備えた、状態可変フィルタ。
2. 請求項１において、前記状態可変フィルタは制御器正準形である、状態可変フィルタ。
3. 請求項１において、前記状態可変フィルタは観測器正準形である、状態可変フィルタ。
4. 請求項１において、前記第１積分器または第２積分器に加える電圧を調節することによって、当該状態可変フィルタの帯域幅を変更する、状態可変フィルタ。
5. 少なくとも１つのフラクショナル利得を広帯域入力と結合して、結合信号を提供する工程と、
   前記結合信号を積分して、積分済み信号を提供する工程と、
   前記積分済み信号を利得Ｇで増幅して、フィルタ処理済み信号を提供する工程であって、フィルタ中心周波数が前記利得Ｇで拡大または縮小される、工程と、
   前記フィルタ処理済み信号を積分して、別の積分済み信号を提供する工程と、
   前記別の積分済み信号を増幅して、別のフィルタ処理済み信号を提供する工程と、
   前記別のフィルタ処理済み信号に基づいて、前記少なくとも１つのフラクショナル利得を提供する工程とを備えた、広帯域信号のフィルタリング方法。
6. 請求項５において、さらに、
   前記広帯域入力がトレーニング信号である場合には、前記フィルタ処理済み信号を測定して等化係数を生成する工程と、
   前記等化係数に基づいて、前記積分済み信号の利得を調節して前記フィルタ処理済み信号を等化する工程とを備えた、広帯域信号のフィルタリング方法。
7. 広帯域入力に対して並列に作用する、ｍ次状態可変フィルタおよびｎ次状態可変フィルタと、
   前記ｍ次状態可変フィルタおよび前記ｎ次状態可変フィルタからの出力を加算して、処理済み出力を生成する、加算器とを備え、前記ｎ次状態可変フィルタは、
   少なくとも１つのフラクショナル利得を広帯域入力と結合する、加算器と、
   前記加算器の出力を積分する、第１積分器と、
   前記第１積分器の出力を増幅して、第１の増幅信号を提供する、第１の可変利得ブロックと、
   前記第１の増幅信号に対応した信号を積分する、第２積分器と、
   前記第２積分器の出力を増幅して、第２の増幅信号を提供する、第２の可変利得ブロックと、
   前記第２の増幅信号に基づいて、前記少なくとも１つのフラクショナル利得係数を提供する、少なくとも１つのフラクショナル利得ブロックとを有する、広帯域信号処理装置。
8. 請求項７において、前記ｍ次状態可変フィルタおよび前記ｎ次状態可変フィルタは、タップ重みを含み、このタップ重みは、当該広帯域信号処理装置の伝達関数を生成するように調節可能である、広帯域信号処理装置。
9. 請求項７において、さらに、
   前記処理済み出力のデジタル表現を生成する、アナログ−デジタル変換器と、
   前記処理済み出力の前記デジタル表現に基づいて、前記ｍ次状態可変フィルタおよび前記ｎ次状態可変フィルタを制御する、デジタル信号プロセッサとを備えた、広帯域信号処理装置。
10. 請求項９において、前記デジタル信号プロセッサは、前記ｍ次状態可変フィルタおよび前記ｎ次状態可変フィルタのタップ重みまたはＤＣ電圧を変更することによって、前記ｍ次状態可変フィルタおよび前記ｎ次状態可変フィルタの中心周波数および伝達関数を制御する、広帯域信号処理装置。
11. 請求項７において、前記ｍ次状態可変フィルタは１次状態可変フィルタであり、
    この１次状態可変フィルタは、
    前記広帯域入力の留数を提供する、留数ブロックと、
    フィルタ処理済み出力の極と前記広帯域入力の前記留数とを結合する、加算器と、
    前記加算器の出力を積分する、積分器と、
    前記積分器の出力を増幅して、前記フィルタ処理済み出力を提供する、可変利得ブロックと、
    前記フィルタ処理済み出力の前記極を提供する、極ブロックとを有する、広帯域信号処理装置。
12. 請求項７において、前記ｎ次状態可変フィルタは２次状態可変フィルタであり、
    この２次状態可変フィルタは、
    少なくとも１つのフラクショナル利得を前記広帯域入力と結合する、加算器と、
    前記加算器の出力を積分する、第１積分器と、
    前記第１積分器の出力を増幅して、第１の増幅信号を提供する、第１の可変利得ブロックと、
    前記第１の増幅信号に対応した信号を積分する、第２積分器と、
    前記第２積分器の出力を増幅して、第２の増幅信号を提供する、第２の可変利得ブロックと、
    前記第２の増幅信号に基づいて、前記少なくとも１つのフラクショナル利得係数を提供する、少なくとも１つのフラクショナル利得ブロックとを有する、広帯域信号処理装置。
13. 広帯域信号を受信する、アンテナと、
    前記広帯域信号の特徴を提供する、スペクトル分析器と、
    前記広帯域信号の前記特徴決定に基づいて、干渉をゼロにするように再構成可能な帯域阻止フィルタであって、当該帯域阻止フィルタの利得が当該帯域阻止フィルタの中心周波数を調節する、帯域阻止フィルタとを備え、この帯域阻止フィルタは状態可変フィルタであり、この状態可変フィルタは、
    少なくとも１つのフラクショナル利得を広帯域入力と結合する、加算器と、
    前記加算器の出力を積分する、第１積分器と、
    前記第１積分器の出力を増幅して、第１の増幅信号を提供する、第１の可変利得ブロックと、
    前記第１の増幅信号に対応した信号を積分する、第２積分器と、
    前記第２積分器の出力を増幅して、第２の増幅信号を提供する、第２の可変利得ブロックと、
    前記第２の増幅信号に基づいて、前記少なくとも１つのフラクショナル利得係数を提供する、少なくとも１つのフラクショナル利得ブロックとを有する、トランシーバ。
14. タップ付遅延ライン構成で配置された状態可変フィルタ遅延要素を備えた、タップ付遅延ラインであって、
    前記遅延要素は、広帯域入力に並列に作用するｎ次状態可変フィルタおよびｍ次状態可変フィルタと、前記ｎ次状態可変フィルタおよびｍ次状態可変フィルタからの出力を加える加算器とを備え、前記ｎ次状態可変フィルタは、
    少なくとも１つのフラクショナル利得を広帯域入力と結合する、加算器と、
    前記加算器の出力を積分する、第１積分器と、
    前記第１積分器の出力を増幅して、第１の増幅信号を提供する、第１の可変利得ブロックと、
    前記第１の増幅信号に対応した信号を積分する、第２積分器と、
    前記第２積分器の出力を増幅して、第２の増幅信号を提供する、第２の可変利得ブロックと、
    前記第２の増幅信号に基づいて、前記少なくとも１つのフラクショナル利得係数を提供する、少なくとも１つのフラクショナル利得ブロックとを有する、タップ付遅延ライン。

Images