JP5527833B2 - 受信経路中の漏洩相殺のための集積回路、トランシーバおよびコンピュータ読取り可能記憶素子 - Google Patents

受信経路中の漏洩相殺のための集積回路、トランシーバおよびコンピュータ読取り可能記憶素子 Download PDF

Info

Publication number
JP5527833B2
JP5527833B2 JP2012520108A JP2012520108A JP5527833B2 JP 5527833 B2 JP5527833 B2 JP 5527833B2 JP 2012520108 A JP2012520108 A JP 2012520108A JP 2012520108 A JP2012520108 A JP 2012520108A JP 5527833 B2 JP5527833 B2 JP 5527833B2
Authority
JP
Japan
Prior art keywords
signal
converted
phase
offset
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012520108A
Other languages
English (en)
Other versions
JP2012533255A (ja
Inventor
トロッタ、サヴェリオ
デーリンク、ベルンハルト
ロイター、ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2012533255A publication Critical patent/JP2012533255A/ja
Application granted granted Critical
Publication of JP5527833B2 publication Critical patent/JP5527833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/50Circuits using different frequencies for the two directions of communication
    • H04B1/52Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Noise Elimination (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Transceivers (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Description

本発明の分野は、高周波トランシーバ中の信号の送信漏洩相殺のための集積回路、トランシーバおよび方法に関する。本発明の分野は、それに限定されるものではないが、モノスタティックレーダシステムでの使用に適した高周波トランシーバ用の集積回路に適用可能である。
RAdio Detection And Ranging(電波検知および測距)は、しばしば「Radar(レーダ)」と呼ばれ、アダプティブ巡航制御のセンサに基づく用途などの多くの車両用途でますます使用されてきている技術である。レーダシステムは、「目標」対象物への方位および距離を決定するために、無線信号を送信し、「目標」対象物からの、これらの信号の反射像を受信するように設計された電子システムである。将来について車両製造業者は、車両レーダシステムが衝突事前検出を行い、場合によっては緊急制動を発動させるなどのために、車両の発進および/または停止の決定など安全関連用途に追加として採用されてもよいと示唆してきた。車両用途として提案されてきたレーダ技術の1例は、77GHz周波数領域で動作するように構成されたモノスタティックレーダ技術を使用するものである。
レーダ技術を利用するように構成されたトランシーバでは、特定の対象物への距離および方位を決定する精度を向上させるために、トランシーバチップまたは個別の送信機回路と受信機回路(個別構成部品の形態で実装されてもよい)とが、互いに近接して位置していることが必要となる。その結果、具体的には、送信(したがって受信)周波数が非常に高い77GHz周波数領域などの典型的なレーダ周波数で、モノスタティックレーダ技術は、トランシーバチップ(集積回路(IC))内の送信された信号と受信された信号との間の、またはレーダトランシーバ内の個別の送信機回路と受信機回路との間の、最適よりも劣るアイソレーションによって引き起こされる干渉の害を受けることが知られている。
図1に、高周波トランシーバ100中の干渉(送信漏洩)効果の既知の原因を概略的に示す。高周波トランシーバ100は、アンテナ102が高周波信号を受信し、低雑音増幅器104に受け渡す受信動作に関して示されている。受信機デサインおよびシステム要件によっては、低雑音増幅器104の設置は、随意であり、したがって回避され得る。受信され、おそらく増幅された高周波信号106は、ダウンコンバーティングミキサ108に入力され、次いでダウンコンバーティングミキサ108は、増幅された高周波信号106を、局部発振(LO)源110から供給される局部発振(LO)信号112を乗じることによってダウンコンバートする。ダウンコンバーティングミキサ108からの出力は、所望の中間周波数(IF)信号114であり、低域通過または帯域通過フィルタリングがその周波数領域内の望まれない信号を除去または減衰するために使用され得るように、これは通常、高周波トランシーバ100の動作周波数より非常に低い周波数である。IF信号は、低周波(LF)信号でもよく、超低周波IF(VLIF)信号でもよく、DC(ゼロIF)信号でさえもよい。図のように、特に高無線周波数(RF)信号では、信号は、不要に傍の回路/素子/伝達線路等へ放射されることがある。したがって、LO信号および送信信号は、直接、受信機経路上に放射されることがあり、それによって受信信号への干渉を引き起こすことが知られている。この干渉は、漏話干渉またはアイソレーション漏話として知られている。この現象は、送信漏洩と呼ばれることもある。
その結果、受信機経路内への送信漏洩のレベルを低減するために、多くのレーダシステムは、超短送信パルスを使用し、超短パルスのエコーがレーダ受信機に着くと予期される時、送信機が動作停止にされている(したがって、送信機発振信号は、アンテナから高度にアイソレートされている)ことを保証する。あるいは、または、さらに、レーダシステムは、送信動作または受信動作のそれぞれに対し、両動作間の高いアイソレーションを提供するように構成されている空間的に分離されたアンテナを使用してもよい。また、レーダシステムは、送信漏洩効果を低減するために、高性能のサーキュレータを使用してもよいことも知られている。これらのデザインは、それぞれ高周波トランシーバのコストおよび複雑さを著しく増大させる。
したがって漏話を最小限にするためのアイソレーションは、送信経路と受信経路との間に位置する、高性能のサーキュレータまたはラットレースカプラ150を用いて、高周波数で達成されてもよい。通常は、ラットレースカプラ150は、2つの経路間に20dB未満のアイソレーションを提供するものである。したがって、例えば、20dBアイソレーションを示すラットレースカプラに入力された、77GHzで+16dBmのレーダ送信信号は、−4dBmの送信信号152を受信機チェーン内にまだ漏洩することになる。この漏洩電力のレベルは、所望の受信信号よりも著しく多いことになる。したがって、送信された信号のかなりの部分が、まだ受信チャネル/回路へと結合する。この望まれない、送信された信号は、受信機ダウンミキサ回路中の追加の、欲しくない送信漏洩信号として働き、それによって、中間周波数出力に望まれないDCオフセットを創り出す。さらに、RFポートでのこの大きなLO信号は、受信機を圧縮状態へ追いやり、それによって受信機雑音指数性能を低下させる。
高周波ミキサ回路は、多くの場合、既知のギルバート(Gilbert)セルタイプに基づいている。ギルバートセルタイプは、変換損失の代わりに変換利得を提供する能動ミキサである。しかし、こうした能動ミキサの線形性は、制限されていることが知られている。したがって、モノスタティックレーダシステムでは、信号漏洩が−4dBmを容易に超える可能性があるが、こうした高い漏洩レベルでも、ミキサは、まだ線形モードで動作できるべきである。この線形性のレベルを達成するために、入力参照1−dB圧縮点は、受信機の線形性の尺度であるが、最大入力電力と比較して十分な余裕をもって設計されなれければならない。大ざっぱに言えば、圧縮点は、10dBプラス最大電力レベルと、計算される。したがって、漏洩レベルが−4dBmである上の例では、所望の1−dB圧縮点は、+6dBmの領域内にある。したがって、こうした極度に線形なミキサコアのデザインは、トランジスタ内に高供給電圧および極度に高い電流密度を必要とする。能動ギルバートセルミキサは、競合するシステムパラメータのこの組み合わせをサポートできないので、多くの場合、トレードオフがなされ、例えば、送信機の出力電力は、多くの場合、受信機経路内への交差結合漏洩を低下させるために低減される。しかし、より低い、送信された電力は、システムの信号対雑音比(SNR)を低減することになり、このことは、次にシステム性能を低下させる。この問題を克服するために、受信機内への交差結合信号は、代替のやり方で相殺される必要がある。
通常は、こうした信号の相殺には、相殺されるべき信号の正確な反位相バージョンの提供が必要となる。したがって、こうした高い周波数で制御可能な移相技術を実装することは、コスト、サイズおよび/またはアイソレーション性能制約により、一般に、また実際に実現不可能であるので、ギルバートセルミキサなど無線周波数(RF)回路の位相効果は、補償するのが困難である。
特許文献1および非特許文献1の両方は、モノスタティックレーダシステムでのラットレースカプラの使用を開示している。ラットレースカプラは、送信信号の損失を増加させ、受信経路内の信号対雑音比を著しく低下させる。さらに、通常は、示唆されたアーキテクチャを用いて、受信経路内への送信信号のフィードスルーは、受信機ダウンミキサを圧縮状態に追いやることになる。
独国特許出願公開第102007046566号明細書(米国特許出願公開第2008/084346号明細書)
エッチピーフォルストナー(H.P.Forstner)ら,"A 77GHz 4−channel automotive radar transceiver in SiGe",IEEE RFIC 2008
本発明は、添付の特許請求の範囲に記載される、受信機中の送信信号(漏洩)相殺のための集積回路、トランシーバおよび方法を提供する。
本発明の特定の実施形態は、独立請求項に記載される。
本発明のこれらの、および他の態様は、以下で説明される実施形態の参照から明らかになり、また明確に説明されよう。
本発明のさらなる詳細、態様および実施形態を、例としてだけではあるが、図面を参照にして説明する。図中の要素は、簡潔および明瞭のために示されていて、必ずしも尺度とおりには描かれていない。
高周波トランシーバ中の送信漏洩効果の既知の原因を概略的に示す図。 モノスタティックレーダアーキテクチャに適した高周波トランシーバの1例のより詳細なブロック図。 図2の高周波トランシーバ中に使用される電気的に制御された移相器構成の1例を示す図。 高周波トランシーバに採用された例示的な送信漏洩相殺工程の流れ図。
特定の例を詳細に説明する前に、装置、構成部品および方法の工程が、適切な個所では、図面中に従来の符号で表されていることに注意されたい。このことは、本明細書の説明の利益を有する当業者には容易に明らかである詳細で開示を不明確にしないように、本発明の実施形態を理解するのに適した特定の詳細のみを示すためである。
1例では、新規アーキテクチャ中の補償無線周波数(RF)信号の移相を電子的に調整する方法を採用する双変換受信機手法を用いて、例えば、モノスタティックレーダシステム(77GHz)の性能を向上させる技術を説明する。1実装形態例では、提案された技法は、位相補償信号を動的に、また自動的に調整するための実時間フィードバック構成を用いて、レーダシステム中のRF信号の位相を調整するのに使用されてもよい。有利なことに、この機構が、向上した信号対雑音比(SNR)を達成するやり方を提供する可能性がある。
モノスタティックレーダシステムでは、主要性能指数(FoM)は、RF回路が、中間周波数(IF)領域中で可能な限り高い信号対雑音比性能を有するように設計されるべきであることである。送信(Tx)経路および受信(Rx)経路の両方に対し1つの共通アンテナを使用することで、送信と受信経路間のアイソレーションは、常に制限される。したがって、この場合、送信信号の一部は受信経路中へ供給される。例えば、モノスタティックレーダシステム送信電力は、高い(典型的には+15dBm程度)ので、20dBの送信/受信アイソレーション性能ですら、Rx入力への漏洩信号が約−5dBmという結果になる。受信機が極度に低いRF電力レベル(例えば、−70dBmからー20dBmの範囲内)を、最適な雑音性能で、成功裏に回復することを要求されているので、寄生送信信号は、受信機性能を左右する。したがって十分な雑音余裕を達成するためには、受信機チャネルの線形性は、極度に高くなければならない。それゆえ、受け入れ可能なSNRを得るためには、受信経路中の寄生送信信号は、反対の位相を有し、振幅が等しい信号によって十分に相殺されなければならない。
ここで図2を参照して、受信信号中に観察される、いかなる送信漏洩をも実質的に相殺するために電気的に制御された移相器を使用する高周波トランシーバアーキテクチャのブロック略図が示される。実際、純粋に本発明の実装形態例を説明する目的で、高周波トランシーバがモノスタティックレーダトランシーバアーキテクチャで説明されているが、その機能素子は、大部分の無線トランシーバに見出されるものと類似である、または等価であると認識されている。以下の説明では、「トランシーバ」という用語は、送信機動作および受信機動作を行うユニット(モノスタティックレーダユニットまたは高周波通信ユニットなど)のほか、こうしたレーダまたは高周波通信ユニットの内部で特定の高周波トランシーバ動作を行うように設計された個別構成部品トランシーバ回路またはトランシーバチップもまた包含する。
高周波トランシーバアーキテクチャ200は、アンテナ202を備え、アンテナ202は、この例では、高周波トランシーバアーキテクチャ200の内部で受信および送信チェーン間のアイソレーションを提供するウイルキンソン(Wilkinson)分配器220に動作可能に結合されている。高周波トランシーバアーキテクチャ200は、送信機回路および/または受信機回路の一方または両方に動作可能に結合されてもよく、一方または両方に局部発振信号を提供するように構成された周波数発生回路216を備えてもよい。周波数発生回路216は、水晶発振器(以下では、局部発振器(LO)と呼ばれる)など周波数発生源を備え(または、動作可能に結合され)てもよい。他の例では、高周波トランシーバアーキテクチャ200の送信信号205は、電力増幅器215に入力される。なお、送信信号205は、いくつかの例では、76.5GHzで動作している局部発振(LO)信号または無線周波数(RF)パルスと見なしてもよい。電力増幅器215からの出力は、例えば、ウイルキンソン分配器220の第1のポートに入力される。通常は、PA出力は、+15dBmの領域であってよく、ウイルキンソン分配器220の、例えば4dBの挿入損失で、ウイルキンソン分配器220の第2のポートから出力された送信信号225の出力電力は、+11dBm程度になり、アンテナ(図示せず)に入力される。ウイルキンソン分配器220の(受信機)第3のポートに現れる送信寄生信号は、20dBのアイソレーション性能を仮定して、−5dBmであり、この値は、第3のポートに同様に供給される受信された信号より著しく高いことになる。
動作の受信モードでは、受信された信号は、アンテナ(図示せず)からウイルキンソン分配器220の第2のポートへ供給され、4dBの典型的な挿入損失を被った後に、第3のポートに現れる。したがって、高線形性ダウンミキサ235に印加されるコンポジット信号230は、比較的高いレベルの送信寄生信号と共に非常に低いレベルの受信された信号を含む。高線形性ダウンミキサ235では、コンポジット信号230は、76.5GHzの動作周波数の半分であるように構成され、伝送線路240を介して供給される38.25GHz局部発振信号210と混合させられる。したがって、高線形性ダウンミキサ235から出力された信号245は、中間周波数信号(IF1)での所望の受信された信号および送信寄生信号(LO2)を、両方とも38.25GHzの周波数で含む。
信号245は、第2のウイルキンソン分配器250の第1のポートに入力され、そこで、第2のウイルキンソン分配器250の第3のポートに入力された、38.25GHz局部発振信号210の位相および振幅偏移バージョンと組み合わされる。第2のウイルキンソン分配器250の第2のポートから出力された信号268は、直交ミキサ270に入力され、そこで、38.25GHz局部発振信号210のI−Qバージョンを乗じられる。38.25GHz局部発振信号210は、I/Qロジック280に入力され、I/Qロジック280は、伝送線路275を介して直交ミキサ270を駆動するI/Q LO信号を発生させる。
したがってI/Qミキサ270から出力された信号285は、非常に低い第2の中間周波数(IF2)であり、その周波数は、この例では、約0Hzである。次いで信号285は、モノスタティックレーダアーキテクチャ内のさらなる復号化および復調回路(図示せず)に入力される。1例では信号285は、またDCオフセット検出ロジック290に入力され、このロジックは、ダウンコンバートされた受信信号中の、送信寄生信号の受信経路への漏洩によって創り出されたどんなDCオフセットも検出するように構成される。DCオフセット検出ロジック290は、非常に低い第2の中間周波数からDCオフセットが存在するか否か判定し、もし存在するなら、それに応答して、制御信号260を介して、移相器232および可変利得増幅器255で提供された利得によって与えられた移相を制御するように構成された信号処理ロジックを含む。移相器は、移相器232に入力された38.25GHz局部発振信号210および可変利得増幅器(VGA)265から38.25GHzで「相補」LO信号を発生させるように構成される。移相器回路の1例の動作および機能は、図3に関して後に説明する。
このように移相器によって発生した信号LO2∠(+180)は、第2のウイルキンソン分配器250によって信号IF1+LO2∠と組み合わされる。このような方法で、送信寄生信号LO2は、実質的に相殺され、所望のIF1信号のみが残り、I/Qミキサ270の入力ポートで加えられる。
したがってフィードバック構成、例えば、電気的に調整可能な移相器および/またはVGAに結合されたDCオフセット検出ロジック290の形態での使用により、受信された信号の位相および振幅は、受け入れ可能な信号対雑音比を得る範囲内に維持される可能性がある。
さらに高周波トランシーバアーキテクチャ200の片側帯域雑音指数(NFssb)は、補償RF信号(つまり第2のLO信号210)に加えられる正しい位相を選択することによって>10dB程度向上することがある。
他の実装形態例では、本明細書に記載の概念を採用した他の回路構成部品および構成が使用されてもよい。例えば1実装形態例では、ラットレースカプラがウイルキンソン分配器に対比させて使用されてもよい。
上の例では受信機システムの雑音性能は、一般のとき、および高周波トランシーバが圧縮状態で動作しているときのいずれでも著しく向上することができる。こうした能動的に制御された補償技術を用いると、能動ミキサコアへの要件は、劇的に低減され得、それによって、より低い総電力消費および著しく向上したシステム信号対雑音比(SNR)性能がもたらされる。したがってダウンコンバートされたIF信号の信号対雑音比(SNR)に基づきRF信号の位相を自動的に調整する能動実時間フィードバックシステムが提供される。さらに上述の例は、任意のRF動作周波数に、したがって任意のIFまたはベースバンド周波数に適用されてもよい。
完全を期して、受信機回路は、信号処理ロジック208に直列で結合され、IFまたはベースバンド周波数を処理するように構成されている。信号処理ロジック208からの出力は、適切な出力デバイス212に提供される。車両レーダ用途では、出力デバイス212の例は、衝突事前検出を行うとき、車両ダッシュボード上の指示、または場合によっては緊急制動または個別エアバッグ制御回路を発動させるための電気機械制動装置などを含んでもよい。制御器217は、高周波トランシーバ200全体の制御を維持する。また制御器217は、受信機回路および信号処理ロジック208(一般に、デジタルシグナルプロセッサ(DSP)で実現される)に結合されている。また、制御器217は、高周波トランシーバアーキテクチャ200内部の動作(時間依存のある信号の送信または受信)のタイミングを制御するように構成されたタイマに結合されてもよい。
明らかに、高周波トランシーバ200内部の種々の構成部品は、個別または集積構成部品の形態で、したがって究極の構造が特定用途向けまたは純粋に設計選定になるように、実現され得る。例えばこの例では、周波数発生回路216および他のトランシーバ無線周波回路は、同じ集積回路(IC)パッケージ内部に形成されてもよい。他の例では、周波数発生回路216および他のトランシーバ無線周波回路は、個別もしくは別個のICパッケージ内部に、または個別の集中した素子もしくは回路として形成されてもよい。
次いで図3を参照すると、複数のカスケード接続された移相器を使用する、1つの可能な電気的に制御された移相器の例示の説明図232を示す。この例では、複数の位相調整回路は、同時に所望の利得を達成し、(各カスケード接続された回路の安定性をチェックすることによって)完全な安定性を維持し、受け入れ可能な構成部品整合を達成しながら、差動RF信号の全移相が調整され得るように、カスケード接続されてもよい。例示の説明図232では、差動入力信号315、320は、シングルエンド信号源305から供給を受けるバラン310によって提供される。差動入力信号315、320は、例えば、既知の伝送線路整合技術を用いて、入力整合段階325に提供される。入力整合段階325からの出力は、2つのトランジスタからなる差動入力段階に入力される。回路の電圧利得は、差動入力段階によって実現される。差動入力段階の2つのトランジスタからの出力は、電気的に調整可能な移相ブロックに入力される。
電気的に調整可能な移相ブロックは、複数の移相器回路332からなり、それらは入力から出力への要求される全位相変動を達成するために、図示のようにカスケード接続され得る。一定バイアス信号302は、移相器回路332の能動デバイスのそれぞれに加えられる。移相器ブロック232内でカスケード接続され得る移相器回路332の最大数は、回路の総供給電圧によってのみ制限されている。移相器ブロック232内で使用される移相器回路332の数は、用いた能動回路技術および/または特定の動作周波数で要求されることもある移相に基づき、選択されてもよい。
電気的に調整可能な能動移相器回路332は、2つの能動デバイス301、303からなり、それらは任意の適切な形態であれば、例えば、バイポーラ接合トランジスタ(BJT)、ハイブリッドバイポーラトランジスタ(HBT)、導電性金属酸化物半導体(CMOS)デバイスなどであってよく、差動共通ベース構成で接続されている。2つの能動デバイス301、303のベース接点は共に、コンデンサを介して、アナロググランド(共通ベース)に接続される。電圧バイアスは、抵抗(図示せず)を通して印加された電圧を介して、2つの能動デバイス301、303に印加される。両共通ベーストランジスタのエミッタは、電子的に制御された可変コンデンサ304を介して、結合される。回路390、395は、電子的に制御された可変コンデンサ304の2つの実装形態例を示す。
典型的な実現では、電子的に制御されたコンデンサ304は、バラクタ(電圧で制御されたコンデンサ)に基づく。しかし他の実装形態例では、実効容量および/またはインダクタンスの変化を引き起こすことが可能な任意の素子が、使用されてもよく、例えば、金属酸化物半導体電界効果トランジスタ(MOSFET)またはMEMSなどによる切り替え可能なコンデンサが使用されてもよい。いくつかの例では、共通ベーストランジスタ301、303のエミッタで、バイアス点からのバラクタバイアスイングのデカップリングは、集中コンデンサによって実現されてもよい。バイアスポートに電圧を印加することによって、共通ベーストランジスタのエミッタ接点間の有効容量は、制御され、動的に調整されることがある。有効容量を変えることによって、エミッタ接点間の移相もまた変えられることになり、このことによって、さらに移相器回路の絶対位相が変わることになる。
移相器回路332はそれぞれ、バラクタの有効容量を調整するために、アナログ制御電圧P_Var_p340およびP_Var_n335を用いて、制御される。各段階に対してのアナログ制御電圧は、共に結合され、これらの2つの電圧間の差は、制御/バラクタ電圧(VVar)と定義される。
VVar=P_Var_p−P_Var_m (1)
こうして、VVarの異なるレベルは、異なる移相に対応し、通常は、より高いVVar電圧はより高い移相に対応する。
移相器ブロック232からの差動出力は、出力整合回路350に提供され、それは、例えば、既知の伝送線路整合技術を用いて実装されている。出力整合回路350からの整合された差動出力は、バラン355で組み合わされ、50オーム負荷360に出力する。
1例では、単一の移相器回路332または移相器ブロック232のカスケードによって提供された移相は、アナログ制御信号またはデジタル制御信号のいずれかによって調整されることがあり、そこでは例えば、適切な入力信号を受信し、処理し、適正な制御電圧Var_pおよびVar_mを出力するために信号処理ロジック(図示せず)が使用されることがある。例えば内部アナログ制御信号VVarは、オンチップデジタルアナログ(D/A)変換器の信号処理ロジックによって提供されたデジタル信号から発生してもよい。
他の1例では、代替の電気的に制御された移相器回路が採用されてもよく、それには、例えば、the IEEE Journal of Solid State circuits,Vol.41,No 12,December 2006に出版された“A 77GHz phase−array transceiver with on−chip antennas in silicon: transmitter and local LO−path phase shifting”という表題の論文中に記述されているものもある。
次いで図4を参照すると、流れ図400は、モノスタティックレーダ用途に適した高周波トランシーバに採用された、例示の送信漏洩相殺工程を示す。送信漏洩相殺工程は、周波数依存の信号の位相を、周波数依存の信号の位相および/または振幅を電気的に調整することによって調整する。電気的に位相の調整可能な信号と、送信漏洩信号からなるコンポジット信号とのこの後の組み合わせは、図2のアーキテクチャ例による送信漏洩相殺を容易にする。図4の例示の流れ図は、送信信号および受信信号が同じ周波数(Fo)で動作する、モノスタティックレーダトランシーバ中の動作に関して説明する。
工程405で、例えば、高周波トランシーバの電源を「オン」したことによる開始の後、送信信号および受信信号は両方とも、工程410に示すように、コンポジット信号を形成するために、例えばウイルキンソン分配器など高周波カプラデバイスに入力される。次いでコンポジット漏洩(送信および受信)信号は、無線周波数ギルバートセルミキサに入力され、そこで工程415に示すように、例えば、Fo/2で動作している局部発振信号と混合させられる。ミキサからの出力は、第1のダウンコンバートされた周波数、この場合もまたFo/2での第2のコンポジット信号である。次いで第1のダウンコンバートされた信号は、工程420に示すように、第2のウイルキンソン分配器など、第2のカプラ段階でのLO信号の第2のバージョンと組み合わされる。
注目すべきはLO信号の第2のバージョンは、例えば図3に示したように、電気的に調整可能な移相器および/または可変利得増幅器の段階を経由してきていることである。したがってLO信号の第2のバージョンは、工程415でダウンコンバートされた信号を生成したLO信号の第1のバージョンと比較して、移相および/または増幅されている可能性がある。第2のカプラ段階の出力は、LO信号の位相および/または振幅の調整を含み、漏洩送信信号および所望の受信信号からなる第1のコンポジット信号と共に第2のコンポジット信号を形成する。第2のコンポジット信号は、第2のミキサに入力される。第2のミキサもまた、LO信号をダウンコンバートされた周波数、この例ではFo/2で受信する。したがって第2のミキサからの出力は、工程425に示すように、この例では例えば、非常に低い周波数またはゼロ中間周波数(ZIF)での周波数信号である。
次いでZIF出力は、工程430に示すように、dcオフセットが存在するか否か、また1例では、検出されたdcオフセットが閾値レベル未満で存在するか否か、判定するために処理される。工程430でdcオフセットが存在しないか、または閾値未満であるとき、送信信号が十分に相殺されているので、VGA上の移相器設定および振幅設定はそのままでもよい。したがって位相または振幅の偏移はなんら要求されず、以前設定されたとおりの位相および振幅段階を用いて、レーダ動作は続けられる。
しかしながら工程430でdcオフセットが確かに存在し、且つ閾値未満ではないと判定されたときは、工程440に示すように、dcオフセットを閾値以内にするために、VGA上の移相器設定および/または振幅設定がどれだけ多く調整される必要があるのかについての判定がなされる。ここで第2のカプラで位相および/または振幅調整されたLO信号の導入によっても、送信信号が十分に相殺されていないと仮定してもよかろう。したがって送信信号が相殺されるように、決定された移相および/または利得調整は、移相器および/またはVGAに適用される。
この方法は、送信信号のダウンコンバージョンの後の漏洩送信信号のDCオフセットが、高周波数信号の引き続く送信/受信のために、閾値未満であるとして、今、決定されてもよいか否か判定するために、ループして、工程410に戻る。
上記の、高周波トランシーバ中の高周波信号の電気的に調整可能な移相を用いた、送信漏洩相殺のための高周波トランシーバ、集積回路および方法の例は、トランシーバがそれを通る信号の送信漏洩相殺を改善することを可能にし得ると理解されよう。加えてこれらの例は、例えばモノスタティックレーダシステムで使用されたとき、受信機システムの雑音指数性能を改善する可能性がある。さらにこれらの例は、IF信号のDCオフセットに基づき、位相を自動的に調整し得る能動フィードバックシステムを提供する可能性がある。さらに、これらの例は、完全にデジタル制御された、送信漏洩相殺の実装を支援する可能性がある。
上の認識された利点および本明細書に記載の他の利点は、単に例示的なものであり、本発明が、これらの利点がすべて得られることを必要とはしないことは、当業者なら分かるであろう。
本明細書に記載の例は、ある種の非プロセッサ回路または、本明細書に記載の電力制御を行うための方法および装置の機能のうちの、いくつか、大部分、もしくはすべてと共に、マイクロプロセッサ、デジタルシグナルプロセッサ、カスタマイズされたプロセッサ、フィールドプログラマブルゲートアレイ(FPGA)など、1つまたは複数のジェネリックな、または特化したプロセッサ(または「シグナルプロセッサ」)、および、実装すべき1つまたは複数のプロセッサを制御する固有の記憶されたプログラム命令(ソフトウエアおよびファームウエアの両方を含む)からなってもよいことが、十分に理解されるであろう。あるいは、機能のうちいくつか、もしくはすべては、記憶されたプログラム命令を有しない状態機械によって、または1つまたは複数の特定用途向け集積回路(ASIC)の中で実行され得る。ASICでは、各機能または機能のうちのいくつかの組み合わせが、カスタムロジックとして、実装されている。もちろん、これら2つのアプローチの組み合わせも使用され得る。状態機械およびASICは、両方とも本明細書では、上述の議論および特許請求の言語の目的で「シグナルプロセッサ」と見なされる。
さらに、本発明の実施形態は、本明細書に記載され、特許請求された方法を実行するためにコンピュータ(例えば、処理デバイスを含む)をプログラミングするためのコンピュータ読取り可能符号がその上に記憶されているコンピュータ読取り可能記憶素子として実装され得る。こうしたコンピュータ読取り可能記憶素子の例は、それらに限定されるものではないが、ハードディスク、CD−ROM、光学記憶デバイス、磁気記憶デバイス、読取り専用メモリ(ROM)、プログラム可能な読取り専用メモリ(PROM)、消去可能、プログラム可能な読取り専用メモリ(EPROM)、電気的に消去可能、プログラム可能な読取り専用メモリ(EEPROM)、およびフラッシュメモリを、含む。さらに、当業者は、本明細書で開示された概念および原理に導かれたとき、例えば、可能な時間、最新技術、経済上の考慮によって動機付けられ、もしかすると著しい努力および多くの設計選択にもかかわらず、最小限の実験でこうしたソフトウエア命令およびプログラムならびにICを容易に作り出すことができるようになることが予想されている。
上の記述で、本発明の特定の実施形態を説明してきた。しかし、当業者は、以下の特許請求の範囲に記載の、本発明の範囲から逸脱することなく、様々な修正および変更がなされ得ることを理解するであろう。
したがって、本記述および図は、限定的な意味よりもむしろ、例示的な意味で考慮されることになり、こうした修正は、すべて本発明の範囲内に含まれるものとする。利益、利点、問題の解決策、および、起こり得る、または、より顕著になり得る、いかなる利益、利点、もしくは解決策を生じる可能性のあるいかなる要素は、本請求項のいずれか、またはすべての重大な、要求される、必須の特徴または要素と解釈されるべきではない。本発明は、本出願の手続き中になされたいかなる補正および発行されたとおりの請求項での等価物を含む、添付の特許請求の範囲のみによって定義される。
さらに、個別の特徴が異なる請求項に含まれていることがあるが、それら、場合によっては、有利に組み合わされ得るので、異なった請求項に含まれていることは、特徴の組み合わせが実現可能でない、および/または有利ではないことを意味しない。また、ある特徴を請求項のあるカテゴリに含めることは、このカテゴリへの制限を意味せず、むしろ特徴は、必要に応じて、他の請求項カテゴリにも等しく適用できることを示す。
さらに、本明細書では、第1と第2や頂と底などの関係語は、1つの実在物または行為を他の1つの実在物または行為から区別するためだけに、こうした実在物または行為間にいかなる実際のこうした関係または順序を必ずしも要求したり、暗示することなしに、使用されてもよい。
「comprises(含む、備える)」、「comprising(含む、備える)」、「has(有する)」、「having(有する)」、「includes(含む)」、「including(含む)」、「contains(含む)」、「containing(含む)」という用語およびそれらの他の任意の変形は、非排他的包含を対象にするものであり、要素の一覧をcomprises(含む、備える)、has(有する)、includes(含む)、contains(含む)、工程、方法、物、または装置は、これらの要素のみを含むのではなく、明示的にリストに載っていない他の要素やこうした工程、方法、物、または装置に本来備わっている他の要素を含んでいてよい。「comprises ...a」、「has ...a」、「includes ...a」、「contains ...a」に先行された要素は、さらなる制約なしに、要素をcomprises、has、includes、containsした工程、方法、物、または装置中の追加の同一の要素の存在を排除しない。「a」および「an」という用語は、本明細書中に特に明記しない限り、1つまたは複数と定義される。
「substantially(実質的に)」、「essentially(本質的に)」、「approximately(近似的に、約)」、「about(約)」という用語またはこれらの他の任意の変形は、当業者によって近くであると理解されるものとして定義される。本明細書で使われている「coupled(結合された)」という用語は、必ずしも直接に、また必ずしも機械的にではないが、connected(結合された)と定義される。あるやり方で「configured(構成された)」デバイスまたは構造は、少なくともそのやり方で構成されるが、記載されていないやり方で構成されてもまたよい。

Claims (3)

  1. 無線周波数送信漏洩信号を相殺する集積回路であって、前記集積回路は、
    無線周波数信号をアンテナポートへ送信するための、少なくとも1つの増幅器段階を備える送信機部分と;
    前記送信機部分、前記アンテナポートおよび受信機部分に動作可能に結合するように構成された第1のカプラと
    を備え、
    前記受信機部分は、前記アンテナポートからの受信された無線周波数信号と、送信漏洩信号とからなる第1のコンポジット信号を受信するように構成され、
    前記受信機部分は、
    前記第1のコンポジット信号および局部発振信号を受信することによって、ダウンコンバートされた前記第1のコンポジット信号である第1ダウンコンバートコンポジット信号を第1の中間周波数信号で出力するように構成された第1のダウンコンバージョン回路と;
    前記第1ダウンコンバートコンポジット信号と前記局部発振信号の移相バージョンとを受信するように構成された第2のカプラであって、前記局部発振信号の移相バージョンは、前記第1ダウンコンバートコンポジット信号から前記送信漏洩信号の少なくとも一部を相殺するように構成されている、第2のカプラと;
    前記第2のカプラから送信漏洩相殺済み信号と前記局部発振信号のさらなるバージョンとを受信し、且つ第2のダウンコンバートされた信号を出力するように構成された第2のダウンコンバージョン回路と;
    前記第2のダウンコンバートされた信号を受信することによって処理し、且つ前記送信漏洩信号の位相を判定するように構成された処理ロジックと
    を備え、
    前記処理ロジックは、前記第2のダウンコンバートされた信号中に直流オフセットを検出し、且つ検出された前記直流オフセットを閾値と比較することによって、前記比較に基づき電気調整信号を供給するように構成されたDCオフセット判定ロジックを備える、集積回路。
  2. トランシーバ(200)であって、前記トランシーバ(200)は、
    無線周波数信号をアンテナポートへ送信するための、少なくとも1つの増幅器段階を備える送信機部分と;
    前記送信機部分、前記アンテナポート、および受信機部分に動作可能に結合するように構成された第1のカプラと
    を備え、
    前記受信機部分は、前記アンテナポートからの受信された無線周波数信号および送信漏洩信号からなる第1のコンポジット信号を受信するように構成され、
    前記受信機部分は、
    前記第1のコンポジット信号および局部発振信号を受信し、且つダウンコンバートされた前記第1のコンポジット信号である第1ダウンコンバートコンポジット信号を第1の中間周波数信号で出力するように構成された第1のダウンコンバージョン回路と;
    前記第1ダウンコンバートコンポジット信号と、前記局部発振信号の移相バージョンとを受信するように構成された第2のカプラであって、前記局部発振信号の移相バージョンは、前記第1ダウンコンバートコンポジット信号からの前記送信漏洩信号の少なくとも一部を相殺するように構成される、第2のカプラと;
    前記第2のカプラから送信漏洩相殺済み信号と前記局部発振信号のさらなるバージョンとを受信し、且つ第2のダウンコンバートされた信号を出力するように構成された第2のダウンコンバージョン回路と;
    前記第2のダウンコンバートされた信号を受信することによって処理し、且つ前記送信漏洩信号の位相を判定するように構成された処理ロジックと
    を備え、
    前記処理ロジックは、前記第2のダウンコンバートされた信号中に直流オフセットを検出し、且つ検出された前記直流オフセットを閾値と比較することによって、前記比較に基づき電気調整信号を供給するように構成されたDCオフセット判定ロジックを備える、トランシーバ。
  3. 送信機部分、受信機部分およびアンテナポートからなるトランシーバ(200)において送信漏洩を相殺するために、プロセッサをプログラミングするためのコンピュータ読取り可能符号が記憶されたコンピュータ読取り可能記憶素子であって、前記符号は、
    前記アンテナポートからの受信された無線周波数信号と、前記送信機部分からの送信漏洩信号とからなる第1のコンポジット信号を受信機部分で受信する手順と、
    局部発振信号を用いて前記第1のコンポジット信号を最初にダウンコンバートすることによって、ダウンコンバートされた第1のコンポジット信号である第1ダウンコンバートコンポジット信号を第1の中間周波数信号で生成する手順と、
    前記局部発振信号の移相バージョンを発生させる手順と、
    前記局部発振信号の前記移相バージョンが、前記第1ダウンコンバートコンポジット信号から前記送信漏洩信号の少なくとも一部を相殺するように構成されるように、前記局部発振信号の前記移相バージョンを前記第1ダウンコンバートコンポジット信号と組み合わせる手順と、
    送信漏洩相殺済み信号と前記局部発振信号のさらなるバージョンとを第2のコンバートし、第2のダウンコンバートされた信号を出力する手順と、
    前記第2のダウンコンバートされた信号を受信し処理し、且つ前記送信漏洩信号の位相を判定する手順と、
    前記第2のダウンコンバートされた信号中に直流オフセットを検出する手順と、
    検出された前記直流オフセットを閾値と比較する手順と、
    前記比較に基づき電気調整信号を供給する手順と
    を前記プロセッサに実行させる、コンピュータ読取り可能記憶素子。
JP2012520108A 2009-07-16 2009-07-16 受信経路中の漏洩相殺のための集積回路、トランシーバおよびコンピュータ読取り可能記憶素子 Active JP5527833B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2009/053082 WO2011007199A1 (en) 2009-07-16 2009-07-16 Integrated circuit, transceiver and method for leakage cancellation in a receive path

Publications (2)

Publication Number Publication Date
JP2012533255A JP2012533255A (ja) 2012-12-20
JP5527833B2 true JP5527833B2 (ja) 2014-06-25

Family

ID=43448984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012520108A Active JP5527833B2 (ja) 2009-07-16 2009-07-16 受信経路中の漏洩相殺のための集積回路、トランシーバおよびコンピュータ読取り可能記憶素子

Country Status (4)

Country Link
US (1) US8917204B2 (ja)
EP (1) EP2454832B1 (ja)
JP (1) JP5527833B2 (ja)
WO (1) WO2011007199A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008004644A1 (de) * 2008-01-16 2009-07-23 Robert Bosch Gmbh Monostatische Mehrstrahlradarsensorvorrichtung für ein Kraftfahrzeug
WO2012098437A1 (en) * 2011-01-21 2012-07-26 Freescale Semiconductor, Inc. Phased-array receiver, radar system and vehicle
US8803730B2 (en) * 2011-07-21 2014-08-12 The Boeing Company Radar pulse detection using a digital radar receiver
US9297885B2 (en) * 2012-07-27 2016-03-29 Honeywell International Inc. Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems
US9689954B2 (en) * 2012-09-28 2017-06-27 William Marsh Rice University Intergrated electron spin resonance spectrometer
US9166839B2 (en) * 2013-02-13 2015-10-20 Aviat U.S., Inc. Systems and methods for reducing effects of local oscillator leakage
US9503040B1 (en) 2013-03-12 2016-11-22 Maxlinear Asia Singapore PTE LTD Method and apparatus for changing the gain of a radio frequency signal
US10128879B2 (en) 2014-03-31 2018-11-13 Intel IP Corporation Enhanced receive sensitivity for concurrent communications
US9660605B2 (en) 2014-06-12 2017-05-23 Honeywell International Inc. Variable delay line using variable capacitors in a maximally flat time delay filter
US10018716B2 (en) * 2014-06-26 2018-07-10 Honeywell International Inc. Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation
WO2016031108A1 (ja) 2014-08-28 2016-03-03 株式会社ソシオネクスト Fmcwレーダー
US9356632B2 (en) 2014-10-07 2016-05-31 Qualcomm Incorporated Intermodulation distortion canceller for use in multi-carrier transmitters
US10594358B2 (en) 2017-04-21 2020-03-17 Futurewei Technologies, Inc. Leakage signal cancellation
CN107329125B (zh) * 2017-06-01 2020-09-22 西南电子技术研究所(中国电子科技集团公司第十研究所) 消除短时突发干扰信号的自闭环校准方法
DE102018200647A1 (de) * 2018-01-16 2019-07-18 Vega Grieshaber Kg Radar-transceiver-chip
TWI685669B (zh) 2018-10-29 2020-02-21 立積電子股份有限公司 雷達裝置及其洩漏修正方法
EP3667358B1 (en) 2018-12-11 2024-03-06 NXP USA, Inc. Leakage cancellation in a radar receiver
JP7434087B2 (ja) 2020-07-01 2024-02-20 東芝テック株式会社 キャンセル制御装置及び通信装置
KR102709404B1 (ko) * 2024-06-26 2024-09-25 국방과학연구소 신호 생성 장치 및 그의 동작 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725842A (en) * 1982-09-27 1988-02-16 Teledyne Industries, Inc. Isolation apparatus for a continuous-wave radar system
GB2223908A (en) * 1988-10-14 1990-04-18 Philips Electronic Associated Continuously transmitting and receiving radar
GB2226204A (en) * 1988-12-07 1990-06-20 Philips Electronic Associated Continuously transmitting and receiving radar
US5444864A (en) * 1992-12-22 1995-08-22 E-Systems, Inc. Method and apparatus for cancelling in-band energy leakage from transmitter to receiver
US6169912B1 (en) 1999-03-31 2001-01-02 Pericom Semiconductor Corp. RF front-end with signal cancellation using receiver signal to eliminate duplexer for a cordless phone
EP1059735A1 (en) * 1999-06-07 2000-12-13 Semiconductor Ideas to The Market (ItoM) BV Communication device
KR100360895B1 (ko) * 1999-11-23 2002-11-13 주식회사 텔웨이브 서큘레이터를 이용한 송/수신부 결합 시스템 및 그의송신신호 소거방법
US6567649B2 (en) * 2000-08-22 2003-05-20 Novatel Wireless, Inc. Method and apparatus for transmitter noise cancellation in an RF communications system
US7711329B2 (en) * 2003-11-12 2010-05-04 Qualcomm, Incorporated Adaptive filter for transmit leakage signal rejection
US7327802B2 (en) * 2004-03-19 2008-02-05 Sirit Technologies Inc. Method and apparatus for canceling the transmitted signal in a homodyne duplex transceiver
US20060098765A1 (en) * 2004-11-05 2006-05-11 Impinj, Inc. Interference cancellation in RFID systems
US7202812B2 (en) * 2005-06-03 2007-04-10 Raytheon Company Technique for compensation of transmit leakage in radar receiver
KR100653642B1 (ko) * 2005-11-18 2006-12-06 삼성전자주식회사 Dc 옵셋 제거된 기저 대역 신호를 이용하는 rf 수신장치 및 방법
KR100653641B1 (ko) * 2005-11-22 2006-12-06 삼성전자주식회사 수신 신호에서 리키지 성분을 완전히 제거하는 rf 수신장치 및 방법
JP2008005448A (ja) 2006-06-26 2008-01-10 Brother Ind Ltd 無線通信装置
DK2044703T3 (da) * 2006-06-30 2010-12-13 R F Magic Inc Undertrykkelse af satellitinterferens
US7576683B2 (en) * 2006-08-07 2009-08-18 Honeywell International Inc. Methods and systems for reducing interference caused by antenna leakage signals
DE102007046566B4 (de) 2006-10-05 2011-07-07 Infineon Technologies AG, 85579 HF-Frontend für ein Radarsystem
US7576687B2 (en) * 2007-07-17 2009-08-18 Infineon Technologies Ag RF front-end circuitry with reduced DC offset
US8175535B2 (en) * 2008-02-27 2012-05-08 Telefonaktiebolaget Lm Ericsson (Publ) Active cancellation of transmitter leakage in a wireless transceiver

Also Published As

Publication number Publication date
EP2454832A4 (en) 2016-03-09
JP2012533255A (ja) 2012-12-20
US20120112956A1 (en) 2012-05-10
EP2454832B1 (en) 2017-03-29
US8917204B2 (en) 2014-12-23
WO2011007199A1 (en) 2011-01-20
EP2454832A1 (en) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5527833B2 (ja) 受信経路中の漏洩相殺のための集積回路、トランシーバおよびコンピュータ読取り可能記憶素子
JP5335995B2 (ja) 位相調整用集積回路および通信ユニット
US8957743B2 (en) Integrated circuit, communication unit and method for phase compensation
US20120229330A1 (en) RF Circuit with Improved Antenna Matching
US7576687B2 (en) RF front-end circuitry with reduced DC offset
CN107110955B (zh) 用于校准雷达系统的方法
US8121572B2 (en) Signal strength detecting device and related method
US11112486B2 (en) Radar apparatus
US20240175977A1 (en) Radar transceiver
US11480655B2 (en) Transmitter-receiver leakage suppression in integrated radar systems
US20090243913A1 (en) Radar device and control method of radar device
US9257996B2 (en) Oscillator circuits and methods to compensate frequency pulling
US11442142B2 (en) Interference-canceling RF receiver circuit, corresponding system, radar sensor system, vehicle and method
US8860606B2 (en) Radar sensor having interference signal compensation
US20170373770A1 (en) Receiving circuit capable of performing i/q mismatch calibration based on external oscillating signal
US9148103B2 (en) Gain measurement circuit, gain measurement method, and communication apparatus
US7515093B2 (en) Active antenna radar system
KR20210102043A (ko) 위상변환기를 갖는 rf체인에 대한 루프백 이득 스텝 교정을 위한 방법
JP2001183441A (ja) レーダ用送受信機
US20150139369A1 (en) Apparatus and method for compensation of am hoise in rfid devices through modulation of a received signal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5527833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250