JP5525815B2 - ディスプレイ用の改善された電極レイアウト - Google Patents

Description

本発明は、ディスプレイデバイス用の改善された電極のレイアウトに関し、より詳細には、面内の電気泳動ディスプレイデバイスに関する。

液晶ディスプレイ（ＬＣＤ）、薄膜ダイオード（ＴＦＤ）ディスプレイ及び電気泳動ディスプレイのようなディスプレイデバイスは、当業者に良く知られている。ディスプレイデバイスは、典型的に、行及び列のアレイで配列され、様々な制御電極により制御可能な複数のディスプレイピクセルを有する。必要とされる制御電極の全体の数は、典型的に、駆動されるべきディスプレイピクセルのタイプ及び数に依存する。

電気泳動ディスプレイは、たとえば米国特許US3612758から長年にわたり知られている。電気泳動ディスプレイの基本原理は、ディスプレイでカプセル化された電気泳動材料の外観が電場により制御可能であることである。

いわゆる「面内“in-plane”」の電気泳動画素は、見る人から隠されるマスクされた領域からアクティブなビューエリアに粒子を移動するため、ディスプレイ基板の横方向にある電場を使用する。アクティブエリアに移動されるか、又はアクティブエリアから移動される粒子の数が多くなると、画素の光学的な外観における変化が大きくなる。出願人の国際特許出願WO2004/008238は、典型的な面内の電気泳動ディスプレイの例を与えている。

ディスプレイデバイスの重要な考慮は、様々な制御電極間のクロスオーバの数である。様々な電極が互いにより多くクロスオーバすると、クロスオーバのうちの１つが短絡し、クロスする電極を互いに接続する機会が多くなる。

したがって、クロスオーバの数が増加するとき、製造プロセスの生産が減少し、ディスプレイが使用中にあるときに生じる障害の機会が増加する場合がある。

さらに、クロスオーバは、典型的に、クロスする電極間で容量性の結合を招き、これは、それぞれの電極による伝送される信号で生じるノイズを招く場合がある。

クロスオーバの数を減少する１つの技術は、異なる基板のレイヤで様々な電極を配置することであり、これにより、短絡が生じる危険が最小となり、電極間の容量性の結合が低減される。たとえば、ＴＦＤディスプレイは、第一の基板レイヤと第二の基板レイヤの間に配置される行及び列のアレイを有し、行アドレス電極は、第一の基板レイヤに配置され、列アドレス電極は、第二の基板レイヤに配列される。したがって、行及び列電極は、画素材料により離れて配置され、電極間の短絡及び容量性結合が最小にされる。米国特許US4694287は、光学的にアクティブな材料（たとえばＬＣＤ）により離れて配置される２つの基板により形成されるディスプレイの環境において類似のアプローチを説明している。

米国特許US3612758明細書 国際特許出願WO2004/008238公報 米国特許US4694287明細書

しかし、この方法は、１つではなく２つの基板上で電極がパターニングされるのを必要とする。

電極レイアウトの別の重要な考慮は、電極をサポートするために必要とされるディスプレイのエリアの比率である。電極がディスプレイの大きなエリアを占有する場合、典型的に、ディスプレイの小さなエリアは、ディスプレイのその光学的な外観を与えるために制御されるアクティブな画素領域のために利用可能である。非アクティブな画素領域（その光学的な外観を制御することができない領域）に対するアクティブな画素領域（その光学的な外観を制御することができる領域）の割合は、アパーチャ比として一般に知られている。アパーチャ比が高くなると、画素の光学的な外観を変えるために制御することができる画素の割合が高くなる。高いアパーチャ比により、高いコントラスト比をもつ明るいディスプレイが可能となり、したがって制御電極により占有されるそれぞれの画素の領域を最小にすることが望まれる。

したがって、本発明の目的は、従来技術を改善する電極のレイアウトを提供することにある。

本発明の第一の態様によれば、画素の行及び列のアレイを有するディスプレイデバイスが提供され、このアレイは以下を有する。アレイのそれぞれの画素に共通の信号を供給する、共通の制御される複数の第一の電極。それぞれの第一の電極は、共通の信号を行の画素に供給するために画素の行を通して又は画素の行と並んで延びる。アレイのそれぞれの画素に更なる共通の信号を供給する、共通の制御される複数の第二の電極。それぞれの第二の電極は、更なる共通の信号を行の画素に供給するために画素の行を通して又は画素の行と並んで延びる。画素の光学的な外観を制御するために画素にデータを供給する複数の画素アドレス電極。少なくとも第一及び第二の複数の電極は、共通の基板に配置される。

したがって、画素アレイにおける、共通して制御される複数の第一の電極と共通の制御される複数の第二の電極との間のクロスオーバは、第一及び第二の電極が互いに平行に配置されるように、行方向で第一及び第二の電極をルーティングすることで除去される。

共通の制御される複数の電極は、同じ（共通の）駆動信号で全てが駆動される電極を有する。たとえば、共通の駆動信号における電圧パルスは、共通の制御される複数の電極の全てに関する電圧パルスとなる。共通の制御される複数の電極のうちの電極に影響を及ぼす短絡は、しばしば共通の駆動信号に影響を及ぼすことがあり、これにより、共通の制御される複数の電極のうちの他の電極にも影響を及ぼす。したがって、複数の共通の制御される電極のうちの電極に影響を及ぼす短絡、特に一方の共通に制御される複数の電極のうちの電極と別の共通に制御される複数の電極のうちの電極との間の短絡は、典型的にディスプレイの外観における最も厳しい故障となる大きな効果を有する。

したがって、電極のクロスオーバの全体の数を最少にし、且つ、短絡された場合にディスプレイのパフォーマンスにひどい影響を有する特定の電極間の電極のクロスオーバを除去する画素アレイ内の電極のレイアウトが提供される。

さらに、それぞれの行は、行の最初の画素から行の最後の画素に延びる第一の電極と関連される場合があり、これにより行のそれぞれの画素に共通の信号が供給される。さらに、それぞれの行は、行の最初の画素から行の最後の画素に延びる第二の電極と関連される場合があり、これにより行のそれぞれの画素に更なる共通の信号が供給される。

有利なことに、複数の電極は、ディスプレイデバイスの画素を制御するパッシブマトリクスを少なくとも部分的に形成する場合がある。代替的に、複数の電極は、ディスプレイデバイスの画素内のアクティブ回路と共に、アクティブマトリクスを少なくとも部分的に形成する場合がある。

さらに、複数の電極は、面内の電気泳動画素のアレイを制御するために使用される場合がある。

有利なことに、複数の画素アドレス電極は、複数の第三の電極と複数の第四の電極を有する場合があり、それぞれの第三の電極は、画素の行を通して又は画素の行と並んで延び、それぞれの第四の電極は、画素の列を通して又は画素の列と並んで延びる。したがって、アレイのそれぞれの画素をアドレス指定するために使用される第三（行）の電極と第四（列）の電極を有するディスプレイデバイスが提供される。さらに、第三の電極は、行方向に延び、複数の第一、第二及び第三の電極間のクロスオーバが回避される。

さらに、複数の第一、第二、第三及び第四の電極は、共通の基板上に配列され、これにより多数のクロスオーバの危険にさらすことなしに製造のコストを最小にすることができる。

さらに、第一、第二及び第三の複数の電極は、絶縁層により第四の複数の電極から絶縁される場合があり、これによりディスプレイデバイスの製造の複雑さを最小にすることができる。

さらに、面内の電気泳動ディスプレイは、それぞれが第一のビューイング電極、第二のビューイング電極、ゲート電極及びコレクタ電極を有する画素を有する場合がある。有利なことに、複数の第一の電極は、第一のビューイング電極に共通の信号を供給するために使用され、複数の第二の電極は、第二のビューイング電極に更なる共通の信号を供給するために使用され、複数の第三の電極は、ゲート電極を制御するために使用され、複数の第四の電極は、コレクタ電極を制御するために使用される。

さらに、それぞれの第一の電極は、それぞれの行内の画素の第一のビューイング電極に共通の信号を供給するために使用され、それぞれの第二の電極は、それぞれの行に含まれる画素の第二のビューイング電極に更なる共通信号を供給するために使用される。

代替的に、それぞれの第一の電極は、それぞれの行内の画素の第一のビューイング電極に共通の信号を供給するために使用され、それぞれの第二の電極は、それぞれの行のペアに含まれる画素の第二のビューイング電極に更なる共通の信号を供給するために使用される場合がある。したがって、第二の電極は、１つの画素の行ではなく、２つの画素の行の第二のビューイング電極の部分に接続するか又は第二のビューイング電極の部分を形成し、これにより第二の電極の全体の数が減少される。これは、電極により占める表示領域が少ないので、高いアパーチャ比を可能にする。これはまた、高い生産高を可能にし、及びディスプレイの使用中に生じる故障のリスクを低くする。

本発明の実施の形態は、例示を通して、添付図面を参照して以下に記載される。

図１は、本発明の第一の実施の形態に係るディスプレイデバイスの概念図である。
図２は、本発明の第二の実施の形態に係るディスプレイデバイスの概念図である。
図３は、第二の実施の形態のディスプレイデバイスに含まれる電気泳動画素の概念図である。
図４は、第二の実施の形態のディスプレイデバイスをドライバチップに接続するフレックスホイルの概念図である。
図５は、本発明の第三の実施の形態に係る図３の１６の画素を含むディスプレイデバイスの概念図である。
図６は、第三の実施の形態のディスプレイデバイス内の図３の４の画素の列の概念図である。

本発明の第一の実施の形態は、図１を参照して記載される。ディスプレイデバイス１０は、共通の基板１１に配置される画素１３の４行及び４列のアレイを有する。ディスプレイデバイス１０は、複数の第一の電極ＦＥ、複数の第二の電極ＳＥ、及びそれぞれの画素の画素アドレス指定電極を有する。第一の列の画素アドレス指定電極は、ＡＣ１としてラベル付けされ、第二の列の画素アドレス指定電極は、ＡＣ２としてラベル付けされ、第三の列の画素アドレス指定電極は、ＡＣ３としてラベル付けされ、第四の列の画素アドレス指定電極は、ＡＣ４としてラベル付けされる。複数の第一の電極ＦＥは、駆動信号ＤＳ１（コモン信号）により全て共通に制御され、複数の第二の電極ＳＥは、駆動信号ＤＳ２（更なる駆動信号）により全て共通に制御される。複数の画素アドレス指定電極ＡＣ１，ＡＣ２，ＡＣ３及びＡＣ４は、それぞれ個々の画素の光学的な外観を制御するため、画素にデータを供給するために使用される。

ディスプレイデバイスにおけるそれぞれの画素は、第一の電極ＦＥへの１つのコネクション１４、第二の電極ＳＥへの１つのコネクション１２、及び画素アドレス指定電極への１つのコネクション１６といった、３つのコネクションを有する。これらのコネクションは、画素の光学的な外観を直接に制御する画素の電極へのコネクションであるか、又は、これらのコネクションは、画素を制御するためのアクティブスイッチング回路へのコネクションである場合がある。

それぞれの画素の行は、画素の行を通して延びる第一の電極ＦＥと、画素の行を通して延びる第二の電極ＳＥを有する。画素アドレス指定電極は、列方向に延び、それぞれの画素アドレス指定電極は、ある画素からアレイの下側に延びる。

画素アレイのエッジとＤＳ１及びＤＳ２駆動信号へのコネクションとの任意の位置で、第一の電極ＦＥは、駆動信号ＤＳ１に一緒に接続され、第二の電極ＳＥは、駆動信号ＤＳ２に一緒に接続される。たとえば、電極は、画素アレイの周辺で一緒に接続されるか、又は画素アレイとドライバチップとの間のフレックスホイルで一緒に接続されるか、或いはドライバチップそれ自身内で一緒に接続される場合がある。

第一の電極ＦＥと第二の電極ＳＥは、行方向に全て延び、したがってこれらは互いに平行である。これにより、アレイにおけるクロスオーバの全体の数が最少にされ、共通に制御される第一の電極ＦＥと共通に制御される第二の電極ＳＥとの間の全てのクロスオーバが除去される。したがって、短絡の可能性、特に第一の電極と第二の電極の間の短絡の可能性が最小にされる。

第一、第二及び画素アドレス指定電極は、共通の基板１１で全て配列され、したがって同じディスプレイデバイスを形成するために更なる基板上でこれらの電極をパターニングする必要がない。

明確さのため、図１のディスプレイデバイスは、１６の画素のみを有する。現実のディスプレイデバイスは数十万の画素を含む場合がある。

本発明の第二の実施の形態は、図２、図３及び図４を参照して以下に記載される。

図２を参照して、面内の電気泳動ディスプレイデバイス２０は、４行及び４列のアレイで配列される１６の隣接する画素３０を有する。画素の光学的な外観を変えるために制御されるアクティブエリア（たとえば２２）は、斜線領域として示される。また、電気泳動ディスプレイデバイスは、複数の第一の電極ＦＥ、複数の第二の電極ＳＥ、並びに、複数の第三の電極ＴＥ及び複数の第四の電極ＦＲＥを有する複数の画素アドレス指定電極を有する。複数の第一の電極ＦＥは共通して制御され、複数の第二の電極ＳＥは共通して制御され、複数の第三及び第四の電極は、これらが個々の画素をアドレス指定するために使用することができるように個々に制御される。

この実施の形態では、画素は互いに隣接し、したがって複数の電極は画素を通して延びている。しかし、他の実施の形態では、それぞれの画素の境界は、異なって定義することができ、したがって複数の電極は、画素を通じて（through）ではなく画素と並んで（alongside）延びるように考慮される。たとえば、画素はアクティブエリア２２となるように考慮される。

複数の第一の電極ＦＥ、第二の電極ＳＥ、第三の電極ＴＥ及び第四の電極ＦＲＥは、共通の基板４０に全て配置される。複数の第一の電極、第二の電極及び第三の電極は、行方向で互いに並列に配置され、したがってアレイ内で互いにクロスしない。複数の第四の電極は、複数の第一の電極、第二の電極及び第三の電極にクロスし、したがって絶縁層により第一の電極、第二の電極及び第三の電極から分離される。

複数の第一の電極ＦＥ、第二の電極ＳＥ、第三の電極ＴＥ及び第四の電極ＦＲＥは、面内の電気泳動画素３０を制御するためにパッシブマトリクスを互いに形成する。

図３は、ディスプレイデバイス２０の面内の電気泳動画素のうちの１つを示す。画素３０は、コレクタ電極ＣＬＴＲ、ゲート電極ＧＴＥ、第一のビューイング電極ＦＶＥ、及び第二のビューイング電極ＳＶＥを有する。これら４つの電極は、アクティブエリア２２内に存在する帯電された粒子の数を制御するために使用される。典型的に、コレクタＣＬＴＲ電極は、アクティブエリアから離れて帯電された粒子を記憶するために使用され、ゲート電極ＧＴＥは、コレクタ電極の領域からゲート電極の領域に特定数の帯電された粒子を引き付けるために使用され、第一のビューイング電極ＦＶＥは、ゲート電極の領域からアクティブエリア２２に帯電された粒子を引き出すために使用され、第二のビューイング電極ＳＶＥは、第一のビューイング電極の領域からアクティブ領域２２に帯電された粒子を引き出すために使用され、これにより画素の光学的な外観が変化する。

ディスプレイデバイス２０内で、それぞれの画素の第一のビューイング電極ＦＶＥは、第一の電極ＦＥの一部であり、その第二のビューイング電極ＳＶＥは、第二の電極ＳＥの一部であり、そのゲート電極ＧＴＥは、第三の電極ＴＥの一部であり、そのコレクタ電極ＣＬＴＲは、第四の電極ＦＲＥの一部である。

ディスプレイデバイス２０内で、それぞれの第一の電極ＦＥは、それぞれの行内の画素の第一のビューイング電極ＦＶＥの一部を形成し、それぞれの第二の電極ＳＥは、それぞれの行内の画素の第二のビューイング電極ＳＶＥの一部を形成し、それぞれの第三の電極ＴＥは、それぞれの行内の画素のゲート電極ＧＴＥの一部を形成し、それぞれの第四の電極ＦＲＥは、それぞれの列内の画素のコレクタ電極ＣＬＴＲに接続される。

ディスプレイデバイス２０をアドレス指定するため、第一に、画素のコレクタＣＴＬＲ及びゲート電極ＧＴＥは、複数の第三の電極ＴＥ及び第四の電極ＦＲＥにより順次にアドレス指定され、第二に、画素の第一のビューイング電極ＦＶＥは、共通の制御される複数の第一の電極ＦＥにより同時に全てアドレス指定され、第三に、画素の第二のビューイング電極ＳＶＥは、共通の制御される複数の第二の電極ＳＥにより同時に全てアドレス指定される。

図４は、複数の第一の電極ＦＥと第二の電極ＳＥが２つの駆動信号ＤＳ１，ＤＳ２にどのように共通に接続されるかを示す。基板４０は、画素、及びディスプレイデバイス２０を形成する複数の第一の電極、第二の電極、第三の電極及び第四の電極を保持する。ディスプレイデバイス２０の詳細は、明瞭さのために図示されない。ディスプレイデバイス２０の周辺には、ディスプレイデバイス２０の第一の電極ＦＥと第二の電極ＳＥに接続される８つのコネクションパッド（たとえば４４）がある。これらのパッドは、次いで、フレックスホイルコネクタ４２の８つのコネクションパッド（たとえば４６）にそれぞれ接続される。フレックスコイルコネクタは、駆動信号ＤＳ１を受信するコネクションパッドに第一の電極ＦＥの全てを接続し、駆動信号ＤＳ２を受信するためにコネクションパッドに第二の電極ＳＥの全てを接続する。駆動信号は、フレックスホイルをドライバチップに接続することで受信される。更なるフレックスホイルは、複数の第三の電極及び第四の電極をドライバチップに接続するために使用される。

この実施の形態は、クロスオーバの全体の数を最小にする電極のレイアウトを提供するものであり、特に、共通に制御される第一の複数の電極と共通に制御される第二の複数の電極の間のアレイ内でクロスオーバを有さない。電極のレイアウトは、２つのアドレス指定電極と２つの共通に制御される電極をそれぞれ必要とする面内の電気泳動画素に良好に適している。

フレックスホイル４２は、当業者にとって明らかであるように、異方性の接着層（ＡＣＦ）を使用してディスプレイの基板４０に結合される。フレックスホイルで生じる短絡の機会は、典型的に、アレイ電極間のクロスオーバで生じる短絡の機会よりも非常に低い。

代替的な実施の形態では、たとえば基板４０であるディスプレイデバイス２０の周辺で、第一の電極は互いに接続され、第二の電極は互いに接続される。このことは、基板４０からドライバチップに接続するフレックホイルへの２つのみのコネクションが必要とされる（１つは第一の電極への駆動信号であり、１つは第二の電極への駆動信号である）という利点を有する。さらに、周辺回路における第一の電極と第二の電極間のクロスオーバは、アレイにおけるよりも周辺回路においてロバストなクロスオーバを形成するために多くの自由度があるため、アレイにおけるよりも短絡を生じる可能性が低い。

更なる実施の形態では、第一の電極と第二の電極の全てはドライバチップに直接に接続される場合がある。これは、チップを製造するために典型的に使用される成熟したプロセスのため、ドライバチップ内で生じる短絡のリスクは典型的に非常に低いが、ドライバチップに多くのコネクションを必要とする（１つのコネクションがそれぞれ第一の電極／第二の電極用）。

本発明の第三の実施の形態は、図５及び図６を参照して記載される。
図５は、図３の１６の面内の電気泳動画素３０、並びに、第二の実施の形態の電極とは異なって配置される複数の第一の電極ＦＥ、第二の電極ＳＥ、第三の電極ＴＥ及び第四の電極ＦＲＥを有する面内の電気泳動ディスプレイデバイス５０を示す。特に、近傍の画素の行は互いに対称的であり、それぞれの第二の電極は、第二の実施の形態におけるケースのように、それぞれ単一の行内ではなく、それぞれ隣接する行のペア内の画素の第二のビューイング電極の一部を形成する。

これにより少数の第二の電極となるので、アレイにおいて少数のクロスオーバが存在し、したがって、短絡が生じる機会が低減される。さらに、アクティブな画素領域として使用するために利用可能な多くのアレイエリアが存在し、したがってディスプレイの明るさ及びコントラストが増加される。

図６は、ディスプレイデバイス５０の４つの画素３０の列を更に詳細に示す。４つの画素は、６０，６２，６４及び６６として個々にラベル付けされ、それぞれのアクティブエリア６１，６３，６５及び６７を有する。画素の第一のビューイング電極ＦＶＥは、ディスプレイデバイス５０の第一の電極ＦＥの一部を形成し、画素の第二のビューイング電極ＳＶＥは、ディスプレイデバイス５０の第二の電極ＳＥの一部を形成し、画素のゲート電極ＧＴＥは、ディスプレイデバイス５０の第三の電極ＴＥの一部を形成し、画素のコレクタ電極ＣＬＴＲは、ディスプレイデバイス５０の第四の電極ＦＲＥに接続される。図６から分るように、第二のビューイング電極ＳＶＥのうちの１つは、隣接する行のペアの画素６２と画素６４間で共有される。明らかに、隣接する行のペアの画素間で共有される第二のビューイング電極の数は、行の数が増加するときに増加する。

また、対称的な行のレイアウトは、コレクタ電極ＣＬＴＲが隣接する行の画素間で共有されるのを可能にし、アクティブエリアとして使用するために利用可能なアレイのエリアが更に増加される。

要するに、改善された電極のレイアウトを有するディスプレイデバイスが開示された。このディスプレイデバイスは、画素の行及び列のアレイを有する。ディスプレイデバイスは、さらに、それぞれの画素に共通の信号を供給する複数の共通に制御される第一の電極、それぞれの画素に更なる共通の信号を供給する複数の共通に制御される第二の電極、及び個々の画素をアドレス指定する複数の画素アドレス指定電極をさらに有する。少なくとも複数の第一の電極及び複数の第二の電極は、共通に制御される電極間のクロスオーバが除去されるように、互いに平行にルーティングされる。

説明において行及び列が参照されたが、これらの用語が交換可能であることを理解されるであろう。たとえば、ディスプレイが９０°だけ回転された場合、行は列として考慮され、列は行として考慮される。本質的に、行及び列は、互いに直交する方向に延びる。

特許請求の範囲に含まれる他の実施の形態は、当業者にとって明らかである。特に、本明細書で記載される実施の形態の様々な特徴は、更なる実施の形態を形成するために結合される場合がある。請求項における参照符号は、請求項の範囲を限定するように解釈されるべきではない。

Claims (5)

1. 面内の電気泳動画素の行及び列からなるアレイを含むディスプレイ装置であって、
   前記アレイは、
   前記アレイのそれぞれの画素に共通の駆動信号を供給する複数の第一の電極と、それぞれの第一の電極は、画素からなる行を通して又は画素からなる行と並んで延び、
   前記アレイのそれぞれの画素に更なる駆動共通の信号を供給する複数の第二の電極と、それぞれの第二の電極は、画素からなる行を通して又は画素からなる行と並んで延び、
   前記画素の光学的な外観を制御するために前記画素にデータを供給する複数の画素アドレス指定電極であって、複数の第三の電極及び複数の第四の電極を有し、それぞれの第三の電極は、画素からなる行を通して又は画素からなる行と並んで延び、それぞれの第四の電極は、画素からなる列を通して又は画素からなる列と並んで延びる、複数の画素アドレス指定電極とを有し、
   前記複数の第一の電極、前記複数の第二の電極、前記複数の第三の電極及び前記複数の第四の電極は、共通の基板上に配置され、
   前記複数の第一の電極は、前記共通の駆動信号に互いに接続され、
   前記複数の第二の電極は、前記更なる共通の駆動信号に互いに接続される、
   ことを特徴とするディスプレイ装置。
2. それぞれの画素の行は、前記行の最初の画素から前記行の最後の画素に延びる第一の電極と関連付けされ、
   それぞれの画素の行は、前記行の最初の画素から前記行の最後の画素に延びる第二の電極と関連付けされる、
   請求項１記載のディスプレイ装置。
3. 前記それぞれの画素は、
   前記第一の電極の一部に接続されるか、又は前記第一の電極の一部を形成する第一のビューイング電極と、
   前記第二の電極の一部に接続されるか、又は前記第二の電極の一部を形成する第二のビューイング電極と、
   前記第三の電極の一部に接続されるか、又は前記第三の電極の一部を形成するゲート電極と、
   前記第四の電極の一部に接続されるか、又は第四の電極の一部を形成するコレクタ電極と、
   を有する請求項１記載のディスプレイ装置。
4. それぞれの前記第一の電極は、それぞれの行内の画素の前記第一のビューイング電極の一部に接続されるか、又は前記第一のビューイング画素の一部を形成し、
   それぞれの前記第二の電極は、それぞれの行内の画素の前記第二のビューイング電極の一部に接続されるか、又は前記第二のビューイング画素の一部を形成する、
   請求項３記載のディスプレイ装置。
5. それぞれの前記第一の電極は、それぞれの行内の画素の前記第一のビューイング電極の一部に接続されるか、又は前記第一のビューイング画素の一部を形成し、
   それぞれの前記第二の電極は、それぞれの行のペア内の画素の前記第二のビューイング電極の一部に接続されるか、又は前記第二のビューイング画素の一部を形成し、
   請求項３記載のディスプレイ装置。

Images