JP5516873B2 - 高温検出カウンタ回路を備えた端末装置 - Google Patents

高温検出カウンタ回路を備えた端末装置 Download PDF

Info

Publication number
JP5516873B2
JP5516873B2 JP2010097842A JP2010097842A JP5516873B2 JP 5516873 B2 JP5516873 B2 JP 5516873B2 JP 2010097842 A JP2010097842 A JP 2010097842A JP 2010097842 A JP2010097842 A JP 2010097842A JP 5516873 B2 JP5516873 B2 JP 5516873B2
Authority
JP
Japan
Prior art keywords
stress
temperature
time
counter circuit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010097842A
Other languages
English (en)
Other versions
JP2011227756A (ja
Inventor
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010097842A priority Critical patent/JP5516873B2/ja
Publication of JP2011227756A publication Critical patent/JP2011227756A/ja
Application granted granted Critical
Publication of JP5516873B2 publication Critical patent/JP5516873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Description

本発明は、端末装置に関し、特に装置内部の温度を検出し、高温状態の時間をその温度に応じて重み付けしてカウントする高温検出カウンタ回路を備え、高温によるリテンション特性が劣化する前に、装置に備えられた不揮発メモリにデータを再書き込みさせる端末装置に関する。
携帯端末装置や情報端末装置には、装置内部が高温になった場合に特性の劣化するデバイス、例えば不揮発メモリが使用されている。携帯端末装置や情報端末装置では、装置の動作に必要なアプリケーションプログラムを不揮発メモリに格納している。近年、装置の高機能化に伴い、このようなアプリケーションプログラムは非常に規模が大きくなっており、大容量の不揮発メモリを使用する必要が生じている。大容量の不揮発メモリとして、SLC(Single Level Cell)−NANDおよび、MLC(Multi Level Cell)−NANDの2種類のNANDデバイスがある。この2種類のNANDデバイスのうち、MLC−NANDは1つのメモリセルに複数のビットを記録することができるため、SLC−NANDに比べ大容量化が容易である。そのためMLC−NANDが、携帯端末装置や情報端末装置のように小型化が求められる装置では多用されている。
しかしながら、MLC−NANDは、1つのメモリセルに複数のビットを記録するために、メモリセルの閾値レベル(Vt)を細かく制御する必要があり、SLC−NANDに比べ信頼性が劣る。デバイス周囲温度が高温の環境で長時間使用すると、リテンション特性の悪化で、書き込みデータのデータ化けが発生する場合がある。リテンション特性とは、書き込まれたデータが正しく保持されているかどうかのデータ保持特性のことである。例えば、リテンション特性が悪化した場合には、メモリセルの電子がリークし、メモリセルのVtが変動することで、書き込み時と異なるデータに変化してしまう。このように書き込み時と異なるデータに化けることを、データ化けが発生したという。特に、温度が高い場合に影響が大きく、リテンション特性が悪化しやすい。リテンション特性によりデータ化けが発生してしまうと、装置の動作に不具合を発生させてしまう可能性があるため、これを防止する手段が必要である。
さらに、近年の携帯端末装置や情報端末装置は、ますます装置内部の温度が高くなる傾向にある。第1の要因として、アプリケーション性能や、通信性能向上の必要性から、中央演算処理装置(CPU)の処理性能を上げる必要があり、CPUの処理性能アップに伴い装置内部の温度が高くなっている。第2の要因として、携帯端末装置の小型化による高密度実装のため、発熱量の大きいCPUの近傍にメモリデバイスが配置されることである。例えば、POP(Package On Package)技術などで、CPUデバイスの上部にメモリデバイスをはんだ実装する場合が増えている。
第3の要因として、防水機能など装置そのものの仕様で気密性を高くする必要があり、装置内部の温度が高くなる傾向がある。さらに、第4の要因として、メモリデバイスの製造プロセスの微細化で、不揮発メモリセルの1セルあたりに蓄える電子数も少なくなることから、デバイス自体のリテンション特性(データ保持特性)も低下している傾向がある。不揮発メモリのデバイス温度が高くなることで、メモリセルのリテンション特性(データ保持特性)が劣化し、常温で使用するよりもデータ化けのリスクが高くなることについては、非特許文献1に記載されている。
このように、装置自体が高温になりやすい傾向にあり、デバイス自体もリテンション特性(データ保持特性)が低下している傾向にある。そのため近年の携帯端末装置や情報端末装置(以下、総称として、端末装置と略記することがある)におけるリテンション特性起因でのデータ化けが発生するリスクは、高まっている。そのため端末装置には、消費電力の小さい簡易な回路で、装置温度の履歴をモニタし、システムに通知する手段が必要となる。
装置温度をモニタし、トラブルの発生を防止する先行特許文献として下記文献がある。特許文献1には、一定経過時間ごとに装置温度を計測し、計測した温度にしたがって重み付けした経過時間をカウントする。重み付けした経過時間が所定時間を超えた場合には、不揮発性メモリに再度書き込み動作を行う技術が示されている。また特許文献2には、周囲温度を定期的に計測する温度検出装置と、検出温度が規格範囲内ならばカウント値を+1、規格範囲外ならばカウント値を+2、加算する演算装置と、カウント値が設定値を超えた場合には警報を出力する技術が示されている。
特開2000−11670号公報 特開2001−144243号公報
(株)東芝、信頼性試験資料(http://www.semicon.toshiba.co.jp/shared/reliability_pdf/bdj0128e_chap03.pdf) ニューモニクス製NANDデバイスのデータシート(http://www.numonyx.com/Documents/Datasheets/NAND_08GW3C2B.pdf) National semiconductor製LMC555のデータシート(http://www.national.com/JPN/ds/LM/LMC555.pdf)
上記したように、端末装置では、アプリケーションを動作させるとCPU、メモリ、および周辺回路が発熱するため、装置内部が高温になる。装置内部の温度が高温になると、信頼性の低い不揮発メモリでは、リテンション特性の悪化が原因で、書き込みデータのデータ化けが発生してしまい、システムの信頼性を低下させる要因となる。データ化けが発生する前に、データの再書き込みを実施することで、データ化けを防止することができる。上記した特許文献では、データの再書き込みを実施することで、データ化けを防止している。しかし、上記した特許文献では、周囲温度を一定間隔毎に測定し、測定した温度を、その時間間隔における温度としている。しかしながら、最近の端末装置は、多くのアプリケーションを備えており、どのアプリケーションが動作中であるかにより、装置温度は大きく変化する。従って、上記した装置温度を一定間隔毎に測定するという特許文献の技術ではカウント値が不正確であり、端末装置には使用できない。そのため端末装置に使用できる簡易な方法で、より正確に再書き込みを行う時期を検出する手段が求められているという問題がある。
本発明は、このように高温時に特性の劣化するデバイスを備えた装置で、その装置内部が高温になった場合に、簡易な方法で、処置を行う最適な時期を検出する手段を提供することにある。
本発明の1つの観点によれば、装置内部の温度を検出し、検出した温度に応じて重み付けしたストレス加速時間をストレスカウント値として積算し、前記ストレスカウント値が設定された値以上になったときに割り込み信号を出力する高温検出カウンタ回路と、装置の動作を制御するCPUと、を備え、前記CPUは、前記高温検出カウンタ回路からの割り込み信号を累積カウントした累積ストレス加速時間と、タイマ回路の時間情報から得られたシステム時間との合計値が、設定されたストレス管理時間を超えた場合に、装置内部の不揮発性メモリに再書き込みを行うことを特徴とする端末装置が得られる。
本発明の他の観点によれば、装置内部の温度をそれぞれ異なる温度しきい値を用いて検出する複数の温度センサと、前記複数の温度センサのうち一番低い温度を検出する温度センサからの高温検出信号によりクロック信号を出力する発振回路と、前記クロック信号の入力された回数を前記複数の温度センサからの高温検出信号のそれぞれに対応させて重み付けしたストレスカウント値として積算するカウンタ回路と、を有し、前記カウンタ回路は、前記ストレスカウント値が設定された最大値以上になった場合に、割り込み信号を出力するとともに、前記ストレスカウント値をリセットすることを特徴とする高温検出カウンタ回路が得られる。
本発明のさらなる他の観点によれば、CPUが、管理テーブルのそれぞれのレジスタにタイマ回路から読み出したシステム時間と、バックアップされていた累積ストレス加速時間と、前記システム時間と前記累積ストレス加速時間の合計値と、設定されているストレス管理時間と、を書き込み、高温検出カウンタ回路のレジスタにはバックアップされているストレスカウント値を書き込む初期化ステップと、高温検出カウンタ回路は装置内部の温度を検出し、検出した温度に応じて重み付けしたストレスカウント値を前記高温検出カウンタ回路のレジスタに累積カウントし、その累積カウントしたストレスカウント値が一定値以上になった場合に、前記高温検出カウンタ回路は割り込み信号をCPUに出力し、CPUは前記割り込み信号を累積ストレス加速時間としてカウントアップし、前記高温検出カウンタ回路はさらに前記ストレスカウント値をリセットし、再び検出した温度に応じて重み付けしたストレスカウント値を前記高温検出カウンタ回路のレジスタに累積カウントする動作を繰り返し行うステップと、CPUは前記システム時間と前記累積ストレス加速時間の合計値が、前記ストレス管理時間を越えた場合には、装置内部の不揮発メモリに再書き込みを行う書き込みステップと、を備えたことを特徴とする不揮発メモリへの再書き込み方法が得られる。
本発明の端末装置は、高温検出カウンタ回路と、装置の動作を制御するCPUとを備えている。高温検出カウンタ回路は、装置内部の温度を検出し、検出した温度に応じて重み付けしたストレス加速時間をストレスカウント値として積算し、そのストレスカウント値が設定された値以上になったときに割り込み信号を出力する。CPUは、高温検出カウンタ回路からの割り込み信号を累積カウントした累積ストレス加速時間と、タイマ回路の時間情報から得られたシステム時間との合計値が、設定されたストレス管理時間を超えた場合に不揮発性メモリに再書き込みを行う。
このように本発明では、データ保持が保証されたストレス管理時間内に、アプリケーションプログラムなどが記憶された不揮発メモリを再書き込みすることができる。したがって、不揮発メモリのリテンション特性起因で発生する不具合を未然に防止することができる。
本発明における端末装置のシステム構成図である。 本発明における高温検出カウンタ回路の回路ブロック図である。 本発明におけるカウンタ回路の真理値表である。 本発明におけるカウンタ回路のストレス加速時間の設定例である。 本発明におけるストレスカウント値のMAX値の設定例である。 本発明における高温検出カウンタ回路の動作を示すタイミングチャートである。 本発明におけるCPUのレジスタに保管される管理テーブル例である。 本発明の構成を携帯電話に搭載した場合の動作例を示すフローチャートである。
(第一の実施の形態)
以下、本発明の実施形態を、図面を参照して詳細に説明する。図1に、端末装置のシステム構成図を示す。図2は高温検出カウンタ回路の回路ブロック図、図3はカウンタ回路の真理値表、図4はカウンタ回路のストレス加速時間の設定例、図5は本発明におけるストレスカウント値のMAX値の設定例、をそれぞれ示す。図6は高温検出カウンタ回路の動作を示すタイミングチャートである。図7はCPUのレジスタに保管される管理テーブルの1例である。
図1に、携帯端末装置や情報端末装置の端末装置のシステム構成を示す。端末装置は揮発メモリ(101)、周辺回路(102)、タイマ回路(103)、CPU(104)、高温検出カウンタ回路(105)、不揮発メモリ(106)から構成されている。揮発メモリ(101)は、アプリケーションを動作させるための揮発メモリ(DRAM)である。周辺回路(102)には、無線回路、LCD、キー入出力装置などが含まれている。タイマ回路(103)は、不揮発メモリの書き込みを行ってから現在までに経過した時間を示す。高温検出カウンタ回路(105)は、高温を検出するセンサと、カウンタ回路と、発振回路とで構成され、本発明における最も特徴ある回路である。不揮発メモリ(106)は、プログラムコードやデータが格納されている不揮発メモリ(MLC−NANDメモリ)である。
CPU(104)は、端末装置全体の動作を制御する。例えば、携帯電話システムの一般的な動作としては、システムを起動する時に、CPU(104)は、不揮発メモリ(106)に格納してあるアプリケーションプログラムなどを、読み出して、揮発メモリ(101)に展開する。次に、CPU(104)は、揮発メモリ(101)に展開されたアプリケーションプログラムを用い、プログラムを実行する仕組みになっている。このように、CPU(104)は、プログラムコードやアプリケーションプログラムの記述に従って、様々な、周辺回路(102)を制御することにより、装置に求められる機能を実現している。
携帯端末装置で行われる通話の動作は、例えば、以下のように実現される。ユーザが通話の操作のために、周辺回路(102)のダイヤルキーと通話ボタンを押す。CPU(104)が、周辺回路(102)の中のキー入力でその操作を検知し、通話に必要なアプリケーションプログラムを、不揮発メモリ(106)から、揮発メモリ(101)に展開する。次に、CPU(104)は、そのアプリケーションプログラムで、周辺回路(102)の無線回路を制御し、基地局との無線通信を行う。不揮発メモリ(106)は、一般的なNANDデバイスであり、例えば、非特許文献2のデータシートで示されるニューモニクス製NANDデバイスを使用することができる。
図2は、本発明の高温検出カウンタ回路(105)の回路構成を説明した回路ブロック図である。高温検出カウンタ回路(105)は、カウンタ回路(203)、発振回路(207)、温度センサ2(208)、温度センサ1(209)から構成される。温度センサ1(209)と、温度センサ2(208)とは検出する温度しきい値がそれぞれ異なるように設定されている。温度センサ1(209)は、温度しきい値である第1の高温以上を検出すると高温検出信号として“H”を出力する。温度センサ2(208)は、温度しきい値として温度センサ1よりも高い温度である第2の高温以上を検出すると高温検出信号として“H”を出力する。
発振回路(207)は、温度センサ1(209)が高温を検出し、高温検出信号として“H”を出力している場合にのみ、1Hzのクロック信号(206)を出力する。カウンタ回路(203)は、発振回路のクロック信号(206)の立ち上がりエッジに同期し、各温度センサの出力(204および205)によって重み付けされたストレス値(ストレス加速時間とも言う)をカウントし、ストレスカウント値としてレジスタに累積する。そのストレスカウント値が、設定されたMAX値になるとCPUに対して割り込み信号(201)を出力する。CPUからのリセット信号(202)を受信時には、内部のレジスタに累積されているストレスカウント値を、“0”にリセットする。
図3は、カウンタ回路(203)の真理値表(220)である。カウンタ回路(203)の入力としては、CPUから出力されるリセット信号(202)、2つの温度センサからの温度センサ1の出力(205)、温度センサ2の出力(204)、および発振回路の出力であるクロック(206)がある。カウンタ回路(203)の出力は、CPUへ出力される割り込み信号(201)である。
本カウンタ回路(203)の動作を、真理値表(220)を参照して説明する。CPUからのリセット信号(202)が“L”のときには、他の入力信号に関係なく、カウンタ回路は内部のレジスタ値(ストレスカウント値)Qを“0”にリセットする(条件1)。条件2以降は、CPUからのリセット信号(202)が“H”のときである。温度センサ1の出力(205)が“L”の場合は、クロック信号(206)の“H”立ち上がりエッジが来ても内部レジスタ値Qの値を、そのまま保持する(条件2)。この条件2は、装置温度が常温に近く、第1の検出温度以下であることから、カウンタ回路は、カウントアップしないで、現状の値を保持する。
温度センサ1の出力(205)が“H”で、温度センサ2の出力(204)が“L”の場合、クロック信号(206)の“H”立ち上がりエッジで、内部レジスタ値Qの値を温度センサ1検出時のストレス加速時間td1(td1は後で説明する)だけカウントアップする(条件3)。温度センサ1の出力(205)が“H”で、温度センサ2の出力(204)が“H”の場合、クロック信号(206)の“H”立ち上がりエッジで、内部レジスタ値Qの値を温度センサ2検出時のストレス加速時間td2(td2は後で説明する)だけカウントアップする(条件4)。これらの条件3、4は、装置温度が高温であり、カウンタ回路は、それぞれの設定温度の重み付けによるストレス加速時間に従って、内部レジスタ値であるストレスカウント値をカウントアップする。
このように、温度センサ1、2が高温を検出した状態では、クロック信号毎に、カウンタ回路の内部レジスタ値(ストレスカウント値)はカウントアップされる。カウンタ回路の内部レジスタ値Qが上限値(MAX)以上にカウントアップされれば、クロック信号(206)の立ち上がりエッジでCPUに対して割り込み信号(201)の“H”を出力する(条件5)。カウンタ回路は割り込み信号(201)を出力し、さらに次の内部レジスタ値(ストレスカウント値)を、“0”にリセットする。
図4は、ストレス加速時間の設定例(230)を示したものである。この例では、備考欄(236)にあるような各センサの検出温度において、デバイスが常温の何倍のストレスを受けるかという情報から、各温度センサ検出時のストレス加速時間(td1、td2)の設定値(231)を示したものである。説明を判り易くするため、データリテンション特性の例をとり、具体的な数値で説明する。
前提条件として、温度センサ1(209)は70℃以上の高温を検出した場合“H”を出力し、温度センサ2(208)は80℃以上の高温を検出した場合“H”を出力する2つの温度センサを用いたとする。また、不揮発メモリの高温によるリテンション特性が、70℃以上80℃未満の場合、常温よりも3倍のストレス、80℃以上では、常温よりも10倍のストレスを受けるということが、事前の実験により判明しているものとする。温度が70℃以上80℃未満の場合には、温度センサ1(209)が高温検出、温度センサ2(208)が高温未検出の状態である。このように温度が70℃以上80℃未満の場合には、1秒間で受けるストレスは、常温の3秒相当で、常温1秒間に受けるストレスよりも、2秒間分多くストレスを受けたことになる。この場合のストレス加速時間td1を2(234)とする。
温度が80℃以上で、温度センサ2(208)が高温検出した場合は、不揮発メモリデバイスが1秒間で受けるストレスは、常温の10秒相当になるため、常温1秒間に受けるストレスよりも、9秒間分多くストレスをうけたことになる。この場合のストレス加速時間td2は9(235)とする。ストレス加速時間とは、1秒間の高温で受けるストレスが、常温の何秒分の加速に相当するかを示す値と定義する。例えば本発明では、装置の温度が70℃以上80℃未満の場合のストレス加速時間td1は2、80℃以上の場合のストレス加速時間td2は9である。このように、80℃以上の場合のストレス加速時間は、70℃以上80℃未満の場合のストレス加速時間に比較して大きくなる。
これらの温度センサの温度しきい値の設定は、特に限定される必要はなく、端末装置で問題になりそうな温度に自由に設定することができる。また図2においては温度センサ1と、温度センサ2の2つの温度センサとした。しかし温度センサの数は、2つに限定されることなく、温度センサの数を3個以上にしてもよい。この場合には、温度範囲とそのストレス加速時間をそれぞれ設定すればよい。温度センサの数を増やした場合でも、一番低い温度(第1の温度)に設定された温度センサの出力で発振回路を動作させ、第3の高温時のストレス加速時間td3を設定することで、上記した構成と同様に構成することができる。また、温度センサの数を増やした場合には、温度によるストレス加速時間をより細かく設定できるため、ストレス量の精度を高くすることができる。
図5は、カウンタ回路のストレスカウント値のMAX値の設定例(240)を示したものである。この例では、備考(243)にあるように、装置が高温により常温3600秒(1時間)相当のストレス加速を受けるごとにCPUに対して、割り込み信号(201)を出力するMAX値(241)の設定例である。発振回路(207)の発振周波数は1Hzであるからストレスカウント値が3600(242)になれば、常温で1時間相当のストレス加速を受けたことを検出できる。カウンタ回路の内部レジスタ(ストレスカウント)値が3600以上になると、カウンタ回路は、CPUに割り込み信号(201)を出力し、さらに内部レジスタ(ストレスカウント)値を“0”にリセットする。
図6は、本発明の高温検出カウンタ回路の動作タイミングチャートである。タイミングチャートには、リセット信号(201)、温度センサ1の出力(209)、温度センサ2の出力(208)、発振回路からのクロック信号(206)、カウンタ回路の内部レジスタ(ストレスカウント)値、CPUへの割り込み信号(201)を、それぞれ示している。
最初に、オペレータによりシステムが起動される。時間t0において、CPU(104)がカウンタ回路(203)に対して、リセット信号(201)を出力する。カウンタ回路は、これを受けて内部レジスタ値を“0”にリセットする(340)。アプリケーションが動作して、時間t1において装置内部の温度が70℃以上になると、温度センサ1(209)は設定温度(温度しきい値)を超えたと判定し、温度検出信号出力が“H”になる(311)。温度センサ1(209)の“H”出力を受けて、発振回路(207)は、発振を開始し、1Hzのクロックを出力する(331)。カウンタ回路(203)は、発振回路の出力信号の立ち上がりエッジ(331)を検出し、温度センサ1出力(205)が“H”で、温度センサ2出力(204)がLである場合、td1だけカウントアップする(341)。このように、発振回路出力の立ち上がりエッジを受けて、時間t1〜t2までの間、内部レジスタ(ストレスカウント)値Qをtd1ずつ増加させていく。図では、1Hzのクロックのそれぞれの立ち上がりエッジにおいて、td1=2ずつ増加している。
次に、装置内部の温度が80℃以上になると(時間t2)、温度センサ2(208)は設定温度を超えたと判定し、出力が“H”になる(321)。カウンタ回路(203)は、クロック信号の立ち上がりエッジ(332)で、温度センサ1出力(205)が“H”で、温度センサ2出力(204)が“H”である場合、td2だけカウントアップする(342)。このように、発振回路出力の立ち上がりエッジを受けて、時間t2〜t3までの間、内部レジスタ(ストレスカウント)値Qをtd2=9ずつ増加させていく。次に、装置内部の温度が80℃未満になると(時間t3)、温度センサ2(208)は設定温度未満になったと判定し、出力が“L”になる(322)。カウンタ回路(203)は、クロック信号の立ち上がりエッジ(333)で、温度センサ1出力(205)が“H”で、温度センサ2出力(204)が“L”であるから、td1を内部レジスタ値Qに加える(343)。このように、発振回路出力の立ち上がりエッジを受けて、時間t3〜t4までの間、内部レジスタ値Qをtd1ずつ増加させていく。
次に、アプリケーションの動作が終了するなどして、装置内部の温度が70℃未満になると(時間t4)、温度センサ1(209)は設定温度未満になったと判定し、出力が“L”になる(312)。発振回路はこれを受けてクロック信号を停止し、内部レジスタ(ストレスカウント)値Qは、その値を保持することになる。
次に時間t5の直前までに、時間t1〜t4の動作が繰り返されて、カウンタ回路(203)の内部レジスタ値Qがカウンタ回路のMax値(max=3600)の1つ前の状態であったとする。再び、アプリケーションの動作が開始され、装置内部の温度が70℃以上になると(時間t5)、温度センサ1(209)は、設定温度を超えたと判定し、出力が“H”になる(313)。温度センサ1(209)の“H”出力を受けて、発振回路(207)は、再び発振を開始する。カウンタ回路(203)は、発振回路の出力信号の立ち上がりエッジ(334)を検出し、温度センサ1出力(205)が“H”で、温度センサ2出力(204)が“L”であることから、td1を内部レジスタ値Qに加える。このとき、内部レジスタ値QがMax以上になるため(MAX=3600)、CPUへの割り込み信号の1ショットパルスを出力する(351)。さらに内部レジスタ値Qを0にリセットする動作を行う(344)。
図7は、CPU(104)の内部にあるレジスタに保管されている管理テーブル(400)である。管理テーブル(400)のレジスタとしては、以下の4つがある。システム時間tt1(401)は、タイマ回路(103)からCPUが読み出すことで得られるシステムの経過時間である。累積ストレス加速時間tt2(402)は、前記した高温検出カウンタ回路(105)からの割り込み信号(201)の発生回数を累積し、装置高温のために加速された常温相当での累積時間である。現在ストレス時間tt3(403)は、上記したシステム時間tt1(401)と累積ストレス加速時間tt2(402)の和の時間である。ストレス管理時間tt4(404)は、管理したい常温相当のストレス時間である。
そして、装置稼働中、CPU(104)は、高温検出カウンタ回路(105)からの割り込み信号(201)を受信する。割り込み信号(201)の受信により、CPU(104)内部のレジスタである累積ストレス加速時間(402)を1ずつインクリメントしながら、システム時間tt1(401)と現在ストレス時間tt3(403)を更新しつづける。また、CPU(104)は、一定時間ごとに現在ストレス時間tt3(403)とストレス管理時間tt4(404)を比較し、現在ストレス時間tt3(403)がストレス管理時間tt4(404)を超えていれば、不揮発メモリのリテンション特性が管理時間を越えたと判断し、CPU(104)が、不揮発メモリ(106)に対し、再書き込みを行う。
このように、実際に不揮発メモリのリテンション特性を管理する場合には、装置が動作していない常温の状態も含め、不揮発メモリの書き込みを行った時点からのストレス時間を算出し、再書き込み時期を判断する必要がある。不揮発メモリのリテンション特性の管理には、累積ストレス加速時間(tt2)とともに、システム時間(tt1)が用いられる。システム時間とは、タイマ回路が示す時間情報であり、装置が動作していない状態も含む時間である。例えばシステム時間は、装置の製造時点から経過した時間、あるいはアプリケーションプログラムなどの不揮発メモリの書き込みを行ってから現在までの経過した時間である。これら累積ストレス加速時間(tt2)と、システム時間(tt1)の和(現在ストレス時間tt3)が、常温相当のストレス時間と定義できる。そのため、常温相当のストレス時間が、前もって決めたストレス管理時間(tt4)を越えていれば、CPUは、不揮発メモリの再書き込みを実施する。
ここでのCPU(104)の管理テーブルの値は、時間単位である。つまり高温検出カウンタ回路(105)の内部レジスタ値は、温度変化に従って正確に秒単位でカウントされ、3600秒(1時間)単位で、CPUへの割り込み信号(201)が出力される。CPU(104)では、この割り込み信号(201)の発生数をカウントし、その回数を累積することで、秒単位から時間単位に変換している。高温検出カウンタ回路(105)の内部レジスタ値は秒単位とし、温度変化に従って、より正確にストレス加速時間をカウントする。しかしながら、不揮発メモリの再書込みまでの時間は、数千時間〜数年〜10年であり、秒単位のカウントでは桁数が多くなりすぎる。従ってCPU(104)の管理テーブルの値は時間単位とすることで、桁数の複雑な処理を簡略に行っている。このように高温検出カウンタ回路から、CPUにおける単位を秒から時間に変換することで、それぞれのレジスタの回路規模を適正な規模とすることができる。
本発明の携帯端末装置や情報端末装置は、高温になった場合に特性の劣化するデバイスの近傍に複数の温度センサを配置し、装置が動作中の装置内部温度をモニタする。複数の温度センサは、温度しきい値として第1の温度と、その第1の温度よりもそれぞれ異なる高い温度を検出できるように設定する。複数の温度センサのうち、最も低い第1の温度を検出する温度センサが高温を検出している間だけ、カウンタ回路のクロックとなる発振回路を動作させる。装置内部が高温になっている時間の履歴を取るために、発振回路からのクロックに同期し、複数の温度センサごとに重み付けしたストレスカウント値をカウンタ回路でカウントしていく。このように、第1の温度を検出する温度センサが高温を検出している間だけ、発振回路を動作させる回路構成にすると、高温検出時以外の、発振回路の動作がないため、消費電力は小さくできる。
また、複数の温度センサごとの重み付けは、あらかじめ、机上設計、あるいは、メモリデバイスの事前評価で決定しておくことができる。机上設計であれば、不揮発メモリのリテンション特性は、非特許文献1に示されるように、温度が高くなるにつれて、ビット化けの発生リスクは高くなると考えてよく、アレニウスの式で知られるような指数関数的な重み付けをすると良い。また、デバイスの事前評価で決定しておくのであれば、不揮発メモリのリテンション特性については、温度センサの温度でビット化けが常温に比べて何倍発生しやすいかのデータを実験で求めておき、重み付けするストレス加速時間を決定しておけば良い。
このように、端末装置が動作中は装置内部温度をモニタし、複数の温度センサごとに重み付けされたストレス値をカウントしつづける。このストレスカウント値から、装置内部が高温になり、デバイスが受けたストレス量が、常温の何秒分加速されたかを知ることができる。そして、カウンタ回路でカウントする上限値(MAX)を決めておき、カウンタが上限値(MAX)になったときにCPUに割り込み信号として、通知する。割り込み信号を通知することで、装置内部が高温になったことから、デバイスが受けたストレス量が、一定値に達したことをシステム側のCPUが検知することができる。CPUは通知された割り込み信号の回数をカウントし、CPUのレジスタ上で管理すれば、装置内部が高温になったことで、デバイスが受けたストレス量(累積ストレス加速時間)を把握することができる。
不揮発メモリのリテンション特性を管理には、「累積ストレス加速時間」と、「システム時間」が用いられる。「累積ストレス加速時間」と「システム時間」との和が、「現在のストレス時間」となる。「現在のストレス時間」が、前もって設定されたストレス管理時間を越えていれば、CPUは、不揮発メモリの再書き込みを実施する。CPUは、メモリの再書き込みを行うことで、信頼性を高めたシステムが得られる。
(実施例)
次に、実施例として、本発明を携帯電話に搭載した場合を、図8を参照して説明する。図8には、本発明の構成を携帯電話に搭載した場合の動作フローチャートの例を示している。
最初に、ステップ501として、オペレータがシステムを起動する。次に、ステップ502として、CPU(104)は、管理テーブルの初期化としてレジスタに書き込む。CPU(104)は、タイマ回路(103)から現在のシステム時間を読み出し、CPU(104)の内部にあるレジスタ上のシステム時間tt1(401)に書き込む。CPU(104)は、前回のシステムOFF時に不揮発メモリ(106)にバックアップした累積ストレス加速時間の値をCPU(104)の内部にあるレジスタ上の累積ストレス加速時間tt2(402)として書き込む。初めてのシステム起動の場合は、バックアップされた累積ストレス加速時間が0であることから初期値として0が書き込まれる。CPU(104)は、システム時間tt1(401)と累積ストレス加速時間tt2(402)を読み出し、その合計値を求め、その結果を、現在ストレス時間tt3(403)として書き込む。CPU(104)は、あらかじめ、設定してある不揮発メモリ(106)上に格納されているストレス管理時間をストレス管理時間tt4(404)として書き込む。
またCPU(104)は、カウンタ回路のレジスタの初期化を行う。前回のシステムOFF時に不揮発メモリ(106)にバックアップしたストレスカウント値を、高温検出カウンタ回路(105)のカウンタ回路(203)のレジスタに書き込む。このカウンタ回路のストレスカウント値は、システムOFF時には割り込み信号と同じ経路を使って不揮発メモリにバックアップされ、初期化時にはリセット信号が通知される経路を使って書き込みすることができる。初めてのシステム起動の場合は、バックアップされたストレスカウント値が0であることから初期値として0が書き込まれる。
次に、CPU(104)は、高温検出カウンタ回路の動作を開始させる(ステップ503)。高温検出カウンタ回路(105)の動作としては、前記した図6のタイミングチャートと同様の動作が行われる。高温検出動作中は、高温検出カウンタ回路(105)が、装置の温度履歴をモニタし、装置高温によって、あらかじめ設定したストレス加速時間をカウントアップし、ストレスカウント値として積算する。温度で重み付けされたストレス加速時間が積算されたストレスカウント値が、最大ストレスカウント値MAX(241)にカウントアップされる度に、CPU(104)に対して割り込み信号を出力しつづける動作を行う。
次に、CPU(104)は、高温検出カウンタ回路からの割り込み信号があるかチェックする(ステップ504)。割り込み信号がない場合は、次のステップ(ステップ506)へ進む。割り込み信号がある場合は、CPU(104)の内部にあるレジスタ上の累積ストレス加速時間tt2(402)を+1インクリメント(ステップ505)した後、次のステップ(ステップ506)へ進む。
次に、CPU(104)は、管理テーブルのシステム時間tt1(401)、累積ストレス加速時間tt2(402)、現在ストレス時間tt3(403)の更新を行う(ステップ506)。CPU(104)は、タイマ回路(103)から現在のシステム時間を読み出し、CPU(104)の内部にあるレジスタ上のシステム時間tt1(401)に書き込む。CPU(104)は、システム時間tt1(401)と累積ストレス加速時間tt2(402)を読み出し、合計値を求め、その結果を、現在ストレス時間tt3(403)として書き込む。
次に、CPU(104)は、現在ストレス時間tt3(403)とストレス管理時間tt4(404)を比較する(ステップ507)。現在ストレス時間tt3(403)がストレス管理時間tt4(404)を超えていなければ、ステップ504に戻る。現在ストレス時間tt3(403)がストレス管理時間tt4(404)を超えている場合は、不揮発メモリのリテンション特性が管理時間を越えたと判断し、CPU(104)は、不揮発メモリ(106)に対し、再書き込みを行う(ステップ508)。不揮発メモリ(106)への再書き込みを行った後、CPU(104)は、タイマ回路(103)に対するリセット動作(時刻を0にリセット)、累積ストレス加速時間tt2(402)をリセットする。さらにCPU(104)は、高温検出カウンタ回路(105)に対しリセット信号を出力しカウンタ回路(203)のリセットを行う(ステップ509)。次に、ステップ504に戻り、再び高温検出カウンタ回路による高温検出動作を行う。
上記のように、CPU(104)は、装置の動作中に、不揮発メモリ(106)のリテンション特性が管理時間を越えたかどうかを常にチェックし、不揮発メモリ(106)の再書き込みの最適な時期を検出する。そして、管理時間を越えた場合は、CPU(104)が不揮発メモリ(106)の再書き込みを実施する。不揮発メモリの再書き込みを実施した後には、CPUのレジスタに記録された「累積ストレス加速時間」と、タイマ回路の「システム時刻」をリセットする。このようにレジスタをリセットすることで、次回の不揮発メモリの再書き込み時期を再び判定することが可能になる。また、CPU(104)は、システム電源OFFする場合、累積ストレス加速時間tt2や、ストレスカウント値を不揮発メモリ(106)にバックアップする。これにより、次回のシステム起動時に、バックアップした時間から再び、カウントすることが可能になる。このように、持続的に不揮発メモリの再書き込みの最適な時期をチェックし、CPUが不揮発メモリの再書き込みを行わせることで、システムの信頼性を高められる。
本発明の端末装置は、高温になった場合に特性の劣化するデバイスの近傍に複数の温度センサを配置し、動作中の装置内部温度をモニタする。複数の温度センサのうち、最も低い温度である第1の温度を検出する温度センサが高温を検出している間だけ、カウンタ回路のクロックとなる発振回路を動作させる。装置内部が高温になっている時間の履歴を取るために、カウンタ回路は発振回路からのクロックに同期し、複数の温度センサごとに重み付けしたストレスカウント値をカウントしていく。そして、カウンタ回路でカウントするストレスカウント値の上限値(MAX)を決めておき、カウンタが上限値(MAX)になったときにCPUに割り込み信号として、通知する。CPUは割り込みの回数をカウントし、CPUのレジスタ上で、累積ストレス加速時間として記憶する。
不揮発メモリのリテンション特性の管理には、累積ストレス加速時間と、システム時間が用いられる。累積ストレス加速時間と、システム時間の和が、現在のストレス時間となる。現在のストレス時間が、前もって設定されたストレス管理時間を越えていれば、CPUは、不揮発メモリの再書き込みを実施する。このように本発明においては、ストレス時間をモニタすることで、不揮発メモリのデータ保持特性の悪化によるデータ化けに対して、データ化けが発生する前に、再書き込みを行うことで、システムの信頼性を高めることができる。
本発明の回路構成においては、下記の効果が得られる。第1の効果として、高温になった場合に特性の劣化するデバイスのストレスを簡易な回路で、かつ、小さな消費電流で実現することができることである。本発明の回路構成では、装置内部温度の一番低い温度を検出する温度センサが検出したときにのみ、カウンタ回路のクロックを発生する発振回路を駆動させる。そのため高温でない場合(常温に近く、第1の検出温度以下の場合)は、発振回路が駆動されないことから、消費電流を最小限に抑えることができる。
例えば、この発振回路を一般的なタイマICで実現したとする。一般的なタイマIC(例えばNational semiconductor製LMC555、非特許文献3)のデータシートでは、発振動作中の消費電流が250uA、停止中は1uA以下となっている。第1の検出温度以下の場合に発振しないことから、消費電流の観点で有利になる。特に、携帯電話の待ち受け動作中などは、CPUの動作は、着信の有無のチェックが主な動作になるため負荷は比較的小さく、装置内部が高温になる可能性は小さい。このように装置温度が高温にならない待ち受け動作中に、消費電力を最小限にする手段は非常に重要である。
一般的な携帯電話に本発明を適用し、高温時のみ発振回路を動作した場合の効果を、待ち受け時間(電池の持ち時間)を例として説明すると、以下のような効果が得られる。携帯電話の充電電池(電池パック)の容量を500mAh、携帯電話の高温カウンタ回路以外の通常消費電流を1mAとする。従来例として携帯電話の待ち受け時も、装置内部温度に関係なく、発振回路を動作させる条件(1)と、本発明の構成例として装置内部温度が第1の検出温度以下では、発振回路を停止させる条件(2)における消費電流とを比較する。
条件(1)の場合には、高温カウンタ回路の消費電流250uAと、その他の消費電流1mAとの和で、1.25mAとなる。一方 条件(2)の場合には、高温カウンタ回路の消費電流1uAと、その他の消費電流1mAとの和で、1.001mAとなる。その結果待ち受け時間は、条件(1)(従来例)が400時間(≒500÷1.25)、条件(2)(本発明)が500時間(≒500÷1.001)となり、本発明では、100時間も待ち受け時間を向上させている。待ち受け時間は、携帯電話の商品性の重要項目であり、本発明の高温検出カウンタ回路を用いることで、待ち受け時間(電池の持ち時間)を短くすることなく、所望の検出手段を実現することができる。
本発明の回路構成を用いることで得られる第2の効果は、メモリデバイスのリテンション特性起因で発生するデータ化け防止することである。例えば、一般的な不揮発メモリの書き込みデータは、常温で約数年〜10年間のデータ保持を保証されるものが多い。しかしながら、携帯電話の使用環境としては、高温状態で使用する場合があり、この場合にはリテンション特性が悪化し、データ化けが発生する虞がある。しかし、本発明を用いることで、データ保持の保証内に装置の動作に必要なアプリケーションプログラムなどを再書き込みすることができる。これらの再書き込みは、装置内部で自動的に行われ、特にユーザが意識することなく、不揮発メモリのリテンション特性起因で発生する不具合を未然に防止することができる。
さらに本発明の回路構成を用いることで、装置温度高温によるメモリデバイスのリテンション特性起因で発生するデータ化け防止できることから、携帯電話の設計上、以下の効果が得られる。最近の携帯電話では、CPUの上部にPOP(Package On Package)でデバイスを実装する場合がある。この場合には、CPUが動作中に熱を発生するため、メモリデバイスのリテンション特性に少なからず影響がある。メモリデバイスのリテンション特性確保のために、熱の発生を抑える目的で、CPUの動作周波数を下げた場合、携帯電話の操作性が低下し、商品性が損なわれるというデメリットが発生する。
また、メモリデバイスのリテンション特性確保のために、熱源からの距離を離す目的で、POPを使用しないでCPUとメモリデバイスを重ねない場合、基板面積の増大や携帯電話のデザインにも影響があり商品性が損なわれるというデメリットが発生する。例えば、不揮発メモリチップのデバイス面積が100mmの場合で、30mm x 30mmのプリント板にCPUとメモリデバイスをPOPする設計が出来た場合、プリント板は900mmになる。一方、メモリデバイスのリテンション特性確保のために、熱源からの距離を離す目的で、メモリデバイスをプリント板の別な場所に配置した場合、CPUと別な場所にメモリデバイスの面積が必要となるから、1000mmが必要になる。本発明により、メモリデバイスのリテンション特性起因で発生するメモリ不良を防止し、POPの設計が可能になったとすると、11%( =1000mm/900mm)プリント板を小さく出来たことになる。携帯電話において、プリント板の外形寸法を小さくできると、デザインの自由度も向上し、製品としての商品性を上げることができる。
本発明においては、装置温度高温によるメモリデバイスのリテンション特性起因で発生するデータ化け防止できることから、上記したように多くの設計上の制約から開放され、自由な設計ができる。このように設計の自由性を確保しながら、かつ携帯電話の設計上のデメリットの防止、さらに外形寸法の小型化、デザインの自由度、製品としての商品性を上げることができる。
以上、本発明を好ましい実施の形態、実施例として詳細に説明したが、本発明はこれら実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。
101 揮発メモリ
102 周辺回路
103 タイマ回路
104 中央演算処理装置(CPU)
105 高温検出カウンタ回路
106 不揮発メモリ
201 割り込み信号
202 リセット信号
203 カウンタ回路
204 温度センサ2の出力
205 温度センサ1の出力
206 クロック
207 発振回路
208 温度センサ2
209 温度センサ1

Claims (7)

  1. 装置内部の温度を検出し、検出した温度に応じて重み付けしたストレス加速時間をストレスカウント値として積算し、前記ストレスカウント値が設定された値以上になったときに割り込み信号を出力する高温検出カウンタ回路と、装置の動作を制御するCPUと、を備え、前記CPUは、前記高温検出カウンタ回路から前記割り込み信号が出力される度に累積ストレス加速時間をインクリメントすると共に前記累積ストレス加速時間と、タイマ回路の時間情報から得られたシステム時間との合計値が、設定されたストレス管理時間を超えた場合に、装置内部の不揮発性メモリに再書き込みを行うことを特徴とする端末装置。
  2. 前記高温検出カウンタ回路は、装置内部の高温を検出する温度センサと、前記温度センサからの高温検出信号によりクロック信号を出力する発振回路と、前記クロック信号の入力された回数を数えるカウンタ回路を有することを特徴とする請求項1に記載の端末装置。
  3. 前記高温検出カウンタ回路は、検出する温度しきい値が異なる複数の温度センサを備え、前記複数の温度センサのうち一番低い温度を検出する温度センサが高温であることを検出した時に、前記発振回路が駆動され、前記クロック信号が出力されることを特徴とする請求項2に記載の端末装置。
  4. 前記カウンタ回路は、前記クロック信号の入力された回数を前記複数の温度センサからの高温検出信号のそれぞれに対応させて重み付けした前記ストレスカウント値として積算することを特徴とする請求項2又は3に記載の端末装置。
  5. 前記カウンタ回路は、積算された前記ストレスカウント値が設定された最大値以上になった場合に、割り込み信号を発生するとともに、前記ストレスカウント値をリセットすることを特徴とする請求項2乃至4のいずれかに記載の端末装置。
  6. 前記CPUは、前記累積ストレス加速時間と、前記システム時間と、前記累積ストレス加速時間とシステム時間との合計値と、前記ストレス管理時間とをそれぞれ格納する管理テーブルのレジスタを備えたことを特徴とする請求項1乃至5のいずれかに記載の端末装置。
  7. イマ回路から読み出したシステム時間と、バックアップされていた累積ストレス加速時間と、前記システム時間と前記累積ストレス加速時間の合計値と、設定されているストレス管理時間と、をCPU内部のレジスタ上に書き込み、高温検出カウンタ回路のレジスタにはバックアップされているストレスカウント値を書き込む初期化ステップと、
    置内部の温度を検出し、検出した温度に応じて重み付けしたストレス加速時間を前記高温検出カウンタ回路のレジスタに前記ストレスカウント値として累積カウントし、前記ストレスカウント値が一定値以上になった場合に、割り込み信号を前記CPUに出力するステップと
    前記割り込み信号が出力される度に、前記累積ストレス加速時間をインクリメントするステップと
    記ストレスカウント値をリセットし、再び検出した温度に応じて重み付けした前記ストレスカウント値を前記高温検出カウンタ回路のレジスタに累積カウントする動作を繰り返し行うステップと、
    記システム時間と前記累積ストレス加速時間の合計値が、前記ストレス管理時間を越えた場合には、装置内部の不揮発メモリに再書き込みを行う書き込みステップと、を備えたことを特徴とする不揮発メモリへの再書き込み方法。
JP2010097842A 2010-04-21 2010-04-21 高温検出カウンタ回路を備えた端末装置 Expired - Fee Related JP5516873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010097842A JP5516873B2 (ja) 2010-04-21 2010-04-21 高温検出カウンタ回路を備えた端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010097842A JP5516873B2 (ja) 2010-04-21 2010-04-21 高温検出カウンタ回路を備えた端末装置

Publications (2)

Publication Number Publication Date
JP2011227756A JP2011227756A (ja) 2011-11-10
JP5516873B2 true JP5516873B2 (ja) 2014-06-11

Family

ID=45043015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010097842A Expired - Fee Related JP5516873B2 (ja) 2010-04-21 2010-04-21 高温検出カウンタ回路を備えた端末装置

Country Status (1)

Country Link
JP (1) JP5516873B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483195B1 (ko) 2022-03-21 2023-01-03 현대건업 (주) 폴리우레아 도료를 포함하는 돌출형 차선 표지용 조성물 및 이를 이용한 돌출형 차선 시공방법
KR102490419B1 (ko) 2022-05-17 2023-01-19 좌운선 폴리우레아 도료를 이용한 고원식 횡단보도용 조성물 및 이를 이용한 고원식 횡단보도의 시공방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244618B1 (ko) 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
JP6703398B2 (ja) 2015-12-25 2020-06-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2018091804A (ja) 2016-12-07 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6819377B2 (ja) * 2017-03-14 2021-01-27 オムロン株式会社 Rfidデータ管理装置、rfidデータ管理方法、および、rfidデータ管理プログラム
JP6856427B2 (ja) * 2017-03-30 2021-04-07 ホーチキ株式会社 トンネル防災システム
US11216336B2 (en) * 2017-05-30 2022-01-04 Hitachi, Ltd. Storage apparatus and memory device control method
CN115248608B (zh) * 2021-04-26 2023-05-09 华润微集成电路(无锡)有限公司 低功耗温湿度计电路结构及其测量控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483195B1 (ko) 2022-03-21 2023-01-03 현대건업 (주) 폴리우레아 도료를 포함하는 돌출형 차선 표지용 조성물 및 이를 이용한 돌출형 차선 시공방법
KR102490419B1 (ko) 2022-05-17 2023-01-19 좌운선 폴리우레아 도료를 이용한 고원식 횡단보도용 조성물 및 이를 이용한 고원식 횡단보도의 시공방법

Also Published As

Publication number Publication date
JP2011227756A (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
JP5516873B2 (ja) 高温検出カウンタ回路を備えた端末装置
US9190165B2 (en) Method and device for temperature-based data refresh in non-volatile memories
US8583972B2 (en) Method of controlling a semiconductor storage device
EP2198368B1 (en) Error scanning in flash memory
US8015444B2 (en) Protection of non-volatile memory component against data corruption due to physical shock
US10592126B2 (en) Memory management method, memory storage device and memory control circuit unit
KR101358776B1 (ko) 장비의 리부트 이유를 기록하는 장치 및 방법
KR101543245B1 (ko) 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템
CN102369579A (zh) 非易失性存储器的温度警报和低速率刷新
KR20140059821A (ko) 메모리 리프레시 방법 및 장치
US11635777B2 (en) Temperature control circuit, memory storage device and temperature control method
US8339889B2 (en) Semiconductor memory device
US10915388B2 (en) Data storage device and associated operating method capable of detecting errors and effectively protecting data
US8209561B2 (en) Real time clock and method for recording data in real time clock
US20130080830A1 (en) Setting data storage for semiconductor devices including memory devices and systems
KR19990007309A (ko) 시스템 리셋 방법
CN218333137U (zh) 固态硬盘及电子设备
JP2005267761A (ja) フラッシュメモリの劣化監視方法
JP2007249497A (ja) 故障警告機能を有する電子機器および故障警告方法
US11914703B2 (en) Method and data processing system for detecting a malicious component on an integrated circuit
KR20170033336A (ko) 전자 장치의 데이터 기록 방법 및 그 전자 장치
JP6137659B2 (ja) 計量装置および計量データ記録方法
US10073138B2 (en) Early detection of reliability degradation through analysis of multiple physically unclonable function circuit codes
US11700003B2 (en) Microcontroller, operation system and control method thereof
EP1041479A1 (en) Data processing apparatus and data processing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5516873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees