CN218333137U - 固态硬盘及电子设备 - Google Patents
固态硬盘及电子设备 Download PDFInfo
- Publication number
- CN218333137U CN218333137U CN202222834519.2U CN202222834519U CN218333137U CN 218333137 U CN218333137 U CN 218333137U CN 202222834519 U CN202222834519 U CN 202222834519U CN 218333137 U CN218333137 U CN 218333137U
- Authority
- CN
- China
- Prior art keywords
- storage area
- solid state
- data
- gate circuit
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
本实用新型公开了一种固态硬盘及电子设备,该固态硬盘包括:主控芯片、闪存阵列以及限次访问电路。该限次访问电路包括:非易失存储器、或门电路、异或门电路以及状态机。非易失存储器包括计数存储区和密钥存储区,计数存储区包括多个用于存储计数数据的第一存储单元,密钥存储区包括多个用于存储外部写入密钥的第二存储单元。计数存储区的数据读出端跟或门电路的输入端对应连接,密钥存储区的数据读出端跟异或门电路的第一输入端对应连接,异或门电路的第二输入端与预设安全密钥供给端连接,计数存储区和密钥存储区的数据操作端、以及或门电路和异或门电路的输出端均与状态机连接,状态机与主控芯片连接,这样有利于提高固态硬盘数据的安全性。
Description
技术领域
本实用新型涉及存储器技术领域,尤其涉及一种固态硬盘及电子设备。
背景技术
固态硬盘是传统机械式硬盘的替代品。一个典型的固态硬盘SSD(Solid StateDisk或Solid State Drive),其内部电路包括主控芯片、DDR内存颗粒、NAND Flash闪存芯片颗粒(也可简称为“闪存”)以及SPI Flash颗粒等。SSD的重要指标包括:数据容量、数据保存寿命等。固态硬盘作为一种数据存储介质,在某些特殊场景下,对其进行访问安全控制是非常重要的。
实用新型内容
本实用新型实施例通过提供一种固态硬盘及电子设备,能够有效地提高固态硬盘的数据安全性。
第一方面,本实用新型实施例提供了一种固态硬盘,包括:主控芯片、闪存阵列以及限次访问电路,其中,
所述主控芯片包括:主机接口控制器、中央处理器以及闪存控制器,所述主机接口控制器、中央处理器以及所述闪存控制器通过总线连接,所述闪存控制器与所述闪存阵列连接;
所述限次访问电路包括:非易失存储器、或门电路、异或门电路以及状态机,所述非易失存储器包括计数存储区和密钥存储区,所述计数存储区包括多个用于存储计数数据的第一存储单元,所述密钥存储区包括多个用于存储外部写入密钥的第二存储单元;
所述计数存储区的数据读出端与所述或门电路的输入端对应连接,所述密钥存储区的数据读出端与所述异或门电路的第一输入端对应连接,所述异或门电路的第二输入端与预设安全密钥的供给端连接,所述计数存储区的数据操作端、所述密钥存储区的数据操作端、所述或门电路的输出端以及所述异或门电路的输出端均与所述状态机连接,所述状态机与所述主控芯片连接。
进一步地,所述异或门电路的第一输入端数量以及第二输入端数量均与所述密钥存储区的数据位宽相同,各个所述第二输入端按照所述预设安全密钥与高电平电压端或低电平电压端连接。
进一步地,所述状态机与所述总线连接。
进一步地,所述状态机与所述闪存控制器连接。
进一步地,所述状态机与所述主机接口控制器连接。
进一步地,所述非易失存储器为所述主控芯片内的一块嵌入式闪存,或,一颗独立的非易失存储器芯片。
进一步地,所述限次访问电路还包括:第一投票电路,所述计数存储区有多个且为奇数个,每个所述计数存储区的数据读出端均通过所述第一投票电路与所述或门电路的输入端对应连接,每个所述计数存储区的数据操作端均与所述状态机连接。
进一步地,所述限次访问电路还包括:第二投票电路,所述密钥存储区有多个且为奇数个,每个所述密钥存储区的数据读出端均通过所述第二投票电路与所述异或门电路的第一输入端对应连接,每个所述密钥存储区的数据操作端均与所述状态机连接。
进一步地,所述或门电路为单个的多输入且单输出的或门器件,所述或门器件的输入端数量与所述计数存储区包含的第一存储单元数量相同;或者,所述或门电路由多个二输入或门器件级联拼接而成。
第二方面,本实用新型实施例提供了一种电子设备,包括主机以及上述第一方面所述的固态硬盘,所述主机与所述固态硬盘的主机接口控制器连接,以对所述固态硬盘进行访问。
本实用新型实施例提供的固态硬盘,增设了限次访问电路,限次访问电路包括非易失存储器、或门电路、异或门电路以及状态机,其中,非易失存储器包括计数存储区和密钥存储区,计数存储区包括多个用于存储计数数据的第一存储单元,密钥存储区包括多个用于存储外部写入密钥的第二存储单元。通过状态机在监测到异或门电路输出结果为0(外部写入密钥正确),或门电路输出结果为1(未达到限定访问次数)的状态下,每监测到主机访问一次闪存阵列,则向计数存储区的一个第一存储单元写入一个“0”值,直至检测到或门电路输出结果为“0”,则表示达到最大访问次数,则控制主控芯片禁止主机再访问闪存阵列。这样可以给固态硬盘中闪存阵列的访问次数设定一个上限值(上限值即为计数存储区的数据位宽),访问次数达到该上限值,则锁死固态硬盘的闪存阵列访问功能,不再响应用户的读写访问请求,有效地提高了固态硬盘数据的安全性,可以应用于对数据安全性要求较高的场景。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本实用新型实施例第一方面提供的一种固态硬盘的结构示意图一;
图2示出了本实用新型实施例第一方面提供的一种限次访问电路的结构示意图;
图3示出了本实用新型实施例第一方面提供的一种或门电路的结构示意图;
图4示出了本实用新型实施例第一方面提供的一种固态硬盘的结构示意图二;
图5示出了本实用新型实施例第一方面提供的一种固态硬盘的结构示意图三;
图6-图10示出了本实用新型实施例第一方面提供的限次访问电路的工作状态图;
图11示出了本实用新型实施例第二方面提供的电子设备的结构示意图。
具体实施方式
为了便于理解本实用新型实施例提供的技术方案,下面先对固态硬盘中的NANDFlash的相关信息进行说明。NAND Flash闪存存储器芯片颗粒,是固态硬盘(SSD)内部用于承载存储数据的主体;NAND Flash中的数据在系统掉电后不会丢失,重新上电后,其中的数据仍在,拥有这一特性的存储器,业内将之称作“非易失存储器”。
一颗典型的NAND Flash存储器芯片,其内部的存储空间是按照下列方式来进行组织的:LUN - Plane - Block - Page - Byte,即:
1颗NAND Flash存储器封装体内,包含1个或多个LUN;1个LUN内,包含1个或多个Plane;1个Plane内,包含多个Block;1个Block内,包含有许多Page;1个Page内,包含有多个Byte。其中,较为常用的几个概念是:Block即“块”,Page即“页”,Byte即“字节”。
NAND Flash的常用操作有3种:读、写(即编程)、擦(即擦除)。一般而言,读、写操作都以Page即页为单位,而擦除操作则以Block即块为单位。其中,写操作、擦操作,都是“单向”的;即:擦,只能把存储器阵列中的数据擦成“1”(即全FF数据),不能把“1”擦成“0”;写,只能把存储器阵列中的数据写成“0”,不能把“0”写成“1”。
SSD具有传统机械硬盘不具备的快速读写、质量轻、能耗低以及体积小等特点,广泛地应用在军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空、导航设备等诸多领域。近年来,对SSD进行优化成为研究热点。从常理来讲,SSD的优化方向是能够支持更多的读写操作、更长的数据保持寿命,这样硬盘就更耐用、更强壮。
不同于常规优化方向,发明人提出了另一种SSD优化思路:通过设置限次访问电路,对SSD的访问次数进行限制,待SSD部署到位后,最多只允许主机对内部闪存阵列进行N次访问,其后则锁死SSD的闪存阵列访问功能,不再响应用户对内部闪存阵列的读写访问请求。这样能够有效地提高SSD数据的安全性,可以应用于对数据安全性要求较高的场景,如可以应用在军事装备等领域。
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
第一方面,本实用新型实施例提供了一种固态硬盘10,如图1所示,该固态硬盘10包括:主控芯片110、限次访问电路120以及闪存阵列130如NAND Flash阵列。
具体的,主控芯片110可以包括:主机接口控制器112、中央处理器111(CPU)以及闪存控制器113,主机接口控制器112、中央处理器111以及闪存控制器113通过总线118连接。闪存控制器113与闪存阵列130连接。当然,除了这些结构以外,主控芯片110还包括其他结构如缓存115(Buffer)、缓存控制器114、动态随机存储器116(DRAM)、错误检测与纠正电路117(ECC)等,具体可以参见相关技术,本实施例对此不做详述。
如图2所示,限次访问电路120可以包括:计数存储区121非易失存储器102、或门电路122以及状态机123。
非易失存储器102包括计数存储区121,计数存储区121包括多个第一存储单元1211,用于存储多位计数数据,具体数据位宽根据实际需要配置的固态硬盘10访问上限值确定。上述多个第一存储单元1211的初始化数据均为“1”。例如,非易失存储器102可以为主控芯片110内的一块嵌入式闪存,或者是,一颗独立的非易失存储器芯片如EEPROM(Electrically Erasable Programmable read only memory,带电可擦可编程只读存储器)或SPI(Serial Peripheral Interface,串行外设接口)Flash等。需要说明的是,当计数存储区121为主控芯片110内的一块嵌入式闪存时,可以将整个限次访问电路120集成在主控芯片110内。
计数存储区121中各第一存储单元1211的数据操作端均与状态机123连接。也就是说,状态机123可以对计数存储区121进行数据操作,如数据擦除操作以及数据编程(即写入)操作。
或门电路122用于对各输入端输入的数据进行或运算。或门电路122包括多个输入端和一个输出端。计数存储区121中各第一存储单元1211的数据读出端分别与或门电路122的各输入端对应连接。需要说明的是,限次访问电路120还包括用于读取计数存储区121中各第一存储单元1211数据的数据读取电路(图中未示出),例如,数据读取电路可以包括灵敏放大器,具体可以参见相关技术,本实施例对此不做详述。上述计数存储区121的各数据读出端即为设置在计数存储区121外围的数据读取电路的输出端,具体实施时,通过数据读取电路读取各第一存储单元1211中存储的数据传输到或门电路122的相应输入端。
或门电路122的输出端也与状态机123连接。或门电路122对从多个第一存储单元1211分别读出的多位计数数据进行或运算,并将或运算结果传输给状态机123。或门电路122的输入端数量由计数存储区121的数据位宽决定。具体的,如图2所示,或门电路122可以采用单个的多输入且单输出的或门器件,该或门器件的输入端数量与计数存储区121包含的第一存储单元1211数量相同,且二者一一对应连接。或者,或门电路122也可以由多个二输入或门级联而成。例如,如图3所示,计数存储区121的数据位宽为16,或门电路122可以为由多个二输入或门1221,拼接得到的一个16入1出的或门。
状态机123可以由状态寄存器和组合逻辑电路构成。状态机123用于在每监测到主机20访问一次固态硬盘10中的闪存阵列130时,访问计数存储区121,将多位计数数据中的其中一位由“1”写为“0”,并在检测到或门电路122输出的或运算结果为“0”时,禁止主机20再访问闪存阵列130。计数存储区121的数据位宽决定了限次访问的次数上限,具体可以根据实际应用场景的需要设置。例如,计数存储区121的数据位宽为16,则初始值为“1111111111111111”,每监测到主机20访问一次闪存阵列130,则将其中一个“1”写为“0”,那么,在主机20访问16次闪存阵列130后,计数存储区121的值为“0000000000000000”,达到最大访问次数。此时,或门电路122输出的或运算结果为“0”,则禁止主机20再访问闪存阵列130。
状态机123与主控芯片110连接,具体连接方式可以根据实际需要确定。例如,如图1所示,限次访问电路120可以与主控芯片110中的上述总线118连接。也就是说,上述状态机123与主控芯片110中的总线118连接,在检测到或运算结果为“0”时,输出禁止访问命令,通过总线118传输到中央处理器111。中央处理器111在接收到禁止访问命令后,不再响应主机20对闪存阵列130的访问请求,以禁止主机20再访问闪存阵列130。
或者,如图4所示,限次访问电路120也可以与主控芯片110中的闪存控制器113连接。也就是说,上述状态机123与闪存控制器113连接,在检测到或运算结果为“0”时,发送禁止访问命令到闪存控制器113。闪存控制器113在接收到禁止访问命令后,禁止对闪存阵列130的访问操作,以禁止主机20再访问闪存阵列130。
又或者,如图5所示,限次访问电路120也可以与主控芯片110中的主机接口控制器112连接。也就是说,上述状态机123与主机接口控制器112连接,在检测到或运算结果为“0”时,发送禁止访问命令到主机接口控制器112。主机接口控制器112在接收到禁止访问命令后,禁用对闪存阵列130访问接口,以禁止主机20再访问闪存阵列130。
在一些示例中,为了进一步提高固态硬盘10的数据安全性,如图2所示,上述非易失存储器102还可以包括:密钥存储区124,密钥存储区124与计数存储区121为非易失存储器102中的不同存储区域。密钥存储区124包括多个用于存储外部写入密钥的第二存储单元1241,具体数量由密钥位宽确定,每个第二存储单元1241存储其中一位密钥。相应地,上述限次访问电路120还包括:异或门电路125。密钥存储区124中各第二存储单元1241的数据操作端与状态机123连接。也就是说,状态机123可以对密钥存储区124进行数据操作,如数据擦除操作以及数据编程(写入)操作。
异或门电路125包括第一输入端、第二输入端以及输出端,用于对第一输入端输入的数据与第二输入端输入的数据进行异或运算,从输出端输出异或运算结果。其中,第一输入端数量以及第二输入端数量均与密钥存储区124的数据位宽相同。例如,密钥存储区124的数据位宽为16,即密钥数据为16位,则异或门电路125包括16个第一输入端,16个第二输入端和一个输出端,用于对16个第一输入端和16个第二输入端输入的数据按位异或,从输出端输出异或运算结果。
异或门电路125的各第一输入端分别与密钥存储区124中各第二存储单元1241的数据读出端对应连接。同理,密钥存储区124的各数据读出端即为设置在密钥存储区124外围的数据读取电路的输出端,通过数据读取电路读取密钥存储区124中存储的数据传输到异或门电路125的相应第一输入端。
异或门电路125的各第二输入端与预设安全密钥的供给端126连接。预设安全密钥(即预定义的pattern)预先配置在固态硬盘10中,用于对外部写入密钥进行验证,以提高固态硬盘10的安全性。在一些示例中,为了降低预设安全密钥被篡改的概率,进一步提高安全性,各个第二输入端可以按照预设安全密钥与高电平电压端或低电平电压端连接。可以理解的是,接高电平电压端的第二输入端,对应的预设安全密钥数据为“1”,接低电平电压端的第二输入端,对应的预设安全密钥数据为“0”。以16位的预设安全密钥为例,例如,预设安全密钥为“1010101001010101”,则对应于第[0]、[2]、[4]、[6]、[9]、[11]、[13]、[15]位的第二输入端连接固态硬盘10内的高电平电压端,对应于其余数据位的第二输入端连接固态硬盘10内的低电平电压端。
当然,在其他实施方式中,固态硬盘10内也可以设置另一独立的非易失存储器,用于配置固态硬盘10的预设安全密钥,且出厂时,该非易失存储器被配置为禁止擦除和编程操作的状态。此时,异或门电路125的各第二输入端与该非易失存储器的数据读出端对应连接,异或门电路125从该非易失存储器获得预设安全密钥。
异或门电路125的输出端也与状态机123连接,通过异或门电路125对外部写入密钥与预设安全密钥进行异或运算,并将异或运算结果传输给状态机123。
此时,异或门电路125输出的异或运算结果,一方面作为安全验证结果,控制是否开启主机20对闪存阵列130的访问,另一方面,还用于控制计数存储区121以及密钥存储区124的访问状态。状态机123还用于在检测到异或运算结果为“1”时,禁止主机20访问闪存阵列130,且允许对计数存储区121以及密钥存储区124进行擦除和编程操作;在检测到异或运算结果为“0”,且或运算结果为“1”时,允许主机20访问所述闪存阵列130,且允许对计数存储区121进行编程操作,禁止对计数存储区121进行擦除操作,以及禁止对密钥存储区124进行擦除及编程操作。
进一步地,为了提高限次访问功能的可靠性,上述限次访问电路120还可以包括:第一投票电路(图中未示出)。在一些示例中,计数存储区121有多个且为奇数个,每个计数存储区121的数据读出端均通过第一投票电路与或门电路122的输入端对应连接,每个计数存储区121的数据操作端均与状态机123连接。需要说明的是,设置多个计数存储区121是为了对计数数据进行备份,提高计数可靠性,各个计数存储区121的结构以及工作流程均相同,例如,数据位宽相同、同步进行数据擦除操作、同步进行数据写入操作且写入的数据值相同。具体实施时,从各个计数存储区121读出的每位数据先经过第一投票电路进行投票,投票结果再输入或门电路122的相应输入端。
同理,上述限次访问电路120还可以包括:第二投票电路(图中未示出)。在一些示例中,密钥存储区124也可以为多个且为奇数个,每个密钥存储区124的数据读出端均通过第二投票电路与异或门电路125的第一输入端对应连接,多个密钥存储区124的数据操作端均与状态机123连接。各个密钥存储区124的结构以及工作流程均相同,例如,数据位宽相同、同步进行数据擦除操作、同步进行数据写入操作且写入的数据值相同。
例如,上述第一投票电路和第二投票电路可以为三模冗余、五模冗余、七模冗余或更多的冗余投票电路,本实施例对此不做限制。
为了更清楚地理解本技术方案,下面参照图6-图10,对固态硬盘10的一种示例性的工作流程进行说明。需要说明的是,图6-图10中示出的计数存储区121以及密钥存储区124的数据位宽仅为示意,具体位宽根据实际需要确定。
如图6所示,出厂时,计数存储区121和密钥存储区124中存储的是随机值。因此,固态硬盘10出厂后第一次上电时,监测异或门电路125输出的异或运算结果,不关心或门电路122的或运算结果。由于密钥存储区124中的值(即出厂设置的随机值)通常不等于预设安全密钥,异或门电路125的异或运算结果:“1”,此时,各结构处于以下工作状态:
(1)计数存储区121:允许擦除、编程;
(2)密钥存储区124:允许擦除、编程;
(3)禁止主机20访问固态硬盘10中的闪存阵列130。
然后,如图7所示,对计数存储区121以及密钥存储区124进行擦除操作,将计数存储区121以及密钥存储区124中各存储单元的数据均擦为“1”。以16位数据位宽为例,则擦为全FF。需要说明的是,该擦除操作可以是出厂后第一次上电时,自动触发执行的,或者,也可以是接收到主机20发送的擦除命令时执行的。擦除后,密钥存储区124中的值仍然不等于预设安全密钥。此时,异或门电路125的异或运算结果仍然为:“1”,各结构也仍处于以下工作状态:
(1)计数存储区121:允许擦除、编程;
(2)密钥存储区124:允许擦除、编程;
(3)禁止主机20访问固态硬盘10中的闪存阵列130。
接着,可以向主机20发送安全验证提示信息,以提示相关人员在主机20显示的安全验证界面输入固态硬盘10的密钥数据。待相关人员在安全验证界面输入密钥数据后,生成密钥写入命令。固态硬盘10接收主机20发送的密钥写入命令,密钥写入命令中包括待写入的密钥数据,将该密钥数据写入密钥存储区124。如图8所示,完成写入后,若写入的密钥数据等于预设安全密钥,则异或门电路125输出的异或运算结果为“0”,表明安全验证通过,此时,各结构处于以下工作状态:
(1)计数存储区121:禁止擦除、只允许编程,即只能单向地从1变0;
(2)密钥存储区124的值永远保持,禁止对其作擦除/编程。
另外,监测到异或运算结果从“1”变为“0”时,开启对或门电路122输出的或运算结果的监测,此时,计数存储区121的各位数据均为“1”,或运算结果为“1”,允许主机20访问固态硬盘10中的闪存阵列130,即固态硬盘10进入用户模式。
此后,由于密钥存储区124的值永远保持,禁止对其作擦除/编程,异或门电路125输出的异或运算结果始终为“0”,计数存储区121也始终保持禁止擦除、只允许编程,即只能单向地从1变0的工作状态。
进入用户模式后,每监测到主机20访问一次固态硬盘10中的闪存阵列130,则向计数存储区121写入一个“0”值,直至计数存储区121中的所有数据位均为“0”。以计数存储区121的数据位宽为16为例,图9示出了主机20第一次访问固态硬盘10中的闪存阵列130,计数存储区121写入一个“0”值后的状态,图10示出了主机20第16次访问固态硬盘10中的闪存阵列130,计数存储区121再追加写入一个“0”值后的状态。当监测到或门电路122输出的或运算结果为“0”时,表明达到固态硬盘10中闪存阵列130的最大访问次数,此后禁止主机20访问固态硬盘10中的闪存阵列130。
另外,由于异或门电路125输出的异或运算结果对计数存储区121的访问控制(即异或运算结果为“0”时,计数存储区121禁止擦除、只允许编程,只能单向地从1变0),计数存储区121中各个数据位永远保持0值,或门电路122输出的或运算结果也就永远为“0”,从而永久禁止主机20访问固态硬盘10中的闪存阵列130。
第二方面,本实用新型实施例还提供了一种电子设备,如图11所示,该电子设备1包括主机20以及上述第一方面提供的固态硬盘10,主机20与固态硬盘10的主机接口控制器112连接,以对固态硬盘10进行访问。例如,电子设备1可以是个人电脑、笔记本电脑、平板电脑、手机、可穿戴设备、电视机等具有数据存取功能的设备。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
还需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“多个”包括两个或大于两个的情况。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种固态硬盘,其特征在于,包括:主控芯片、闪存阵列以及限次访问电路,其中,
所述主控芯片包括:主机接口控制器、中央处理器以及闪存控制器,所述主机接口控制器、中央处理器以及所述闪存控制器通过总线连接,所述闪存控制器与所述闪存阵列连接;
所述限次访问电路包括:非易失存储器、或门电路、异或门电路以及状态机,所述非易失存储器包括计数存储区和密钥存储区,所述计数存储区包括多个用于存储计数数据的第一存储单元,所述密钥存储区包括多个用于存储外部写入密钥的第二存储单元;
所述计数存储区的数据读出端与所述或门电路的输入端对应连接,所述密钥存储区的数据读出端与所述异或门电路的第一输入端对应连接,所述异或门电路的第二输入端与预设安全密钥的供给端连接,所述计数存储区的数据操作端、所述密钥存储区的数据操作端、所述或门电路的输出端以及所述异或门电路的输出端均与所述状态机连接,所述状态机与所述主控芯片连接。
2.如权利要求1所述的固态硬盘,其特征在于,所述异或门电路的第一输入端数量以及第二输入端数量均与所述密钥存储区的数据位宽相同,各个所述第二输入端按照所述预设安全密钥与高电平电压端或低电平电压端连接。
3.如权利要求1所述的固态硬盘,其特征在于,所述状态机与所述总线连接。
4.如权利要求1所述的固态硬盘,其特征在于,所述状态机与所述闪存控制器连接。
5.如权利要求1所述的固态硬盘,其特征在于,所述状态机与所述主机接口控制器连接。
6.如权利要求1所述的固态硬盘,其特征在于,所述非易失存储器为所述主控芯片内的一块嵌入式闪存,或,一颗独立的非易失存储器芯片。
7.如权利要求1所述的固态硬盘,其特征在于,所述限次访问电路还包括:第一投票电路,所述计数存储区有多个且为奇数个,每个所述计数存储区的数据读出端均通过所述第一投票电路与所述或门电路的输入端对应连接,每个所述计数存储区的数据操作端均与所述状态机连接。
8.如权利要求1所述的固态硬盘,其特征在于,所述限次访问电路还包括:第二投票电路,所述密钥存储区有多个且为奇数个,每个所述密钥存储区的数据读出端均通过所述第二投票电路与所述异或门电路的第一输入端对应连接,每个所述密钥存储区的数据操作端均与所述状态机连接。
9.如权利要求1所述的固态硬盘,其特征在于,所述或门电路为单个的多输入且单输出的或门器件,所述或门器件的输入端数量与所述计数存储区包含的第一存储单元数量相同,
或者,所述或门电路由多个二输入或门器件级联拼接而成。
10.一种电子设备,其特征在于,包括主机以及权利要求1-9中任一项所述的固态硬盘,所述主机与所述固态硬盘的主机接口控制器连接,以对所述固态硬盘进行访问。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222834519.2U CN218333137U (zh) | 2022-10-27 | 2022-10-27 | 固态硬盘及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222834519.2U CN218333137U (zh) | 2022-10-27 | 2022-10-27 | 固态硬盘及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218333137U true CN218333137U (zh) | 2023-01-17 |
Family
ID=84828122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222834519.2U Active CN218333137U (zh) | 2022-10-27 | 2022-10-27 | 固态硬盘及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218333137U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024087939A1 (zh) * | 2022-10-27 | 2024-05-02 | 中国科学院微电子研究所 | 固态硬盘及其限次访问控制方法、电子设备 |
-
2022
- 2022-10-27 CN CN202222834519.2U patent/CN218333137U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024087939A1 (zh) * | 2022-10-27 | 2024-05-02 | 中国科学院微电子研究所 | 固态硬盘及其限次访问控制方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102487553B1 (ko) | 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법 | |
US8874934B2 (en) | Nonvolatile memory device and operating method | |
US8351288B2 (en) | Flash storage device and data protection method thereof | |
KR102571747B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11550496B2 (en) | Buffer management during power state transitions using self-refresh and dump modes | |
CN115659425A (zh) | 固态硬盘及其限次访问控制方法、电子设备 | |
CN107741913B (zh) | 用来管理一记忆装置的方法、记忆装置与控制器 | |
US10303386B2 (en) | Data processing device and method for saving power in a data processing device | |
US20150089124A1 (en) | Data accessing method for flash memory storage device having data perturbation module, and storage system and controller using the same | |
JP2010500699A (ja) | メモリデバイス内のセクタごとに許容できるビットエラー | |
CN218333137U (zh) | 固态硬盘及电子设备 | |
US11157201B2 (en) | Memory system and operating method thereof | |
KR100305994B1 (ko) | 강유전체메모리를구비한시스템 | |
TW202026937A (zh) | 記憶體中的單調計數器 | |
US11074123B2 (en) | Device for detecting error of data stored in memory device, and operating method thereof | |
US10013190B2 (en) | Data storage device | |
KR20130032077A (ko) | 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템 | |
US11188485B2 (en) | Memory system and operating method thereof | |
US11809324B2 (en) | Tokens to indicate completion of data storage | |
JP3849942B2 (ja) | 強誘電体メモリを含むシステム | |
US11995348B2 (en) | Data and power management of partitioned buffer in a storage device | |
JP2013016228A (ja) | 半導体装置 | |
JPH0620483A (ja) | フラッシュeeprom制御回路、およびフラッシュメモリカード | |
KR20220107733A (ko) | 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 | |
CN111858389A (zh) | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |