JP5509579B2 - VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR - Google Patents
VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR Download PDFInfo
- Publication number
- JP5509579B2 JP5509579B2 JP2008297776A JP2008297776A JP5509579B2 JP 5509579 B2 JP5509579 B2 JP 5509579B2 JP 2008297776 A JP2008297776 A JP 2008297776A JP 2008297776 A JP2008297776 A JP 2008297776A JP 5509579 B2 JP5509579 B2 JP 5509579B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- amount
- adjustment
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、一画面を複数チャネルに分割して駆動する表示装置に映像信号を出力する映像出力技術に関する。 The present invention relates to a video output technique for outputting a video signal to a display device that is driven by dividing one screen into a plurality of channels.
アクティブマトリックス方式の液晶ディスプレイにおいては、水平方向および垂直方向に配列された画素を走査することにより選択し、選択された画素を構成する電極(画素電極)に外部から入力された映像信号が印加する書込が行われる。この映像信号の書込時間は、画素電極の対向電極に対する電圧と、映像信号の電圧とがほぼ同じとなるようにするため短縮を図ることが困難である。そのため、水平方向や垂直方向の画素数が多くなると、画素電極の走査に時間がかかり表示の更新頻度を高くすることができない。そこで、アクティブマトリックス方式の液晶ディスプレイでは、例えば水平方向に画素を複数チャネルに分割して、複数のチャネルに対してほぼ同時に書込を行うことが行われている。 In an active matrix liquid crystal display, pixels arranged in a horizontal direction and a vertical direction are selected by scanning, and an image signal input from the outside is applied to an electrode (pixel electrode) constituting the selected pixel. Writing is performed. The video signal writing time is difficult to shorten because the voltage of the pixel electrode with respect to the counter electrode is substantially the same as the voltage of the video signal. Therefore, when the number of pixels in the horizontal direction and the vertical direction increases, it takes time to scan the pixel electrodes, and the display update frequency cannot be increased. Therefore, in an active matrix liquid crystal display, for example, a pixel is divided into a plurality of channels in the horizontal direction, and writing is performed almost simultaneously on the plurality of channels.
このように、複数のチャネルに書き込みを行う場合、チャネルごとに映像信号を供給する出力回路の出力レベルが異なっていると、同一の入力に対して書き込まれる映像信号の電圧に差異が生じ、チャネルごとに表示される階調が異なる表示ムラが発生する。そこで、表示ムラの発生を抑えるために、チャンネル毎に設けられた出力回路をレベル調整が可能なものとし、各出力回路に基準信号を入力した際の出力を予め用意した基準データと比較し、その比較結果に応じて対応する出力回路のレベル調整量を補正することが提案されている(例えば、特許文献1)。 Thus, when writing to a plurality of channels, if the output level of the output circuit supplying the video signal is different for each channel, a difference occurs in the voltage of the video signal written to the same input. Display unevenness is generated with different gradations. Therefore, in order to suppress the occurrence of display unevenness, the output circuit provided for each channel can be level-adjusted, and the output when a reference signal is input to each output circuit is compared with reference data prepared in advance. It has been proposed to correct the level adjustment amount of the corresponding output circuit in accordance with the comparison result (for example, Patent Document 1).
しかしながら、このようなレベルの調整方法を実現するためには、基準データと比較するためのデータを取得するため、各出力回路からの出力を高速なアナログ/デジタル(A/D)変換器を用いる必要がある。高速A/D変換器は、分解能(ビット数)を高くすると回路規模が急激に増大する。そのため、表示ムラを十分に抑制のため十分な精度でレベル調整量を補正するためには、映像出力装置全体の構成が複雑化するという問題があった。一方、映像出力装置の構成を簡略化するため、回路規模の小さいA/D変換器を用いると、A/D変換に要する時間が増大してレベルの調整に要する時間が長くなる。この問題は、映像信号のレベルに応じて個々の画素の光学状態が決定され、複数チャネルで駆動する表示装置であれば、アクティブマトリックス方式の液晶ディスプレイに限らず、その他の方式の液晶ディスプレイや、有機ELディスプレイ、プラズマディスプレイ等に共通する問題である。 However, in order to realize such a level adjustment method, a high-speed analog / digital (A / D) converter is used for the output from each output circuit in order to obtain data for comparison with reference data. There is a need. In the high-speed A / D converter, when the resolution (number of bits) is increased, the circuit scale rapidly increases. Therefore, in order to correct the level adjustment amount with sufficient accuracy to sufficiently suppress display unevenness, there is a problem that the configuration of the entire video output apparatus becomes complicated. On the other hand, if an A / D converter with a small circuit scale is used to simplify the configuration of the video output device, the time required for A / D conversion increases and the time required for level adjustment increases. The problem is that the optical state of each pixel is determined in accordance with the level of the video signal, and the display device is driven by a plurality of channels. This is a problem common to organic EL displays and plasma displays.
本発明は、上述した従来の課題を解決するためになされたものであり、より簡単な構成の装置により、表示ムラを十分にかつ速やかに抑制することを目的とする。 The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to sufficiently and quickly suppress display unevenness with an apparatus having a simpler configuration.
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。 In order to solve at least a part of the above problems, the present invention can be realized as the following forms or application examples.
[適用例1]
一画面を複数のチャネルに分割して駆動する表示装置に映像信号を出力する映像出力装置であって、
前記複数のチャネルのそれぞれについて設けられ、チャネル毎に入力される映像信号のレベルを調整して前記表示装置に出力する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第1の基準信号を入力する基準信号入力部と、
前記第1の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第1の基準信号に対応する第2の基準信号と比較して、前記対照信号が前記第2の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第1の期間における前記調整量の増減量よりも、前記第1の期間の後の第2の期間における前記調整量の増減量を小さくする増減量低減部と
を備える映像出力装置。
[Application Example 1]
A video output device that outputs a video signal to a display device that is driven by dividing one screen into a plurality of channels,
A plurality of level adjustment units provided for each of the plurality of channels, for adjusting a level of a video signal input for each channel and outputting the level to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected. A video output device comprising a reduction unit.
この適用例によれば、レベル調整部の調整量を対照信号と第2の基準信号との比較結果に基づいて増減することにより、対照信号が第2の基準信号に向かって調整される。そのため、より簡単な構成で調整量を補正することが可能となる。また、第1の期間においては大きな増減量により調整量が補正され、第2の期間においては小さな増減量により調整量が補正される。そのため、調整量の補正をより速やかに行うとともに調整量の補正精度をより高くすることができる。その結果、表示ムラを十分にかつ速やかに抑制することが可能となる。 According to this application example, the control signal is adjusted toward the second reference signal by increasing or decreasing the adjustment amount of the level adjusting unit based on the comparison result between the control signal and the second reference signal. Therefore, the adjustment amount can be corrected with a simpler configuration. In the first period, the adjustment amount is corrected by a large increase / decrease amount, and in the second period, the adjustment amount is corrected by a small increase / decrease amount. Therefore, the correction of the adjustment amount can be performed more quickly and the correction accuracy of the adjustment amount can be further increased. As a result, display unevenness can be sufficiently and quickly suppressed.
[適用例2]
適用例1記載の映像出力装置であって、
前記第1の期間は、前記対照信号が前記第2の基準信号に到達するまでの期間であり、前記第2の期間は、前記到達の後の期間である
映像出力装置。
[Application Example 2]
A video output device according to Application Example 1,
The first period is a period until the reference signal reaches the second reference signal, and the second period is a period after the arrival.
対照信号が第2の基準信号に到達する前は大きな増減量により調整量が補正され、対照信号が第2の基準信号に到達した後は小さな増減量により調整量が補正される。そのため、大きな増減量での調整量の補正が行われる第1の期間をより短くすることができる。そのため、精度の高い調整量の補正をより速やかに行うことが可能となる。 The adjustment amount is corrected by a large increase / decrease amount before the reference signal reaches the second reference signal, and the adjustment amount is corrected by a small increase / decrease amount after the reference signal reaches the second reference signal. Therefore, the first period in which the adjustment amount is corrected with a large increase / decrease amount can be further shortened. For this reason, it is possible to correct the adjustment amount with high accuracy more quickly.
[適用例3]
適用例2記載の映像出力装置であって、
前記調整量補正部は、前記対照信号のそれぞれと前記第2の基準信号とを比較し、前記対照信号と前記第2の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第2の基準信号との大小関係が反転した場合に、前記対照信号が前記第2の基準信号に到達したと判断して前記増減量を低減する
映像出力装置。
[Application Example 3]
A video output device according to Application Example 2,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. A video output device that reduces the increase / decrease amount.
この適用例によれば、対照信号が第2の基準信号に到達したか否かを調整量補正部が有する信号比較器を用いて判定することが可能となる。そのため、対照信号が第2の基準信号に到達したか否かの判定がより簡単になる。さらに、信号比較器を共用することにより、映像出力装置の構成をより簡略化することが可能となる。 According to this application example, it is possible to determine whether or not the reference signal has reached the second reference signal by using the signal comparator included in the adjustment amount correction unit. This makes it easier to determine whether the control signal has reached the second reference signal. Further, by sharing the signal comparator, the configuration of the video output device can be further simplified.
[適用例4]
適用例1ないし3のいずれか記載の映像出力装置であって、
前記増減量は、前記調整量として補正しうる最小補正量の整数倍であって、
前記増減量低減部は、前記最小補正量に対する倍率を低減することにより前記増減量を低減する
映像出力装置。
[Application Example 4]
The video output device according to any one of Application Examples 1 to 3,
The increase / decrease amount is an integral multiple of the minimum correction amount that can be corrected as the adjustment amount,
The increase / decrease amount reduction unit reduces the increase / decrease amount by reducing a magnification with respect to the minimum correction amount.
この適用例によれば、増減量をデジタル的に低減することができるので、増減量の低減をより簡単に行うことができる。 According to this application example, since the increase / decrease amount can be reduced digitally, the increase / decrease amount can be reduced more easily.
[適用例5]
適用例4記載の映像出力装置であって、
前記調整量補正部は、前記倍率に応じた数のパルスを前記レベル調整部に供給し、
前記レベル調整部は、前記パルスの入力ごとに前記最小補正量で前記調整量を増減する
映像出力装置。
[Application Example 5]
A video output device according to Application Example 4,
The adjustment amount correction unit supplies a number of pulses corresponding to the magnification to the level adjustment unit,
The level adjustment unit increases or decreases the adjustment amount by the minimum correction amount for each input of the pulse.
この適用例によれば、調整量の増減量がパルス数によって決定されるので、増減量の低減をより簡単に行うことが可能となる。 According to this application example, since the increase / decrease amount of the adjustment amount is determined by the number of pulses, the increase / decrease amount can be reduced more easily.
[適用例6]
適用例5記載の映像出力装置であって、
前記増減量低減部は、前記倍率を前記到達の前の1/2倍にすることにより前記増減量を低減する
映像出力装置。
[Application Example 6]
A video output device according to Application Example 5,
The said increase / decrease amount reduction part reduces the said increase / decrease amount by making the said
この適用例によれば、パルス数の変更をより簡単に行うことができるので、倍率の変更をより簡単に行うことができ、増減量の低減がより簡単となる。 According to this application example, since the number of pulses can be changed more easily, the magnification can be changed more easily and the amount of increase / decrease can be reduced more easily.
[適用例7]
適用例1ないし6のいずれか記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル/アナログ変換器を備え、
前記調整量補正部は、前記デジタル/アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することにより前記映像信号のレベルの調整を行う
映像出力装置。
[Application Example 7]
The video output device according to any one of Application Examples 1 to 6,
Each of the level adjustment units
It has a digital / analog converter that converts a digital signal that is a video input signal into an analog signal,
The adjustment amount correction unit adjusts the level of the video signal by adjusting at least one of a gain and an offset in the digital / analog converter.
この適用例によれば、別途設けられる専用のレベル調整量の補正回路を省略することができ、映像出力装置の構成をより簡略化することが可能となる。 According to this application example, a dedicated level adjustment amount correction circuit provided separately can be omitted, and the configuration of the video output apparatus can be further simplified.
[適用例8]
適用例1ないし7のいずれか記載の映像出力装置であって、
前記非表示期間は、前記液晶表示装置における表示開始前の準備期間を含み、
前記調整量補正部による調整量の増減は、前記準備期間中に複数回実行される
映像出力装置。
[Application Example 8]
The video output device according to any one of Application Examples 1 to 7,
The non-display period includes a preparation period before display start in the liquid crystal display device,
Increase / decrease of the adjustment amount by the adjustment amount correction unit is executed a plurality of times during the preparation period.
この適用例によれば、液晶表示装置における表示開始前の準備期間において調整量の増減を行うことができる。そのため、液晶表示装置で表示される表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。また、調整量の増減を準備期間中に複数回実行することにより、表示開始時における表示ムラを十分に抑制することができる。 According to this application example, the adjustment amount can be increased or decreased in the preparation period before the display start in the liquid crystal display device. Therefore, the level adjustment amount can be corrected without affecting the display image displayed on the liquid crystal display device. Further, display irregularity at the start of display can be sufficiently suppressed by increasing or decreasing the adjustment amount a plurality of times during the preparation period.
[適用例9]
適用例1ないし8のいずれか記載の映像出力装置であって、
前記非表示期間は、垂直帰線期間を含む
映像出力装置。
[Application Example 9]
The video output device according to any one of Application Examples 1 to 8,
The non-display period includes a vertical blanking period.
この適用例によれば、垂直帰線期間において調整量の増減を行うことができる。そのため、液晶表示装置で表示される表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。 According to this application example, the adjustment amount can be increased or decreased during the vertical blanking period. Therefore, the level adjustment amount can be corrected without affecting the display image displayed on the liquid crystal display device.
なお、本発明は、種々の態様で実現することが可能であり、例えば、映像出力装置および映像出力方法、映像出力装置の制御装置および制御方法、これらの装置および方法を用いたプロジェクタやディスプレイ装置やテレビジョン装置、映像出力装置、制御装置、プロジェクタ、ディスプレイ装置およびテレビジョン装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。 The present invention can be realized in various modes. For example, a video output device and a video output method, a control device and a control method for a video output device, and a projector and a display device using these devices and methods And a television program, a video output device, a control device, a projector, a display device, a computer program for realizing the functions of the television device, a recording medium on which the computer program is recorded, and the computer program including the computer program are embodied in a carrier wave. It can be realized in the form of a data signal.
A1.液晶ディスプレイの構成:
図1は、本発明の一実施例としての映像出力装置が接続される液晶ディスプレイ100の構成を示す回路図である。液晶ディスプレイ100は、アクティブマトリックス駆動方式を採るものである。液晶ディスプレイ100は、図1に示すように、画像表示を行う液晶パネル110と、液晶パネル110を駆動するための走査線駆動回路120と、同じく液晶パネル110を駆動するための信号線駆動回路130とを備える。
A1. LCD display configuration:
FIG. 1 is a circuit diagram showing a configuration of a
液晶パネル110は、アレイ基板(図示せず)を備える。アレイ基板には、X方向(以下、「水平方向」とも呼ぶ)に延びる複数の走査線112と、Y方向(以下、「垂直方向」とも呼ぶ)に延びる複数の信号線114とがマトリックス状に配置され、その交点に、透明電極からなる画素電極(画素パターン)116と、スイッチング素子としての薄膜トランジスタ(TFT)118とが形成されている。このTFT118のゲート電極は走査線112に接続され、ソース電極は信号線114に接続され、ドレイン電極は画素電極116に接続される。こうして、基板上に、上記走査線112,信号線114,画素電極116およびTFT118を備えるアクティブマトリックス部が構成されることになる。
The
なお、本実施例では、図1に示すようにスイッチング素子(すなわち、TFT118)としてMOS型のFETを使用しているが、スイッチング素子としてはバイポーラトランジスタ等の種々のスイッチング素子を使用することも可能である。また、液晶ディスプレイ100は、アクティブマトリックス駆動方式を採っているが、単純マトリクス駆動方式等の他の駆動方式を採るものとしてもよい。
In this embodiment, as shown in FIG. 1, a MOS type FET is used as the switching element (that is, TFT 118). However, various switching elements such as bipolar transistors can be used as the switching element. It is. The
液晶パネル110は、図示はしないが、さらに、上記構成のアレイ基板に対向する対向電極が形成された対向基板を備え、アレイ基板と対向基板との間に、配向膜を介して液晶材料を保持している。
Although not shown, the
走査線駆動回路120は、Y方向走査回路122を備える。Y方向走査回路122は、液晶パネル110の備える各走査線112と接続されている。Y方向走査回路122は、液晶ディスプレイ100の外部から送られてくる垂直スタート信号S8と垂直クロック信号S9とを受信し、垂直スタート信号S8と垂直クロック信号S9とに基づいてアクティブマトリックス部を垂直方向に走査することにより、走査線112を順次選択する。
The scanning
信号線駆動回路130は、液晶パネル110の備える各信号線114と接続されている。信号線駆動回路130は、X方向走査回路140とイネーブル制御部150とプリチャージ駆動回路160とを備える。
The signal
X方向走査回路140は、液晶ディスプレイ100の外部から送られてくる水平スタート信号S6と水平クロック信号S7とを受信し、水平スタート信号S6と水平クロック信号S7とに基づいてアクティブマトリックス部を水平方向に走査することにより、信号線114を順次選択する。
The
イネーブル制御部150は、n(nは正の複数)個のアンド回路151,152,…,15nを並べたもので、各アンド回路151〜15nの第1の入力端子T1と、X方向走査回路140の備えるn個の出力端子Q1,Q2,Qnとの間がそれぞれ接続されている。各アンド回路151〜15nの第2の入力端子T2は、1本の線に結ばれて、液晶ディスプレイ100の接続端子の一つであるイネーブル信号端子ENBXと接続されている。各アンド回路151〜15nの出力端子T3は、プリチャージ駆動回路160の後述するオア回路と接続されている。
The enable
プリチャージ駆動回路160は、n個のオア回路161,162,…,16nを並べたもので、各オア回路161〜16nの第1の入力端子T4に、上記アンド回路151〜15nの出力端子T3がそれぞれ接続されている。各オア回路161〜16nの第2の入力端子T5は、1本の線に結ばれて、液晶ディスプレイ100の接続端子の一つであるプリチャージタイミング信号端子PreCHGと接続されている。
The
各オア回路161〜16nの出力端子T36は、3線に分岐されて、それぞれの分岐先に、液晶パネル110に形成されたスイッチング素子と同じTFT170が接続されている。詳細には、TFT170のゲート電極と接続されている。なお、このTFT170を、液晶パネル110に形成されたTFT118と区別するために「走査TFT」と呼ぶ。液晶パネル110に形成されたTFT118は、「画素TFT」と呼ぶ。
The output terminals T36 of the
走査TFT170のドレイン電極は、液晶パネル110の備える各信号線114と接続されている。すなわち、走査TFT170は、信号線114と同じ数を備えている。したがって、走査TFT170は3×n個であることから、信号線114も3×n個である。換言すれば、nは、信号線の数の1/3となる。すなわち、液晶パネル110を水平方向に3分割して駆動すべく、nは信号線の数の1/3としている。
The drain electrode of the
各走査TFT170は、同じオア回路161〜16nに接続されるグループ毎に、第1チャネル用の走査TFT、第2チャネル用の走査TFT、第3チャネル用の走査TFTと分けることができ、上記各グループの同じチャネル用の走査TFTのそれぞれが1本の線に結ばれて、グループ毎の各線は、液晶ディスプレイ100のアナログ映像端子VID1,VID2,VID3と接続されている。
Each
上記構成の液晶ディスプレイ100によれば、Y方向走査回路1202により走査線112を選択し、X方向走査回路140により信号線114を選択することにより、所望の画素TFT118に対して、アナログ映像端子VID1,VID2,VID3から送られてくる電気信号を送ることができる。この結果、液晶ディスプレイ100においては、その画素TFT118に対応する画素電極と対向電極との間に挟まれた領域の液晶のみが、電極間の電界を受けて配列を変え、1画素毎の液晶シャッタとして機能する。さらに、上記液晶ディスプレイ100によれば、イネーブル信号端子ENBXから水平書込みイネーブル信号S4を受けることにより、X方向走査回路140の各出力端子Q1,Q2,Qnからの出力信号を有効とすることができる。また、プリチャージタイミング信号端子PreCHGからプリチャージタイミング信号S5を受けることにより、プリチャージタイミング信号S5から定まるプリチャージ期間において、プリチャージ電圧を各信号線114に印加することができる。
According to the
A2.映像出力装置の構成:
図2は、液晶ディスプレイ100が接続される映像出力装置10の構成を示す回路図である。図3は、映像出力装置10が備える調整制御部600の概略構成を示すブロック図である。調整制御部600は、調整モード信号発生部610と、チャネル切替信号発生部620と、補正信号発生部630と、補正量決定部640と、極性反転検出部650と、2つの基準信号発生部660,670とを備えている。
A2. Configuration of video output device:
FIG. 2 is a circuit diagram showing a configuration of the
調整制御部600は、CPUとメモリと入出力ポート(いずれも図示しない)を備えるマイクロコンピュータとして構成されている。調整制御部600の各機能部610,620,630,640,650,660,670の機能は、CPUがメモリに格納されたプログラムを実行することにより実現される。但し、調整制御部600をハードウェアで実現するものとしてもよい。以下では、ある機能部の機能を実現するために調整制御部600のCPUが処理を実行することを、当該機能部がその処理を実行するという。なお、調整制御部600および各機能部の機能については、後述する。
The
図2に示す映像出力装置10は、液晶ディスプレイ100に3チャネルの映像信号を供給する。具体的には、3チャネルの映像信号生成部200,300,400は、図示しない映像処理回路から出力された3チャネルのデジタル映像信号V1〜V3から3チャネルのアナログ映像信号S1〜S3を生成し、生成したアナログ映像信号S1〜S3をそれぞれ液晶ディスプレイ100のアナログ映像端子VID1〜VID3に出力する。
The
3チャネルのデジタル映像信号V1〜V3は、それぞれ、D/A変換部210,310,410によりアナログ信号に変換される。D/A変換部210,310,410のそれぞれは、電流出力型のデジタル/アナログ変換器(D/A変換器)212,312,412を有している。なお、D/A変換器212,312,412には、デジタル信号に対応する出力電流値を決定するための2つの基準電圧が供給される。以下では、これらの基準電圧のうち、高電圧側の基準電圧を「上限基準電圧」と呼び、低電圧側の基準電圧を「下限基準電圧」と呼ぶ。
The three-channel digital video signals V1 to V3 are converted into analog signals by the D /
D/A変換器212,312,412が出力する電流信号は、オペアンプ222,322,422と抵抗224,324,424とにより構成された電流−電圧変換器(I−V変換器)220,320,420により電圧信号に変換される。電圧信号に変換されたアナログ映像信号S1〜S3は、液晶ディスプレイ100のアナログ映像端子VID1〜VID3に出力される。なお、I−V変換器220,320,420において、入力電流値に対する出力電圧値の比率(I−V変換利得)は、抵抗224,324,424により決定される。そのため、これらの抵抗224,324,424としては、規格上同一のものが使用される。
Current signals output from the D /
D/A変換部210,310,410のそれぞれは、D/A変換器212,312,412のゲイン(増幅率)を調整するゲイン調整部214,314,414と、D/A変換器212,312,412のオフセットを調整するオフセット調整部216,316,416とを有している。このように、D/A変換器212,312,412のゲインとオフセットとを調整することにより、映像信号生成部200,300,400が出力するアナログ映像信号S1〜S3のレベルが調整される。そのため、以下では、ゲインとオフセットとを「調整量」とも呼ぶ。また、映像信号生成部200,300,400は、出力信号のレベルを調整する機能を有するため、それぞれ、「レベル調整部」ともいうことができる。
Each of the D /
本実施例において、ゲイン調整部214,314,414とオフセット調整部216,316,416とは、アップダウンカウンタとR−2R型D/A変換器とにより構成されている。そして、ゲイン調整部214,314,414は、それぞれ対応するD/A変換器212,312,412に供給する上限基準電圧を変えることによりゲインの調整を行う。また、オフセット調整部216,316,416は、それぞれ対応するD/A変換器212,312,412に供給する下限基準電圧を変えることによりオフセットの調整を行う。そのため、ゲインとオフセットとは、後述するように、入力されるパルス数に応じた量で補正される。なお、ゲイン調整部214,314,414とオフセット調整部216,316,416との構成は、D/A変換器212,312,412のゲインとオフセットが変更可能であれば、他の構成を取ることも可能である。ゲイン調整部214,314,414とオフセット調整部216,316,416との構成によっては、ゲインとオフセットと入力信号の電圧やパルスの幅で直接設定することも可能である。この場合、ゲインとオフセットとの補正量は、所定の最小補正量の整数倍以外の値に設定することも可能となる。但し、ゲイン調整部214,314,414およびオフセット調整部216,316,416の構成をより簡略化するとともに、補正量の変更がより容易となる点で、パルス数に応じた量で補正を行うのがより好ましい。このように、補正量が最小補正量の整数倍とすることにより、デジタル的に補正量が変更できる。
In this embodiment, the
D/A変換部210,310,410の前段には、入力切替スイッチ510,520,530が設けられている。入力切替スイッチ510,520,530は、調整制御部600の調整モード信号発生部610(図3)から供給される調整量補正モード信号Calを受け、各D/A変換部210,310,410に送る信号を切り替える。調整量補正モード信号Calがロウレベル(画像表示モード)の場合、入力切替スイッチ510,520,530は、各D/A変換部210,310,410にデジタル映像信号V1〜V3を供給する。一方、調整量補正モード信号Calがハイレベル(調整量補正モード)の場合、入力切替スイッチ510,520,530は、調整制御部600の第1の基準信号発生部660が発生する第1の基準信号Vref1を各D/A変換部210,310,410に供給する。
Input changeover switches 510, 520, and 530 are provided in front of the D /
I−V変換器220,320,420の出力は、出力切替スイッチ604と接続されている。出力切替スイッチ604は、調整制御部600のチャネル切替信号発生部620(図3)から供給される3つのチャネル指定信号CH1〜CH3に対応して、アナログ映像信号S1〜S3から1つのアナログ映像信号Sxを選択する。例えば、チャネル指定信号CH1がハイレベルとなった場合には、第1のアナログ映像信号S1が選択される。出力切替スイッチ604により選択されたアナログ映像信号Sxは、電圧比較器(コンパレータ)602に供給される。
The outputs of the
電圧比較器602には、出力切替スイッチ604により選択されたアナログ映像信号Sxと、調整制御部600の第2の基準信号発生部670が発生する第2の基準信号Vref2が供給される。電圧比較器602は、アナログ映像信号Sxと第2の基準信号Vref2との電圧の高低を比較し、比較出力信号Vcompを出力する。電圧比較器602が出力する比較出力信号Vcompは、調整制御部600の極性反転検出部650(図3)と、補正信号発生部630とに供給される。補正信号発生部630は比較出力信号Vcompを記憶部(図示しない)に格納し、チャネル指定信号CH1〜CH3のそれぞれの立ち下がりに同期して、記憶部に格納された比較出力信号Vcompを調整情報UP/DOWNとして出力する。なお、アナログ映像信号Sxは、第2の基準信号Vrefと比較対照される信号であるので、「対照信号」ともいうことができる。
The
なお、一般に、液晶ディスプレイは、直流電圧をかけ続けることにより焼き付き等の劣化が生じるおそれがある。そのため、本実施例では、液晶ディスプレイの劣化を抑制するため、映像信号生成部200,300,400は、アナログ映像信号S1〜S3の極性を、垂直同期信号Vsyncの立ち下がりのタイミングで交互に切り替える。これに合わせて、第2の基準信号発生部670は、第2の基準信号Vref2の極性を切り替える。なお、電圧比較器602は、このような極性の切替に応じて比較出力信号Vcompの出力のレベルを決定する。例えば、電圧比較器602として一般的なコンパレータを用いる場合、アナログ映像信号S1〜S3および第2の基準信号Vref2の極性が反転している期間において、コンパレータの出力を反転することにより比較出力信号Vcompが生成される。
In general, a liquid crystal display may be deteriorated such as image sticking by continuously applying a DC voltage. Therefore, in this embodiment, in order to suppress the deterioration of the liquid crystal display, the video
ゲイン調整部214,314,414は、調整制御部600から供給されるタイミング信号TG1〜TG3と調整情報UP/DOWNとに基づいて、D/A変換器212,312,412のゲインを補正する。具体的には、調整情報UP/DOWNからゲインの補正方向を決定し、タイミング信号TG1〜TG3に応じたタイミングにおいてD/A変換器212,312,412のゲインを補正する。例えば、アナログ映像信号S1〜S3の電圧が基準信号Vref2の電圧よりも高い場合、補正方向は減少方向に決定され、タイミング信号TG1〜TG3の立ち上がりにおいて、1ステップ分ゲインが下げられる。一方、アナログ映像信号S1〜S3の電圧が基準信号Vref2の電圧よりも低い場合、補正方向は増大方向と決定され、タイミング信号TG1〜TG3の立ち上がりにおいて、1ステップ分ゲインが上げられる。従って、タイミング信号TG1〜TG3の立ち上がりにおいて、アナログ映像信号S1〜S3は、基準信号Vref2に向かって調整される。なお、以下では、チャネル1のタイミング信号TG1が出力される期間、すなわち、チャネル1の次のチャネル(チャネル2)を指定するチャネル指定信号CH2がハイレベルとなっている期間を「チャネル1のゲイン補正期間」とも呼び、また、他のチャネルについても同様に呼ぶ。
The
オフセット調整部216,316,416は、調整制御部600から供給されるタイミング信号TO1〜TO3と調整情報UP/DOWNとに基づいて、D/A変換器212,312,412のオフセットを補正する。具体的には、調整情報UP/DOWNからオフセットの補正方向を決定し、タイミング信号TO1〜TO3に応じたタイミングにおいてD/A変換器212,312,412のオフセットを補正する。例えば、アナログ映像信号S1〜S3の電圧が基準信号Vref2の電圧よりも高い場合、補正方向は減少方向に決定され、タイミング信号TO1〜TO3の立ち上がりにおいて、1ステップ分オフセットが下げられる。一方、アナログ映像信号S1〜S3の電圧が基準信号Vref2の電圧よりも低い場合、補正方向は増大方向と決定され、タイミング信号TO1〜TO3の立ち上がりにおいて、1ステップ分オフセットが上げられる。従って、タイミング信号TO1〜TO3の立ち上がりにおいて、アナログ映像信号S1〜S3は、基準信号Vref2に向かって調整される。なお、以下では、チャネル1のタイミング信号TO1が出力される期間、すなわち、チャネル1の次のチャネル(チャネル2)を指定するチャネル指定信号CH2がハイレベルとなっている期間を「チャネル1のオフセット補正期間」とも呼び、また、他のチャネルについても同様に呼ぶ。
The offset
上述のように、ゲイン調整部214,314,414とオフセット調整部216,316,416とをアップダウンカウンタとD/A変換器とで構成した場合、調整情報UP/DOWNをアップダウンカウンタの昇降制御入力に供給し、タイミング信号TG1〜TG3,TO1〜TO3をアップダウンカウンタのクロック入力に供給することにより、これらのゲイン調整部とオフセット調整部との機能を実現することができる。
As described above, when the
調整制御部600は、電圧比較器602から供給される比較出力信号Vcompと、外部から供給されるクロック信号CLKに基づいて、ゲイン調整部214,314,414とオフセット調整部216,316,416とを制御する。上述のように、I−V変換器220,320,420に使用される抵抗224,324,424は、規格上は同一であるが、その抵抗値は、個体差や周囲温度によって異なったものとなる可能性がある。また、I−V変換器220,320,420に使用されるオペアンプ222,322,422も、個体差や周囲温度によって、ゼロオフセット(+と−の2つの入力が同電位のときの出力電圧)が異なったものとなる可能性がある。そのため、I−V変換器220,320,420のI−V変換利得やオフセットは、チャネルごとに異なる可能性がある。そこで、調整制御部600が、ゲイン調整部214,314,414とオフセット調整部216,316,416とを制御することにより、チャネルごとのI−V変換利得やオフセットの差異の影響を低減する。
The
具体的には、極性反転検出部650(図3)は、電圧比較器602から供給される比較出力信号Vcompからアナログ映像信号Sxと第2の基準信号Vref2との大小関係の反転(極性反転)を検出し、検出結果を補正量決定部640(図3)に供給する。補正量決定部640は、極性反転の検出結果に基づいて、補正量(すなわち、調整量の増減量)を決定する。補正信号発生部630(図3)は、タイミング信号TG1〜TG3,TO1〜TO3として、補正量決定部640により決定された補正量に応じたパルス信号を、ゲイン調整部214,314,414およびオフセット調整部216,316,416に送出する。なお、補正量決定部640による補正量の決定や、補正信号発生部630によるタイミング信号TG1〜TG3の生成については、後述する。後述するように、補正量決定部640は、極性反転の検出結果に基づいて、補正量を低減するので、「補正量低減部」ともいうことができる。また、本実施例では、極性反転検出部650は、電圧比較器602から供給される比較出力信号Vcompから極性反転を検出しているが、別個の電圧比較器からアナログ映像信号Sxと第2の基準信号Vref2との大小関係の判定結果を取得するものとしてもよい。
Specifically, the polarity inversion detection unit 650 (FIG. 3) inverts the magnitude relationship between the analog video signal Sx and the second reference signal Vref2 from the comparison output signal Vcomp supplied from the voltage comparator 602 (polarity inversion). And the detection result is supplied to the correction amount determination unit 640 (FIG. 3). The correction
このように、ゲインやオフセットを補正することにより、アナログ映像信号S1〜S3の電圧は、基準信号Vref2の電圧に略一致させられる。そのため、同一の入力信号が映像信号生成部200,300,400に入力された場合の、アナログ映像信号S1〜S3の電圧は略等しくなり、アナログ映像信号S1〜S3の電圧の差によって生じるムラの発生を抑制することができる。
In this way, by correcting the gain and offset, the voltages of the analog video signals S1 to S3 are substantially matched with the voltage of the reference signal Vref2. Therefore, when the same input signal is input to the
映像出力装置10は、また、リセット発生回路800を備えている。リセット発生回路800は、電源電圧Vddの投入を受けて、調整制御部600を構成するマイクロコンピュータに対してリセット信号Resetを出力する。なお、本実施例では、リセット発生回路800を映像出力装置10に設けているが、調整制御部600へのリセット信号Resetの供給が可能であれば、リセット信号Resetを外部から供給するものとしてもよい。
The
映像出力装置10は、また、表示タイミング発生部900を備えている。表示タイミング発生部900は、クロック信号CLKと垂直同期信号Vsyncと水平同期信号Hsyncとに基づいて、水平書込みイネーブル信号S4、プリチャージタイミング信号S5、水平スタート信号S6、水平クロック信号S7、垂直スタート信号S8、垂直クロック信号S9を生成する。そして、生成した信号S4〜S9を液晶ディスプレイ100の所定の端子ENBX,PreCHG,DX,CLX,DY,CLYに出力する。
The
A3.調整量補正処理:
図4は、調整制御部600(図3)により実行される調整量補正処理を示すフローチャートである。本実施例の調整量補正処理は、調整量ごとに補正量が別個に変更される。図5は、調整量ごとに補正量を変更する補正実行処理を示すフローチャートである。図6は、本実施例において調整量が補正される様子を示すタイミングチャートである。
A3. Adjustment amount correction processing:
FIG. 4 is a flowchart showing an adjustment amount correction process executed by the adjustment control unit 600 (FIG. 3). In the adjustment amount correction process of this embodiment, the correction amount is changed separately for each adjustment amount. FIG. 5 is a flowchart showing a correction execution process for changing the correction amount for each adjustment amount. FIG. 6 is a timing chart showing how the adjustment amount is corrected in this embodiment.
図4のステップS110において、調整制御部600は、リセット発生回路800から供給されるリセット信号Resetに基づいて、リセット状態が解除されたか否かを判定する。リセット状態が解除されていないと判定された場合、リセット状態が解除されるまでステップS110は繰り返し実行される。一方、リセット状態が解除されたと判定された場合、処理はステップS120に進み、調整量の補正が行われる。なお、後述するように、調整量の補正は、全調整量(3つのチャネルのゲインとオフセット)の補正を複数回繰り返すことにより実行される。以下では、全調整量の補正を行う一連の処理期間を補正サイクルとも呼ぶ。
In step S <b> 110 of FIG. 4, the
ステップS120において、調整制御部600は、調整モード信号発生部610から出力される調整量補正モード信号Calをハイレベルにして、映像出力装置10を調整量補正モードにする。
In step S120, the
ステップS600において、調整制御部600の補正量決定部640は、補正量の初期化を行う。具体的には、各調整量(3つのチャネルのゲインおよびオフセット)に対してそれぞれ補正量の初期値(例えば、4ステップ)を設定する。補正量の初期値は、補正量決定部640に設けられた記憶部(図示しない)に格納される。
In step S600, the correction
次いで、ステップS610において、第1の基準信号発生部660は、第1の基準信号Vref1として黒基準データを出力し、第2の基準信号発生部670は、第2の基準信号Vref2として黒基準電圧を出力する。第1の基準信号発生部660が黒基準データを出力することにより、黒基準データは、入力切替スイッチ510,520,530を介して、D/A変換器212,312,412に入力される。図6の例では、リセット信号Resetがハイレベル(リセット解除)となる時刻t21において、調整量補正モード信号Calがロウレベルからハイレベルに切り替わり(ステップS120)、D/A変換器212,312,412への入力信号VC1〜VC3は、黒基準データとなる(ステップS610)。
Next, in step S610, the first
ステップS620において、調整制御部600は、チャネル1のオフセットを補正する。具体的には、図5に示す補正実行処理を実行する。
In step S620, the
図5のステップS710では、極性反転検出部650は、チャネル1のオフセットが極性反転したか否かを判定する。極性反転が検出された場合は、処理はステップS720に進む。一方、極性反転が検出されなかった場合、処理はステップS730に進む。なお、いずれのチャネルにおいても、補正量の初期化(ステップS600)を行った直後の最初のオフセット補正では、ステップS710による判定を行わず、処理はステップS730に進む。
In step S710 of FIG. 5, the polarity
ステップS720では、補正量決定部640が、チャネル1のオフセットの補正量を低減する。例えば、補正量が4ステップであった場合には補正量を2ステップに低減し、補正量が2ステップであった場合には補正量を1ステップに低減する。また、補正量が1ステップであった場合には、補正量を0ステップに低減する。ステップS720におけるオフセットの補正量の低減の後、処理はステップS730に進む。
In step S720, correction
ステップS730では、補正量が0ステップとなっているか否かが判定される。補正量が0ステップとなっている場合、補正実行処理は終了し、処理は図4の調整量補正処理に戻される。一方、補正量が0ステップとなっていない場合、すなわち、補正量が1ステップ以上である場合には、処理はステップS740に進む。 In step S730, it is determined whether or not the correction amount is 0 step. If the correction amount is 0 steps, the correction execution process is terminated, and the process returns to the adjustment amount correction process of FIG. On the other hand, if the correction amount is not 0 step, that is, if the correction amount is 1 step or more, the process proceeds to step S740.
ステップS740において、補正信号発生部630は、チャネル1のオフセット補正量に応じてタイミング信号TO1を出力する。具体的には、図6に示すように、チャネル切替信号発生部620は、チャネル1に対応するチャネル指定信号CH1の波形の立ち上がりのタイミングで、出力切替スイッチ604によりチャネル1のアナログ映像信号S1を選択する。電圧比較器602は、チャネル1のアナログ信号S1と基準信号Vref2とに基づき比較出力信号Vcompを出力する。補正量決定部640は極性反転検出部650の出力に基づき補正量を低減する。補正信号発生部630は、比較出力信号Vcompを調整情報UP/DOWNとして記憶部(図示しない)に格納するとともに、補正量決定部640が決定した補正量に基づきタイミング信号TO1を生成する。補正信号発生部630はチャネル指定信号CH1の立下りのタイミングでタイミング信号TO1と調整情報UP/DOWNとを出力する。オフセット調整部216は、調整制御部から出力されたタイミング信号TO1と調整情報UP/DOWNとに基づき、アナログ映像信号S1の電圧が黒基準電圧に近づくように、チャネル1のオフセットを補正する。以上で図5に示す補正実行処理は終了し、制御は図4の調整量補正処理に戻される。
In step S740, the
図6の例では、調整情報UP/DOWNは、補正サイクルtc1においてアナログ映像信号S1の電圧が黒基準電圧よりも高くなっていることを示すハイレベルとなっている。そのため、チャネル1のオフセット調整部216では、オフセットが4ステップ分下げられる。一方、アナログ映像信号S1の電圧が黒基準電圧よりも低く、調整情報UP/DOWNがロウレベルになっている場合、オフセットが4ステップ分上げられる。
In the example of FIG. 6, the adjustment information UP / DOWN is at a high level indicating that the voltage of the analog video signal S1 is higher than the black reference voltage in the correction cycle tc1. For this reason, the offset
また、極性反転検出部650は、チャネル1のオフセットの極性反転を検出する。具体的には、極性反転検出部650は、D/A変換器212,312,412に黒基準信号が入力され、チャネル指定信号CH1がハイレベルとなっている期間(以下、「チャネル1のオフセット反転検出期間」と呼ぶ、また、他のチャネルについても同様に呼ぶ)における比較出力信号Vcompのレベルの変化を検出する。図6の例では、1番目の補正サイクルtc1と2番目の補正サイクルtc2とのいずれのオフセット反転検出期間においても、比較出力信号Vcompがハイレベルとなっている。そのため、1番目の補正サイクルtc1と2番目の補正サイクルtc2とでは、チャネル1のオフセット反転検出期間における比較出力信号Vcompのレベルに変化はなく、補正サイクルtc2においてチャネル1のオフセットに極性反転は検出されない。
Also, the polarity
図5の補正実行処理から図4の調整量補正処理に制御が戻されると、ステップS630において、調整制御部600は、チャネル2のオフセットを補正する。次いで、ステップS640において、調整制御部600は、チャネル3のオフセットを補正する。なお、ステップS630,S640において実行される処理は、ステップS620において実行される補正実行処理(図5)と同様である。
When the control is returned from the correction execution process of FIG. 5 to the adjustment amount correction process of FIG. 4, the
ステップS650において、第1の基準信号発生部660は、第1の基準信号Vref1として白基準データを出力し、第2の基準信号発生部670は、第2の基準信号Vref2として白基準電圧を出力する。第1の基準信号発生部660が白基準データを出力することにより、白基準データは、入力切替スイッチ510,520,530を介して、D/A変換器212,312,412に入力される。これにより、図6に示すように、D/A変換器212,312,412への入力信号VC1〜VC3は、白基準データとなる。
In step S650, the first
次いで、ステップS660において、調整制御部600は、チャネル1のゲインを補正する。
Next, in step S660, the
図5のステップS710では、補正量決定部640は、チャネル1のゲインが極性反転したか否かを判定する。極性反転が検出された場合は、処理はステップS720に進む。一方、極性反転が検出されなかった場合、処理はステップS730に進む。なお、いずれのチャネルにおいても、補正量の初期化(ステップS600)を行った直後の最初のゲイン補正では、ステップS710における判定を行わず、処理はステップS730に進む。
In step S710 of FIG. 5, the correction
ステップS720では、補正量決定部640が、チャネル1のゲインの補正量を低減する。例えば、補正量が4ステップであった場合には補正量を2ステップに低減し、補正量が2ステップであった場合には補正量を1ステップに低減する。また、補正量が1ステップであった場合には、補正量を0ステップに低減する。ステップS720におけるゲインの補正量の低減の後、処理はステップS730に進む。
In step S720, the correction
ステップS730では、補正量が0ステップとなっているか否かが判定される。補正量が0ステップとなっている場合、補正実行処理は終了し、処理は図4の調整量補正処理に戻される。一方、補正量が0ステップとなっていない場合、すなわち、補正量が1ステップ以上である場合には、処理はステップS740に進む。 In step S730, it is determined whether or not the correction amount is 0 step. If the correction amount is 0 steps, the correction execution process is terminated, and the process returns to the adjustment amount correction process of FIG. On the other hand, if the correction amount is not 0 step, that is, if the correction amount is 1 step or more, the process proceeds to step S740.
ステップS740において、補正信号発生部630は、チャネル1のゲイン補正量に応じてタイミング信号TG1を出力する。具体的には、図6に示すように、チャネル切替信号発生部620は、チャネル1に対応するチャネル指定信号CH1の波形の立ち上がりのタイミングで、出力切替スイッチ604によりチャネル1のアナログ映像信号S1を選択する。電圧比較器602は、チャネル1のアナログ信号S1と基準信号Vref2とに基づき比較出力信号Vcompを出力する。補正量決定部640は極性反転検出部650の出力に基づき補正量を低減する。補正信号発生部630は、比較出力信号Vcompを調整情報UP/DOWNとして記憶部(図示しない)に格納するとともに、補正量決定部640が決定した補正量に基づきタイミング信号TG1を生成する。補正信号発生部630はチャネル指定信号CH1の立下りのタイミングでタイミング信号TG1と調整情報UP/DOWNとを出力する。ゲイン調整部214は、調整制御部から出力されたタイミング信号TG1と調整情報UP/DOWNとに基づき、アナログ映像信号S1の電圧が白基準電圧に近づくように、チャネル1のゲインを補正する。以上で図5に示す補正実行処理は終了し、制御は図4の調整量補正処理に戻される。
In step S740, the correction
図6の例では、調整情報UP/DOWNは、補正サイクルtc1においてアナログ映像信号S1の電圧が白基準電圧よりも低くなっていることを示すロウレベルとなっている。そのため、チャネル1のゲイン調整部214では、ゲインが4ステップ分上げられる。一方、アナログ映像信号S1の電圧が白基準電圧よりも低く、調整情報UP/DOWNがハイレベルになっている場合、ゲインが4ステップ分下げられる。
In the example of FIG. 6, the adjustment information UP / DOWN is at a low level indicating that the voltage of the analog video signal S1 is lower than the white reference voltage in the correction cycle tc1. Therefore, the
また、極性反転検出部650は、チャネル1のゲインの極性反転を検出する。具体的には、極性反転検出部650は、D/A変換器212,312,412に白基準データ(白色基準信号)が入力され、チャネル指定信号CH1がハイレベルとなっている期間(以下、「チャネル1のゲイン反転検出期間」と呼ぶ、また、他のチャネルについても同様に呼ぶ)における比較出力信号Vcompのレベルの変化を検出する。図6の例では、2つの補正サイクルtc1,tc2のそれぞれのチャネル1のゲイン反転検出期間において、比較出力信号Vcompがいずれもロウレベルとなっている。そのため、1番目の補正サイクルtc1と2番目の補正サイクルtc2とでは、チャネル1のゲイン反転検出期間における比較出力信号Vcompのレベルに変化はなく、補正サイクルtc2においてチャネル1のゲインに極性反転は検出されない。
The polarity
図5の補正実行処理から図4の調整量補正処理に制御が戻されると、ステップS670において、調整制御部600は、チャネル2のゲインを補正する。次いで、ステップS680において、調整制御部600は、チャネル3のゲインを補正する。なお、ステップS670,S680において実行される処理は、ステップS660において実行される補正実行処理(図5)と同様である。
When the control is returned from the correction execution process of FIG. 5 to the adjustment amount correction process of FIG. 4, the
ステップS610〜S680における各調整量の補正の後、ステップS690において、調整制御部600は、全ての調整量の補正が完了したか否かを判定する。全調整量の補正が完了したか否かは、全ての調整量についての補正量が0ステップとなっているか否かにより判定することができる。全ての調整量についての補正量が0ステップとなっている場合、全調整量の補正が完了したと判断され、処理はステップS510に進む。一方、少なくとも1つの調整量についての補正量が0ステップとなっていない場合、全調整量の補正が完了していないと判断され、処理はステップS610に戻される。そして、全調整量の補正が完了したと判断されるまで、ステップS610〜S690が繰り返し実行される。
After the correction of each adjustment amount in steps S610 to S680, in step S690, the
以下では、図6に示すタイミングチャートに基づいて、調整量の補正処理の開始から全調整量の補正が完了するまでの過程を説明する。調整量の補正処理は、上述のように、リセット信号Resetの立ち上がりのタイミング(時刻t21)において開始される。調整量補正処理(図4)が開始されると、各調整量の補正量は、4ステップに設定される(ステップS600)。そして、各調整量に対して、4ステップの補正が行われる(ステップS610〜S680)。 In the following, the process from the start of the adjustment amount correction process until the correction of all the adjustment amounts is completed will be described based on the timing chart shown in FIG. As described above, the adjustment amount correction processing is started at the rising timing (time t21) of the reset signal Reset. When the adjustment amount correction process (FIG. 4) is started, the correction amount of each adjustment amount is set to 4 steps (step S600). Then, four-step correction is performed for each adjustment amount (steps S610 to S680).
図6の例では、4番目の補正サイクルtc4におけるチャネル3のオフセット反転検出期間の比較出力信号Vcompのレベル(ロウレベル)は、3番目の補正サイクルtc3のオフセット反転検出期間の比較出力信号Vcompのレベル(ハイレベル)と異なっている。すなわち、図6の例は、3番目の補正サイクルtc3におけるチャネル3のオフセット反転検出期間に電圧比較器602に入力された基準信号Vref2とアナログ信号S3との電位差の極性に対し、4番目の補正サイクルtc4におけるチャネル3のオフセット反転検出期間に電圧比較器602に入力された基準信号Vref2とアナログ信号S3との電位差の極性は異なることを表している。そのため、補正サイクルtc4におけるチャネル3のオフセット補正開始時刻t23において、極性反転が検出されたと判定され(図5のステップS710)、チャネル3のオフセットの補正量は、2ステップに変更される(ステップS720)。
In the example of FIG. 6, the level (low level) of the comparison output signal Vcomp in the offset inversion detection period of the
このようにチャネル3のオフセットの補正量が2ステップに変更されることにより、時刻t23から始まるチャネル3のオフセット反転検出期間に続くオフセット補正期間において、タイミング信号TO3として2個のパルスが出力される。同様に、時刻t24から始まるチャネル2のゲイン反転検出期間に続くゲイン補正期間では、先の補正後に極性反転が発生しているため、タイミング信号TG2として2個のパルスが出力される。
Thus, by changing the offset correction amount of
一方、補正サイクルtc4において極性反転が発生していない他の調整量(チャネル1および2のオフセットと、チャネル1および3のゲイン)については、4番目の補正サイクルtc4の各オフセット反転検出期間に続くオフセット補正期間においてタイミング信号TO1,TO2,TG1,TG3として4個のパルスが出力される。そして、5番目の補正サイクルtc5においてこれらの調整量には極性反転が発生し、補正量が2ステップに変更される。
On the other hand, with respect to other adjustment amounts (offsets of
補正サイクルtc6においては、チャネル3のオフセットとチャネル2のゲインとに極性反転が生じる。そのため、チャネル3のオフセットとチャネル2のゲインとのそれぞれの補正量は、1ステップに変更される。一方、補正サイクルtc6において極性反転が生じていない他の調整量(チャネル1および2のオフセットと、チャネル1および3のゲイン)については、補正量の変更は行われず、それぞれ2ステップの補正が行われる。
In the correction cycle tc6, polarity inversion occurs between the offset of the
次いで、7番目の補正サイクルtc7において、他の調整量(チャネル1および2のオフセットと、チャネル1および3のゲイン)についても極性反転が発生し、補正量は1ステップに変更されて、全ての補正量が1ステップとなる。
Next, in the seventh correction cycle tc7, polarity inversion occurs for other adjustment amounts (offsets of
その後、8番目の補正サイクルtc8においてはどの調整量も極性反転せず、全ての調整量は1ステップずつ補正され、9番目の補正サイクルtc9において極性反転が全ての調整量について発生する。そのため、この補正サイクルtc9の各補正期間において、全調整量の補正量は0ステップに変更される。 Thereafter, in the eighth correction cycle tc8, none of the adjustment amounts are inverted in polarity, all the adjustment amounts are corrected one step at a time, and in the ninth correction cycle tc9, polarity inversion occurs for all the adjustment amounts. Therefore, in each correction period of this correction cycle tc9, the correction amount of all adjustment amounts is changed to 0 steps.
このように全調整量の補正量が0ステップに変更された補正サイクルtc9の終端の時点t29において、全調整量の補正が完了したと判定され(図4のステップS690)、調整量補正モード信号Calはロウレベルに変更され(ステップS510)、調整量補正処理は終了する。 In this way, at the end time t29 of the correction cycle tc9 in which the correction amount of the total adjustment amount is changed to 0 step, it is determined that the correction of the total adjustment amount is completed (step S690 in FIG. 4), and the adjustment amount correction mode signal Cal is changed to a low level (step S510), and the adjustment amount correction process is terminated.
図7は、オフセットを補正することによりアナログ映像信号と第2の基準信号Vref2との電圧の差(誤差電圧)が低減される様子を示す説明図である。図7の横軸は、補正の開始からの経過時間を示し、縦軸は誤差電圧を示している。経過時間の単位は、3つのチャネルのオフセットとゲインが補正される1補正サイクル分の時間(単位補正時間)tc、すなわち、図4のステップS610〜S680が1回実行される時間である。縦軸の単位はmVである。 FIG. 7 is an explanatory diagram showing how the voltage difference (error voltage) between the analog video signal and the second reference signal Vref2 is reduced by correcting the offset. The horizontal axis in FIG. 7 indicates the elapsed time from the start of correction, and the vertical axis indicates the error voltage. The unit of the elapsed time is a time (unit correction time) tc for one correction cycle in which the offset and gain of the three channels are corrected, that is, a time for executing steps S610 to S680 in FIG. 4 once. The unit of the vertical axis is mV.
図7において、丸で示したグラフは、本実施例を適用した例を示している。三角で示したグラフは、初期の補正量を2ステップとした例を示し、四角で示したグラフは、補正量の変更を行わない例を示している。図7の例では、初期(オフセット補正前)の誤差電圧は−43mVとなっている。そして、1ステップのオフセット補正でオフセットが2mV変化する。そのため、2ステップのオフセット補正でオフセットが4mV変化し、4ステップのオフセット補正でオフセットが8mV変化する。なお、図7のグラフは、1チャネル分のオフセットの補正が行われる様子を示しており、簡単のため、当該チャネルのオフセットと同様に他の調整量が極性反転するものとして図示している。 In FIG. 7, the graph indicated by a circle shows an example in which this embodiment is applied. A graph indicated by a triangle indicates an example in which the initial correction amount is two steps, and a graph indicated by a square indicates an example in which the correction amount is not changed. In the example of FIG. 7, the initial error voltage (before offset correction) is −43 mV. Then, the offset changes by 2 mV by one-step offset correction. Therefore, the offset is changed by 4 mV by the offset correction of 2 steps, and the offset is changed by 8 mV by the offset correction of 4 steps. Note that the graph of FIG. 7 shows how offset correction for one channel is performed. For the sake of simplicity, it is illustrated that the polarity of other adjustment amounts is reversed similarly to the offset of the channel.
本実施例を適用した場合、補正の開始から6tc経過するまで、4ステップのオフセット補正が行われる。すなわち、ステップS610〜S680が6回繰り返される。この期間において、オフセットが高くなり誤差電圧は上昇する。そして、補正の開始から6tc経過の後、極性反転が検出されて補正量が2ステップに変更される。このとき、比較出力信号Vcompのレベルは初期(tc=0)から反転している。そのため、オフセットの補正方向は反転し、オフセットが低くなり誤差電圧が低下する。この2ステップのオフセット補正が2tc行われると(ステップS610〜S680が2回繰り返されると)、極性反転が検出される。そして、さらに1ステップのオフセット補正が2tc行われると(ステップS610〜S680が2回繰り返されると)、オフセットが高くなり誤差電圧が上昇し、極性反転が検出される。このように、本実施例を適用した場合、−43mVの誤差電圧は、10tcの期間の間に幅2mVの範囲に補正される。以下では、このように、誤差電圧が1ステップ当たりの補正量(基本補正量)2mVの範囲に入ることを、「収束する」と言う。 When this embodiment is applied, four-step offset correction is performed until 6 tc elapses from the start of correction. That is, steps S610 to S680 are repeated six times. During this period, the offset increases and the error voltage increases. Then, after 6 tc has elapsed from the start of correction, polarity inversion is detected and the correction amount is changed to two steps. At this time, the level of the comparison output signal Vcomp is inverted from the initial stage (tc = 0). Therefore, the offset correction direction is reversed, the offset is lowered, and the error voltage is lowered. When this two-step offset correction is performed for 2 tc (when steps S610 to S680 are repeated twice), polarity inversion is detected. When one-step offset correction is further performed for 2 tc (when steps S610 to S680 are repeated twice), the offset increases, the error voltage increases, and polarity inversion is detected. Thus, when this embodiment is applied, the error voltage of −43 mV is corrected to a range of 2 mV in width during the period of 10 tc. Hereinafter, when the error voltage falls within the range of the correction amount (basic correction amount) of 2 mV per step in this way is referred to as “convergence”.
一方、図7において三角で示すグラフに示すように、初期の補正量を2ステップとした場合、収束するまでに12tcの時間を要する。さらに、四角で示すグラフに示すように、補正量を変えず補正量を1ステップとした場合、収束するまでに22tcの時間を要する。 On the other hand, as shown in the graph indicated by the triangle in FIG. 7, when the initial correction amount is 2 steps, it takes 12 tc to converge. Furthermore, as shown in the graph shown by the square, when the correction amount is set to one step without changing the correction amount, it takes 22 tc to converge.
このように、本実施例では、調整量に極性反転が生じた場合、すなわち、映像信号生成部200,300,400の出力信号S1〜S3が基準信号Vref2に到達した場合、単位補正時間内におけるオフセットやゲインの補正量が低減される。そのため、オフセットやゲインの補正精度を十分に高く維持したまま、オフセットやゲインの補正時間、すなわち、図6に示す準備期間を短縮することが可能となる。そのため、表示ムラの抑制を十分かつ速やかに行うことが可能となる。
As described above, in this embodiment, when polarity inversion occurs in the adjustment amount, that is, when the output signals S1 to S3 of the video
また、本実施例においては、3チャネルの映像信号生成部200,300,400の出力信号S1〜S3をそのまま電圧比較器602において比較することにより、オフセットやゲインの補正方向を決定している。そのため、A/D変換器などを用いて補正量を決定する場合よりも回路規模をより小さくすることができ、映像出力装置10の装置全体をより簡略化することができる。このように装置全体をより簡略化することにより、装置全体の小型化や1チップ化が容易となる。
In this embodiment, the output signals S1 to S3 of the three-channel video
また、本実施例では、補正量は、初期の4ステップから、2ステップ、1ステップへと2回にわたって順次低減されていが、補正量の低減回数や低減パターンは、必ずしもこの限りでない。補正量の低減回数は、1以上の任意の回数とすることができる。たとえば、初期補正量を2ステップとし、次に補正量を1ステップとしてもよい。また、補正量を、4ステップから1ステップまで1ステップずつ低減するものとしてもよい。但し、補正量の低減がより容易となる点で、低減後の補正量を低減前の補正量の1/2とするのがより好ましい。特に、本実施例のように、補正量に応じた数のパルスで調整量の補正を行う場合、パルス信号を通過させるフリップフロップ回路の段数を増やすことでパルス数の低減を行うことができるので、低減後の補正量を低減前の補正量の1/2とするのがより好ましい。 In this embodiment, the correction amount is sequentially reduced twice from the initial four steps to two steps and one step, but the number of correction amounts and the reduction pattern are not necessarily limited to this. The number of correction amount reductions can be any number greater than or equal to one. For example, the initial correction amount may be two steps, and then the correction amount may be one step. Further, the correction amount may be reduced step by step from 4 steps to 1 step. However, it is more preferable that the correction amount after the reduction is ½ of the correction amount before the reduction in that the correction amount can be reduced more easily. In particular, when the adjustment amount is corrected with the number of pulses corresponding to the correction amount as in the present embodiment, the number of pulses can be reduced by increasing the number of stages of the flip-flop circuit that passes the pulse signal. It is more preferable that the correction amount after reduction is ½ of the correction amount before reduction.
本実施例では、このように、補正量の変更を調整量ごとに行うことにより、全ての調整量に極性反転が生じるまで補正を中断することなく補正を行うことができる。そのため、より短い時間で調整量の補正を行うことが可能となる。 In this embodiment, the correction amount is changed for each adjustment amount as described above, so that the correction can be performed without interruption until the polarity inversion occurs in all the adjustment amounts. For this reason, the adjustment amount can be corrected in a shorter time.
B.変形例:
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
B. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.
B1.変形例1:
上記実施例では、液晶ディスプレイ100は画面を3チャネルに分割して駆動しているが、画面を分割するチャネル数は、2以上の整数であれば任意の数(2,6,12等)とすることができる。この場合、映像出力装置には、チャネル数に対応した数の映像信号生成部が設けられ、映像出力装置の構成および調整量補正処理の内容はチャネル数に応じて適宜変更される。また、上記各実施例において、液晶ディスプレイの画面の分割方向を水平方向としているが、画面の分割方向を垂直方向とすることもできる。
B1. Modification 1:
In the above embodiment, the
B2.変形例2:
上記実施例では、液晶ディスプレイ100としてノーマリブラック型のものを用いているが、液晶ディスプレイとしてノーマリホワイト型のものを用いることも可能である。この場合、ゲインは、黒色の基準信号が出力されている際に調整され、オフセットは、白色の基準信号が出力されている際に調整される。
B2. Modification 2:
In the above embodiment, a normally black type
B3.変形例3:
上記実施例では、調整制御部600の第2の基準信号発生部670が第2の基準信号Vref2を出力しているが、複数のチャネルのいずれか1つのチャネルのアナログ映像信号を第2の基準信号として使用することも可能である。この場合、電圧比較器602は、基準となるチャネルのアナログ映像信号と、他のチャネルのアナログ映像信号と電圧の高低を比較し、比較出力信号Vcompを出力する。例えば、基準となるチャネルをチャネル1とした場合、アナログ映像信号S1と、アナログ映像信号S2およびアナログ映像信号S3から選択された映像信号とが、電圧比較器602に入力される。そして、チャネル2およびチャネル3についてオフセットとゲインとの調整が行われる。このようにしても、複数のチャネルの調整レベルを合わせることが可能となる。但し、オフセットとゲインとをより適切な値に調整することが可能である点で、上記実施例の構成を取るのがより好ましい。
B3. Modification 3:
In the above embodiment, the second reference
B4.変形例4:
上記実施例では、図6に示すように、電源オン時の準備期間における調整量補正処理の後、調整量の補正を行っていないが、調整量の補正は、映像の表示が行われない期間であれば適宜行うことができる。例えば、調整量の補正を垂直帰線期間、入力される映像信号の切替時、あるいは、スタンバイモード(待機モード)からの復帰時に行うものとしてもよい。
B4. Modification 4:
In the above embodiment, as shown in FIG. 6, the adjustment amount is not corrected after the adjustment amount correction process in the power-on preparation period. However, the adjustment amount is corrected during a period in which no video is displayed. If so, it can be appropriately performed. For example, the adjustment amount may be corrected at the time of the vertical blanking period, switching of the input video signal, or returning from the standby mode (standby mode).
なお、準備期間における調整量補正処理の後、垂直帰線期間に調整量の補正を行う場合、調整量に大きな変動はないと考えられ、また垂直帰線期間中に確実に調整を終了させるため、補正量の変更を行わず1ステップの補正を行うのがより好ましい。また、垂直帰線期間のみにおいて、調整量の補正を行うことも可能である。この場合、調整量の補正をより速やかに完了させるため、上記各実施例と同様に、初期補正量を2ステップ以上(例えば、4ステップ)として、上記の補正量調整処理を行うのが好ましい。 Note that when the adjustment amount is corrected in the vertical blanking period after the adjustment amount correction process in the preparation period, it is considered that there is no large variation in the adjustment amount, and the adjustment is reliably completed during the vertical blanking period. It is more preferable to perform one-step correction without changing the correction amount. It is also possible to correct the adjustment amount only in the vertical blanking period. In this case, in order to complete the correction of the adjustment amount more quickly, it is preferable that the correction amount adjustment process is performed with the initial correction amount set to 2 steps or more (for example, 4 steps) as in the above embodiments.
一方、スタンバイモードからの復帰時には、各種レジスタの設定等、映像を表示するための準備作業が行われるため、十分な準備期間をとることができる。また、調整量は、スタンバイモード中に大きく変動あるいは初期化されている可能性がある。そのため、スタンバイモードからの復帰時等においては、初期補正量を2ステップ以上(例えば、4ステップ)として、上記の補正量調整処理を行うのが好ましい。 On the other hand, when returning from the standby mode, preparation operations for displaying video such as setting of various registers are performed, so that a sufficient preparation period can be taken. Further, the adjustment amount may be largely changed or initialized during the standby mode. Therefore, when returning from the standby mode or the like, it is preferable to perform the above-described correction amount adjustment processing with the initial correction amount set to two steps or more (for example, four steps).
B5.変形例5:
上記実施例では、調整量に極性反転が生じた際に補正量の低減を行っているが、補正量の低減は、必ずしも極性反転が生じた際に行うものとする必要はない。例えば、調整量の補正開始直後の所定期間においては、大きな補正量で調整量を増減し、所定期間経過後には、より小さな補正量で調整量を増減するものとしてもよい。また、電源オン時あるいはスタンバイモードからの復帰時の準備期間においては、大きな補正量で調整量を増減し、垂直帰線期間では、より小さな補正量で調整量を増減するものとしてもよい。一般に、調整量の補正が行われる期間のうち、先の期間の補正量よりも、後の期間の補正量が小さくされれば良い。このようにしても、先の期間においては大きな補正量により調整量が増減され、後の期間においては小さな補正量により調整量が増減されるので、より速やかに調整量を補正するとともに、調整量の補正精度を高くすることが可能となる。但し、大きな補正量で調整量が増減される期間をより短くすることが可能である点で、調整量に極性反転が生じた際に補正量の低減を行うのがより好ましい。
B5. Modification 5:
In the above embodiment, the correction amount is reduced when the polarity inversion occurs in the adjustment amount. However, the correction amount does not necessarily have to be reduced when the polarity inversion occurs. For example, the adjustment amount may be increased or decreased by a large correction amount in a predetermined period immediately after the start of correction of the adjustment amount, and the adjustment amount may be increased or decreased by a smaller correction amount after the predetermined period has elapsed. Further, the adjustment amount may be increased or decreased with a large correction amount during the preparation period when the power is turned on or when returning from the standby mode, and the adjustment amount may be increased or decreased with a smaller correction amount during the vertical blanking period. In general, it is only necessary that the correction amount in the later period is smaller than the correction amount in the previous period in the period in which the adjustment amount is corrected. Even in this case, the adjustment amount is increased / decreased by a large correction amount in the previous period, and the adjustment amount is increased / decreased by a small correction amount in the subsequent period. It is possible to increase the correction accuracy. However, it is more preferable to reduce the correction amount when polarity inversion occurs in the adjustment amount because the period during which the adjustment amount is increased or decreased with a large correction amount can be shortened.
B6.変形例6:
上記実施例では、D/A変換器212,312,412のゲインおよびオフセットを調整することにより、出力信号(アナログ映像信号)S1〜S3のレベルを調整する調整量の補正を行っているが、ゲインとオフセットとのいずれか一方だけを補正して調整量の補正を行うものとしてもよい。
B6. Modification 6:
In the above embodiment, the gain and offset of the D /
B7.変形例7:
上記実施例では、D/A変換器212,312,412のゲインおよびオフセットを補正することにより、出力信号S1〜S3のレベルを調整する調整量の補正を行っているが、一般に出力信号S1〜S3のレベル調整の調整量を補正することが可能であれば、他の構成をとることも可能である。例えば、アナログ映像信号を入力とするレベル調整部を用いて、出力信号のレベルを調整することも可能である。この場合、ゲインの調整は、アナログ乗算器やプログラマブルゲインアンプ等により行うことができ、オフセットの調整は、オペアンプで構成されたアナログ加算器等により行うことも可能である。
B7. Modification 7:
In the above embodiment, the gain and offset of the D /
B8.変形例8:
上記実施例における、液晶ディスプレイ100と映像出力装置10とをプロジェクタに使用することも可能である。液晶ディスプレイ100をプロジェクタにおいて光を変調する液晶パネルとして使用し、映像出力装置10から液晶パネルに映像信号を供給することにより、プロジェクタの小型化と投写映像における表示ムラの抑制との両立を図るとともに、映像が表示されるまでの準備期間の短縮、あるいは、調整量の補正精度の向上を図ることが可能となる。
B8. Modification 8:
It is also possible to use the
B9.変形例9:
上記実施例では、液晶ディスプレイ100を用いているが、本発明は、映像信号のレベルに応じて個々の画素の光学状態が決定され、一画面を複数のチャネルに分割して駆動する表示装置であれば、任意の表示装置に適用することが可能である。本発明は、例えば、有機EL(Electro-Luminescence)ディスプレイや、プラズマディスプレイに適用することも可能である。
B9. Modification 9:
In the above embodiment, the
また、上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。 In the above embodiment, a part of the configuration realized by hardware may be replaced by software, and conversely, a part of the configuration realized by software may be replaced by hardware. Good.
10…映像出力装置
100…液晶ディスプレイ
110…液晶パネル
112…走査線
114…信号線
116…画素電極
118…画素TFT
120…走査線駆動回路
122…Y方向走査回路
130…信号線駆動回路
140…X方向走査回路
150…イネーブル制御部
151〜15n…アンド回路
160…プリチャージ駆動回路
161〜16n…オア回路
170…走査TFT
200,300,400…映像信号生成部
210,310,410…D/A変換部
212,312,412…D/A変換器
214,314,414…ゲイン調整部
216,316,416…オフセット調整部
220,320,420…I−V変換器
222,322,422…オペアンプ
224,324,424…抵抗
510,520,530…入力切替スイッチ
600…調整制御部
602…電圧比較器
604…出力切替スイッチ
610…調整モード信号発生部
620…チャネル切替信号発生部
630…補正信号発生部
640…補正量決定部
650…極性反転検出部
660…第1の基準信号発生部
670…第2の基準信号発生部
800…リセット発生回路
900…表示タイミング発生部
CLK…クロック信号
ENBX…イネーブル信号端子
PreCHG…プリチャージタイミング信号端子
VID1〜VID3…アナログ映像端子
Vsync…垂直同期信号
Hsync…水平同期信号
Cal…調整量補正モード信号
Vref1…第1の基準信号
Vref2…第2の基準信号
CH1〜CH3…チャネル指定信号
V1〜V3…デジタル映像信号
VC1〜VC3…入力信号
S1〜S3…アナログ映像信号
S4…イネーブル信号
S5…プリチャージタイミング信号
S6…水平スタート信号
S7…水平クロック信号
S8…垂直スタート信号
S9…垂直クロック信号
Sx…アナログ映像信号
Vcomp…比較出力信号
TG1〜TG3…タイミング信号
TO1〜TO3…タイミング信号
UP/DOWN…調整情報
Reset…リセット信号
Vdd…電源電圧
DESCRIPTION OF
DESCRIPTION OF
200, 300, 400 ... Video
Claims (9)
前記複数のチャネルのそれぞれについて設けられ、チャネル毎に入力される映像信号のレベルを調整して前記表示装置に出力する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第1の基準信号を入力する基準信号入力部と、
前記第1の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第1の基準信号に対応する第2の基準信号と比較して、前記対照信号が前記第2の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第1の期間における前記調整量の増減量よりも、前記第1の期間の後の第2の期間における前記調整量の増減量を小さくする増減量低減部と
を備え、
前記第1の期間は、前記対照信号が前記第2の基準信号に到達するまでの期間であり、前記第2の期間は、前記到達の後の期間であり、
前記調整量補正部は、前記対照信号のそれぞれと前記第2の基準信号とを比較し、前記対照信号と前記第2の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第2の基準信号との大小関係が反転した場合に、前記対照信号が前記第2の基準信号に到達したと判断して前記増減量を低減し、前記大小関係が反転するまでは、前記第1,第2の各々の期間における前記増減量は一定である
映像出力装置。 A video output device that outputs a video signal to a display device that is driven by dividing one screen into a plurality of channels,
A plurality of level adjustment units provided for each of the plurality of channels, for adjusting a level of a video signal input for each channel and outputting the level to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected. With a reduction section,
The first period is a period until said control signal reaches the second reference signal, the second period of time, Ri period der after the arrival,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. The video output device in which the increase / decrease amount in each of the first and second periods is constant until the increase / decrease amount is reduced and the magnitude relationship is reversed .
前記増減量は、前記調整量として補正しうる最小補正量の整数倍であって、
前記増減量低減部は、前記最小補正量に対する倍率を低減することにより前記増減量を低減する
映像出力装置。 The video output device according to claim 1 Symbol placement,
The increase / decrease amount is an integral multiple of the minimum correction amount that can be corrected as the adjustment amount,
The increase / decrease amount reduction unit reduces the increase / decrease amount by reducing a magnification with respect to the minimum correction amount.
前記調整量補正部は、前記増減量に応じた数のパルスを前記レベル調整部に供給し、
前記レベル調整部は、前記パルスの入力ごとに前記最小補正量で前記調整量を増減する
映像出力装置。 The video output device according to claim 2 ,
The adjustment amount correction unit supplies a number of pulses corresponding to the increase / decrease amount to the level adjustment unit,
The level adjustment unit increases or decreases the adjustment amount by the minimum correction amount for each input of the pulse.
前記増減量低減部は、前記倍率を前記到達の前の1/2倍にすることにより前記増減量を低減する
映像出力装置。 The video output device according to claim 3 ,
The said increase / decrease amount reduction part reduces the said increase / decrease amount by making the said magnification 1/2 time before the said reach | attainment.
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル/アナログ変換器を備え、
前記調整量補正部は、前記デジタル/アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することにより前記映像信号のレベルの調整を行う
映像出力装置。 The video output device according to any one of claims 1 to 4 ,
Each of the level adjustment units
It has a digital / analog converter that converts a digital signal that is a video input signal into an analog signal,
The adjustment amount correction unit adjusts the level of the video signal by adjusting at least one of a gain and an offset in the digital / analog converter.
前記非表示期間は、前記表示装置における表示開始前の準備期間を含み、
前記調整量補正部による調整量の増減は、前記準備期間中に複数回実行される
映像出力装置。 The video output device according to any one of claims 1 to 5 ,
The non-display period includes a preparation period before display start in the display device,
Increase / decrease of the adjustment amount by the adjustment amount correction unit is executed a plurality of times during the preparation period.
前記非表示期間は、垂直帰線期間を含む
映像出力装置。 The video output device according to any one of claims 1 to 6 ,
The non-display period includes a vertical blanking period.
前記映像出力装置は、
前記複数のチャネルのそれぞれについて設けられ、前記表示装置に出力する映像信号のレベルを調整する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第1の基準信号を入力する基準信号入力部と、
前記第1の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第1の基準信号に対応する第2の基準信号と比較して、前記対照信号が前記第2の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第1の期間における前記調整量の増減量よりも、前記第1の期間の後の第2の期間における前記調整量の増減量を小さくする増減量低減部と
を備え、
前記第1の期間は、前記対照信号が前記第2の基準信号に到達するまでの期間であり、前記第2の期間は、前記到達の後の期間であり、
前記調整量補正部は、前記対照信号のそれぞれと前記第2の基準信号とを比較し、前記対照信号と前記第2の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第2の基準信号との大小関係が反転した場合に、前記対照信号が前記第2の基準信号に到達したと判断して前記増減量を低減し、前記大小関係が反転するまでは、前記第1,第2の各期間における前記増減量は一定である
プロジェクタ。 A projector having a display device that is driven by dividing one screen into a plurality of channels, and a video output device that outputs a video signal to the display device,
The video output device
A plurality of level adjusters provided for each of the plurality of channels, for adjusting a level of a video signal output to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected With a reduction section,
The first period is a period until said control signal reaches the second reference signal, the second period of time, Ri period der after the arrival,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. Then, the increase / decrease amount in each of the first and second periods is constant until the increase / decrease amount is reduced and the magnitude relationship is reversed .
前記映像信号を前記表示装置に出力しない非表示期間において、前記複数のチャネルのそれぞれについて設けられ、前記表示装置に出力する映像信号のレベルを調整する複数のレベル調整部のそれぞれに第1の基準信号を入力し、
前記第1の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第1の基準信号に対応する第2の基準信号と比較して、前記対照信号が前記第2の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させ、
前記調整量の補正が行われる期間のうち、前記対照信号が前記第2の基準信号に到達するまでの期間である第1の期間における前記調整量の増減量よりも、前記到達後の期間である第2の期間における前記調整量の増減量を小さくし、
前記第1の期間における前記調整量の増減量は一定であり、前記第2の期間における前記調整量の増減量は一定である
映像出力方法。 A video output method for outputting a video signal to a display device that is driven by dividing one screen into a plurality of channels,
In a non-display period in which the video signal is not output to the display device, a first reference is provided to each of the plurality of level adjustment units that are provided for each of the plurality of channels and adjust the level of the video signal output to the display device. Input signal,
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. Increasing or decreasing the respective adjustment amount of the level adjustment unit so that the adjustment is performed toward the reference signal of 2;
Of the period in which the adjustment amount is corrected, the increase / decrease amount of the adjustment amount in the first period, which is the period until the reference signal reaches the second reference signal, in the period after the arrival. Decrease the increase / decrease amount of the adjustment amount in a second period ,
The video output method , wherein the increase / decrease amount of the adjustment amount in the first period is constant, and the increase / decrease amount of the adjustment amount in the second period is constant .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297776A JP5509579B2 (en) | 2008-11-21 | 2008-11-21 | VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297776A JP5509579B2 (en) | 2008-11-21 | 2008-11-21 | VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010122577A JP2010122577A (en) | 2010-06-03 |
JP5509579B2 true JP5509579B2 (en) | 2014-06-04 |
Family
ID=42323950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008297776A Active JP5509579B2 (en) | 2008-11-21 | 2008-11-21 | VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5509579B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018078366A1 (en) | 2016-10-27 | 2018-05-03 | Dualitas Ltd. | Method of operating a display driver |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04194895A (en) * | 1990-11-22 | 1992-07-14 | Sharp Corp | Picture output circuit for liquid crystal display |
JPH05150751A (en) * | 1991-11-26 | 1993-06-18 | Sharp Corp | Video output circuit of liquid crystal display device |
JP2002094897A (en) * | 2000-09-20 | 2002-03-29 | Matsushita Electric Ind Co Ltd | Luminance adjusting circuit and its method and video monitor device equipped with the same luminance adjusting circuit and system equipped with the same video monitor device |
US6768358B2 (en) * | 2001-08-29 | 2004-07-27 | Analog Devices, Inc. | Phase locked loop fast power up methods and apparatus |
JP2009282323A (en) * | 2008-05-22 | 2009-12-03 | Seiko Epson Corp | Image output apparatus, image output method, and projector |
JP2009282321A (en) * | 2008-05-22 | 2009-12-03 | Seiko Epson Corp | Image output apparatus, projector, and method of controlling output apparatus |
JP2010026315A (en) * | 2008-07-22 | 2010-02-04 | Seiko Epson Corp | Video output device, projector, and method of controlling video output device |
JP2010026364A (en) * | 2008-07-23 | 2010-02-04 | Seiko Epson Corp | Video output device, projector, and method of controlling video output device |
-
2008
- 2008-11-21 JP JP2008297776A patent/JP5509579B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010122577A (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108766349B (en) | Pixel circuit, driving method thereof, array substrate and display panel | |
US7598969B2 (en) | Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method | |
CN107342047B (en) | Pixel circuit, driving method thereof and display panel | |
US11393430B2 (en) | Light emission apparatus and electronic device | |
US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
US20100053145A1 (en) | Integrated circuit device and electronic equipment | |
JP4849107B2 (en) | Integrated circuit device and electronic apparatus | |
CN112216239A (en) | Source driver and display device | |
JP2011053644A (en) | Liquid crystal display | |
CN107767837B (en) | Drive adjusting circuit, drive adjusting method and display device | |
JP5509579B2 (en) | VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR | |
JP4748225B2 (en) | Integrated circuit device, electro-optical device and electronic apparatus | |
US8125471B2 (en) | Image output apparatus, image output method, and projector | |
US9858890B2 (en) | Driver unit for electro-optical device, electro-optical device, electronic apparatus, and method for driving electro-optical device that perform overdrive processing | |
JP2006184762A (en) | Display driving device, drive control method of same, and display device | |
US8169394B2 (en) | Image output apparatus, projector, and method of controlling image output apparatus | |
JP5549602B2 (en) | Liquid crystal display device and driving method thereof | |
JP5218520B2 (en) | Liquid crystal display device and driving method thereof | |
JP2007041155A (en) | Liquid crystal display device | |
US20100020000A1 (en) | Image output device, projector, and control method of image output device | |
US20100020246A1 (en) | Image output apparatus, projector, and method of controlling image output apparatus | |
US10657897B2 (en) | Driving compensation circuit for OLED display unit, OLED display circuit, and OLED display | |
JP2000172234A (en) | Driving circuit for electrooptical device, electrooptical device and driving method for electrooptical device | |
JP6171411B2 (en) | Image processing apparatus, electro-optical device, electronic apparatus, and video signal processing method | |
CN118262643A (en) | Display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5509579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |