JP5506908B2 - 集積回路における故障耐性 - Google Patents
集積回路における故障耐性 Download PDFInfo
- Publication number
- JP5506908B2 JP5506908B2 JP2012500168A JP2012500168A JP5506908B2 JP 5506908 B2 JP5506908 B2 JP 5506908B2 JP 2012500168 A JP2012500168 A JP 2012500168A JP 2012500168 A JP2012500168 A JP 2012500168A JP 5506908 B2 JP5506908 B2 JP 5506908B2
- Authority
- JP
- Japan
- Prior art keywords
- user
- data
- configurable memory
- memory
- configurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
これより、本発明の実施形態を、添付の図面を参照しながら、例証としてのみ説明する。
12:集積回路
14:プログラム可能論理デバイス
18a−18n:設定可能メモリ
20a−20n:ユーザ論理
22:ユーザ
24:チェッカ
26:キャプチャ・ラッチ
28:設定可能マルチプレクサ
29:正しいデータ
30、40、50、60、70、80:流れ図
32、34、36、38、42、44、46、52、54、56、62、64、66、72、74、76、82、84、86:ブロック
100:データ・アクセス・レジスタ配列
101、102:スキャン接続
103:中央ロード機構
104:周期的冗長検査(CRC)チェック構造体
110−115:データバス
120:アドレス指定機能部
130−135:アドレス選択信号
140−157:プログラム可能素子/プログラム可能論理ブロック
160:スタティック・ランダム・アクセス・メモリ(SRAM)
161:プログラム可能論理
202:設定可能メモリ
200−202:サブチェーン
203:列セル/列
204:データバス
300:接続/タップ/タップする手段
301:ストリーム/相互接続リソース接続/修正データ/修正ビットデータ
302:正しいSRAMビットライン/正しいデータライン
310:マルチプレクサ/マルチプレクサ挿入点(マルチプレクサ挿入位置)
320:局所マルチプレクサ制御ライン
400:CRC生成論理
401:CRCの格納値
402:CRC比較論理
403、502:局所破損イベント検出レジスタ/局所破損イベント
500:ECCチェック機能
501:ECCパターン・ストレージ/ECC修正パターン
503:ECC修正論理
600、602、603、606:判断ブロック
601:結果ブロック
605、607、608、609、610、611:行動ブロック
Claims (13)
- 集積回路内の故障耐性を定めるためのシステムであって、
前記集積回路により保持されるプログラム可能論理デバイスと、
前記プログラム可能論理デバイスにより保持された、前記プログラム可能デバイスの一部分の機能及び接続のうちの少なくとも1つを制御するための設定可能メモリと、
前記プログラム可能論理デバイスにより保持され、ユーザ及び前記設定可能メモリのうちの少なくとも1つと通信し、前記設定可能メモリ内の破損データをユーザ要求の変化に基づいて識別するユーザ論理と、
1つ又は複数のラッチ・レジスタのサブチェーンからなり、各サブチェーンに対して行データバスを介して前記設定可能メモリの列セルを読み出し及び書き込みをさせるシフトレジスタとして配置された関連データ・アクセス・レジスタであって、前記ユーザ論理のアクセスのための接続を有する前記行データバスは、マルチプレクサの第1の入力に結合された関連する前記サブチェーンを有するように配置され、前記マルチプレクサの出力は次の前記サブチェーンのレジスタ入力に結合される、前記関連データ・アクセス・レジスタと
を含むシステム。 - 前記ユーザ論理は、設定可能メモリビット及び設定可能メモリ・チェッカビットのうちの少なくとも1つへのアクセスを与えて、前記設定可能メモリに対するエラー検出及びエラー修正のうちの少なくとも1つを与える、請求項1に記載のシステム。
- 前記プログラム可能デバイスの第2の部分は、前記ユーザ論理を介して、及び前記ユーザの破損データ識別スキームの選択に基づいてチェッカとして選択される、請求項1又は請求項2に記載のシステム。
- 前記1つ又は複数のラッチ・レジスタのサブチェーン1及び前記ユーザ論理は協働して、前記設定可能メモリ内の任意の破損データの位置を明確に特定する、前記請求項のいずれかに記載のシステム。
- 前記ユーザ論理は、破損データの深刻度、破損データの重要度、及び破損データの粒度のうちの少なくとも1つを決定する、請求項4に記載のシステム。
- 前記マルチプレクサは、前記ユーザ論理と通信し、前記設定可能メモリ内で識別された任意の破損データの代わりに修正データを与える、請求項4に記載のシステム。
- 前記プログラム可能論理デバイスは、複合プログラム可能論理デバイス及びフィールド・プログラム可能ゲート・アレイのうちの少なくとも1つを含み、前記設定可能メモリは揮発性メモリ及び非揮発性メモリのうちの少なくとも1つを含む、前記請求項のいずれかに記載のシステム。
- 集積回路内の故障耐性を定める方法であって、
1つ又は複数のラッチ・レジスタのサブチェーンからなり、各サブチェーンに対して行データバスを介して前記設定可能メモリの列セルを読み出し及び書き込みをさせるシフトレジスタとして関連データ・アクセス・レジスタを配置するステップであって、前記ユーザ論理のアクセスのための接続を有する前記行データバスは、マルチプレクサの第1の入力に結合された関連する前記サブチェーンを有するように配置され、前記マルチプレクサの出力は次の前記サブチェーンのレジスタ入力に結合される、前記配置するステップと、
プログラム可能論理デバイスの少なくとも一部分を、設定可能メモリを介して制御するステップと、
前記設定可能メモリ内の破損データを、選択されたユーザ要求に基づいて、ユーザ及び前記プログラム可能論理デバイスのうちの少なくとも1つと通信するユーザ論理を介して識別するステップと、
を含む方法。 - 設定可能メモリビット及び設定可能メモリ・チェッカビットのうちの少なくとも1つにアクセスして前記設定可能メモリに対するエラー検出及びエラー修正のうちの少なくとも1つを与えるステップをさらに含む、請求項8に記載の方法。
- 前記プログラム可能論理デバイスの第2の部分をチェッカとして選択するステップ、及び破損データ識別スキームを選択するステップをさらに含む、請求項8又は請求項9に記載の方法。
- 前記設定可能メモリ内の任意の破損データの位置を、前記1つ又は複数のラッチ・レジスタのサブチェーンにより特定するステップをさらに含む、請求項8から請求項10までのいずれかに記載の方法。
- 破損データの深刻度、破損データの重要度、及び破損データの粒度のうちの少なくとも1つを決定するステップをさらに含む、請求項11に記載の方法。
- 前記マルチプレクサを介して前記設定可能メモリ内の破損データを正しいデータで置き換えるステップをさらに含む、請求項11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/405,858 | 2009-03-17 | ||
US12/405,858 US8433950B2 (en) | 2009-03-17 | 2009-03-17 | System to determine fault tolerance in an integrated circuit and associated methods |
PCT/EP2010/052205 WO2010105888A1 (en) | 2009-03-17 | 2010-02-22 | Fault tolerance in integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012521123A JP2012521123A (ja) | 2012-09-10 |
JP5506908B2 true JP5506908B2 (ja) | 2014-05-28 |
Family
ID=42196939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012500168A Expired - Fee Related JP5506908B2 (ja) | 2009-03-17 | 2010-02-22 | 集積回路における故障耐性 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8433950B2 (ja) |
EP (1) | EP2409231A1 (ja) |
JP (1) | JP5506908B2 (ja) |
CN (1) | CN102356383B (ja) |
WO (1) | WO2010105888A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8549379B2 (en) * | 2010-11-19 | 2013-10-01 | Xilinx, Inc. | Classifying a criticality of a soft error and mitigating the soft error based on the criticality |
US8984367B2 (en) * | 2011-02-25 | 2015-03-17 | Altera Corporation | Error detection and correction circuitry |
US8522091B1 (en) * | 2011-11-18 | 2013-08-27 | Xilinx, Inc. | Prioritized detection of memory corruption |
JP5500282B1 (ja) * | 2013-02-28 | 2014-05-21 | 日本電気株式会社 | 障害修復装置、障害修復方法、及び、障害修復プログラム |
CN103631754B (zh) * | 2013-09-22 | 2016-07-06 | 中国科学院电子学研究所 | 可编程信号处理单元 |
US10248484B2 (en) * | 2017-02-21 | 2019-04-02 | Intel Corporation | Prioritized error-detection and scheduling |
CN111143107B (zh) * | 2019-11-13 | 2022-06-17 | 广东高云半导体科技股份有限公司 | 一种fpga单粒子反转校验电路和方法 |
US11442829B2 (en) | 2020-03-16 | 2022-09-13 | International Business Machines Corporation | Packeted protocol device test system |
US20200293707A1 (en) * | 2020-06-01 | 2020-09-17 | Intel Corporation | Programmable integrated circuit underlay |
TWI774214B (zh) * | 2021-01-27 | 2022-08-11 | 慧榮科技股份有限公司 | 開機啟動資訊重建系統及記憶體裝置啟動資訊重建方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04104613A (ja) * | 1990-08-24 | 1992-04-07 | Nec Corp | ロジックセルアレイ |
JP3364753B2 (ja) * | 1992-05-06 | 2003-01-08 | 日本電気エンジニアリング株式会社 | メモリエラー修正回路 |
JP3597972B2 (ja) * | 1997-07-25 | 2004-12-08 | 富士通株式会社 | プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法 |
JP4147005B2 (ja) * | 1999-04-14 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路およびそのテスト方法並びに製造方法 |
US7036059B1 (en) * | 2001-02-14 | 2006-04-25 | Xilinx, Inc. | Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays |
US6874107B2 (en) * | 2001-07-24 | 2005-03-29 | Xilinx, Inc. | Integrated testing of serializer/deserializer in FPGA |
US6744274B1 (en) * | 2001-08-09 | 2004-06-01 | Stretch, Inc. | Programmable logic core adapter |
US6957307B2 (en) * | 2002-03-22 | 2005-10-18 | Intel Corporation | Mapping data masks in hardware by controller programming |
US7263631B2 (en) * | 2004-08-13 | 2007-08-28 | Seakr Engineering, Incorporated | Soft error detection and recovery |
JP4643977B2 (ja) * | 2004-11-30 | 2011-03-02 | 富士通株式会社 | プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法 |
US7242218B2 (en) * | 2004-12-02 | 2007-07-10 | Altera Corporation | Techniques for combining volatile and non-volatile programmable logic on an integrated circuit |
US7590904B2 (en) * | 2006-02-01 | 2009-09-15 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Systems and methods for detecting a failure event in a field programmable gate array |
US7647543B2 (en) * | 2006-02-01 | 2010-01-12 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reprogrammable field programmable gate array with integrated system for mitigating effects of single event upsets |
US7702978B2 (en) * | 2006-04-21 | 2010-04-20 | Altera Corporation | Soft error location and sensitivity detection for programmable devices |
US8195978B2 (en) * | 2008-05-16 | 2012-06-05 | Fusion-IO. Inc. | Apparatus, system, and method for detecting and replacing failed data storage |
-
2009
- 2009-03-17 US US12/405,858 patent/US8433950B2/en not_active Expired - Fee Related
-
2010
- 2010-02-22 EP EP10707489A patent/EP2409231A1/en not_active Withdrawn
- 2010-02-22 CN CN201080012139.8A patent/CN102356383B/zh not_active Expired - Fee Related
- 2010-02-22 WO PCT/EP2010/052205 patent/WO2010105888A1/en active Application Filing
- 2010-02-22 JP JP2012500168A patent/JP5506908B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100241900A1 (en) | 2010-09-23 |
WO2010105888A1 (en) | 2010-09-23 |
JP2012521123A (ja) | 2012-09-10 |
US8433950B2 (en) | 2013-04-30 |
CN102356383A (zh) | 2012-02-15 |
CN102356383B (zh) | 2014-07-09 |
EP2409231A1 (en) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506908B2 (ja) | 集積回路における故障耐性 | |
US8589759B2 (en) | RAM single event upset (SEU) method to correct errors | |
US7149945B2 (en) | Systems and methods for providing error correction code testing functionality | |
US7797609B2 (en) | Apparatus and method for merging data blocks with error correction code protection | |
KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
US8185800B2 (en) | System for error control coding for memories of different types and associated methods | |
US10606696B2 (en) | Internally-generated data storage in spare memory locations | |
US8352806B2 (en) | System to improve memory failure management and associated methods | |
US8171377B2 (en) | System to improve memory reliability and associated methods | |
US8181094B2 (en) | System to improve error correction using variable latency and associated methods | |
US20120079346A1 (en) | Simulated error causing apparatus | |
US20100299576A1 (en) | System to Improve Miscorrection Rates in Error Control Code Through Buffering and Associated Methods | |
US9619318B2 (en) | Memory circuits, method for accessing a memory and method for repairing a memory | |
KR20170135691A (ko) | 복수의 데이터 비트와 복수의 어드레스 비트로 이루어진 블록용 에러 코드 발생장치 및 방법 | |
US8185801B2 (en) | System to improve error code decoding using historical information and associated methods | |
US20150074495A1 (en) | Address error detection | |
JP2016167669A (ja) | プログラマブル論理回路装置及びそのエラー検出方法 | |
JP5421152B2 (ja) | 半導体集積回路 | |
US7401269B2 (en) | Systems and methods for scripting data errors to facilitate verification of error detection or correction code functionality | |
US9037948B2 (en) | Error correction for memory systems | |
CN111831486B (zh) | 半导体装置和包括该半导体装置的半导体系统 | |
US9043655B2 (en) | Apparatus and control method | |
US8516336B2 (en) | Latch arrangement for an electronic digital system, method, data processing program, and computer program product for implementing a latch arrangement | |
Divva et al. | Design and Verification of ECC Scheme to optimize area and tester time in OTP ROM Controller | |
US20240220357A1 (en) | Secure error correcting code (ecc) trust execution environment (tee) configuration metadata encoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5506908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |