JP5503267B2 - 送信装置および送受信システム - Google Patents

送信装置および送受信システム Download PDF

Info

Publication number
JP5503267B2
JP5503267B2 JP2009271680A JP2009271680A JP5503267B2 JP 5503267 B2 JP5503267 B2 JP 5503267B2 JP 2009271680 A JP2009271680 A JP 2009271680A JP 2009271680 A JP2009271680 A JP 2009271680A JP 5503267 B2 JP5503267 B2 JP 5503267B2
Authority
JP
Japan
Prior art keywords
signal
line
signal line
data
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009271680A
Other languages
English (en)
Other versions
JP2011114789A (ja
Inventor
浩伸 秋田
洋平 石曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2009271680A priority Critical patent/JP5503267B2/ja
Publication of JP2011114789A publication Critical patent/JP2011114789A/ja
Application granted granted Critical
Publication of JP5503267B2 publication Critical patent/JP5503267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

本発明は、送信装置および送受信システムに関するものである。
送信装置から複数の信号線路を介して受信装置へデータを送信する送受信システムにおいて、複数の信号線路のうち第1信号線路と第2信号線路との間の距離が短い場合には、第1信号線路と第2信号線路との間の線路間干渉に因り、送信装置から受信装置へのデータ伝送の性能が劣化することが知られている。すなわち、第1信号線路を経て受信装置に到達するデータは、送信装置から第1信号線路へ送出されたデータに、送信装置から第2信号線路へ送出されたデータの線路間干渉に因る第1信号線路への影響が加わったものとなる。このような線路間干渉の影響が大きい場合には、受信装置が受信するデータの波形の劣化が大きく、受信エラーが生じる頻度が大きくなる。
線路間干渉の問題を解消する為に、隣り合う2つの信号線路の間の距離を線路間干渉が生じない程度に充分に長くすること、各信号線路を同軸ケーブルで構成すること、或いは、差動対信号線を接地シールドすること、等の対策が為されている。しかし、これらの対策では、基板上の配線に要する面積が増大し、或いは、ケーブルコストが増大することになって、システム全体としてのコストを増大させる要因となっていた。また、ケーブルが長くなると線路間間干渉が大きくなるので、線路間間干渉が或る一定値を超えないようにするため、ケーブルを長くすることができなかった。
特許文献1には、このような線路間干渉の問題を解消することを意図した発明が開示されている。この文献に開示された発明は、送信装置から第1信号線路へ送出されたデータの線路間干渉に因る第2信号線路への影響を補償する為、送信装置から第2信号線路へ送出されるデータの振幅を調整する。すなわち、この文献に開示された発明では、送信装置から第2信号線路へ送出されるデータの振幅は、送信装置から第2信号線路を経て受信装置へ送信されるべき本来のデータの振幅に所定の補正量を加えたものとされる。そして、第2信号線路を経て到達したデータを受信装置が受信する際には、その受信時のデータの振幅が本来のデータの振幅となるようにする。
米国特許第6008705号明細書
James F. Buckwalterら著,"Cancellation of Crosstalk-Induced Jitter", IEEE JOURNAL OFSOLID-STATE CIRCUITS, VOL.41, NO.3, MARCH 2006. Kwang-Il Ohら著, "A 5-Gb/s/pinTransceiver for DDR Memory Interface With a Crosstalk Suppression Scheme",IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.44, NO.8, AUGUST 2009.
しかしながら、本発明者の知見によれば、特許文献1に開示された発明によっても、線路間干渉の問題を充分には解消することができず、受信装置において受信エラーが生じる頻度を充分には低減することができない。
本発明は、上記問題点を解消する為になされたものであり、受信装置において受信エラーが生じる頻度を更に低減することができる送信装置および送受信システムを提供することを目的とする。
本発明に係る送信装置は、(1) 第1信号線路へデータを送出する第1出力部と、(2) 第2信号線路へデータを送出する第2出力部と、(3) 第1信号線路と第2信号線路との間の振幅および位相の双方を含む線路間干渉特性を記憶する記憶部と、(4) 記憶部により記憶されている線路間干渉特性と、第1出力部から第1信号線路へ送出すべき第1データとに基づいて、第2出力部から第2信号線路へ送出すべき第2データの値に重畳する補正値を求め、この補正値を第2データの値に重畳した値を有するデータを第2出力部から第2信号線路へ送出させる処理部と、を備えることを特徴とする。
本発明に係る送信装置では、処理部において、第1信号線路と第2信号線路との間の振幅および位相の双方を含む線路間干渉特性と、第1出力部から第1信号線路へ送出すべき第1データとに基づいて、第2出力部から第2信号線路へ送出すべき第2データの値に重畳する補正値が求められる。そして、この補正値が第2データの値に重畳された値を有するデータが、第2出力部から第2信号線路へ送出される。
本発明に係る送信装置では、記憶部は、第2信号線路の伝送特性をも記憶し、処理部は、記憶部により記憶されている線路間干渉特性と第2信号線路の伝送特性との比の逆フーリエ変換を第1データの値に乗じたものを上記の補正値として求めるのが好適である。また、処理部は、記憶部により記憶されている線路間干渉特性の振幅に応じた係数を第1データの値に乗じたものに対して線路間干渉特性の位相に応じた遅延を与えたものを上記の補正値として求めるのも好適である。
なお、処理部は、第1信号線路と第2信号線路との間の振幅および位相の双方を含む線路間干渉特性と、第2出力部から第2信号線路へ送出すべき第2データとに基づいて、第1出力部から第1信号線路へ送出すべき第1データの値に重畳する補正値を求め、この補正値を第1データの値に重畳した値を有するデータを第1出力部から第1信号線路へ送出させる。
本発明に係る送受信システムは、本発明に係る上記の送信装置と、送信装置の第1出力部から送出されるデータを伝送する第1信号線路と、送信装置の第2出力部から送出されるデータを伝送する第2信号線路と、第1信号線路および第2信号線路それぞれにより伝送されて到達したデータを受信する受信装置と、を備えることを特徴とする。
本発明によれば、受信装置において受信エラーが生じる頻度を更に低減することができる。
送信装置10と受信装置20とを備える送受信システム1の構成を示す図である。 送信装置10と受信装置20との間に設けられるフラットケーブル30の構成を示す図である。 送信装置10から送出されるデータの波形を示す図である。 受信装置20により受信されるデータの波形を示す図である。 送信装置10から第2信号線路32へ送出されるデータのアイパターンを示す図である。 第2信号線路32を経て受信装置20に到達するデータのアイパターンを示す図である。 送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるデータのシミュレーション波形を示す図である。 線路間干渉が無い場合の第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。 線路間干渉が無い場合の第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。 線路間干渉が無い場合の第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。 線路間干渉が無い場合の第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。 線路間干渉が有る場合の第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。 線路間干渉が有る場合の第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。 線路間干渉が有る場合の第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。 線路間干渉が有る場合の第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。 送信装置10から受信装置20への信号伝送特性S(2,1),S(2,2)を説明する図である。 送信装置10から本来送出されるべきデータの値D(1),D(2)を説明する図である。 送信装置10から送出されるデータの値D1(2)を説明する図である。 線路間干渉特性S(2,1)および第2信号線路32の伝送特性S(2,2)それぞれの周波数依存性を示す図である。 第1実施形態において送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるデータのシミュレーション波形を示す図である。 第1実施形態における第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。 第1実施形態における第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。 第1実施形態における第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。 第1実施形態における第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。 第1実施形態に係る送信装置10の構成を示す図である。 第2実施形態において送信装置10から送出されるデータの波形を示す図である。 第2実施形態において受信装置20により受信されるデータの波形を示す図である。 第2実施形態において第2信号線路32を経て受信装置20に到達するデータのアイパターンを示す図である。 第2実施形態において送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるデータのシミュレーション波形を示す図である。 第2実施形態における第2信号線路32の信号出力地点でのシミュレーション結果を示す図である。 第2実施形態において送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるべきデータD(1),D(2)のシミュレーション波形を示す図である。 第1信号線路31と第2信号線路32との間に線路間干渉が全く無い場合のシミュレーション結果を示す図である。 第1信号線路31と第2信号線路32との間に線路間干渉が有る場合のシミュレーション結果を示す図である。 第2実施形態において送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるデータのシミュレーション波形を示す図である。 第2実施形態における第2信号線路32の信号出力地点でのシミュレーション結果を示す図である。 第2実施形態に係る送信装置10の構成を示す図である。 第2実施形態に係る送信装置10に含まれる第2出力部12および加算部13Aの回路の一例を示す図である。 第1信号線路31と第2信号線路32との間の容量結合および誘導結合それぞれに因る線路間干渉を説明する図である。 第2実施形態において送信装置10から送出されるデータの波形を示す図である。 第2実施形態において受信装置20により受信されるデータの波形を示す図である。 送信装置10と受信装置20との間に設けられるフラットケーブル30Aの構成を示す図である。 第2実施形態に係る送信装置10に含まれる第2出力部12および加算部13Aの回路の他の一例を示す図である。 図42の回路の入力端Inx_p,Inx_nに入力される信号を説明する図表である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下では、初めに線路間干渉について説明した後に、本実施形態に係る送信装置および送受信システムについて説明する。
図1は、送受信システム1の構成を示す図である。この図に示される送受信システム1は、送信装置10および受信装置20を備え、更に、送信装置10から受信装置20へデータを伝送するための第1信号線路31および第2信号線路32を含む複数の信号線路を備える。各信号線路は、物理的に1本の線であってもよいし、小振幅差動信号方式(LVDS: Low-Voltage Differential Signaling)のように差動データを伝送する1対の線であってもよい。
図2に示されるように、送信装置10と受信装置20との間のフラットケーブル(または基板)30に、第1信号線路31として1対の信号線31p,31nが含まれ、また、第2信号線路32として1対の信号線32p,32nが含まれるとする。第1信号線路31の一方の信号線31pと第2信号線路32の一方の信号線32nとの間の距離が短く、これらの信号線の間に線路間干渉が生じるとする。このとき、信号線31pから信号線32nへの干渉だけでなく、信号線32nから信号線31pへの干渉も生じる。以下では、前者の干渉について主に説明する。
第1信号線路31により伝送されるデータが値1であるとき(一方の信号線31pのデータが値1で、他方の信号線31nのデータが値0であるとき)、第1信号線路31の信号線31pから第2信号線路32の信号線32nへ、信号線32nのデータが値1となるような干渉が生じる。送信装置10から送出されるデータは図3に示されるような波形であるとすると、上記のような線路間干渉に因り、受信装置20により受信されるデータは図4に実線で示されるような波形となる。また、送信装置10から第2信号線路32へ送出されるデータのアイパターンは図5に示されるように広い開口を有していたにも拘わらず、上記のような線路間干渉に因り、第2信号線路32を経て受信装置20に到達するデータのアイパターンは図6に実線で示されるように狭い開口を有することになる。
このような線路間干渉が有る場合の信号送受信についてシミュレーションを行った結果を以下に説明する。第1信号線路31および第2信号線路32がプリント基板上に形成されているものとする。このプリント基板は、絶縁層(誘電率4.7、厚み150μm、誘電損失tanδ=0.01)と部品面導体層(導体厚18μm)とを有し、内層が接地面とされ、部品面に第1信号線路31および第2信号線路32それぞれが差動線路として設けられる。プリント基板上の第1信号線路31および第2信号線路32それぞれは、信号線の導体幅が0.21mmであり、1対の信号線の間隔が0.26mmであり、長さが50cmであるとする。送信装置10の出力インピーダンスは差動100Ωであるとする。
シミュレーションでは、各々差動線路である第1信号線路31および第2信号線路32へ、図7に示されるような波形のデータが送信装置10から送出されるものとする。この図に示されるように、送信装置10から第1信号線路31へ送出されるデータは3Gbpsの0101のトグルパターンであり、送信装置10から第2信号線路32へ送出されるデータは6Gbpsの0101のトグルパターンであるとする。なお、このような波形のデータが送信装置10から送出される場合、送信装置10の出力インピーダンスおよび各信号線路のインピーダンスにより、各信号線路上の電圧は約半分となる。
図8〜図11は、第1信号線路31と第2信号線路32との間に線路間干渉が全く無い場合のシミュレーション結果を示す図である。図8は、第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。図9は、第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。図10は、第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。また、図11は、第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。
これらの図から判るように、第1信号線路31と第2信号線路32との間に線路間干渉が全く無い場合、第1信号線路31および第2信号線路32それぞれの信号出力地点での信号波形(図9)は、各信号線路の周波数特性に因り多少の劣化が見られるものの、信号入力地点での信号波形(図8)と略同様の波形となっている。また、データが周期的な0101のトグルパターンであることから、第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターン(図11)は、1本しか現れず、開口が広い。
図12〜図15は、第1信号線路31と第2信号線路32との間に線路間干渉が有る場合のシミュレーション結果を示す図である。ここでは、第1信号線路31と第2信号線路32との間隔を0.26mmとする。図12は、第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。図13は、第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。図14は、第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。また、図15は、第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。
これらの図から判るように、第1信号線路31と第2信号線路32との間に線路間干渉が有る場合、第1信号線路31および第2信号線路32それぞれの信号入力地点での信号波形(図12)は、送信装置10からの出力波形と線路間干渉に因るニアエンドクロストークとが合成されたものとなって、多少の劣化が見られる。第1信号線路31および第2信号線路32それぞれの信号出力地点での信号波形(図13)は、第1信号線路31と第2信号線路32との線路間干渉に因り大きく歪んでいる。また、第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターン(図15)は、開口が狭くなっている。特に、第2信号線路32の信号出力地点でのアイパターンの開口が非常に狭い。このような波形の信号を受信装置20が受信した場合、受信エラーが生じる頻度が高くなってしまう。
このような線路間干渉の問題を解消することを意図した発明が特許文献1に開示されている。この文献に開示された発明は、送信装置10から第1信号線路31へ送出されたデータの線路間干渉に因る第2信号線路32への影響を補償する為、送信装置10から第2信号線路32へ送出されるデータの振幅を調整する。しかしながら、特許文献1に開示された発明によっても、伝送される信号の周波数に比べてプリント基板上のパターンが長い場合や、信号の伝送路にケーブルがある場合等、より劣悪な環境下における線路間干渉の問題を充分には解消することができず、受信装置20において受信エラーが生じる頻度を充分には低減することができない。
例えば、液晶表示システム等の画像表示システムでは、「タイミングコントローラ」と呼ばれる送信装置と、「ドライバ」と呼ばれる受信装置との間では、プリント基板及びフラットケーブルを介して信号が伝送されている。このような画像表示システムでは、表示される画面の大型化に伴い、一般的に「タイミングコントローラ」と「ドライバ」との間の距離が長くなり、その間に接続されるフラットケーブルも長くなる。このようなフラットケーブルの長距離化は線路間干渉の問題をより深刻なものにしてしまう。
更に、近年、液晶表示システムの高性能化によりデータレートが増大してきている。ケーブルを伝送する信号のデータレートは、アナログテレビでは数100Mbps程度であったが、高性能デジタルテレビにおいては数10Gbps程度が要求される。すなわち、ケーブルを伝送する信号周波数は、アナログテレビと高性能デジタルテレビとでは数100倍程度異なる。レーン間干渉は容量結合や誘導結合により引き起こされており、レーン間の結合インピーダンスは伝送周波数が増大すればそれに伴い増大するため、アナログテレビでは数mV程度であった干渉雑音が高性能デジタルテレビでは数100mVの干渉雑音となる。データ伝送における信号は数100mVのレベルであり、このような数100mVの干渉雑音はデータ伝送において好ましいものではない。
干渉雑音に対する一つの解決手段としてケーブルの間隔を広くすることも考えられる。しかしながら、近年の液晶表示システムでは、その表示パネルの薄型化やそれに伴う基板の小型化が要求されており、ケーブルの間隔を広げるにも限度がある。ケーブルの間隔が狭まると、干渉雑音の影響が大きくなるだけでなくインピーダンスのミスマッチによる損失が発生しやすくなるので、より雑音の影響を受けやすくなる。
更に、従来の液晶表示システムでは両面シールドケーブルという上下が導電対によるグラウンドでシールドされたものが使われていたが、近年の液晶表示システムではコスト低減の為に片面シールドやノンシールドのケーブルが使われる様になってきており、よりケーブル間の干渉に対する配慮が必要になってきている。
以下に説明する本実施形態は、このような問題点を解消する為になされたものである。本実施形態においては、第1信号線路31から第2信号線路32への線路間干渉の影響を補償する方法について主に説明する。
図16に示されるように、フラットケーブル30に含まれる第1信号線路31と第2信号線路32との間で線路間干渉が有る場合において、送信装置10から第1信号線路31へ送出された信号が第2信号線路32から受信装置20に到達する特性(線路間干渉特性)をS(2,1)と表す。また、送信装置10から第2信号線路32へ送出された信号が第2信号線路32から受信装置20に到達する特性をS(2,2)と表す。S(2,1)およびS(2,2)それぞれは、振幅および位相の双方を含む複素数であって、周波数依存性を有する。また、図17に示されるように、送信装置10から第1信号線路31へ本来送出されるべき第1データの値をD(1)と表し、送信装置10から第2信号線路32へ本来送出されるべき第2データの値をD(2)と表す。D(1)およびD(2)それぞれは時間波形である。
送信装置10から第1信号線路31へ値D(1)の第1データが出力され、送信装置10から第2信号線路32へ値D(2)の第2データが出力される場合、第2信号線路32から受信装置20に到達するデータの値は下記(1)式で表される。ここで、T(2,2)はS(2,2)を逆フーリエ変換したものであり、T(2,1)はS(2,1)を逆フーリエ変換したものである。演算記号 “*” は畳み込み演算を表す。第2項が線路間干渉に因るものである。
D(2)*T(2,2) + D(1)*T(2,1) …(1)
第1実施形態では、このような線路間干渉の影響を除去するために、図18に示されるように、送信装置10から第2信号線路32へ送出されるデータの値D(2)は下記(2)式で表されるものとされる。(2)式中のf(2,1)は、線路間干渉特性S(2,1)と第2信号線路32の伝送特性S(2,2)との比の逆フーリエ変換であり、下記(3)式で表される。F-1 は逆フーリエ変換を表す。
D1(2) = D(2) - D(1)*f(2,1) …(2)
f(2,1) = F-1[S(2,1)/S(2,2)] …(3)
すなわち、線路間干渉特性S(2,1)と第2信号線路32の伝送特性S(2,2)との比の逆フーリエ変換f(2,1)が第1データの値D(1)に乗じられて補正値D(1)*T(2,1)が求められ、この補正値が第2データの値D(2)に重畳された値を有するものとして、送信装置10から第2信号線路32へ送出されるデータの値D(2)が求められる。
このような値D(2)のデータが送信装置10から第2信号線路32へ出力されると、第2信号線路32から受信装置20に到達するデータの値は、下記(4)式で表され、線路間干渉の影響が除去されたものとなる。
D1(2)*T(2,2) + D(1)*T(2,1)
= {D(2)-D(1)*f(2,1)}*T(2,2)+ D(1)*T(2,1)
= {D(2)-D(1)*F-1[S(2,1)/S(2,2)]}*T(2,2)+ D(1)*T(2,1)
= D(2)*T(2,2) - D(1)*F-1[(S(2,1)/S(2,2))xS(2,2)]+ D(1)*T(2,1)
= D(2)*T(2,2) - D(1)*T(2,1) + D(1)*T(2,1)
= D(2)*T(2,2) …(4)
このような第1実施形態における信号送受信についてシミュレーションを行った結果を以下に説明する。ここでのシミュレーション条件は、前に説明したシミュレーション条件と同様であるとする。図19は、線路間干渉特性S(2,1)および第2信号線路32の伝送特性S(2,2)それぞれの周波数依存性を示す図である。同図(a)はS(2,1),S(2,2)の振幅の周波数依存性を示し、同図(b)はS(2,1),S(2,2)の位相の周波数依存性を示す。
第1実施形態のシミュレーションでは、差動線路である第1信号線路31および第2信号線路32へ、図20に示されるような波形のデータが送信装置10から送出される。送信装置10から第1信号線路31へ送出されるデータは、値D(1)であって、3Gbpsの0101のトグルパターンであるとする。また、送信装置10から第2信号線路32へ送出されるデータは、上記のようにして求めた値D1(2)であって、6Gbpsの0101のトグルパターンであるとする。
図21〜図24は、第1実施形態におけるシミュレーション結果を示す図である。図21は、第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形を示す図である。図22は、第1信号線路31および第2信号線路32それぞれの信号出力地点での信号のシミュレーション波形を示す図である。図23は、第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形を示す図である。また、図24は、第1信号線路31および第2信号線路32それぞれの信号出力地点でのアイパターンのシミュレーション結果を示す図である。
第1信号線路31および第2信号線路32それぞれの信号入力地点での信号のシミュレーション波形(図21)ならびに信号出力地点での信号のシミュレーション波形(図22)は、一見すると線路間干渉の影響に因り大きく歪んでいるように見える。しかし、第1信号線路31および第2信号線路32それぞれの信号出力地点での差動成分のシミュレーション波形(図23)ならびにアイパターンのシミュレーション結果(図24)を見ると、線路間干渉の影響が低減されていて、アイが充分に広く開いている。したがって、このような波形の信号を受信装置20が受信した場合、受信エラーが生じる頻度が低減されることになる。
なお、以上までの第1実施形態の説明では、第1信号線路31から第2信号線路32への干渉の影響を低減する方法について説明したが、逆に第2信号線路32から第1信号線路31への干渉の影響を低減する方法も同様である。後者の場合、送信装置10から第2信号線路32へ送出された信号が第1信号線路31から受信装置20に到達する特性(線路間干渉特性)をS(1,2)と表し、送信装置10から第1信号線路31へ送出された信号が第1信号線路31から受信装置20に到達する特性をS(1,1)と表すと、送信装置10から第1信号線路31へ送出されるデータの値D(1)は下記(5)式で表されるものとされる。(5)式中のf(1,2)は、線路間干渉特性S(1,2)と第1信号線路31の伝送特性S(1,1)との比の逆フーリエ変換であり、下記(6)式で表される。
D1(1) = D(1) - D(2)*f(1,2) …(5)
f(1,2) = F-1[S(1,2)/S(1,1)] …(6)
図25は、第1実施形態に係る送信装置10の構成を示す図である。この図に示される送信装置10は、第1出力部11、第2出力部12、処理部13および記憶部14を備える。記憶部14は、信号線路31,32の特性S(1,1),S(2,2),S(1,2),S(2,1)を予め記憶している。処理部13は、送出すべき第1データD(1)および第2データD(2)を受け取るとともに、記憶部14により記憶されている信号線路31,32の特性S(1,1),S(2,2),S(1,2),S(2,1)をも受け取る。そして、処理部13は、(2)式および(3)式に基づいてデータD1(2)を求めるとともに、(5)式および(6)式に基づいてデータD1(1)を求める。第1出力部11は、処理部13により求められたデータD1(1)を第1信号線路31へ送出する。また、第2出力部12は、処理部13により求められたデータD1(2)を第2信号線路32へ送出する。
以上までに説明した第1実施形態では、第1信号線路31から第2信号線路32への影響を理論的には完全に除去することができる。しかし、この第1実施形態は、計算量が非常に大きくなり、半導体基板上に集積化する場合には当該基板の面積が増大し、また、消費電力が増大してしまうという問題がある。これに対して、以下に説明する第2実施形態は、上記の実施形態と比較すると少し効果が劣るものの、基板面積および消費電力を大幅に低減することができる。
第2実施形態では、図26に波形が示されるように、送信装置10から第2信号線路32へ送出されるデータの値は、第1信号線路31から第2信号線路32への干渉を打ち消すように、線路間干渉特性S(2,1)の振幅に応じた係数を第1データの値D(1)に乗じたものに対して線路間干渉特性S(2,1)の位相に応じた遅延を与えたものを補正値とし、この補正値を第2データの値D(2)に重畳した値とされる。このとき、線路干渉を受けた後に受信装置20より受信されるデータは、図27に実線で示されるような波形となる。
すなわち、第2実施形態では、送信装置10から第2信号線路32へ送出されるデータは、線路間干渉を受けて波形が変化する影響を見越して、その波形変化を打ち消すように振幅および位相の双方を変化させたものである。第2信号線路32を経て受信装置20に到達するデータのアイパターンは、補正しない場合には線路間干渉の影響に因り図6に実線で示されるように狭い開口を有するのに対して、第2実施形態では線路間干渉の影響を低減することができて図28に実線で示されるように広い開口を有することができる。
このような第2実施形態における信号送受信についてシミュレーションを行った結果を以下に説明する。ここでのシミュレーション条件は、前に説明したシミュレーション条件と同様であるとする。第2実施形態のシミュレーションでは、差動線路である第1信号線路31および第2信号線路32へ、図29に示されるような波形のデータが送信装置10から送出される。送信装置10から第2信号線路32へ送出されるデータは、係数0.3を第1データの値D(1)に乗じたものに対して遅延0.19nsecを与えたものを補正値とし、この補正値を第2データの値D(2)に重畳した値とされる。
図30は、第2信号線路32の信号出力地点でのシミュレーション結果を示す図である。同図(a)は差動成分の波形を示し、同図(b)はアイパターンを示す。第2実施形態では、第1実施形態と比較すると、受信装置20の受信時において線路間干渉の影響を低減する効果が小さいものの、何ら補正をしない場合の図15の結果と比較すると、線路間干渉の影響を低減する効果が明確に認められる。
第2実施形態における信号送受信について更にシミュレーションを行った結果を以下に説明する。これまでに説明したシミュレーションでは、送信装置10から信号線路31,32へ送出されるデータは何れも0101の一定周期のトグルパターンであった。これに対して、以下に説明するシミュレーションでは、図31に示されるように、送信装置10から第1信号線路31へ送出されるデータは00110011と2ビットずつ連続する一定周期のトグルパターンであるものの、送信装置10から第2信号線路32へ送出されるデータはランダムパターンであるとする。また、送信装置10から第2信号線路32へランダムパターンのデータが送出されるのに伴い、符号間干渉の影響を低減するために、論理レベル遷移後のデータに6dBのプリエンファシスを付加するものとする。
図32は、第1信号線路31と第2信号線路32との間に線路間干渉が全く無い場合のシミュレーション結果を示す図である。同図(a),(b)は第2信号線路32の信号出力地点での差動成分のシミュレーション波形を示し、同図(c)は第2信号線路32の信号出力地点でのアイパターンのシミュレーション結果を示す。
図33は、第1信号線路31と第2信号線路32との間に線路間干渉が有る場合のシミュレーション結果を示す図である。同図(a),(b)は第2信号線路32の信号出力地点での差動成分のシミュレーション波形を示し、同図(c)は第2信号線路32の信号出力地点でのアイパターンのシミュレーション結果を示す。このように線路間干渉が有る場合には、受信装置20におけるデータ受信の際のアイは狭くなっている。
図34は、第2実施形態において送信装置10から第1信号線路31および第2信号線路32それぞれへ送出されるデータのシミュレーション波形を示す図である。ここでも、送信装置10から第2信号線路32へ送出されるデータは、係数0.3を第1データの値D(1)に乗じたものに対して遅延0.19nsecを与えたものを補正値とし、この補正値を第2データの値D(2)に重畳した値とされる。
図35は、第2実施形態における第2信号線路32の信号出力地点でのシミュレーション結果を示す図である。同図(a),(b)は第2信号線路32の信号出力地点での差動成分のシミュレーション波形を示し、同図(c)は第2信号線路32の信号出力地点でのアイパターンのシミュレーション結果を示す。図34に示されるような波形の信号が送信装置10から信号線路31,32へ送出されることにより、受信装置20におけるデータ受信の際のアイは大きく改善されていることが判る。
以上のように、第2実施形態は、第1実施形態と比較すれば処理が簡易化されたものではあるが、データがトグルパターンである場合だけでなく、データがランダムパターンである場合にも、受信装置20におけるデータ受信の際に線路間干渉の影響が低減され得る。
図36は、第2実施形態に係る送信装置10の構成を示す図である。この図に示される送信装置10は、第1出力部11、第2出力部12、処理部13および記憶部14を備える。処理部13は、加算部13Aおよび遅延部13Bを含む。記憶部14は、線路間干渉特性S(2,1)を予め記憶している。
遅延部13Bは、送出すべき第1データD(1)を受け取るとともに、記憶部14により記憶されている線路間干渉特性S(2,1)をも受け取り、線路間干渉特性S(2,1)の位相に応じた遅延を第1データD(1)に与えて加算部13Aへ出力する。加算部13Aは、送出すべき第2データD(2)を受け取るとともに、遅延部13Bからの出力値をも受け取り、線路間干渉特性S(2,1)の振幅に応じた係数を遅延部13Bからの出力値に乗じて得られる値を補正値として求め、この補正値を第2データD(2)の値に加えることで、出力部12から第2信号線路32へ送出すべきデータD2(2)の値を求める。
すなわち、加算部13Aおよび遅延部13Bを含む処理部13は、線路間干渉特性S(2,1)の振幅に応じた係数を第1データの値D(1)に乗じたものに対して線路間干渉特性S(2,1)の位相に応じた遅延を与えたものを補正値とし、この補正値を第2データの値D(2)に重畳してデータD2(2)の値を求める。第2出力部12は、以上のようにして求められたデータD2(2)を第2信号線路32へ送出する。第1出力部11は、同様にして求められるデータD2(1)を第1信号線路31へ送出することができる。
図37は、第2実施形態に係る送信装置10に含まれる第2出力部12および加算部13Aの回路の一例を示す図である。この回路は、抵抗器41,42、MOSトランジスタ43〜46、および、定電流源47,48を含む。
基準電位Vddと定電流源47の一端との間に、抵抗器41とMOSトランジスタ43とが直列的に接続され、抵抗器42とMOSトランジスタ44とが直列的に接続されている。定電流源47の他端は接地されている。また、基準電位Vddと定電流源48の一端との間に、抵抗器41とMOSトランジスタ45とが直列的に接続され、抵抗器42とMOSトランジスタ46とが直列的に接続されている。定電流源48の他端は接地されている。
定電流源47は一定電流Iを流す。一方、定電流源48は一定電流kIを流す。すなわち、定電流源48が流す一定電流kIは、定電流源47が流す一定電流Iのk倍(k<1)である。このk値は、線路間干渉特性S(2,1)の振幅に応じた値である。
この回路は、入出力端として、MOSトランジスタ43のゲートに接続される入力端In2_p、MOSトランジスタ44のゲートに接続される入力端In2_n、MOSトランジスタ45のゲートに接続される入力端In1_p、MOSトランジスタ46のゲートに接続される入力端In1_n、抵抗器41とMOSトランジスタ43,45との接続点に接続される出力端Out2_n、および、抵抗器42とMOSトランジスタ44,46との接続点に接続される出力端Out2_pを有する。
入力端In2_pおよび入力端In2_nには第2データD(2)の差動信号が入力される。入力端In1_pおよび入力端In1_nには、第1データD(1)の差動信号に対して線路間干渉特性S(2,1)の位相に応じた遅延が与えられた信号が入力される。このとき、出力端Out2_pおよび出力端Out2_nから出力される差動信号は、補正値が第2データの値D(2)に重畳された値D2(2)の信号である。この値D2(2)の信号が第2信号線路32へ送出される。
なお、この回路は、線路間干渉に対する補正機能だけでなくプリエンファシス機能をも果たすことができ、両者を共用することで回路規模増大を抑制することができる。
第1信号線路31と第2信号線路32との間の線路間干渉は、図38(a)に模式的に示されるような容量結合に因るものと、図38(b)に模式的に示されるような誘導結合に因るものとがある。容量結合と誘導結合とでは線路間干渉の影響の現れ方が異なる。したがって、線路間干渉の影響の現れ方によっては、送信装置10から送出される信号を図26に示されるような波形に補正するのではなく、送信装置10から送出される信号を図39に示されるような波形に補正することで、受信装置20により受信される信号を図40に実線で示されるような波形とすることができる。図37に示された回路は、入力端In1_p,In1_nに第1データD(1)の差動信号を入力する際に切り替えを行うことができるスイッチ機構が設けられることで、容量結合および誘導結合の何れの場合にも対応することができる。
以上までの実施形態の説明では2本の信号線路31,32の間の線路間干渉について述べた。しかし、本発明は、図41に示されるようにフラットケーブル(または基板)30Aに3本の信号線路31〜33が並列配置されている場合にも適用することができ、また、4本以上の信号線路が並列配置されている場合にも適用することができる。
以下では、図41に示されるように、送信装置10と受信装置20との間のフラットケーブル(または基板)30Aに、3本の信号線路31〜33が差動線路として順に配置されていて、信号線路31として1対の信号線31p,31nが含まれ、信号線路32として1対の信号線32p,32nが含まれ、また、信号線路33として1対の信号線33p,33nが含まれるとする。
3本の信号線路31〜33のうちの両端にある信号線路31と信号線路33との間の線路間干渉は、隣り合う信号線路の間の干渉と比べて非常に小さいので無視し得る。信号線路31,33それぞれへ送出されるデータは、隣にある信号線路32との間で生じる線路間干渉に対して上記と同様にして補正されればよい。
3本の信号線路31〜33のうちの中央にある信号線路32へ送出されるデータは、隣にある信号線路31,33それぞれとの間で生じる線路間干渉に対して補正される必要がある。このとき、信号線路31,33それぞれから信号線路31への影響が互いに同じ方向である場合には、信号線路32へ送出されるデータは、上記のようにして得られる補正量の2倍の値が本来のデータに加えられたものとされる。逆に、信号線路31,33それぞれから信号線路31への影響が互いに逆の方向である場合には、信号線路32へ送出されるデータは、上記のような補正が為される必要がない。
図42は、第2実施形態に係る送信装置10に含まれる第2出力部12および加算部13Aの回路の他の一例を示す図であって、3本の信号線路31〜33のうちの中央にある信号線路32へ信号を送出する部分の回路を示す図である。図37に示された回路と比較すると、この図42に示される回路は、定電流源48に替えて定電流源49を含む点で相違する。定電流源47が一定電流Iを流すのに対して、図37に示された回路中の定電流源48は一定電流kIを流すものであったが、この図42に示される回路中の定電流源49は一定電流2kIを流す。
この回路は、入出力端として、MOSトランジスタ43のゲートに接続される入力端In2_p、MOSトランジスタ44のゲートに接続される入力端In2_n、MOSトランジスタ45のゲートに接続される入力端Inx_p、MOSトランジスタ46のゲートに接続される入力端Inx_n、抵抗器41とMOSトランジスタ43,45との接続点に接続される出力端Out2_n、および、抵抗器42とMOSトランジスタ44,46との接続点に接続される出力端Out2_pを有する。
入力端In2_pおよび入力端In2_nには第2データD(2)の差動信号が入力される。入力端Inx_pおよび入力端Inx_nには、図43に示される関係に従って、信号線路31へ本来送出されるべきデータ(In1_p,In1_n)および信号線路33へ本来送出されるべきデータ(In3_p,In3_n)に応じて設定される差動信号に対して線路間干渉特性の位相に応じた遅延が与えられた信号が入力される。このとき、出力端Out2_pおよび出力端Out2_nから出力される差動信号は、補正値が第2データの値D(2)に重畳された値D2(2)の信号である。この値D2(2)の信号が第2信号線路32へ送出される。
以上のように、本実施形態では、線路間干渉が大きい安価なフラットケーブルを用いる場合であっても、受信装置において受信エラーが生じる頻度が低減されて、良好な通信を行うことができるので、システムのコストを低減することができ、また、長距離伝送を可能とすることができる。
1…送受信システム、10…送信装置、11…第1出力部、12…第2出力部、13…処理部、13A…加算部、13B…遅延部、14…記憶部、20…受信装置、31…第1信号線路、32…第2信号線路。

Claims (4)

  1. 第1信号線路へデータを送出する第1出力部と、
    第2信号線路へデータを送出する第2出力部と、
    前記第1信号線路と前記第2信号線路との間の振幅および位相の双方を含む線路間干渉特性を記憶する記憶部と、
    前記記憶部により記憶されている前記線路間干渉特性と、前記第1出力部から前記第1信号線路へ送出すべき第1データとに基づいて、前記第2出力部から前記第2信号線路へ送出すべき第2データの値に重畳する補正値を求め、この補正値を第2データの値に重畳した値を有するデータを前記第2出力部から前記第2信号線路へ送出させる処理部と、
    を備えることを特徴とする送信装置。
  2. 前記記憶部が、前記第2信号線路の伝送特性をも記憶し、
    前記処理部が、前記記憶部により記憶されている前記線路間干渉特性と前記第2信号線路の伝送特性との比の逆フーリエ変換を前記第1データの値に乗じたものを前記補正値として求める、ことを特徴とする請求項1に記載の送信装置。
  3. 前記処理部が、前記記憶部により記憶されている前記線路間干渉特性の振幅に応じた係数を前記第1データの値に乗じたものに対して前記線路間干渉特性の位相に応じた遅延を与えたものを前記補正値として求める、ことを特徴とする請求項1に記載の送信装置。
  4. 請求項1〜3の何れか1項に記載の送信装置と、
    前記送信装置の前記第1出力部から送出されるデータを伝送する第1信号線路と、
    前記送信装置の前記第2出力部から送出されるデータを伝送する第2信号線路と、
    前記第1信号線路および前記第2信号線路それぞれにより伝送されて到達したデータを受信する受信装置と、
    を備えることを特徴とする送受信システム。
JP2009271680A 2009-11-30 2009-11-30 送信装置および送受信システム Active JP5503267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009271680A JP5503267B2 (ja) 2009-11-30 2009-11-30 送信装置および送受信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009271680A JP5503267B2 (ja) 2009-11-30 2009-11-30 送信装置および送受信システム

Publications (2)

Publication Number Publication Date
JP2011114789A JP2011114789A (ja) 2011-06-09
JP5503267B2 true JP5503267B2 (ja) 2014-05-28

Family

ID=44236765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271680A Active JP5503267B2 (ja) 2009-11-30 2009-11-30 送信装置および送受信システム

Country Status (1)

Country Link
JP (1) JP5503267B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19624928C2 (de) * 1996-06-21 2000-08-03 Siemens Ag Verfahren zur Kompensation von Fernnebensprechen

Also Published As

Publication number Publication date
JP2011114789A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
US8724678B2 (en) Electromagnetic interference reduction in wireline applications using differential signal compensation
JP4616861B2 (ja) 信号伝送回路及び信号伝送システム
US7545652B2 (en) Printed circuit board and differential signaling structure
JP5703206B2 (ja) 半導体装置、信号伝送システム及び信号伝送方法
US20020149402A1 (en) Current mode driver with variable equalization
US20090296851A1 (en) Pre-emphasis circuit
US7932741B2 (en) Pseudo-differential interfacing device having a termination circuit
US9094240B2 (en) Passive equalizer and high-speed digital signal transmission system using the same
US20200036563A1 (en) Passive continuous-time linear equalizer
US8144726B2 (en) Structure for out of band signaling enhancement for high speed serial driver
CN1787503B (zh) 共模辐射抑制电路以及电子机器
JP5503267B2 (ja) 送信装置および送受信システム
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
Amarasinghe A Single-ended Simultaneously Bidirectional Transceiver for Ultra-short Reach Die to Die Links
KR102549607B1 (ko) 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로
Wilson et al. Active crosstalk cancellation for next-generation single-ended memory interfaces
JP5873682B2 (ja) リドライバic、半導体装置、及びその製造方法
US20140043097A1 (en) Electronic device and noise reducing method
JP7320255B2 (ja) クロストーク・キャンセル回路、送信装置および送受信システム
JP5365918B2 (ja) 送信回路
JP2020123774A (ja) 通信システム
CN112311419B (zh) 能够消除回音的通信装置
JP2005236965A (ja) 信号受信回路
Ahn et al. Crosstalk cancellation for frame memory bus on TV main boards
Huh et al. Design of power delivery networks using power transmission lines and pseudo-balanced signaling for multiple I/Os

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140314

R150 Certificate of patent or registration of utility model

Ref document number: 5503267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250