JP5501415B2 - ネットワーク中継装置 - Google Patents
ネットワーク中継装置 Download PDFInfo
- Publication number
- JP5501415B2 JP5501415B2 JP2012175594A JP2012175594A JP5501415B2 JP 5501415 B2 JP5501415 B2 JP 5501415B2 JP 2012175594 A JP2012175594 A JP 2012175594A JP 2012175594 A JP2012175594 A JP 2012175594A JP 5501415 B2 JP5501415 B2 JP 5501415B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- frame
- block
- line
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 claims description 127
- 238000000034 method Methods 0.000 claims description 115
- 230000005540 biological transmission Effects 0.000 claims description 97
- 238000012545 processing Methods 0.000 claims description 87
- 230000008569 process Effects 0.000 claims description 50
- 230000006870 function Effects 0.000 description 178
- 230000002776 aggregation Effects 0.000 description 52
- 238000004220 aggregation Methods 0.000 description 52
- 238000005259 measurement Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000004931 aggregating effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Small-Scale Networks (AREA)
Description
原因となっていた。
検索LSI 103は、外部ネットワーク回線とのインターフェイスであるダウンリンクインターフェイスブロック 201と、
ダウンリンクインターフェイスブロック 201の内側に接続されるイングレス側ダウンリンクブロック 202と、
ダウンリンクインターフェイスブロック 201の内側に接続されるイーグレス側ダウンリンクブロック 203と、
イングレス側ダウンリンクブロック 202を集約するイングレス側回線集約ブロック 204と、
イーグレス側ダウンリンクブロック 203を集約するイーグレス側回線集約ブロック 205と、
図2に図示しない検索テーブル用外部メモリとのインターフェイスである検索メモリインターフェイスブロック 206と、
検索メモリインターフェイスブロック 206の内側に接続される検索メモリアクセスブロック 207と、
図2に図示しないバッファ用外部メモリとのインターフェイスであるバッファメモリインターフェイスブロック 211と、
バッファメモリインターフェイスブロック 211の内側に接続されるバッファメモリアクセスブロック212と、
転送LSI 104とのインターフェイスであるアップリンクインターフェイスブロック 216と、
アップリンクインターフェイスブロック 216の内側に接続されるイングレス側アップリンクブロック 217と、
アップリンクインターフェイスブロック 216の内側に接続されるイーグレス側アップリンクブロック 218と、
イングレス側回線集約ブロック 204とイーグレス側回線集約ブロック 205と検索メモリアクセスブロック 207とバッファメモリアクセスブロック 212とイングレス側アップリンクブロック 217とイーグレス側アップリンクブロック 218との間でデータを転送するデータ処理ブロック 219と、
QoS制御機能を実現するQoS制御機能ブロック 220と、
統計機能を実現する統計機能ブロック221と、
イングレス側ダウンリンクブロック 202内でイングレス側の回線負荷を測定するイングレス側回線負荷測定ブロック 222と、
イングレス側ダウンリンクブロック 202内でイングレス側のフレームを解析するフレーム解析ブロック 223と、
データ処理ブロック 219内でイングレス側のフレーム転送先ポート毎の回線負荷を測定するイングレス側負荷測定ブロック 224と、
データ処理ブロック 219内でイーグレス側の回線(チャネル)負荷を測定するイーグレス側負荷測定ブロック 225と、
データ処理ブロック 219内でイーグレス側の負荷判定結果から制御情報を生成する制御情報生成ブロック 226と、
データ処理ブロック 219内でイーグレス側の優先制御を実施するフレーム送信制御ブロック 227と、
負荷判定結果に基づいて各機能ブロックに対してクロックと動作電圧を供給する周波数電圧制御ブロック 228と、
他のネットワークLSIと負荷情報を交換する負荷情報伝達ブロック 229と、
回線の負荷や機能ブロックの負荷を判定することで、該当機能ブロック毎の負荷を判定する負荷判定制御ブロック 230と、
から構成される。
ダウンリンクインターフェイスブロック 201においてフレームデータを受信し、イングレス側ダウンリンクブロック 202に転送する。さらに、各回線のフレームデータはイングレス側ダウンリンクブロック 202からイングレス側回線集約ブロック 204に転送される。
アップリンクインターフェイスブロック216においてフレームデータを受信し、イーグレス側アップリンクブロック218に転送する。イーグレス側アップリンクブロック 218のフレームデータは、データ処理ブロック 219により、前記バッファ用外部メモリに転送される。前記バッファ用外部メモリへの転送においては、データ処理ブロック 219から、バッファメモリアクセスブロック 212、バッファメモリインターフェイスブロック 211、を経て前記バッファ用外部メモリに転送される。前記バッファ用外部メモリのフレームデータ
はバッファメモリインターフェイスブロック 211、バッファメモリアクセスブロック 212、データ処理ブロック 219、を経てイーグレス側回線集約ブロック 205に転送される。イーグレス側回線集約ブロック 205のフレームデータはフレームデータ拡張情報に含まれるフレーム転送先ポート情報に従い、フレーム転送先ポートに接続されているイーグレス側ダウンリンクブロック 203に転送される。
(2)イングレス側処理としてイングレス側回線負荷測定ブロック222が測定した受信処理(イングレス処理)の回線負荷測定結果から回線負荷を判定する「受信負荷判定機能」
(3)イーグレス側処理としてイーグレス側負荷測定ブロック225が測定した送信処理(イーグレス処理)の回線負荷測定結果から回線負荷を判定する「送信負荷判定機能」
(4)ネットワーク中継装置間で交換される制御情報用フレームの解析結果から待機系回線と判定されると上限となる回線負荷を判定する「回線状態判定機能」
(5)フレーム解析ブロック 223が対向装置から送信された制御情報用フレームを解析することで知った受信側回線の予定負荷を通知されることにより回線の予定負荷を知る「予定負荷判定機能」
(6)中央制御部102から通知される回線のリンクアップ状態から回線負荷の上限を判定する「回線負荷上限判定機能」
(7)他のネットワークLSIの負荷判定制御ブロックや各機能ブロックが判定・測定した負荷情報を負荷情報伝達ブロック 229を介して通知してもらうことによって負荷情報を予測し判定する「負荷予測判定機能」
(8)ネットワーク中継装置の動作状態により中央制御装置 102から通知される不要機能の情報から機能ブロックの負荷を判定する「機能制御負荷判定機能」
負荷判定制御ブロック 230は上記(2)〜(8)のうち一つ以上の負荷判定機能の組合せから機能ブロック毎の負荷判定結果を決定する。ここで決定された機能ブロック毎の負荷判定結果に基づいて、周波数電源制御ブロック228が各機能ブロックに対してクロックと動作電圧を供給する。
転送LSI 104は、検索LSI 103とのインターフェイスであるダウンリンクインターフェイスブロック 301と、
ダウンリンクインターフェイスブロック 301の内側に接続されるイングレス側ダウンリンクブロック 302と、
ダウンリンクインターフェイスブロック 301の内側に接続されるイーグレス側ダウンリンクブロック 303と、
イングレス側ダウンリンクブロック 302を集約するイングレス側ダウンリンク集約ブロック 304と、
イーグレス側ダウンリンクブロック 303を集約するイーグレス側ダウンリンク集約ブロック 305と、
スイッチLSI 105とのインターフェイスであるアップリンクインターフェイスブロック 306と、
アップリンクインターフェイスブロック 306の内側に接続されるイングレス側アップリンクブロック 307と、
アップリンクインターフェイスブロック 306の内側に接続されるイーグレス側アップリンクブロック 308と、
イングレス側アップリンクブロック 307を集約するイングレス側アップリンク集約ブロック 309と、
イーグレス側アップリンクブロック 308を集約するイーグレス側アップリンク集約ブロック 310と、
イングレス側ダウンリンク集約ブロック 304とイーグレス側ダウンリンク集約ブロック 305とイングレス側アップリンク集約ブロック 309とイーグレス側アップリンク集約ブロック 310との間でデータを転送するデータ処理ブロック 311と、
統計機能を実現する統計機能ブロック312と、
イングレス側ダウンリンクブロック 302内でイングレス側の回線(チャネル)負荷を測定するイングレス側負荷測定ブロック 313と、
イーグレス側アップリンクブロック 308内でイーグレス側の回線(チャネル)負荷を測定するイーグレス側負荷測定ブロック 314と、
負荷判定結果に基づいて各機能ブロックに対してクロックと動作電圧を供給する周波数電圧制御ブロック 315と、
他のネットワークLSIと負荷情報を交換する負荷情報伝達ブロック 316と、
回線(チャネル)の負荷や機能ブロックの負荷を判定することで、該当機能ブロック毎の負荷を判定する負荷判定制御ブロック 317と、
から構成される。
ダウンリンクインターフェイスブロック 301においてフレームデータを受信し、イングレス側ダウンリンクブロック 302に転送する。さらに、各チャネルのフレームデータはイングレス側ダウンリンクブロック 302からイングレス側ダウンリンク集約ブロック 304に転送される。
アップリンクインターフェイスブロック 306においてフレームデータを受信し、イーグレス側アップリンクブロック 308に転送する。さらに、各チャネルのフレームデータはイーグレス側アップリンクブロック 308からイーグレス側アップリンク集約ブロック 310に転送される。
(13)イングレス側処理としてイングレス側負荷測定ブロック 313が測定した受信処理(イングレス処理)のチャネル負荷測定結果からチャネル負荷を判定する「受信負荷判定機能」
(14)イーグレス側処理としてイーグレス側負荷測定ブロック 314が測定した送信処理(イーグレス処理)のチャネル負荷測定結果からチャネル負荷を判定する「送信負荷判定機能」
(15)他のネットワークLSIの負荷判定制御ブロックや各機能ブロックが判定・測定した負荷情報を負荷情報伝達ブロック 316を介して通知してもらうことによって負荷情報を予測し判定する「負荷予測判定機能」
(16)ネットワーク中継装置の動作状態により中央制御装置 102から通知される不要機能の情報から機能ブロックの負荷を判定する「機能制御負荷判定機能」
負荷判定制御ブロック 317は上記(13)〜(16)のうち一つ以上の負荷判定機能の組合せから機能ブロック毎の負荷判定結果を決定する。ここで決定された機能ブロック毎の負荷判定結果に基づいて、周波数電圧制御ブロック 315が各機能ブロックに対してクロックと動作電圧を供給する。
スイッチLSI 105は、
転送LSI 104とのイングレス側インターフェイスであるイングレス側インターフェイスブロック 401と、
イングレス側インターフェイスブロック 401の内側に接続されるイングレス側データチャネルブロック 402と、
転送LSI 104とのイーグレス側インターフェイスであるイーグレス側インターフェイスブロック 403と、
イーグレス側インターフェイスブロック 403の内側に接続されるイーグレス側データチャネルブロック 404と、
中央制御部 102に対する受信側インターフェイスである受信側制御インターフェイスブロック 405と、
受信側制御インターフェイスブロック 405の内側に接続される受信側制御チャネルブロック 406と、
中央制御部 102に対する送信側インターフェイスである送信側制御インターフェイスブロック 407と、
送信側制御インターフェイスブロック 407の内側に接続される送信側制御チャネルブロック 408と、
イングレス側チャネルブロック 402と受信側制御チャネルブロック 406を集約するイングレス側チャネル集約ブロック 409と、
イーグレス側チャネルブロック 404と送信側制御チャネルブロック 408を集約するイーグレス側チャネル集約ブロック 410と、
イングレス側チャネル集約ブロック 409とイーグレス側チャネル集約ブロック 410との間でデータを転送するデータ処理ブロック 411と、
統計機能を実現する統計機能ブロック412と、
イングレス側チャネルブロック 402内でイングレス側チャネルの回線(チャネル)負荷を測定するデータ負荷測定ブロック 413と、
受信側制御チャネルブロック 406内で受信側制御チャネルの回線(チャネル)負荷を測定する制御負荷測定ブロック 414と、
負荷判定結果に基づいて各機能ブロックに対してクロックと動作電圧を供給する周波数電圧制御ブロック 415と、
他のネットワークLSIと負荷情報を交換する負荷情報伝達ブロック 416と、
回線(チャネル)の負荷や機能ブロックの負荷を判定することで、該当機能ブロック毎の負荷を判定する負荷判定制御ブロック 417と、
から構成される。
イングレス側インターフェイスブロック 401においてフレームデータを受信し、イングレス側データチャネルブロック 402に転送する。さらに、各チャネルのフレームデータはイングレス側データチャネルブロック 402からイングレス側チャネル集約ブロック 409に転送される。
(17)イングレス側処理としてデータ負荷測定ブロック 413が測定した受信処理(イングレス処理)のチャネル負荷測定結果からチャネル負荷を判定する「受信負荷判定機能」
(18)他のネットワークLSIの負荷判定制御ブロックや各機能ブロックが判定・測定した負荷情報を負荷情報伝達ブロック 416を介して通知してもらうことによって負荷情報を予測し判定する「負荷予測判定機能」
(19)ネットワーク中継装置の動作状態により中央制御装置 102から通知される不要機能の情報から機能ブロックの負荷を判定する「機能制御負荷判定機能」
負荷判定制御ブロック 417は上記(17)〜(19)のうち一つ以上の負荷判定機能の組合せから機能ブロック毎の負荷判定結果を決定する。ここで決定された機能ブロック毎の負荷判定結果に基づいて、周波数電圧制御ブロック 415が各機能ブロックに対してクロックと動作電圧を供給する。
(20)ネットワーク中継装置 100の装置内もしくは装置外にある管理サーバからネットワーク中継装置 100が備える各回線の予定負荷を示す予定負荷情報の通知を受け、各回線の予定負荷や各機能ブロックの負荷を判定する「予定負荷調整機能」
なお、検索LSI 103内の負荷判定制御ブロック 230と、転送LSI 104内の負荷判定制御ブロック 317と、スイッチLSI 105内の負荷判定制御ブロック 417と、中央制御部 102と、の一つ以上の組合せを単に「負荷判定部」ともいう。
A. 負荷測定に基づく負荷判定方法:
B. 回線の動作状態判定に基づく負荷判定方法:
C. ネットワーク中継装置間での、予定負荷の交換に基づく負荷判定方法:
D. 回線のリンクアップ状態判定に基づく負荷判定方法:
E. ネットワークLSI間の負荷情報交換に基づく負荷判定方法:
F. 特定機能動作状態の判定に基づく負荷判定方法:
G. 管理サーバの予定負荷情報通知に基づく負荷判定方法:
A. 負荷測定に基づく負荷判定方法:
本負荷判定方法は、チャネル(もしくは回線)での実負荷に基づいて負荷を判定し、負荷判定結果に基づいて対応する機能ブロックに対する負荷を判定するものである。 本実施例では、負荷判定機能として、検索LSI 103の(2)「受信負荷判定機能」と、(3)「送信負荷判定機能」と、転送LSI 104の(13)「受信負荷判定機能」と、(14)「送信負荷判定機能」と、スイッチLSI 105の(17)「受信負荷判定機能」と、の一つ以上の組合せを指す。 後述する表1は、ネットワークLSI内の各機能ブロックを負荷判定方法によって分類したものであるが、例えば項番1の検索LSI 103の場合、チャネル(回線)のイングレス側負荷によって、イングレス側ダウンリンクブロック202の負荷を判定できることが示されている。したがって、例えば図2におけるイングレス側ダウンリンクブロック202aの負荷を判定するには、負荷判定機能として検索LSI 103の(2)「受信負荷判定機能」を用い、イングレス側回線負荷測定ブロック222aの測定結果から負荷を判定すればよい。
本負荷判定方法は、回線の動作状態に基づいて負荷を判定し、負荷判定結果に基づいて対応する機能ブロックに対する負荷を判定するものである。本実施例では、負荷判定機能として、検索LSI 103の(4)「回線状態判定機能」を指す。(4)「回線状態判定機能」は、ネットワーク中継装置間で交換される制御情報用フレームを中央制御部 102で解析することで、前記Ringプロトコル、前記STP、前記VRRP、前記GSRP、前記VSRP、前記FVRPなどのプロトコルにしたがって回線の状態を判定し、待機系回線として判定された回線の
負荷を判定する。
回線の状態判定はフレーム受信毎に実施しても良い。図5は、フレーム受信毎の回線状態判定処理(ステップS50)のルーチンを示す。また、ここでは例として、STPにおける動作で説明する。
本負荷判定方法は、ネットワーク中継装置間で回線毎の、送信予定負荷を交換することで負荷を判定し、負荷判定結果に基づいて対応する機能ブロックに対して負荷を判定するものである。本実施例では、負荷判定機能として、検索LSI 103の(5)「予定負荷判定機能」を指す。
本負荷判定方法は、ネットワーク中継装置間で回線毎のリンクアップ状態から回線負荷を判定し、負荷判定結果に基づいて対応する機能ブロックにおける負荷を判定するものである。本実施例では、負荷判定機能として、検索LSI 103の(6)「回線負荷上限判定機能」を指す。
本負荷判定方法は、ネットワークLSI間で負荷情報交換することにより、前段のネットワークLSIの負荷情報に基づいて対応するネットワークLSIに対する負荷を判定するものである。本実施例では、負荷判定機能として、スイッチLSI 105の(18)「負荷予測判定機能」と、転送LSI 104の(15)「負荷予測判定機能」と、検索LSI 103の(7)「負荷予測判定機能」と、の一つ以上の組合せを指す。
本負荷判定方法は、ネットワーク中継装置の動作状態により、ネットワークLSI内の機能から使用されない機能を中央制御部 102で判定し、該当機能ブロックの負荷を判定するものである。本実施例では、負荷判定機能として、スイッチLSI 105の(19)「機能制御負荷判定機能」と、転送LSI 104の(16)「機能制御負荷判定機能」と、検索LSI 103の(8)「機能制御負荷判定機能」と、の一つ以上の組合せを指す。
本負荷判定方法は、中央制御部 102がネットワーク中継装置の装置内もしくは装置外にある管理サーバからネットワーク中継装置が備える一つ以上の各回線に対する予定負荷を示す予定負荷情報の通知を受け、予定負荷情報に基づいて各回線の予定負荷や各機能ブロックの負荷を判定するものである。本実施例では、負荷判定機能として、検索LSI 103の(7)「負荷予測判定機能」と、検索LSI 103の(1)「フレーム解析」と、転送LSI 104の(15)「負荷予測判定機能」と、スイッチLSI 105の(18)「負荷予測判定機能」と、中央制御部 102の(20)「予定負荷調整機能」と、の一つ以上の組合せを指す。なお、本負荷判定方法における予定負荷情報は物理的に距離の離れたネットワーク中継装置に対しても他のネットワーク中継装置を経由して通知できるようにパケットの形式で転送するのが望ましい。
(表1)
このように分類することで、各ネットワークLSIの負荷判定制御ブロックにおいて、全機能ブロックの負荷が判定できることがわかる。この負荷判定結果に基づいて、検索LSI 103の周波数電圧制御ブロック 228、転送LSI 104の周波数電圧制御ブロック 315、スイッチLSI 105の周波数電圧制御ブロック 415、が各LSIの機能ブロック毎にクロックと動作電圧の少なくとも一方を制御することで、消費電力の低減化を実現する。
101・・・転送エンジン部
102・・・中央制御部
103・・・検索LSI
104・・・転送LSI
105・・・スイッチLSI
201・・・ダウンリンクインターフェイスブロック
202・・・イングレス側ダウンリンクブロック
203・・・イーグレス側ダウンリンクブロック
204・・・イングレス側回線集約ブロック
205・・・イーグレス側回線集約ブロック
206・・・検索メモリインターフェイスブロック
207・・・検索メモリアクセスブロック
211・・・バッファメモリインターフェイスブロック
212・・・バッファメモリアクセスブロック
216・・・アップリンクインターフェイスブロック
217・・・イングレス側アップリンクブロック
218・・・イーグレス側アップリンクブロック
219・・・データ処理ブロック
220・・・QoS制御機能ブロック
221・・・統計機能ブロック
222・・・イングレス側回線負荷測定ブロック
223・・・フレーム解析ブロック
224・・・イングレス側負荷測定ブロック
225・・・イーグレス側負荷測定ブロック
226・・・制御情報生成ブロック
227・・・フレーム送信制御ブロック
228・・・周波数電圧制御ブロック
229・・・負荷情報伝達ブロック
230・・・負荷判定制御ブロック
301・・・ダウンリンクインターフェイスブロック
302・・・イングレス側ダウンリンクブロック
303・・・イーグレス側ダウンリンクブロック
304・・・イングレス側ダウンリンク集約ブロック
305・・・イーグレス側ダウンリンク集約ブロック
306・・・アップリンクインターフェイスブロック
307・・・イングレス側アップリンクブロック
308・・・イーグレス側アップリンクブロック
309・・・イングレス側アップリンク集約ブロック
310・・・イーグレス側アップリンク集約ブロック
311・・・データ処理ブロック
312・・・統計機能ブロック
313・・・イングレス側負荷測定ブロック
314・・・イーグレス側負荷測定ブロック
315・・・周波数電圧制御ブロック
316・・・負荷情報伝達ブロック
317・・・負荷判定制御ブロック
401・・・イングレス側インターフェイスブロック
402・・・イングレス側データチャネルブロック
403・・・イーグレス側インターフェイスブロック
404・・・イーグレス側データチャネルブロック
405・・・受信側制御インターフェイスブロック
406・・・受信側制御チャネルブロック
407・・・送信側制御インターフェイスブロック
408・・・送信側制御チャネルブロック
409・・・イングレス側チャネル集約ブロック
410・・・イーグレス側チャネル集約ブロック
411・・・データ処理ブロック
412・・・統計機能ブロック
413・・・データ負荷測定ブロック
414・・・制御負荷測定ブロック
415・・・周波数電圧制御ブロック
416・・・負荷情報伝達ブロック
417・・・負荷判定制御ブロック
Claims (10)
- 複数の回線と接続され、回線を介して端末間で送受信されるデータを中継するネットワーク中継装置であって、
外部からフレームを受信し、受信したフレームが他に転送すべき端末宛のフレームか他の送信側ネットワーク中継装置からの制御フレームかを判別し、前記受信したフレームが他に転送すべきフレームの場合は転送処理を実行する受信部と、
複数の機能ブロックを備えるフレーム処理部と、
前記受信したフレームが制御フレームである場合、前記受信部から当該制御フレームを受け、前記制御フレームに基づいて前記制御フレームを受信した回線が待機系回線もしくは運用系回線であるかを判別し、当該制御フレームを受信した回線に対応する前記機能ブロックの負荷を判定する負荷判定部と、
前記判定された機能ブロックにかかる負荷に応じて、前記機能ブロックに供給する電力を制御する電力制御部と、
を有することを特徴とするネットワーク中継装置。 - 請求項1記載のネットワーク中継装置であって、
前記負荷判定部は、前記受信した制御フレームを解析することにより、前記負荷を判定することを特徴とするネットワーク中継装置。 - 請求項1または2いずれかに記載のネットワーク中継装置であって、前記電力制御部は、前記判定された機能ブロックにかかる負荷に応じて、前記機能ブロックに対してクロックと動作電圧とのうち少なくとも一方を供給することを特徴とするネットワーク中継装置。
- 請求項1ないし3いずれかに記載のネットワーク中継装置であって、
前記送信側ネットワーク中継装置から制御フレームは、所定のRedundancy Protocolに従う、ことを特徴とするネットワーク中継装置。 - 請求項1ないし4いずれかに記載のネットワーク中継装置であって、
さらに、回線を介して対向するネットワーク中継装置に対して、当該回線における送信トラフィックの予定負荷を示す情報を制御フレームを用いて通知する負荷通知部と、を有する、ことを特徴とするネットワーク中継装置。 - 複数の回線と接続され、回線を介して端末間で送受信されるデータを中継するネットワーク中継装置における電力制御方法であって、
外部からフレームを受信し、受信したフレームが他に転送すべき端末宛のフレームか他の送信側ネットワーク中継装置からの制御フレームかを判別し、前記受信したフレームが他に転送すべきフレームの場合は転送処理を実行するステップと、
前記受信したフレームが制御フレームである場合、受信部から当該制御フレームを受け、前記制御フレームに基づいて前記制御フレームを受信した回線が待機系回線もしくは運用系回線であるかを判別し、当該制御フレームを受信した回線に対応する機能ブロックの負荷を判定するステップと、
前記判定された機能ブロックにかかる負荷に応じて、前記機能ブロックに供給する電力を制御するステップと、を有することを特徴とする電力制御方法。 - 請求項6記載の電力制御方法であって、
前記負荷は、前記受信した制御フレームを解析することにより、判定される、ことを特徴とする電力制御方法。 - 請求項6または7いずれかに記載の電力制御方法であって、前記判定された機能ブロックにかかる負荷に応じて、前記機能ブロックに対してクロックと動作電圧とのうち少なくとも一方を供給するステップと、を有することを特徴とする電力制御方法。
- 請求項6ないし8いずれかに記載の電力制御方法であって、
前記制御フレームは、所定のRedundancy Protocolに従う、ことを特徴とする電力制御方法。 - 請求項6ないし9いずれかに記載の電力制御方法であって、
さらに、回線を介して対向するネットワーク中継装置に対して、当該回線における送信トラフィックの予定負荷を示す情報を制御フレームを用いて通知するステップ、を有する、
ことを特徴とする電力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175594A JP5501415B2 (ja) | 2007-08-27 | 2012-08-08 | ネットワーク中継装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219184 | 2007-08-27 | ||
JP2007219184 | 2007-08-27 | ||
JP2012175594A JP5501415B2 (ja) | 2007-08-27 | 2012-08-08 | ネットワーク中継装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150056A Division JP5066007B2 (ja) | 2007-08-27 | 2008-06-09 | ネットワーク中継装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014037779A Division JP5753918B2 (ja) | 2007-08-27 | 2014-02-28 | ネットワーク中継装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012213239A JP2012213239A (ja) | 2012-11-01 |
JP5501415B2 true JP5501415B2 (ja) | 2014-05-21 |
Family
ID=40611881
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150056A Active JP5066007B2 (ja) | 2007-08-27 | 2008-06-09 | ネットワーク中継装置 |
JP2012175594A Active JP5501415B2 (ja) | 2007-08-27 | 2012-08-08 | ネットワーク中継装置 |
JP2014037779A Active JP5753918B2 (ja) | 2007-08-27 | 2014-02-28 | ネットワーク中継装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150056A Active JP5066007B2 (ja) | 2007-08-27 | 2008-06-09 | ネットワーク中継装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014037779A Active JP5753918B2 (ja) | 2007-08-27 | 2014-02-28 | ネットワーク中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP5066007B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5059892B2 (ja) * | 2010-03-11 | 2012-10-31 | 株式会社日立製作所 | ネットワーク装置、及び、転送方法 |
US8379659B2 (en) * | 2010-03-29 | 2013-02-19 | Intel Corporation | Performance and traffic aware heterogeneous interconnection network |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3606209B2 (ja) * | 2001-02-14 | 2005-01-05 | 日本電気株式会社 | スイッチングハブ及びそれに用いる動作クロック切替方法 |
JP3606226B2 (ja) * | 2001-05-09 | 2005-01-05 | 日本電気株式会社 | スイッチングハブ及びその省電力方法 |
JP3606240B2 (ja) * | 2001-08-23 | 2005-01-05 | 日本電気株式会社 | Atm交換機 |
JP4379601B2 (ja) * | 2004-07-28 | 2009-12-09 | 日本電気株式会社 | パケット中継方法、パケット中継装置およびプログラム |
JP5157037B2 (ja) * | 2004-08-10 | 2013-03-06 | 富士通株式会社 | Cpu内蔵lsi搭載ユニットおよびcpu内蔵lsiの実機試験方法 |
JP4825580B2 (ja) * | 2005-09-05 | 2011-11-30 | アラクサラネットワークス株式会社 | ネットワーク接続装置の消費電力低減方法及び装置 |
JP2007074607A (ja) * | 2005-09-09 | 2007-03-22 | Alaxala Networks Corp | クロック制御を用いた低消費電力化データ処理回路 |
-
2008
- 2008-06-09 JP JP2008150056A patent/JP5066007B2/ja active Active
-
2012
- 2012-08-08 JP JP2012175594A patent/JP5501415B2/ja active Active
-
2014
- 2014-02-28 JP JP2014037779A patent/JP5753918B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012213239A (ja) | 2012-11-01 |
JP2009077377A (ja) | 2009-04-09 |
JP5753918B2 (ja) | 2015-07-22 |
JP2014131339A (ja) | 2014-07-10 |
JP5066007B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3763094B1 (en) | Flow management in networks | |
US7733770B2 (en) | Congestion control in a network | |
US7872973B2 (en) | Method and system for using a queuing device as a lossless stage in a network device in a communications network | |
JP5156332B2 (ja) | パケット転送装置 | |
US10574546B2 (en) | Network monitoring using selective mirroring | |
US20170048144A1 (en) | Congestion Avoidance Traffic Steering (CATS) in Datacenter Networks | |
EP1810466A1 (en) | Directional and priority based flow control between nodes | |
US20110222394A1 (en) | Fabric extra traffic | |
JP2012186788A (ja) | パケット転送装置及びQoS制御回路の電力供給制御方法 | |
JP2008507204A (ja) | 二方向メッセージングネットワークでゾーン間帯域を管理する方法 | |
Luo et al. | Enhancing responsiveness and scalability for OpenFlow networks via control-message quenching | |
JP5753918B2 (ja) | ネットワーク中継装置 | |
US9009342B2 (en) | Network relay apparatus | |
US9537764B2 (en) | Communication apparatus, control apparatus, communication system, communication method, method for controlling communication apparatus, and program | |
EP1476994B1 (en) | Multiplexing of managed and unmanaged traffic flows over a multi-star network | |
CN102480471A (zh) | 实现监控RRPP环中QoS处理的方法和网络节点 | |
US12010023B2 (en) | Network congestion handling method and related apparatus | |
Wadekar | Enhanced ethernet for data center: Reliable, channelized and robust | |
Osuo-Genseleke et al. | Performance measures for congestion control techniques in a wireless sensor network | |
JP5462920B2 (ja) | パケット転送装置 | |
JP2015050479A (ja) | パケット交換装置、パケット交換方法及び帯域制御プログラム | |
JP2007060371A (ja) | パケット中継装置 | |
Macura et al. | Integration of Multimedia Traffic Into Computer Network | |
JP2004304523A (ja) | パケット通信システム並びにそれに用いられる通信ルート切替え制御サーバ及びパケット中継装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5501415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |