JP5500923B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5500923B2 JP5500923B2 JP2009212520A JP2009212520A JP5500923B2 JP 5500923 B2 JP5500923 B2 JP 5500923B2 JP 2009212520 A JP2009212520 A JP 2009212520A JP 2009212520 A JP2009212520 A JP 2009212520A JP 5500923 B2 JP5500923 B2 JP 5500923B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- authentication
- encryption
- data
- aes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/12—Applying verification of the received information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/20—Manipulating the length of blocks of bits, e.g. padding or block truncation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/16—Implementing security features at a particular protocol layer
- H04L63/164—Implementing security features at a particular protocol layer at the network layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
Description
第1実施形態においては、セキュアな通信プロトコルとしてIPSECを使用するため、データ転送プロトコルとしてESP(Encapsulating Security Payload)を利用する。特に、暗号アルゴリズムとしてAES-CBCを使用する暗号処理、認証アルゴリズムとしてAES-XCBC-MAC-96を使用する認証処理(以降、”暗号/認証処理”と略す)の双方を処理可能なAES暗号・認証コアを用いる例について説明する。また、第1実施形態においては、互いに並行して動作可能に構成された2つの同一構成のAES暗号・認証コアを用いる例について説明する。
図1は、第1実施形態における情報処理装置である暗号処理装置の構成を示すブロック図である。同図において、100はIPSECを実現する暗号処理装置であり、特にデータ転送時に行われる暗号・認証処理に関わる構成要素のみを記載している。
図2に、IPv4におけるトランスポートモードの場合の、IPSECのESPパケット形式例を示す。同図において、被暗号処理データ(暗号化の対象となるデータ)であるPayloadは、TCPヘッダ、データ(通信内容)、ESPトレーラ、から成る。ESPトレーラは、任意長のパディングデータとパディング長、および次ヘッダから成る。
第1実施形態の暗号処理装置においては、1つのIPSEC処理要求に対して、暗号・認証コア107,108の片方を暗号用として、他方を認証用として固定的に利用することによって、パイプライン動作を実現する。
以上、各コアを固定利用したパイプライン動作について説明したが、第1実施形態の暗号処理装置においては、各コアを交互利用したパイプライン動作を行うことも可能である。すなわち、複数個(例えば2つ)のIPSEC処理要求に対して、暗号・認証コア107,108のそれぞれを暗号処理と認証処理に交互に利用することによって、パイプライン動作を実現する。
第2実施形態では、暗号処理専用のAES暗号コアと認証処理専用のAES認証コアとを用いた、IPsecのESPプロトコル処理について説明する。第1実施形態と同様に暗号アルゴリズムとしてAES-CBCを、認証アルゴリズムとしてAES-XCBC-MAC-96をそれぞれ使用して、暗号・認証処理を行う。
暗号処理装置100は第1実施形態と同じ構成であるので説明を省略する。また扱うパケット形式も第1実施形態で説明したものと同じである。暗号処理専用のAES暗号コアと認証処理専用のAES認証コアとを用いる点が第1実施形態と異なる。
1つのIPsec処理要求(処理要求1)に対しては第1実施形態で説明したのと同様に1ブロックずつ暗号コアにより暗号処理を、認証コアにより認証処理を行うことによりパイプライン動作を実現することができる。他の暗号・認証処理装置100における動作は第1実施形態と同様である。
図7においてT0の期間では最初のブロックデータJ1-D0の暗号処理が行われる。セレクタ258には初期ベクタ253と保持部263の出力データ264が入力されるが、AES制御部252によりセレクタ258は初期ベクタ253を選択し、セレクタ258の出力データとする。加算器255は、セレクタ258の出力データと暗号処理用入力データ263を加算し、セレクタ259に入力する。セレクタ259ではAES制御部252により暗号処理用入力データ263と加算器255の出力データのうち、加算器255の出力データを選択し、ラウンド処理部250においてラウンド処理を行う。
図7においてT0の期間では最初のブロックデータJ1-M0の認証処理が行われる。セレクタ357には鍵データK2/K3と全てのビットの値が’0’で鍵長と同じビット数であるデータ ”000...000” が入力されるが、AES制御部352によりセレクタ357はデータ ”000...000”を選択し、セレクタ357の出力データとする。加算器355は、セレクタ357の出力データ、認証処理用入力データ343、AES認証コアの出力データ364を加算処理し、セレクタ359に入力する。なお、出力データ364は全てのビットの値が’0’に初期化されているものとする。
図8においてT0の期間では最初のブロックデータJ1-C0の復号化処理が行われる。セレクタ258には初期ベクタ253と保持部263の出力データ264が入力されるが、AES制御部252によりセレクタ258は初期ベクタ253を選択し、セレクタ258の出力データとする。加算器255は、セレクタ258の出力データと暗号処理用入力データ243を加算し、セレクタ259に入力する。セレクタ259ではAES制御部252により暗号処理用入力データ243と加算器255の出力データのうち、暗号処理用入力データ243を選択し、ラウンド処理部250においてラウンド処理を行う。ラウンド処理部250に内蔵されている保持部に1クロックサイクル毎に各ラウンドの処理結果が保持され、所定のラウンド数分の処理を行う。
2つのIPsec処理要求(処理要求1,2)に対しては、1ブロックずつ暗号コアにより暗号処理を認証コアにより認証処理をそれぞれ行なわせることによりパイプライン動作を実現することができる。
Claims (5)
- 各々が、暗号処理および認証処理を所定のブロック単位で切替えて処理可能であり、互いに並行して動作可能に構成された複数の暗号・認証手段と、
暗号および認証の処理要求に伴う処理対象データを前記複数の暗号・認証手段に分配するデータ転送制御手段と、
前記処理要求の個数に応じて、前記データ転送制御手段における動作モードの切り替えを行う切替手段と、
を有し、
前記データ転送制御手段は、
前記複数の暗号・認証手段の一つが前記暗号処理を行い、前記複数の暗号・認証手段の他の少なくとも一つが前記認証処理を行うように前記処理対象データを分配する第1の動作モードと、
前記複数の暗号・認証手段の各々が、前記暗号処理と前記認証処理とを時分割で行うように、前記処理対象データを分配する第2の動作モードと、
の2つの動作モードを有し、
前記切替手段は、前記処理要求が1つである場合に前記第1の動作モードに切り替え、前記処理要求が複数個である場合に前記第2の動作モードに切り替える
ことを特徴とする情報処理装置。 - 前記複数の暗号・認証手段は、前記暗号処理と前記認証処理とを同一サイズのブロック単位で実行することを特徴とする請求項1に記載の情報処理装置。
- 前記データ転送制御手段は、クロスバスイッチを用いて前記処理対象データを前記複数の暗号・認証手段に分配することを特徴とする請求項1又は2に記載の情報処理装置。
- 前記暗号処理は、AES−CBC暗号処理であり、前記認証処理は、AES−XCBC-MAC-96認証処理であることを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。
- 前記第2の動作モードは、前記複数の暗号・認証手段の各々が、前記暗号処理と前記認証処理とを所定のブロック単位で交互に行うように、前記処理対象データを分配することを特徴とする請求項1乃至4のいずれか1項に記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212520A JP5500923B2 (ja) | 2008-11-27 | 2009-09-14 | 情報処理装置 |
US12/623,058 US8560832B2 (en) | 2008-11-27 | 2009-11-20 | Information processing apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008302907 | 2008-11-27 | ||
JP2008302907 | 2008-11-27 | ||
JP2009212520A JP5500923B2 (ja) | 2008-11-27 | 2009-09-14 | 情報処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010154500A JP2010154500A (ja) | 2010-07-08 |
JP2010154500A5 JP2010154500A5 (ja) | 2013-10-24 |
JP5500923B2 true JP5500923B2 (ja) | 2014-05-21 |
Family
ID=42223851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212520A Expired - Fee Related JP5500923B2 (ja) | 2008-11-27 | 2009-09-14 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8560832B2 (ja) |
JP (1) | JP5500923B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8681974B1 (en) | 2011-03-17 | 2014-03-25 | Altera Corporation | Array encryption core |
US8942379B2 (en) * | 2012-10-17 | 2015-01-27 | Cisco Technology, Inc. | Timeslot encryption in an optical transport network |
US9274979B2 (en) * | 2013-11-27 | 2016-03-01 | Nvidia Corporation | System, method, and computer program product for optimizing data encryption and decryption by implementing asymmetric AES-CBC channels |
US20150363334A1 (en) * | 2014-06-16 | 2015-12-17 | Texas Instruments Incorporated | Speculative cryptographic processing for out of order data |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002052765A2 (en) * | 2000-12-25 | 2002-07-04 | Matsushita Electric Industrial Co., Ltd. | Security communication packet processing apparatus and the method thereof |
US6950517B2 (en) * | 2002-07-24 | 2005-09-27 | Qualcomm, Inc. | Efficient encryption and authentication for data processing systems |
JP2004088505A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 並列ストリーム暗復号装置及びその方法並びに並列ストリーム暗復号プログラム |
US20040202317A1 (en) * | 2002-12-20 | 2004-10-14 | Victor Demjanenko | Advanced encryption standard (AES) implementation as an instruction set extension |
JP2005148894A (ja) | 2003-11-12 | 2005-06-09 | Sony Corp | データ処理方法およびデータ処理装置 |
US7697681B2 (en) * | 2004-02-06 | 2010-04-13 | Nortel Networks Limited | Parallelizable integrity-aware encryption technique |
US7685434B2 (en) * | 2004-03-02 | 2010-03-23 | Advanced Micro Devices, Inc. | Two parallel engines for high speed transmit IPsec processing |
JP2006041684A (ja) * | 2004-07-23 | 2006-02-09 | Sony Corp | 暗号処理装置および暗号処理方法 |
JP4549303B2 (ja) * | 2005-02-07 | 2010-09-22 | 株式会社ソニー・コンピュータエンタテインメント | パイプラインを用いてメッセージ認証コードを提供する方法および装置 |
MX2007012748A (es) * | 2005-04-25 | 2008-01-14 | Nokia Corp | Metodo y aparato de generacion de codigo de grupo. |
JP4254758B2 (ja) * | 2005-07-25 | 2009-04-15 | ソニー株式会社 | ストリーム暗号化装置、ストリーム暗号化方法、ストリーム復号化装置、ストリーム復号化方法 |
US7725719B2 (en) * | 2005-11-08 | 2010-05-25 | International Business Machines Corporation | Method and system for generating ciphertext and message authentication codes utilizing shared hardware |
US8233619B2 (en) * | 2006-06-07 | 2012-07-31 | Stmicroelectronics S.R.L. | Implementation of AES encryption circuitry with CCM |
US7831039B2 (en) * | 2006-06-07 | 2010-11-09 | Stmicroelectronics S.R.L. | AES encryption circuitry with CCM |
JP4991223B2 (ja) * | 2006-09-08 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
US8010801B2 (en) * | 2006-11-30 | 2011-08-30 | Broadcom Corporation | Multi-data rate security architecture for network security |
US8112622B2 (en) * | 2006-12-08 | 2012-02-07 | Broadcom Corporation | Chaining port scheme for network security |
US8194854B2 (en) * | 2008-02-27 | 2012-06-05 | Intel Corporation | Method and apparatus for optimizing advanced encryption standard (AES) encryption and decryption in parallel modes of operation |
JP2010130353A (ja) * | 2008-11-27 | 2010-06-10 | Canon Inc | 暗号処理装置 |
JP2010128392A (ja) * | 2008-11-28 | 2010-06-10 | Canon Inc | ハッシュ処理装置及びその方法 |
-
2009
- 2009-09-14 JP JP2009212520A patent/JP5500923B2/ja not_active Expired - Fee Related
- 2009-11-20 US US12/623,058 patent/US8560832B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8560832B2 (en) | 2013-10-15 |
JP2010154500A (ja) | 2010-07-08 |
US20100138648A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6592804B2 (ja) | 新暗号規格(aes)向けの柔軟なアーキテクチャおよび命令 | |
US9374218B2 (en) | Method for conducting data encryption and decryption using symmetric cryptography algorithm and table look-up device | |
US8020006B2 (en) | Pipeline for high-throughput encrypt functions | |
US9843440B2 (en) | Encryptor/decryptor, electronic device including encryptor/decryptor, and method of operating encryptor/decryptor | |
WO2021014125A1 (en) | Cryptographic architecture for cryptographic permutation | |
JP2009211071A (ja) | 一連の変換を行って一変換を分離する命令を含む命令の組合せ | |
US7657757B2 (en) | Semiconductor device and method utilizing variable mode control with block ciphers | |
WO2011123575A1 (en) | Cryptographic processor with dynamic update of encryption state | |
US9418245B2 (en) | Encryption processing device, encryption processing method, and program | |
JP5500923B2 (ja) | 情報処理装置 | |
KR20040074266A (ko) | 고속의 오프셋 코드북 모드를 위한 블럭 암호화 장치 및그 방법 | |
CN112564890B (zh) | 一种加速sm4算法的方法、装置、处理器及电子设备 | |
Misra et al. | A new encryption/decryption approach using AES | |
Feghali et al. | Security: Adding Protection to the Network via the Network Processor. | |
JP4395527B2 (ja) | 情報処理装置 | |
KR100509489B1 (ko) | 가변 폭의 데이터 패킷을 암호화하는 장치 및 방법 | |
WO2009090689A1 (ja) | 暗号化装置、暗号化方法及びプログラム | |
CN111262685B (zh) | 一种新型密钥生成的Shield分组密码实现方法、装置及可读存储介质 | |
JP2006235440A (ja) | 半導体集積回路 | |
JP2004157164A (ja) | メッセージダイジェスト生成回路およびパディング回路 | |
El-Morshedy et al. | Cryptographic Algorithms for Enhancing Security in Cloud Computing. | |
CN116647328A (zh) | 一种新型psp结构的轻量级分组密码实现方法及系统 | |
WO2023069441A2 (en) | Low-latency multi-key encryption and decryption engine and techniques | |
Liu et al. | Analysis of the Reconfiguration Feature of Cryptographic Algorithms | |
CN112199325A (zh) | 一种3des加密解密算法可重构计算实现装置及其可重构计算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140311 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5500923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |