JP5493541B2 - 評価システム及び評価方法 - Google Patents
評価システム及び評価方法 Download PDFInfo
- Publication number
- JP5493541B2 JP5493541B2 JP2009173284A JP2009173284A JP5493541B2 JP 5493541 B2 JP5493541 B2 JP 5493541B2 JP 2009173284 A JP2009173284 A JP 2009173284A JP 2009173284 A JP2009173284 A JP 2009173284A JP 5493541 B2 JP5493541 B2 JP 5493541B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- transistor
- differential pair
- pair circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Amplifiers (AREA)
Description
本発明は、演算増幅器の特性評価に用いられる評価システム及び評価方法に関する。
演算増幅器は、アナログ信号を直接用いた演算処理回路を形成する際に広く用いられている。そのような演算処理回路では、外部からの雑音信号による影響を受けるだけでなく、構成する回路の特性の影響を受け、演算結果に影響が出ることがある。
演算増幅器の性能を定める特性評価項目には、入力オフセット電圧、入力オフセット電流、フリッカノイズ特性をはじめ様々な特性評価項目が規定される。これらの特性評価項目の中で、演算増幅器を比較回路に用いたり、増幅回路として用いたりする場合に、演算処理結果において偏差として影響を与えるオフセット特性がある。オフセット特性は、対称に形成される入力段の差動対回路のバランスが崩れることにより生じる。
演算増幅器の性能を定める特性評価項目には、入力オフセット電圧、入力オフセット電流、フリッカノイズ特性をはじめ様々な特性評価項目が規定される。これらの特性評価項目の中で、演算増幅器を比較回路に用いたり、増幅回路として用いたりする場合に、演算処理結果において偏差として影響を与えるオフセット特性がある。オフセット特性は、対称に形成される入力段の差動対回路のバランスが崩れることにより生じる。
対称に形成される差動対回路のバランスを崩す要因には、差動対回路を形成するトランジスタ単体の特性のバラツキがある。このトランジスタ単体の特性のバラツキは、トランジスタを形成する際の誤差などにより生じる。また、差動対回路のバランスは、素子の温度によっても影響される。そのため、常温下の試験だけでは温度特性を評価できないことから、温度サイクルを設定して測定される温度特性試験の１項目として評価される（例えば、特許文献１参照）。
また、特性評価項目には、フリッカノイズ特性がある。
フリッカノイズは、演算増幅器を形成するトランジスタの空乏層における不純物や格子欠陥などが原因で発生する、いわゆる「１／ｆ（周波数）」ノイズである。半導体基板におけるフリッカノイズ特性のばらつきを評価することにより演算増幅器を形成する半導体基板の均一性も評価できる。
従来、オフセット電圧特性試験とフリッカノイズ電圧特性試験は、評価に用いる測定内容が異なり、また、発生要因が異なることからそれぞれ独立に測定されていた。
さらに、集積度向上などにより演算増幅器を形成するトランジスタは、構造が微細化され、また多様化する傾向にある。
フリッカノイズは、演算増幅器を形成するトランジスタの空乏層における不純物や格子欠陥などが原因で発生する、いわゆる「１／ｆ（周波数）」ノイズである。半導体基板におけるフリッカノイズ特性のばらつきを評価することにより演算増幅器を形成する半導体基板の均一性も評価できる。
従来、オフセット電圧特性試験とフリッカノイズ電圧特性試験は、評価に用いる測定内容が異なり、また、発生要因が異なることからそれぞれ独立に測定されていた。
さらに、集積度向上などにより演算増幅器を形成するトランジスタは、構造が微細化され、また多様化する傾向にある。
ところで、特許文献１などによる従来方式による評価回路では、差動対回路と電力増幅回路などを組み合わせた演算増幅器の特性を評価することができる。単独の演算増幅器に対しての恒温層を使った温度特性試験の代わりに、評価環境で検出されるオフセット電圧の温度ドリフト特性を評価するための構成が示される。演算増幅器を形成する半導体素子の温度は、演算増幅器の負荷電流を制御して発生させた自己発熱を利用して上昇させている。
しかしながら、示された構成では、差動対回路を形成するトランジスタ単体のバラツキによって生じるオフセット（ランダムオフセット）と、差動対回路と組み合わされる他の回路により生じるオフセット（システマティクオフセット）とを分離して評価することができない。
さらに演算増幅器の特性は、個々のトランジスタの特性の組み合わせで定まるが、それぞれのトランジスタの特性を演算増幅器の特性に関連付けることができない。そのため演算増幅器を構成するトランジスタのプロセスパラメータの違いが、どのように演算増幅器の特性に影響するかを判定することもできないという問題がある。
しかしながら、示された構成では、差動対回路を形成するトランジスタ単体のバラツキによって生じるオフセット（ランダムオフセット）と、差動対回路と組み合わされる他の回路により生じるオフセット（システマティクオフセット）とを分離して評価することができない。
さらに演算増幅器の特性は、個々のトランジスタの特性の組み合わせで定まるが、それぞれのトランジスタの特性を演算増幅器の特性に関連付けることができない。そのため演算増幅器を構成するトランジスタのプロセスパラメータの違いが、どのように演算増幅器の特性に影響するかを判定することもできないという問題がある。
本発明は、上記問題を解決すべくなされたもので、その目的は、演算増幅器のオフセット特性と、演算増幅器を形成するトランジスタの特性と、を関連付けて、演算増幅器を評価する評価システム及び評価方法を提供することにある。
上記問題を解決するために、本発明は、トランジスタが組み合わされた差動対回路を有する演算増幅器と、前記差動対回路のトランジスタの特性を検出するトランジスタ特性検出手段と、前記演算増幅器の特性により生じるオフセット電圧（ランダムオフセット）を検出するオフセット電圧検出手段と、前記差動対回路のトランジスタの特性と前記オフセット電圧を対応させて出力する出力手段と、を備えることを特徴とする評価システムである。
また、本発明は、上記発明において、前記演算増幅器のフリッカノイズ電圧を検出するノイズ検出手段を備え、前記出力手段は、前記差動対回路のトランジスタの特性と前記フリッカノイズ電圧を対応させて出力することを特徴とする。
また、本発明は、上記発明において、前記出力手段は、前記検出されたフリッカノイズ電圧と、前記検出されたオフセット電圧（ランダムオフセット）と、を対応させて出力することを特徴とする。
また、本発明は、上記発明において、前記出力手段は、前記差動対回路に設定されるバイアス電流に応じて、前記オフセット電圧（ランダムオフセット）及び前記フリッカノイズ電圧を関係づけて出力することを特徴とする。
また、本発明は、上記発明において、前記トランジスタとしてＰチャネル型トランジスタによって前記差動対回路が構成されるＰ型演算増幅器と、前記トランジスタとしてＮチャネル型トランジスタによって前記差動対回路が構成されるＮ型演算増幅器と、を備え、
前記出力手段は、前記Ｐ型演算増幅器とＮ型演算増幅器における前記オフセット電圧又はフリッカノイズ電圧を出力し、前記トランジスタは、電界効果型トランジスタであることを特徴とする。
前記出力手段は、前記Ｐ型演算増幅器とＮ型演算増幅器における前記オフセット電圧又はフリッカノイズ電圧を出力し、前記トランジスタは、電界効果型トランジスタであることを特徴とする。
また、本発明は、上記発明において、前記トランジスタは、電界効果型トランジスタであり、前記出力手段は、前記トランジスタにおけるバックゲートをソースに接続した場合、或いは、該バックゲートに電源電圧又は接地電位を印加した場合における前記オフセット電圧又はフリッカノイズ電圧を出力することを特徴とする。
また、本発明は、上記発明において、前記出力手段は、前記差動対回路、又は能動負荷のトランジスタ対に対し、異なるゲート幅又は異なるゲート長さのトランジスタ対による演算増幅器のオフセット電圧及びフリッカノイズ電圧を該ゲート幅及び該ゲート長さに対応させて出力することを特徴とする。
また、本発明は、上記発明において、前記出力手段は、前記トランジスタの特性に基づいて抽出される該トランジスタのプロセスパラメータを、前記オフセット電圧及びフリッカノイズ電圧と対応させて出力することを特徴とする。
また、本発明は、上記発明において、対となる前記トランジスタは、２乗倍の比率で設定されるゲート面積となるゲート幅及びゲート長さに基づいて設定されることを特徴とする。
また、本発明は、演算増幅器に含まれる差動対回路のトランジスタの特性を検出するトランジスタ特性検出過程と、前記演算増幅器の特性により生じるオフセット電圧（ランダムオフセット）を検出するオフセット電圧検出過程と、前記差動対回路のトランジスタの特性と、前記オフセット電圧と、を対応させて出力する出力過程と、を備えることを特徴とする評価方法である。
この本発明によれば、評価システムは、演算増幅器が、トランジスタを組み合わされた差動対回路を有する。トランジスタ特性検出手段は、差動対回路のトランジスタの特性を検出する。オフセット電圧検出手段は、演算増幅器の特性により生じるオフセット電圧（ランダムオフセット）を検出する。出力手段は、差動対回路のトランジスタの特性とオフセット電圧と、を対応させて出力する。
これにより、演算増幅器が有する差動対回路のトランジスタの特性のばらつきを、そのトランジスタの特性を示すプロセスパラメータのばらつきに対応付けることにより、差動対回路で生じるオフセット電圧を、前記プロセスパラメータに関連付けて評価できる。
これにより、演算増幅器が有する差動対回路のトランジスタの特性のばらつきを、そのトランジスタの特性を示すプロセスパラメータのばらつきに対応付けることにより、差動対回路で生じるオフセット電圧を、前記プロセスパラメータに関連付けて評価できる。
以下、本発明の一実施形態による演算増幅器評価システムについて説明する。
図１は、本実施形態による演算増幅器評価システム２００を示す概略ブロック図である。
この図に示される演算増幅器評価システム２００は、半導体装置１及び測定装置９により形成される。
演算増幅器評価システム２００における半導体装置１は、評価対象の演算増幅器が複数実装され、本システムの評価機能を合わせて備えている。
半導体装置１は、複数のオペアンプＭＡＴ１０、Ｘデコーダ２、Ｙデコーダ３、増幅器４、制御回路（Ｌｏｇｉｃ）５及び電源電流回路６が一つの半導体装置内に形成される。
半導体装置１においてオペアンプＭＡＴ１０は、演算増幅器が個々のセルにそれぞれ配置され、そのセル（オペアンプセル）が配列状に配置される。半導体装置１は、そのようなオペアンプＭＡＴ１０を複数備える。この図に示したオペアンプＭＡＴ１０には、ＰｃｈオペアンプＭＡＴ１１、ＰｃｈオペアンプＭＡＴ１２、ＮｃｈオペアンプＭＡＴ１３、ＮｃｈオペアンプＭＡＴ１４が示される。
図１は、本実施形態による演算増幅器評価システム２００を示す概略ブロック図である。
この図に示される演算増幅器評価システム２００は、半導体装置１及び測定装置９により形成される。
演算増幅器評価システム２００における半導体装置１は、評価対象の演算増幅器が複数実装され、本システムの評価機能を合わせて備えている。
半導体装置１は、複数のオペアンプＭＡＴ１０、Ｘデコーダ２、Ｙデコーダ３、増幅器４、制御回路（Ｌｏｇｉｃ）５及び電源電流回路６が一つの半導体装置内に形成される。
半導体装置１においてオペアンプＭＡＴ１０は、演算増幅器が個々のセルにそれぞれ配置され、そのセル（オペアンプセル）が配列状に配置される。半導体装置１は、そのようなオペアンプＭＡＴ１０を複数備える。この図に示したオペアンプＭＡＴ１０には、ＰｃｈオペアンプＭＡＴ１１、ＰｃｈオペアンプＭＡＴ１２、ＮｃｈオペアンプＭＡＴ１３、ＮｃｈオペアンプＭＡＴ１４が示される。
ＰｃｈオペアンプＭＡＴ１１は、Ｐチャネル型電界効果トランジスタ（Ｐ型ＦＥＴ）を配置したオペアンプセルにより構成され、そのＰ型ＦＥＴのバックゲート（Ｂａｃｋ ｇａｔｅ）が、そのＰ型ＦＥＴのソースに接続される。
ＰｃｈオペアンプＭＡＴ１２は、Ｐ型ＦＥＴを配置したオペアンプセルにより構成され、そのＰ型ＦＥＴのバックゲート（Ｂａｃｋ ｇａｔｅ）に、電源ＶＤＤが印加される。
ＮｃｈオペアンプＭＡＴ１３は、Ｎチャネル型電界効果トランジスタ（Ｎ型ＦＥＴ）を配置したオペアンプセルにより構成され、そのＮ型ＦＥＴで構成される差動対回路のゲート長がＬ１に設定されている。
ＮｃｈオペアンプＭＡＴ１４は、Ｎ型ＦＥＴを配置したオペアンプセルにより構成され、そのＮ型ＦＥＴで構成される差動対回路のゲート長がＬ２に設定されている。ＮｃｈオペアンプＭＡＴ１４は、ＮｃｈオペアンプＭＡＴ１３と異なるゲート長に設定される。
ＰｃｈオペアンプＭＡＴ１２は、Ｐ型ＦＥＴを配置したオペアンプセルにより構成され、そのＰ型ＦＥＴのバックゲート（Ｂａｃｋ ｇａｔｅ）に、電源ＶＤＤが印加される。
ＮｃｈオペアンプＭＡＴ１３は、Ｎチャネル型電界効果トランジスタ（Ｎ型ＦＥＴ）を配置したオペアンプセルにより構成され、そのＮ型ＦＥＴで構成される差動対回路のゲート長がＬ１に設定されている。
ＮｃｈオペアンプＭＡＴ１４は、Ｎ型ＦＥＴを配置したオペアンプセルにより構成され、そのＮ型ＦＥＴで構成される差動対回路のゲート長がＬ２に設定されている。ＮｃｈオペアンプＭＡＴ１４は、ＮｃｈオペアンプＭＡＴ１３と異なるゲート長に設定される。
Ｘデコーダ（X_Decoder）２は、オペアンプＭＡＴ１０の中から任意のオペアンプＭＡＴを選択する。また、オペアンプＭＡＴ内に配列されるセル群に対して列方向のセルの選択を行う。選択制御を行う制御信号は、列方向に並んだ制御線に出力する。Ｘデコーダ２で選択するオペアンプセルは、１からｍ列の範囲で配置される。
Ｙデコーダ（Y_Decoder）３は、オペアンプＭＡＴ内に配置されるセル群に対して行方向のセルの選択を行う。選択制御を行う制御信号は、行方向に並んだ制御線に出力する。Ｙデコーダ３で選択するオペアンプセルは、１からｎ行の範囲で配置される。
Ｘデコーダ２とＹデコーダ３が出力した制御信号によって選択されたオペアンプセルは、活性化され、入力信号（Ｖｉｎ）に応じた出力電圧Ｖｏｕｔを出力する。
増幅器４は、オペアンプセルが出力した出力電圧Ｖｏｕｔに応じて増幅を行い、増幅信号Ｖａｍｐｏｕｔを出力する。
制御回路（Ｌｏｇｉｃ）５は、外部から設定される設定入力に応じて、半導体装置１内の各部の状態を制御する制御信号を生成し出力する。
電源電流回路６は、半導体装置１内の各部で用いられる電流源であり、設定される電流を出力する。
Ｙデコーダ（Y_Decoder）３は、オペアンプＭＡＴ内に配置されるセル群に対して行方向のセルの選択を行う。選択制御を行う制御信号は、行方向に並んだ制御線に出力する。Ｙデコーダ３で選択するオペアンプセルは、１からｎ行の範囲で配置される。
Ｘデコーダ２とＹデコーダ３が出力した制御信号によって選択されたオペアンプセルは、活性化され、入力信号（Ｖｉｎ）に応じた出力電圧Ｖｏｕｔを出力する。
増幅器４は、オペアンプセルが出力した出力電圧Ｖｏｕｔに応じて増幅を行い、増幅信号Ｖａｍｐｏｕｔを出力する。
制御回路（Ｌｏｇｉｃ）５は、外部から設定される設定入力に応じて、半導体装置１内の各部の状態を制御する制御信号を生成し出力する。
電源電流回路６は、半導体装置１内の各部で用いられる電流源であり、設定される電流を出力する。
また、測定装置９は、半導体装置１で選択されたオペアンプセルの出力Ｖｏｕｔを増幅器４によって増幅した増幅信号Ｖａｍｐｏｕｔが入力され、その測定を行う。測定装置９は、増幅器４によって測定装置９の測定レンジに適した電圧に増幅された増幅信号Ｖａｍｐｏｕｔの電圧を測定する。測定の際、選択されたオペアンプセルの極性を切り換えて差分演算処理を行い、選択されたオペアンプセルのオフセット電圧を導く。
また、測定装置９は、半導体装置１で選択されたオペアンプセルのフリッカノイズ電圧が入力され、その測定を行う。測定装置９は、オペアンプセルから出力される電圧（Ｖｎｏｉｓｅ＿ｏｕｔ）を測定する。入力された電圧は、周波数成分に変換し、周波数に応じたレベルを検出する。
また、測定装置９は、半導体装置１で選択されたオペアンプセルのフリッカノイズ電圧が入力され、その測定を行う。測定装置９は、オペアンプセルから出力される電圧（Ｖｎｏｉｓｅ＿ｏｕｔ）を測定する。入力された電圧は、周波数成分に変換し、周波数に応じたレベルを検出する。
図１に例示した半導体装置１を用いて評価する項目を説明する。
図２は、検証項目別に応じたオペアンプＭＡＴ１０の組み合わせを示す図である。
まず、同一の半導体基板（ウェハ）の条件におけるＰ型ＦＥＴによって差動対回路が形成される演算増幅器（Pchオペアンプ）と、Ｎ型ＦＥＴによって差動対回路が形成される演算増幅器（Nchオペアンプ）の比較を行う組み合わせがある。
使用するプロセスにおいて、ＰｃｈオペアンプとＮｃｈオペアンプについて、いずれのプロセスで形成されたオペアンプのばらつきが少なく高精度に製造できるかを検証する。ウェハ条件の影響を回避するため、共通の半導体基板上にＰｃｈオペアンプとNchオペアンプを配置して評価できる。
図２は、検証項目別に応じたオペアンプＭＡＴ１０の組み合わせを示す図である。
まず、同一の半導体基板（ウェハ）の条件におけるＰ型ＦＥＴによって差動対回路が形成される演算増幅器（Pchオペアンプ）と、Ｎ型ＦＥＴによって差動対回路が形成される演算増幅器（Nchオペアンプ）の比較を行う組み合わせがある。
使用するプロセスにおいて、ＰｃｈオペアンプとＮｃｈオペアンプについて、いずれのプロセスで形成されたオペアンプのばらつきが少なく高精度に製造できるかを検証する。ウェハ条件の影響を回避するため、共通の半導体基板上にＰｃｈオペアンプとNchオペアンプを配置して評価できる。
次に、基板効果の影響を評価する組み合わせがある。
演算増幅器における差動対回路は、構成上電源電圧ＶＤＤと接地電位ＧＮＤとの中間電位で動作することになる。差動対回路を形成するＦＥＴのバックゲートをソースに接続した場合と電源ＶＤＤ（Ｐｃｈの場合）又は接地電位ＧＮＤ（Nchの場合）を印加した場合の測定結果を比較することで、基板効果の影響を評価できる。
演算増幅器における差動対回路は、構成上電源電圧ＶＤＤと接地電位ＧＮＤとの中間電位で動作することになる。差動対回路を形成するＦＥＴのバックゲートをソースに接続した場合と電源ＶＤＤ（Ｐｃｈの場合）又は接地電位ＧＮＤ（Nchの場合）を印加した場合の測定結果を比較することで、基板効果の影響を評価できる。
次に、異なるＦＥＴサイズの影響を評価する組み合わせがある。
ＦＥＴのサイズを変更する対象に、差動対回路を形成するＦＥＴ又は能動負荷（能動MOS）から選択することができる。各ＦＥＴのサイズと特性評価試験結果との関係を評価できる。例えば、特性評価試験には、オフセット電圧試験及びフリッカノイズ電圧試験などの試験がある。また、評価結果に基づいて、各ＦＥＴに最適なサイズを選択することができる。
ＦＥＴのサイズを変更する対象に、差動対回路を形成するＦＥＴ又は能動負荷（能動MOS）から選択することができる。各ＦＥＴのサイズと特性評価試験結果との関係を評価できる。例えば、特性評価試験には、オフセット電圧試験及びフリッカノイズ電圧試験などの試験がある。また、評価結果に基づいて、各ＦＥＴに最適なサイズを選択することができる。
図３は、オペアンプＭＡＴに、異なるサイズＦＥＴで形成されるオペアンプセルを配列した場合の例を示す図である。
この図に示されるオペアンプＭＡＴ１１には、Ｘ０からＸ３で指定される４列と、Ｙ０からＹｎで指定される複数の行が示される。
各列のＦＥＴは、ゲート面積Ｓが異なるように設定する。それぞれの列のＦＥＴのゲート面積は、Ｘ０の面積Ｓ０を基準にしてＸ０からＸ３までを順に配列で示すと（Ｓ０、４Ｓ０、９Ｓ０、１６Ｓ０）であり、整数の２乗倍の比率で形成する。
オペアンプセルは４行単位にグループ化され、１６個（＝４行ｘ４列）のオペアンプセルを１つのグループとする。オペアンプセルからの出力は、それぞれのグループに対して配置されるバッファアンプ（Ｂｕｆ）６１〜６ｋによりバッファリングして出力する。
例えば、Ｘ２列Ｙ１行で選択されるオペアンプ１２１が活性化され、その出力はバッファアンプ６１を介して出力される。選択されたオペアンプ１２１及びバッファアンプ６１以外のオペアンプとバッファアンプは不活性状態とされる。
このような構成により、ＦＥＴのゲート面積Ｓ（サイズ）以外の設定を同じにして、ＦＥＴのサイズの違いによる特性の測定を容易に行える。
この図に示されるオペアンプＭＡＴ１１には、Ｘ０からＸ３で指定される４列と、Ｙ０からＹｎで指定される複数の行が示される。
各列のＦＥＴは、ゲート面積Ｓが異なるように設定する。それぞれの列のＦＥＴのゲート面積は、Ｘ０の面積Ｓ０を基準にしてＸ０からＸ３までを順に配列で示すと（Ｓ０、４Ｓ０、９Ｓ０、１６Ｓ０）であり、整数の２乗倍の比率で形成する。
オペアンプセルは４行単位にグループ化され、１６個（＝４行ｘ４列）のオペアンプセルを１つのグループとする。オペアンプセルからの出力は、それぞれのグループに対して配置されるバッファアンプ（Ｂｕｆ）６１〜６ｋによりバッファリングして出力する。
例えば、Ｘ２列Ｙ１行で選択されるオペアンプ１２１が活性化され、その出力はバッファアンプ６１を介して出力される。選択されたオペアンプ１２１及びバッファアンプ６１以外のオペアンプとバッファアンプは不活性状態とされる。
このような構成により、ＦＥＴのゲート面積Ｓ（サイズ）以外の設定を同じにして、ＦＥＴのサイズの違いによる特性の測定を容易に行える。
図４は、差動対回路を形成するＦＥＴのサイズの影響を示す図である。
この図は、ＦＥＴのゲート面積Ｓ（横軸）に対して、特性試験を行ったときに発生しうる測定結果のバラツキを示す標準偏差の値（縦軸）の関係を示す。
横軸をＦＥＴのゲート面積Ｓの平方根（√Ｓ）で示すと、グラフに示されるように線形な関係があり、直線で示すことができる。
ゲート面積Ｓ（サイズ）を設定する際、複数のゲート面積の設定を離散的に設定して、その間を補間する。補間したときの誤差を少なくするために、ゲート面積を２乗倍で変化するように設定する。このように設定すると、ＦＥＴのゲート面積Ｓの平方根（√S）軸において等間隔に測定点を配置することが可能になる。
この図は、ＦＥＴのゲート面積Ｓ（横軸）に対して、特性試験を行ったときに発生しうる測定結果のバラツキを示す標準偏差の値（縦軸）の関係を示す。
横軸をＦＥＴのゲート面積Ｓの平方根（√Ｓ）で示すと、グラフに示されるように線形な関係があり、直線で示すことができる。
ゲート面積Ｓ（サイズ）を設定する際、複数のゲート面積の設定を離散的に設定して、その間を補間する。補間したときの誤差を少なくするために、ゲート面積を２乗倍で変化するように設定する。このように設定すると、ＦＥＴのゲート面積Ｓの平方根（√S）軸において等間隔に測定点を配置することが可能になる。
図５は、演算増幅器評価システムで用いるオペアンプ１００を示すブロック図である。
オペアンプ１００は、１つの演算増幅回路を形成する差動対回路１００Ｄ、差動対回路１００Ｄの負荷として接続される能動負荷１００Ｍ、差動対回路１００Ｄで検出した入力電圧の電位差を出力するＦＥＴ Ｍ６を備える。
差動対回路１００Ｄは、２つのＮ型ＦＥＴ Ｍ１とＭ２から形成される。
差動対回路１００ＤにおけるＦＥＴ Ｍ１とＭ２は、それぞれのソースが共通に接続され、差動対回路１００Ｄのテール電流を設定するスイッチＳ３ｃが接続される。
オペアンプ１００は、１つの演算増幅回路を形成する差動対回路１００Ｄ、差動対回路１００Ｄの負荷として接続される能動負荷１００Ｍ、差動対回路１００Ｄで検出した入力電圧の電位差を出力するＦＥＴ Ｍ６を備える。
差動対回路１００Ｄは、２つのＮ型ＦＥＴ Ｍ１とＭ２から形成される。
差動対回路１００ＤにおけるＦＥＴ Ｍ１とＭ２は、それぞれのソースが共通に接続され、差動対回路１００Ｄのテール電流を設定するスイッチＳ３ｃが接続される。
能動負荷１００Ｍは、差動対回路１００Ｄのドレイン（出力端子）に能動ＭＯＳ負荷としてそれぞれ接続され、差動対回路１００Ｄに平衡化された電流をそれぞれ供給する。能動負荷１００Ｍを形成するＰ型ＦＥＴ Ｍ３とＭ４は、ドレインが差動対回路１００Ｄにそれぞれ接続され、ソースが電源ＶＤＤに接続され、ゲートは、互いに接続される。また、ＦＥＴ Ｍ３とＭ４のドレインは、ゲートにスイッチＳ２ｃ又はＳ１ｃを介して接続される。能動負荷１００Ｍでは、ＦＥＴ Ｍ３とＭ４のゲートにドレインのいずれか一方から、スイッチＳ１ｃ又はＳ２ｃの切り替えにより電圧を印加して、カレントミラー回路を形成する。
ＦＥＴ Ｍ６は、差動対回路１００Ｄの一方のドレイン（出力端子）電圧に基づいて出力を行う。ＦＥＴ Ｍ６は、ソースが電源ＶＤＤに接続され、ドレインが定電流を供給するスイッチＳ３ｄに接続され、ゲートがスイッチＳ１ｄ及びＳ２ｄを介して差動対回路１００Ｄのドレインにそれぞれ接続される。
ＦＥＴ Ｍ６のドレイン電圧をスイッチＳ１ｂ及びＳ２ａを介して差動対回路１００Ｄの一方の入力端子に帰還して負帰還路を形成し、オペアンプ１００をボルテージフォロアー（バッファ）回路として機能させる。
ＦＥＴ Ｍ６のドレイン電圧をスイッチＳ１ｂ及びＳ２ａを介して差動対回路１００Ｄの一方の入力端子に帰還して負帰還路を形成し、オペアンプ１００をボルテージフォロアー（バッファ）回路として機能させる。
また、オペアンプ１００は、ＭＯＳ選択デコーダ２０、Ｌｏｇｉｃ５０を備える。
オペアンプ１００は、演算増幅器として動作させるほかに、測定箇所の電圧を検出したり、構成するＦＥＴの特定の箇所に所定の電圧を印加して単体特性を検出したりできる。
ＭＯＳ選択デコーダ２０は、単体特性を測定するＦＥＴを選択する。ＭＯＳ選択デコーダ２０は、入力されるＭＯＳ選択信号ＭＯＳ＿ＳＥＬ[０：１]により、単体特性を測定するＦＥＴを選択する制御信号を出力する。
図１３では、ＭＯＳ選択信号ＭＯＳ＿ＳＥＬ[０：１]により、選択されるＦＥＴとの関係を示す。
オペアンプ１００は、演算増幅器として動作させるほかに、測定箇所の電圧を検出したり、構成するＦＥＴの特定の箇所に所定の電圧を印加して単体特性を検出したりできる。
ＭＯＳ選択デコーダ２０は、単体特性を測定するＦＥＴを選択する。ＭＯＳ選択デコーダ２０は、入力されるＭＯＳ選択信号ＭＯＳ＿ＳＥＬ[０：１]により、単体特性を測定するＦＥＴを選択する制御信号を出力する。
図１３では、ＭＯＳ選択信号ＭＯＳ＿ＳＥＬ[０：１]により、選択されるＦＥＴとの関係を示す。
図５に戻り、Ｌｏｇｉｃ５０は、入力される制御信号に応じてオペアンプ１００の動作を制御する制御信号を出力する。Ｌｏｇｉｃ５０に入力される信号において、信号ＸとＹは、それぞれＸデコーダ２とＹデコーダ３から出力される選択信号である。その選択信号が共に「Ｈ」を示す場合には、そのオペアンプセルが選択され、活性化する。それ以外の場合には、オペアンプ１００は、選択されないため活性化しない。
また、信号Ｑは、オペアンプ１００の極性を反転させる制御信号である。
信号Ａｍｐ／Ｖｔｈは、オペアンプ１００の動作状態を演算増幅器としての動作とするか、或いは、ＦＥＴ（MOS）単体特性の評価とするかの選択を行う信号である。この信号が、「Ｌ」の場合に演算増幅器としての動作による評価とし、「Ｈ」の場合に単体特性評価とする。
信号noise_onは、オペアンプ１００を用いて行う評価を、オフセット電圧評価とするか、フリッカノイズ電圧評価とするかの選択を行う。この信号が、「Ｌ」の場合にオフセット電圧評価とし、「Ｈ」の場合にフリッカノイズ電圧評価とする。
また、信号Ｑは、オペアンプ１００の極性を反転させる制御信号である。
信号Ａｍｐ／Ｖｔｈは、オペアンプ１００の動作状態を演算増幅器としての動作とするか、或いは、ＦＥＴ（MOS）単体特性の評価とするかの選択を行う信号である。この信号が、「Ｌ」の場合に演算増幅器としての動作による評価とし、「Ｈ」の場合に単体特性評価とする。
信号noise_onは、オペアンプ１００を用いて行う評価を、オフセット電圧評価とするか、フリッカノイズ電圧評価とするかの選択を行う。この信号が、「Ｌ」の場合にオフセット電圧評価とし、「Ｈ」の場合にフリッカノイズ電圧評価とする。
端子Ｖｄ１（「端子ｓｅｎｓｅＤ」ともいう。）と端子Ｖｄ２（「端子ｓｅｎｓｅＳ」ともいう。）は、測定用の出力端子である。
端子Ｖｄ１と端子Ｖｄ２は、オペアンプ１００を演算増幅器として機能させ差動対回路１００Ｄの出力電圧を出力する。端子Ｖｄ１と端子Ｖｄ２と共通の端子とした端子ｓｅｎｓｅＤと端子ｓｅｎｓｅＳは、差動対回路１００Ｄ、能動負荷１００Ｍを形成する各ＦＥＴの単体特性を測定したりする場合に、それぞれのドレイン端子電圧とソース端子電圧を出力する。
本実施形態では、選択されたオペアンプ１００の動作は、演算増幅器又は各ＦＥＴの単体特性のどちらか一方であるため、端子Ｖｄ１と端子ｓｅｎｓｅＤ及び端子Ｖｄ２とｓｅｎｓｅＳは同タイミングに信号を出力することは無く、端子を共通とすることで端子数を削減する。
端子ｆｏｒｃｅＤ、端子ｆｏｒｃｅＳ、端子ｆｏｒｃｅＧは、差動対回路１００Ｄ、能動負荷１００Ｍを形成する各ＦＥＴの単体特性を測定する場合の測定電圧の入力端子である。端子ｆｏｒｃｅＤ、端子ｆｏｒｃｅＳ、端子ｆｏｒｃｅＧは、スイッチＳ６、Ｓ７、Ｓ１０〜Ｓ１３の設定によりそれぞれのＦＥＴの端子に入力された電圧を印加することができる。
端子Ｖｄ１と端子Ｖｄ２は、オペアンプ１００を演算増幅器として機能させ差動対回路１００Ｄの出力電圧を出力する。端子Ｖｄ１と端子Ｖｄ２と共通の端子とした端子ｓｅｎｓｅＤと端子ｓｅｎｓｅＳは、差動対回路１００Ｄ、能動負荷１００Ｍを形成する各ＦＥＴの単体特性を測定したりする場合に、それぞれのドレイン端子電圧とソース端子電圧を出力する。
本実施形態では、選択されたオペアンプ１００の動作は、演算増幅器又は各ＦＥＴの単体特性のどちらか一方であるため、端子Ｖｄ１と端子ｓｅｎｓｅＤ及び端子Ｖｄ２とｓｅｎｓｅＳは同タイミングに信号を出力することは無く、端子を共通とすることで端子数を削減する。
端子ｆｏｒｃｅＤ、端子ｆｏｒｃｅＳ、端子ｆｏｒｃｅＧは、差動対回路１００Ｄ、能動負荷１００Ｍを形成する各ＦＥＴの単体特性を測定する場合の測定電圧の入力端子である。端子ｆｏｒｃｅＤ、端子ｆｏｒｃｅＳ、端子ｆｏｒｃｅＧは、スイッチＳ６、Ｓ７、Ｓ１０〜Ｓ１３の設定によりそれぞれのＦＥＴの端子に入力された電圧を印加することができる。
続いて、オペアンプ１００の各機能を設定するスイッチを順に説明する。
オペアンプ１００が備えるスイッチは、スイッチＳ１〜Ｓ１７で示されるグループに分類される。スイッチＳ１〜Ｓ１７は、連動して動作させる複数のスイッチで構成され、例えば、スイッチＳ１に含まれ、連動する複数のスイッチをスイッチＳ１ａ〜Ｓ１ｄのように示す。以下、特に示さない場合には、グループとして説明する。
オペアンプ１００が備えるスイッチは、スイッチＳ１〜Ｓ１７で示されるグループに分類される。スイッチＳ１〜Ｓ１７は、連動して動作させる複数のスイッチで構成され、例えば、スイッチＳ１に含まれ、連動する複数のスイッチをスイッチＳ１ａ〜Ｓ１ｄのように示す。以下、特に示さない場合には、グループとして説明する。
スイッチＳ１及びＳ２は、オペアンプ１００の極性を切り換えるスイッチであり、相補の関係に設定される。スイッチＳ１及びＳ２において、スイッチＳ１ａ、Ｓ１ｂ、Ｓ２ａ及びＳ２ｂは、作動対回路１００Ｄの入力極性の切り替えを行う。スイッチＳ１ｃ、Ｓ２ｃは、能動負荷１００Ｍのカレントミラー動作の極性切り替えを行う。スイッチＳ１ｄ、Ｓ２ｄは、差動対回路１００Ｄの出力端子の切り替えを行う。
スイッチＳ３は、オペアンプ１００を演算増幅器として機能させ、さらにオフセット特性を測定するための検出信号を出力させる。
スイッチＳ３において、スイッチＳ３ａとＳ３ｂは、オペアンプ１００を演算増幅器として機能させ差動対回路１００Ｄの出力電圧を端子Ｖｄ１と端子Ｖｄ２に出力させる。スイッチＳ３ｃとＳ３ｄは、それぞれ差動対回路１００Ｄ並びにＦＥＴ Ｍ６に定電流を供給する。スイッチＳ３ｅは、ＦＥＴ Ｍ６のドレイン電圧を端子Ｖｏｕｔに出力する。
スイッチＳ３において、スイッチＳ３ａとＳ３ｂは、オペアンプ１００を演算増幅器として機能させ差動対回路１００Ｄの出力電圧を端子Ｖｄ１と端子Ｖｄ２に出力させる。スイッチＳ３ｃとＳ３ｄは、それぞれ差動対回路１００Ｄ並びにＦＥＴ Ｍ６に定電流を供給する。スイッチＳ３ｅは、ＦＥＴ Ｍ６のドレイン電圧を端子Ｖｏｕｔに出力する。
スイッチＳ４は、オペアンプ１００の出力を行うＦＥＴ Ｍ６の機能を停止させるため、ＦＥＴ Ｍ６のゲート端子に基準電位を印加する。
スイッチＳ５は、フリッカノイズ電圧を測定する場合の出力回路を機能させる。
スイッチＳ５ａ、Ｓ５ｂは、Ｎ型ＦＥＴであり、スイッチＳ５ａを介して出力される差動対回路１００Ｄの出力電圧をＮ 型ＦＥＴ Ｍ５によってバッファリングして出力する。スイッチＳ５により出力回路の機能を停止するときには、スイッチＳ５ｂを介して印加される接地電位ＧＮＤによりＦＥＴ Ｍ５は遮断される。図に示される「（５バー）」の信号は、「（５）」の信号と相補の関係にある。
スイッチＳ５は、フリッカノイズ電圧を測定する場合の出力回路を機能させる。
スイッチＳ５ａ、Ｓ５ｂは、Ｎ型ＦＥＴであり、スイッチＳ５ａを介して出力される差動対回路１００Ｄの出力電圧をＮ 型ＦＥＴ Ｍ５によってバッファリングして出力する。スイッチＳ５により出力回路の機能を停止するときには、スイッチＳ５ｂを介して印加される接地電位ＧＮＤによりＦＥＴ Ｍ５は遮断される。図に示される「（５バー）」の信号は、「（５）」の信号と相補の関係にある。
スイッチＳ６、Ｓ７、Ｓ８、Ｓ９は、それぞれＦＥＴ Ｍ１、Ｍ２、Ｍ３、Ｍ４の単体特性を測定する場合に端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにそれぞれのドレイン電圧、ソース電圧を出力する。また、スイッチＳ６ｃとＳ７ｃは、ＦＥＴ Ｍ１とＭ２のゲート端子に端子ｆｏｒｃｅＧへの入力電圧を印加する。
スイッチＳ１０とＳ１１は、ＦＥＴ Ｍ１、Ｍ３とＦＥＴ Ｍ２、Ｍ４のドレイン端子にそれぞれ端子ｆｏｒｃｅＤへの入力電圧を印加する。
スイッチＳ１２は、能動負荷１００Ｍを形成するＦＥＴ Ｍ３とＭ４のソース端子とゲート端子にｆｏｒｃｅＳとｆｏｒｃｅＧへの入力電圧を印加する。
スイッチＳ１３は、差動対回路１００Ｄを形成するＦＥＴ Ｍ１とＭ２の共通接続されたソース端子にｆｏｒｃｅＳへの入力電圧を印加する。
スイッチＳ１４は、ＦＥＴ Ｍ１のドレイン電流を遮断して機能を停止させるため、Ｍ１のゲート端子に基準電位を印加する。
スイッチＳ１５は、ＦＥＴ Ｍ２のドレイン電流を遮断して機能を停止させるため、Ｍ２のゲート端子に基準電位を印加する。
スイッチＳ１６は、ＦＥＴ Ｍ３とＭ４のドレイン電流を遮断して機能を停止させるため、Ｍ３とＭ４のゲート端子に電源電圧を印加する。
スイッチＳ１７は、差動対回路１００Ｄのドレイン端子に位相補償用のコンデンサとして用いるＦＥＴ Ｍ７を接続する。
上記に示した各スイッチは、ＭＯＳ選択デコーダ２０及びＬｏｇｉｃ５０に入力される制御信号により制御される。
スイッチＳ１０とＳ１１は、ＦＥＴ Ｍ１、Ｍ３とＦＥＴ Ｍ２、Ｍ４のドレイン端子にそれぞれ端子ｆｏｒｃｅＤへの入力電圧を印加する。
スイッチＳ１２は、能動負荷１００Ｍを形成するＦＥＴ Ｍ３とＭ４のソース端子とゲート端子にｆｏｒｃｅＳとｆｏｒｃｅＧへの入力電圧を印加する。
スイッチＳ１３は、差動対回路１００Ｄを形成するＦＥＴ Ｍ１とＭ２の共通接続されたソース端子にｆｏｒｃｅＳへの入力電圧を印加する。
スイッチＳ１４は、ＦＥＴ Ｍ１のドレイン電流を遮断して機能を停止させるため、Ｍ１のゲート端子に基準電位を印加する。
スイッチＳ１５は、ＦＥＴ Ｍ２のドレイン電流を遮断して機能を停止させるため、Ｍ２のゲート端子に基準電位を印加する。
スイッチＳ１６は、ＦＥＴ Ｍ３とＭ４のドレイン電流を遮断して機能を停止させるため、Ｍ３とＭ４のゲート端子に電源電圧を印加する。
スイッチＳ１７は、差動対回路１００Ｄのドレイン端子に位相補償用のコンデンサとして用いるＦＥＴ Ｍ７を接続する。
上記に示した各スイッチは、ＭＯＳ選択デコーダ２０及びＬｏｇｉｃ５０に入力される制御信号により制御される。
図６は、オフセット電圧を測定する場合の構成を示す概略ブロック図である。
この図に示される構成で、図１、図５と同じ構成には同じ符号を付す。
オフセット電圧の測定では、オペアンプ１００は、ボルテージフォロアー回路の構成にし、非反転入力端子と出力端子に発生する電位差を増幅器４で増幅する。非反転入力端子に印加する電圧Ｖｉｎは、基準電圧源６により設定し、オペアンプ１００の内部の端子Ｖｄ１とＶｄ２の電位が等しくなるように電圧Ｖｉｎを設定する。
この図に示される構成で、図１、図５と同じ構成には同じ符号を付す。
オフセット電圧の測定では、オペアンプ１００は、ボルテージフォロアー回路の構成にし、非反転入力端子と出力端子に発生する電位差を増幅器４で増幅する。非反転入力端子に印加する電圧Ｖｉｎは、基準電圧源６により設定し、オペアンプ１００の内部の端子Ｖｄ１とＶｄ２の電位が等しくなるように電圧Ｖｉｎを設定する。
図７は、オペアンプ１００のオフセット電圧を測定する場合の構成（オペアンプ１００ｏｆｆ）を示す概略ブロック図である。この図に示される構成で、図５と同じ構成には同じ符号を付す。
オペアンプ１００ｏｆｆでは、前述のオペアンプ１００においてＦＥＴの単体特性を行うためのスイッチＳ６からＳ１３をｏｆｆ状態とすることから記載を省略し、端子force及び端子senseを全て開放としている。
オペアンプ１００ｏｆｆでは、スイッチＳ１及びＳ２の設定に応じた極性が設定され、極性を切換えて、入力極性の切り替えに応じた出力電圧の差分からオフセット電圧を評価する。
このようなオフセット電圧の測定を行うことにより、構成に依存するシステムオフセットと増幅器４のオフセットの影響を受けることなく、差動対回路１００Ｄのバランスによって生じるランダムオフセット電圧の測定を行うことができる。
オペアンプ１００ｏｆｆでは、前述のオペアンプ１００においてＦＥＴの単体特性を行うためのスイッチＳ６からＳ１３をｏｆｆ状態とすることから記載を省略し、端子force及び端子senseを全て開放としている。
オペアンプ１００ｏｆｆでは、スイッチＳ１及びＳ２の設定に応じた極性が設定され、極性を切換えて、入力極性の切り替えに応じた出力電圧の差分からオフセット電圧を評価する。
このようなオフセット電圧の測定を行うことにより、構成に依存するシステムオフセットと増幅器４のオフセットの影響を受けることなく、差動対回路１００Ｄのバランスによって生じるランダムオフセット電圧の測定を行うことができる。
また、図７を援用し、ＦＥＴ単体特性評価の概要を示す。
ＦＥＴ単体特性評価では、スイッチＳ１、Ｓ２を全て遮断し、電源電流Iを「０」とし各端子force、端子senseをスイッチＳ６からＳ１３を介してデバイス特性測定装置に接続することで、ＦＥＴ単体特性を評価する。
ＦＥＴ単体特性評価では、スイッチＳ１、Ｓ２を全て遮断し、電源電流Iを「０」とし各端子force、端子senseをスイッチＳ６からＳ１３を介してデバイス特性測定装置に接続することで、ＦＥＴ単体特性を評価する。
図８は、オペアンプ１００のフリッカノイズ電圧を測定する場合の構成（オペアンプ１００ｆｎ）を示す概略ブロック図である。この図に示される構成で、図５と同じ構成には同じ符号を付す。
オペアンプ１００ｆｎでは、前述のオペアンプ１００においてＦＥＴの単体特性を行うためのスイッチＳ６からＳ１３をｏｆｆ状態とすることから記載を省略し、端子force及び端子senseを全て開放としている。
オペアンプ１００ｆｎでは、スイッチＳ１及びＳ２の設定に応じた極性が設定され、極性を切換えて、入力極性の切り替えに応じたフリッカノイズ電圧を評価できる。フリッカノイズ電圧の評価では、オペアンプ１００ｆｎをボルテージフォロアーアンプとして動作させている際に、入力される電圧Ｖｉｎに基準周波数の信号を印加したときのnoise_out電圧の周波数分布を測定する。
オペアンプ１００ｆｎでは、前述のオペアンプ１００においてＦＥＴの単体特性を行うためのスイッチＳ６からＳ１３をｏｆｆ状態とすることから記載を省略し、端子force及び端子senseを全て開放としている。
オペアンプ１００ｆｎでは、スイッチＳ１及びＳ２の設定に応じた極性が設定され、極性を切換えて、入力極性の切り替えに応じたフリッカノイズ電圧を評価できる。フリッカノイズ電圧の評価では、オペアンプ１００ｆｎをボルテージフォロアーアンプとして動作させている際に、入力される電圧Ｖｉｎに基準周波数の信号を印加したときのnoise_out電圧の周波数分布を測定する。
このようなフリッカノイズ電圧の測定を行うことにより、オフセット電圧を測定した測定対象のフリッカノイズ電圧を設定の変更により行うことができ、個々のＦＥＴ特性などとの相関関係を評価することにより、最適化を行うためのデータを収集できる。
図９は、オペアンプ１００の試験項目と入力信号による設定の関係を示す図である。
この図には、１１種類の状態設定が示され、設定された状態に応じた試験が行われる。
番号１の状態は、Ｘ信号、Ｙ信号ともに「Ｌ」にして、当該セルにあるオペアンプ１００を非選択状態とし、別のセルの評価を行っている状態である。オペアンプ１００を不活性とするために、スイッチＳ４とスイッチＳ１４、Ｓ１５、Ｓ１６をｏｎ状態とする。
番号２と３の状態は、Ｘ信号又はＹ信号の一方を「Ｌ」、もう一方を「Ｈ」にして、当該セルにあるオペアンプ１００を非選択状態とし、別のセルの評価を行っている状態である。オペアンプ１００を不活性とするために、スイッチＳ４とスイッチＳ１４、Ｓ１５、Ｓ１６をｏｎ状態とする。
この図には、１１種類の状態設定が示され、設定された状態に応じた試験が行われる。
番号１の状態は、Ｘ信号、Ｙ信号ともに「Ｌ」にして、当該セルにあるオペアンプ１００を非選択状態とし、別のセルの評価を行っている状態である。オペアンプ１００を不活性とするために、スイッチＳ４とスイッチＳ１４、Ｓ１５、Ｓ１６をｏｎ状態とする。
番号２と３の状態は、Ｘ信号又はＹ信号の一方を「Ｌ」、もう一方を「Ｈ」にして、当該セルにあるオペアンプ１００を非選択状態とし、別のセルの評価を行っている状態である。オペアンプ１００を不活性とするために、スイッチＳ４とスイッチＳ１４、Ｓ１５、Ｓ１６をｏｎ状態とする。
以降に示す状態では、Ｘ信号及びＹ信号を共に「Ｈ」にして、当該セルにあるオペアンプ１００を活性化状態にするため、スイッチＳ４とスイッチＳ１４、Ｓ１５、Ｓ１６はｏｆｆ状態に設定される。
番号４から７の状態では、信号Ａｍｐ／Ｖｔｈを「Ｌ」にして、オペアンプ１００を演算増幅器として機能させる。オペアンプ１００では、バイアス電流を供給して回路を活性化するためスイッチＳ３をｏｎ状態とする。
番号４と５の状態では、信号ｎｏｉｓｅ ｏｎを「Ｌ」にして、オペアンプ１００のオフセット電圧を測定する。
番号６と７の状態では、信号ｎｏｉｓｅ ｏｎを「Ｈ」にして、オペアンプ１００のフリッカノイズ電圧を測定する。
また、番号４から７の状態では、スイッチＳ１とＳ２の状態を反転させることにより、オペアンプ１００の極性を反転して測定する。また、位相補償コンデンサとして用いるＦＥＴ Ｍ７を出力に接続するためスイッチＳ１７をｏｎ状態にする。
番号４から７の状態では、信号Ａｍｐ／Ｖｔｈを「Ｌ」にして、オペアンプ１００を演算増幅器として機能させる。オペアンプ１００では、バイアス電流を供給して回路を活性化するためスイッチＳ３をｏｎ状態とする。
番号４と５の状態では、信号ｎｏｉｓｅ ｏｎを「Ｌ」にして、オペアンプ１００のオフセット電圧を測定する。
番号６と７の状態では、信号ｎｏｉｓｅ ｏｎを「Ｈ」にして、オペアンプ１００のフリッカノイズ電圧を測定する。
また、番号４から７の状態では、スイッチＳ１とＳ２の状態を反転させることにより、オペアンプ１００の極性を反転して測定する。また、位相補償コンデンサとして用いるＦＥＴ Ｍ７を出力に接続するためスイッチＳ１７をｏｎ状態にする。
以降に示す状態では、Ｘ信号及びＹ信号を共に「Ｈ」にして、当該セルを活性化状態にするため、スイッチＳ４はｏｆｆ状態に設定される。ただし、スイッチＳ１４、Ｓ１５、Ｓ１６は各状態に応じて設定される。
番号８から１２の状態では、信号Ａｍｐ／Ｖｔｈを「Ｈ」にして、オペアンプ１００を演算増幅器として機能させずに、ＦＥＴの単体特性評価を行う。
オペアンプ１００としての機能が不要なため、入力信号を遮断するためスイッチＳ１とＳ２は共にｏｆｆ状態とし、バイアス電流の供給を停止させるためスイッチＳ３をｏｆｆ状態とする。
番号８から１２の状態では、信号Ａｍｐ／Ｖｔｈを「Ｈ」にして、オペアンプ１００を演算増幅器として機能させずに、ＦＥＴの単体特性評価を行う。
オペアンプ１００としての機能が不要なため、入力信号を遮断するためスイッチＳ１とＳ２は共にｏｆｆ状態とし、バイアス電流の供給を停止させるためスイッチＳ３をｏｆｆ状態とする。
番号８の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）をともに「Ｌ」にして、ＦＥＴ Ｍ１の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ６、Ｓ１０、Ｓ１３をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ２〜Ｍ４の機能を停止させるため、スイッチＳ１５、Ｓ１６をｏｎ状態にする。そして、スイッチＳ６をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
番号９の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）を「Ｈ Ｌ」にして、ＦＥＴ Ｍ２の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ７、Ｓ１１、Ｓ１３をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ１、Ｍ３、Ｍ４の機能を停止させるため、スイッチＳ１４、Ｓ１６をｏｎ状態にする。そして、スイッチＳ７をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
番号９の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）を「Ｈ Ｌ」にして、ＦＥＴ Ｍ２の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ７、Ｓ１１、Ｓ１３をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ１、Ｍ３、Ｍ４の機能を停止させるため、スイッチＳ１４、Ｓ１６をｏｎ状態にする。そして、スイッチＳ７をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
番号１０の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）を「Ｌ Ｈ」にして、ＦＥＴ Ｍ３の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ８、Ｓ１０、Ｓ１２をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ１、Ｍ２、Ｍ４の機能を停止させるため、スイッチＳ１４、Ｓ１５をｏｎ状態にする。Ｍ４は、ゲート端子に端子ｆｏｒｃｅＧへの入力電圧が印加されるが、ドレイン端子に接続される端子が全て遮断される状態であるため、機能を停止する。そして、スイッチＳ８をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
番号１１の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）をともに「Ｈ」にして、ＦＥＴ Ｍ４の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ９、Ｓ１１、Ｓ１２をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ１〜Ｍ３の機能を停止させるため、スイッチＳ１４、Ｓ１５をｏｎ状態にする。Ｍ３は、ゲート端子に端子ｆｏｒｃｅＧへの入力電圧が印加されるが、ドレイン端子に接続される端子が全て遮断される状態であるため、機能を停止する。そして、スイッチＳ９をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
なお、図に示す信号を「Ｘ」とした場合に設定する信号の状態を問わず、いずれの状態であってもよい。
番号１１の状態では、ＭＯＳ選択信号（ＭＯＳ＿ＳＥＬ［０：１］）をともに「Ｈ」にして、ＦＥＴ Ｍ４の単体特性を測定する。その測定を行うため、ゲート電位、ドレイン電位、ソース電位を設定するためスイッチＳ９、Ｓ１１、Ｓ１２をそれぞれｏｎ状態にする。また、測定対象外のＦＥＴ Ｍ１〜Ｍ３の機能を停止させるため、スイッチＳ１４、Ｓ１５をｏｎ状態にする。Ｍ３は、ゲート端子に端子ｆｏｒｃｅＧへの入力電圧が印加されるが、ドレイン端子に接続される端子が全て遮断される状態であるため、機能を停止する。そして、スイッチＳ９をｏｎ状態として、ドレイン電位、ソース電位を端子ｓｅｎｓｅＤ、端子ｓｅｎｓｅＳにおいて測定する。
なお、図に示す信号を「Ｘ」とした場合に設定する信号の状態を問わず、いずれの状態であってもよい。
図１０は、増幅器の構成例を示す概略ブロック図である。
この図に示される増幅器４は、アンプ２１、２２、２３を備える。
アンプ２１と２２は、入力される信号Ｖｉｎを基準電位とみなして、その信号Ｖｉｎの電圧Ｖｒｅｆに対する反転増幅器の構成を有している。アンプ２１は、入力される信号ＶｉｎとＶｏｕｔに基づいて、抵抗比で定められるゲインにより、アンプ２１によって増幅して信号Ｖａ１を出力する。アンプ２２は、入力される信号Ｖｉｎと信号Ｖａ１に基づいて抵抗比で定められるゲインにより増幅し、信号Ｖａ２を出力する。
なお、各抵抗は、半導体装置１の外部に設けられた精密抵抗により構成される。
この図に示される増幅器４は、アンプ２１、２２、２３を備える。
アンプ２１と２２は、入力される信号Ｖｉｎを基準電位とみなして、その信号Ｖｉｎの電圧Ｖｒｅｆに対する反転増幅器の構成を有している。アンプ２１は、入力される信号ＶｉｎとＶｏｕｔに基づいて、抵抗比で定められるゲインにより、アンプ２１によって増幅して信号Ｖａ１を出力する。アンプ２２は、入力される信号Ｖｉｎと信号Ｖａ１に基づいて抵抗比で定められるゲインにより増幅し、信号Ｖａ２を出力する。
なお、各抵抗は、半導体装置１の外部に設けられた精密抵抗により構成される。
スイッチ２４は、信号Ｖａ１とＶａ２を切り替えていずれかを出力する。入力される信号Ｖｏｕｔの電圧が定めた閾値より低く、増幅率を高く設定して検出する必要があるときには信号Ｖａ２を選択し、入力される信号Ｖｏｕｔの電圧が定めた閾値より高く、増幅率を低く設定して検出する必要があるときには信号Ｖａ１を選択する。
アンプ２３は、スイッチ２４で選択された信号をバッファリングして測定装置９にアンプ出力電圧（Ｖａｍｐｏｕｔ）を出力する。
このような構成をとることにより、増幅器４に設定できるゲインの変動範囲を広く設定することができる。定める閾値の設定は、増幅器４の出力電圧（Ｖａｍｐｏｕｔ）が、測定装置９の測定レンジを超える場合には、ゲインを低く設定する。
そして、例えばオフセット電圧が数十μＶ（マイクロボルト）から数十ｍＶ（ミリボルト）までの範囲で発生するオフセット電圧を評価することが可能となる。
なお、スイッチ２４は、半導体装置１の外部に設けられ、その制御信号も外部で与えるものとする。
アンプ２３は、スイッチ２４で選択された信号をバッファリングして測定装置９にアンプ出力電圧（Ｖａｍｐｏｕｔ）を出力する。
このような構成をとることにより、増幅器４に設定できるゲインの変動範囲を広く設定することができる。定める閾値の設定は、増幅器４の出力電圧（Ｖａｍｐｏｕｔ）が、測定装置９の測定レンジを超える場合には、ゲインを低く設定する。
そして、例えばオフセット電圧が数十μＶ（マイクロボルト）から数十ｍＶ（ミリボルト）までの範囲で発生するオフセット電圧を評価することが可能となる。
なお、スイッチ２４は、半導体装置１の外部に設けられ、その制御信号も外部で与えるものとする。
図１１は、半導体装置１において信号の入出力端子（パッド）リストを示す図である。
この図に示される、出力用バッファ入出力端子は、増幅器４におけるアンプ２３の入出力される信号の入出力端子である。入力端子は、スイッチ２４に接続され、出力端子（Ｖａｍｐｏｕｔ）は、測定装置９に接続される。
増幅器（低ゲイン）入出力端子は、アンプ２１の入出力端子である。入力される信号において、測定装置９の測定レンジに適した比較的大きなオフセット電圧を増幅して出力する。
増幅器（高ゲイン）入出力端子は、アンプ２２の入出力端子である。アンプ２１に入力される信号において、増幅された信号が測定装置９の測定レンジに満たない比較的小さなオフセット電圧である場合に、アンプ２２は、入力されるアンプ２１の出力信号を増幅して出力する。
この図に示される、出力用バッファ入出力端子は、増幅器４におけるアンプ２３の入出力される信号の入出力端子である。入力端子は、スイッチ２４に接続され、出力端子（Ｖａｍｐｏｕｔ）は、測定装置９に接続される。
増幅器（低ゲイン）入出力端子は、アンプ２１の入出力端子である。入力される信号において、測定装置９の測定レンジに適した比較的大きなオフセット電圧を増幅して出力する。
増幅器（高ゲイン）入出力端子は、アンプ２２の入出力端子である。アンプ２１に入力される信号において、増幅された信号が測定装置９の測定レンジに満たない比較的小さなオフセット電圧である場合に、アンプ２２は、入力されるアンプ２１の出力信号を増幅して出力する。
オペアンプ出力用バッファ出力端子（Ｖｏｕｔ端子）は、オペアンプ１００の出力をバッファリングするバッファＢｕｆ６１〜６ｋからの出力端子である。
能動負荷（ＭＯＳ）ドレイン電圧モニタ端子（Ｖｄ１端子、Ｖｄ２端子）は、能動負荷１００Ｍに接続される差動対回路１００Ｄのドレイン電圧を出力する端子（対）である。この端子対の電圧が等しくなるように入力電圧Ｖｉｎを設定することにより、システムオフセット電圧の影響なくランダムオフセット電圧を測定できる。
オペアンプ入力端子は、オペアンプ１００の非反転入力端子に接続され、能動負荷（ＭＯＳ）ドレイン電圧モニタ端子の電圧が等しくなるように入力する電圧を設定する端子である。
能動負荷（ＭＯＳ）ドレイン電圧モニタ端子（Ｖｄ１端子、Ｖｄ２端子）は、能動負荷１００Ｍに接続される差動対回路１００Ｄのドレイン電圧を出力する端子（対）である。この端子対の電圧が等しくなるように入力電圧Ｖｉｎを設定することにより、システムオフセット電圧の影響なくランダムオフセット電圧を測定できる。
オペアンプ入力端子は、オペアンプ１００の非反転入力端子に接続され、能動負荷（ＭＯＳ）ドレイン電圧モニタ端子の電圧が等しくなるように入力する電圧を設定する端子である。
入力切換え端子（Ｑ端子）は、オペアンプ１００の極性を設定する制御信号を入力する端子である。
評価項目切換え端子（Ａｍｐ／Ｖｔｈ端子）は、オフセット電圧評価、フリッカノイズ電圧評価、或いは、ＦＥＴ単体（単体ＭＯＳ）評価を切換える制御信号を入力する端子である。
フリッカノイズ出力端子（Ｖｎｏｉｓｅ＿ｏｕｔ端子）は、フリッカノイズ電圧を測定する出力端子である。
端子ｓｅｎｓｅ（Ｖｄ１端子、Ｖｄ２端子）は、ＦＥＴ単体（単体ＭＯＳ）評価時のソース電圧、ドレイン電圧を測定する端子である。
端子forceは、ＦＥＴ単体（単体ＭＯＳ）評価時の電圧、電流を印加する端子である。
評価項目切換え端子（Ａｍｐ／Ｖｔｈ端子）は、オフセット電圧評価、フリッカノイズ電圧評価、或いは、ＦＥＴ単体（単体ＭＯＳ）評価を切換える制御信号を入力する端子である。
フリッカノイズ出力端子（Ｖｎｏｉｓｅ＿ｏｕｔ端子）は、フリッカノイズ電圧を測定する出力端子である。
端子ｓｅｎｓｅ（Ｖｄ１端子、Ｖｄ２端子）は、ＦＥＴ単体（単体ＭＯＳ）評価時のソース電圧、ドレイン電圧を測定する端子である。
端子forceは、ＦＥＴ単体（単体ＭＯＳ）評価時の電圧、電流を印加する端子である。
オペアンプバージョン選択端子（Ｘ＿ＳＥＬ端子）は、Ｘデコーダ（X_Decoder）２の入力端子であり、列方向に異なる条件で形成されたオペアンプのバージョン（タイプ、サイズ）を選択する信号を入力する端子である。
図１２は、オペアンプバージョン選択端子（Ｘ＿ＳＥＬ端子）の設定例を示す。
この例に示す条件は、図１に示したＭＡＴ１０の配列に対応する。４種類のＭＡＴに配列された特定の列を選択する場合には、４ｂｉｔの制御信号で設定できる。上位２ｂｉｔをＭＡＴの選択に割り付け、下位２ｂｉｔをＭＡＴ内のオペアンプセルの列の選択に割り付ける。
上位２ｂｉｔにより、ＭＡＴ１１からＭＡＴ１４を選択する。
下位２ｂｉｔにより、ゲートサイズ（ゲート長（Ｌ）×ゲート幅（Ｗ））の設定を切り換えることができ、ゲート長を一定にしてゲート幅を前述のように２乗の比で設定された条件を切り換える。また、ゲート幅Ｗが同じ条件でゲート長Ｌを変更したときの切換えも行える。
図１２は、オペアンプバージョン選択端子（Ｘ＿ＳＥＬ端子）の設定例を示す。
この例に示す条件は、図１に示したＭＡＴ１０の配列に対応する。４種類のＭＡＴに配列された特定の列を選択する場合には、４ｂｉｔの制御信号で設定できる。上位２ｂｉｔをＭＡＴの選択に割り付け、下位２ｂｉｔをＭＡＴ内のオペアンプセルの列の選択に割り付ける。
上位２ｂｉｔにより、ＭＡＴ１１からＭＡＴ１４を選択する。
下位２ｂｉｔにより、ゲートサイズ（ゲート長（Ｌ）×ゲート幅（Ｗ））の設定を切り換えることができ、ゲート長を一定にしてゲート幅を前述のように２乗の比で設定された条件を切り換える。また、ゲート幅Ｗが同じ条件でゲート長Ｌを変更したときの切換えも行える。
図１１に戻り、セル選択端子は、Ｙデコーダ（Y_Decoder）３の入力端子であり、行方向に配列されたオペアンプを選択する信号を入力する端子である。
ＭＯＳ選択（ＭＯＳ＿ＳＥＬ）端子は、ＦＥＴ単体（単体ＭＯＳ）評価時の測定を行うＦＥＴ（MOS）を選択する信号を入力する端子である。
図１３は、ＭＯＳ選択（ＭＯＳ＿ＳＥＬ）端子の設定例を示す図である。
この例に示す条件は、図５に示したオペアンプ１００の構成に対応する。オペアンプ１００を形成する差動対回路１００Ｄと能動負荷１００ＭのＦＥＴ Ｍ１からＭ４を選択する場合には、２ｂｉｔの制御信号で設定できる。２ｂｉｔの制御信号の設定を切り換えて、ＦＥＴ Ｍ１からＭ４をそれぞれ選択して、選択されたＦＥＴ単体評価を行う。
ＭＯＳ選択（ＭＯＳ＿ＳＥＬ）端子は、ＦＥＴ単体（単体ＭＯＳ）評価時の測定を行うＦＥＴ（MOS）を選択する信号を入力する端子である。
図１３は、ＭＯＳ選択（ＭＯＳ＿ＳＥＬ）端子の設定例を示す図である。
この例に示す条件は、図５に示したオペアンプ１００の構成に対応する。オペアンプ１００を形成する差動対回路１００Ｄと能動負荷１００ＭのＦＥＴ Ｍ１からＭ４を選択する場合には、２ｂｉｔの制御信号で設定できる。２ｂｉｔの制御信号の設定を切り換えて、ＦＥＴ Ｍ１からＭ４をそれぞれ選択して、選択されたＦＥＴ単体評価を行う。
なお、本実施形態において、演算増幅器評価システム２００では、オペアンプ１００が、ＦＥＴ Ｍ１〜Ｍ２が組み合わされた差動対回路１００Ｄを有する。半導体装置１において設定されるＦＥＴ単体特性評価では、差動対回路１００ＤのＦＥＴ Ｍ１〜Ｍ２の特性を検出する。オフセット電圧検出評価では、演算増幅器の特性により生じるオフセット電圧（ランダムオフセット）を検出する。測定装置９により、差動対回路１００ＤのＦＥＴ Ｍ１〜Ｍ２の特性とオフセット電圧を対応させて出力する。
これにより、オペアンプ１００を形成する個々のＦＥＴ Ｍ１〜Ｍ２の特性のばらつきを、そのＦＥＴ Ｍ１〜Ｍ２の特性を示すプロセスパラメータのばらつきに対応付けることにより、演算増幅器で生じるオフセット電圧とプロセスパラメータの関係を評価できる。
これにより、オペアンプ１００を形成する個々のＦＥＴ Ｍ１〜Ｍ２の特性のばらつきを、そのＦＥＴ Ｍ１〜Ｍ２の特性を示すプロセスパラメータのばらつきに対応付けることにより、演算増幅器で生じるオフセット電圧とプロセスパラメータの関係を評価できる。
また、本実施形態において、演算増幅器評価システム２００におけるフリッカノイズ電圧評価では、演算増幅器のフリッカノイズ電圧を検出する。測定装置９は、差動対回路のＦＥＴ Ｍ１〜Ｍ２の特性とフリッカノイズ電圧を対応させて出力する。
これにより、フリッカノイズ電圧の評価とＦＥＴ Ｍ１〜Ｍ２の各々の単体特性の評価より求めた各々のプロセスパラメータの相関関係より、フリッカノイズ電圧とプロセスパラメータの関係を評価できる。
これにより、フリッカノイズ電圧の評価とＦＥＴ Ｍ１〜Ｍ２の各々の単体特性の評価より求めた各々のプロセスパラメータの相関関係より、フリッカノイズ電圧とプロセスパラメータの関係を評価できる。
また、本実施形態において、オペアンプ１００は、差動対回路１００Ｄの負荷として接続される能動負荷１００Ｍを有する。トランジスタ特性検出評価では、さらに能動負荷１００ＭのＦＥＴ Ｍ３〜Ｍ４の特性を検出する。測定装置９により、さらに能動負荷１００ＭのＦＥＴ Ｍ３〜Ｍ４の特性とオフセット電圧を対応させて出力する。
これにより、差動対回路１００Ｄに加え能動負荷１００ＭのＦＥＴ Ｍ３〜Ｍ４の特性のばらつきを測定でき、ＦＥＴ Ｍ１〜Ｍ４の特性を示すプロセスパラメータのばらつきに対応付けることにより、演算増幅器で生じるオフセット電圧とプロセスパラメータの関係を評価できる。
これにより、差動対回路１００Ｄに加え能動負荷１００ＭのＦＥＴ Ｍ３〜Ｍ４の特性のばらつきを測定でき、ＦＥＴ Ｍ１〜Ｍ４の特性を示すプロセスパラメータのばらつきに対応付けることにより、演算増幅器で生じるオフセット電圧とプロセスパラメータの関係を評価できる。
また、本実施形態において、測定装置９により、さらに負荷回路１００ＭのＦＥＴ Ｍ３〜Ｍ４の特性とフリッカノイズ電圧を対応させて出力する。
これにより、フリッカノイズ電圧の評価とＦＥＴ Ｍ３〜Ｍ４の各々の単体特性の評価より求めた各々のプロセスパラメータの相関関係より、フリッカノイズ電圧とプロセスパラメータの関係を評価できる。
これにより、フリッカノイズ電圧の評価とＦＥＴ Ｍ３〜Ｍ４の各々の単体特性の評価より求めた各々のプロセスパラメータの相関関係より、フリッカノイズ電圧とプロセスパラメータの関係を評価できる。
また、本実施形態において、演算増幅器評価システム２００では、測定装置９は、同一の演算増幅器から検出されたフリッカノイズ電圧と検出されたオフセット電圧（ランダムオフセット）とを対応させて出力する。
これにより、フリッカノイズの評価とランダムオフセット評価より、フリッカノイズとランダムオフセットの関係が評価できる。
これにより、フリッカノイズの評価とランダムオフセット評価より、フリッカノイズとランダムオフセットの関係が評価できる。
また、本実施形態において、演算増幅器評価システム２００では、測定装置９は、差動対回路１００Ｄに設定されるバイアス電流に応じて、オフセット電圧（ランダムオフセット）及びフリッカノイズ電圧を関係づけて出力する。
これにより、電源電流の値を変えることで、電源電流とオフセット電圧（ランダムオフセット）及びフリッカノイズ電圧の関係を評価できる。
これにより、電源電流の値を変えることで、電源電流とオフセット電圧（ランダムオフセット）及びフリッカノイズ電圧の関係を評価できる。
また、本実施形態において、演算増幅器評価システム２００では、測定装置９が、ＦＥＴ Ｍ１〜Ｍ２をＰ型ＦＥＴによって差動対回路１００Ｄが構成されるＰ型オペアンプ１００と、Ｎ型ＦＥＴによって差動対回路１００Ｄが構成されるＮ型オペアンプ１００における前記オフセット電圧又はフリッカノイズ電圧を出力する。
これにより、チップ内にＰ型オペアンプ１００とＮ型オペアンプ１００を用意して、それぞれの評価結果を比較することで、いずれのオペアンプ１００により所望の性能を得られるか評価できる。
これにより、チップ内にＰ型オペアンプ１００とＮ型オペアンプ１００を用意して、それぞれの評価結果を比較することで、いずれのオペアンプ１００により所望の性能を得られるか評価できる。
また、本実施形態において、演算増幅器評価システム２００では、測定装置９が、ＦＥＴ Ｍ１〜Ｍ２におけるバックゲートをソースに接続した場合、或いは、該バックゲートに電源電圧又は接地電位を印加した場合におけるオフセット電圧又はフリッカノイズ電圧を出力する。
これにより、ＦＥＴのバックゲートをソースに接続したオペアンプ１００と電源電圧又は接地電位を印加したオペアンプ１００の評価結果を比較することで基板効果の影響を評価できる。
これにより、ＦＥＴのバックゲートをソースに接続したオペアンプ１００と電源電圧又は接地電位を印加したオペアンプ１００の評価結果を比較することで基板効果の影響を評価できる。
また、本実施形態において、演算増幅器評価システム２００では、測定装置９が、差動対回路１００Ｄのトランジスタ対に対し、異なるゲート幅又は異なるゲート長さのトランジスタ対による演算増幅器のオフセット電圧及びフリッカノイズ電圧をそのゲート幅及びそのゲート長さに対応させて出力する。
これにより、差動対回路１００Ｄを形成するＦＥＴ Ｍ１とＭ２のサイズのパターンを複数用意することで、ＦＥＴ Ｍ１とＭ２のサイズに対するランダムオフセット電圧のばらつき及びフリッカノイズ電圧のばらつきを評価できる。
これにより、差動対回路１００Ｄを形成するＦＥＴ Ｍ１とＭ２のサイズのパターンを複数用意することで、ＦＥＴ Ｍ１とＭ２のサイズに対するランダムオフセット電圧のばらつき及びフリッカノイズ電圧のばらつきを評価できる。
また、本実施形態において、演算増幅器評価システム２００では、能動負荷１００Ｍが、差動対回路１００Ｄの負荷として接続され、所定の電流をそれぞれ供給する電流源を形成する。測定装置９が、能動負荷１００Ｍのトランジスタ対に対し、異なるゲート幅又は異なるゲート長さのトランジスタ対によるオペアンプ１００のオフセット電圧及びフリッカノイズ電圧をそのゲート幅及びゲート長さに対応させて出力する。
これにより、能動負荷１００Ｍを形成するＦＥＴ Ｍ３とＭ４のサイズのパターンを複数用意することで、ＦＥＴ Ｍ３とＭ４のサイズに対するランダムオフセット電圧のばらつき及びフリッカノイズ電圧のばらつきを評価できる。
これにより、能動負荷１００Ｍを形成するＦＥＴ Ｍ３とＭ４のサイズのパターンを複数用意することで、ＦＥＴ Ｍ３とＭ４のサイズに対するランダムオフセット電圧のばらつき及びフリッカノイズ電圧のばらつきを評価できる。
また、本実施形態において、演算増幅器評価システム２００では、差動対回路１００ＤのＦＥＴ Ｍ１とＭ２又は能動負荷のＦＥＴ Ｍ３とＭ４は、２乗倍の比率で設定されるゲート面積となるゲート幅及びゲート長さに基づいて設定される。
これにより、差動対回路１００ＤのＦＥＴ Ｍ１とＭ２又は能動負荷のＦＥＴ Ｍ３とＭ４のゲート面積を２乗倍で変化させることで、ゲート面積の平方根で示した座標では、測定箇所の間隔を等間隔に設定することができ、補間処理を行っても精度を確保できる。
これにより、差動対回路１００ＤのＦＥＴ Ｍ１とＭ２又は能動負荷のＦＥＴ Ｍ３とＭ４のゲート面積を２乗倍で変化させることで、ゲート面積の平方根で示した座標では、測定箇所の間隔を等間隔に設定することができ、補間処理を行っても精度を確保できる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
本発明のオペアンプ１００における、ＦＥＴには、あらゆる種類のＦＥＴを使用することができ、ＦＥＴの構成数や接続形態についても特に限定されるものではない。
また、差動対回路１００Ｄを構成するＦＥＴをＮ型ＦＥＴとする構成を示したが、Ｐ型ＦＥＴとする構成への適応も可能である。
また、上記の実施形態では、差動対回路１００ＤにおけるＦＥＴのプロセスパラメータを設定する例をあげて示したが、能動負荷１００ＭにおけるＦＥＴのプロセスパラメータを設定する場合にも同様な設定方法を用いることにより適用することができる。
本発明のオペアンプ１００における、ＦＥＴには、あらゆる種類のＦＥＴを使用することができ、ＦＥＴの構成数や接続形態についても特に限定されるものではない。
また、差動対回路１００Ｄを構成するＦＥＴをＮ型ＦＥＴとする構成を示したが、Ｐ型ＦＥＴとする構成への適応も可能である。
また、上記の実施形態では、差動対回路１００ＤにおけるＦＥＴのプロセスパラメータを設定する例をあげて示したが、能動負荷１００ＭにおけるＦＥＴのプロセスパラメータを設定する場合にも同様な設定方法を用いることにより適用することができる。
また、本実施形態における各ＦＥＴの特性は、測定端子に接続されるデバイス特性測定装置から所定の電圧及び電流がそれぞれのＦＥＴに印加され、測定端子の電圧を検出することにより行われる。デバイス特性測定装置は、ゲート電圧とドレイン電圧を等しく変化させた時のドレイン電流の特性（ダイオード特性）や、ゲート電圧に定電圧を与えてドレイン電圧を変化させた時のドレイン電流の特性（静特性）などの測定を行う。デバイス特性測定装置は、測定によって得られた特性データに基づいて所定の演算処理を行いそれぞれのＦＥＴのプロセスパラメータを導く。デバイス特性測定装置によって導かれるプロセスパラメータの例として、閾値電圧（Ｖｔｈ）、ゲート酸化膜厚（ｔｏｘ）、ゲート長さにおける設計値（Ｌ）との差分（ＸＬ）、ゲート幅における設計値（Ｗ）との差分（ＸＷ）などがある。デバイス特性測定装置は、導かれたプロセスパラメータを測定によって得られた特性データと合わせて表示し、また外部に出力することができる。
測定装置９では、デバイス特性測定装置が出力するプロセスパラメータと特性データを取り込んで、オフセット電圧やフリッカノイズ電圧などと関連付けて表示する。また、取り込んだプロセスパラメータと特性データと、オフセット電圧やフリッカノイズ電圧との相関を判定する演算処理を行ったり、統計処理を行ったりすることができる。
このように、対となるＦＥＴの組み合わせに応じたプロセスパラメータの値に基づいて演算処理することにより、それぞれのＦＥＴの設計値に対する誤差（差分）によって生じる特性誤差や、差動対回路１００Ｄと能動負荷１００Ｍの組み合わせに対応させたそれぞれの特性誤差を組み合わせてオペアンプ１００の特性に与える影響度を導くことができる。
測定装置９では、デバイス特性測定装置が出力するプロセスパラメータと特性データを取り込んで、オフセット電圧やフリッカノイズ電圧などと関連付けて表示する。また、取り込んだプロセスパラメータと特性データと、オフセット電圧やフリッカノイズ電圧との相関を判定する演算処理を行ったり、統計処理を行ったりすることができる。
このように、対となるＦＥＴの組み合わせに応じたプロセスパラメータの値に基づいて演算処理することにより、それぞれのＦＥＴの設計値に対する誤差（差分）によって生じる特性誤差や、差動対回路１００Ｄと能動負荷１００Ｍの組み合わせに対応させたそれぞれの特性誤差を組み合わせてオペアンプ１００の特性に与える影響度を導くことができる。
１ 半導体装置
９ 測定装置
１０ オペアンプＭＡＴ
１００ オペアンプ
２００ 演算増幅器評価システム
９ 測定装置
１０ オペアンプＭＡＴ
１００ オペアンプ
２００ 演算増幅器評価システム
Claims (10)
- トランジスタが組み合わされた差動対回路を有する演算増幅器と、
前記差動対回路のトランジスタの特性を検出するトランジスタ特性検出手段と、
前記演算増幅器の特性により生じるオフセット電圧を検出するオフセット電圧検出手段と、
前記差動対回路のトランジスタの特性と前記オフセット電圧を対応させて出力する出力手段と、
を備えることを特徴とする評価システム。 - 前記演算増幅器のフリッカノイズ電圧を検出するノイズ検出手段
を備え、
前記出力手段は、
前記差動対回路のトランジスタの特性と前記フリッカノイズ電圧を対応させて出力する
ことを特徴とする請求項１に記載の評価システム。 - 前記出力手段は、
前記検出されたフリッカノイズ電圧と、前記検出されたオフセット電圧と、を対応させて出力する
ことを特徴とする請求項２に記載の評価システム。 - 前記出力手段は、
前記差動対回路に設定されるバイアス電流に応じて、前記オフセット電圧及び前記フリッカノイズ電圧を関係づけて出力する
ことを特徴とする請求項２又は請求項３に記載の評価システム。 - 前記トランジスタとしてＰチャネル型トランジスタによって前記差動対回路が構成されるＰ型演算増幅器と、
前記トランジスタとしてＮチャネル型トランジスタによって前記差動対回路が構成されるＮ型演算増幅器と、
を備え、
前記出力手段は、
前記Ｐ型演算増幅器とＮ型演算増幅器における前記オフセット電圧又はフリッカノイズ電圧を出力し、
前記トランジスタは、電界効果型トランジスタである
ことを特徴とする請求項２から請求項４のいずれか１項に記載の評価システム。 - 前記トランジスタは、電界効果型トランジスタであり、
前記出力手段は、
前記トランジスタにおけるバックゲートをソースに接続した場合、或いは、該バックゲートに電源電圧又は接地電位を印加した場合における前記オフセット電圧又はフリッカノイズ電圧を出力する
ことを特徴とする請求項２から請求項５のいずれか１項に記載の評価システム。 - 前記出力手段は、
前記差動対回路、又は能動負荷のトランジスタ対に対し、異なるゲート幅又は異なるゲート長さのトランジスタ対による演算増幅器のオフセット電圧及びフリッカノイズ電圧を該ゲート幅及び該ゲート長さに対応させて出力する
ことを特徴とする請求項２から請求項６のいずれか１項に記載の評価システム。 - 前記出力手段は、
前記トランジスタの特性に基づいて抽出される該トランジスタのプロセスパラメータを、前記オフセット電圧及びフリッカノイズ電圧と対応させて出力する
ことを特徴とする請求項２から請求項７のいずれか１項に記載の評価システム。 - 対となる前記トランジスタは、
２乗倍の比率で設定されるゲート面積となるゲート幅及びゲート長さに基づいて設定される
ことを特徴とする請求項１から請求項８に記載の評価システム。 - 演算増幅器に含まれる差動対回路のトランジスタの特性を検出するトランジスタ特性検出過程と、
前記演算増幅器の特性により生じるオフセット電圧を検出するオフセット電圧検出過程と、
前記差動対回路のトランジスタの特性と、前記オフセット電圧と、を対応させて出力する出力過程と、
を備えることを特徴とする評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009173284A JP5493541B2 (ja) | 2009-07-24 | 2009-07-24 | 評価システム及び評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009173284A JP5493541B2 (ja) | 2009-07-24 | 2009-07-24 | 評価システム及び評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011027536A JP2011027536A (ja) | 2011-02-10 |
| JP5493541B2 true JP5493541B2 (ja) | 2014-05-14 |
Family
ID=43636457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009173284A Expired - Fee Related JP5493541B2 (ja) | 2009-07-24 | 2009-07-24 | 評価システム及び評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5493541B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
| JPH11330874A (ja) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置 |
| US6807118B2 (en) * | 2003-01-23 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Adjustable offset differential amplifier |
| JP2007243160A (ja) * | 2006-02-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその検査方法 |
| JP5200927B2 (ja) * | 2008-12-29 | 2013-06-05 | セイコーエプソン株式会社 | アナログ回路及び電子機器 |
-
2009
- 2009-07-24 JP JP2009173284A patent/JP5493541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011027536A (ja) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4351632B2 (ja) | センサ配置およびセンサ配置の駆動方法 | |
| EP2845316B1 (en) | Electronic circuit for adjusting an offset of a differential amplifier | |
| US20080259990A1 (en) | Temperature sensor circuit and calibration method thereof | |
| US20140203794A1 (en) | Methods and structures for dynamically calibrating reference voltage | |
| JP4174511B2 (ja) | 半導体集積回路の雑音検出及び測定回路 | |
| US8278920B2 (en) | Magnetic sensor and magnetic measurement method | |
| JP2010060435A (ja) | 電圧検出装置 | |
| US20100145657A1 (en) | Integrated sensor array with offset reduction | |
| US7434985B2 (en) | Calibrated built-in temperature sensor and calibration method thereof | |
| KR20090020524A (ko) | 분압 회로 및 자기 센서 회로 | |
| JP2004229303A (ja) | オフセット調整可能な差動増幅器 | |
| JP2001337147A (ja) | 磁界センサ | |
| JP6571031B2 (ja) | オープン／ショート検査回路及び負荷駆動装置 | |
| TW201502554A (zh) | 磁性感測器裝置 | |
| JP4973199B2 (ja) | 半導体評価回路及び評価方法 | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| US8779796B2 (en) | Method and apparatus for device parameter measurement | |
| US8207778B2 (en) | Physical quantity sensor | |
| JP5278144B2 (ja) | 増幅回路、集積回路装置及び電子機器 | |
| JP5493541B2 (ja) | 評価システム及び評価方法 | |
| US10488365B2 (en) | Current sensors using bipolar transistors | |
| KR20150023348A (ko) | 자기 센서 | |
| Lee et al. | A sub-1.0-V on-chip CMOS thermometer with a folded temperature sensor for low-power mobile DRAM | |
| JP5397065B2 (ja) | 演算増幅器評価回路及び評価方法 | |
| JP2001183165A (ja) | センサの異常検出回路及び物理量検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131128 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5493541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |