JP5493501B2 - 微小構造体、ドナー基板、及び微小構造体の製造方法 - Google Patents
微小構造体、ドナー基板、及び微小構造体の製造方法 Download PDFInfo
- Publication number
- JP5493501B2 JP5493501B2 JP2009152884A JP2009152884A JP5493501B2 JP 5493501 B2 JP5493501 B2 JP 5493501B2 JP 2009152884 A JP2009152884 A JP 2009152884A JP 2009152884 A JP2009152884 A JP 2009152884A JP 5493501 B2 JP5493501 B2 JP 5493501B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- hardness
- substrate
- conductive
- microstructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Laminated Bodies (AREA)
- Electroplating Methods And Accessories (AREA)
Description
本発明の第1の実施の形態に係る微小構造体の製造方法を(1)ドナー基板の作製と(2)導電膜パターン層の転写と(3)導電膜パターン層の研削とに分けて説明する。
図1A(a)〜(d)及び図1B(e)〜(g)はドナー基板の作製手順を示す。ドナー基板の作製では、Ni膜パターンの形成、第1のレジストパターンの形成、Ni薄膜の形成、Ni薄膜パターンの形成、第2のレジストパターンの形成、Au薄膜の形成、及びAu薄膜パターンの形成の各工程が順次実施されるため、これら各工程を順次説明する。
図1A(a)に2点鎖線で示すレジストパターン2Fが形成された金属基板1をめっき浴に浸し、電解めっき(電鋳)によってニッケル(Ni)による第1の導電膜を例えば25μmの厚さに金属基板1上で成長させる。次に、図1A(a)に実線で示すように、レジストパターン2F(2点鎖線で示す)を剥離液で除去することにより、金属基板1の表面1a上にその面方向に沿って並列する第1の導電膜からなる第1の導電膜パターンとしてのNi膜パターン2A〜2E(図1ではNi膜パターン2C,2Dのみ示す。)を形成する。なお、第1の導電膜の材料してNiを用いる代わりに、Ni合金,銅,又は銅合金などを用いることができる。
まず、Ni膜パターン2A〜2Eを覆うように金属基板1の表面1a全体をレジストを塗布してレジスト膜(図示せず)を形成する。次いで、このレジスト膜上に所定のパターンを有するフォトマスク(図示せず)を設置した後、露光手段(図示せず)によりフォトマスクの開口部を通してレジスト膜を露光する。しかる後、図1A(b)に示すように、レジスト膜を剥離液で除去することにより、金属基板1の表面1aの露出面及びNi膜パターン2A〜2Eの表面の一部に第1のレジストパターン3を形成する。この場合、Ni膜パターン2A〜2Eの表面の一部(第1のレジストパターン3で被覆された部位以外の部位)が露出する。
次に、図1A(c)に示すように、第1のレジストパターン3及びNi膜パターン2A〜2Eが形成された金属基板1を上記(a)Ni膜パターンの形成工程で用いためっき浴に浸し、電解めっきによってNiによる第3の導電膜としてのNi薄膜4を例えば2μmの厚さにNi膜パターン2A〜2E上の表面の露出面に成長させる。
次に、図1A(d)に示すように、図1A(c)に示す第1のレジストパターン3を剥離液で除去することにより、Ni膜パターン2A〜2Eの表面の外縁側にNi薄膜パターン4aを形成(積層)する。
次に、Ni膜パターン2A〜2E及びNi薄膜パターン4aを覆うように金属基板1の表面1a全体にレジストを塗布してレジスト膜(図示せず)を形成する。次いで、このレジスト膜上に所定のパターンを有するフォトマスク(図示せず)を設置した後、露光手段(図示せず)によりフォトマスクの開口部を通してレジスト膜を露光する。しかる後、図1B(e)に示すように、レジスト膜を剥離液で除去することにより、第2のレジストパターン5を金属基板1の表面1a一部及びNi薄膜パターン4aの表面に形成し、Ni薄膜パターン4a以外のNi膜パターン2A〜2Eの表面を露出させる。
次に、図1B(f)に示すように、第2のレジストパターン5,Ni薄膜パターン4a及びNi膜パターン2A〜2Eが形成された金属基板1を電解めっきによって金(Au)による第2の導電膜としてのAu薄膜6を例えば2μmの厚さにNi膜パターン2A〜2E上に成長させる。
図1B(g)に示すように、図1B(f)に示す第2のレジストパターン5を剥離液で除去することにより、Ni膜パターン2A〜2Eの表面の一部にAu薄膜パターン6aを形成(積層)する。この場合、Ni膜パターン2A〜2Eの表面一部にAu薄膜パターン6aが形成されると、Ni薄膜パターン4aにその内側に隣接してAu薄膜パターン6aが配置される。この場合、Au薄膜パターン6aがNi薄膜パターン4a上に重ならないように配置されることが望ましく、このため予めNi薄膜(第3の導電膜)の厚さよりも若干大きい厚さに設定されたAu薄膜(第2の導電膜)からなるAu薄膜パターン6aがNi薄膜パターン4aとの間に空隙(数μm程度)をもって形成される。そして、後工程で圧接によってAu薄膜パターン6aを変形させて延伸し、Au薄膜パターン6aとNi薄膜パターン4aとの間の空隙(少なくとも一部)を埋める。
図2(a)〜(c)は導電膜パターン層の転写手順を示す。導電膜パターン層の転写は、第1〜第5の導電膜パターン層7A〜7Eをドナー基板8から転写対象に順次転写することにより実施されるが、各導電膜パターン層の転写が略同様の手順を経て実施されるため、ここでは第3の導電膜パターン層の転写についてのみ詳細に説明し、他の導電膜パターン層(第1,2,4,5の導電膜パターン層)の転写についての説明は一部省略する。
まず、図2(a)に示すように、上部ステージを側方に移動させ、ターゲット基板9における第2の導電膜パターン層7Bをドナー基板8における第3の導電膜パターン層7Cの上方に配置する。
図3(a)及び(b)は導電膜パターン層の研削手順を示す。図3(a)に示すようにドナー基板8(図2に示す)から導電膜パターン層7A〜7Eが順次転写されたターゲット基板9を上部ステージから取り外し、導電膜パターン層7A〜7Eにおける複数のNi膜パターン2A〜2E及び複数のNi薄膜パターン4aの各一部を例えば精密旋盤機(図示せず)によって図3(b)に示すように研削する。この場合、導電膜パターン層の研削は、導電膜パターン層7A〜7Eのうち互いに隣り合う2つの導電膜パターン層間に形成された段差(図3(a)に示す)を消失させるようにして行われる。これにより、図3(b)に示すように、外側面が段差に代わって傾斜面10aで形成されたターゲット基板9付きの微小構造体10が形成される。
次に、本発明の第2の実施の形態に係る微小構造体の製造方法につき、図4(a)〜(c)を用いて説明する。図4(a)〜(c)は微小構造体の製造手順を示す。
Claims (8)
- 第1の硬度を有する第1の導電膜と、前記第1の硬度よりも低い第2の硬度を有する第2の導電膜とを交互に積層してなるとともに、
前記第2の硬度よりも高い第3の硬度を有する第3の導電膜を前記第2の導電膜の外側に配置してなり、
前記第1の導電膜及び前記第3の導電膜は、研削加工されたものである微小構造体。 - 前記第3の導電膜は、前記第2の導電膜の外側に配置されている請求項1に記載の微小構造体。
- 前記第3の導電膜は、前記第3の硬度が前記第1の硬度と同一の硬度に設定されている請求項1に記載の微小構造体。
- 前記第2の導電膜は、その厚さが前記第1の導電膜の厚さよりも大きい請求項1に記載の微小構造体。
- 基板と、
前記基板上に形成され、第1の硬度を有する複数の第1の導電膜と、
前記第1の硬度よりも低い第2の硬度を有し、前記複数の第1の導電膜上に形成された複数の第2の導電膜と、
前記第2の硬度よりも高い第3の硬度を有し、前記複数の第2の導電膜の外側に形成された複数の第3の導電膜とを備え、
前記第1の導電膜及び前記第3の導電膜は、研削加工されたものであるドナー基板。 - 前記基板は、その材料が金属からなるもの、又は絶縁材料からなるものの表面に導電性の膜を有するものである請求項5に記載のドナー基板。
- 第1の硬度を有する第1の導電膜と、前記第1の硬度よりも低い第2の硬度を有する第2の導電膜とを交互に積層してなるとともに、
前記第2の硬度よりも高い第3の硬度を有する第3の導電膜を前記第2の導電膜の外側に配置してなる微小構造体を製造する方法であって、
前記第1の導電膜からなる複数の第1の導電膜パターンを第1の基板上に形成した後、前記第2の導電膜からなる複数の第2の導電膜パターン及び前記第3の導電膜からなる複数の第3の導電膜パターンを前記複数の第1の導電膜パターン上に形成することにより、前記第1の基板上に複数の導電膜パターン層を形成する第1の工程と、
前記複数の導電膜パターン層を前記第1の基板から第2の基板上に順次転写する第2の工程と、
前記第2の基板上に転写された前記複数の導電膜パターン層における前記複数の第1の導電膜パターン及び前記複数の第3の導電膜パターンの各一部を研削する第3の工程とを含む微小構造体の製造方法。 - 第1の硬度を有する第1の導電膜と、前記第1の硬度よりも低い第2の硬度を有する第2の導電膜とを交互に積層してなるとともに、
前記第2の硬度よりも高い第3の硬度を有する第3の導電膜を前記第2の導電膜の外側に配置してなる微小構造体を製造する方法であって、
前記第1の導電膜からなる複数の第1の導電膜パターンを第1の基板上に形成した後、前記第2の導電膜からなる複数の第2の導電膜パターンを前記複数の第1の導電膜パターン上に形成することにより、前記第1の基板上に複数の導電膜パターン層を形成する第1の工程と、
前記複数の導電膜パターン層を前記第1の基板から第2の基板上に順次転写する第2の
工程と、
前記第3の導電膜で前記複数の導電膜パターン層を被覆する第3の工程と、
前記第3の導電膜で被覆された前記複数の導電膜パターン層における前記複数の第1の導電膜パターン、及び前記第3の導電膜の各一部を研削する第4の工程とを含む微小構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152884A JP5493501B2 (ja) | 2009-06-26 | 2009-06-26 | 微小構造体、ドナー基板、及び微小構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152884A JP5493501B2 (ja) | 2009-06-26 | 2009-06-26 | 微小構造体、ドナー基板、及び微小構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011005605A JP2011005605A (ja) | 2011-01-13 |
JP5493501B2 true JP5493501B2 (ja) | 2014-05-14 |
Family
ID=43562870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152884A Expired - Fee Related JP5493501B2 (ja) | 2009-06-26 | 2009-06-26 | 微小構造体、ドナー基板、及び微小構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493501B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4318416B2 (ja) * | 2001-10-05 | 2009-08-26 | 富士ゼロックス株式会社 | 微小構造体の製造方法 |
WO2005065436A2 (en) * | 2003-12-31 | 2005-07-21 | Microfabrica Inc. | Method and apparatus for maintaining parallelism of layers and/or achieving desired thicknesses of layers during the electrochemical fabrication of structures |
JP4650113B2 (ja) * | 2005-06-09 | 2011-03-16 | 富士ゼロックス株式会社 | 積層構造体、ドナー基板、および積層構造体の製造方法 |
-
2009
- 2009-06-26 JP JP2009152884A patent/JP5493501B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011005605A (ja) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI604074B (zh) | 蒸鍍遮罩,蒸鍍遮罩之製造方法及金屬板 | |
WO2016129534A1 (ja) | 蒸着マスクの製造方法および蒸着マスク | |
RU2010132147A (ru) | Способ изготовления металлической микроструктуры и микроструктура, полученная при помощи этого способа | |
JP2004006371A (ja) | 蒸着用マスク、蒸着用マスクフレーム組立体及びこれらの製造方法 | |
US6350360B1 (en) | Method of fabricating a 3-dimensional tool master | |
JP2010242141A (ja) | 蒸着マスク及びその製造方法 | |
US8237333B2 (en) | Piezoelectric actuator and method for producing a piezoelectric actuator | |
JP2007070709A (ja) | 電鋳型、電鋳型の製造方法及び電鋳部品の製造方法 | |
JP5502296B2 (ja) | サスペンドメタルマスクの製造方法及びサスペンドメタルマスク | |
JP4650113B2 (ja) | 積層構造体、ドナー基板、および積層構造体の製造方法 | |
JP2006219752A5 (ja) | ||
US20110123930A1 (en) | Ceramic substrate preparation process | |
JP5111687B1 (ja) | 転写金型の製造方法、それによって作製された転写金型、及びその転写金型によって作製された部品 | |
JP5493501B2 (ja) | 微小構造体、ドナー基板、及び微小構造体の製造方法 | |
JP2007070678A (ja) | 電鋳型、電鋳型の製造方法及び電鋳部品の製造方法 | |
JP6382574B2 (ja) | サスペンドメタルマスクおよびサスペンドメタルマスクの製造方法 | |
KR101180372B1 (ko) | 마이크로 부품 및 금형의 제조방법 | |
JP2008208431A (ja) | 電鋳型とその製造方法および電鋳部品の製造方法 | |
CN104024487A (zh) | 转印模具的制造方法、利用该方法制造的转印模具以及利用该转印模具制造的零件 | |
JP5651520B2 (ja) | インプリントモールドおよびその製造方法 | |
JP6284144B2 (ja) | 電鋳品及びその製造方法 | |
JP2010042569A (ja) | サスペンドメタルマスクの製造方法及びサスペンドメタルマスク | |
JP6211546B2 (ja) | 金属基板の製造方法 | |
JP2013170300A (ja) | 電鋳部品の製造方法及び電鋳部品 | |
KR20040064191A (ko) | 적층박막전주가공물과 그 제작방법. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5493501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |