JP5479765B2 - One-dimensional array element manufacturing method and one-dimensional array element - Google Patents

One-dimensional array element manufacturing method and one-dimensional array element Download PDF

Info

Publication number
JP5479765B2
JP5479765B2 JP2009079662A JP2009079662A JP5479765B2 JP 5479765 B2 JP5479765 B2 JP 5479765B2 JP 2009079662 A JP2009079662 A JP 2009079662A JP 2009079662 A JP2009079662 A JP 2009079662A JP 5479765 B2 JP5479765 B2 JP 5479765B2
Authority
JP
Japan
Prior art keywords
array element
substrate
emitting laser
elements
dimensional array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009079662A
Other languages
Japanese (ja)
Other versions
JP2010232502A (en
Inventor
健生 影山
泰雅 川北
均 清水
啓史 高木
宏辰 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2009079662A priority Critical patent/JP5479765B2/en
Publication of JP2010232502A publication Critical patent/JP2010232502A/en
Application granted granted Critical
Publication of JP5479765B2 publication Critical patent/JP5479765B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、基板上に一次元的に配列した単一素子を備える一次元アレイ素子の製造方法および一次元アレイ素子に関するものである。   The present invention relates to a method for manufacturing a one-dimensional array element including a single element arranged one-dimensionally on a substrate, and a one-dimensional array element.

垂直共振器型面発光レーザ素子(VCSEL:Vertical Cavity Surface Emitting Laser、以下、面発光レーザ素子と称す。)は、光インターコネクションをはじめとする種々の光通信用光源、あるいは他の様々なアプリケーション用デバイスとして利用されている(例えば、特許文献1参照)。面発光レーザ素子は、基板に対して垂直方向にレーザ光を射出するため、従来の端面発光型レーザ素子に比べて同一基板上に複数の素子を容易に一次元配列させて一次元アレイ素子を形成することができる。また、活性層体積が非常に小さいため、極低閾値電流および低消費電力でレーザ発振が可能であるなど、多くの利点を有している。   Vertical Cavity Surface Emitting Laser (VCSEL) is used for various optical communication light sources such as optical interconnection or other various applications. It is used as a device (see, for example, Patent Document 1). Since the surface emitting laser element emits laser light in a direction perpendicular to the substrate, a plurality of elements can be easily arranged one-dimensionally on the same substrate as compared with the conventional edge-emitting laser element. Can be formed. Further, since the volume of the active layer is very small, there are many advantages such that laser oscillation is possible with extremely low threshold current and low power consumption.

一般に、面発光レーザ素子は、結晶基板面と同一面上に配置された下部反射鏡、活性層、上部反射鏡によって構成される共振構造と、活性層を励起させる構造により構成され、通常は電流注入により活性層を励起させる。活性層は通常半導体で構成されることから、基板と活性層との間に位置する下部反射鏡も、半導体で形成されることが一般的である。そこで、屈折率の大きい材料の層と小さい材料の層のペアを積層した半導体多層膜反射鏡が広く用いられている。なお、面発光レーザ素子は、共振器長が一般の半導体レーザに比べて短いため、低しきい値動作のためには99%以上の高い反射率をもつ反射鏡が必要なので、半導体多層膜反射鏡は通常上記層のペアが20−60ペア積層されて形成される。その結果、その膜厚は数μmから15μm程度の、比較的厚い層となる。また、その層厚は、組み合わせる材料の屈折率差や、反射させるべき波長の設計などによって異なる。また、通常、この下部反射鏡は有機金属気相成長法(MOCVD法)や分子線成長法(MBE法)などによってエピタキシャル成長される。一方、上部反射鏡は電流注入構造や出射方向などとの組み合わせにより、半導体多層膜反射鏡や誘電体多層膜反射鏡、またそれらと金属を組み合わせたものなどから選ばれたものが用いられる。   In general, a surface-emitting laser element is composed of a resonant structure composed of a lower reflecting mirror, an active layer, and an upper reflecting mirror disposed on the same plane as the crystal substrate surface, and a structure that excites the active layer. The active layer is excited by implantation. Since the active layer is usually made of a semiconductor, the lower reflecting mirror located between the substrate and the active layer is also generally made of a semiconductor. Therefore, a semiconductor multilayer film reflecting mirror in which a pair of a material having a large refractive index and a layer of a material having a small refractive index are stacked is widely used. Since the surface emitting laser element has a cavity length shorter than that of a general semiconductor laser, a reflector having a high reflectivity of 99% or more is required for low threshold operation. A mirror is usually formed by stacking 20-60 pairs of the above layers. As a result, the film thickness becomes a relatively thick layer of several μm to 15 μm. In addition, the layer thickness varies depending on the refractive index difference of the material to be combined, the design of the wavelength to be reflected, and the like. In general, the lower reflector is epitaxially grown by metal organic chemical vapor deposition (MOCVD) or molecular beam growth (MBE). On the other hand, the upper reflecting mirror is selected from a semiconductor multilayer reflecting mirror, a dielectric multilayer reflecting mirror, or a combination of these and a metal depending on the combination with the current injection structure and the emitting direction.

なお、850nm帯を中心に、650nm〜1300nm帯までの波長帯域でそれぞれ発光する面発光レーザ素子の場合、III−V族半導体材料であるGaAs基板上にエピタキシャル層を成長し、下部反射鏡にはAlGa1−xAs/AlGa1−yAs(0<x≦1、0≦y<1、x<y)の組み合わせによるAlGaAs系半導体多層膜反射鏡が広く用いられている。AlGaAs系半導体多層膜反射鏡は、GaAs基板と殆ど同一の格子定数を持ち、多層積層することが可能なため、結果として高反射率を得やすいという特徴を持つ。 In the case of a surface emitting laser element that emits light in the wavelength band from 650 nm to 1300 nm centering around the 850 nm band, an epitaxial layer is grown on a GaAs substrate that is a III-V group semiconductor material, Al x Ga 1-x As / Al y Ga 1-y As (0 <x ≦ 1,0 ≦ y <1, x <y) AlGaAs -based semiconductor multilayer reflector with a combination of widely used. The AlGaAs-based semiconductor multilayer film reflector has a characteristic that it has a lattice constant almost the same as that of a GaAs substrate and can be laminated in multiple layers.

また、一次元面発光レーザアレイ素子は、互いに電気的に独立した単一の面発光レーザ素子を一列に配列させることにより構成され、通常リソグラフィやエッチングなどの半導体微細加工技術を用いて同一基板から多数のアレイ素子が一括で製造される。たとえば、通常、基板上に規則的かつ二次元的に素子を形成し、アレイ素子のパターンに沿って、回転鋸によるダイシングやスクライビング(表面を引っかいて傷を入れ、押し割る方法)を用いて所望の単一素子の組を切り出して一次元アレイ素子を製造する。また、二次元アレイ素子も同様に製造する。   A one-dimensional surface-emitting laser array element is configured by arranging a single surface-emitting laser element that is electrically independent from each other in a line, and is usually formed from the same substrate using semiconductor microfabrication techniques such as lithography and etching. A large number of array elements are manufactured together. For example, it is usually desirable to form elements regularly and two-dimensionally on a substrate and use dicing or scribing with a rotary saw along the pattern of the array elements (a method of scratching the surface and scratching and pressing). A one-dimensional array element is manufactured by cutting out a set of single elements. A two-dimensional array element is manufactured in the same manner.

なお、上記の製造の際に用いる基板には、その方向を識別するためにオリエンテーションフラットが形成されている。図11は、III−V族半導体結晶からなる主表面が面方位(100)である(100)基板と面方位との関係を示す図である。なお、符号D1、D2は、III−V族半導体結晶の面方位を示しており、符号F1、F2は、それぞれV族元素(As、P等)の面、III族元素(Ga、In等)面を示している。また、符号W、W1、W2は、それぞれ基板(ウェハ)、US規格によるオリエンテーションフラット(Orientation Flat、OF)、インデックスフラット(Index Flat、IF)を示している。図11に示すように、US規格によれば、OFは(01−1)面に形成され、IFは(011)面に形成されている。なお、EJ規格によれば、OFは(0−1−1)面に形成され、IFは(0−11)に形成されている。   Note that an orientation flat is formed on the substrate used in the above manufacturing in order to identify the direction. FIG. 11 is a diagram showing a relationship between a (100) substrate whose main surface made of a III-V group semiconductor crystal has a plane orientation (100) and the plane orientation. Symbols D1 and D2 indicate plane orientations of the III-V group semiconductor crystal, and symbols F1 and F2 indicate a group V element (As, P, etc.) plane and a group III element (Ga, In, etc.), respectively. Shows the surface. Symbols W, W1, and W2 indicate a substrate (wafer), an orientation flat (Orientation Flat, OF) according to US standards, and an index flat (Index Flat, IF), respectively. As shown in FIG. 11, according to the US standard, OF is formed on the (01-1) plane, and IF is formed on the (011) plane. According to the EJ standard, OF is formed on the (0-1-1) plane, and IF is formed on (0-11).

特開2008−117899号公報JP 2008-117899 A

しかしながら、一つのアレイ素子がその要求性能を満たし、良品となるためには、その中の各単一素子全てが要求性能を満たす必要がある。すなわち、アレイ素子中の一つの単一素子でも要求性能を満たさなければ、そのアレイ素子は不良品となる。したがって、単一素子の場合と比較すると、アレイ素子の製造歩留まりを所望の高いレベルにするのは格段に難しい。そのため、アレイ素子製造の際には、製造歩留まり低下要因を注意深く取り除く必要がある。   However, in order for one array element to satisfy the required performance and become a non-defective product, all the single elements in the array element must satisfy the required performance. That is, if even one single element in the array element does not satisfy the required performance, the array element becomes a defective product. Therefore, compared with the case of a single element, it is much more difficult to achieve a desired high manufacturing yield of array elements. Therefore, when manufacturing the array element, it is necessary to carefully remove factors that reduce the manufacturing yield.

なお、一般的に、製造歩留まりを低下させる要因としては、エピタキシャル成長や基板加工プロセスの設計からの乖離や不良などがある。これに対して、製造工程の最適化により製造条件を厳密に制御することで製造歩留まりを向上させている。具体的には、エピタキシャル成長時の不良としては、製造した基板の半導体層の組成が設計からずれて、その結果基板結晶との格子不整合が生じて歪が層中に蓄積することにより、すべり転位などの転位が発生する事が挙げられる。この転位は、通常クロスハッチとして観察され、半導体素子の動作特性に深刻な影響を及ぼす。これらを防止するためには、エピタキシャル成長時の組成制御の精度を向上させることにより、格子不整合を減少させて回避することが必要である。   In general, factors that reduce the manufacturing yield include deviation from the epitaxial growth and design of the substrate processing process and defects. On the other hand, the manufacturing yield is improved by strictly controlling the manufacturing conditions by optimizing the manufacturing process. Specifically, as a defect during epitaxial growth, the composition of the semiconductor layer of the manufactured substrate deviates from the design, resulting in lattice mismatch with the substrate crystal and the accumulation of strain in the layer, resulting in slip dislocations. Such a dislocation occurs. This dislocation is usually observed as a cross hatch and has a serious influence on the operating characteristics of the semiconductor element. In order to prevent these problems, it is necessary to reduce and avoid lattice mismatch by improving the accuracy of composition control during epitaxial growth.

その他に、エピタキシャル成長時の不良としては、エピタキシャル成長時に付着するパーティクルの影響による不良がある。すなわち、アレイ素子とする場合も含めた面発光レーザ素子の製造の場合、発光部を含む周囲、具体的にはメサ内にパーティクルが存在すると、エピタキシャル層構造がかく乱されたり、リーク電流が発生したりして素子不良の原因となる。また、酸化型電流狭窄構造を用いた面発光レーザ素子の場合、メサ内にパーティクルが存在すると、酸化工程時に酸化形状に乱れが生じる。したがって、エピタキシャル成長時のパーティクルは、注意深い取り扱いにより減少させることが必要である。なお、III−V族半導体を用いる場合のパーティクルとしては、MOCVD法を用いる場合は、反応炉の壁などから飛来するAsクラスターや半導体多結晶が多い。一方、MBE法を用いる場合は、Asクラスターや半導体多結晶のほか、オーバルディフェクトと呼ばれるGaなどの金属状ドロップレットに起因するパーティクルが多い。   In addition, as defects during epitaxial growth, there are defects due to the influence of particles adhering during epitaxial growth. That is, in the case of manufacturing a surface emitting laser element including an array element, if particles exist around the light emitting portion, specifically in the mesa, the epitaxial layer structure is disturbed or leakage current is generated. This may cause a device failure. Further, in the case of a surface emitting laser element using an oxidation type current confinement structure, if particles exist in the mesa, the oxidation shape is disturbed during the oxidation process. Therefore, it is necessary to reduce the number of particles during epitaxial growth by careful handling. In addition, as a particle in the case of using a III-V group semiconductor, when using MOCVD method, there are many As clusters and semiconductor polycrystals which fly from the wall of a reaction furnace. On the other hand, when the MBE method is used, there are many particles due to As clusters and semiconductor polycrystals and metallic droplets such as Ga called oval defects.

本発明は、上記に鑑みてなされたものであって、製造歩留まりが高い一次元アレイ素子の製造方法および信頼性が高い一次元アレイ素子を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide a method for manufacturing a one-dimensional array element having a high manufacturing yield and a one-dimensional array element having high reliability.

上述した課題を解決し、目的を達成するために、本発明に係る一次元アレイ素子の製造方法は、III−V族半導体材料からなる一次元アレイ素子の製造方法であって、エピタキシャル成長を用いて、主表面として(100)面を有する基板の該主表面上に、素子領域中の一部に活性領域を有する単一素子を<011>方向に対してゼロよりも大きい角度をなす配列方向に複数配列して構成した一次元アレイ素子を複数形成し、該形成した一次元アレイ素子を素子分離することを特徴とする。   In order to solve the above-described problems and achieve the object, a method for manufacturing a one-dimensional array device according to the present invention is a method for manufacturing a one-dimensional array device made of a III-V semiconductor material, using epitaxial growth. A single element having an active region in a part of the element region is arranged on the main surface of the substrate having the (100) plane as the main surface in an arrangement direction that forms an angle larger than zero with respect to the <011> direction. A plurality of one-dimensional array elements configured by arranging a plurality are formed, and the formed one-dimensional array elements are separated.

また、本発明に係る一次元アレイ素子の製造方法は、上記の発明において、前記単一素子の素子間隔を前記配列方向においてaとし、前記配列方向に垂直な幅方向においてbとすると、前記配列方向のなす角度を、tan-1(a/b)以上にすることを特徴とする。 Further, in the method of manufacturing a one-dimensional array element according to the present invention, in the above invention, when the element spacing of the single elements is a in the arrangement direction and b in the width direction perpendicular to the arrangement direction, the array The angle formed by the direction is tan −1 (a / b) or more.

また、本発明に係る一次元アレイ素子の製造方法は、上記の発明において、前記配列方向を、<01−1>方向にほぼ平行にすることを特徴とする。   The method for manufacturing a one-dimensional array element according to the present invention is characterized in that, in the above invention, the arrangement direction is substantially parallel to the <01-1> direction.

また、本発明に係る一次元アレイ素子の製造方法は、上記の発明において、前記エピタキシャル成長終了後の前記基板面内の平均パーティクル密度を1000cm-2以下とすることを特徴とする。 The method for manufacturing a one-dimensional array element according to the present invention is characterized in that, in the above invention, an average particle density in the substrate surface after the end of the epitaxial growth is 1000 cm −2 or less.

また、本発明に係る一次元アレイ素子の製造方法は、上記の発明において、前記単一素子を垂直共振器型面発光レーザ素子とすることを特徴とする。   The method for manufacturing a one-dimensional array element according to the present invention is characterized in that, in the above invention, the single element is a vertical cavity surface emitting laser element.

また、本発明に係る一次元アレイ素子は、III−V族半導体材料からなる一次元アレイ素子であって、主表面として(100)面を有する基板の該主表面上に、<011>方向に対してゼロよりも大きい角度をなす配列方向に配列した、素子領域中の一部に活性領域を有する複数の単一素子を備えることを特徴とする。   The one-dimensional array element according to the present invention is a one-dimensional array element made of a III-V group semiconductor material, and has a <011> direction on the main surface of a substrate having a (100) plane as the main surface. A plurality of single elements having an active region in a part of the element region, which are arranged in an arrangement direction having an angle larger than zero with respect to the element region, are provided.

また、本発明に係る一次元アレイ素子は、上記の発明において、前記単一素子の素子間隔を配列方向においてaとし、前記配列方向に垂直な該一次元アレイ素子の幅をbとすると、前記配列方向のなす角度は、tan-1(a/b)以上であることを特徴とする。 Further, the one-dimensional array element according to the present invention is the above-described invention, wherein the element spacing of the single elements is a in the arrangement direction, and the width of the one-dimensional array element perpendicular to the arrangement direction is b. The angle formed by the arrangement direction is tan −1 (a / b) or more.

また、本発明に係る一次元アレイ素子は、上記の発明において、前記配列方向は、<01−1>方向にほぼ平行であることを特徴とする。   In the one-dimensional array element according to the present invention as set forth in the invention described above, the arrangement direction is substantially parallel to the <01-1> direction.

また、本発明に係る一次元アレイ素子は、上記の発明において、前記基板面内の平均パーティクル密度が1000cm-2以下であることを特徴とする。 The one-dimensional array element according to the present invention is characterized in that, in the above invention, an average particle density in the substrate surface is 1000 cm −2 or less.

また、本発明に係る一次元アレイ素子は、上記の発明において、前記単一素子が垂直共振器型面発光レーザ素子であることを特徴とする。   The one-dimensional array element according to the present invention is characterized in that, in the above invention, the single element is a vertical cavity surface emitting laser element.

本発明によれば、製造歩留まりが高い一次元アレイ素子の製造方法および信頼性が高い一次元アレイ素子を実現できるという効果を奏する。   According to the present invention, it is possible to realize a method for manufacturing a one-dimensional array element having a high manufacturing yield and a one-dimensional array element having high reliability.

図1は、実施の形態1に係るアレイ素子の模式的な平面図である。FIG. 1 is a schematic plan view of the array element according to the first embodiment. 図2は、図1に示すアレイ素子のA−A線断面図である。2 is a cross-sectional view taken along line AA of the array element shown in FIG. 図3は、基板上の半導体積層構造に発生する転位について説明する図である。FIG. 3 is a diagram for explaining dislocations occurring in the semiconductor multilayer structure on the substrate. 図4は、<01−1>方向と<011>方向とについての、基板面内のパーティクル密度と3インチ基板面内の線状転位の総数との関係を示す図である。FIG. 4 is a diagram showing the relationship between the particle density in the substrate surface and the total number of linear dislocations in the 3-inch substrate surface in the <01-1> direction and the <011> direction. 図5は、実施の形態1において、基板上に多数のアレイ素子が形成される状態を模式的に示す図である。FIG. 5 is a diagram schematically showing a state where a large number of array elements are formed on a substrate in the first embodiment. 図6は、多数のアレイ素子が基板上に形成される状態を模式的に示す図である。FIG. 6 is a diagram schematically showing a state in which a large number of array elements are formed on a substrate. 図7は、アレイ素子における面発光レーザの配列方向と<011>方向との角度の規定について説明する図である。FIG. 7 is a diagram for explaining the definition of the angle between the arrangement direction of the surface emitting lasers in the array element and the <011> direction. 図8は、角度θ1と不良アレイ数との関係を示した図である。FIG. 8 is a diagram showing the relationship between the angle θ1 and the number of defective arrays. 図9は、アレイ素子における面発光レーザの配列方向と<011>方向との角度の規定について説明する図である。FIG. 9 is a diagram for explaining the definition of the angle between the arrangement direction of the surface emitting lasers in the array element and the <011> direction. 図10は、角度θ2(ラジアン単位)と不良アレイ数との関係を示した図である。FIG. 10 is a diagram showing the relationship between the angle θ2 (in radians) and the number of defective arrays. 図11は、図11は、III−V族半導体結晶からなる(100)基板と面方位との関係を示す図である。FIG. 11 is a diagram showing a relationship between a (100) substrate made of a group III-V semiconductor crystal and a plane orientation.

以下に、図面を参照して本発明に係る一次元アレイ素子の製造方法および一次元アレイ素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   DESCRIPTION OF EMBODIMENTS Hereinafter, a method for manufacturing a one-dimensional array element and an embodiment of a one-dimensional array element according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

(実施の形態1)
図1は、本発明の実施の形態1に係る一次元面発光レーザアレイ素子(以下、適宜アレイ素子と略記する)の模式的な平面図であり、図2は、図1に示すアレイ素子1000のA−A線断面図である。図1に示すように、このアレイ素子1000は、素子領域中の一部に活性領域となるメサポストM1を有する単一素子としての面発光レーザ素子100が、配列方向Ar1の方向に1次元的に10個配列して構成されている、いわゆる10chのアレイ素子である。なお、図1においては、電極構造等の記載を省略している。
(Embodiment 1)
FIG. 1 is a schematic plan view of a one-dimensional surface-emitting laser array element (hereinafter, abbreviated as an array element as appropriate) according to Embodiment 1 of the present invention, and FIG. 2 is an array element 1000 shown in FIG. It is an AA sectional view taken on the line. As shown in FIG. 1, the array element 1000 includes a surface emitting laser element 100 as a single element having a mesa post M1 serving as an active region in a part of the element region in a one-dimensional manner in the direction of the arrangement direction Ar1. This is a so-called 10-channel array element configured by arranging 10 elements. In FIG. 1, the electrode structure and the like are not shown.

また、図2に示すように、面発光レーザ素子100は、主表面が(100)面であり、裏面にn側電極1を形成したn型GaAsからなる基板2上に、それぞれの層の厚さがλ/(4n)(λは発振波長、nは屈折率)のn型Al0.9Ga0.1As/n型GaAsの35ペアからなる下部DBRミラー3、n型GaAsからなる下部クラッド層4、GaInNAs/GaAs構造の多重量子井戸からなる活性層5、p型GaAsからなる上部クラッド層6、及び、それぞれの層の厚さがλ/(4n)(λは発振波長、nは屈折率)のp型Al0.9Ga0.1As/p型GaAsの25ペアからなる上部DBRミラー7、2×1019cm-3程度にカーボンをドーピングした高濃度のp型GaAsからなるコンタクト層8を含む積層構造を備えている。n型GaAs層及びp型GaAs層がDBRミラーの高屈折率層を構成し、n型Al0.9Ga0.1As層及びp型Al0.9Ga0.1As層がDBRミラーの低屈折率層を構成する。なお、ここでは、下部DBRミラー3および上部DBRミラー7の反射帯域中心波長を1270nmとしている。 Further, as shown in FIG. 2, the surface emitting laser element 100 has a thickness of each layer on a substrate 2 made of n-type GaAs having a main surface of (100) surface and an n-side electrode 1 formed on the back surface. A lower DBR mirror 3 composed of 35 pairs of n-type Al 0.9 Ga 0.1 As / n-type GaAs having a length of λ / (4n) (λ is an oscillation wavelength and n is a refractive index), a lower cladding layer 4 composed of n-type GaAs, The active layer 5 made of multiple quantum wells with a GaInNAs / GaAs structure, the upper cladding layer 6 made of p-type GaAs, and the thickness of each layer is λ / (4n) (where λ is the oscillation wavelength and n is the refractive index). A laminated structure including an upper DBR mirror 7 composed of 25 pairs of p-type Al 0.9 Ga 0.1 As / p-type GaAs and a contact layer 8 composed of high-concentration p-type GaAs doped with carbon at about 2 × 10 19 cm −3. I have. The n-type GaAs layer and the p-type GaAs layer constitute a high refractive index layer of the DBR mirror, and the n-type Al 0.9 Ga 0.1 As layer and the p-type Al 0.9 Ga 0.1 As layer constitute a low refractive index layer of the DBR mirror. Here, the reflection band center wavelength of the lower DBR mirror 3 and the upper DBR mirror 7 is 1270 nm.

上部DBRミラー7では、活性層5に近い側の一層のp型Al0.9Ga0.1As層に代え、酸化狭窄層9が形成されている。この酸化狭窄層9は、AlAs層のAlを周囲から選択的に熱酸化してAlとした電流狭窄領域9aと、中央に残されたAlAsからなる電流注入領域9bからなる。酸化狭窄層9は、面発光レーザ素子100における電流狭窄構造及び光閉込め構造を構成している。 In the upper DBR mirror 7, an oxidized constricting layer 9 is formed instead of the single p-type Al 0.9 Ga 0.1 As layer on the side close to the active layer 5. This oxidized constriction layer 9 is composed of a current confinement region 9a which is selectively thermally oxidized from the surroundings to make Al 2 O 3 Al, and a current injection region 9b made of AlAs left in the center. The oxidized constricting layer 9 constitutes a current confinement structure and an optical confinement structure in the surface emitting laser element 100.

また、全体の共振器構造のうち、上部DBRミラー7から下部クラッド層4の下面に到るまでが、例えば直径30μmの円筒形状のメサポストM1に加工されている。   Further, in the entire resonator structure, the portion from the upper DBR mirror 7 to the lower surface of the lower cladding layer 4 is processed into a cylindrical mesa post M1 having a diameter of 30 μm, for example.

メサポストM1の上端には、外周5μm〜10μm程度の幅のリング状(環状)のp側電極10が設けられている。また、メサポストM1は、周囲が例えばポリイミド等の誘電体層(ポリイミド層)11により埋め込まれている。さらに、ポリイミド層11の上には、外部端子とワイヤーで接続するためのp側電極パッド12が形成され、p側電極10と電気的に接続されている。   At the upper end of the mesa post M1, a ring-shaped (annular) p-side electrode 10 having a width of about 5 μm to 10 μm on the outer periphery is provided. The mesa post M1 is embedded with a dielectric layer (polyimide layer) 11 such as polyimide. Further, on the polyimide layer 11, a p-side electrode pad 12 for connecting to an external terminal with a wire is formed and electrically connected to the p-side electrode 10.

このアレイ素子1000は、面発光レーザ素子100の配列方向Ar1が、結晶方向の<011>方向に対してπ/2ラジアン(rad)の角度をなしており、ほぼ<01−1>方向に平行になっている。これによって、このアレイ素子1000は、転位による故障や不良の発生が低減されており、信頼性が高いものとなっている。その理由については、後に詳細に説明する。   In the array element 1000, the arrangement direction Ar1 of the surface emitting laser elements 100 is at an angle of π / 2 radians (rad) with respect to the <011> direction of the crystal direction, and is substantially parallel to the <01-1> direction. It has become. As a result, this array element 1000 has reduced failures and defects due to dislocation, and has high reliability. The reason will be described in detail later.

このアレイ素子1000を製造する際には、はじめに、たとえばMBE法を用いて、たとえば直径3インチ(76.2mm)の基板2上に、下部DBRミラー3、下部クラッド層4、活性層5、AlAs層を含む上部DBRミラー7、コンタクト層8を順次エピタキシャル成長させる。   When manufacturing the array element 1000, first, for example, the lower DBR mirror 3, the lower cladding layer 4, the active layer 5, the AlAs are formed on the substrate 2 having a diameter of 3 inches (76.2 mm) by using, for example, the MBE method. The upper DBR mirror 7 including the layers and the contact layer 8 are epitaxially grown sequentially.

その後、フォトリソグラフィーによってメサポストM1のパターニングを行い、エッチング加工によってコンタクト層8から所定の深さまでエッチングして、メサポストM1を形成する。なお、アレイ素子1000は、基板2上に一括して多数形成されるので、メサポストM1も、各アレイ素子1000に含まれる面発光レーザ素子100に対応させた数を形成する。ここにおいて、アレイ素子1000における面発光レーザ素子100の配列方向Ar1が決定される。   Thereafter, the mesa post M1 is patterned by photolithography, and etched to a predetermined depth from the contact layer 8 by etching to form the mesa post M1. Since many array elements 1000 are collectively formed on the substrate 2, the number of mesa posts M1 corresponding to the surface emitting laser elements 100 included in each array element 1000 is also formed. Here, the arrangement direction Ar1 of the surface emitting laser elements 100 in the array element 1000 is determined.

その後、メサポストM1に加工した積層構造を水蒸気雰囲気中にて、約400℃の温度で酸化処理を行い、メサポストM1内のAlAs層の外周側領域を選択的に酸化させる。この選択酸化によって、例えば幅が10μmの外周側領域が酸化され、電流狭窄領域9aとなり、中央に残されたAlAsからなる電流注入領域9bが形成され、酸化狭窄層9が形成される。その後、コンタクト層8上にp側電極10を形成し、メサポストM1をポリイミド層11で埋め込み、p側電極パッド12を形成し、基板2の裏面を適宜研磨して基板厚さを例えば200μmに調整した後に、n側電極1を形成する。さらに、アレイ素子1000ごとに素子分離し、複数のアレイ素子1000が完成する。   Thereafter, the laminated structure processed into the mesa post M1 is oxidized at a temperature of about 400 ° C. in a water vapor atmosphere to selectively oxidize the outer peripheral region of the AlAs layer in the mesa post M1. By this selective oxidation, for example, an outer peripheral side region having a width of 10 μm is oxidized to become a current confinement region 9a, a current injection region 9b made of AlAs left in the center is formed, and an oxidation constriction layer 9 is formed. Thereafter, the p-side electrode 10 is formed on the contact layer 8, the mesa post M1 is embedded with the polyimide layer 11, the p-side electrode pad 12 is formed, and the back surface of the substrate 2 is appropriately polished to adjust the substrate thickness to, for example, 200 μm. After that, the n-side electrode 1 is formed. Furthermore, element separation is performed for each array element 1000 to complete a plurality of array elements 1000.

ここで、本実施の形態1に係る製造方法では、上記のフォトリソグラフィー及びエッチング工程において、面発光レーザ素子100の配列方向Ar1が、結晶方向の<011>方向に対してπ/2radの角度をなし、ほぼ<01−1>方向に平行になるようにパターニング及びエッチングを行なう。これによって、<01−1>方向に配向する線状転位によるアレイ素子1000の不良が低減されるので、アレイ素子1000の製造歩留まりが高くなる。   Here, in the manufacturing method according to the first embodiment, in the photolithography and etching processes described above, the arrangement direction Ar1 of the surface emitting laser element 100 has an angle of π / 2 rad with respect to the <011> direction of the crystal direction. None, patterning and etching are performed so as to be substantially parallel to the <01-1> direction. As a result, defects in the array element 1000 due to linear dislocations oriented in the <01-1> direction are reduced, so that the manufacturing yield of the array element 1000 is increased.

以下、具体的に説明する。上述したように、AlGaAs系半導体多層膜反射鏡は、GaAs基板と殆ど同一の格子定数を持ち、多層積層することが可能なため、結果として高反射率を得やすいという特徴を持つ。通常これらの多層膜反射鏡には、GaAs基板との格子不整合によるクロスハッチは殆ど発生しないと考えられていた。   This will be specifically described below. As described above, the AlGaAs-based semiconductor multilayer mirror has the same lattice constant as that of the GaAs substrate and can be laminated in multiple layers. As a result, it has a feature that high reflectivity is easily obtained. In general, it has been considered that these multilayer reflectors hardly generate cross hatching due to lattice mismatch with a GaAs substrate.

しかしながら、本発明者らがアレイ素子の製造歩留まりを向上させるために、アレイ素子に発生するクロスハッチについて精査したところ、エピタキシャル成長時に基板上に付着するパーティクルがクロスハッチの発生原因となっていることを見出した。   However, in order to improve the manufacturing yield of the array element, the present inventors have examined the cross hatch generated in the array element, and found that particles adhering to the substrate during the epitaxial growth cause the cross hatch. I found it.

すなわち、本発明者らが、上記製造方法においてコンタクト層までを成長させたエピタキシャル基板を、ノマルスキー顕微鏡で観察したところ、Asクラスターを起源とするパーティクルと、Gaドロップレットとみられるパーティクルが、合わせて25cm-2の密度で基板面内にランダムに存在していた。その総数は、基板外周端から6mmを除外した領域に対して約950個であった。また、パーティクルを起点とした、線状の転位が観測され、その転位は基板の端まで伸びていた。また、同様の転位が基板面内で5本見つかった。さらに、これらの線状の転位は、全て<01−1>方向に配向していることを見出した。この線状の転位は、格子不整合によるクロスハッチと形状は殆ど同一であるが、格子不整合によるクロスハッチは<01−1>方向のみならず<011>方向にも転位が配向するのに対して、この線状の転位は一方向に配向していることが異なる。 That is, when the present inventors observed the epitaxial substrate grown up to the contact layer in the above manufacturing method with a Nomarski microscope, the particles originating from As clusters and the particles considered to be Ga droplets were combined in a total of 25 cm. It was present in the substrate plane at a density of -2 . The total number was about 950 for the area excluding 6 mm from the outer peripheral edge of the substrate. In addition, linear dislocations starting from the particles were observed, and the dislocations extended to the edge of the substrate. Further, five similar dislocations were found in the substrate surface. Furthermore, it has been found that all of these linear dislocations are oriented in the <01-1> direction. This linear dislocation is almost identical in shape to the cross hatch due to lattice mismatch, but the cross hatch due to lattice mismatch is oriented not only in the <01-1> direction but also in the <011> direction. In contrast, the linear dislocations are differently oriented in one direction.

この線状転位は、以下のように発生したものと考えられる。図3は、基板上の半導体積層構造に発生する転位について説明する図である。図3に示すように、基板2上には、上述した大きさが数μm程度までのパーティクルPが表面に付着している。ここに、数μmから15μm程度の下部DBRミラー3等を含む半導体層13をエピタキシャル成長させた場合に、半導体層13はパーティクルPを埋め込むようにして成長する。ところが、その後、エピタキシャル成長中や成長終了後の降温時に、パーティクルPと半導体層13との熱膨張係数差により半導体層13に局所歪みが生じ、パーティクルPを起点として、線状転位DLが半導体層13の面内に形成される。ここで、転位の形成速度(転位速度)は<011>方向よりも<01−1>方向の方が速いため、<01−1>方向に配向する転位がより多く発生すると考えられる。   This linear dislocation is considered to have occurred as follows. FIG. 3 is a diagram for explaining dislocations occurring in the semiconductor multilayer structure on the substrate. As shown in FIG. 3, on the substrate 2, particles P having the above-mentioned size up to about several μm are attached to the surface. Here, when the semiconductor layer 13 including the lower DBR mirror 3 or the like of about several μm to 15 μm is epitaxially grown, the semiconductor layer 13 grows so as to embed the particles P therein. However, local strain occurs in the semiconductor layer 13 due to the difference in thermal expansion coefficient between the particles P and the semiconductor layer 13 during the epitaxial growth or at the time of temperature reduction after the end of the growth, and the linear dislocation DL is generated from the particles P as a starting point. It is formed in the plane. Here, since the dislocation formation rate (dislocation rate) is faster in the <01-1> direction than in the <011> direction, more dislocations oriented in the <01-1> direction are considered to occur.

また、図4は、上述した実験において、<01−1>方向と<011>方向とについての、基板面内のパーティクル密度と3インチ基板面内の線状転位の総数との関係を示す図である。なお、パーティクル密度については、製造条件等を変えて、故意に変化させている。図4に示すように、パーティクル密度が1000cm−2以上の、非常に高い欠陥密度の場合には、<01−1>方向だけでなく、<011>方向にも多数の線状の転位が見られ、クロスハッチ状の線状転位の集合状態が観察された。ところがパーティクル密度を減少させると、<01−1>方向と<011>方向に異方性が生じ、1000cm-2以下のパーティクル密度では、<011>方向の線状転位はほぼ0本となり、<01−1>方向のみとなった。 FIG. 4 is a diagram showing the relationship between the particle density in the substrate plane and the total number of linear dislocations in the 3-inch substrate plane in the above-described experiment in the <01-1> direction and the <011> direction. It is. Note that the particle density is intentionally changed by changing manufacturing conditions and the like. As shown in FIG. 4, in the case of a very high defect density with a particle density of 1000 cm −2 or more, many linear dislocations are observed not only in the <01-1> direction but also in the <011> direction. As a result, aggregated states of cross-hatched linear dislocations were observed. However, when the particle density is decreased, anisotropy occurs in the <01-1> direction and the <011> direction, and at a particle density of 1000 cm −2 or less, the number of linear dislocations in the <011> direction is almost zero. Only 01-1> direction.

本発明者らは、上記のようにして得られた知見にもとづき、面発光レーザ素子100の配列方向Ar1を、<011>方向に対して角度をなすように配列すれば、<01−1>方向に配向する線状転位によるアレイ素子1000の不良が低減され、アレイ素子1000の製造歩留まりが高くなることに想到し、本発明を完成させたものである。以下、これについてさらに説明する。   Based on the knowledge obtained as described above, the present inventors can arrange <01-1> if the arrangement direction Ar1 of the surface emitting laser element 100 is arranged at an angle with respect to the <011> direction. The present invention has been completed by conceiving that defects in the array element 1000 due to linear dislocations oriented in the direction are reduced and the manufacturing yield of the array element 1000 is increased. This will be further described below.

図5は、本実施の形態1において、基板2上に多数のアレイ素子1000が形成される状態を模式的に示す図である。なお、符号基2aは、OFである。図5に示すように、<01−1>方向に配向する線状転位DLが複数の面発光レーザ素子のメサポストM1を貫通し、これらの素子を不良としているとする。このとき、面発光レーザ素子としての不良数をAとし、アレイ素子1000における面発光レーザの配列数をN(=10)とすると、図5からも明らかなように、不良となるアレイ素子1000の数はA/Nとなる。その理由は、不良となっているアレイ素子1000においては、これに含まれる面発光レーザ素子の全てが不良であるからである。   FIG. 5 is a diagram schematically showing a state in which a large number of array elements 1000 are formed on the substrate 2 in the first embodiment. The code base 2a is OF. As shown in FIG. 5, it is assumed that the linear dislocation DL oriented in the <01-1> direction penetrates the mesa post M1 of a plurality of surface-emitting laser elements and makes these elements defective. At this time, if the number of defects as a surface emitting laser element is A and the number of arrangements of surface emitting lasers in the array element 1000 is N (= 10), as is apparent from FIG. The number is A / N. The reason is that all the surface emitting laser elements included in the defective array element 1000 are defective.

一方、図6は、多数のアレイ素子2000が、基板2上に形成される状態を模式的に示す図である。なお、このアレイ素子2000は、図1、2に示すアレイ素子1000と同様の構造を有するが、その中の面発光レーザ素子の配列方向Ar2が、<011>方向である点が異なっている。また、図5と同様に、<01−1>方向の線状転位DLが複数の面発光レーザ素子のメサポストM1を貫通し、これらの素子を不良としているとする。このとき、面発光レーザ素子としての不良数をAとし、アレイ素子2000における面発光レーザ素子の配列数をN(=10)とすると、図6からも明らかなように、不良となるアレイ素子1000の数はAとなる。その理由は、不良となっている面発光レーザ素子は、全て異なるアレイ素子2000に属しているので、面発光レーザ素子の不良数がアレイ素子2000の不良数と等しくなるからである。   On the other hand, FIG. 6 is a diagram schematically showing a state in which a large number of array elements 2000 are formed on the substrate 2. This array element 2000 has the same structure as the array element 1000 shown in FIGS. 1 and 2 except that the arrangement direction Ar2 of the surface emitting laser elements therein is the <011> direction. Similarly to FIG. 5, it is assumed that the linear dislocation DL in the <01-1> direction penetrates the mesa posts M1 of a plurality of surface emitting laser elements, and these elements are defective. At this time, assuming that the number of defects as the surface emitting laser element is A and the number of arrangements of the surface emitting laser elements in the array element 2000 is N (= 10), as is apparent from FIG. Is A. The reason is that the defective surface emitting laser elements belong to different array elements 2000, and therefore the number of defects of the surface emitting laser elements is equal to the number of defects of the array element 2000.

上記の図5、6を用いた説明から明らかなように、上記の実施の形態1に係る製造方法によれば、線状転位によって不良となってしまう面発光レーザ素子が属するアレイ素子の数を低減することができるので、アレイ素子を製造歩留まり高く製造でき、製造されたアレイ素子は、線状転位の影響が低減され、信頼性が高く、さらには低コストなものとなる。   As is clear from the description using FIGS. 5 and 6, according to the manufacturing method according to the first embodiment, the number of array elements to which the surface emitting laser element that becomes defective due to linear dislocations belongs is determined. Therefore, the array element can be manufactured with a high production yield, and the manufactured array element is less affected by linear dislocations, has high reliability, and is low in cost.

(実施例、比較例)
本発明の実施例として、図1、2に示す構造を有するアレイ素子を製造するために、上記実施の形態1に係る製造方法を行なった。なお、単一の面発光レーザ素子の素子、素子間のジオメトリについては、メサポストの直径を30μmとした。また、素子間隔、すなわちメサポストの間隔を、配列方向と幅方向においてそれぞれ250μmとした。そして、素子分離していない状態でアレイにする前の全素子の動作をテストしたところ、単一の面発光レーザ素子について、全素子数72000素子に対して、270素子が、要求性能を満たせない不良素子であった。つまり、単一の面発光レーザ素子としての製造歩留まりは99.6%であった。
(Examples and comparative examples)
As an example of the present invention, the manufacturing method according to the first embodiment was performed in order to manufacture the array element having the structure shown in FIGS. In addition, about the element of the single surface emitting laser element and the geometry between elements, the diameter of the mesa post was 30 μm. The element interval, that is, the mesa post interval was 250 μm in each of the arrangement direction and the width direction. Then, when the operation of all elements before arraying was tested in a state where the elements were not separated, 270 elements could not satisfy the required performance with respect to a total of 72,000 elements for a single surface emitting laser element. It was a defective element. That is, the manufacturing yield as a single surface emitting laser element was 99.6%.

つぎに、この各素子のアドレスを考慮した上で、この基板から素子分離して10chのアレイ素子を製造する場合に、その製造歩留まりを見積もったところ、全7000アレイ素子に対し、不良素子を含む不良アレイ素子は27素子であり、製造歩留まりは99.6%と高い値に維持されることが確認された。なお、不良素子の配列を解析した結果、同一直線状に並んでおり、不良アレイ素子内の面発光レーザ素子すべてが、不良素子であった。   Next, in consideration of the address of each element, when manufacturing the 10-channel array element by separating the element from the substrate, the manufacturing yield is estimated. As a result, the defective elements are included in all 7000 array elements. It was confirmed that the number of defective array elements was 27, and the manufacturing yield was maintained at a high value of 99.6%. As a result of analyzing the arrangement of the defective elements, all of the surface emitting laser elements in the defective array element were in the same straight line and were defective elements.

一方、比較として、図1、2に示す構造を有するが、面発光レーザ素子の配列方向を<011>方向としたアレイ素子を製造するために、上記実施の形態1とほぼ同様の製造方法を行なった。なお、単一の面発光レーザ素子の素子、素子間のジオメトリについては、実施例の場合と同様にした。そして、素子分離していない状態でアレイにする前の全素子の動作をテストしたところ、単一の面発光レーザ素子について、全素子数72000素子に対して、270素子が、要求性能を満たせない不良素子であった。つまり、単一の面発光レーザ素子としての製造歩留まりは、実施例と同様に99.6%であった。   On the other hand, as a comparison, in order to manufacture an array element having the structure shown in FIGS. I did it. The element of the single surface emitting laser element and the geometry between the elements were the same as those in the example. Then, when the operation of all elements before arraying was tested in a state where the elements were not separated, 270 elements could not satisfy the required performance with respect to a total of 72,000 elements for a single surface emitting laser element. It was a defective element. That is, the production yield as a single surface emitting laser element was 99.6% as in the example.

つぎに、この各素子のアドレスを考慮した上で、この基板から素子分離して10chのアレイ素子を製造する場合に、その製造歩留まりを見積もったところ、全7000アレイ素子に対し、不良素子を含む不良アレイ素子は261素子であり、製造歩留まりは96.2%と大きく低下した。   Next, in consideration of the address of each element, when manufacturing the 10-channel array element by separating the element from the substrate, the manufacturing yield is estimated. As a result, the defective elements are included in all 7000 array elements. The number of defective array elements was 261, and the manufacturing yield was greatly reduced to 96.2%.

なお、比較例において、コンタクト層までを成長させたエピタキシャル基板を、ノマルスキー顕微鏡で観察したところ、Asクラスターを起源とするパーティクルと、Gaドロップレットとみられるパーティクルが、合わせて25cm-2の密度で基板面内にランダムに存在した。また、パーティクルを起点とした<01−1>方向に配向する線状転位が基板面内で5本見つかった。 In the comparative example, when the epitaxial substrate grown up to the contact layer was observed with a Nomarski microscope, the particles originating from As clusters and the particles considered to be Ga droplets were combined at a density of 25 cm −2. Randomly present in the plane. In addition, five linear dislocations oriented in the <01-1> direction starting from the particles were found in the substrate surface.

そして、比較例における不良の原因を解析してみた結果、上記の顕微鏡観察で発見された5本の線状欠陥のうち、1本が基板上の一列のメサポスト全てを横断しており、更に各メサポストの発光部分を通過しており、それらの素子は動作テスト中に急速に劣化し、その結果発光特性が不十分になっていたことが分かった。さらに、それらの一連の素子から任意の二つを抜き出して平面TEM(透過型電子顕微鏡)像を観察したところ、直線状の転位と、そこから派生する転位ループが発見された。この転位ループは、850nm帯の面発光レーザにおいて報告されているダークライン欠陥と同様であった。さらに、この二つの素子について、発光部分の活性層近傍の断面TEM像を観察したところ、下部DBRミラーから(111)面上と見られる面に平行にすべり転位が見られ、すべり転位が活性層を横切る部分を中心にダークライン欠陥が集中していた。   And as a result of analyzing the cause of the defect in the comparative example, one of the five linear defects discovered by the above-mentioned microscope observation crosses all the mesa posts in one row on the substrate, and each It passed through the light emitting part of the mesa post, and it was found that these elements deteriorated rapidly during the operation test, resulting in insufficient light emission characteristics. Furthermore, when arbitrary two were extracted from the series of elements and a planar TEM (transmission electron microscope) image was observed, a linear dislocation and a dislocation loop derived therefrom were found. This dislocation loop was the same as the dark line defect reported in the surface emitting laser in the 850 nm band. Further, when a cross-sectional TEM image of the light emitting portion in the vicinity of the active layer was observed, slip dislocations were observed from the lower DBR mirror in parallel to the surface seen on the (111) plane, and the slip dislocations were observed in the active layer. Dark line defects were concentrated around the part that crossed.

すなわち、上記の素子においては、キャリアが再結合する活性層を、すべり転位が横切ったため、すべり転位を起点として、転位の上昇・下降運動を誘発し、転位ループがすべり転位近傍に増殖し、このため、発光効率が、動作テスト中に急速に劣化したものと考えられる。   That is, in the above element, since the slip dislocation crosses the active layer where carriers recombine, starting from the slip dislocation, the dislocation rises and descends, and the dislocation loop proliferates near the slip dislocation. Therefore, it is considered that the luminous efficiency has rapidly deteriorated during the operation test.

ただし、転位の増殖速度については、半導体の材料系や波長帯、デバイス構造のみならず、転位がメサポストを横切る場所と発光部分との位置関係などが異なる場合は、その速度が上記の場合と異なることが推測されるため、必ずしも初期測定中に不良が現れるとは限らず、ユーザが使用中に故障するなどの信頼性の問題を誘発する可能性もある。したがって、バーンインなどによる適切なスクリーニング処置が必要となるのは言うまでもない。   However, regarding the growth rate of dislocations, not only the semiconductor material system, wavelength band, and device structure, but also the positional relationship between the location where the dislocation crosses the mesa post and the light emitting portion are different, the speed is different from the above case. Therefore, a defect does not always appear during the initial measurement, and there is a possibility that a reliability problem such as a failure of the user during use is induced. Therefore, it goes without saying that an appropriate screening process such as burn-in is required.

なお、上記のアレイ素子における製造歩留まりの低下は、アレイ素子内の10個の面発光レーザ素子のうち1素子だけが線状転位と重なって不良となったことが原因である。つまり、同一アレイ素子内の他の9素子は特性を満足するものであったが、アレイ素子としては、通常その中に1素子でも不良素子があると、そのアレイ素子は使用することが出来ないため、不良品となる。   The decrease in the manufacturing yield of the array element is due to the fact that only one of the 10 surface emitting laser elements in the array element overlaps with the linear dislocation and becomes defective. In other words, the other nine elements in the same array element satisfy the characteristics, but as an array element, if there is usually one defective element, the array element cannot be used. Therefore, it becomes a defective product.

また、ここで、不良素子とは、要求性能を満たさない素子を意味する。その要求性能とは、しきい値、光出力、微分量子効率、一定光出力を得るための電流や電圧、一定電流や電圧での光出力、微分抵抗、高速動作時の応答特性など多岐にわたる。ところがこれらの要求性能を満たさないことの物理的要因については、主に一つの要因、すなわち、すべり転位がメサポスト内の活性層を横切ったために、ダークライン欠陥などが原因である非発光再結合の割合が、すべり転位のない正常素子と比べて高くなり、内部量子効率が低下することに帰着すると考えられる。   Here, the defective element means an element that does not satisfy the required performance. The required performance is diverse, such as threshold value, light output, differential quantum efficiency, current and voltage for obtaining constant light output, light output at constant current and voltage, differential resistance, and response characteristics at high speed operation. However, the physical factors that do not satisfy these required performances are mainly due to one factor: non-radiative recombination caused by dark line defects because the slip dislocation crosses the active layer in the mesa post. It is considered that the ratio is higher than that of a normal element having no slip dislocation, resulting in a decrease in internal quantum efficiency.

(角度依存性)
なお、上記実施の形態1では、アレイ素子1000における面発光レーザ素子100の配列方向Ar1を、結晶方向の<011>方向に対してπ/2radの角度をなし、ほぼ<01−1>方向に平行になるようにしているが、本発明はこれに限定されない。以下では、面発光レーザ素子の配列方向と<011>方向との角度と、アレイ素子の不良数との関係について説明する。
(Angle dependence)
In the first embodiment, the array direction Ar1 of the surface emitting laser elements 100 in the array element 1000 is at an angle of π / 2 rad with respect to the <011> direction of the crystal direction, and substantially in the <01-1> direction. Although it is made parallel, this invention is not limited to this. Hereinafter, the relationship between the angle between the arrangement direction of the surface emitting laser elements and the <011> direction and the number of defective array elements will be described.

図7は、アレイ素子における面発光レーザの配列方向と<011>方向との角度の規定について説明する図である。以下では、OF2aを有する(100)面基板2上に、図1、2に示すアレイ素子1000と同様の構造を有するが、その配列方向Ar3が、<011>方向に対して角度θ1をなすようなアレイ素子3000について、角度を変化させたときの不良数(不良アレイ数)の変化について検討する。なお、符号DLは<01−1>方向に配向している線状転位を示している。また、基板2上の隣接するアレイ素子3000間またはアレイ素子3000内において、面発光レーザ素子間隔は、配列方向とこれに垂直な幅方向において同一とする。なお、幅方向の素子間隔は、アレイ素子3000の幅とほぼ等しい。ただし、実際に基板2上のアレイ素子3000を素子分離する際には、上述したように、ダイシングやスクライビングを用いる。そのため、各アレイ素子3000間には、10〜100μm程度(通常は20〜50μm)の「切りしろ」を設けるのが通常である。したがって、幅方向の素子間隔と、アレイ素子3000の幅との間には、この「切りしろ」程度の差が存在している。   FIG. 7 is a diagram for explaining the definition of the angle between the arrangement direction of the surface emitting lasers in the array element and the <011> direction. In the following, the (100) plane substrate 2 having the OF 2a has the same structure as the array element 1000 shown in FIGS. 1 and 2, but the arrangement direction Ar3 forms an angle θ1 with respect to the <011> direction. The change in the number of defects (number of defective arrays) when the angle of the array element 3000 is changed will be examined. The symbol DL indicates a linear dislocation oriented in the <01-1> direction. In addition, between the adjacent array elements 3000 on the substrate 2 or in the array element 3000, the surface emitting laser element intervals are the same in the arrangement direction and the width direction perpendicular thereto. The element spacing in the width direction is substantially equal to the width of the array element 3000. However, when the array element 3000 on the substrate 2 is actually separated, dicing or scribing is used as described above. Therefore, it is usual to provide “cutting margins” of about 10 to 100 μm (usually 20 to 50 μm) between the array elements 3000. Therefore, there is a difference of about “cutting” between the element spacing in the width direction and the width of the array element 3000.

図8は、角度θ1(ラジアン単位)と不良アレイ数との関係を示した図である。なお、図8において、Aは、上述したように面発光レーザ素子としての不良数であり、Nは面発光レーザの配列数である。図8に示すように、角度θ1が0の場合は、配列方向Ar3が<011>方向になる。したがって、不良アレイ数は、図6の場合と同様にAである。つぎに、θ1をゼロから増加させていくと、不良アレイ数は徐々に減少していき、θ1=π/4のときに不良アレイ数はA/√2となる。また、概ねθ1=π/4から急激に不良アレイ数が減少し、θ1=π/2のときに、配列方向Ar3が<01−1>方向になる。したがって、不良アレイ数は、図5に示す実施の形態1の場合と同様にA/Nで最小になる。   FIG. 8 is a diagram showing the relationship between the angle θ1 (in radians) and the number of defective arrays. In FIG. 8, A is the number of defects as the surface emitting laser element as described above, and N is the number of arrangements of the surface emitting lasers. As shown in FIG. 8, when the angle θ1 is 0, the arrangement direction Ar3 is the <011> direction. Therefore, the number of defective arrays is A as in the case of FIG. Next, when θ1 is increased from zero, the number of defective arrays gradually decreases. When θ1 = π / 4, the number of defective arrays becomes A / √2. In addition, the number of defective arrays suddenly decreases substantially from θ1 = π / 4, and when θ1 = π / 2, the arrangement direction Ar3 becomes the <01-1> direction. Therefore, the number of defective arrays becomes minimum at A / N as in the case of the first embodiment shown in FIG.

図8に示すように、本発明において、面発光レーザ素子間隔が配列方向と幅方向において同一の場合は、アレイ素子における面発光レーザ素子の配列方向は、<011>方向に対してπ/2radに限られず、0radより大きければよく、π/4rad以上が好ましい。   As shown in FIG. 8, in the present invention, when the surface emitting laser element interval is the same in the arrangement direction and the width direction, the arrangement direction of the surface emitting laser elements in the array element is π / 2 rad with respect to the <011> direction. However, it is sufficient that it is larger than 0 rad, and π / 4 rad or more is preferable.

つぎに、面発光レーザ素子間隔が配列方向と幅方向とで異なる場合について説明する。図9は、アレイ素子における面発光レーザの配列方向と<011>方向との角度の規定について説明する図である。以下では、OF2aを有する(100)面基板2上に、図2に示すアレイ素子1000と同様の断面構造を有するが、面発光レーザ素子間隔が配列方向と幅方向において異なり、その配列方向Ar4が、<011>方向に対して角度θ2をなすようなアレイ素子4000について、角度を変化させたときの不良数(不良アレイ数)の変化について検討する。なお、面発光レーザ素子間隔すなわちメサポストM2の間隔は、配列方向Ar4においてはaであり、幅方向においてはbであるとする。なお、幅方向のメサポストM2の間隔は、アレイ素子4000の幅とほぼ等しいが、上述したように「切りしろ」程度の差は存在する。また、図9では、線状転位DLがアレイ素子4000aに含まれる面発光レーザ素子のメサポストM2aを横断しており、そのためアレイ素子4000aは不良となっている。   Next, the case where the surface emitting laser element interval is different between the arrangement direction and the width direction will be described. FIG. 9 is a diagram for explaining the definition of the angle between the arrangement direction of the surface emitting lasers in the array element and the <011> direction. In the following, on the (100) plane substrate 2 having the OF 2a, it has the same cross-sectional structure as the array element 1000 shown in FIG. 2, but the surface emitting laser element interval is different in the arrangement direction and the width direction, and the arrangement direction Ar4 is In the array element 4000 having an angle θ2 with respect to the <011> direction, the change in the number of defects (number of defective arrays) when the angle is changed will be examined. The interval between the surface emitting laser elements, that is, the interval between the mesa posts M2, is a in the arrangement direction Ar4 and b in the width direction. The interval between the mesa posts M2 in the width direction is substantially equal to the width of the array element 4000, but there is a difference of “cutting” as described above. In FIG. 9, the linear dislocation DL crosses the mesa post M2a of the surface emitting laser element included in the array element 4000a, and therefore the array element 4000a is defective.

図10は、角度θ2(ラジアン単位)と不良アレイ数との関係を示した図である。なお、図10において、Aは、上述したように面発光レーザ素子としての不良数であり、Nは面発光レーザの配列数である。図10に示すように、角度θ2が0の場合は、不良アレイ数はAである。つぎに、θ2をゼロから増加させていくと、不良アレイ数は徐々に減少していき、θ2=α=tan-1(a/b)のときに不良アレイ数はA/cosαとなる。また、概ねθ2=αから急激に不良アレイ数が減少し、θ2=π/2のときにA/Nで最小になる。 FIG. 10 is a diagram showing the relationship between the angle θ2 (in radians) and the number of defective arrays. In FIG. 10, A is the number of defects as the surface emitting laser element as described above, and N is the number of arrangements of the surface emitting lasers. As shown in FIG. 10, when the angle θ2 is 0, the number of defective arrays is A. Next, when θ2 is increased from zero, the number of defective arrays gradually decreases. When θ2 = α = tan −1 (a / b), the number of defective arrays becomes A / cos α. In addition, the number of defective arrays suddenly decreases substantially from θ2 = α, and becomes minimum at A / N when θ2 = π / 2.

図10に示すように、本発明において、面発光レーザ素子間隔が配列方向においてaであり、幅方向においてbの場合は、アレイ素子における面発光レーザ素子の配列方向は、0radより大きければよく、α=tan-1(a/b)以上が好ましい。 As shown in FIG. 10, in the present invention, when the surface emitting laser element interval is a in the arrangement direction and b in the width direction, the arrangement direction of the surface emitting laser elements in the array element only needs to be larger than 0 rad, α = tan −1 (a / b) or more is preferable.

なお、図4に示すように、基板面内の平均パーティクル密度については、1000cm-2以下とすれば、<01−1>方向に配向する線状転位の割合がほとんどとなり、本発明の効果が特に顕著になるので好ましいが、1000cm-2より大きくても、線状転位については<011>方向に配向するものよりも<01−1>方向に配向するもののほうが多いので、本発明の効果を奏するものとなる。 As shown in FIG. 4, when the average particle density in the substrate surface is set to 1000 cm −2 or less, the ratio of linear dislocations oriented in the <01-1> direction becomes almost the same, and the effect of the present invention is achieved. Although it becomes particularly remarkable, it is preferable, but even if it is larger than 1000 cm −2 , the linear dislocations are more oriented in the <01-1> direction than in the <011> direction. To play.

また、上記実施の形態1では、基板2は主表面として(100)面を有するものであるが、主表面が(100)面ジャストであるものに限られない。たとえば(100)面から±10度程度傾斜させた主表面を有する基板を用いた場合でも、実質的には(100)基板と同様に考えられ、<01−1>方向に配向する線状転位が発生するので、本発明の効果を奏するものとなる。   In the first embodiment, the substrate 2 has the (100) plane as the main surface, but the main surface is not limited to the (100) plane just. For example, even when a substrate having a main surface inclined by about ± 10 degrees from the (100) plane is used, it is considered to be substantially the same as the (100) substrate and linear dislocations oriented in the <01-1> direction. Therefore, the effect of the present invention is achieved.

また、上記実施の形態1では、GaAs系半導体材料を用いているが、InP系などの、他のIII−V族半導体材料を用いた場合でも、同様に<01−1>方向に配向する配向の線状転位が発生するので、本発明の効果を奏するものとなる。   In the first embodiment, a GaAs-based semiconductor material is used. However, even when another III-V group semiconductor material such as InP is used, the alignment is similarly oriented in the <01-1> direction. Since the linear dislocation occurs, the effect of the present invention is exhibited.

また、上記実施の形態1では、アレイ素子が面発光レーザアレイ素子であるが、活性領域を一部に有するアレイ素子であれば、本発明の効果を奏するものとなる。   In the first embodiment, the array element is a surface emitting laser array element. However, if the array element has an active region in part, the effect of the present invention is achieved.

1 n側電極
2 基板
2a OF
3 下部DBRミラー
4 下部クラッド層
5 活性層
6 上部クラッド層
7 上部DBRミラー
8 コンタクト層
9 酸化狭窄層
9a 電流狭窄領域
9b 電流注入領域
10 p側電極
11 ポリイミド層
12 p側電極パッド
13 半導体層
100 面発光レーザ素子
1000〜4000、4000a アレイ素子
Ar1〜Ar4 配列方向
D1、D2 面方位
DL 線状転位
F1 V族元素の面
F2 III族元素の面
M1、M2、M2a メサポスト
P パーティクル
W 基板
W1 OF
W2 IF
1 n-side electrode 2 substrate 2a OF
DESCRIPTION OF SYMBOLS 3 Lower DBR mirror 4 Lower clad layer 5 Active layer 6 Upper clad layer 7 Upper DBR mirror 8 Contact layer 9 Oxide constriction layer 9a Current confinement region 9b Current injection region 10 P side electrode 11 Polyimide layer 12 P side electrode pad 13 Semiconductor layer 100 Surface emitting laser element 1000-4000, 4000a Array element Ar1-Ar4 Arrangement direction D1, D2 Plane orientation DL Linear dislocation F1 Group V element surface F2 Group III element surface M1, M2, M2a Mesa post P Particle W Substrate W1 OF
W2 IF

Claims (2)

III−V族半導体材料からなる一次元アレイ素子の製造方法であって、
エピタキシャル成長を用いて、主表面として(100)面を有する基板の該主表面上に、素子領域中の一部に活性領域を有する垂直共振器型面発光レーザ素子である単一素子を<01−1>方向に平行に複数配列して構成した一次元アレイ素子を複数形成し、該形成した一次元アレイ素子を<01−1>方向に平行に素子分離することを特徴とする一次元アレイ素子の製造方法。
A manufacturing method of a one-dimensional array element made of a III-V semiconductor material,
A single element which is a vertical cavity surface emitting laser element having an active region in a part of the element region is formed on the main surface of a substrate having a (100) plane as a main surface by using epitaxial growth. one-dimensional array 1> a one-dimensional array element constituted by arranging a plurality to a flat row direction form a plurality, characterized in that parallel to the isolation of one-dimensional array element in which the formed <01-1> direction Device manufacturing method.
III−V族半導体材料からなる一次元アレイ素子であって、
主表面として(100)面を有する基板の該主表面上に、<01−1>方向に平行に配列した、素子領域中の一部に活性領域を有する複数の単一素子を備え、
前記単一素子は垂直共振器型面発光レーザ素子であることを特徴とする一次元アレイ素子。
A one-dimensional array element made of a III-V semiconductor material,
On the major surface of the substrate having a (100) plane as a main surface, comprises a plurality of single elements having the <01-1> are arranged in a flat row direction, the active region in part of the device region,
The one-dimensional array element, wherein the single element is a vertical cavity surface emitting laser element.
JP2009079662A 2009-03-27 2009-03-27 One-dimensional array element manufacturing method and one-dimensional array element Active JP5479765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009079662A JP5479765B2 (en) 2009-03-27 2009-03-27 One-dimensional array element manufacturing method and one-dimensional array element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079662A JP5479765B2 (en) 2009-03-27 2009-03-27 One-dimensional array element manufacturing method and one-dimensional array element

Publications (2)

Publication Number Publication Date
JP2010232502A JP2010232502A (en) 2010-10-14
JP5479765B2 true JP5479765B2 (en) 2014-04-23

Family

ID=43048036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079662A Active JP5479765B2 (en) 2009-03-27 2009-03-27 One-dimensional array element manufacturing method and one-dimensional array element

Country Status (1)

Country Link
JP (1) JP5479765B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021527944A (en) * 2018-06-13 2021-10-14 ローレンス・リバモア・ナショナル・セキュリティ・エルエルシーLawrence Livermore National Security, LLC Strain control in optoelectronic devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193010A (en) * 1993-12-27 1995-07-28 Showa Denko Kk Epitaxial wafer
JPH0951143A (en) * 1995-08-07 1997-02-18 Mitsubishi Electric Corp Manufacture of semiconductor device and manufacture of semiconductor laser
JPH10290044A (en) * 1997-04-15 1998-10-27 Sony Corp Semiconductor light-emitting element and opto-electronic integrated circuit
JP4010095B2 (en) * 1999-10-01 2007-11-21 富士ゼロックス株式会社 Surface emitting semiconductor laser and laser array
JP4886112B2 (en) * 2001-01-22 2012-02-29 キヤノン株式会社 Device having planar optical element and optical fiber
JP4617546B2 (en) * 2000-08-03 2011-01-26 ソニー株式会社 Array-type broad stripe semiconductor laser and manufacturing method thereof
JP2002329936A (en) * 2001-05-01 2002-11-15 Furukawa Electric Co Ltd:The Semiconductor laser array
JP5057354B2 (en) * 2004-04-30 2012-10-24 株式会社リコー Manufacturing method of surface emitting laser
JP4946041B2 (en) * 2005-12-22 2012-06-06 富士ゼロックス株式会社 Surface emitting semiconductor laser device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010232502A (en) 2010-10-14

Similar Documents

Publication Publication Date Title
JP6835743B2 (en) Vertical cavity type surface emitting laser
US8497141B2 (en) Semiconductor device and method of manufacturing it
JP4872987B2 (en) Surface emitting semiconductor laser
JP4839478B2 (en) Vertical cavity light emitting diode and method for manufacturing the same
US20050220160A1 (en) Vertical cavity surface emitting semiconductor laser device
JP5304694B2 (en) Surface emitting semiconductor laser
JP2007142375A (en) Surface emitting laser element, and method of manufacturing same
JP2007036233A (en) Vcsel system with lateral p-n juunction
JP6221236B2 (en) Surface emitting laser array and manufacturing method thereof
JP4948012B2 (en) Surface emitting laser element and method for manufacturing surface emitting laser element
JP5093480B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP3800856B2 (en) Surface emitting laser and surface emitting laser array
JP4168202B2 (en) Vertical cavity semiconductor surface emitting laser device and optical system using the laser device
JP5006242B2 (en) Surface emitting semiconductor laser device
JP2004327862A (en) Surface light emitting semiconductor laser and its manufacturing method
JP5479765B2 (en) One-dimensional array element manufacturing method and one-dimensional array element
JP2019033210A (en) Surface light emission laser
JP2017204579A (en) Vertical resonator type light-emitting element and method for manufacturing vertical resonator type light emitting element
JP2005311175A (en) Surface emitting laser and light transmission system
JPH1027945A (en) Surface light-emitting device
JP5322800B2 (en) Vertical cavity surface emitting laser
WO2019107273A1 (en) Surface emission semiconductor laser
JP2008153341A (en) Surface emitting laser
JP2006253340A (en) Surface emission laser element, manufacturing method thereof, surface emission laser array, electrophotographic system, optical communication system, and optical interconnection system
JP2005252111A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R151 Written notification of patent or utility model registration

Ref document number: 5479765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350