JP3800856B2 - Surface emitting laser and surface emitting laser array - Google Patents

Surface emitting laser and surface emitting laser array Download PDF

Info

Publication number
JP3800856B2
JP3800856B2 JP09538299A JP9538299A JP3800856B2 JP 3800856 B2 JP3800856 B2 JP 3800856B2 JP 09538299 A JP09538299 A JP 09538299A JP 9538299 A JP9538299 A JP 9538299A JP 3800856 B2 JP3800856 B2 JP 3800856B2
Authority
JP
Japan
Prior art keywords
oxidized
emitting laser
surface emitting
laser array
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09538299A
Other languages
Japanese (ja)
Other versions
JP2000294872A (en
Inventor
秀生 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP09538299A priority Critical patent/JP3800856B2/en
Publication of JP2000294872A publication Critical patent/JP2000294872A/en
Application granted granted Critical
Publication of JP3800856B2 publication Critical patent/JP3800856B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、面発光レーザ及び面発光レーザアレイに関し、詳しくは、ストレスに強く信頼性の高い酸化型の面発光レーザ及び面発光レーザアレイに関するものである。
【0002】
【従来の技術】
垂共振器型面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)は、従来の端面発光型レーザに比べて、製造コストが低く、高歩留まりであり、2次元アレイ化が容易である等多くの利点を有し、これらの長所によって、多くの用途においてその利用が検討されている。例えば、Kenichi Iga, Fumio Koyama and Susumu Kinoshita, "Surface Emitting Semiconductor Lasers", IEEE Journal of Quantum Elecronics, 1988, 24, pp.1845-1855に、VCSELの構造、レーザ特性、用途等が説明されているように、現在までにそのレーザ特性は大きく改善され、光通信などの分野では実用化に至っている。
【0003】
特に、D.L.Hufaker らによって報告されたAlAs酸化型VCSEL(”Native-oxide defined ring contact for low threshold vertical-cavity lasers”, Appl. Phys.Lett., Vol.65,No.1, pp.97-99,’94)は、低しきい電流値、高効率、速い応答速度等の優れた特性をもっており、有望技術として研究が盛んである。
【0004】
ところが、このAlAs酸化型VCSELは、K.D.Choquetteらによって報告されているように("Selective Oxidation of buried AlGaAs Versus AlAs layers", Appl. Phys. Lett., Vol.69,No.10, pp.1385 -1387, ’96)、AlAs層を酸化した部分には、酸化により体積の収縮が発生しており、酸化後のプロセス工程で素子に亀裂が入って破壊され製造歩留まりを低下させたり、素子寿命が短いなどの問題を抱えている。
【0005】
一般的な酸化型VCSELは、図10にその断面図を示すように、素子はポスト型形状に形成され孤立している。そのため、AlAs酸化層90がある平面内では、半導体層が結晶構造で繋がっているのは中心の数μm径の非酸化部分91だけである。この結晶構造により繋がった部分は欠陥や空隙がなくストレスに強いが、逆に、酸化層90には欠陥や空隙が存在し、ストレスにより亀裂が入りその結果素子破壊にまで至ってしまう。
【0006】
このような素子破壊を防止する対策の一つとして、上記報告にあるように、酸化する層をAlAsからGaAsを数%含むAlGaAsに変えて、体積収縮を低減する方法がある。この場合、体積収縮率は12%以上から6.7%にまで減り、酸化層に存在する欠陥や空隙は著しく低減するので、その結果、製造プロセス途中での素子破壊はなくなり、素子寿命が伸びたと報告されている。
【0007】
【発明が解決しようとする課題】
しかしながら、上記防止策には、以下のような問題がある。
まず、酸化する層をAlAsからGaAsを数%含むAlGaAsに変え体積収縮を低減する方法の問題点を説明する。酸化型VCSELの特性は、非酸化領域である電流注入領域の径に大きく左右される。従って、AlAsあるいはAlGaAs層の酸化するする距離を制御するすることが重要である。ところが、酸化の速度は、AlGaAsの組成に大きく影響される。例えば、AlAsとGaAsを2%含むAlGaAsでは、酸化速度は10倍以上異なる。一方、エピタキシャル成長する際、AlGaAsのGaAs濃度を基板面内で、更に基板間でも、酸化速度に影響が出ない程度に制御することは非常に困難であり、商業ベースの生産には適していない。
以上説明したように、従来の補強型の酸化型面発光レーザは、幾つかの問題点を有しており、実用可能なものはいまだ得られていないのが現状である。
【0008】
従って、本発明の目的は、作製プロセスが容易で、ストレスにも強く信頼性の高い酸化型の面発光レーザアレイを提供することにある。
【0009】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、下記手段により上記課題が解決されることを見出した。
【0010】
本発明の面発光レーザアレイは、基板上に、活性層と該活性層を挟み込む一対のスペーサ層とからなる活性領域と、該活性領域を挟み込む一対の反射層と、該一対の反射層間に設けられ一部の非酸化領域を残して周縁部が酸化されたAlAs選択酸化層と、を積層してなる積層部がメサ形状に形成され、前記非酸化領域が、同一メサ内の同一AlAs選択酸化層に複数形成され、該非酸化領域の2以上を電流注入領域としたことを特徴とする。
【0011】
本発明の面発光レーザアレイは、1つのメサの1つのAlAs選択酸化層に、基板から結晶構造で繋がっている非酸化領域を2ヶ所以上設けたことにより、一般的なメサ1つに1つの非酸化領域を設け、1個の酸化型VCSELを形成している場合より、ストレスに対して強い構造となっている。
【0012】
また、上記面発光レーザの複数の非酸化領域の全部または一部に電流注入を行い、複数の発光領域を形成することで、ストレスに対して強い構造の面発光レーザアレイを得ることができる。
【0013】
従って、本発明によれば、作製プロセスが容易で、ストレスにも強く信頼性の高い酸化型のVCSELアレイを提供することができる。また、発光領域に対してメサの伸びる方向に構造上の異方性を持たせることができ、これによりストレスの異方性が発生し、レーザ光の偏光制御ができるという副次的効果も期待できる。
さらに、VCSEL素子、電極パッドを形成する部分、及びVCSEL素子と電極パッドとを連結する部分の3つを同じ高さに形成することができるため、すなわち、VCSEL素子と電極パッドとの間に段差がないため、電極の形成が容易になる。
【0014】
【発明の実施の形態】
以下、本発明を具体的には実施形態に基づき、詳細に説明する。
【0015】
(第1の実施形態)
本発明の第1の実施形態に係る面発光レーザアレイは、図1に示すように、2つの酸化型VCSELを1つのメサ26を用いて形成した構造となっている。この構造では、図2(a)〜(c)に示すように、1つのメサ26内のAlAs選択酸化層20に非酸化領域20aが2つ設けられている。以下、本発明の第1の実施形態に係る面発光レーザアレイの構造を製造方法に従って説明する。
【0016】
まず、図3(a)に示すように、有機金属気相成長(MOCVD)法により、n型GaAs基板10上に、AlAsとGaAsとをそれぞれの膜厚が媒質内波長の1/4となるように交互に30周期積層したキャリア濃度1×1018cm-3となる下側n型DBR(Distributed Bragg Reflector)層12、アンドープ下部Al0.22Ga0.78Asスぺーサー層14とアンドープ量子井戸活性層16(膜厚80nmInGaAs量子井戸層3層と膜厚150nmGaAs障壁層4層とで構成されている)とアンドープ上部Al0.22Ga0.78Asスぺーサー層18とで構成された膜厚が媒質内波長となる活性層領域30、その上に、キャリア濃度1×1018cm-3膜厚が媒質内波長の1/4となるp型AlAs層20、その上にAl0.9Ga0.1AsとGaAsとをそれぞれの膜厚が媒質内波長の1/4となるように交互に22周期積層したキャリア濃度1×1018cm-3総膜厚が約2μmとなる上側p型DBR層22、その上にキャリア濃度1×1019cm-3となる膜厚λのp型GaAsコンタクト層24を順次積層する。
【0017】
原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アルシン、ドーパント材料としてはp型用にシクロペンタジニウムマグネシウム、n型用にシランを用い、成長時の基板温度は750℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。
【0018】
次に、図3(b)にその形状を示すように、上記積層膜を下側n型DBR層12の途中までエッチングしてメサ26を形成し、AlAs層20側面を露出させる。メサ形状を加工するには、フォトリソグラフィーにより結晶成長層上にレジストマスクRを形成し、四塩化炭素をエッチングガスとしてもちいた反応性イオンエッチングを用いた。
【0019】
その後、レジストマスクRを除去し、図3(c)に示すように、約400℃の炉中で水蒸気によりAlAs層20だけを側方から酸化し高抵抗化させ、酸化領域32と非酸化領域20aとした。非酸化領域の径は約3μmである。この非酸化領域20aが、電流注入領域となる。図2(a)に、AlAs選択酸化層20の酸化領域32と非酸化領域20aの境界線を破線で示した。
【0020】
その後、図3(d)及び(e)に示すように、SiN絶縁膜34をメサ26上面を除いて蒸着し、レジストマスクRを利用して、出射口40を除いてTi/Auからなるp側電極36を形成する。基板10の裏面にはn側電極38としてAu/Geを蒸着する。このようにして、図3(f)に示す面発光レーザアレイが完成する。
【0021】
本実施形態の面発光レーザアレイは、基板10から結晶構造で繋がっている部位(非酸化領域20a)が2ヶ所あり、メサ1つに1個の酸化型VCSELを形成している一般的なVCSELの場合より、ストレスに対して高い強度を有している。
【0022】
なお、本実施形態において、素子間を機能的に分離するには、p側電極を分離し、各VCSEL間にプロトンを打ち込み、高抵抗化すればよい。
【0023】
本実施形態では、非酸化領域20aが円形となるようにメサ26を形成しているが、図4(a)に示すように、多角形になるようにメサ26を形成しても良い。この場合、図4(b)に示すように、非酸化領域20aも多角形となる。
【0024】
また、1つのメサ内に構成されているVCSELは3個以上でも構わない。本実施形態では、一次元方向にメサが伸びた例を示したが、図5(a)に示す2次元方向にも伸びたメサ26内に、図5(b)に示す複数の非酸化領域20aを形成し複数個のVCSELでVCSELアレイを構成することもできる。
【0025】
本実施形態では、2つの非酸化領域20aを両方とも電流注入領域として使用しアレイを構成しているが、図6(b)に示すように、1つのメサ内にVCSEL用の電流注入領域となる非酸化領域20aと、非酸化領域20a以外の非酸化領域すなわちVCSELとして用いない非酸化領域20bと、を備えたVCSELとして構成してもよい。2つの非酸化領域20a,20bのうち、電流注入領域となる非酸化領域20aは、数μm径としp側電極36にも出射口40を形成する。他方の非酸化領域20bには、出射口40を形成する必要はない。この構造において、図6(a)に示す通り、非酸化領域20bの面積を大きくして、よりストレスに強い構造とすることも可能である。更には、非酸化領域20bへの電流注入を防ぐために、電流注入をVCSELだけに行う構造にしてもよい。具体的には、非酸化領域20aだけに対応する電極を設ける方法や、非酸化領域20bのコンタクト層上にのみ絶縁膜を設けて非酸化領域20bへの電流注入を防止する方法が考えられる。
【0026】
本実施形態では、活性層にInGaAsを用いた例を説明したが、GaAsもしくはAlGaAsを用いた近赤外用、InGaPもしくはAlGaInPを用いた赤色用の面発光レーザにも適用できる。更には、GaN系やZnSe系等の青色もしくは紫外線面発光レーザ、InGaAsP系等の1.3〜1.5μm帯面発光レーザにも利用できることはもちろんである。また、DBR層として半導体材料に限定されることなく、絶縁膜を用いることも可能である。
【0027】
また、本実施形態では、上側p型DBR層22の上側にp側電極36を設ける構造としたが、イントラキャビティ構造とすることもできる。
【0028】
(第2の実施形態)
本発明の第2の実施形態に係る面発光レーザアレイは、図7及び図8(a)に示すように、3つの酸化型VCSELを1つのメサ26を用いて形成し、このメサ26を3つ並べて配列した構造となっている。この構造では、図8(a)〜(c)に示すように、1つのメサ26内のAlAs選択酸化層20に非酸化領域20aが3つ設けられている。以下、本発明の第2の実施形態に係る面発光レーザアレイの構造を製造方法に従って説明する。なお、本実施形態はマトリックス駆動の酸化型VCSELアレイに本発明を適用した例である。
【0029】
まず、有機金属気相成長(MOCVD)法により、半絶縁性GaAs基板9上に、キャリア濃度1×1018cm-3膜厚0.2μm程度のn型GaAsバッファ層11を積層し、その上に、Al0.9Ga0.1AsとAl0.3Ga0.7Asとをそれぞれの膜厚が媒質内波長の1/4となるように交互に40.5周期積層したキャリア濃度1×1018cm-3となる下側n型DBR層12、アンドープ下部Al0.5Ga0.5Asスぺーサー層14とアンドープ量子井戸活性層16(膜厚90nmAl0.11Ga0.89As量子井戸層3層と膜厚50nmAl0.3Ga0.1As障壁層4層とで構成されている)とアンドープ上部Al0.5Ga0.5Asスぺーサー層18とで構成された膜厚が媒質内波長となる活性層領域30、その上に、キャリア濃度1×1018cm-3膜厚が媒質内波長の1/4となるp型AlAs層20、その上にAl0.9Ga0.1AsとAl0.3Ga07Asとをそれぞれの膜厚が媒質内波長の1/4となるように交互に19.5周期積層したキャリア濃度1×1018cm-3総膜厚が約2μmとなる上側p型DBR層22、キャリア濃度1×1019cm-3となる膜厚10nmのp型GaAsコンタクト層24を順次積層する。
【0030】
ここで、詳しくは述べないが、DBR層の電気的抵抗を下げるためにAl0.9Ga0.1AsとAl0.3Ga0.1Asの界面に、AlAs組成を90%から30%に段階的に変化させた膜厚が9nm程度の領域を設けることも可能である。
【0031】
原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、アルシン、ドーパント材料としてはp型用にシクロペンタジニウムマグネシウム、n型用にシランを用い、成長時の基板温度は750℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。
【0032】
次に、上記積層膜をn型GaAsバッファ層11の途中までエッチングして図8(a)〜(c)に示すように、メサ26a,26b,26cを形成し、AlAs層20側面を露出させる。メサ形状を加工するには、フォトリソグラフィーにより結晶成長層上にレジストマスクRを形成し、四塩化炭素をエッチングガスとしてもちいた反応性イオンエッチングを用いた。
【0033】
その後、レジストマスクRを除去し、約400℃の炉中で水蒸気によりAlAs層20だけを側方から酸化し高抵抗化させ、酸化領域32と非酸化領域20aとした。非酸化領域の径は約3μmである。この非酸化領域が、電流注入領域となる。図8(a)に、AlAs選択酸化層20の酸化領域32と非酸化領域20aの境界線を示した。
【0034】
その後、Au/Geからなるn側電極38をメサ26底部表面のGaAsバッファ層11上に形成する。メサ26とn側電極38との間をドライエッチングにより、半絶縁性GaAs基板9までエッチングして溝42を形成し、各メサ列26a,26b,26cを電気的に絶縁する。
【0035】
各メサ26a,26b,26cの間は、ポリイミド44を用いて平坦化し、図9に示すようにメサ方向と垂直方向にp側電極36及び配線を形成する。このように電極および配線を設けることで、マトリックス駆動の酸化型VCSELアレイが作製できる。
【0036】
本実施形態の面発光レーザは、図8(a)に示すように、基板10から結晶構造で繋がっている部位(非酸化領域20a)が1つのメサについて3ヶ所あり、一般的なメサ1つに1個の酸化型VCSELを形成している場合より、ストレスに対して高い強度を有している。
【0037】
本実施形態では、非酸化領域20aが矩形となるようにメサ26を形成しているが、円形あるいは楕円になるようにメサ26を形成しても良い。この場合、非酸化領域20aも円形あるいは楕円となる。
【0038】
また、本実施形態では、活性層にAlGaAsを用いた例を説明したが、GaAsもしくはInGaAsを用いた近赤外用、InGaPもしくはAlGaInPを用いた赤色用の面発光レーザにも適用できる。更には、GaN系やZnSe系等の青色もしくは紫外線面発光レーザ、InGaAsP系等の1.3〜1.5μm帯面発光レーザにも利用できることはもちろんである。また、DBR層として半導体材料に限定されることなく、絶縁膜を用いることも可能である。
【0039】
【発明の効果】
本発明によれば、作製プロセスが容易で、ストレスにも強く信頼性の高い酸化型の面発光レーザアレイを提供することができる。これにより、 基本特性は高いが、実用性が不安視されている酸化型VCSELの商業的利用が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る面発光レーザアレイの斜視図である。
【図2】(a)は、本発明の第1の実施形態に係る面発光レーザアレイの構造の上面図であり、(b)は(a)のA−A矢視断面図、(c)は(a)のB−B矢視断面図である。
【図3】(a)〜(f)は、本発明の第1の実施形態に係る面発光レーザアレイの製造工程を順に示す概略断面図である。
【図4】(a)は、本発明の第1の実施形態に係る面発光レーザアレイの変形例を示す斜視図であり、(b)は(a)の上面図である。
【図5】(a)は、本発明の第1の実施形態に係る面発光レーザアレイの変形例を示す上面図であり、(b)は、本発明の第1の実施形態に係る面発光レーザアレイの変形例を示す斜視図である。
【図6】(a)は、本発明の第1の実施形態に係る面発光レーザアレイの変形例を示す上面図であり、(b)は、本発明の第1の実施形態に係る面発光レーザアレイの変形例を示す斜視図である。
【図7】本発明の第2の実施形態に係る面発光レーザアレイの電極形成前の斜視図である。
【図8】(a)は、本発明の第2の実施形態に係る面発光レーザアレイの上面図であり、(b)は(a)の電極形成前のA−A矢視断面図、(c)は(a)の電極形成前のB−B矢視断面図である。
【図9】本発明の第2の実施形態に係る面発光レーザアレイのA−A矢視断面図である。
【図10】従来の酸化型面発光レーザの断面図である。
【符号の説明】
9 半絶縁性GaAs基板
10 n型GaAs基板
11 n型GaAsバッファ層
12 下側n型DBR層
14 下部スぺーサー層
16 量子井戸活性層
18 上部スぺーサー層
20 p型AlAs層
20a、20b 非酸化領域
22 上側p型DBR層
24 p型GaAsコンタクト層
26 メサ
30 活性層領域
32 酸化領域
34 SiN絶縁膜
36 p側電極
38 n側電極
40 出射口
42 溝
44 ポリイミド
R レジストマスク
90 AlAs酸化層
91 非酸化部分
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface-emitting laser and a surface-emitting laser array, and more particularly to an oxidation-type surface-emitting laser and a surface-emitting laser array that are resistant to stress and highly reliable.
[0002]
[Prior art]
Vertical cavity surface emitting laser (VCSEL) has many advantages such as low manufacturing cost, high yield, and easy two-dimensional array compared to conventional edge-emitting lasers. Due to these advantages, their use has been studied in many applications. For example, Kenichi Iga, Fumio Koyama and Susumu Kinoshita, "Surface Emitting Semiconductor Lasers", IEEE Journal of Quantum Elecronics, 1988, 24, pp.1845-1855, explains the structure, laser characteristics, applications, etc. of VCSEL In addition, the laser characteristics have been greatly improved so far, and it has been put into practical use in fields such as optical communication.
[0003]
In particular, AlAs oxidized VCSEL ("Native-oxide defined ring contact for low threshold vertical-cavity lasers", reported by DLHufaker et al., Appl. Phys. Lett., Vol. 65, No. 1, pp. 97-99, '94) has excellent characteristics such as low threshold current, high efficiency, and fast response speed, and is actively researched as a promising technology.
[0004]
However, as reported by KDChoquette et al. ("Selective Oxidation of buried AlGaAs Versus AlAs layers", Appl. Phys. Lett., Vol.69, No.10, pp.1385-1387). , '96), the volume of the AlAs layer that is oxidized is contracted due to oxidation, and the device is cracked and destroyed in the process after oxidation, resulting in a decrease in manufacturing yield and a short device life. Have problems such as.
[0005]
As shown in a cross-sectional view of a general oxidized VCSEL, the element is formed in a post shape and is isolated. Therefore, in the plane where the AlAs oxide layer 90 is present, the semiconductor layers are connected by the crystal structure only in the central non-oxidized portion 91 having a diameter of several μm. The portions connected by this crystal structure are free from defects and voids and are resistant to stress, but conversely, the oxide layer 90 has defects and voids and cracks are caused by the stress, resulting in element destruction.
[0006]
As one of the countermeasures for preventing such element destruction, there is a method of reducing volume shrinkage by changing the layer to be oxidized from AlAs to AlGaAs containing several percent of GaAs as described in the above report. In this case, the volume shrinkage is reduced from 12% or more to 6.7%, and defects and voids existing in the oxide layer are remarkably reduced. As a result, device destruction during the manufacturing process is eliminated, and device life is extended. It has been reported.
[0007]
[Problems to be solved by the invention]
However, the above preventive measures have the following problems.
First, the problem of the method for reducing the volume shrinkage by changing the layer to be oxidized from AlAs to AlGaAs containing several percent of GaAs will be described. The characteristics of the oxidized VCSEL greatly depend on the diameter of the current injection region which is a non-oxidized region. Therefore, it is important to control the oxidation distance of the AlAs or AlGaAs layer. However, the oxidation rate is greatly influenced by the composition of AlGaAs. For example, in AlGaAs containing 2% AlAs and GaAs, the oxidation rate differs by 10 times or more. On the other hand, during epitaxial growth, it is very difficult to control the GaAs concentration of AlGaAs within the substrate plane and between the substrates to such an extent that the oxidation rate is not affected, which is not suitable for commercial production.
As described above, the conventional reinforced oxide surface emitting laser has several problems, and no practical one has been obtained yet.
[0008]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an oxide surface emitting laser array that has a simple manufacturing process, is resistant to stress, and has high reliability.
[0009]
[Means for Solving the Problems]
The present inventors have intensively studied and, as a result, have to Heading that the above problems can be solved by the following means.
[0010]
The surface-emitting laser array of the present invention is provided on a substrate between an active region composed of an active layer and a pair of spacer layers that sandwich the active layer, a pair of reflective layers that sandwich the active region, and the pair of reflective layers. A laminated portion formed by laminating an AlAs selective oxidation layer whose peripheral portion is oxidized while leaving a part of the non-oxidized region is formed in a mesa shape, and the non-oxidized region is selectively oxidized in the same AlAs in the same mesa. A plurality of layers are formed in the layer, and two or more of the non-oxidized regions are current injection regions.
[0011]
In the surface emitting laser array of the present invention, one AlAs selective oxidation layer of one mesa is provided with two or more non-oxidized regions connected to each other by a crystal structure from the substrate. The structure is more resistant to stress than when a non-oxidized region is provided and one oxidized VCSEL is formed.
[0012]
Also performs current injection into all or some of the plurality of the non-oxidized region of said surface emitting laser, by forming a plurality of light emitting areas, it is possible to obtain a surface-emitting laser array structure strong to stress.
[0013]
Therefore, according to the present invention, it is possible to provide an oxidized VCSEL array that has a simple manufacturing process, is resistant to stress, and has high reliability. In addition, structural anisotropy can be imparted in the direction in which the mesa extends with respect to the light emitting region, thereby generating anisotropy of stress and a secondary effect that polarization control of the laser beam can be expected. it can.
Further, since the VCSEL element, the part for forming the electrode pad, and the part for connecting the VCSEL element and the electrode pad can be formed at the same height, that is, there is a step between the VCSEL element and the electrode pad. Therefore, the electrode can be easily formed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be specifically described based on embodiments.
[0015]
(First embodiment)
The surface-emitting laser array according to the first embodiment of the present invention has a structure in which two oxidized VCSELs are formed using one mesa 26 as shown in FIG. In this structure, as shown in FIGS. 2A to 2C, two non-oxidized regions 20 a are provided in the AlAs selective oxide layer 20 in one mesa 26. Hereinafter, the structure of the surface emitting laser array according to the first embodiment of the present invention will be described in accordance with a manufacturing method.
[0016]
First, as shown in FIG. 3A, the film thickness of AlAs and GaAs on the n-type GaAs substrate 10 becomes 1/4 of the wavelength in the medium by metal organic chemical vapor deposition (MOCVD). The lower n-type DBR (Distributed Bragg Reflector) layer 12, the undoped lower Al 0.22 Ga 0.78 As spacer layer 14 and the undoped quantum well active layer having a carrier concentration of 1 × 10 18 cm −3 stacked alternately for 30 periods as described above 16 (consisting of 3 layers of 80 nm InGaAs quantum well layers and 4 layers of 150 nm GaAs barrier layers) and the undoped upper Al 0.22 Ga 0.78 As spacer layer 18 is the wavelength in the medium. active layer region 30 made, thereon, p-type AlAs layer 20 in which the concentration 1 × 10 18 cm -3 thickness carrier is ¼ of the wavelength in the medium, Al 0.9 Ga 0.1 as and GaAs thereon The upper p-type DBR layer 22 in which the carrier concentration of 1 × 10 18 cm -3 total thickness was 22 cycles alternately stacked so that 1/4 of the respective thickness-medium wavelength of about 2 [mu] m, on which A p-type GaAs contact layer 24 having a film thickness λ with a carrier concentration of 1 × 10 19 cm −3 is sequentially stacked.
[0017]
The source gas is trimethylgallium, trimethylaluminum, trimethylindium, arsine, the dopant material is cyclopentadinium magnesium for p-type and silane for n-type, the substrate temperature during growth is 750 ° C., and vacuum is used. Without breaking, the source gas was changed sequentially, and the film was formed continuously.
[0018]
Next, as shown in FIG. 3B, the laminated film is etched partway through the lower n-type DBR layer 12 to form a mesa 26 to expose the side surface of the AlAs layer 20. In order to process the mesa shape, a resist mask R was formed on the crystal growth layer by photolithography, and reactive ion etching using carbon tetrachloride as an etching gas was used.
[0019]
Thereafter, the resist mask R is removed, and as shown in FIG. 3C, only the AlAs layer 20 is oxidized from the side by water vapor in a furnace at about 400 ° C. to increase the resistance, and the oxidized region 32 and the non-oxidized region 20a. The diameter of the non-oxidized region is about 3 μm. This non-oxidized region 20a becomes a current injection region. In FIG. 2A, the boundary line between the oxidized region 32 and the non-oxidized region 20a of the AlAs selective oxide layer 20 is indicated by a broken line.
[0020]
Thereafter, as shown in FIGS. 3D and 3E, a SiN insulating film 34 is deposited except for the upper surface of the mesa 26, and the resist mask R is used to remove the exit port 40 and p of Ti / Au. The side electrode 36 is formed. Au / Ge is vapor-deposited as an n-side electrode 38 on the back surface of the substrate 10. In this way, the surface emitting laser array shown in FIG.
[0021]
The surface emitting laser array of this embodiment has two portions (non-oxidized regions 20a) connected to the substrate 10 by a crystal structure, and a general VCSEL in which one oxidized VCSEL is formed for each mesa. This has higher strength than stress.
[0022]
In this embodiment, in order to functionally separate the elements, the p-side electrode is separated, and protons are implanted between the VCSELs to increase the resistance.
[0023]
In the present embodiment, the mesa 26 is formed so that the non-oxidized region 20a is circular. However, as shown in FIG. 4A, the mesa 26 may be formed to be polygonal. In this case, as shown in FIG. 4B, the non-oxidized region 20a is also a polygon.
[0024]
Three or more VCSELs may be configured in one mesa. In the present embodiment, an example in which the mesa is extended in the one-dimensional direction is shown. However, in the mesa 26 extended in the two-dimensional direction shown in FIG. 5A, a plurality of non-oxidized regions shown in FIG. It is also possible to form a VCSEL array with a plurality of VCSELs 20a.
[0025]
In the present embodiment, the two non-oxidized regions 20a are both used as current injection regions to form an array. However, as shown in FIG. 6B, a VCSEL current injection region and A non-oxidized region 20a and a non-oxidized region other than the non-oxidized region 20a, that is, a non-oxidized region 20b that is not used as a VCSEL may be configured as a VCSEL. Of the two non-oxidized regions 20 a and 20 b, the non-oxidized region 20 a serving as a current injection region has a diameter of several μm and also forms an emission port 40 in the p-side electrode 36. The exit port 40 does not need to be formed in the other non-oxidized region 20b. In this structure, as shown in FIG. 6A, the area of the non-oxidized region 20b can be increased to make the structure more resistant to stress. Furthermore, in order to prevent current injection into the non-oxidized region 20b, a structure in which current injection is performed only in the VCSEL may be employed. Specifically, a method of providing an electrode corresponding only to the non-oxidized region 20a, or a method of preventing current injection into the non-oxidized region 20b by providing an insulating film only on the contact layer of the non-oxidized region 20b can be considered.
[0026]
In the present embodiment, an example in which InGaAs is used for the active layer has been described. However, the present invention can also be applied to a near-infrared surface emitting laser using GaAs or AlGaAs and a red surface emitting laser using InGaP or AlGaInP. Further, it can be used for blue or ultraviolet surface emitting lasers such as GaN and ZnSe, and 1.3 to 1.5 μm band surface emitting lasers such as InGaAsP. The DBR layer is not limited to a semiconductor material, and an insulating film can be used.
[0027]
In the present embodiment, the p-side electrode 36 is provided on the upper side of the upper p-type DBR layer 22, but an intra-cavity structure may be used.
[0028]
(Second Embodiment)
In the surface emitting laser array according to the second embodiment of the present invention, as shown in FIGS. 7 and 8A, three oxidized VCSELs are formed by using one mesa 26, and this mesa 26 is divided into three. The structure is arranged side by side. In this structure, as shown in FIGS. 8A to 8C, three non-oxidized regions 20 a are provided in the AlAs selective oxide layer 20 in one mesa 26. Hereinafter, the structure of the surface-emitting laser array according to the second embodiment of the present invention will be described in accordance with the manufacturing method. Note that this embodiment is an example in which the present invention is applied to a matrix-driven oxidized VCSEL array.
[0029]
First, an n-type GaAs buffer layer 11 having a carrier concentration of 1 × 10 18 cm −3 and a thickness of about 0.2 μm is stacked on a semi-insulating GaAs substrate 9 by metal organic chemical vapor deposition (MOCVD). In addition, Al 0.9 Ga 0.1 As and Al 0.3 Ga 0.7 As are alternately stacked for 40.5 periods so that the respective film thicknesses are ¼ of the wavelength in the medium, and the carrier concentration becomes 1 × 10 18 cm −3. Lower n-type DBR layer 12, undoped lower Al 0.5 Ga 0.5 As spacer layer 14 and undoped quantum well active layer 16 (thickness 90 nm Al 0.11 Ga 0.89 As quantum well layer 3 and thickness 50 nm Al 0.3 Ga 0.1 As barrier layer 4) and an undoped upper Al 0.5 Ga 0.5 As spacer layer 18, the active layer region 30 having a film thickness at the medium wavelength, and a carrier concentration of 1 × 10 18 cm -3 p-type AlAs layer 20 whose film thickness is 1/4 of the wavelength in the medium, and Al 0.9 Ga 0.1 As and Al 0.3 Ga 07 As on it, each film thickness becomes 1/4 of the wavelength in the medium The upper p-type DBR layer 22 having a carrier thickness of 1 × 10 18 cm −3 and a carrier thickness of 1 × 10 19 cm −3 and a thickness of 10 nm are obtained. A type GaAs contact layer 24 is sequentially laminated.
[0030]
Here, although not described in detail, a film in which the AlAs composition is changed stepwise from 90% to 30% at the interface between Al 0.9 Ga 0.1 As and Al 0.3 Ga 0.1 As in order to lower the electrical resistance of the DBR layer. It is also possible to provide a region having a thickness of about 9 nm.
[0031]
The source gas is trimethylgallium, trimethylaluminum, arsine, the dopant material is cyclopentadinium magnesium for p-type, and silane for n-type. The substrate temperature during growth is 750 ° C. without breaking the vacuum. Then, the source gas was changed sequentially, and the film was continuously formed.
[0032]
Next, the laminated film is etched partway through the n-type GaAs buffer layer 11 to form mesas 26a, 26b, and 26c as shown in FIGS. 8A to 8C, and the side surface of the AlAs layer 20 is exposed. . In order to process the mesa shape, a resist mask R was formed on the crystal growth layer by photolithography, and reactive ion etching using carbon tetrachloride as an etching gas was used.
[0033]
Thereafter, the resist mask R was removed, and only the AlAs layer 20 was oxidized from the side by water vapor in a furnace at about 400 ° C. to increase the resistance, thereby forming an oxidized region 32 and a non-oxidized region 20a. The diameter of the non-oxidized region is about 3 μm. This non-oxidized region becomes a current injection region. FIG. 8A shows a boundary line between the oxidized region 32 and the non-oxidized region 20a of the AlAs selective oxide layer 20. FIG.
[0034]
Thereafter, an n-side electrode 38 made of Au / Ge is formed on the GaAs buffer layer 11 on the bottom surface of the mesa 26. The mesa 26 and the n-side electrode 38 are etched to the semi-insulating GaAs substrate 9 by dry etching to form a groove 42, and the mesa rows 26a, 26b, and 26c are electrically insulated.
[0035]
Between the mesas 26a, 26b, and 26c, flattening is performed using polyimide 44, and p-side electrodes 36 and wirings are formed in a direction perpendicular to the mesa direction as shown in FIG. By providing the electrodes and wirings in this way, a matrix-driven oxidized VCSEL array can be manufactured.
[0036]
As shown in FIG. 8A, the surface emitting laser according to the present embodiment has three portions (non-oxidized regions 20a) connected to the crystal structure from the substrate 10 for one mesa, and one general mesa. It has higher strength against stress than the case where one oxidized VCSEL is formed.
[0037]
In the present embodiment, the mesa 26 is formed so that the non-oxidized region 20a is rectangular, but the mesa 26 may be formed so as to be circular or elliptical. In this case, the non-oxidized region 20a is also circular or elliptical.
[0038]
In this embodiment, an example in which AlGaAs is used for the active layer has been described. However, the present invention can be applied to a near-infrared surface emitting laser using GaAs or InGaAs and a red surface emitting laser using InGaP or AlGaInP. Further, it can be used for blue or ultraviolet surface emitting lasers such as GaN and ZnSe, and 1.3 to 1.5 μm band surface emitting lasers such as InGaAsP. The DBR layer is not limited to a semiconductor material, and an insulating film can be used.
[0039]
【The invention's effect】
According to the present invention, it is possible to provide an oxidation type surface emitting laser array that is easy to manufacture, resistant to stress, and having high reliability. This makes it possible to commercialize oxidized VCSELs that have high basic characteristics but are concerned about their practicality.
[Brief description of the drawings]
FIG. 1 is a perspective view of a surface emitting laser array according to a first embodiment of the present invention.
2A is a top view of the structure of the surface emitting laser array according to the first embodiment of the present invention, FIG. 2B is a cross-sectional view taken along line AA in FIG. [FIG. 2] is a sectional view taken along line BB in FIG.
FIGS. 3A to 3F are schematic cross-sectional views sequentially showing manufacturing steps of the surface emitting laser array according to the first embodiment of the present invention. FIGS.
4A is a perspective view showing a modification of the surface emitting laser array according to the first embodiment of the present invention, and FIG. 4B is a top view of FIG. 4A.
FIG. 5A is a top view showing a modification of the surface-emitting laser array according to the first embodiment of the present invention, and FIG. 5B is a surface emission according to the first embodiment of the present invention. It is a perspective view which shows the modification of a laser array.
6A is a top view showing a modification of the surface emitting laser array according to the first embodiment of the present invention, and FIG. 6B is a surface light emitting according to the first embodiment of the present invention. It is a perspective view which shows the modification of a laser array.
FIG. 7 is a perspective view of a surface emitting laser array according to a second embodiment of the present invention before electrode formation.
FIG. 8A is a top view of a surface emitting laser array according to a second embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along line AA before electrode formation of FIG. c) is a cross-sectional view taken along the line B-B before the electrode formation of (a).
FIG. 9 is a cross-sectional view taken along the line AA of the surface emitting laser array according to the second embodiment of the present invention.
FIG. 10 is a cross-sectional view of a conventional oxidized surface emitting laser.
[Explanation of symbols]
9 Semi-insulating GaAs substrate 10 n-type GaAs substrate 11 n-type GaAs buffer layer 12 lower n-type DBR layer 14 lower spacer layer 16 quantum well active layer 18 upper spacer layer 20 p-type AlAs layers 20a and 20b Oxidized region 22 Upper p-type DBR layer 24 p-type GaAs contact layer 26 Mesa 30 Active layer region 32 Oxidized region 34 SiN insulating film 36 p-side electrode 38 n-side electrode 40 Exit port 42 Groove 44 Polyimide R Resist mask 90 AlAs oxide layer 91 Non-oxidized part

Claims (7)

基板上に、活性層と該活性層を挟み込む一対のスペーサ層とからなる活性領域と、該活性領域を挟み込む一対の反射層と、該一対の反射層間に設けられ一部の非酸化領域を残して周縁部が酸化されたAlAs選択酸化層と、を積層してなる積層部がメサ形状に形成され、On the substrate, an active region comprising an active layer and a pair of spacer layers sandwiching the active layer, a pair of reflective layers sandwiching the active region, and a part of the non-oxidized region provided between the pair of reflective layers are left. And a laminated portion formed by laminating an AlAs selective oxidation layer whose peripheral portion is oxidized and formed into a mesa shape,
前記非酸化領域が、同一メサ内の同一AlAs選択酸化層に複数形成され、該非酸化領域の2以上を電流注入領域とすることを特徴とする面発光レーザアレイ。A surface-emitting laser array, wherein a plurality of the non-oxidized regions are formed in the same AlAs selective oxide layer in the same mesa, and two or more of the non-oxidized regions are current injection regions.
前記複数の非酸化領域の全部又は一部を電流注入領域とすることを特徴とする請求項1に記載の面発光レーザアレイ。2. The surface emitting laser array according to claim 1, wherein all or some of the plurality of non-oxidized regions are current injection regions. 前記非酸化領域が円形又は多角形であることを特徴とする請求項1または2に記載の面発光レーザアレイ。The surface emitting laser array according to claim 1, wherein the non-oxidized region is circular or polygonal. 前記複数の非酸化領域を1次元方向に形成することを特徴とする請求項1乃至3のいずれか1項に記載の面発光レーザアレイ。4. The surface emitting laser array according to claim 1, wherein the plurality of non-oxidized regions are formed in a one-dimensional direction. 前記複数の非酸化領域を2次元方向に形成することを特徴とする請求項1乃至3のいずれか1項に記載の面発光レーザアレイ。The surface emitting laser array according to any one of claims 1 to 3, wherein the plurality of non-oxidized regions are formed in a two-dimensional direction. 前記複数の非酸化領域の径を約3μmとすることを特徴とする請求項1乃至5のいずれか1項に記載の面発光レーザアレイ。The surface emitting laser array according to claim 1, wherein a diameter of the plurality of non-oxidized regions is about 3 μm. 前記メサが複数配列されたことを特徴とする請求項1乃至6のいずれか1項に記載の面発光レーザアレイ。The surface emitting laser array according to claim 1, wherein a plurality of the mesas are arranged.
JP09538299A 1999-04-01 1999-04-01 Surface emitting laser and surface emitting laser array Expired - Fee Related JP3800856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09538299A JP3800856B2 (en) 1999-04-01 1999-04-01 Surface emitting laser and surface emitting laser array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09538299A JP3800856B2 (en) 1999-04-01 1999-04-01 Surface emitting laser and surface emitting laser array

Publications (2)

Publication Number Publication Date
JP2000294872A JP2000294872A (en) 2000-10-20
JP3800856B2 true JP3800856B2 (en) 2006-07-26

Family

ID=14136105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09538299A Expired - Fee Related JP3800856B2 (en) 1999-04-01 1999-04-01 Surface emitting laser and surface emitting laser array

Country Status (1)

Country Link
JP (1) JP3800856B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219561A (en) * 2001-03-13 2007-08-30 Ricoh Co Ltd Semiconductor light emitting device
JP2003086896A (en) * 2001-06-26 2003-03-20 Furukawa Electric Co Ltd:The Semiconductor element and surface emitting type semiconductor laser element
KR100428253B1 (en) * 2001-10-11 2004-04-28 (주)옵토웨이 Surface emitting semiconductor laser array and method for manufacturing the same
JP2004063969A (en) * 2002-07-31 2004-02-26 Victor Co Of Japan Ltd Surface-emitting laser
JP4552443B2 (en) * 2004-01-27 2010-09-29 富士ゼロックス株式会社 Surface emitting semiconductor laser array
JP4815812B2 (en) * 2004-02-04 2011-11-16 富士ゼロックス株式会社 Vertical cavity surface emitting semiconductor laser device
US7829912B2 (en) 2006-07-31 2010-11-09 Finisar Corporation Efficient carrier injection in a semiconductor device
JP2006351799A (en) * 2005-06-15 2006-12-28 Fuji Xerox Co Ltd Surface emitting semiconductor device array
US8031752B1 (en) 2007-04-16 2011-10-04 Finisar Corporation VCSEL optimized for high speed data
JP2009277780A (en) * 2008-05-13 2009-11-26 Ricoh Co Ltd Surface-emitting semiconductor laser, surface-emitting semiconductor laser array, and image forming apparatus
US8891569B2 (en) * 2011-03-09 2014-11-18 Koninklijke Philips N.V. VCSEL array with increased efficiency
JP2014199923A (en) * 2013-03-13 2014-10-23 株式会社リコー Plane emission laser array, light source device, and process of manufacturing plane emission laser array
JP6240429B2 (en) * 2013-08-07 2017-11-29 国立大学法人東京工業大学 Surface emitting semiconductor laser and optical transmission device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482824B2 (en) * 1997-07-29 2004-01-06 セイコーエプソン株式会社 Surface emitting semiconductor laser and surface emitting semiconductor laser array

Also Published As

Publication number Publication date
JP2000294872A (en) 2000-10-20

Similar Documents

Publication Publication Date Title
JP3748807B2 (en) Semiconductor light emitting device with improved electro-optical characteristics and method of manufacturing the same
US5416044A (en) Method for producing a surface-emitting laser
JP4066654B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
US6542530B1 (en) Electrically pumped long-wavelength VCSEL and methods of fabrication
JP3713956B2 (en) Manufacturing method of surface emitting semiconductor laser device
US20090279580A1 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
JP3800856B2 (en) Surface emitting laser and surface emitting laser array
US8027370B2 (en) Semiconductor device
JPH06314854A (en) Surface light emitting element and its manufacture
JP3968910B2 (en) Surface emitting laser array
US8389308B2 (en) Method for producing surface emitting semiconductor device
JP2001085788A (en) Surface-emitting-typr semiconductor laser element and surface-meitting-type semiconductor laser array
JP4224981B2 (en) Surface emitting semiconductor laser device and method for manufacturing the same
JP4602692B2 (en) Surface emitting laser and optical transmission system
CN110197993B (en) VCSEL chip with high recombination efficiency and manufacturing method thereof
JP5006242B2 (en) Surface emitting semiconductor laser device
JP4049585B2 (en) Surface emitting laser element, surface emitting laser array, optical interconnection system, and optical communication system
JP2009188238A (en) Surface light-emitting laser and method of manufacturing the same
CN109103745B (en) VCSEL structure with air gap DBR and preparation method thereof
US8340149B2 (en) Vertical cavity surface emitting laser
CN112290376A (en) Surface emitting laser and method of manufacturing the same
WO2019107273A1 (en) Surface emission semiconductor laser
WO2022097513A1 (en) Vertical resonator type surface-emitting laser element and method for manufacturing vertical resonator type surface-emitting laser element
US20240128722A1 (en) Vertical cavity surface emitting laser device
JP2010161224A (en) Surface emitting laser, surface emitting laser array, and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees