JP3968910B2

JP3968910B2 - Surface emitting laser array

Info

Publication number: JP3968910B2
Application number: JP11616299A
Authority: JP
Inventors: 秀生中山
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2007-08-29
Anticipated expiration: 2019-04-23
Also published as: JP2000307189A

Description

【０００１】
【発明の属する技術分野】
本発明は、面発光レーザアレイに関し、詳しくは、高出力シングル横モードを有する垂共振器型面発光レーザ素子からなるリング状の面発光レーザアレイに関する。
【０００２】
【従来の技術】
垂共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）は、従来の端面発光型レーザに比べて、製造コストが低く、高歩留まりであり、２次元アレイ化が容易である等多くの利点を有し、これらの長所によって、多くの用途においてその利用が検討されている。例えば、Kenichi Iga, Fumio Koyama and Susumu Kinoshita, "Surface Emitting Semiconductor Lasers", IEEE Journal of Quantum Elecronics, 1988, 24, pp.1845-1855に、ＶＣＳＥＬの構造、レーザ特性、用途等が説明されているように、現在までにそのレーザ特性は大きく改善され、光通信などの分野では実用化に至っている。
【０００３】
しかし、ＶＣＳＥＬは、一般にシングル横モード光出力が１〜２ｍＷと小さく、高出力化が要求される用途では、その出力特性の改善が求められている。例えば、光記憶装置（Optical data storage）等の用途では、少なくとも５ｍＷ以上のシングル横モード（１つの横モード、単一横モード）光出力を要求している。
【０００４】
光出力を増大する最も単純な方法は、基本横モード（ガウシアン形状）で発振するＶＣＳＥＬの電流注入領域を大きし、基本横モードのまま光出力を増大する方法である。しかしながら、電流注入領域を大きくするに伴い高次モードとの競合が発生しやすくなり、安定してシングル横モード出力を得ることが難しい。実際、論文等に報告されている例でも、数ｍＷからせいぜい５ｍＷの出力しか得られていない。
【０００５】
このため、横モードを基本モードとするのではなく、高次モードではあるがシングル高次モードにすることにより、光記憶装置に用いることができる高出力ＶＣＳＥＬが得られることがP.R.Claisseらによって報告されている（"Single high order mode VCSEL", Electron. Lett., 1998,34,pp.681-682）。このＶＣＳＥＬのＮＦＰ（ニアフィールドバターン)はドーナッツ形状であるが、光学系を利用した超解像技術を用いることにより、このドーナッツ形状の出射ビームを光記憶装置等に使用するスポット形状に形成できることが知られており（YAMANAKA他、"High density recording by superresolution in an optical disk memory system", Appl. Opt., 1990,29,pp.3046-3051．）、P.R.Claisseらによって提案されたＶＣＳＥＬに、この超解像技術を適用すると、通常のガウシアン形状のＶＣＳＥＬを用いた場合より光スポットを微小に絞ることができ、高容量の光記憶装置に有利であると説明されている。
【０００６】
このドーナッツ形状ＶＣＳＥＬは、以下の方法により作製されている。すなわち、図８にその断面構造を示すように、ｎ⁺型ＧａＡｓ基板１１０上に、Ａｌ_0.95Ｇａ_0.05ＡｓとＡｌ_0.25Ｇａ_0.75Ａｓを４０周期積層したｎ型ＤＢＲ層１１２、１０ｎｍのＡｌ_0.1Ｇａ_0.9Ａｓ量子井戸層１１４と１０ｎｍのＡｌ_0.4Ｇａ_0.6Ａｓバリア層１１６で構成された活性領域１１８を含むスペーサ層１２０と、Ａｌ_0.95Ｇａ_0.05ＡｓとＡｌ_0.25Ｇａ_0.75Ａｓを２５周期積層したｐ型ＤＢＲ層１２２とを、順次積層する。次に、この積層体１００はメサ形状にエッチングされる。さらに、出射口中心部を反射率を低減するためにエッチングしてエッチング領域１２４を形成する。
【０００７】
このＶＣＳＥＬにおいて、メサ径を５０μｍ、反射率低減のためエッチングしたエッチング領域１２４の径を３０μｍとした時、図９に示すようにリング状のＮＦＰが得られる。また、電流−光出力曲線は、図１０に示すようになる。図１０において、実線で示すのがこのＶＣＳＥＬの連続駆動時の電流−光出力曲線である。なお、破線で示すのはパルス駆動時の電流−光出力曲線である。
【０００８】
【発明が解決しようとする課題】
しかしながら、図８に示すＶＣＳＥＬは、以下の理由から、超解像技術により光記憶装置用の高出力ビームを得るための光源には適していない。
【０００９】
まず、光記憶装置用ＶＣＳＥＬは常にあるモードに固定されていること、すなわちシングルモードであることが重要である。ところが、（上記報告では、このＶＣＳＥＬのモードはシングルであるとしているが、）このＶＣＳＥＬは、色々な使用状況下で常にシングルモードを保つことは困難である。なぜなら、このＶＣＳＥＬはその導波路構造において、特にある一つの横モードを選択する構造をもっていないからである。このように大面積の導波路構造を持つＶＣＳＥＬでは、多くのモードが競合しており、発振しているモードはたまたま選ばれているに過ぎないことは自明である。特に、光記憶装置等の装置内の温度環境は常に変化し、それにより導波路特性は変化し選択されるモードは変化する。またＶＣＳＥＬ特性自身も経時変化するため、選択性の強くない導波路構造では、モードを固定し続けることは難しい。
【００１０】
次に、上記のP.R.Claisseらによる報告では、このＶＣＳＥＬは高光出力を有しているとしているが、図１０の電流−光出力曲線から読み取れるように、連続発振時にはせいぜい５〜６ｍＷの光出力を得ているに過ぎない。このＶＣＳＥＬの電流注入領域は、少なくともメサ内部、すなわち５０μｍ径内全域であるが、そのうち３０μｍ径内は導波路の反射率を低減させており、電流注入しても発光に寄与せず、逆に無効電流となり、発熱等高出力に対して不利な電流注入構造を有しているためである。
【００１１】
以上の通り、P.R.Claisseらの提案によるＶＣＳＥＬは、ＶＣＳＥＬの横モードは安定してシングルではなく、光出力も光記憶装置等に用いるには不十分であり、超解像技術により光記憶装置用の高出力ビームを得るための光源には適しておらず、ＶＣＳＥＬを用いた高出力シングル横モードの光源は得られていないのが現状である。
【００１２】
従って、本発明の目的は、安定な高出力シングル横モードを有する垂共振器型面発光レーザ素子からなるリング状の面発光レーザアレイを提供することである。
【００１３】
【課題を解決するための手段】
発明者は、鋭意検討の結果、下記手段により上記課題が解決されることを見出した。
【００１４】
すなわち、請求項１に記載の面発光レーザアレイは、活性層と該活性層を挟み込むスペーサ層とからなる活性領域と、該活性領域を挟み込む反射層と、を備えてなり、各々基本横モードで発振する複数の面発光レーザが、各面発光レーザの発光領域が近接するように並べられ、発光パターンが途切れることがないように連続して配列され、隣り合う面発光レーザが光学的に連結可能な間隔で近接配置されていることを特徴とする。
なお、「リング状」とは、発光領域が途切れることなく、連続して円状に配列されているという意味であり、配列の形状は、円状、楕円状、四角形状、多角形状等いずれの形状でもよい。
【００１５】
請求項２に記載の面発光レーザアレイは、請求項１記載の発明において、各面発光レーザの位相が同一となるように、各面発光レーザが光学的に結合されていることを特徴とする。
【００１６】
上記の面発光レーザアレイは、各面発光レーザは、基本横モードで発振することを特徴とする。
【００１７】
請求項３に記載の面発光レーザアレイは、請求項１又は２に記載の発明において、各面発光レーザは、ＡｌＡｓもしくはＡｌＧａＡｓの一部を選択酸化してなる選択酸化層によって電流狭窄されていることを特徴とする。
【００１８】
請求項４に記載の面発光レーザアレイは、請求項１から３までのいずれかに記載の発明において、各面発光レーザは、不純物打ち込みよる高抵抗層によって電流狭窄されていることを特徴とする。
【００１９】
本発明のＶＣＳＥＬアレイは、基本横モードのＶＣＳＥＬ素子複数個をリング状に連結させ、隣り合うＶＣＳＥＬを光学的に連結させることで、位相の揃った一つのレーザ光源となるよう構成されている。例えば、図１（ａ）に示すように、Ｖａ、Ｖｂ、・・・、Ｖｘで表示した基本モードで発振する構造のＶＣＳＥＬ素子を複数個、近接させて環状に配置した場合、ＶＣＳＥＬアレイとしての発光パターンはリング状となる。また、隣り合うＶＣＳＥＬ素子を光学的に連結することができ、その結果、全ＶＣＳＥＬ素子の位相は同一となる。さらに、各ＶＣＳＥＬ素子は基本モードで発振するように設計されているため、各々の光出力は小さいが、全体では各素子の光出力の総和となるので、大きな光出力を得ることができる。
【００２０】
すでに述べたように、本発明のＶＣＳＥＬアレイは、超解像を用いて光スポットを絞り、光記憶装置等に利用できるようにするため、構成要素である全ＶＣＳＥＬ素子の位相が揃っている必要がある。そこで、本発明のＶＣＳＥＬアレイを構成する各素子の位相が、揃っている理由を簡単に説明する。
【００２１】
端面発光型レーザにおいて、複数の導波路を形成し、その導波路間の位相を同期させる構成を持つレーザアレイを、フェーズアレイと呼んでいる。このフェーズアレイでは、「半導体レーザ」伊藤良一・中村道治共編（培風館）pp.188-192等に説明されているように、端面発光型レーザの導波路を近接して複数配置すると、導波路間の光学的結合が発生するため、光電解位相が同期した高出力レーザが実現できる。
【００２２】
本発明は、個々独立に機能する複数のＶＣＳＥＬを近接配置した場合にも同様の現象が起きるという新規な知見に基づくものであり、ＶＣＳＥＬフェーズアレイと言えるものである。
【００２３】
以上説明してきたように、本発明のＶＣＳＥＬアレイは、基本横モードのＶＣＳＥＬを光学的に連結させたフェーズアレイ構造を持っているため、本発明によれば、安定したシングルモードを持ちながら、高光出力を得ることができるレーザ光源を提供できる。
【００２４】
また、本発明によるＶＣＳＥＬアレイは、各素子を、再現性が高く、容易な工程を用いて作製できるため、シングル横モードレーザ光を高出力で発射するＶＣＳＥＬアレイを高歩留まりで、あるいは安価に提供することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明を実施の形態に基づいて詳細に説明する。
【００２６】
（第１の実施形態）
図１（ａ）に、本発明の第１の実施形態に係るＶＣＳＥＬアレイのＶＣＳＥＬ素子の配置を示す。図１（ａ）に示すように、本実施形態では、Ｖａ、Ｖｂ、・・・、Ｖｘで表示した複数個のＶＣＳＥＬ素子が光学的に連結可能な間隔でリング状に配置されている。このＶＣＳＥＬアレイは、以下の方法により製造される。
【００２７】
まず、図２（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基板２１上に、キャリア濃度１×１０¹⁸ｃｍ^-3膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層２２を積層し、その上に、Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3となる下側ｎ型ＤＢＲ層２３、アンドープ下部Ａｌ_0.5Ｇａ_0.5Ａｓスぺーサー層とアンドープ量子井戸活性層（膜厚９０ｎｍＡｌ_0.11Ｇａ_0.89Ａｓ量子井戸層３層と膜厚５０ｎｍＡｌ_0.3Ｇａ_0.1Ａｓ障壁層４層とで構成されている）とアンドープ上部Ａｌ_0.5Ｇａ_0.5Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性層領域２４、その上に、キャリア濃度１×１０¹⁸ｃｍ^-3膜厚が媒質内波長の１／４となるｐ型ＡｌＡｓ層２５、その上にＡｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ₀₇Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に１９．５周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3総膜厚が約２μｍとなる上側ｐ型ＤＢＲ層２６、キャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚１０ｎｍのｐ型ＧａＡｓコンタクト層２７を順次積層する。
【００２８】
ここで、詳しくは述べないが、ＤＢＲ層の電気的抵抗を下げるためにＡｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.3Ｇａ_0.1Ａｓの界面に、ＡｌＡｓ組成を９０％から３０％に段階的に変化させた膜厚が９ｎｍ程度の領域を設けることも可能である。
【００２９】
原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、アルシン、ドーパント材料としてはｐ型用にシクロペンタジニウムマグネシウム、ｎ型用にシランを用い、成長時の基板温度は７５０℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。
【００３０】
次に、上記積層膜を、下部ｎ型ＤＢＲ層２３の途中までエッチングを行い、メサ５０を形成し、ＡｌＡｓ層２５側面を露出させる。メサ形状を加工するには、フォトリソグラフィーにより結晶成長層上にレジストマスクＲを形成し、四塩化炭素をエッチングガスとしてもちいた反応性イオンエッチングを用いた。
【００３１】
その後、図２（ｃ）に示すように、約４００℃の炉中で水蒸気によりＡｌＡｓ層２５だけを側方から酸化し、その径が約３μｍの非酸化領域２５ａを残して高抵抗化させ、酸化領域３０を形成する。非酸化領域２５ａが電流注入領域となる。その電流注入領域は上面から見ると、図１（ｂ）に示すように配置される。斜線領域で示したのが電流注入領域である。その後、ＳｉＮ絶縁膜３２をメサ５０の上面を除いて蒸着し、ｐ側電極３３として出射口４０を除いて表面一面にＴｉ／Ａｕを形成する。基板２１の裏面一面にはｎ側電極３４としてＡｕ／Ｇｅを蒸着する。なお、ｐ側電極３３は各電流注入領域ごとに、別々に（独立して）引出し線を設けて形成し、独立駆動することもできる。各素子の光出力強度は、同様に作製しても微妙に強度がばらついている。独立駆動することにより各素子間のばらつきを調整することができる。
【００３２】
このように作製した各ＶＣＳＥＬ素子を、導電性の保持基板の上に、図１（ａ）に示すようにリング状に配置して、本実施形態に係るＶＣＳＥＬアレイが完成する。
【００３３】
本実施形態では、ＶＣＳＥＬアレイを構成する各ＶＣＳＥＬ素子は、共通したｐ側電極３３とｎ側電極３４とにより電流注入され、それぞれ基本横モードで発振する。各ＶＣＳＥＬ素子間の距離は、光学的に連結する程度に近づいているので、光電界位相が揃って発振する。更に、個々の光出力は１ｍＷ程度であるが、素子は２０個以上有り、その総和は２０ｍＷを超える。
【００３４】
（第２の実施形態）
図３（ａ）に、本発明の第２の実施形態に係るＶＣＳＥＬアレイを上から見た図を示す。図３（ａ）に示すように、本実施形態のＶＣＳＥＬアレイは、複数個のＶＣＳＥＬ素子が隣接する素子同士がメサを共有するようにリング状に連結されている。このＶＣＳＥＬアレイは、以下の方法により製造される。
【００３５】
第１の実施形態と同様の方法で、ｎ型ＧａＡｓ基板２１上に、ｎ型ＧａＡｓバッファ層２２、下側ｎ型ＤＢＲ層２３、活性層領域２４、ｐ型ＡｌＡｓ層２５、上側ｐ型ＤＢＲ層２６、ｐ型ＧａＡｓコンタクト層２７を順次積層する。
【００３６】
次に、フォトリソグラフィーにより積層体上にレジストマスクを形成し、反応性イオンエッチングにより上記積層膜を下部ｎ型ＤＢＲ層２３の途中まで除去し、図３（ａ）に示すような、幅を周期的に変化させたリング状のメサを形成して、ＡｌＡｓ層２５側面を露出させた。図３（ｂ）は、本実施形態の各素子部分の拡大図である。
【００３７】
その後、図３（ｃ）に示すように、約４００℃の炉中で水蒸気によりＡｌＡｓ層２５だけを側方から酸化し、その径が約３μｍの非酸化領域２５ａを残して高抵抗化させ、酸化領域３０を形成する。非酸化領域２５ａが電流注入領域となる。その電流注入領域は上面から見ると、図３（ａ）に示すように配置される。斜線領域で示したのが電流注入領域である。その後、ＳｉＮ絶縁膜３２をメサ５０の上面を除いて蒸着し、ｐ側電極３３として出射口４０を除いてＴｉ／Ａｕを形成する。基板２１の裏面にはｎ側電極３４としてＡｕ／Ｇｅを蒸着して、本実施形態に係るＶＣＳＥＬアレイが完成する。
【００３８】
本実施形態に示すＶＣＳＥＬアレイを構成する各ＶＣＳＥＬ素子は、共通した、あるいは電気的に絶縁された独立のｐ側電極３３とｎ側電極３４とにより電流注入され、それぞれ基本横モードで発振する。各ＶＣＳＥＬ素子の活性層及びスペーサ層は平面内で繋がっており、素子間の距離も光学的に連結する程度に近づいているので、光電界位相が揃って発振する。更に、個々の光出力は１ｍＷ程度であるが、素子は２０個以上有り、その総和は２０ｍＷを超える。
【００３９】
従って、本実施形態のＶＣＳＥＬアレイは位相の揃ったレーザ光を出射し、基本横モードレーザの集合であるので、モードもシングルであり、かつ光出力も大きい。超解像を用いることにより、光スポットを絞ることができ、光記憶装置等の用途に利用できる。シングルモードでの電流−光出力特性は、図４に示すものとなり、従来に対して大幅に改善できた。
【００４０】
尚、本実施形態では、電流注入領域が円形となるようにメサ形状を形成しているが、多角形になるようにメサ形状を形成しても良い。
【００４１】
（第３の実施形態）
図５に、本発明の第３の実施形態に係るＶＣＳＥＬアレイを上から見た上面図を示す。図５に示すように、本実施形態のＶＣＳＥＬアレイは、酸化により高抵抗化された領域に囲まれた複数の電流注入領域が所定の間隔で設けられ、リング状に並べられている。このＶＣＳＥＬアレイは、以下の方法により製造される。
【００４２】
第１の実施形態と同様の方法で、ｎ型ＧａＡｓ基板２１上に、ｎ型ＧａＡｓバッファ層２２、下側ｎ型ＤＢＲ層２３、活性層領域２４、ｐ型ＡｌＡｓ層２５、上側ｐ型ＤＢＲ層２６、ｐ型ＧａＡｓコンタクト層２７を順次積層する。
【００４３】
図６（ａ）に示すように、直径２μｍの酸化用細孔６０をドライエッチングによりＡｌＡｓ酸化層２５より下まで形成した後、約４００℃の炉中で水蒸気によりＡｌＡｓ層２５だけを側方から酸化し、非酸化領域２５ａを残して高抵抗化させ、酸化領域３０を形成する。非酸化領域２５ａが電流注入領域となる。その個々の電流注入領域を上から見ると、図６（ｂ）に示す形をしており、図５に示すように配置される。斜線領域で示したのが電流注入領域である。ｐ側電極３３として出射口４０を除いてＴｉ／Ａｕを形成し、基板の裏面にはｎ側電極３４としてＡｕ／Ｇｅを蒸着して、本実施形態に係るＶＣＳＥＬアレイが完成する。
【００４４】
このように、作製されたＶＣＳＥＬアレイは第１の実施形態と同様に位相の揃ったレーザ光を出射し、基本横モードレーザの集合であるので、モードもシングルであり、かつ光出力も大きい。従って、超解像を用いることにより、光スポットを絞ることができ、光記憶装置等の用途に利用できる。
【００４５】
尚、本実施形態では、電流注入領域が略円形となるように酸化用細孔を配置したが、多角形になるように酸化用細孔を配置しても良い。
【００４６】
（第４の実施形態）
図７に、本発明の第４の実施形態に係るＶＣＳＥＬアレイを上から見た上面図を示す。図７に示すように、本実施形態のＶＣＳＥＬアレイは、プロトン打ち込みにより高抵抗化された領域に囲まれた複数の電流注入領域が所定の間隔で設けられ、複数の電流注入領域がリング状に並べられている。このＶＣＳＥＬアレイは、以下の方法により製造される。
【００４７】
第１の実施形態と同様の方法で、ｎ型ＧａＡｓ基板２１上に、ｎ型ＧａＡｓバッファ層２２、下側ｎ型ＤＢＲ層２３、活性層領域２４、ｐ型ＡｌＡｓ層２５、上側ｐ型ＤＢＲ層２６、ｐ型ＧａＡｓコンタクト層２７を順次積層する。
【００４８】
次に、非高抵抗化領域２５ｂ以外の領域にプロトンを活性層直上まで打ち込む。プロトンを打ち込まない領域（非高抵抗化領域２５ｂ）が電流注入領域となるが、その径は約８μｍである。電流注入領域は上面から見ると図７に示すように配置される。斜線領域で示したのが電流注入領域である。ｐ側電極３３として出射口４０を除いてＴｉ／Ａｕを形成し、基板２１の裏面にはｎ側電極３４としてＡｕ／Ｇｅを蒸着して、本実施形態に係るＶＣＳＥＬアレイが完成する。
【００４９】
このように作製されたＶＣＳＥＬアレイは、第１の実施形態と同様に位相の揃ったレーザ光を出射し、基本横モードレーザの集合であるので、モードもシングルであり、かつ光出力も大きい。従って、超解像を用いることにより、光スポットを絞ることができ、光記憶装置等の用途に利用できる。
【００５０】
尚、本実施形態では、電流注入領域が円形となるようにプロトン打ち込み領域を設けた例を図示したが、電流注入領域が多角形となるようにプロトン打ち込み領域を設けても良い。
【００５１】
第1から第４の実施形態では、活性層にＡｌＧａＡｓを用いた例を説明したが、ＧａＡｓもしくはＩｎＧａＡｓを用いた近赤外用、ＩｎＧａＰもしくはＡｌＧａＩｎＰを用いた赤色用の面発光レーザにも適用できる。更には、ＧａＮ系やＺｎＳｅ系等の青色もしくは紫外線面発光レーザ、ＩｎＧａＡｓＰ系等の１．３〜１．５μｍ帯面発光レーザにも利用できることはもちろんである。
【００５２】
また、ＤＢＲ層として半導体材料に限定されることなく、絶縁膜を用いることも可能である。
【００５３】
【発明の効果】
本発明の面発光レーザアレイは、高出力で、安定したシングルモードを有するという効果を奏するものであり、光記憶装置をはじめ、プリンタ装置、光磁気ディスク装置等、高出力シングルモードの光源が必要な装置に利用することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施形態に係る面発光レーザアレイの平面図であり、（ｂ）は、その電流注入領域の配置を表す概略図である。
【図２】（ａ）から（ｆ）は、本発明の第１の実施形態に係る面発光レーザアレイの作製工程を順に表す概略断面図である。
【図３】（ａ）は、本発明の第１の実施形態に係る面発光レーザアレイの電流注入領域の配置を表す平面図である。（ｂ）は、その素子部分の拡大図である。
【図４】本発明の第２の実施形態に係る面発光レーザアレイの電流−光出力特性を表すグラフである。
【図５】本発明の第３の実施形態に係る面発光レーザアレイの平面図である。
【図６】（ａ）は、本発明の第３の実施形態に係る面発光レーザアレイの断面図である。（ｂ）は、その電流注入領域の形状を表す部分拡大図である。
【図７】本発明の第４の実施形態に係る面発光レーザアレイの平面図である。
【図８】従来の面発光レーザの構造を示す断面図である。
【図９】従来の面発光レーザのＮＦＰ示す図である。
【図１０】従来の面発光レーザの電流−光出力特性を表すグラフである。
【符号の説明】
Ｖ面発光レーザ
２１ｎ型ＧａＡｓ基板
２２ｎ型ＧａＡｓバッファ層
２３下側ｎ型ＤＢＲ層
２４活性層領域
２５ｐ型ＡｌＡｓ層
２５ａ非酸化領域
２５ｂ非高抵抗化領域
２６上側ｐ型ＤＢＲ層
２７ｐ型ＧａＡｓコンタクト層
３０酸化領域
３２ＳｉＮ絶縁膜
３３ｐ側電極
３４ｎ側電極
４０出射口
５０メサ
Ｒレジストマスク[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surface-emitting laser array, and more particularly to a ring-shaped surface-emitting laser array composed of a vertical cavity surface-emitting laser element having a high-output single transverse mode.
[0002]
[Prior art]
Vertical cavity surface emitting laser (VCSEL) has many advantages such as low manufacturing cost, high yield, and easy two-dimensional array compared to conventional edge-emitting lasers. Due to these advantages, their use has been studied in many applications. For example, Kenichi Iga, Fumio Koyama and Susumu Kinoshita, "Surface Emitting Semiconductor Lasers", IEEE Journal of Quantum Elecronics, 1988, 24, pp.1845-1855, explains the structure, laser characteristics, applications, etc. of VCSEL In addition, the laser characteristics have been greatly improved so far, and it has been put into practical use in fields such as optical communication.
[0003]
However, VCSELs generally have a single transverse mode light output as small as 1 to 2 mW, and there is a demand for improvement in output characteristics in applications where high output is required. For example, in an application such as an optical storage device (Optical data storage), a single transverse mode (one transverse mode, single transverse mode) light output of at least 5 mW or more is required.
[0004]
The simplest method for increasing the optical output is to increase the current output region of the VCSEL that oscillates in the fundamental transverse mode (Gaussian shape) and to increase the optical output while maintaining the fundamental transverse mode. However, as the current injection region is increased, competition with higher-order modes is likely to occur, and it is difficult to stably obtain a single transverse mode output. In fact, even in examples reported in papers, an output of only 5 mW is obtained from several mW.
[0005]
For this reason, PRClaisse et al. Have reported that a high-power VCSEL that can be used in an optical storage device can be obtained by using a single high-order mode although the transverse mode is not a fundamental mode. ("Single high order mode VCSEL", Electron. Lett., 1998, 34, pp.681-682). The VCSEL NFP (near field pattern) has a donut shape, but by using a super-resolution technique using an optical system, the donut-shaped outgoing beam can be formed into a spot shape for use in an optical storage device or the like. It is known (YAMANAKA et al., “High density recording by superresolution in an optical disk memory system”, Appl. Opt., 1990, 29, pp. 3046-3051.) It has been described that when the resolution technique is applied, the light spot can be narrowed down more finely than when a normal Gaussian-shaped VCSEL is used, which is advantageous for a high-capacity optical storage device.
[0006]
This donut-shaped VCSEL is manufactured by the following method. That is, as shown in the sectional structure in FIG. 8, an n-type DBR layer 112 in which 40 cycles of Al _0.95 Ga _0.05 As and Al _0.25 Ga _0.75 As are stacked on an n ⁺ -type GaAs substrate 110, 10 nm Al _0.1 Ga _0.9. A spacer layer 120 including an active region 118 composed of an As quantum well layer 114 and a 10 nm Al _0.4 Ga _0.6 As barrier layer 116, and a p-type DBR layer in which Al _0.95 Ga _0.05 As and Al _0.25 Ga _0.75 As are stacked for 25 periods 122 are sequentially stacked. Next, the laminate 100 is etched into a mesa shape. Further, an etching region 124 is formed by etching the central portion of the emission port in order to reduce the reflectance.
[0007]
In this VCSEL, when the mesa diameter is 50 μm and the diameter of the etching region 124 etched for reducing the reflectance is 30 μm, a ring-shaped NFP is obtained as shown in FIG. The current-light output curve is as shown in FIG. In FIG. 10, a solid line indicates a current-light output curve when the VCSEL is continuously driven. A broken line indicates a current-light output curve during pulse driving.
[0008]
[Problems to be solved by the invention]
However, the VCSEL shown in FIG. 8 is not suitable as a light source for obtaining a high output beam for an optical storage device by the super-resolution technique for the following reason.
[0009]
First, it is important that the optical storage device VCSEL is always fixed to a certain mode, that is, a single mode. However, although the VCSEL mode is single in the above report, it is difficult to always maintain the single mode under various usage conditions. This is because this VCSEL does not have a structure for selecting one particular transverse mode in its waveguide structure. In the VCSEL having such a large-area waveguide structure, many modes are competing, and it is obvious that the oscillating mode is merely selected by chance. In particular, the temperature environment in a device such as an optical storage device always changes, whereby the waveguide characteristics change and the selected mode changes. In addition, since the VCSEL characteristic itself changes with time, it is difficult to keep the mode fixed in a waveguide structure with low selectivity.
[0010]
Next, in the above report by PRClaisse et al., This VCSEL has a high optical output, but as can be read from the current-optical output curve of FIG. 10, an optical output of 5 to 6 mW is obtained at the time of continuous oscillation. It ’s just that. The current injection region of this VCSEL is at least the inside of the mesa, that is, the entire area within the diameter of 50 μm, but within the diameter of 30 μm, the reflectivity of the waveguide is reduced. This is because it has a current injection structure which is a reactive current and is disadvantageous for high output such as heat generation.
[0011]
As described above, the VCSEL proposed by PRClaisse et al. Is not stable and single in the lateral mode of the VCSEL, and the optical output is insufficient for use in an optical storage device or the like. Currently, it is not suitable as a light source for obtaining a high-power beam, and a high-power single transverse mode light source using a VCSEL has not been obtained.
[0012]
Accordingly, an object of the present invention is to provide a ring-shaped surface emitting laser array composed of a vertical cavity surface emitting laser element having a stable high output single transverse mode.
[0013]
[Means for Solving the Problems]
As a result of intensive studies, the inventor has found that the above problems can be solved by the following means.
[0014]
That is, the surface-emitting laser array according to claim 1 comprising an active region comprising a spacer layer sandwiching the active layer and the active layer, and provided with a reflective layer sandwiching the active region, each in fundamental transverse mode Multiple surface-emitting lasers that oscillate are arranged so that the light-emitting areas of each surface-emitting laser are close to each other, and are continuously arranged so that the light-emitting pattern is not interrupted, so that adjacent surface-emitting lasers can be optically connected It is characterized by being closely arranged with a small interval .
The “ring shape” means that the light emitting regions are continuously arranged in a circular shape without interruption, and the shape of the array is any of a circular shape, an elliptical shape, a rectangular shape, a polygonal shape, and the like. Shape may be sufficient.
[0015]
The surface emitting laser array according to claim 2 is characterized in that, in the invention according to claim 1, the surface emitting lasers are optically coupled so that the phases of the surface emitting lasers are the same. .
[0016]
The surface emitting laser array is characterized in that each surface emitting laser oscillates in a fundamental transverse mode.
[0017]
Surface-emitting laser array of claim 3 is the invention according to claim 1 or 2, each surface emitting laser is current confinement by selective oxidation layer formed by selective oxidation some of AlAs or AlGaAs It is characterized by that.
[0018]
According to a fourth aspect of the present invention, there is provided the surface emitting laser array according to any one of the first to third aspects, wherein each of the surface emitting lasers is current-confined by a high resistance layer formed by impurity implantation. .
[0019]
The VCSEL array of the present invention is configured such that a plurality of fundamental lateral mode VCSEL elements are connected in a ring shape, and adjacent VCSELs are optically connected to form one laser light source having a uniform phase. For example, as shown in FIG. 1A, when a plurality of VCSEL elements having a structure that oscillates in the basic mode indicated by Va, Vb,... The light emission pattern is ring-shaped. Also, adjacent VCSEL elements can be optically connected, and as a result, the phases of all VCSEL elements are the same. Further, since each VCSEL element is designed to oscillate in the fundamental mode, each light output is small, but since the total light output of each element is the whole, a large light output can be obtained.
[0020]
As described above, the VCSEL array of the present invention needs to have the phases of all the VCSEL elements as constituent elements in order to narrow down the light spot using super-resolution and make it usable for an optical storage device or the like. There is. Therefore, the reason why the phases of the elements constituting the VCSEL array of the present invention are aligned will be briefly described.
[0021]
In an edge-emitting laser, a laser array having a configuration in which a plurality of waveguides are formed and the phases between the waveguides are synchronized is called a phase array. In this phased array, as described in “Semiconductor Lasers”, Ryoichi Ito and Michiharu Nakamura (Baifukan) pp.188-192, etc. Therefore, a high-power laser having a synchronized photoelectrolysis phase can be realized.
[0022]
The present invention is based on the novel finding that the same phenomenon occurs even when a plurality of VCSELs that function independently are arranged close to each other, and can be said to be a VCSEL phase array.
[0023]
As described above, the VCSEL array of the present invention has a phase array structure in which the basic lateral mode VCSELs are optically connected. A laser light source capable of obtaining an output can be provided.
[0024]
In addition, since the VCSEL array according to the present invention can be manufactured using simple processes with high reproducibility, a VCSEL array that emits a single transverse mode laser beam at a high output is provided at a high yield or at a low cost. It becomes possible to do.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments.
[0026]
(First embodiment)
FIG. 1A shows the arrangement of the VCSEL elements of the VCSEL array according to the first embodiment of the present invention. As shown in FIG. 1A, in this embodiment, a plurality of VCSEL elements indicated by Va, Vb,..., Vx are arranged in a ring shape at intervals that can be optically connected. This VCSEL array is manufactured by the following method.
[0027]
First, as shown in FIG. 2A, n-type GaAs having a carrier concentration of 1 × 10 ¹⁸ cm ^{−3 and a} thickness of about 0.2 μm is formed on an n-type GaAs substrate 21 by metal organic chemical vapor deposition (MOCVD). The buffer layer 22 is stacked, and the carrier concentration obtained by alternately stacking Al _0.5 Ga _0.1 As and Al _0.3 Ga _0.7 As on the buffer layer 22 so that each film thickness becomes 1/4 of the wavelength in the medium. Lower n-type DBR layer 23, 1 × 10 ¹⁸ cm ⁻³ , undoped lower Al _0.5 Ga _0.5 As spacer layer and undoped quantum well active layer (thickness 90 nm Al _0.11 Ga _0.89 As quantum well layer 3 and thickness 50 nm Al _0.3 Ga _0.1 As barrier layer 4) and an undoped upper Al _0.5 Ga _0.5 As spacer layer, the active layer region 24 having a wavelength in the medium, and the active layer region 24, Carrier concentration 1x 0 ¹⁸ cm ^-3 thickness p-type AlAs layer 25 serving as a quarter of the medium wavelength, respectively and a Al _0.9 Ga _0.1 As and Al _0.3 Ga ₀₇ As thereon thickness of the wavelength in the medium 1 / The upper p-type DBR layer 26 having a carrier thickness of 1 × 10 ¹⁸ cm ⁻³ and a carrier concentration of 1 × 10 ¹⁹ cm ⁻³ is obtained. A 10 nm p-type GaAs contact layer 27 is sequentially stacked.
[0028]
Here, although not described in detail, a film in which the AlAs composition is changed stepwise from 90% to 30% at the interface between Al _0.9 Ga _0.1 As and Al _0.3 Ga _0.1 As in order to lower the electrical resistance of the DBR layer. It is also possible to provide a region having a thickness of about 9 nm.
[0029]
The source gas is trimethylgallium, trimethylaluminum, arsine, the dopant material is cyclopentadinium magnesium for p-type, and silane for n-type. The substrate temperature during growth is 750 ° C. without breaking the vacuum. Then, the source gas was changed sequentially, and the film was continuously formed.
[0030]
Next, the laminated film is etched partway through the lower n-type DBR layer 23 to form a mesa 50 and expose the side surface of the AlAs layer 25. In order to process the mesa shape, a resist mask R was formed on the crystal growth layer by photolithography, and reactive ion etching using carbon tetrachloride as an etching gas was used.
[0031]
Thereafter, as shown in FIG. 2 (c), only the AlAs layer 25 is oxidized from the side by water vapor in a furnace at about 400 ° C. to increase the resistance while leaving the non-oxidized region 25a having a diameter of about 3 μm. An oxidized region 30 is formed. The non-oxidized region 25a becomes a current injection region. The current injection region is arranged as shown in FIG. 1B when viewed from above. The hatched area is the current injection area. Thereafter, the SiN insulating film 32 is vapor-deposited except for the upper surface of the mesa 50, and Ti / Au is formed as a p-side electrode 33 on the entire surface excluding the emission port 40. Au / Ge is vapor-deposited as an n-side electrode 34 on the entire back surface of the substrate 21. Note that the p-side electrode 33 can be formed by providing a lead line separately (independently) for each current injection region, and can be driven independently. The light output intensity of each element varies slightly even if manufactured in the same manner. By independently driving, variations between elements can be adjusted.
[0032]
The VCSEL elements thus fabricated are arranged in a ring shape on a conductive holding substrate as shown in FIG. 1A, thereby completing the VCSEL array according to the present embodiment.
[0033]
In the present embodiment, each VCSEL element constituting the VCSEL array is injected with current by the common p-side electrode 33 and n-side electrode 34 and oscillates in the fundamental transverse mode. Since the distances between the VCSEL elements are close to optical coupling, the optical electric field phases are aligned and oscillate. Furthermore, although each light output is about 1 mW, there are 20 or more elements, and the sum total exceeds 20 mW.
[0034]
(Second Embodiment)
FIG. 3A illustrates a VCSEL array according to the second embodiment of the present invention as viewed from above. As shown in FIG. 3A, in the VCSEL array of this embodiment, a plurality of VCSEL elements are connected in a ring shape so that adjacent elements share a mesa. This VCSEL array is manufactured by the following method.
[0035]
In the same manner as in the first embodiment, an n-type GaAs buffer layer 22, a lower n-type DBR layer 23, an active layer region 24, a p-type AlAs layer 25, and an upper p-type DBR layer are formed on an n-type GaAs substrate 21. 26, a p-type GaAs contact layer 27 is sequentially stacked.
[0036]
Next, a resist mask is formed on the laminated body by photolithography, and the laminated film is removed partway through the lower n-type DBR layer 23 by reactive ion etching, and the width is changed to a period as shown in FIG. A ring-shaped mesa that was changed in various ways was formed to expose the side surface of the AlAs layer 25. FIG. 3B is an enlarged view of each element portion of the present embodiment.
[0037]
Thereafter, as shown in FIG. 3 (c), only the AlAs layer 25 is oxidized from the side by water vapor in a furnace at about 400 ° C. to increase the resistance while leaving a non-oxidized region 25a having a diameter of about 3 μm. An oxidized region 30 is formed. The non-oxidized region 25a becomes a current injection region. The current injection region is arranged as shown in FIG. 3A when viewed from above. The hatched area is the current injection area. Thereafter, the SiN insulating film 32 is deposited except for the upper surface of the mesa 50, and Ti / Au is formed as the p-side electrode 33 except for the emission port 40. Au / Ge is vapor-deposited as the n-side electrode 34 on the back surface of the substrate 21 to complete the VCSEL array according to this embodiment.
[0038]
Each VCSEL element constituting the VCSEL array shown in the present embodiment is injected with a current by the common p-side electrode 33 and the n-side electrode 34 which are common or electrically insulated, and oscillates in the fundamental transverse mode. Since the active layer and the spacer layer of each VCSEL element are connected in a plane, and the distance between the elements is close to the level of optical connection, the optical electric field phase is oscillated. Furthermore, although each light output is about 1 mW, there are 20 or more elements, and the sum total exceeds 20 mW.
[0039]
Therefore, the VCSEL array of the present embodiment emits laser light having the same phase, and is a set of fundamental transverse mode lasers. Therefore, the mode is single and the light output is large. By using super-resolution, the light spot can be narrowed down and used for applications such as an optical storage device. The current-light output characteristics in the single mode are as shown in FIG.
[0040]
In the present embodiment, the mesa shape is formed so that the current injection region is circular, but the mesa shape may be formed so as to be polygonal.
[0041]
(Third embodiment)
FIG. 5 shows a top view of a VCSEL array according to the third embodiment of the present invention as viewed from above. As shown in FIG. 5, in the VCSEL array of the present embodiment, a plurality of current injection regions surrounded by a region whose resistance is increased by oxidation are provided at predetermined intervals and arranged in a ring shape. This VCSEL array is manufactured by the following method.
[0042]
In the same manner as in the first embodiment, an n-type GaAs buffer layer 22, a lower n-type DBR layer 23, an active layer region 24, a p-type AlAs layer 25, and an upper p-type DBR layer are formed on an n-type GaAs substrate 21. 26, a p-type GaAs contact layer 27 is sequentially stacked.
[0043]
As shown in FIG. 6A, after the oxidation pores 60 having a diameter of 2 μm are formed by dry etching to below the AlAs oxide layer 25, only the AlAs layer 25 is laterally applied by water vapor in a furnace at about 400 ° C. Oxidation is performed to increase the resistance, leaving the non-oxidized region 25a, and the oxidized region 30 is formed. The non-oxidized region 25a becomes a current injection region. When the individual current injection regions are viewed from above, they have the shape shown in FIG. 6B and are arranged as shown in FIG. The hatched area is the current injection area. Ti / Au is formed as the p-side electrode 33 except for the emission port 40, and Au / Ge is vapor-deposited as the n-side electrode 34 on the back surface of the substrate to complete the VCSEL array according to this embodiment.
[0044]
As described above, the fabricated VCSEL array emits laser light having the same phase as in the first embodiment, and is a set of fundamental transverse mode lasers. Therefore, the mode is single and the light output is large. Therefore, by using super-resolution, the light spot can be narrowed down and can be used for applications such as an optical storage device.
[0045]
In the present embodiment, the oxidation pores are arranged so that the current injection region is substantially circular, but the oxidation pores may be arranged so as to be polygonal.
[0046]
(Fourth embodiment)
FIG. 7 shows a top view of a VCSEL array according to the fourth embodiment of the present invention as viewed from above. As shown in FIG. 7, in the VCSEL array of this embodiment, a plurality of current injection regions surrounded by a region whose resistance is increased by proton implantation are provided at predetermined intervals, and the plurality of current injection regions are formed in a ring shape. Are lined up. This VCSEL array is manufactured by the following method.
[0047]
In the same manner as in the first embodiment, an n-type GaAs buffer layer 22, a lower n-type DBR layer 23, an active layer region 24, a p-type AlAs layer 25, and an upper p-type DBR layer are formed on an n-type GaAs substrate 21. 26, a p-type GaAs contact layer 27 is sequentially stacked.
[0048]
Next, protons are implanted into a region other than the non-high resistance region 25b up to just above the active layer. A region where protons are not implanted (non-high resistance region 25b) is a current injection region, and its diameter is about 8 μm. The current injection region is arranged as shown in FIG. 7 when viewed from above. The hatched area is the current injection area. Ti / Au is formed as the p-side electrode 33 except for the emission port 40, and Au / Ge is vapor-deposited as the n-side electrode 34 on the back surface of the substrate 21, thereby completing the VCSEL array according to the present embodiment.
[0049]
Since the VCSEL array fabricated in this way emits laser light having the same phase as in the first embodiment and is a set of fundamental transverse mode lasers, the mode is single and the light output is large. Therefore, by using super-resolution, the light spot can be narrowed down and can be used for applications such as an optical storage device.
[0050]
In this embodiment, an example in which the proton implantation region is provided so that the current injection region is circular is illustrated, but the proton implantation region may be provided so that the current injection region is polygonal.
[0051]
In the first to fourth embodiments, the example in which AlGaAs is used for the active layer has been described. However, the present invention can be applied to a near-infrared surface emitting laser using GaAs or InGaAs and a red surface emitting laser using InGaP or AlGaInP. Further, it can be used for blue or ultraviolet surface emitting lasers such as GaN and ZnSe, and 1.3 to 1.5 μm band surface emitting lasers such as InGaAsP.
[0052]
The DBR layer is not limited to a semiconductor material, and an insulating film can be used.
[0053]
【The invention's effect】
The surface emitting laser array of the present invention has the effect of having a high output and a stable single mode, and requires a high output single mode light source such as an optical storage device, a printer device, a magneto-optical disk device, etc. It can be used for various devices.
[Brief description of the drawings]
FIG. 1A is a plan view of a surface emitting laser array according to a first embodiment of the present invention, and FIG. 1B is a schematic diagram showing the arrangement of current injection regions.
FIGS. 2A to 2F are schematic cross-sectional views sequentially showing a process for manufacturing a surface emitting laser array according to a first embodiment of the present invention. FIGS.
FIG. 3A is a plan view showing the arrangement of current injection regions of the surface emitting laser array according to the first embodiment of the present invention. (B) is an enlarged view of the element portion.
FIG. 4 is a graph showing current-light output characteristics of a surface emitting laser array according to a second embodiment of the present invention.
FIG. 5 is a plan view of a surface emitting laser array according to a third embodiment of the present invention.
FIG. 6A is a cross-sectional view of a surface emitting laser array according to a third embodiment of the present invention. (B) is the elements on larger scale showing the shape of the electric current injection area | region.
FIG. 7 is a plan view of a surface emitting laser array according to a fourth embodiment of the present invention.
FIG. 8 is a cross-sectional view showing the structure of a conventional surface emitting laser.
FIG. 9 is a diagram showing an NFP of a conventional surface emitting laser.
FIG. 10 is a graph showing current-light output characteristics of a conventional surface emitting laser.
[Explanation of symbols]
V surface emitting laser 21 n-type GaAs substrate 22 n-type GaAs buffer layer 23 lower n-type DBR layer 24 active layer region 25 p-type AlAs layer 25a non-oxidized region 25b non-high resistance region 26 upper p-type DBR layer 27 p-type GaAs contact layer 30 Oxidized region 32 SiN insulating film 33 p-side electrode 34 n-side electrode 40 exit 50 mesa R resist mask

Claims

A plurality of surface emitting lasers each including an active region composed of an active layer and a spacer layer sandwiching the active layer, and a reflective layer sandwiching the active region, each oscillating in a fundamental transverse mode,
Arranged so that the emission areas of each surface emitting laser are close to each other,
It is arranged continuously so that the light emission pattern is not interrupted,
A surface emitting laser array in which adjacent surface emitting lasers are arranged close to each other at an optically connectable interval.

2. The surface emitting laser array according to claim 1, wherein the surface emitting lasers are optically coupled so that the phases of the surface emitting lasers are the same.

3. The surface emitting laser array according to claim 1, wherein each surface emitting laser is current confined by a selective oxidation layer formed by selectively oxidizing a part of AlAs or AlGaAs.

4. The surface emitting laser array according to claim 1, wherein each surface emitting laser is current confined by a high resistance layer formed by impurity implantation.

5. The surface emitting laser array according to claim 1, wherein each surface emitting laser is independently driven so as to adjust the intensity variation .

6. The surface-emitting laser array according to claim 1, wherein adjacent surface-emitting lasers share a mesa.