KR100710048B1 - Semiconductor laser diode and a method for manufacturing the same - Google Patents

Semiconductor laser diode and a method for manufacturing the same Download PDF

Info

Publication number
KR100710048B1
KR100710048B1 KR1020050043466A KR20050043466A KR100710048B1 KR 100710048 B1 KR100710048 B1 KR 100710048B1 KR 1020050043466 A KR1020050043466 A KR 1020050043466A KR 20050043466 A KR20050043466 A KR 20050043466A KR 100710048 B1 KR100710048 B1 KR 100710048B1
Authority
KR
South Korea
Prior art keywords
layer
laser diode
semiconductor laser
ohmic contact
ridge
Prior art date
Application number
KR1020050043466A
Other languages
Korean (ko)
Other versions
KR20060067115A (en
Inventor
홍성의
이진홍
김진수
곽호상
오대곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/265,712 priority Critical patent/US7508857B2/en
Publication of KR20060067115A publication Critical patent/KR20060067115A/en
Application granted granted Critical
Publication of KR100710048B1 publication Critical patent/KR100710048B1/en
Priority to US13/070,906 priority patent/USRE45071E1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 기판 상에 하부 클래딩층, 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층을 순차적으로 적층한 후, 식각 공정을 통해 형성된 릿지; 상기 릿지의 폭을 조절하기 위해 상기 상부 및 하부 클래딩층의 표면부에 형성된 산화층; 상기 산화층이 형성된 릿지의 양 측면 각각에 형성된 유전체층; 상기 오옴 접촉층 상부와 상기 유전체층을 감싸도록 형성된 상부 전극층; 및 상기 기판의 하단에 형성된 하부 전극층을 포함함으로써, 기존의 반도체 레이저 다이오드의 제작공정에 비해 간단하며, 습식 산화시간의 조절에 의해서 릿지의 폭을 자유롭게 조절할 수 있을 뿐만 아니라 자동으로 오옴 접촉면을 형성할 수 있는 효과가 있다.The present invention relates to a semiconductor laser diode and a method of manufacturing the same, comprising: sequentially depositing a lower cladding layer, an optical waveguide layer, an active layer, an upper cladding layer, and an ohmic contact layer on a substrate, and then forming a ridge formed through an etching process; An oxide layer formed on surface portions of the upper and lower cladding layers to adjust the width of the ridge; A dielectric layer formed on each of both sides of the ridge on which the oxide layer is formed; An upper electrode layer formed to surround the ohmic contact layer and the dielectric layer; And by including a lower electrode layer formed on the bottom of the substrate, it is simpler than the conventional manufacturing process of a semiconductor laser diode, it is possible to freely adjust the width of the ridge by the adjustment of the wet oxidation time as well as to automatically form ohmic contact surface It can be effective.

반도체 레이저 다이오드, RWG, 산화층, 오옴 접촉층, 양자점, 릿지 Semiconductor laser diode, RWG, oxide layer, ohmic contact layer, quantum dot, ridge

Description

반도체 레이저 다이오드 및 그 제조방법{Semiconductor laser diode and a method for manufacturing the same}Semiconductor laser diode and a method for manufacturing the same

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 제조방법을 설명하기 위한 단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor laser diode according to an embodiment of the present invention.

*** 도면의 주요 부분에 대한 부호 설명 ****** Explanation of symbols on main parts of drawing ***

100 : InP 기판, 110 : 하부 클래딩층,100: InP substrate, 110: lower cladding layer,

120a 및 120b : 광도파층, 130 : 활성층,120a and 120b: optical waveguide layer, 130: active layer,

140 : 상부 클래딩층, 150 : 오옴 접촉층,140: upper cladding layer, 150: ohmic contact layer,

160 : 제1 유전체층, 170 : 포토레지스터 스트라입,160: first dielectric layer, 170: photoresist stripe,

180a 및 180b : 산화층, 190a 및 190b : 제2 유전체층,180a and 180b: oxide layer, 190a and 190b: second dielectric layer,

200 : 상부 전극층, 210 : 하부 전극층200: upper electrode layer, 210: lower electrode layer

본 발명은 양자점을 활성층으로 하여 장거리 광통신에 사용되는 깊은(deep) RWG(ridge waveguide) 레이저 다이오드 및 그 제조방법에 관한 것으로서, 보다 상세하게는 상부 및 하부 클레딩층의 일부분을 습식 산화공정에 의해서 릿지의 폭을 자유롭게 조절함과 더불어 자동으로 오옴 접촉면을 형성함으로써, 기존의 반도체 레이저 다이오드의 제작공정에 비해 간단하며, 소자의 특성을 보다 향상시킬 수 있도록 한 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a deep RWG (ridge waveguide) laser diode and a method for manufacturing the same using a quantum dot as an active layer for long distance optical communication, and more particularly, a part of the upper and lower cladding layers by a wet oxidation process. The present invention relates to a semiconductor laser diode and a method for manufacturing the same, which are simpler than conventional semiconductor laser diode manufacturing processes and can improve device characteristics by freely adjusting the width of the ridge and automatically forming an ohmic contact surface. .

일반적으로, 활성층을 양자우물로 사용하는 RWG 레이저 다이오드는 오믹 접촉(ohmic contact)을 하기 위한 오옴 접촉면의 폭이 릿지(Ridge)의 상부에 형성됨에 따라, 상기 오옴 접촉면의 폭이 상기 릿지의 폭보다 작게되므로, RWG 레이저 다이오드의 특성을 저하시키는 문제점이 있다.In general, an RWG laser diode using an active layer as a quantum well has a width of an ohmic contact surface for an ohmic contact formed on an upper portion of a ridge, so that the width of the ohmic contact surface is larger than that of the ridge. Since it is small, there is a problem of lowering the characteristics of the RWG laser diode.

이러한 문제점들을 해결하기 위해서는 상기 릿지의 폭은 가능한 작게 하고 오옴 접촉면은 가능한 상대적으로 크게 할 수 있는 형태로 RWG 레이저 다이오드를 제작하는 기술이 요구되고 있다.In order to solve these problems, there is a demand for a technique of manufacturing a RWG laser diode in such a form that the width of the ridge can be as small as possible and the ohmic contact surface can be as relatively large as possible.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 상부 및 하부 클레딩층의 일부분을 습식 산화공정에 의해서 릿지의 폭을 자유롭게 조절함과 더불어 자동으로 오옴 접촉면을 형성함으로써, 기존의 반도체 레이저 다이오드의 제작공정에 비해 간단하며, 소자의 특성을 보다 향상시킬 수 있도록 한 반도체 레이저 다이오드 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to freely adjust the width of a ridge by a wet oxidation process of a portion of the upper and lower cladding layers, and automatically form an ohmic contact surface. The present invention provides a semiconductor laser diode and a method of manufacturing the same, which are simpler than the conventional semiconductor laser diode manufacturing process and can improve device characteristics.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판 상에 형성되는 하부 클래딩층; 상기 하부 클래딩층 상에 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층이 순차적으로 적층되어 이루어지며, 좌우의 채널 식각에 의해 형성된 소정 폭을 갖는 릿지; 상기 릿지의 폭을 조절하기 위해 상기 상부 및 하부 클래딩층 의 표면부에 형성되는 산화층; 상기 릿지의 좌/우측 채널에 각각 형성되는 유전체층; 상기 전체구조의 상부에 상기 릿지 및 상기 유전체층을 감싸도록 형성되는 상부 전극층; 및 상기 기판의 하단에 형성되는 하부 전극층을 포함하여 이루어진 반도체 레이저 다이오드를 제공하는 것이다.In order to achieve the above object, the first aspect of the present invention, the lower cladding layer formed on the substrate; A ridge formed by sequentially stacking an optical waveguide layer, an active layer, an upper cladding layer, and an ohmic contact layer on the lower cladding layer, and having a predetermined width formed by left and right channel etching; An oxide layer formed on surface portions of the upper and lower cladding layers to adjust the width of the ridge; Dielectric layers formed in the left and right channels of the ridge, respectively; An upper electrode layer formed on the entire structure to surround the ridge and the dielectric layer; And to provide a semiconductor laser diode comprising a lower electrode layer formed on the bottom of the substrate.

본 발명의 제2 측면은, (a) 기판 상에 하부 클래딩층, 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층이 순차적으로 형성하는 단계; (b) 소정의 포토레지스터를 식각마스크로 이용하여 상기 하부 클래딩층의 일부분이 노출되도록 상기 오옴 접촉층, 상기 상부 클래딩층, 상기 활성층 및 상기 광도파층을 순차적으로 제거하여 소정 폭을 갖는 릿지를 형성하는 단계; (c) 상기 상부 및 하부 클래딩층의 노출된 표면부에 산화층을 형성하는 단계; (d) 상기 전체구조 상에 상기 릿지를 감싸도록 유전체층을 형성하는 단계; (e) 상기 오옴 접촉층이 노출되도록 상기 유전체층을 제거하는 단계; (f) 상기 전체구조의 상부에 상기 릿지 및 상기 유전체층을 감싸도록 상부 전극층을 형성하는 단계; 및 (g) 상기 기판의 하단에 하부 전극층을 형성하는 단계를 포함하여 이루어진 반도체 레이저 다이오드의 제조방법을 제공하는 것이다.A second aspect of the present invention provides a method for manufacturing a semiconductor device comprising: (a) sequentially forming a lower cladding layer, an optical waveguide layer, an active layer, an upper cladding layer, and an ohmic contact layer on a substrate; (b) sequentially removing the ohmic contact layer, the upper cladding layer, the active layer, and the optical waveguide layer to expose a portion of the lower cladding layer by using a predetermined photoresist as an etching mask to form a ridge having a predetermined width. Doing; (c) forming an oxide layer on exposed surface portions of the upper and lower cladding layers; (d) forming a dielectric layer to surround the ridge on the entire structure; (e) removing the dielectric layer to expose the ohmic contact layer; (f) forming an upper electrode layer on the entire structure to surround the ridge and the dielectric layer; And (g) to provide a method for manufacturing a semiconductor laser diode comprising the step of forming a lower electrode layer on the bottom of the substrate.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen. Like numbers refer to like elements in the figures.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 제조방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor laser diode according to an embodiment of the present invention.

도 1a를 참조하면, 예컨대, InP 기판(100) 상에 하부 클래딩층(110), 광도파층(120a), 활성층(130), 광도파층(120b), 상부 클래딩층(140) 및 오옴 접촉층(150)을 순차적으로 형성한다.Referring to FIG. 1A, for example, a lower cladding layer 110, an optical waveguide layer 120a, an active layer 130, an optical waveguide layer 120b, an upper cladding layer 140, and an ohmic contact layer may be formed on an InP substrate 100. 150) are formed sequentially.

이때, 상기 하부 클래딩층(110)은 상기 InP 기판(100)과 격자정합한 n형 In0.52Al0.48As층으로서, 약 1㎛ 내지 2㎛(바람직하게는, 약 1.5㎛ 정도)의 두께범위를 갖도록 형성함이 바람직하다.In this case, the lower cladding layer 110 is an n-type In 0.52 Al 0.48 As layer lattice matched with the InP substrate 100, and has a thickness range of about 1 μm to 2 μm (preferably, about 1.5 μm). It is preferable to form so that it has.

상기 광도파층(120a,120b)은 상기 InP 기판(100)과 격자정합한 SCH(Seperate Confinement Heterostructure) 구조의 언도핑(undoped)-In0.52Al0.25Ga0.23As층으로서, 약 130㎚ 내지 170㎚(바람직하게는, 약 150㎚ 정도)의 두께범위를 갖도록 형성함이 바람직하다.The optical waveguide layers 120a and 120b are undoped-In 0.52 Al 0.25 Ga 0.23 As layers of a SCH (Seperate Confinement Heterostructure) structure that is lattice matched with the InP substrate 100 and are about 130 nm to 170 nm ( Preferably, it is preferably formed to have a thickness range of about 150nm).

상기 활성층(130)은 상기 InP 기판(100)과 약 3.2％ 격자부정합을 갖는 InAs로부터 자발형성된 InAs 양자점과, 상기 InP 기판(100)과 격자정합한 언도핑(undoped)-In0.52Al0.25Ga0.23As 배리어(barrier)층을 약 3 내지 7 주기로 반복되어 형성함이 바람직하다. 여기서, 상기 배리어층의 두께는 약 15㎚ 내지 30㎚까지 변화시킬 수 있다.The active layer 130 is a spontaneous InAs quantum dot formed from InAs having about 3.2% lattice mismatch with the InP substrate 100, and an undoped-In 0.52 Al 0.25 Ga 0.23 lattice matched with the InP substrate 100. Preferably, the As barrier layer is repeatedly formed at about 3 to 7 cycles. Here, the thickness of the barrier layer may vary from about 15 nm to 30 nm.

상기 상부 클래딩층(140)은 상기 InP 기판(100)과 격자정합한 p형 In0.52Al0.48As층으로서, 약 1㎛ 내지 2㎛(바람직하게는, 약 1.5㎛ 정도)의 두께범위를 갖도록 형성함이 바람직하다.The upper cladding layer 140 is a p-type In 0.52 Al 0.48 As layer lattice matched with the InP substrate 100 and is formed to have a thickness range of about 1 μm to 2 μm (preferably, about 1.5 μm). It is preferable to.

상기 오옴 접촉층(150)은 상기 InP 기판(100)과 격자정합한 p형 In0.53Ga0.47As층으로서, 약 130㎚ 내지 170㎚(바람직하게는, 약 150㎚ 정도)의 두께범위를 갖도록 형성함이 바람직하다.The ohmic contact layer 150 is a p-type In 0.53 Ga 0.47 As layer lattice matched with the InP substrate 100 and is formed to have a thickness range of about 130 nm to 170 nm (preferably about 150 nm). It is preferable to.

한편, 상기 하부 클래딩층(110), 상기 광도파층(120a 및 120b), 상기 활성층(130), 상기 상부 클래딩층(140) 및 상기 오옴 접촉층(150)은 예컨대, 분자선 성장 장비(Molecular Beam Epitaxy, MBE) 또는 금속유기 증착장비(Metalorganic Chemical Vapor Deposition, MOCVD) 등을 이용하여 형성함이 바람직하다.Meanwhile, the lower cladding layer 110, the optical waveguide layers 120a and 120b, the active layer 130, the upper cladding layer 140, and the ohmic contact layer 150 may be, for example, molecular beam epitaxy. , MBE or metal organic vapor deposition (Metalorganic Chemical Vapor Deposition, MOCVD) is preferably formed using.

도 1b를 참조하면, 상기 오옴 접촉층(150)의 상부에 약 180㎚ 내지 220㎚(바람직하게는, 약 200㎚ 정도)의 두께범위로 제1 유전체층(SiNx)(160)을 증착한 후, 소정의 포토레지스트(photoresist)를 도포한다.Referring to FIG. 1B, after depositing the first dielectric layer (SiNx) 160 in a thickness range of about 180 nm to 220 nm (preferably about 200 nm) on the ohmic contact layer 150, A predetermined photoresist is applied.

다음으로, 예컨대, 포토리쏘그라피(photo-lithography) 공정을 통해 소정 폭(r)을 갖는 릿지(Ridge)가 형성되도록 포토레지스트 스트라입(stripe)(170)을 형성한다.Next, a photoresist stripe 170 is formed to form a ridge having a predetermined width r through, for example, a photo-lithography process.

도 1c를 참조하면, 상기 포토레지스트 스트라입(170)을 식각마스크로 이용하여 예컨대, 건식 또는 습식식각 공정을 통해 상기 제1 유전체층(160)을 동일한 폭으로 식각한 후 상기 포토레지스트 스트라입(170)을 제거한다.Referring to FIG. 1C, by using the photoresist strip 170 as an etch mask, the first dielectric layer 160 is etched to the same width through a dry or wet etching process, for example, and then the photoresist strip 170 ).

다음으로, 상기 식각된 후 남아있는 제1 유전체층(160)을 식각마스크로 이용 하여 예컨대, 건식 또는 습식식각 공정을 통해 상기 하부 클래딩층(110)이 노출되도록 상기 오옴 접촉층(150), 상기 상부 클래딩층(140), 상기 광도파층(120b), 상기 활성층(130) 및 상기 광도파층(120a)을 순차적으로 제거한다.Next, using the first dielectric layer 160 remaining after the etching as an etching mask, for example, the ohmic contact layer 150 and the upper portion to expose the lower cladding layer 110 through a dry or wet etching process. The cladding layer 140, the optical waveguide layer 120b, the active layer 130, and the optical waveguide layer 120a are sequentially removed.

이때, 깊은(deep) 릿지 구조를 형성하기 위하여 상기 하부 클레딩층(110)의 소정두께까지 제거함이 바람직하다.At this time, to form a deep ridge structure, it is preferable to remove to the predetermined thickness of the lower cladding layer 110.

여기서, 상기 릿지(Ridge)라 함은 상기 하부 클래딩층(110)의 일부, 상기 광도파층(120a), 상기 활성층(130), 상기 광도파층(120b), 상기 상부 클래딩층(140) 및 상기 오옴 접촉층(150)으로 형성된 볼록 뛰어나온 가운데 부분을 칭한다.Here, the ridge is a portion of the lower cladding layer 110, the optical waveguide layer 120a, the active layer 130, the optical waveguide layer 120b, the upper cladding layer 140, and the ohmic. The convex protruding center portion formed of the contact layer 150 is referred to.

도 1d를 참조하면, 예컨대, 수증기(H2O) 분위기에서 약 1 내지 7시간동안 약 480 내지 520℃(바람직하게는, 약 500℃ 정도)의 온도범위로 습식 산화공정을 실시하여 노출된 상기 상부 및 하부 클래딩층(140 및 110) 각각의 표면부에 산화층(Al-oxide)(180a 및 180b)을 형성한다.Referring to FIG. 1D, for example, a wet oxidation process is performed at a temperature range of about 480 to 520 ° C. (preferably, about 500 ° C.) for about 1 to 7 hours in a water vapor (H 2 O) atmosphere. Oxide layers (Al-oxides) 180a and 180b are formed on the surface portions of the upper and lower cladding layers 140 and 110, respectively.

이때, In0.52Al0.48As층의 산화율은 상기 InP 기판(100)에 평행한 방향으로 약 162.5nm/hr 정도이고, 상기 InP 기판(100)에 수직한 방향으로는 약 185.5nm/hr 정도이며, In0.52Al0.25Ga0.23As층의 산화율은 In0.52Al0.48As층의 약 1/100 정도이다. 이와 같이 상기 두 층(In0.52Al0.48As층 및 In0.52Al0.25Ga0.23As층)의 산화율이 다른 이유는 두 층의 Al 농도가 서로 다르기 때문이다.In this case, the oxidation rate of the In 0.52 Al 0.48 As layer is about 162.5 nm / hr in a direction parallel to the InP substrate 100, and about 185.5 nm / hr in a direction perpendicular to the InP substrate 100. The oxidation rate of the In 0.52 Al 0.25 Ga 0.23 As layer is about 1/100 of the In 0.52 Al 0.48 As layer. The reason why the oxidation rates of the two layers (In 0.52 Al 0.48 As layer and In 0.52 Al 0.25 Ga 0.23 As layer) are different is that the Al concentrations of the two layers are different from each other.

따라서, 상기 습식 산화시간의 조절을 통하여 상기 활성층(130)의 산화정도가 상기 상부 및 하부 클레딩층(140 및 110)에 비해 아주 적은 상태에서 상기 릿지 의 폭(r)을 자유롭게 조절할 수 있다.Accordingly, the width (r) of the ridge can be freely adjusted in a state where the oxidation degree of the active layer 130 is very small compared to the upper and lower cladding layers 140 and 110 by adjusting the wet oxidation time.

이러한 산화공정 다음으로, 상기 전체구조의 상부에 상기 릿지를 감싸도록 제2 유전체층(SiNx)(190a 및 190b)을 약 180㎚ 내지 220㎚(바람직하게는, 약 200nm 정도)의 두께범위로 증착한 후, 예컨대, 건식 식각법을 이용하여 상기 오옴 접촉층(150)이 노출될 때까지 제거함으로써, 자동으로 오옴 접촉면을 형성할 수 있다.After the oxidation process, second dielectric layers (SiNx) 190a and 190b are deposited in a thickness range of about 180 nm to 220 nm (preferably about 200 nm) to cover the ridge on the entire structure. Thereafter, the ohmic contact surface may be automatically formed by removing the ohmic contact layer 150 until it is exposed using, for example, a dry etching method.

이때, 상기 건식 식각법은 예컨대, 자장 강화 반응성 이온 식각법(Magnetically Enhanced Reactive Ion Etchings, MERIE)으로 실시하는 것이 바람직하다.In this case, the dry etching may be performed by, for example, magnetically enhanced reactive ion etching (MERIE).

다음으로, 상기 전체구조의 상부에 상기 릿지 및 상기 제2 유전체층(190a 및 190b)을 감싸도록 p형-금속의 상부 전극층(200)을 형성하고, 상기 InP 기판(100)의 하단을 래핑(lapping)한 후 상기 InP 기판(100)의 하단에 n형-금속의 하부 전극층(210)을 형성하여 본 발명의 일 실시예에 따른 양자점 깊은(deep) RWG 반도체 레이저 다이오드를 완성한다.Next, a p-type metal upper electrode layer 200 is formed on the entire structure to surround the ridges and the second dielectric layers 190a and 190b, and wraps a lower end of the InP substrate 100. After forming the lower electrode layer 210 of the n-type metal on the bottom of the InP substrate 100 to complete a quantum dot deep RWG semiconductor laser diode according to an embodiment of the present invention.

전술한 본 발명에 따른 반도체 레이저 다이오드 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the above-described semiconductor laser diode and its manufacturing method according to the present invention has been described, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out by this and this also belongs to the present invention.

이상에서 설명한 바와 같은 본 발명의 반도체 레이저 다이오드 및 그 제조방법에 따르면, 깊은(deep) 릿지 구조의 상부 및 하부 클레딩층의 일부분을 습식 산 화공정에 의해서 릿지의 폭을 자유롭게 조절함과 더불어 자동으로 오옴 접촉면을 형성함으로써, 릿지의 폭이 충분히 줄어들어 소자의 발진임계전류 밀도의 감소 및 접촉저항 감소 등의 이유로 소자특성을 향상시킬 수 있으며, 기존의 반도체 레이저 다이오드의 제작공정에 비해 간단한 이점이 있다.According to the semiconductor laser diode of the present invention and a method of manufacturing the same as described above, the width of the ridge is freely controlled by a part of the upper and lower cladding layers of the deep ridge structure by a wet oxidation process. By forming an ohmic contact surface, the width of the ridge can be sufficiently reduced to improve the device characteristics due to the reduction of the oscillation threshold current density and the contact resistance of the device, and there is a simple advantage compared to the manufacturing process of the conventional semiconductor laser diode. .

Claims (14)

기판 상에 하부 클래딩층, 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층을 순차적으로 적층한 후, 식각 공정을 통해 형성된 릿지;A ridge formed through an etching process after sequentially laminating a lower cladding layer, an optical waveguide layer, an active layer, an upper cladding layer, and an ohmic contact layer on a substrate; 상기 릿지의 폭을 조절하기 위해 상기 상부 및 하부 클래딩층의 표면부에 형성된 산화층; An oxide layer formed on surface portions of the upper and lower cladding layers to adjust the width of the ridge; 상기 산화층이 형성된 릿지의 양 측면 각각에 형성된 유전체층;A dielectric layer formed on each of both sides of the ridge on which the oxide layer is formed; 상기 오옴 접촉층 상부와 상기 유전체층을 감싸도록 형성된 상부 전극층; 및An upper electrode layer formed to surround the ohmic contact layer and the dielectric layer; And 상기 기판의 하단에 형성된 하부 전극층을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드.And a lower electrode layer formed on the bottom of the substrate. 제 1 항에 있어서, 상기 활성층과 상기 상부 클래딩층의 사이에 상기 광도파층이 더 형성되는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 1, wherein the optical waveguide layer is further formed between the active layer and the upper cladding layer. 제 1 항에 있어서, 상기 상부 및 하부 클래딩층은 각각 상기 기판과 격자정합한 p형 및 n형 InAlAs층인 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 1, wherein the upper and lower cladding layers are p-type and n-type InAlAs layers lattice matched with the substrate, respectively. 제 3 항에 있어서, 상기 상부 및 하부 클래딩층은 1㎛ 내지 2㎛의 두께범위로 형성되는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 3, wherein the upper and lower cladding layers are formed in a thickness range of 1 μm to 2 μm. 제 1 항에 있어서, 상기 광도파층은 상기 기판과 격자정합한 SCH 구조의 언도핑 InAlGaAs층인 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode according to claim 1, wherein the optical waveguide layer is an undoped InAlGaAs layer having a SCH structure lattice matched with the substrate. 제 5 항에 있어서, 상기 광도파층은 130㎚ 내지 170㎚의 두께범위로 형성되는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode according to claim 5, wherein the optical waveguide layer is formed in a thickness range of 130 nm to 170 nm. 제 1 항에 있어서, 상기 활성층은 상기 기판과 격자부정합을 갖는 InAs로부터 자발형성된 InAs 양자점과, 상기 기판과 격자정합한 언도핑 InAlGaAs 배리어층을 교변으로 3 내지 7회의 주기를 반복하여 형성되는 것을 특징으로 하는 반도체 레이저 다이오드. The method of claim 1, wherein the active layer is formed by repeating 3 to 7 cycles by spontaneously forming an InAs quantum dot spontaneously formed from InAs having a lattice mismatch with the substrate and an undoped InAlGaAs barrier layer lattice matched with the substrate. A semiconductor laser diode. 제 1 항에 있어서, 상기 오옴 접촉층은 상기 기판과 격자정합한 p형 InGaAs층인 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 1, wherein the ohmic contact layer is a p-type InGaAs layer lattice matched with the substrate. 제 8 항에 있어서, 상기 오옴 접촉층은 130㎚ 내지 170㎚의 두께범위로 형성되는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 8, wherein the ohmic contact layer is formed in a thickness range of 130 nm to 170 nm. (a) 기판 상에 하부 클래딩층, 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층을 순차적으로 적층하는 단계;(a) sequentially depositing a lower cladding layer, an optical waveguide layer, an active layer, an upper cladding layer and an ohmic contact layer on the substrate; (b) 포토레지스터를 식각마스크로 이용하여 상기 하부 클래딩층의 일부분이 노출되도록 상기 오옴 접촉층, 상기 상부 클래딩층, 상기 활성층 및 상기 광도파층을 순차적으로 제거하여 릿지를 형성하는 단계;(b) forming a ridge by sequentially removing the ohmic contact layer, the upper cladding layer, the active layer, and the optical waveguide layer so that a portion of the lower cladding layer is exposed using a photoresist as an etching mask; (c) 상기 상부 및 하부 클래딩층의 표면부에 산화층을 형성하는 단계; (c) forming oxide layers on the surface portions of the upper and lower cladding layers; (d) 상기 산화층이 형성된 릿지를 감싸도록 유전체층을 형성하는 단계;(d) forming a dielectric layer to surround the ridge on which the oxide layer is formed; (e) 상기 오옴 접촉층이 노출되도록 상기 유전체층을 식각하는 단계;(e) etching the dielectric layer to expose the ohmic contact layer; (f) 상기 노출된 오옴 접촉층과 상기 유전체층을 감싸도록 상부 전극층을 형성하는 단계; 및(f) forming an upper electrode layer to surround the exposed ohmic contact layer and the dielectric layer; And (g) 상기 기판의 하단에 하부 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.(g) forming a lower electrode layer on the bottom of the substrate. 제 10 항에 있어서, 상기 단계(b)에서, 건식 또는 습식 식각을 이용하여 상기 릿지를 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.The method of claim 10, wherein in the step (b), the ridge is formed using dry or wet etching. 제 10 항에 있어서, 상기 단계(c)에서, 상기 산화층은 수증기(H2O) 분위기에 서 1 내지 7시간동안 480 내지 520℃의 온도범위로 습식 산화공정을 실시하여 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.The method of claim 10, wherein in the step (c), the oxide layer is formed by performing a wet oxidation process in the temperature range of 480 to 520 ℃ for 1 to 7 hours in a water vapor (H 2 O) atmosphere. Method of manufacturing a semiconductor laser diode. 제 10 항에 있어서, 상기 단계(e)에서, 상기 유전체층은 건식 식각법을 이용하여 제거하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.The method of claim 10, wherein in the step (e), the dielectric layer is removed using a dry etching method. 제 13 항에 있어서, 상기 건식 식각법은 자장 강화 반응성 이온 식각법(MERIE)인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.The method of claim 13, wherein the dry etching method is a magnetic field enhanced reactive ion etching method (MERIE).
KR1020050043466A 2004-12-14 2005-05-24 Semiconductor laser diode and a method for manufacturing the same KR100710048B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/265,712 US7508857B2 (en) 2004-12-14 2005-11-02 Semiconductor laser diode and method of manufacturing the same
US13/070,906 USRE45071E1 (en) 2004-12-14 2011-03-24 Semiconductor laser diode and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040105818 2004-12-14
KR20040105818 2004-12-14

Publications (2)

Publication Number Publication Date
KR20060067115A KR20060067115A (en) 2006-06-19
KR100710048B1 true KR100710048B1 (en) 2007-04-23

Family

ID=37161731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043466A KR100710048B1 (en) 2004-12-14 2005-05-24 Semiconductor laser diode and a method for manufacturing the same

Country Status (2)

Country Link
US (1) USRE45071E1 (en)
KR (1) KR100710048B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240024607A (en) * 2022-08-17 2024-02-26 주식회사 옵토웰 Semiconductor laser comprising hole for heat dissipation and manufacturing method therefor
KR20240024606A (en) * 2022-08-17 2024-02-26 주식회사 옵토웰 Semiconductor laser comprising wet oxidized high resistance region and manufacturing method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186652A (en) 1997-12-19 1999-07-09 Nec Corp Manufacture of semiconductor laser and semiconductor laser
JP2000307189A (en) 1999-04-23 2000-11-02 Fuji Xerox Co Ltd Surface emission laser array
JP2001235713A (en) 2000-02-22 2001-08-31 Furukawa Electric Co Ltd:The Light modulator, semiconductor optical element, and manufacturing method thereof
KR20020049385A (en) * 2000-12-19 2002-06-26 윤종용 Semiconductor light-emitting device having improved electro-optical characteristics and the manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58176991A (en) * 1982-04-09 1983-10-17 Sanyo Electric Co Ltd Semiconductor laser
JPH07202260A (en) * 1993-12-27 1995-08-04 Furukawa Electric Co Ltd:The Distortion superlattice light emitting element
US5615224A (en) * 1995-01-04 1997-03-25 The Regents Of The University Of California Apparatus and method for stabilization of the bandgap and associated properties of semiconductor electronic and optoelectronic devices
KR0159015B1 (en) 1995-10-04 1999-02-01 김주용 Method of manufacturing laser diode
US6044098A (en) * 1997-08-29 2000-03-28 Xerox Corporation Deep native oxide confined ridge waveguide semiconductor lasers
KR100343311B1 (en) 2000-08-05 2002-07-15 (주)엑스엘 광통신 Semiconductor Laser Diode and Method for Fabricating the Same
JP2002094181A (en) * 2000-09-14 2002-03-29 Sony Corp Semiconductor laser device and its manufacturing method
US6816525B2 (en) * 2000-09-22 2004-11-09 Andreas Stintz Quantum dot lasers
US6873638B2 (en) * 2001-06-29 2005-03-29 3M Innovative Properties Company Laser diode chip with waveguide
JP4504610B2 (en) * 2002-03-01 2010-07-14 株式会社日立製作所 Ridge type semiconductor laser device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186652A (en) 1997-12-19 1999-07-09 Nec Corp Manufacture of semiconductor laser and semiconductor laser
JP2000307189A (en) 1999-04-23 2000-11-02 Fuji Xerox Co Ltd Surface emission laser array
JP2001235713A (en) 2000-02-22 2001-08-31 Furukawa Electric Co Ltd:The Light modulator, semiconductor optical element, and manufacturing method thereof
KR20020049385A (en) * 2000-12-19 2002-06-26 윤종용 Semiconductor light-emitting device having improved electro-optical characteristics and the manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240024607A (en) * 2022-08-17 2024-02-26 주식회사 옵토웰 Semiconductor laser comprising hole for heat dissipation and manufacturing method therefor
KR20240024606A (en) * 2022-08-17 2024-02-26 주식회사 옵토웰 Semiconductor laser comprising wet oxidized high resistance region and manufacturing method therefor
KR102680827B1 (en) * 2022-08-17 2024-07-04 주식회사 옵토웰 Semiconductor laser comprising hole for heat dissipation and manufacturing method therefor
KR102689732B1 (en) * 2022-08-17 2024-07-31 주식회사 옵토웰 Semiconductor laser comprising wet oxidized high resistance region and manufacturing method therefor

Also Published As

Publication number Publication date
KR20060067115A (en) 2006-06-19
USRE45071E1 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP3060973B2 (en) Manufacturing method of gallium nitride based semiconductor laser using selective growth method and gallium nitride based semiconductor laser
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR101252469B1 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step mocvd
JP3540042B2 (en) Manufacturing method of semiconductor device
GB2267602A (en) Method of making semiconductor laser
US6768760B2 (en) Ridge-waveguide semiconductor laser device
CN112072466A (en) Semiconductor laser and preparation method thereof
EP1005124B1 (en) Semiconductor light emitting device and its manufacturing method
JP5027647B2 (en) Embedded heterostructure devices fabricated by single step MOCVD
KR100912564B1 (en) Semiconductor optical device and manufacturing method therefor
US7508857B2 (en) Semiconductor laser diode and method of manufacturing the same
KR100710048B1 (en) Semiconductor laser diode and a method for manufacturing the same
JP3924859B2 (en) Semiconductor laser and manufacturing method thereof
KR100309958B1 (en) Manufacturing method of semiconductor laser
KR20000053604A (en) Method for fabricating a semiconductor optical device
KR100200304B1 (en) A method of laser diode
JP2001168455A (en) Manufacturing method for optical semiconductor device
JP3715639B2 (en) Semiconductor light emitting device
JP5076964B2 (en) Semiconductor laser and method of manufacturing the semiconductor laser
CN118786589A (en) Semiconductor device and method for manufacturing semiconductor device
JP4678208B2 (en) Manufacturing method of ridge waveguide type semiconductor laser device
KR100590567B1 (en) Laser diode and method of manufacturing the same
JP2012238807A (en) Manufacturing method of semiconductor laser element
KR100596510B1 (en) Fabricating method of semiconductor optical element
JP2010153682A (en) Semiconductor light-emitting device, and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140321

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee