KR20240024607A

KR20240024607A - Semiconductor laser comprising hole for heat dissipation and manufacturing method therefor

Info

Publication number: KR20240024607A
Application number: KR1020220102800A
Authority: KR
Inventors: 손정권; 김용; 임성현
Original assignee: 주식회사 옵토웰
Priority date: 2022-08-17
Filing date: 2022-08-17
Publication date: 2024-02-26

Abstract

본 발명은 방열홀을 포함하는 반도체 레이저에 관한 것으로서, 투사면 및 반사면을 포함하는 반도체 레이저에 있어서, 양자우물 구조를 포함하는 활성층과, 활성층의 하부에 배치된 제1 반도체층과, 활성층의 상부에 배치되며, p클래드층을 포함하는 제2 반도체층과, 제2 반도체층 상부에 형성된 절연층과, 제2 반도체층의 일부와 접촉되며, 절연층 상부를 덮는 금속 전극층과, 제2 반도체층으로부터 활성층 및 제1 반도체층을 관통하며, 절연층과 금속 전극층이 삽입 형성되도록 복수의 방열홀이 형성되고, 복수의 방열홀을 둘러싸도록 습식 산화된 영역에 의해 고저항 영역이 각각 형성된 것인 방열홀을 포함하는 반도체 레이저를 제공한다.The present invention relates to a semiconductor laser including a heat dissipation hole, and in the semiconductor laser including a projection surface and a reflection surface, an active layer including a quantum well structure, a first semiconductor layer disposed below the active layer, and a semiconductor laser including a projection surface and a reflection surface. A second semiconductor layer disposed on the top and including a p-clad layer, an insulating layer formed on the second semiconductor layer, a metal electrode layer in contact with a part of the second semiconductor layer and covering the upper part of the insulating layer, and a second semiconductor A plurality of heat dissipation holes are formed through the active layer and the first semiconductor layer from the layer, so that the insulating layer and the metal electrode layer are inserted, and high resistance regions are formed by wet oxidized regions to surround the plurality of heat dissipation holes. A semiconductor laser including a heat dissipation hole is provided.

Description

Semiconductor laser including heat dissipation hole and manufacturing method thereof {SEMICONDUCTOR LASER COMPRISING HOLE FOR HEAT DISSIPATION AND MANUFACTURING METHOD THEREFOR}

본 발명은 반도체 레이저에 관한 것으로, 더욱 상세하게는 방열홀을 포함하는 반도체 레이저에 관한 것이다.The present invention relates to a semiconductor laser, and more specifically to a semiconductor laser including a heat dissipation hole.

도 8은 종래의 반도체 레이저를 개략적으로 나타낸 것이다.Figure 8 schematically shows a conventional semiconductor laser.

종래의 반도체 레이저는 활성층을 포함한 반도체층들(1)이 적층되어 있다. 반도체 레이저는 레이저 빔이 방출되는 전면과 레이저 빔을 반사시키는 후면을 포함한다. 상기 전면 및 후면에는 광자를 증폭시키기 위한 반사층이 형성되어 있다. 상기 반도체층들은 메사(mesa) 구조의 상부 클래드층(2)을 포함하고 있다. 상부 클래드층(2)의 메사 구조 상면에 콘택트층(3)이 형성되어 있다. 절연층(4)은 상부 클래드층(2) 및 콘택트층을(3) 덮고 있다. 그리고 콘택트층(3) 및 절연층(4)을 덮으며 금속 전극(5)이 형성되어 있다. 금속 전극(5)은 콘택트층(3)과 전기적으로 연결되어 반도체 레이저 내부로 전류를 인가할 수 있다. 금속 전극(5)에 전류를 인가하면 전류는 콘택트층(3)을 통해 활성층을 향해 흐르게 된다. 상기 활성층에서는 광자가 생성되며, 생성된 광자들이 두 개의 반사면 사이를 왕복하며 증폭되어 레이저 발진이 이루어진다.In a conventional semiconductor laser, semiconductor layers 1 including an active layer are stacked. A semiconductor laser includes a front side that emits a laser beam and a back side that reflects the laser beam. Reflective layers are formed on the front and back sides to amplify photons. The semiconductor layers include an upper clad layer 2 with a mesa structure. A contact layer (3) is formed on the upper surface of the mesa structure of the upper clad layer (2). The insulating layer (4) covers the upper clad layer (2) and the contact layer (3). And a metal electrode 5 is formed covering the contact layer 3 and the insulating layer 4. The metal electrode 5 is electrically connected to the contact layer 3 and can apply current into the semiconductor laser. When a current is applied to the metal electrode 5, the current flows toward the active layer through the contact layer 3. Photons are generated in the active layer, and the generated photons travel back and forth between the two reflective surfaces and are amplified to produce laser oscillation.

이때 대부분의 전류가 콘택트층(3)에 대응하는 상기 활성층의 중앙 부분(도 8에 타원으로 도시)으로 인가되어 광자 생성에 이용된다. 그런데 인가된 전류 중 일부는 활성층의 중앙 부분이 아닌 다른 방향으로 퍼지는 현상이 발생되었다(도 8의 화살표 참조). 이에 따라 캐리어가 원하는 영역이 아닌 주변으로 새어 나가는 캐리어 리키지(Carrier Leakage) 현상이 발생하였고, 원하지 않는 영역에서 캐리어가 생성 및 결합되는 문제가 발생하였다. 캐리어 리키지에 의해 생성된 광자는 레이저 빔의 컨트롤이 어려워 실질적인 레이저 발진에 기여하지 않는다. 따라서 종래의 반도체 레이저는 레이저 빔의 발산각이 설계와 달리 확산되거나 레이저 빔의 출력이 약해지는 등의 레이저 빔의 품질이 저하되는 문제가 있었다. 또한, 종래의 반도체 레이저는 전류 손실로 인해 임계 전류값(threshold current) 및 동작 전류값이 상승하는 문제도 발생하였다.At this time, most of the current is applied to the central part of the active layer (shown as an oval in FIG. 8) corresponding to the contact layer 3 and used to generate photons. However, some of the applied current spread in directions other than the central part of the active layer (see arrow in FIG. 8). As a result, a carrier leakage phenomenon occurred, in which carriers leak to the surrounding area rather than a desired area, and a problem occurred in which carriers were created and combined in unwanted areas. Photons generated by carrier leakage do not contribute to actual laser oscillation because it is difficult to control the laser beam. Therefore, the conventional semiconductor laser had a problem of deteriorating the quality of the laser beam, such as the divergence angle of the laser beam being spread differently than designed or the output of the laser beam being weakened. In addition, the conventional semiconductor laser has a problem in which the threshold current and operating current increase due to current loss.

한편, 종래 기술의 반도체 레이저는 방열에 취약한 문제도 가지고 있다. 종래의 반도체 레이저에서 상부 클래드층(2) 및 절연층(4)은 열전도율이 낮아 반도체 레이저의 내부에서 발생된 열을 외부로 방출시키기 어려웠다. 반도체 레이저 내부의 열이 신속하게 방출되지 않으면, 레이저 빔의 출력이나 전류 특성이 저하되어 반도체 레이저가 고출력으로 동작할 수 없는 문제가 발생한다.Meanwhile, the semiconductor laser of the prior art also has the problem of being vulnerable to heat dissipation. In a conventional semiconductor laser, the upper clad layer 2 and the insulating layer 4 have low thermal conductivity, making it difficult to dissipate heat generated inside the semiconductor laser to the outside. If the heat inside the semiconductor laser is not quickly dissipated, the output or current characteristics of the laser beam deteriorate, resulting in the semiconductor laser not being able to operate at high output.

특히, 반도체 레이저의 고출력 동작 시, 상기 전면 및 상기 후면에서 캐리어의 비발광 재결합에 의해 레이저 빔이 흡수되고, 흡수된 레이저 빔이 열로 변화하여 전면 및 후면의 온도를 급격히 상승시키는 문제가 있었다. 이와 같이 반도체 레이저의 전면 및 후면의 온도가 급 상승하게 되면, 전면 및 후면의 반사층에 치명적인 손상(COD; Catastrophic Optical Damage)이 발생될 수 있다.In particular, when a semiconductor laser operates at high power, there is a problem in that the laser beam is absorbed by non-luminous recombination of carriers at the front and rear surfaces, and the absorbed laser beam changes into heat, rapidly increasing the temperature of the front and rear surfaces. If the temperature of the front and back of the semiconductor laser suddenly rises like this, catastrophic damage (COD; Catastrophic Optical Damage) may occur in the reflective layers on the front and back.

본 발명이 이루고자 하는 기술적 과제는 방열 효과를 높일 수 있는 방열홀을 포함하는 반도체 레이저를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a semiconductor laser including a heat dissipation hole that can increase the heat dissipation effect.

또한, 본 발명은 전류 누설을 감소시켜 임계 전류를 감소시키고 발진 방향으로 전류 주입 영역을 상이하게 설명함으로써, COD를 개선하는 반도체 레이저를 제공한다.In addition, the present invention provides a semiconductor laser that improves COD by reducing critical current by reducing current leakage and by differently describing the current injection area in the oscillation direction.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the technical problem mentioned above, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.

상기 기술적 과제를 달성하기 위하여, 투사면 및 반사면을 포함하는 반도체 레이저에 있어서, 양자우물 구조를 포함하는 활성층과, 활성층의 하부에 배치된 제1 반도체층과, 활성층의 상부에 배치되며, p클래드층을 포함하는 제2 반도체층과, 제2 반도체층 상부에 형성된 절연층과, 제2 반도체층의 일부와 접촉되며, 절연층 상부를 덮는 금속 전극층과, 제2 반도체층으로부터 활성층 및 제1 반도체층을 관통하며, 절연층과 금속 전극층이 삽입 형성되도록 복수의 방열홀이 형성되고, 복수의 방열홀을 둘러싸도록 습식 산화된 영역에 의해 고저항 영역이 각각 형성된 것인 방열홀을 포함하는 반도체 레이저를 제공한다.In order to achieve the above technical problem, in the semiconductor laser including a projection surface and a reflection surface, an active layer including a quantum well structure, a first semiconductor layer disposed below the active layer, and disposed on top of the active layer, p A second semiconductor layer including a clad layer, an insulating layer formed on top of the second semiconductor layer, a metal electrode layer in contact with a part of the second semiconductor layer and covering the top of the insulating layer, an active layer and a first electrode from the second semiconductor layer. A semiconductor comprising a heat dissipation hole in which a plurality of heat dissipation holes are formed to penetrate the semiconductor layer and insert an insulating layer and a metal electrode layer, and each high resistance region is formed by a wet oxidized region to surround the plurality of heat dissipation holes. Provides laser.

제1 반도체층은 n클래드층과 n웨이브가이드층을 포함하고, 방열홀은 n클래드층 및 n웨이브가이드층까지 연장되는 것일 수 있다.The first semiconductor layer may include an n-clad layer and an n-wave guide layer, and the heat dissipation hole may extend to the n-clad layer and the n-wave guide layer.

고저항 영역은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나의 산화물일 수 있다.The high-resistance region may be an oxide of at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.

고저항 영역은 방열홀의 내부로부터 미리 정해진 두께를 가지며 형성된 것일 수 있다.The high-resistance area may be formed from the inside of the heat dissipation hole to have a predetermined thickness.

고저항 영역은 투사면 또는 반사면 측에서의 면적이 중앙부보다 더 큰 것일 수 있다.The high-resistance area may have an area on the projection or reflection surface side that is larger than the central portion.

고저항 영역에 둘러싸인 방열홀의 개수는 투사면 또는 반사면 측에서의 개수가 중앙부보다 많은 것일 수 있다.The number of heat dissipation holes surrounded by the high-resistance area may be greater on the projection or reflection surface side than in the central portion.

절연층과 금속 전극층은 고저항 영역보다 넓은 면적으로 제2반도체층 상에 형성되는 것일 수 있다.The insulating layer and the metal electrode layer may be formed on the second semiconductor layer with an area larger than the high-resistance region.

고저항 영역은 제1 고저항 영역 및 제2 고저항 영역을 포함하고, 제1 고저항 영역은 방열홀을 둘러싸도록 습식 산화 영역에 의한 고저항 영역이고, 제2 고저항 영역은 투사면 및 반사면에 인접한 p클래드층에 형성되는 이온 주입에 의해 형성되는 고저항 영역인 것일 수 있다.The high-resistance area includes a first high-resistance area and a second high-resistance area, the first high-resistance area is a high-resistance area formed by a wet oxidation area to surround the heat dissipation hole, and the second high-resistance area is a projection surface and a semi-resistive area. It may be a high-resistance area formed by ion implantation in the p-clad layer adjacent to the slope.

제1 고저항 영역 및 제2 고저항 영역은 방열홀을 둘러싸는 부분의 p클래드층에 함께 형성된 것일 수 있다.The first high-resistance region and the second high-resistance region may be formed together in the p-clad layer in a portion surrounding the heat dissipation hole.

또한, 상기 기술적 과제를 달성하기 위하여, 기판 위에 n클래드층, n웨이브가이드층, 활성층, p웨이브가이드층, p클래드층 및 컨택층을 순차적으로 형성하는 단계, 컨택층 위에 마스크를 배치하고 상기 컨택층 위에 마스크를 배치하고 n클래드층, n웨이브가이드층, 활성층, p웨이브가이드층 및 p클래드층을 패터닝하여 복수의 방열홀을 형성하는 단계, 마스크에 의해 노출된 복수의 방열홀을 습식 산화하여 고저항 영역을 형성하는 단계, 마스크를 제거하는 단계, 컨택층 및 p클래드층 위에 절연층과 전극을 형성하는 단계, 및 절연층에 개구를 형성하여 컨택층을 노출시키는 단계를 포함하는 방열홀을 포함하는 반도체 레이저의 제조 방법을 제공한다.In addition, in order to achieve the above technical problem, sequentially forming an n clad layer, an n wave guide layer, an active layer, a p wave guide layer, a p clad layer and a contact layer on a substrate, placing a mask on the contact layer and contacting the contact layer. Placing a mask on the layer and patterning the n clad layer, n wave guide layer, active layer, p wave guide layer, and p clad layer to form a plurality of heat dissipation holes, wet oxidizing the plurality of heat dissipation holes exposed by the mask. forming a high-resistance area, removing the mask, forming an insulating layer and an electrode on the contact layer and the p-clad layer, and forming an opening in the insulating layer to expose the contact layer. A method for manufacturing a semiconductor laser comprising:

고저항 영역은 제1 고저항 영역 및 제2 고저항 영역을 포함하고, 제1 고저항 영역은 고저항 영역을 형성하는 단계에서 형성된 고저항 영역이고, 제2 고저항 영역은 투사면 및 반사면에 인접한 p클래드층에 형성되는 이온 주입에 의해 형성되는 고저항 영역이며, 복수의 방열홀을 형성하는 단계 이전에, p클래드층에 이온 주입 공정에 의한 제2 고저항 영역을 형성하는 단계를 더 포함할 수 있다.The high-resistance area includes a first high-resistance area and a second high-resistance area, the first high-resistance area is a high-resistance area formed in the step of forming the high-resistance area, and the second high-resistance area is a projection surface and a reflection surface. It is a high-resistance region formed by ion implantation in the p-clad layer adjacent to the p-clad layer, and before the step of forming a plurality of heat dissipation holes, a step of forming a second high-resistance region by an ion implantation process in the p-clad layer is further performed. It can be included.

본 발명의 실시예에 따르면, 방열홀에 의해 반도체 레이너 내부의 열을 신속하게 방출할 수 있는 효과가 있다.According to an embodiment of the present invention, there is an effect of quickly dissipating heat inside the semiconductor rayer through the heat dissipation hole.

또한, 본 발명의 실시예에 따르면, 열 방출 효율을 높이기 위하여 방열홀에 습식 산화를 통해 고저항 영역을 형성함에 따라 반도체 레이저 내부에서 발생하는 열을 더욱 효율적으로 배출할 수 있는 효과가 있다.In addition, according to an embodiment of the present invention, in order to increase heat dissipation efficiency, a high resistance region is formed in the heat dissipation hole through wet oxidation, which has the effect of discharging heat generated inside the semiconductor laser more efficiently.

또한, 본 발명의 실시예에 따르면, 습식 산화된 고저항 영역을 레이저의 투사면으로부터 이격시킴으로써 반도체 레이저의 구조적 안정성을 확보하는 효과가 있다.In addition, according to an embodiment of the present invention, the structural stability of the semiconductor laser is secured by separating the wet oxidized high-resistance region from the projection surface of the laser.

또한, 본 발명의 실시예에 따르면, 전류의 흐름을 집중시키고 캐리어 리키지를 억제함으로써 발광 효율 상승, 레이저 빔의 품질 상승, 임계 전류값 및 동작 전류값을 저감시킬 수 있는 효과가 있다.In addition, according to an embodiment of the present invention, by concentrating the flow of current and suppressing carrier leakage, there is an effect of increasing luminous efficiency, increasing the quality of the laser beam, and reducing the critical current value and operating current value.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.The effects of the present invention are not limited to the effects described above, and should be understood to include all effects that can be inferred from the configuration of the invention described in the description or claims of the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 레이저를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 레이저를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 레이저를 도시한 도면이다.
도 4는 도 1 내지 도 3에 도시한 반도체 레이저의 변형예를 나타낸 도면이다.
도 5a 내지 도5d는 본 발명의 일 실시예에 따른 반도체 레이저의 제조 방법을 개략적으로 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 레이저를 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 레이저를 도시한 도면이다.
도 8은 종래의 반도체 레이저를 도시한 도면이다.1 is a diagram illustrating a semiconductor laser according to an embodiment of the present invention.
Figure 2 is a diagram showing a semiconductor laser according to an embodiment of the present invention.
Figure 3 is a diagram showing a semiconductor laser according to an embodiment of the present invention.
FIG. 4 is a diagram showing a modified example of the semiconductor laser shown in FIGS. 1 to 3.
5A to 5D are diagrams schematically showing a method of manufacturing a semiconductor laser according to an embodiment of the present invention.
Figure 6 is a diagram showing a semiconductor laser according to another embodiment of the present invention.
Figure 7 is a diagram showing a semiconductor laser according to another embodiment of the present invention.
Figure 8 is a diagram showing a conventional semiconductor laser.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, the present invention will be described with reference to the attached drawings. However, the present invention may be implemented in various different forms and, therefore, is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.Throughout the specification, when a part is said to be "connected (connected, contacted, combined)" with another part, this means not only "directly connected" but also "indirectly connected" with another member in between. "Includes cases where it is. Additionally, when a part is said to “include” a certain component, this does not mean that other components are excluded, but that other components can be added, unless specifically stated to the contrary.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to indicate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.

이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 레이저(100)의 구성을 도시한 도면이다.Figure 1 is a diagram showing the configuration of a semiconductor laser 100 according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 반도체 레이저(100)는 복수의 반도체층을 포함한다. 반도체 레이저(100)는 기판(10), 제1 반도체층(20), 활성층(30), 제2 반도체층(40)을 포함한다.As shown in FIG. 1, the semiconductor laser 100 includes a plurality of semiconductor layers. The semiconductor laser 100 includes a substrate 10, a first semiconductor layer 20, an active layer 30, and a second semiconductor layer 40.

기판(10)은 n형 도펀트로 도핑된 반도체 기판일 수 있다. 기판(10)은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나를 포함할 수 있다.The substrate 10 may be a semiconductor substrate doped with an n-type dopant. The substrate 10 may include at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.

제1 반도체층(20)은 기판(10) 위에 위치한다. 제1 반도체층(20)은n형 도펀트로 도핑된 하나 이상의 n형 반도체층들을 포함할 수 있다. 제1 반도체층(20)은 n클래드층(22)과 n웨이브가이드층(24)을 포함할 수 있다. 제1 반도체층(20)은 기판(10) 위에 n클래드층(22)과 n웨이브가이드층(24)이 순차적으로 위치한 것일 수 있다. n클래드층(22)과 n웨이브가이드층(24)은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나를 포함할 수 있다.The first semiconductor layer 20 is located on the substrate 10. The first semiconductor layer 20 may include one or more n-type semiconductor layers doped with an n-type dopant. The first semiconductor layer 20 may include an n clad layer 22 and an n wave guide layer 24. The first semiconductor layer 20 may have an n clad layer 22 and an n wave guide layer 24 sequentially located on the substrate 10. The n-clad layer 22 and the n-wave guide layer 24 may include at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.

활성층(30)은 제1 반도체층(20) 위에 위치한다. 활성층(30)은 양자 우물 구조를 포함할 수 있다. 일례로, 활성층(30)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 포함할 수 있다. 활성층(30)은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나를 포함할 수 있다.The active layer 30 is located on the first semiconductor layer 20. The active layer 30 may include a quantum well structure. For example, the active layer 30 may include a single quantum well structure or a multiple quantum well structure. The active layer 30 may include at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.

제2 반도체층(40)은 활성층(30) 위에 위치한다. 제2 반도체층(40)은p형 도펀트로 도핑된 하나 이상의 p형 반도체층들을 포함할 수 있다. 제2 반도체층(40)은 p웨이브가이드층(42), p클래드층(44) 및 컨택층(46)을 포함할 수 있다. 제2 반도체층(40)은 활성층(30) 위에 p웨이브가이드층(42)과 p클래드층(44)이 순차적으로 위치한 것일 수 있다. p웨이브가이드층(42)과 p클래드층(44)은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나를 포함할 수 있다. The second semiconductor layer 40 is located on the active layer 30. The second semiconductor layer 40 may include one or more p-type semiconductor layers doped with a p-type dopant. The second semiconductor layer 40 may include a p wave guide layer 42, a p clad layer 44, and a contact layer 46. The second semiconductor layer 40 may have a p wave guide layer 42 and a p clad layer 44 sequentially located on the active layer 30. The p wave guide layer 42 and the p clad layer 44 may include at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.

p클래드층(44)은 방열홀(441)과 고저항 영역(442)을 포함한다. 방열홀(441)과 고저항 영역(442)은 도 2를 참조하여 더 설명하고자 한다.The p-clad layer 44 includes a heat dissipation hole 441 and a high-resistance region 442. The heat dissipation hole 441 and the high resistance area 442 will be further explained with reference to FIG. 2 .

도 2는 도 1에 도시한 반도체 레이저(100)의 평면도를 나타낸다. 도 2는 방열홀(441) 및 고저항 영역(442)의 설명을 위하여 절연층(50) 및 전극(60)의 도시가 생략되어 있다.FIG. 2 shows a top view of the semiconductor laser 100 shown in FIG. 1. In FIG. 2 , the insulating layer 50 and the electrode 60 are omitted for explanation of the heat dissipation hole 441 and the high-resistance region 442.

도 2에 도시한 바와 같이, 반도체 레이저(100)는 제1 면(S1) 및 제2 면(S2)을 포함한다. 제1 면(S1)과 제2 면(S2)은 레이저 빔의 투사 방향(도 2의 Y축 방향) 양쪽 표면이다. 제1면(S1) 및 제2면(S2)에는 반사 및/또는 보호를 위한 코팅층이 형성될 수 있다. 제1 면(S1)과 제2 면(S2) 중 어느 하나는 레이저 빔을 외부로 방사하는 역할을 한다. 일례로 레이저 빔은 제1 면(S1)을 통하여 외부로 방사될 수 있다.As shown in FIG. 2, the semiconductor laser 100 includes a first surface (S1) and a second surface (S2). The first surface S1 and the second surface S2 are surfaces on both sides of the laser beam projection direction (Y-axis direction in FIG. 2). A coating layer for reflection and/or protection may be formed on the first surface (S1) and the second surface (S2). One of the first surface (S1) and the second surface (S2) serves to radiate the laser beam to the outside. For example, the laser beam may be emitted to the outside through the first surface S1.

도 1 및 도 2에 도시한 바와 같이, 방열홀(441)은 p클래드층(44)의 상면(도 1의 Z축 방향 평면)에 형성된다. 방열홀(441)은 복수의 홀들을 포함한다. 방열홀(441)은 두 개의 그룹으로 분리 형성될 수 있다. 일례로, 도 2에는 메사 구조(442)의 양측에 방열홀들(441)이 2열로 배치된 것을 도시하였다. 그러나 방열홀(441)의 개수는 위에 한정되지 않으며 배열 형태 또한 변형될 수 있다. 방열홀들(441)은 서로 일정 간격을 가지며 배치될 수 있다. 따라서 본 실시예에 따른 반도체 레이저(100)는 방열홀(441)을 복수로 형성함에도 물리적으로 견고한 구조를 가질 수 있다.As shown in FIGS. 1 and 2, the heat dissipation hole 441 is formed on the upper surface of the p-clad layer 44 (Z-axis direction plane in FIG. 1). The heat dissipation hole 441 includes a plurality of holes. The heat dissipation holes 441 may be formed separately into two groups. As an example, Figure 2 shows heat dissipation holes 441 arranged in two rows on both sides of the mesa structure 442. However, the number of heat dissipation holes 441 is not limited to the above, and the arrangement form may also be modified. The heat dissipation holes 441 may be arranged at regular intervals from each other. Therefore, the semiconductor laser 100 according to this embodiment can have a physically robust structure even though it forms a plurality of heat dissipation holes 441.

방열홀(441)은 제2 반도체층(40), 활성층(30) 및 제1 반도체층(20)을 관통한다. 구체적으로, 방열홀(441)은 제2 반도체층(40)의 p클래드층(44), p웨이브가이드층(42), 활성층(30)을 관통한다. 그리고 방열홀(441)은 제1 반도체층(20)의 n웨이브가이드층(24), n클래드층(22)까지 연장될 수 있다. 방열홀(441)은 원형의 평면 형상을 가질 수 있으나 이에 한정되지 않는다. 방열홀(441)은 식각을 통해 형성할 수 있다.The heat dissipation hole 441 penetrates the second semiconductor layer 40, the active layer 30, and the first semiconductor layer 20. Specifically, the heat dissipation hole 441 penetrates the p clad layer 44, the p wave guide layer 42, and the active layer 30 of the second semiconductor layer 40. And the heat dissipation hole 441 may extend to the n-wave guide layer 24 and the n-clad layer 22 of the first semiconductor layer 20. The heat dissipation hole 441 may have a circular planar shape, but is not limited thereto. The heat dissipation hole 441 can be formed through etching.

고저항 영역(442)은 방열홀(441)을 둘러싸고 있다. 고저항 영역(442)은 방열홀(441)의 내부에 형성된다. 고저항 영역(442)은 각 그룹에 속한 복수의 방열홀(441) 모두를 둘러싸도록 형성될 수 있다. 본 실시예에서는 방열홀(441) 및 고저항 영역(442)이 2 개의 그룹으로 분리 형성된 것을 도시하였으나, 이에 한정되지 않는다.The high-resistance area 442 surrounds the heat dissipation hole 441. The high-resistance area 442 is formed inside the heat dissipation hole 441. The high-resistance region 442 may be formed to surround all of the plurality of heat dissipation holes 441 belonging to each group. In this embodiment, it is shown that the heat dissipation hole 441 and the high-resistance region 442 are formed separately into two groups, but the present invention is not limited thereto.

고저항 영역(442)은 제2 반도체층(40), 활성층(30) 및 제1 반도체층(20)에 걸쳐 형성된다. 고저항 영역(442)은 방열홀(441)의 내부 표면으로부터 소정 두께를 가지며 형성될 수 있다. 고저항 영역(44)은 방열홀(441)을 습식 산화함으로써 형성할 수 있다. 고저항 영역(442)은 GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP또는 InGaAsP 중 적어도 하나의 산화물일 수 있다. 습식 산화 공정은 방열홀(441)의 내부 표면에서부터 산화가 진행된다. 이에 따라 고저항 영역(442)은 방열홀(441)의 내부 표면으로부터 일정 두께를 가지며 형성될 수 있다.The high-resistance region 442 is formed over the second semiconductor layer 40, the active layer 30, and the first semiconductor layer 20. The high-resistance region 442 may be formed from the inner surface of the heat dissipation hole 441 to have a predetermined thickness. The high-resistance region 44 can be formed by wet oxidizing the heat dissipation hole 441. The high-resistance region 442 may be an oxide of at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP. In the wet oxidation process, oxidation proceeds from the inner surface of the heat dissipation hole 441. Accordingly, the high-resistance region 442 can be formed from the inner surface of the heat dissipation hole 441 to have a certain thickness.

p클래드층(44)은 전류 집중부(443)를 더 포함한다. 전류 집중부(443)는 두 그룹의 방열홀(441) 및 고저항 영역(442)의 사이에 위치한다. 전류 집중부(443)는 방열홀(441) 및 고저항 영역(442)에 의해 분리된 p클래드층(44)의 가운데 부분이다. 전류 집중부(443)는 방열홀들(441)의 사이에 위치하며 고저항 영역(442)이 형성되지 않은 p클래드층(44) 부분을 의미한다. 전류 집중부(443)의 양측 단부(도 1의 X축 방향 양측 단부)에 고저항 영역(442)이 위치한다. 이에 따라 전류 집중부(443)의 양측 단부를 향한 전류의 흐름이 억제되므로, 캐리어 리키지의 발생을 최소화할 수 있다.The p-clad layer 44 further includes a current concentration portion 443. The current concentrator 443 is located between the two groups of heat dissipation holes 441 and the high-resistance region 442. The current concentration portion 443 is the middle portion of the p-clad layer 44 separated by the heat dissipation hole 441 and the high-resistance region 442. The current concentration portion 443 is located between the heat dissipation holes 441 and refers to a portion of the p-clad layer 44 in which the high-resistance region 442 is not formed. High-resistance areas 442 are located at both ends of the current concentration portion 443 (both ends in the X-axis direction in FIG. 1). Accordingly, the flow of current toward both ends of the current concentrator 443 is suppressed, thereby minimizing the occurrence of carrier leakage.

p클래드층(44)의 산화물인 고저항 영역(442)은 전기적 절연 특성을 가진다. p클래드층(44)을 지나는 전류는 고저항 영역(442)이 아닌 p클래드층(44)을 따라 흐르게 된다. 좀더 자세하게, p클래드층(44)을 지나는 전류는 전류 집중부(443)에 집중되어 흐를 수 있다. 그리고 전류는 전류 집중부(443)에 대응되는 활성층(30)을 향해 집중될 수 있다. 따라서 p클래드층(44)의 수평 방향(도 1의 X축 방향)을 향해 전류가 퍼지는 현상이 억제될 수 있다.The high-resistance region 442, which is an oxide of the p-clad layer 44, has electrical insulation properties. The current passing through the p-clad layer 44 flows along the p-clad layer 44 rather than the high-resistance region 442. In more detail, the current passing through the p-clad layer 44 may flow concentrated in the current concentration portion 443. And the current may be concentrated toward the active layer 30 corresponding to the current concentration portion 443. Therefore, the phenomenon of current spreading toward the horizontal direction (X-axis direction in FIG. 1) of the p-clad layer 44 can be suppressed.

그리고 습식 산화된 고저항 영역(442)은 열전도율이 높아지는 특징이 있다. 즉, 고저항 영역(442)은 주변의 열을 빠르게 전달할 수 있다. 고저항 영역(442)이 활성층(30) 및 제1 반도체층(20)까지 형성되므로, 활성층(30)에서 발생된 열은 제2 반도체층(20)을 통하지 않고 활성층(30) 주변의 고저항 영역(442)을 통해 외부로 바로 배출될 수 있다. 이에 따라 반도체 레이저의 열 배출 속도나 효율이 개선될 수 있다.And the wet oxidized high-resistance region 442 has the characteristic of increased thermal conductivity. In other words, the high-resistance area 442 can quickly transfer surrounding heat. Since the high-resistance region 442 is formed up to the active layer 30 and the first semiconductor layer 20, the heat generated in the active layer 30 does not pass through the second semiconductor layer 20 but reaches the high resistance around the active layer 30. It can be discharged directly to the outside through area 442. Accordingly, the heat discharge rate and efficiency of the semiconductor laser can be improved.

다시 도 1을 참조하면, 컨택층(46)은 전류 집중부(443)의 상측에 형성된다. 구체적으로 컨택층(46)은 전류 집중(443) 위에서 고저항 영역(442)의 사이에 배치된다. 컨택층(46)은 레이저 빔의 투사 방향을 따라 연장될 수 있다. 도시하지 않았지만, 컨택층(46)은 고저항 영역(442)의 일부를 덮을 수도 있다. 컨택층(46)은 p클래드층(44)의 상면 전체에 형성되었다가 일부가 제거된 후 전류 집중부(443)의 상측에 남겨진 것일 수 있다. 컨택층(46)은 전도성 물질을 포함할 수 있으며, p클래드층(44)과 전기적으로 연결된다. 컨택층(46)은 제1 면(S1) 및 제2 면(S2)으로부터 이격될 수 있으며, 이에 따라 전류가 제1 면(S1) 및 제2 면(S2) 방향으로 흐르는 것을 억제할 수 있다.Referring again to FIG. 1, the contact layer 46 is formed on the upper side of the current concentration portion 443. Specifically, the contact layer 46 is disposed between the high-resistance regions 442 above the current concentration 443. The contact layer 46 may extend along the projection direction of the laser beam. Although not shown, the contact layer 46 may cover a portion of the high-resistance region 442. The contact layer 46 may be formed on the entire upper surface of the p-clad layer 44 and then partially removed and left on the upper side of the current concentration portion 443. The contact layer 46 may include a conductive material and is electrically connected to the p-clad layer 44. The contact layer 46 may be spaced apart from the first surface (S1) and the second surface (S2), thereby preventing current from flowing in the direction of the first surface (S1) and the second surface (S2). .

절연층(50)은 p클래드층(44) 및 컨택층(46) 위에 위치한다. 도 3은 도 2의 반도체 레이저(100)에서 절연층(50)이 형성된 모습을 나타낸다.The insulating layer 50 is located on the p-clad layer 44 and the contact layer 46. FIG. 3 shows how the insulating layer 50 is formed in the semiconductor laser 100 of FIG. 2.

도 1 및 도 3에 도시한 바와 같이, 절연층(50)은 p클래드층(44)의 상면을 덮고 있다. 절연층(50)은 컨택층(46)의 일부도 덮고 있다. 절연층(50)은 방열홀(441)의 내부에도 형성된다. 즉, 절연층(50)은 방열홀(441) 내부의 고저항 영역(442)을 덮고 있다. 절연층(50)은 p클래드층(44)과 전극(60)을 절연시킨다. 절연층(50)은 습식 산화된 고저항 영역(442)의 표면을 매끄럽게 코팅하여 전극(60)의 증착을 용이하게 할 수 있다. 절연층(50)은 p클래드층(44)의 전류 집중부(443)에 대응하는 개구(52)를 포함한다. 개구(52)를 통해 컨택층(46)의 상면이 노출된다.As shown in FIGS. 1 and 3, the insulating layer 50 covers the upper surface of the p-clad layer 44. The insulating layer 50 also covers a portion of the contact layer 46. The insulating layer 50 is also formed inside the heat dissipation hole 441. That is, the insulating layer 50 covers the high-resistance region 442 inside the heat dissipation hole 441. The insulating layer 50 insulates the p-clad layer 44 and the electrode 60. The insulating layer 50 can facilitate deposition of the electrode 60 by smoothly coating the surface of the wet-oxidized high-resistance region 442. The insulating layer 50 includes an opening 52 corresponding to the current concentration portion 443 of the p-clad layer 44. The top surface of the contact layer 46 is exposed through the opening 52.

전극(60)은 절연층(50)을 덮고 있다. 전극(60)은 절연층(50)의 개구(52)를 통해 노출된 컨택층(46)도 덮고 있다. 전극(60)은 방열홀(441)의 내부에도 삽입 형성된다. 전극(60)은 방열홀(441) 내부의 절연층(50)을 덮고 있다. 즉, 절연층(50)과 전극(60)은 방열홀(441)에 삽입 형성된다. 따라서 전극(60)은 p클래드층(44), 활성층(30) 및 제1 반도체층(20)에 삽입된 형상이 된다. 이에 따라 전극(60)은 절연층(50)을 사이에 두고 활성층(30)과 연결되므로, 활성층(30)과의 거리가 최소화된다. 전극(60)은 p클래드층(44)보다 높은 열 전도도를 가지므로, 방열홀(441)에 삽입된 부분을 통해 활성층(30)으로부터 발생되는 열을 신속하게 배출할 수 있다. 이때 방열홀(441) 주변의 고저항 영역(442)에 의해 열 방출 효율이 더욱 상승할 수 있다.The electrode 60 covers the insulating layer 50. The electrode 60 also covers the contact layer 46 exposed through the opening 52 of the insulating layer 50. The electrode 60 is also inserted into the heat dissipation hole 441. The electrode 60 covers the insulating layer 50 inside the heat dissipation hole 441. That is, the insulating layer 50 and the electrode 60 are inserted into the heat dissipation hole 441. Accordingly, the electrode 60 has a shape inserted into the p-clad layer 44, the active layer 30, and the first semiconductor layer 20. Accordingly, the electrode 60 is connected to the active layer 30 with the insulating layer 50 interposed therebetween, so the distance from the active layer 30 is minimized. Since the electrode 60 has a higher thermal conductivity than the p-clad layer 44, heat generated from the active layer 30 can be quickly discharged through the portion inserted into the heat dissipation hole 441. At this time, heat dissipation efficiency can be further increased by the high resistance area 442 around the heat dissipation hole 441.

또한, 본 발명의 실시예에서는 방열홀(441)을 복수로 형성함으로써, 방열홀(441)의 내부 표면적을 증가시킬 수 있다. 이에 따라 전극(60)이 활성층(30), 제1 반도체층(20) 및 제2 반도체층(40)과 접촉하는 면적을 최대로 할 수 있으므로 방열 효과가 극대화될 수 있다.Additionally, in an embodiment of the present invention, the internal surface area of the heat dissipation hole 441 can be increased by forming a plurality of heat dissipation holes 441. Accordingly, the contact area of the electrode 60 with the active layer 30, the first semiconductor layer 20, and the second semiconductor layer 40 can be maximized, so the heat dissipation effect can be maximized.

전극(60)은 반도체 레이저(100)가 절단되는 가장자리를 제외한 나머지 부분에 형성된다. 전극(60)은 컨택층(46)을 통해 반도체 레이저(100)의 내부로 전류를 공급한다. 전극은 금속과 같은 전도성 물질을 포함할 수 있다. 일례로, 전극(60)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함할 수 있다.The electrode 60 is formed on the remaining portion excluding the edge where the semiconductor laser 100 is cut. The electrode 60 supplies current into the semiconductor laser 100 through the contact layer 46. The electrode may include a conductive material such as metal. For example, the electrode 60 is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium (IGTO). tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO Nitride (IZON), Al-Ga ZnO (AGZO), In-Ga ZnO (IGZO), ZnO, IrOx , RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, It may contain at least one of Pt, Au, and Hf.

도 4는 도 1 내지 도 3에 도시한 반도체 레이저(100)에 있어서, 방열홀(441)을 변형예를 나타낸다.FIG. 4 shows a modified example of the heat dissipation hole 441 in the semiconductor laser 100 shown in FIGS. 1 to 3.

도 4에 도시한 바와 같이, 방열홀(441)은 반도체 레이저(100)의 투사 방향(도 4의 Y축 방향)을 따라 상이한 형성 면적을 가질 수 있다. 방열홀(441)은 제1 면(S1) 및 제2 면(S2) 측에서의 형성 면적이 중앙부보다 크다. 방열홀(441)은 중앙부보다 제1 면(S1) 및 제2 면(S2) 측에 더 많이 형성된다. 방열홀(441)은 제1 면(S1) 및 제2면(S2)에 가까울수록 그 형성 면적이 커진다. 다시 말해, 방열홀(441)은 제1 면(S1) 및 제2면(S2)에 가까울수록 개수가 더 많을 수 있다. 방열홀(441)은 제1 면(S1) 및 제2 면(S2)과 인접한 부분에 형성된 개수가 투사 방향의 중앙부보다 많을 수 있다. 일례로, 도 4에서는 방열홀(441)이 제1 면(S1) 및 제2 면(S2) 측에 3개씩 형성되고 중앙부에 2개씩 형성된 것을 도시하였다.As shown in FIG. 4, the heat dissipation hole 441 may have a different formation area along the projection direction of the semiconductor laser 100 (Y-axis direction in FIG. 4). The heat dissipation hole 441 has a larger formed area on the first surface (S1) and the second surface (S2) than the central portion. More heat dissipation holes 441 are formed on the first surface (S1) and the second surface (S2) than in the central part. The area of the heat dissipation hole 441 increases as it approaches the first surface S1 and the second surface S2. In other words, the closer the heat dissipation holes 441 are to the first surface S1 and the second surface S2, the greater the number of heat dissipation holes 441 may be. The number of heat dissipation holes 441 formed in areas adjacent to the first surface S1 and the second surface S2 may be greater than in the central area in the projection direction. As an example, Figure 4 shows that three heat dissipation holes 441 are formed on the first surface (S1) and the second surface (S2) and two heat dissipation holes (441) are formed in the central portion.

고저항 영역(442)은 방열홀(441)을 둘러싸고 있다. 고저항 영역(442)은 방열홀(441)의 배치에 따라 제1 면(S1) 및 제2 면(S2) 측에서의 형성 면적이 중앙부보다 크다. 고저항 영역(442)은 방열홀(441)의 형성 면적이 증가된 부분에서 증가된 폭(도 3의 X축 방향을 따라 측정한 길이)을 가진다.The high-resistance area 442 surrounds the heat dissipation hole 441. The high-resistance region 442 has a larger formation area on the first surface (S1) and the second surface (S2) than the central portion depending on the arrangement of the heat dissipation hole 441. The high-resistance region 442 has an increased width (length measured along the

상기한 형상의 고저항 영역(442)은 제1 면 제1 면(S1) 및 제2 면(S2)을 향하는 전류 주입량을 더욱 적도록 제어할 수 있다. 따라서 제2 실시예의 반도체 레이저(200)는 제1 면(S1) 및 제2 면(S2)을 향한 전류 주입을 더 정밀하게 제어할 수 있으므로, 레이저 빔의 방출면 또는 반사면에서의 발열을 저감시킬 수 있고 COD 개선 효과가 더 우수한 장점이 있다.The high-resistance region 442 of the above-described shape can control the amount of current injection toward the first surface S1 and the second surface S2 to be smaller. Accordingly, the semiconductor laser 200 of the second embodiment can more precisely control current injection toward the first surface (S1) and the second surface (S2), thereby reducing heat generation on the emission surface or reflection surface of the laser beam. It has the advantage of having a superior COD improvement effect.

도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 반도체 레이저(100)의 제조 방법을 개략적으로 나타낸다.5A to 5C schematically show a method of manufacturing a semiconductor laser 100 according to an embodiment of the present invention.

도 5a를 참조하면, n형 도펀트로 도핑된 기판(10)을 준비한다. 그리고 기판(10) 위에 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)을 순차적으로 형성한다. 제1 반도체층(20)은 n클래드층(22)과 n웨이브가이드층(24)을 순차적으로 형성한 것일 수 있다. 제2 반도체층(40)은 p웨이브가이드층(42), p클래드층(44) 및 컨택층(46)을 순차적으로 형성한 것일 수 있다. 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)은 유기 금속 화학적 기상 증착법(Metal-Organic Chemical Vapor Deposition: MOCVD), 액상 에피택시법(Liquid Phase Epitaxy: LPE), 분자빔 에피택시법(Molecular Beam Epitaxy: MBE) 등을 통해 형성할 수 있다.Referring to FIG. 5A, a substrate 10 doped with an n-type dopant is prepared. Then, the first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40 are sequentially formed on the substrate 10. The first semiconductor layer 20 may be formed by sequentially forming an n-clad layer 22 and an n-wave guide layer 24. The second semiconductor layer 40 may be formed by sequentially forming a p wave guide layer 42, a p clad layer 44, and a contact layer 46. The first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40 are formed using metal-organic chemical vapor deposition (MOCVD), liquid phase epitaxy (LPE), and molecular It can be formed through beam epitaxy (Molecular Beam Epitaxy (MBE)).

그리고 컨택층(46)을 패터닝하여 중앙 부분에만 남도록 한다. 컨택층(46)은 레이저 빔의 투사 방향으로 연장되되 제1 면(S1) 및 제2 면(S2)으로부터 이격될 수 있다.Then, the contact layer 46 is patterned so that it remains only in the central portion. The contact layer 46 may extend in the projection direction of the laser beam and be spaced apart from the first surface S1 and the second surface S2.

도 5b에 도시한 바와 같이, 방열홀(441)을 형성한다. 도 5a의 p클래드층(44) 및 컨택층(46) 위에 마스크(70)를 배치한다. 마스크(70)는 방열홀(441)이 형성될 부분만 오픈되어 있다. 마스크(70)가 배치된 상태에서 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)을 식각하여 방열홀(441)을 형성한다. 식각은 p클래드층(44), p웨이브 가이드층(42), 활성층(30), n웨이브 가이드층(24) 및 n클래드층(22)까지 방열홀(441)이 형성되도록 진행될 수 있다.As shown in FIG. 5B, a heat dissipation hole 441 is formed. A mask 70 is placed on the p-clad layer 44 and the contact layer 46 in FIG. 5A. The mask 70 is open only at the portion where the heat dissipation hole 441 will be formed. With the mask 70 disposed, the first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40 are etched to form a heat dissipation hole 441. Etching may be performed so that heat dissipation holes 441 are formed in the p-clad layer 44, p-wave guide layer 42, active layer 30, n-wave guide layer 24, and n-clad layer 22.

도 5c에 도시한 바와 같이, 방열홀(441)에 고저항 영역(442)을 형성한다. 고저항 영역(442)은 마스크(70)로부터 노출된 방열홀(441)의 내부, 구체적으로 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)을 습식 산화시켜 형성할 수 있다. 습식 산화는 노출된 방열홀(441)의 내측면으로부터 시작되어 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)을 산화시켜 고저항 영역(442)으로 변환시킨다. 습식 산화는 고저항 영역(442)이 미리 정해진 두께를 가질 때까지 진행된다. 습식 산화를 통해 형성된 고저항 영역(443)은 절연 특성을 가진다.As shown in FIG. 5C, a high-resistance region 442 is formed in the heat dissipation hole 441. The high-resistance region 442 is formed by wet oxidizing the inside of the heat dissipation hole 441 exposed from the mask 70, specifically the first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40. You can. Wet oxidation starts from the inner surface of the exposed heat dissipation hole 441 and oxidizes the first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40 to convert them into a high-resistance region 442. Wet oxidation continues until the high-resistance region 442 has a predetermined thickness. The high-resistance region 443 formed through wet oxidation has insulating properties.

다음으로 도 5d를 참조하면, 마스크(70)를 제거하고, 절연층(50)을 형성한다. 먼저 p클래드층(44) 및 컨택층(46)으로부터 마스크(70)를 제거한다. 그리고 컨택층(46) 및 p클래드층(42) 위로 절연층(50)을 형성한다. 절연층(50)은 방열홀(441) 내부에도 채워진다. 절연층(50)은 방열홀(441) 내부에 삽입되어 고저항 영역(442)을 덮도록 형성된다. 이어서 절연층(50)에 개구(52)를 형성한다.Next, referring to FIG. 5D, the mask 70 is removed and the insulating layer 50 is formed. First, the mask 70 is removed from the p-clad layer 44 and the contact layer 46. Then, an insulating layer 50 is formed on the contact layer 46 and the p-clad layer 42. The insulating layer 50 is also filled inside the heat dissipation hole 441. The insulating layer 50 is inserted into the heat dissipation hole 441 and is formed to cover the high-resistance area 442. Next, an opening 52 is formed in the insulating layer 50.

그리고 절연층(50) 위로 전극(60)을 형성한다. 전극(60)은 절연층(50) 및 개구(52)에 의해 노출된 컨택층(46)을 덮는다. 개구(52)를 통해 전극(60)은 컨택층(46)과 전기적으로 연결된다. 그리고 전극(60)은 방열홀(441) 내부에도 삽입된다. 전극(60)은 방열홀(441) 내부에 삽입된 절연층(50)을 덮고 있다. 이에 따라, 도 1에 도시한 반도체 레이저(100)가 완성된다.Then, an electrode 60 is formed on the insulating layer 50. The electrode 60 covers the insulating layer 50 and the contact layer 46 exposed by the opening 52 . The electrode 60 is electrically connected to the contact layer 46 through the opening 52. And the electrode 60 is also inserted into the heat dissipation hole 441. The electrode 60 covers the insulating layer 50 inserted into the heat dissipation hole 441. Accordingly, the semiconductor laser 100 shown in FIG. 1 is completed.

도 6은 본 발명의 다른 실시예에 따른 반도체 레이저(200)를 나타내고, 도 7은 도 6의 반도체 레이저(200)에서 p클래드층을 나타낸다. 도 6, 도 7 및 그 설명에 있어서, 일 실시예의 반도체 레이저(100)와 동일한 구성에는 동일한 도면 부호를 붙이고 그 설명을 생략하였다.FIG. 6 shows a semiconductor laser 200 according to another embodiment of the present invention, and FIG. 7 shows a p-clad layer in the semiconductor laser 200 of FIG. 6. In FIGS. 6 and 7 and their descriptions, the same components as those of the semiconductor laser 100 of one embodiment are given the same reference numerals and their descriptions are omitted.

도 6에 도시한 바와 같이, 반도체 레이저(200)는 제1 고저항 영역(442) 및 제2 고저항 영역(444)을 포함한다. 제1 고저항 영역(442)은 도 1내지 도 5에 도시한 고저항 영역(442)일 수 있다. 제1 고저항 영역(442)은 방열홀(441)을 둘러싸고 형성된다. 제1 고저항 영역(442)은 전류 집중부(443) 양측으로 각기 형성될 수 있다. 도 6에서 전류 집중부(443)는 메사 형상을 가진다. 전류 집중부(443)는 주변의 p클래드층(44)보다 Z축 방향 길이가 더 크다.As shown in FIG. 6, the semiconductor laser 200 includes a first high-resistance region 442 and a second high-resistance region 444. The first high-resistance region 442 may be the high-resistance region 442 shown in FIGS. 1 to 5. The first high-resistance region 442 is formed surrounding the heat dissipation hole 441. The first high-resistance region 442 may be formed on both sides of the current concentration portion 443. In FIG. 6, the current concentrator 443 has a mesa shape. The current concentration portion 443 has a larger length in the Z-axis direction than the surrounding p-clad layer 44.

그리고 도 7에 도시한 바와 같이, 제1 고저항 영역(442)은 가장자리로부터 이격될 수 있다. 제1 고저항 영역(442)은 제1 면(S1) 및 제2 면(S2)으로부터 이격될 수 있다.And as shown in FIG. 7, the first high-resistance region 442 may be spaced apart from the edge. The first high-resistance region 442 may be spaced apart from the first surface S1 and the second surface S2.

제2 고저항 영역(444)은 p클래드층(44)에 이온 주입 방법(Ion Implantation)을 통해 형성되는 영역으로 고저항과 높은 열 전도성을 나타낸다. 제2 고저항 영역(444)은 주입되는 이온의 양이나 주입 횟수에 따라 저항이나 열전도율 특성이 변화될 수 있다. p클래드층(44)의 상측으로부터 이온 주입이 이루어지므로 제2 고저항 영역(444)은 p클래드층(44)의 상측에 위치하게 된다.The second high-resistance region 444 is formed in the p-clad layer 44 through ion implantation and exhibits high resistance and high thermal conductivity. The resistance or thermal conductivity characteristics of the second high-resistance region 444 may change depending on the amount of ions injected or the number of injections. Since ion implantation is performed from the upper side of the p-clad layer 44, the second high-resistance region 444 is located above the p-clad layer 44.

제2 고저항 영역(444)은 제1 면(S1) 및 제2 면(S2)을 포함한 p클래드층(44)에 형성된다. 제2 고저항 영역(444)은 전류 집중부(443)의 전류 주입 영역에는 형성되지 않는다. 구체적으로 도 7을 참조하면, 제2 고저항 영역(444)은 전류 집중부(443)의 중앙 부분을 제외한 나머지 부분에 형성된다. 전류 집중부(443)의 상기 중앙 부분은 컨택층(46)이 배치되는 부분으로 전류 유입을 위하여 제2 고저항 영역(444)이 형성되지 않는다. 이와 같이 전류 집중부(443)의 제1 면(S1) 측과 제2 면(S2) 측에 제2 고저항 영역(444)을 형성함으로써, 제1 면(S1) 및 제2 면(S2)과 인접한 부분에서의 전류 흐름을 억제할 수 있다. 따라서 제2 실시예의 반도체 레이저(200)는 제1 면(S1) 및 제2 면(S2)을 향한 전류 주입을 더 정밀하게 제어할 수 있으므로, 레이저 빔의 방출면 또는 반사면에서의 발열을 저감시킬 수 있고 COD 개선 효과가 더 우수한 장점이 있다.The second high-resistance region 444 is formed on the p-clad layer 44 including the first surface S1 and the second surface S2. The second high-resistance region 444 is not formed in the current injection region of the current concentration portion 443. Specifically, referring to FIG. 7 , the second high-resistance region 444 is formed in the remaining portion of the current concentration portion 443 except for the central portion. The central portion of the current concentration portion 443 is where the contact layer 46 is disposed, and the second high-resistance region 444 is not formed for current flow. In this way, by forming the second high-resistance region 444 on the first surface (S1) and the second surface (S2) of the current concentration portion 443, the first surface (S1) and the second surface (S2) Current flow in adjacent areas can be suppressed. Accordingly, the semiconductor laser 200 of the second embodiment can more precisely control current injection toward the first surface (S1) and the second surface (S2), thereby reducing heat generation on the emission surface or reflection surface of the laser beam. It has the advantage of having a superior COD improvement effect.

제1 고저항 영역(442) 및 제2 고저항 영역(444)은 그 형성 위치가 일부 중복될 수 있다. 방열홀(441) 주변의 p클래드층(44)에 제1 고저항 영역(443)과 제2 고저항 영역(444)이 함께 형성될 수 있다. 따라서 방열홀(441) 주변의 고저항 특성이 더욱 향상될 수 있으므로, 전류의 흐름을 더욱 정밀하고 효과적으로 제어할 수 있다.The formation positions of the first high-resistance region 442 and the second high-resistance region 444 may partially overlap. A first high-resistance region 443 and a second high-resistance region 444 may be formed together in the p-clad layer 44 around the heat dissipation hole 441. Therefore, the high resistance characteristics around the heat dissipation hole 441 can be further improved, and the flow of current can be controlled more precisely and effectively.

한편 도시하지는 않았지만, 제1 고저항 영역(442)과 제2 고저항 영역(444)이 서로 다른 위치에 형성되는 것도 가능하다. 일례로, 제1 고저항 영역(442)이 방열홀(441) 주변에 형성되고, 제2 고저항 영역(444)이 제1 면(S1) 및 제2 면(S2) 측에 형성될 수 있다. 이 경우, 제1 고저항 영역(442)은 전류 집중부(443)의 X축 방향 양측에서 전류 흐름을 제어하고, 제2 고저항 영역(444)은 전류 집중부(443)의 Y축 방향 양측에서 전류 흐름을 제어할 수 있다.Meanwhile, although not shown, it is also possible for the first high-resistance region 442 and the second high-resistance region 444 to be formed at different locations. For example, the first high-resistance region 442 may be formed around the heat dissipation hole 441, and the second high-resistance region 444 may be formed on the first surface (S1) and the second surface (S2). . In this case, the first high-resistance area 442 controls the current flow on both sides of the current concentrator 443 in the X-axis direction, and the second high-resistance area 444 controls the current flow on both sides of the current concentrator 443 in the Y-axis direction. The current flow can be controlled.

제2 고저항 영역(444)은 도 5a에 도시한 단계에서, 기판(10) 위에 제1 반도체층(20), 활성층(30) 및 제2 반도체층(40)을 순차적으로 형성한 후에 형성할 수 있다. 제2 반도체층(40)까지 형성한 후, 전류 집중부(443)의 중앙을 제외한 나머지 부분에 이온 주입 공정을 진행함으로써 제2 고저항 영역(444)을 형성할 수 있다. 제2 고저항 영역(444)을 형성한 다음, 전류 집중부(443)를 형성하고 컨택층(46)을 패터닝할 수 있다. 이 후의 공정은 일 실시예의 반도체 레이저(100)의 제조 방법과 동일하다.The second high-resistance region 444 is formed after sequentially forming the first semiconductor layer 20, the active layer 30, and the second semiconductor layer 40 on the substrate 10 in the step shown in FIG. 5A. You can. After forming the second semiconductor layer 40, the second high-resistance region 444 can be formed by performing an ion implantation process on the remaining portion except the center of the current concentration portion 443. After forming the second high-resistance region 444, the current concentration portion 443 may be formed and the contact layer 46 may be patterned. The subsequent process is the same as the manufacturing method of the semiconductor laser 100 of one embodiment.

본 발명의 실시예들에 따른 반도체 레이저(100)(200)는 활성층(30)을 통과하는 방열홀(441)을 형성한다. 그리고 방열홀(441) 주변에 고저항 영역(442)을 형성하고, 방열홀(441)의 내부에는 전극(60)을 삽입함으로써 활성층(30)에서 발생되는 열을 신속하게 외부로 방출할 수 있다. 이에 따라 반도체 레이저의 열화를 억제할 수 있고, 고출력에서도 안정적으로 동작할 수 있는 효과가 있다.The semiconductor laser 100 or 200 according to embodiments of the present invention forms a heat dissipation hole 441 passing through the active layer 30. In addition, by forming a high-resistance area 442 around the heat dissipation hole 441 and inserting the electrode 60 into the heat dissipation hole 441, the heat generated in the active layer 30 can be quickly discharged to the outside. . Accordingly, the deterioration of the semiconductor laser can be suppressed and it can operate stably even at high output.

또한, 본 발명의 실시예들에 따른 반도체 레이저(100)(200)는 방열홀(441)을 복수로 형성하고 있다. 이에 따라 방열홀(441)과 전극(60)과의 접촉 면적이 증가되므로 반도체 레이저의 방열 효율이 향상되고, 구조적 안정성을 확보할 수 있다.In addition, the semiconductor laser 100 (200) according to embodiments of the present invention forms a plurality of heat dissipation holes 441. Accordingly, the contact area between the heat dissipation hole 441 and the electrode 60 increases, thereby improving the heat dissipation efficiency of the semiconductor laser and ensuring structural stability.

또한, 본 발명의 실시예들에 따른 반도체 레이저(100)(200)는 전류 흐름을 집중시키고 캐리어 리키지(Carrier Leakage)를 억제하기 위하여 p클래드층(44)에 고저항 영역(442)을 형성하고 있다. 이에 따라 p클래드층(44)을 통과하는 전류가 고저항 영역(442)에 의해 주변으로 퍼지는 현상이 억제되고, 캐리어 리키지 현상 또한 억제될 수 있다. 따라서 본 발명의 실시예들에 따른 반도체 레이저(100)는 캐리어 리키지에 의한 발광 효율 저하, 레이저 빔의 품질 저하, 임계 전류값 및 동작 전류값의 상승 문제를 해결할 수 있다. 다시 말해, 본 발명의 실시예들에 따른 반도체 레이저(100)는 발광 효율 및 레이저 빔의 품질을 상승시키고, 임계 전류값 및 동작 전류값을 저감시킬 수 있는 효과가 있다.In addition, the semiconductor laser 100 and 200 according to embodiments of the present invention form a high-resistance region 442 in the p-clad layer 44 to concentrate current flow and suppress carrier leakage. I'm doing it. Accordingly, the phenomenon in which the current passing through the p-clad layer 44 spreads to the surroundings by the high-resistance region 442 is suppressed, and the carrier leakage phenomenon can also be suppressed. Therefore, the semiconductor laser 100 according to embodiments of the present invention can solve the problems of reduced luminous efficiency due to carrier leakage, reduced laser beam quality, and increased critical current value and operating current value. In other words, the semiconductor laser 100 according to embodiments of the present invention has the effect of increasing luminous efficiency and laser beam quality, and reducing the threshold current value and operating current value.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The description of the present invention described above is for illustrative purposes, and those skilled in the art will understand that the present invention can be easily modified into other specific forms without changing the technical idea or essential features of the present invention. will be. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. For example, each component described as unitary may be implemented in a distributed manner, and similarly, components described as distributed may also be implemented in a combined form.

본 발명의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the claims described below, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.

100 : 반도체 레이저
10 : 기판
20 : 제1 반도체층
30 : 활성층
40 : 제2 반도체층
44 : p클래드층100: semiconductor laser
10: substrate
20: first semiconductor layer
30: active layer
40: second semiconductor layer
44: p clad layer

Claims

In the semiconductor laser including a projection surface and a reflection surface,
An active layer including a quantum well structure,
A first semiconductor layer disposed below the active layer,
a second semiconductor layer disposed on top of the active layer and including a p-clad layer;
an insulating layer formed on the second semiconductor layer,
a metal electrode layer that is in contact with a portion of the second semiconductor layer and covers an upper part of the insulating layer;
A plurality of heat dissipation holes are formed from the second semiconductor layer through the active layer and the first semiconductor layer to insert the insulating layer and the metal electrode layer,
High-resistance regions are each formed by wet oxidized regions to surround the plurality of heat dissipation holes.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The first semiconductor layer includes an n clad layer and an n wave guide layer,
The heat dissipation hole extends to the n clad layer and the n wave guide layer.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The high-resistance region is an oxide of at least one of GaAs, AlGaAs, AlInGaAs, InGaAs, AlGaAsSb, GaAsP, or InGaAsP.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The high-resistance area is formed to have a predetermined thickness from the inside of the heat dissipation hole.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The high-resistance area has an area on the side of the projection surface or the reflection surface that is larger than the central part.
Semiconductor laser including a heat dissipation hole.

According to clause 5,
The number of heat dissipation holes surrounded by the high-resistance area is greater than the number on the projection surface or the reflection surface side than in the central portion.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The insulating layer and the metal electrode layer are formed on the second semiconductor layer with an area larger than the high resistance region.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The high-resistance region includes a first high-resistance region and a second high-resistance region,
The first high-resistance region is a high-resistance region formed by a wet oxidation region to surround the heat dissipation hole,
The second high-resistance region is a high-resistance region formed by ion implantation in the p-clad layer adjacent to the projection surface and the reflection surface.
Semiconductor laser including a heat dissipation hole.

According to paragraph 1,
The first high-resistance region and the second high-resistance region are formed together in the p-clad layer in a portion surrounding the heat dissipation hole.
Semiconductor laser including a heat dissipation hole.

Sequentially forming an n-clad layer, an n-wave guide layer, an active layer, a p-wave guide layer, a p-clad layer, and a contact layer on a substrate;
forming a plurality of heat dissipation holes by placing a mask on the contact layer and patterning the n clad layer, the n wave guide layer, the active layer, the p wave guide layer, and the p clad layer;
forming a high-resistance region by wet oxidizing the plurality of heat dissipation holes exposed by the mask;
removing the mask;
forming an insulating layer and an electrode on the contact layer and the p-clad layer; and
Forming an opening in the insulating layer to expose the contact layer
A method of manufacturing a semiconductor laser including a heat dissipation hole.

According to clause 10,
The high-resistance region includes a first high-resistance region and a second high-resistance region,
The first high-resistance region is a high-resistance region formed in the step of forming the high-resistance region,
The second high-resistance region is a high-resistance region formed by ion implantation in the p-clad layer adjacent to the projection surface and the reflection surface,
Before forming the plurality of heat dissipation holes, further comprising forming the second high-resistance region in the p-clad layer by an ion implantation process.
Method for manufacturing a semiconductor laser including a heat dissipation hole.