発明の一側面によると、上述した挑戦に対処し、膜蒸着プロセスを制御するためのフィードバック方法を提供する、プラズマ生成中にアークを検出するための装置と方法が提供される。
プラズマ生成装置の一例は、パワーサプライ回路に通信的に結合されたアーク検出配置を含む。パワーサプライ回路は、チェンバー中に囲い込まれ、パワー関連のパラメータを生成するように適応された陰極を有する。アーク検出配置は、パワー関連のパラメータを少なくとも1つの閾値と比較することによってチェンバー中のアーキングの激しさを評価するように適応されている。
本発明の更なる側面によると、アーク検出配置は、アーク強度、アーク持続時間および/またはアークエネルギーを推定するように適応されている。アーク検出配置は、例えばプログラム可能ロジックコントローラ(PLC)を使って実装されても良い。PLCは、PVDチェンバーのインピーダンスの通常の変動に応答する適応的アーク閾値を計算するようにアーク検出配置と協調して動作しても良く、リアルタイムな適応的アーク閾値はPLCによってほぼリアルタイムでアーク検出装置に通信されている。PVDチェンバーのインピーダンスの通常の変動に応答する適応的アーク閾値は、アーキング活動およびほぼリアルタイムでPLCに通信された適応的アーク閾値関数の両方に関する統計的データでもって、アーク検出配置自体によって計算されても良い。
実際のマイクロアーク(例えば、オシロスコープ上に捕捉された通りの)は、電圧の大きさの急速な減少(それは通常値への回復によって続かれる)と、同時に電流の大きさの急速な増加(それは通常値への回復によって続かれる)を示す。従って、スパイクについて電流レベルを見て、同時の減少について電圧レベルを見ることは、「本当の」アーク検出の自信レベルまたは成功レートを大きく増加する。よって、そのようなアークイベントを検出し、その他のアークイベントを検出して分類するための方法と装置が提供される。
本発明の別の側面によると、電流トランスデューサーの出力は、アーク検出ユニットのプログラム可能閾値比較器に供給される。例えば、アークイベントは、何回電流が閾値より上の逸脱をするかと、その間電流が閾値より上である経過時間によって、アーク検出ユニットによって測定されても良い。アークの激しさに関する追加の情報が、通常の動作ポイントより上に1つ以上の閾値(各々が異なるレベルにある)を置き、異なる閾値についてアークイベントカウントと経過時間を比較することによって、得られても良い。
発明の別の側面によると、装置は、パワーサプライインターフェースの電圧および電流チャネルの両方からの組み合わせデータに基づいてアークイベントを分類するロジックを含む。加えて、装置は、アークイベントの特定のクラスにおいて起こるイベントについてのスキャンエネルギーとアークエネルギーを計算しても良い。
発明の更なる側面は、物理蒸着プロセスにおけるアークを検出して分類する方法を提供する。方法は、例えば、プラズマ生成装置のパワーサプライ電圧および電流を監視することからなっても良い。監視することに基づいて、方法は、電圧が予め決められた第一の電圧閾値より下に低下する各場合を検出することと、電圧が予め決められた第一の電圧閾値より下に低下する各場合の持続時間を計時することと、電流が予め決められた第一の電流閾値より上にスパイクする各場合を検出することと、電流が予め決められた第一の電流閾値より上にスパイクする各場合の持続時間を計時すること、を含んでも良い。電圧低下の持続時間と電流スパイクの持続時間は、クロックサイクルで測定されることができる。方法は更に、電圧が予め決められた第一の閾値より下に低下する各場合と電流が予め決められた第一の電流閾値より上にスパイクする各場合をアークイベントとして分類することからなっていても良い。従って、アークイベントは、検出された電圧低下および/または電流スパイクのどちらかから起こることができる。
方法は更に、パワーサプライ電圧が、安定モード、上昇遷移モードまたは下降遷移モードの1つであるかどうかを決定することを含んでも良い。アークイベントは、これらのカテゴリーの各々について別々にカウントされるかそうでなければ分析されても良い。例えば、方法は、電圧が安定モードにある時に起こるアークイベントのカウントと対応する持続時間を維持することと、電圧が上昇遷移モードにある時に起こるアークイベントのカウントと対応する持続時間を維持することと、電圧が下降遷移モードにある時に起こるアークイベントのカウントと対応する持続時間を維持することと、を含むことができる。
アークイベントは、プラズマ生成装置のパワーサプライ電圧および電流を監視することから取得されたデータに基づいて異なる分類に入れられることができる。一つの例によると、PLCまたはその他の計算デバイスのスキャンサイクルのような予め決められた期間の間、方法は、電圧低下と電流スパイクが一致しているアークイベントの場合に第一の分類を割り当てることを含む。加えて、方法は更に、予め決められた時間よりも小さい累積持続時間を有する対応する一致した電流スパイクの無い1つ以上の電圧低下のアークイベントの場合に第二の分類を割り当てることと、予め決められた時間よりも大きい累積持続時間を有する対応する一致した電流スパイクの無い1つ以上の電圧低下のアークイベントの場合に第三の分類を割り当てることと、を含んでも良い。感知された電流アークイベントに対しては、方法は同様に、予め決められた時間よりも小さい累積持続時間を有する対応する一致した電圧低下の無い1つ以上の電流スパイクのアークイベントの場合に第四の分類を割り当てることと、予め決められた時間よりも大きい累積持続時間を有する対応する一致した電圧低下の無い1つ以上の電流スパイクのアークイベントの場合に第五の分類を割り当てることと、を含んでも良い。様々な分類の各々について、方法は、指定されたアークイベントについてのスキャンエネルギーを計算することを含むことができる。
アークイベントを検出することはしばしば、パワーサプライの低下(即ち、下降遷移モードに入ること)に結果としてなる。この下降遷移モードにある間に結果として生じる一時的なものを安定モードにあるものとして含めるかまたはカウントすることを避けるために、方法は更に、予め決められた第一の閾値より下への電圧低下の各検出の後の遷移保持期間について予め決められた第一の閾値より下への電圧低下を検出することを不能にすることと、予め決められた第一の閾値より上への電流スパイクの各検出の後の遷移保持期間について予め決められた第一の閾値より上への電流スパイクを検出することを不能にすることと、を含む。もし遷移モードについて更なる分析がなされるならば、情報は依然として保持されることができる。
方法はまた、安定モードにおいてスパッタリング蒸着プロセス中に起こる供給電圧へのゆっくりした変化(即ち、アークイベントに対して)に適応しても良い。この点では、方法は更に、供給電圧中のゆっくりした変化を追跡するようにスキャニングサイクル中に予め決められた第一の電圧閾値を調節することを含んでも良い。
1つの例によると、方法は、アーキングの激しさに関する追加の方法を提供するように設定されることができる。この点では、方法は、電圧が予め決められた第二の電圧閾値より下に低下する各アークイベントの場合を検出することと、電流が予め決められた第二の電流閾値より上にスパイクする各アークイベントの場合を検出することと、を含むことができる。追加の閾値は同様に、更にもっと正確な情報を提供するのに利用されることができる。
別の例によると、パワーサプライ電流を監視することと、監視された電流を示す電流信号を得ることと、電流信号がアークイベントを示す予め決められた電流閾値を越えているかどうかを決定することからなる、プラズマ生成装置におけるアークイベントを決定する方法が提供されても良い。同様に、方法は更に、パワーサプライの電圧を監視することと、監視された電圧を示す電圧信号を得ることと、電圧信号が予め決められたアークイベントを示す予め決められた電圧閾値を越えているかどうかを決定することからなることができる。加えて、方法は、電流が予め決められた電流閾値を越えている時と電圧が予め決められた電圧閾値を越えている時に起こる各アークイベントの持続時間を計時することを含むことができる。再度、各アークイベントは分類されることができ、スキャンエネルギーとアークエネルギーは計算されることができる。
更に別の例によると、プラズマ生成装置におけるアークを検出するための方法は、ターゲットとウェーハの間にイオン化ガスを作り出すようにプラズマ生成装置にパワーの供給を提供することと、供給電圧および供給電流を検出するためのインターフェースを提供することと、設定周波数において電圧を電圧閾値と比較することと、設定周波数において電流を電流閾値と比較することと、からなっていても良い。加えて、方法は、電圧を電圧閾値と比較することからと電流を電流閾値と比較することから、アークイベントが起こったかどうかを決定することからなっていても良い。
方法は更に、アークイベントの各検出の後の遷移遅延期間について電圧を電圧閾値と、電流を電流閾値と比較することを遅延させることを含んでも良い。これは、安定モードについてより正確なアークイベントカウントを提供し得る。
加えて、方法は、あらゆるアーキングの更なる情報を提供するようにその他のパラメータ(電圧または電流閾値の跨ぎ以外の)を見ることを含むことができる。これは、アークイベントの激しさに関する更なる情報を含むことができる。1つの例によると、方法は更に、パワー関連のパラメータを生成するステップと、プラズマ生成装置におけるアーキングの激しさを決定するようにパワー関連のパラメータを少なくとも1つの閾値と比較するステップと、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答したアーク持続時間を測定するステップと、を含むことができる。
発明の更に別の側面によると、プラズマ生成チェンバー中のアークイベントを検出するための装置が提供される。装置は、プラズマ生成チェンバーに印加されたパワーサプライ電圧および電流を検出するように構成されたパワーサプライインターフェースモジュールと、パワーサプライインターフェースモジュールに通信的に結合されたアーク検出ユニットからなっていても良く、アーク検出ユニットは、アークイベントが起こったかどうかを決定するための第一の電圧閾値と電圧を比較し、アークイベントが起こったかどうかを決定するための第一の電流閾値と電流を比較するように配置された閾値比較器回路を含む。アーク検出ユニットは、アナログ−デジタル変換器をもったデジタル信号プロセッサ(DSP)を含んでいても良い。
加えて、装置のアーク検出ユニットは、閾値比較器回路の出力に基づいてアークイベントの決定を行うように配置されたロジック回路を含むかまたはそれに結合されていても良い。ロジック回路は、プログラム可能なロジックコントローラ(PLC)またはその他の同様のコンピューティングデバイスであることができる。しかも、いくつかの場合には、DSPはここに開示された機能のいくつかまたは全てを行うロジックを含むことができる。
閾値比較器回路は、ユーザが初期電圧閾値と初期電流閾値を設定することを可能とするようにプログラム可能であっても良い。加えて、電圧と電流のために別々のコンポーネンツが使われることができる。閾値比較器回路は、アナログおよび/またはデジタル回路であっても良い。閾値レベルは、DSPで生成されても良く、アーク信号はDSP中のアナログ−デジタル変換器によってデジタルに変換される。DSPは、そのパラメータがPLCまたはその他のロジック回路または配置によって制御されたソフトウェアであるファームウェアを含んでいても良い。
装置のロジック回路は、数々の機能のために利用されても良い。例えば、ロジック回路は、電圧が安定モード、上昇遷移モードおよび下降遷移モードの1つであるかどうかを決定するように配置されていても良い。加えて、ロジック回路は、電圧が安定モードである時に起こるアークイベントのカウントを維持し、電圧が上昇遷移モードである時のアークイベントのカウントを維持し、電圧が下降遷移モードである時のアークイベントのカウントを維持するように配置されていても良い。ロジック回路はまた、第一の電圧閾値より下への電圧低下に基づいてアークイベントの持続時間と、第一の電流閾値より上への電流スパイクに基づいてアークイベントの持続時間を決定するように配置されていても良い。持続時間は、クロックサイクルで測定されてもよく、それは周波数に基づいて時間単位に変換されることができる。
ロジック回路は更に、閾値比較器回路の出力と各アークイベントの持続時間に基づいてアークイベントを分類するように配置されていても良い。分類は、PLCスキャンサイクルのような予め決められた時間サイクルについてであっても良い。ロジック回路は、例えば、電圧低下と電流スパイクが一致しているアークイベントの場合に第一の分類を割り当て、第一の予め決められた期間よりも小さい累積持続時間を有する対応する一致した電流スパイクの無い1つ以上の電圧低下のアークイベントの場合に第二の分類を割り当て、第一の予め決められた期間よりも大きい持続時間を有する対応する一致した電流スパイクの無い1つ以上の電圧低下のアークイベントの場合に第三の分類を割り当て、第二の予め決められた期間よりも小さい累積持続時間を有する対応する一致した電圧低下の無い1つ以上の電流スパイクのアークイベントの場合に第四の分類を割り当て、第二の予め決められた期間よりも大きい持続時間を有する対応する一致した電圧低下の無い1つ以上の電流スパイクのアークイベントの場合に第五の分類を割り当てる、ように構成されることができる。
ロジック回路はまた、アーキングの様々なパラメータを計算することができる。これは、スキャンエネルギーとアークエネルギーを含むことができる。
発明の更なる側面によると、プラズマ発生装置中のアークを検出するための装置は、パワーサプライの電流に通信的に結合されたアーク検出ユニットからなる。アーク検出ユニットは、電流を第一の電流閾値を比較するように構成された閾値比較器回路と、閾値比較器回路における電流と電流閾値の比較に基づいてアークイベントを検出するように配置されたロジック回路、を含んでいても良い。
アーク検出ユニットはまた、パワーサプライの電圧に通信的に結合されることができる。この場合には、閾値比較器回路は更に、電圧を第一の電圧閾値と比較するように構成されていても良く、ロジック回路は更に、閾値比較器回路における電圧と電圧閾値の比較に基づいてアークイベントを検出するように配置されていても良い。
アーク検出ユニットは更に、電流と電流閾値の比較に基づいて検出されたアークイベントの持続時間を計算するように配置されたタイミング回路からなっていても良い。タイミング回路はまた、電圧と電圧閾値の比較に基づいて検出されたアークイベントの持続時間を計算するように配置されていても良い。
閾値比較器回路は、電流を第一の電流閾値とは異なる第二の電流閾値(または複数の追加の閾値レベル)と比較するように構成されることができる。閾値比較器回路は同様に、電圧を1つ以上の追加の閾値と比較するように構成されることができる。電流または電圧が特定の閾値を超えている持続時間は、閾値の各々について計算されることができる。
発明のもっと更に別の側面によると、プラズマ生成装置中のアークイベントを検出するための装置は、プラズマ生成装置のためのパワーサプライの電圧および電流に通信的に結合されたパワーサプライインターフェースモジュールと、電圧を示す信号を受け取るための第一のチャネルと電流を示す信号を受け取るための第二のチャネルを有するアーク検出ユニットと、電圧信号を電圧閾値と比較し電流信号を電流閾値と比較するように配置されたアーク検出ユニット中の閾値比較器回路からなる。
装置は更に、閾値比較器回路の出力に基づいてアークイベントが起こったかどうかを決定するロジック回路からなることができる。ロジック回路はまた、プラズマ生成装置に供給されたパワーに関連するパラメータを計算するように配置されることができる。ロジック回路はまた、プラズマ生成装置中のアーキングの激しさを決定するようにパワー関連のパラメータを少なくとも1つの閾値と比較することができる。
本発明の様々な側面は、補正的アクションが取られ得るように、いつアーキングが起こっているかをリアルタイムで決定する能力を強化し得る。これは、ウェーハ歩留まりを向上し、欠陥を削減することができる。
いくつかの例では、主に電圧と電流を見ている装置は、アークと結果として生じる電圧沈下(即ち、アークへの低減されたパワーサプライ応答から結果といて生じる)の両方をカウントしてしまい、それは不正確なカウントを作り出すであろう。本発明の更なる側面はよって、より正確にアークをカウントして分類するための方法と装置を提供し得る。つまり、アークを電流閾値違反としてカウントすることにより、パワー低減イベントが存在する場合においても、アークはより正確にアークカウントおよび時間統計に表わされ得る。
更なる側面に従って、ウェーハ上に金属またはその他の材料を蒸着するために利用される物理蒸着チェンバー中のウェーハレベルアーキングの発生を検出するための方法が記載される。方法は、例えば、物理蒸着チェンバーに印加されたパワーサプライ電圧とパワーサプライ電流および/またはその他の信号を監視することと、ウェーハレベルアーキングの発生を示す波形異常について各感知された波形を独立に分析することと、そのような異常の発生回数および/または異常の累積持続時間を示す変数を含む新たな分類に波形異常を分類することと、を含んでいても良い。
波形異常を検出してそれをそのように分類した後で、方法は、ウェーハレベルアーキングが起こったか起こらなかったかの指標を提供することを含むことができる。これは、例えば、適切なデータをコンピューター読み取り可能な媒体に書き込むことによっておよび/または、メッセージを表示するおよび/または適切な明かり(例えば、LED)が点ることを引き起こすことによってのような、ユーザ認識可能な出力を提供することによって、実装されることができる。
もっと更なる側面によると、陰極アーク検出ユニットを物理蒸着チェンバーに結合することと、チェンバー中で処理された複数のウェーハの各々についてウェーハレベルアーキング分類データを生成することと、生成されたウェーハレベル分類データに基づいてチェンバー中のウェーハレベルアーキングの激しさを決定することを含む方法が提供されても良い。
方法は更に、決定するステップに基づいてウェーハレベルアーキングの発生とウェーハレベルアーキング無しの1つの指標を提供することを含むことができる。加えて、方法は更に、ウェーハレベルアーキング異常について変換された波形を分析することと、データを分類することと、分類されたデータがノンゼロであるときにウェーハレベルアーキングの発生を示すことを含むことができる。
もっと更なる側面によると、ウェーハを処理するための物理蒸着チェンバー中のウェーハレベルアーキングを検出するためのシステムが提供される。システムは、物理蒸着チェンバーの供給電圧を監視するように通信的に結合された陰極アーキング検出ユニットと、チェンバー中で処理された各ウェーハについてウェーハレベルアーキング分類データを生成するように構成された、ユニットの一部としてかまたはユニットと通信しているかのどちらかで陰極アーキング検出ユニットに結合されたプロセッサと、からなる。陰極アーキング検出ユニットは更に、物理蒸着チェンバーの供給電流、チェンバー電圧およびチェンバー電流を監視するように通信的に結合されていても良い。
システムは更に、供給電圧を監視するための第一のセンサーと、チェンバー電圧を監視するための第二のセンサーと、供給電流を監視するための第三のセンサーと、チェンバー電流を監視するための第四のセンサーと、静電チャック電圧を監視するための第五のセンサーからなることができる。プロセッサは、それぞれのセンサー各々から受け取った信号からウェーハレベルアーク分類データを、各センサーについて生成するように構成されている。
プロセッサはまた、各ウェーハについてのウェーハレベルアーキング分類データから指標パラメータを計算するように構成されていることができる。システムはまた、指標パラメータを介してプロセッサによって制御された視認可能なインジケーターを含むことができる。この点では、プロセッサはウェーハレベルアーキングの発生の指標を視認可能なインジケーターに提供する。
開示のこれらおよびその他の側面は、以下の詳細な記載の考察によって明らかとなるであろう。
本開示のより完全な理解とここに記載された様々な側面の潜在的利点は、同様の参照番号が同様の特徴を示す添付の図面を考慮して以下の記載を参照することによって取得され得る。
この発明は、多くの異なる形の実施形態を許すが、本開示は発明の原理の例示として考えられるべきものであり発明の幅広い側面を描写された実施形態に限定することが意図されていないという理解のもとに、発明の側面の描写的実施形態が図面に示されここに記載される。
本発明は、様々な異なるタイプのプラズマ生成応用に適用可能であると信じられ、膜蒸着応用のために特に有用であることが見つけられており、後者はプラズマ環境の生成中に検出されたアークに応答するための技術から恩恵を得る。ここに記載される例示的実施形態はPVDスパッタリング技術を含んでいるが、本発明は、プラズマエッチングまたはプラズマ化学蒸着システム(PECVD)のようなプラズマ生成技術を使ったものを含んだ様々なシステムとの関係で実装されることができる。
アーキングイベントは完全には避けられないかも知れないが、スパッタリングプロセス中に起こるアークの激しさに関する或る詳細なデータを得ることは、そこから補償的プロセス決定をすることができる有用な情報を提供する。例えば、小さな大きさの単一のアークのリアルタイム検出を通して、影響された集積回路金型上のアーキングによる最小の欠陥の存在が疑われるかも知れない。逆に、大量のアークまたは高い激しさのアークのリアルタイム検出から、多数の欠陥の存在が疑われるかも知れず、多分処理ステップ全体が欠陥的であるとの結論にさえ至るかも知れない。本発明の側面によるリアルタイムアーク検出は、製造上の決定がリアルタイムかほぼそれに近い形で起こることを許容し得る。例えば、処理ステップが顕著な量または激しさのアーキングの検出によって欠陥的であるものとして疑われる場合、PVDプロセスステップは、更なる損傷が起こり得る前に終了されても良い。PVD処理ステップの終わりにおいて、普通に完了されたか上述のように終了されたかのどちらでも、更なる処理ステップが始動される前にウェーハを修理または廃棄する決定がなされることができる。もし初期処理ステップが顕著なアーキングのリアルタイム検出を通して欠陥的であるとされ、且つウェーハの製造の現ステージまでの処理コストが低ければ、ウェーハを廃棄することがコスト的に有効であるかも知れない。もし影響されたステップまでウェーハを処理することのコストが高いような後者の処理ステップ中にアーキングが起これば、ウェーハを化学的にエッチングするかまたは物理的に磨いて欠陥的蒸着層を除去しウェーハを再処理することがコスト的に有効であるかも知れない。加えて、以前のアーキング活動が無いかまたは最小であることが観察されている個々のPVDシステムのウェーハからウェーハベース上でのアーキング活動の検出は、スケジュールされた設備非活動中の適切な設備メンテナンスをスケジュールすることによって補正されることができるような初期の設備不備状態の発展を示すものかも知れない。鍵は、アーキングによる欠陥の増加した可能性のタイムリーな認識である。
特定のPVDシステムについては、プロセスを駆動するパワーサプライは、チェンバーに配送されたパワーを規制しようと試みる。陽極、陰極および陽極と陰極の間のチェンバー環境を含んだチェンバーエレメントのインピーダンスは、プラズマを生成するパワーサプライ回路のインピーダンスと直列である。プラズマ中に一定のパワーを維持するための電圧と電流の間の関係は、スパッタリングプロセスの結果として変化の対象である特定のターゲット材料自体の導電性を含んだチェンバーエレメントのインピーダンスに依存している。
スパッタリングチェンバー中にアークが発展すると、チェンバーのインピーダンスの大きさは急速に低下し、それによりプラズマを発生するパワーサプライ回路のインピーダンスを変化させる。パワーサプライおよび分散回路は、顕著な直列インダクタンスを含み、回路中で電流が変化することができるレートを制限する。チェンバーインピーダンスの急速な低下は従って、この誘導的成分によるチェンバー電圧の大きさの急速な減少を引き起こす。このチェンバー電圧の大きさの崩壊はしばしば、アーキング状態を消滅させてチェンバー、パワーサプライまたはターゲットへの深刻な損傷が結果として生じ得る前にグロー放電を再確立するのに十分である。典型的には、アーキングイベントは、パワーサプライを規制しているエレクトロニクスが反応することができるよりも素早く起こる(そして消える)ので、仮にエレクトロニクスによって補正的アクションが始動されたとしても、ウェーハへのいくらかの損傷が可能である。前述したように、被覆されたアイテムが、ウェーハ上の非均一な被覆のような何らかの形の欠陥に苦しめられる可能性は、各アーキングイベントの結果として増加する。アーキングイベントが起こった時にはチェンバー電圧が急速に低下するので、予め規定されたかまたは適応的な電圧閾値レベルより下への予想外の電圧低下は、アーキング状態の発生を規定するのに使われることができる。
ア−キングイベントの存在を描写している電圧閾値は、一例示的実装によると名目上印加された(即ち、非アーキングな)恐らく時間変化しているチェンバー電圧に依存している。グロー放電を作り出すように印加された非アーキングなチェンバー電圧は、(回路インピーダンスに影響を与える)ターゲットの状態および組成を含んだ多くのファクターに依存している。全てのその他の回路インピーダンスが一定のままであると、比較的低い導電性のターゲット材料を使ったグロー放電を作り出すにはより高いチェンバー電圧が要求されるかも知れないか、逆に比較的高い導電性のターゲット材料を使ったグロー放電を作り出すにはより低いチェンバー電圧が要求されるかも知れない。例えば、1つのスパッタリングチェンバー実装では、アルミニウムを均一に蒸着するのに要求されるチェンバー電圧は、銅を蒸着するのに要求されるチェンバー電圧のほぼ2倍である。アルミニウムを均一に蒸着するのに要求されるチェンバー電圧はまた、パワーサプライとその他のチェンバーエレメントを含んだ回路インピーダンスのバランスに依存しているので、チェンバー毎に変動することができる。更には、ターゲットが古くなりより多くの材料がスパッタリングされるにつれて、均一な蒸着レートを維持するのに要求されるパワーは変更され(例えば、増加され)なければならない。要求される印加電圧が変化するにつれて、そこにおいてアーキング状態が決定されるところの関連する閾値電圧もまた変化させられるべきであることが分かる。
全体的に描写的な実施形態によると、プラズマ生成装置は、パワーサプライ回路に通信的に結合されたアーク検出配置を含む。パワーサプライ回路は、チェンバー中に取り囲まれた陰極を有し、パワーサプライ回路は、パワー関連のパラメータ(例えば、電圧信号)を生成するように適応されている。アーク検出配置は、パワー関連のパラメータを少なくとも1つの閾値と比較することによってチェンバー中のアーキングの激しさを評価するように適応されている。アーキングの激しさを決定するパラメータは、プロセスに依存しており、アーク量、アークレート、アーク強度、アーク持続時間および/またはアークエネルギーを含むがそれらに限定はされない。
1つの実装によると、スパッタリングプロセスのためのアーク検出配置は、スパッタリングチェンバー電圧を監視し、チェンバー電圧の大きさが予め設定されたアーク電圧閾値より下に低下するといつでもアーキング状態を検出する。
パワー関連のパラメータ(例えば、電圧)閾値は、パワー関連のパラメータ値の範囲に渡って可変であっても良い。あらゆる閾値は、プログラム可能であっても良く、例えば遠隔のロジック配列によって電子的に制御されているように、ロジック配列によって制御されても良い。一例示的実装では、アーク発生をはっきりと区別する電圧閾値は、名目的チェンバー電圧の大きさの推定値に応答して計算され、名目的チェンバー電圧の大きさは非アーキング状態中にグロー放電を作り出す(即ち、プラズマを生成する)のに必要とされるチェンバー電圧である。一例示的実装では、あらゆる閾値はヒステリシス的であるかまたは「サーパス」値とは異なる「リセット」値を有するヒステリシスとなるようにプログラムされていても良い。
アーク検出配置は更に、少なくとも1つの閾値に応答してアーキング状態(イベント)をカウントするように適応されていても良い。検出されたアーキング状態発生のレートは、そこから決定されても良い。
アーク検出配置は更に、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答してアーキング持続時間を測定するように適応されていても良い。例えば、アーク検出配置は、1つの実装ではクロックとデジタル計数配列を含む。クロックは、固定された周期を有するクロック信号を提供し、デジタル計数配列は、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答してクロック信号周期をカウントするように適応されている。アーキング状態の持続時間は、パワー関連のパラメータを少なくとも1つの閾値と比較することによって評価されても良い。一例示的実装によると、アーキング状態の持続時間は、固定された期間に渡って蓄積される。別の例示的実装によると、アーキング状態の持続時間は、持続時間閾値に到達するまでかまたは蓄積された持続時間がリセットされるまで、蓄積される。
アーク検出配置は更に、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答してアーキング強度を測定するように適応されていても良い。一例示的実装では、アーク検出配置は、パワー関連のパラメータを異なる値に配置された複数の閾値と比較するように適応されており、それによりアーキングイベント中のパワー関連のパラメータへの変化(名目からの)の度合いまたは範囲を確定する。一例示的実装では、最大の観察された電圧の大きさの低下に対応する閾値は、エネルギー推定値に下限を提供する一方、(システムが超えないように観察されるところの)次に大きな電圧低下閾値は、エネルギー推定値に上限を提供する。
アーク検出配置は、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答してアーキング持続時間および強度を測定するように適応されていても良い。1つの実装では、アーク検出配置は更に、パワー関連のパラメータを少なくとも1つの閾値と比較することに応答してアーキングエネルギーを測定するように適応されていても良く、アーキングエネルギーはアーキング持続時間とアーキング強度の積に比例し、アーキングの激しさの評価はアーキングエネルギー(即ち、アーキング強度とアーキング持続時間の積)の関数である。1つの特定の実装によると、アーキングによる電圧の下落中のパワー関連のパラメータ(例えば、チェンバー電圧)対時間のプロットによって境界付けられたエリアを推定する(即ち、近似するまたは積分する)ために、複数の閾値が複数の持続時間を決定するのに使われる。各アーキングイベントについての境界付けられたエリアに比例するアーキングエネルギーは、アーキングの激しさを評価するのに使われる。更なる実装によると、アーク検出配置は更に、例えばアーキングの激しさを評価するようにアーキング強度とアーキング持続時間の積を合計することによって、複数のアーキングイベントに渡ってアーキングエネルギーを蓄積するように適応されている。
アーク検出配置は、パワー関連のパラメータをデジタル化するのに先立つエイリアシングを防止する手段としてパワー関連のパラメータの帯域を制限するフィルターを含んでいても良い。パワー関連のパラメータの或る周波数応答特性を低減するかまたは強調するように、一般的に理解されているデジタル信号処理技術がこのパワー関連のパラメータに適用される。このデジタル信号処理されたパラメータはそれから、少なくとも1つの閾値の同様にデジタル化されたバージョンに対して直接比較されても良い。
上述のようにデジタル信号処理されたパラメータは、PVDプロセスの経過に渡って1つ以上のパワー関連のパラメータの或る観察された特性に応答して、少なくとも1つの時間変化している閾値を計算するのに使われても良い。
複数のパワー関連のパラメータは、上述したようにアーキングの激しさを評価する際に複数の閾値と比較されても良い。例えば、チェンバー電圧に加えて、パワーサプライ電流が監視されて、アーキングイベントを検出するのに使われ、アーキングイベントは電流の大きさが予め設定された電流閾値を超えるといつでも決定される。
ロジック配列は、アーク検出配置に通信的に結合されていて、アーク検出配置によって収集されたアーキングデータを処理するように適応されていても良い。1つの実装では、ロジック配列は、アーク検出配置とインターフェースするように適応されており、ロジック配列は、データネットワークとプロセスコントローラ、モニターおよびロジック配列のような追加の外部デバイスを有している。1つの特定の応用では、ロジック配列はプログラム可能なロジックコントローラ(PLC)である。
プラズマ生成チェンバー中のアークの激しさは、パワー関連のパラメータを少なくとも1つのアーク強度閾値と比較し蓄積されたアーキング持続時間にアーク持続時間を加算することによって導出される、アーク持続時間を計時することによって評価されても良い。方法の更なる例示的実装は、非アーキングプラズマ生成中のパワー関連のパラメータを測定してパワー関連のパラメータを測定することに応答してアーク強度閾値を自動的に調節すること、アークの発生をカウントすること、および/またはアークの激しさをアーク強度、アーク持続時間および/またはそれらの積の関数として評価すること、を含む。
プラズマ生成チェンバー中のアーキングの激しさは、パワー関連のパラメータを少なくとも1つのアーク強度閾値と比較し、パワー関連のパラメータを少なくとも1つのアーク強度閾値と比較することに応答してアーク持続時間を計時し、アークエネルギーをアーク強度とアーク持続時間の関数として計算し、それからアークエネルギーを蓄積されたアークエネルギーに加算することによって導出され得る、アーク強度を決定することによって追加的にまたは代替的に評価されても良い。方法の更なる例示的実装は、非アーキングプラズマ生成中のパワー関連のパラメータを測定してパワー関連のパラメータを測定することに応答して少なくとも1つのアーク強度閾値を自動的に調節すること、パワー関連のパラメータを少なくとも1つのアーク強度閾値と比較することに応答してアークの発生をカウントすること、および/またはヒステリシス的なアーク強度閾値を採用すること、および/または共有されたデータパスを介したコマンド上でアーキングを表わした情報をロジック配列に送信すること、を含み、情報はアーク発生の量と蓄積されたアーキング持続時間を含んだグループから選択された一つである。パワー関連のパラメータは、1つの特定の実装ではプラズマ生成チェンバー電圧の関数であり、パワー関連のパラメータは、別の実装ではプラズマ生成チェンバーの動作特性のデジタル的な表現として形成されている。
以下の特定の例示的実施形態を記載するにあたって、同様の番号が同様の特徴を指し示している図面への参照がここでなされる。
図1は、本発明のアーク検出配置100の例示的実施形態を描いている。アーク検出配置100は、例えば、均一な材料蒸着が望まれる集積回路製造およびその他のプロセスにおける物理蒸着(PVD)プロセスステップにおいて使われる。PVDスパッタリングシステムは、低圧力のアルゴンのようなガス15を含んだ蒸着(真空)チェンバー10を含む。金属で作られたターゲット20が真空チェンバー10中に置かれ、独立したパワーサプライインターフェ−スモジュール(PSIM)40を介してパワーサプライ30に陰極として電気的に結合される。一例示的実装によると、パワーサプライ30とチェンバー10は、同軸相互接続ケーブル35を使って結合される。基板(ウェーハ)25は、グラウンド接続を通してパワーサプライ30に陽極として結合される。真空チェンバーはまた典型的にはグラウンド電位に結合される。別の例示的実装によると、陽極はパワーサプライ30に直接結合される。回転する磁石27が、均一なターゲット擦り減りを維持するようにプラズマを操縦するために含まれている。PSIM40は、チェンバー電圧を感知するように適応され,チェンバー電圧に応答して電圧信号パス42を介してアーク検出ユニット(ADU)50にアナログ信号を提供するブッファーされた電圧減衰器44を含む。PSIMはまた、チェンバーに流れる電流を感知するように適応され、チェンバー電流に応答してADUに電流信号パス48を介してアナログ信号を提供するホール効果に基づく電流センサー46を含む。
別の例示的実装では、ADU50は、ローカルデータインターフェース70を介して、例えばプログラム可能なロジックコントローラ(PLC)または通信トップハットであるロジック配列60に通信的に結合される。ロジック配列60は、例えばEG Modbus-Plus TCP-IP on Ethernet(登録商標)のような高レベルプロセス制御ネットワークであるデータネットワーク80に結合されても良い。ロジック配列60は、全体的にプロセッサと呼ばれても良い。ここで使われる「プロセッサ」という用語は、中央処理ユニットおよび/またはPLCのようなものであるがそれらに限定はされない、情報を処理するように構成されたあらゆるタイプの回路を指す。「プロセッサ」という用語はまた、コンピューターまたはその他のコンピューティングデバイス全体のようなより大きなデバイスも含む。プロセッサは、望ましい機能性を実行するようにハードウェアに組み込まれていても良くおよび/またはコンピューター読み取り可能な媒体上に格納されたコンピューター実行可能な命令(例えば、ソフトウェア)を実行することが可能であっても良い。ここで使われる「コンピューター読み取り可能な媒体」という用語は、コンピューティングデバイスまたはその他のプロセッサによって読み取り可能である情報を格納することが可能なあらゆる1つ以上の媒体を指す。コンピューター読み取り可能な媒体の例には、1つ以上のメモリー、ハードドライブ、磁気ディスク、光学ディスクおよび/または磁気テープ、が含まれるがそれらに限定はされず、オプションでそのようなそれぞれの媒体から読み出しそれに書き込むためのハードウェアデバイスを含んでいる。
電場がパワーサプライによってターゲット(陰極)と陽極の間に生成され、真空チェンバー中のガスがイオン化することを引き起こす。イオン化されたガス原子(即ち、プラズマ)は、電場の電位に跨って加速され、高速でターゲットに衝突して、ターゲット材料の分子がターゲットから物理的に分離されること、つまり「スパッタリングされること」を引き起こす。放出された分子は、低圧ガスとプラズマを通して事実上邪魔されること無く移動して、基板に突き当たり、基板上にターゲット材料の被覆を形成する。アルミニウムをスパッタリングするための典型的なターゲット電圧は、約450ボルトdc(VDC)の定常状態の大きさである。
図2は、PSIM40の一例示的実施形態を描いている。PSIM40は、チェンバー電圧および電流を表わす信号を導出する。同軸ケーブル35が、パワーサプライをチェンバーに電気的に結合する。ケーブル35は、名目上グラウンド(アース)電位にある外側導電体210と、外側導電体に対して負にバイアスされた中央導電体215を有する。ケーブル35中の電流は、ホール効果トランスデューサー220またはその他の電流トランスデューシングデバイスを使って測定される。トランスデューサー220は、チェンバーに流れる総電流を示している、中央導電体215中を流れる電流を選択的に測定するように配置されている。ケーブル35の中央導電体215は、ホール効果トランスデューサー220中の開口225を通過する。中央導電体215を露出させるために、外側導電体210はトランスデューサー220の近くで中断され、外側導電体電流は、外側導電体210に結合された電流分流を介して開口225の周りに向けられる。ホール効果トランスデューサー220の配置は、PSIMのパッケージングを簡略化する一方で同時にケーブル35とトランスデューサー220の出力信号の間に高レベルのガルバニック分離を提供する。本発明は、ホール効果トランスデューサーを使うことに限定はされない。チェンバー10からパワーサプライ30に流れる電流に応答して信号を導出するためのその他の手段が想定されており、それには適切な電圧分離をもった電流分流を含んだ配置、および或るピエゾ抵抗性電流トランスデューサーに基づいた手段が含まれるがそれらに限定はされない。
トランスデューサー220は、電流信号I−を運ぶ第一の出力端子222と、電流信号I+を運ぶ第二の出力端子224を有する。第一および第二のトランスデューサー出力端子は、Isense回路配置240に電気的に結合され、第一のトランスデューサー出力端子222はIsense回路第一入力端子242に結合されており、第二のトランスデューサー出力端子224はIsense回路第二入力端子244に結合されている。Isense回路配置240はまた、信号IPSIM−を運ぶ第一の出力端子246と、信号IPSIM+を運ぶ第二の出力端子248を有する。Isense回路は、電流信号I+とI−を受け取り、チェンバーからパワーサプライに流れる電流に応答して信号IPSIM+とIPSIM−の間の差分電圧を生成する。
Vsense回路250は、中央導電体215と外側導電体210の間の電位差を測定し、電位差に応答した差分を生成する。Vsense回路は、内側導電体215に結合され電圧信号V−を運ぶ第一の入力端子252を含む。Vsense回路はまた、外側導電体210に結合され電圧信号V+を運ぶ第二の入力端子254を含む。Vsense回路は、出力電圧信号VPSIM−を運ぶ第一の出力端子256と、出力電圧信号VPSIM+を運ぶ第二の出力端子258を有する。
パワーサプライ30を真空チェンバー10に接続している同軸ケーブル35は、一例示的実装では、標準的な商用UHF型コネクターに終端される。本発明の一側面によると、PSIM40の機械的パッケージングは、ケーブル35が一端において脱終端され、PSIM40の開口225を通して挿入され、パワーサプライ30とチェンバー10の間の回路を完成するように再終端されることができるように、配置され構成されている。代替的な実装では、PSIM40はUHF型コネクターを含み、PSIM40がパワーサプライ30とチェンバー10の間のケーブル35の回路中に挿入されることができるようにする。
図3は、PVDシステムの陰極と陽極の間の瞬間的電圧差に応答した差分出力電圧信号を提供するためのVsense回路250の一例示的実装を描いている。図3に描かれた例示的Vsense回路は、その入力端子において存在する電圧信号とその出力端子において提供された電圧信号の間に非常に高いインピーダンスを提供する。正の入力電圧信号254(V+)は外側導電体210から導出され、負の電圧信号252(V−)はパワーサプライケーブル35の内側導電体215から導出される。
描かれた例示的実装によると、抵抗器ネットワークR3とR4は、基準平面GNDANALOGに対してそれぞれの各入力電圧信号に500:1の減衰ファクターを提供する。抵抗器ネットワークR3とR4の各々は、ネットワークセンス端子(pin1)と基準平面(pin3)の間に約20メガオームの名目抵抗値を有する。抵抗性ネットワークR3とR4は、例えば、Ohmcraft P/N CN-470のような厚膜高電圧ディバイダーネットワークを使って実装されることができる。252(V+)と254(V−)の間の1000ボルトの印加電圧は、25マイクロアンペアの電流がR4のpin1にR3のpin1から流れることを引き起こす。これらの電圧減衰器(即ち、抵抗性ネットワーク)の各々のpin3は、基準平面GNDANALOGに結合されている。電圧減衰器の各々は500:1の減衰を提供するので、各抵抗性ネットワークのpin2の間(即ち、R4のpin2における減衰信号VPSA+とR3のpin2における減衰信号VPSA−の間)で測定された差分電圧は、500:1で減衰され、この測定はV+とGNDANALOGの間かまたはV−とGNDANALOGの間のどちらかの電圧差とは独立である。
PVDスパッタリングチェンバー10は、一例示的実装では、プラズマを安定化するように無線周波数(RF)エネルギーが印加されている。Vsense回路250のコンデンサC2、C3およびC5は、この高周波数「ノイズ」を顕著に減衰する(即ち、フィルターする)。一例示的実装によると、C2とR3の組み合わせは、約22kHzに実効的なポールを有する。
上述したように、VPSA−とVPSA+の間に現れる差分電圧は、V−とV+の間に現れる信号の帯域制限された表現であり、500:1の名目DC減衰ファクターをもつ。VPSA−とVPSA+の間の等価DCテブナンソースインピーダンスは高く(80キロオームのオーダーで)、従って大きな距離に渡るかまたは低インピーダンス負荷中への送信のためには好適ではない。従って、例えばLT1920計装用演算増幅器のような差分計装用演算増幅器U2が、Vsense回路に組み込まれて、低インピーダンス電圧追従器としての役目を果たす。演算増幅器U2は、高インピーダンス入力(pin2とpin3)を提供し、それは減衰器R3とR4の出力に有意に負荷をかけない。抵抗性ネットワークR3のpin2は、U2の反転入力(pin2)に結合される。抵抗器RG2は、U2の電圧ゲインを設定し、例示的実施形態では、1V/Vのゲインを生み出すように選択される。U2(pin6)の結果として得られる出力は、VPSA−とVPSA+の間に展開される電圧に緊密に追従するGNDANALOGに対するシングルエンド形低インピーダンス電圧源である。
U2(pin6)の出力は、BNC型コネクターJ2の中央端子に結合され、信号VPSIM+258を運ぶ。BNC型コネクターJ2の外側コネクターは、信号VPSIM−256を運び、基準平面GNDAMALOGに結合される。信号VPSIM+とVPSIM−の間の結果として得られる差分電圧は、差分入力信号V+とV−に対して帯域制限されており、2mV/Vの名目DC応答を有する。
一実施形態では、信号244(I+)と242(I−)の間に置かれた適切な負荷インピーダンスに結合された時にホール効果型DC電流トランスデューサー220は、内側パワーサプライ導電体215に流れる電流に応答した電流を生成する。一つの特定の実施形態では、LEMによって製造されたモデルLA25-Pホール効果型DC電流トランスデューサーを使って、DC電流トランスデューサー220によって展開された電流信号は、1000:1の比で総電流通過開口220に近似的に比例している。よって、1アンペア信号通過開口220は、DC電流トランスデューサー設計の制限内で、244(I+)と242(I−)の間に置かれたインピーダンスを通して流れる1mAの一定の電流を生成する。図4は、電流感知配置の一例示的実装である、例示的LA25-Pホール効果型DC電流トランスデューサーによって展開された電流に応答した電圧を生成するIsense回路240を描いている。この例では、信号I−は、PSIM40の基準平面GNDANALOGに結合される。抵抗器R7とコンデンサC10からなるローパスフィルターと並列な100オーム抵抗器R6からなるインピーダンスは、I+とI−の間に結合される。ローパスフィルターの相対的に高いインピーダンスを無視すると、電流I+は抵抗器R6を通して流れ、I−を通して電流トランスデューサー220に戻る。電流トランスデューサー220と抵抗器R6からなる回路の正味の結果は、開口222を通して流れる電流に比例したR6に跨る電圧であり、比例定数は100mV/アンペアである。抵抗器R7とC10からなるローパスフィルターは、23kHzの名目3dBカットオフ周波数を有し、それはグロー放電を安定化させるために時々含められる前述したRF成分を含んだ、電流信号からのあらゆる漂遊ノイズを除去する役目を果たす。ローパスフィルターの出力、図4ではVILは、電流トランスデューサー220によってR6に跨って展開された電圧の帯域制限された表現である。LT1920のような計装用増幅器U3は、VILをU3の非反転入力(pin3)に結合することによって信号VILに応答した低インピーダンス電圧追従器としての役目を果たし、U3(pin2)の反転入力は抵抗器R5を通してGNDANALOGに結合されている。抵抗器RG1は、本例では、計装用増幅器U3のゲインを1V/Vに設定する役目を果たす。U3の出力端子(pin6)は、信号IPSIM+を運び、BNC型コネクターJ3の中央導電体に結合される。BNC型コネクターJ3の外側導電体は、GNDANALOGと指定された信号IPSIM−に結合される。IPSIM+とIPSIM−の間に展開された電圧は、従って開口220に流れる電流に応答した信号であり、約23kHzのカットオフ周波数に帯域制限されており、約100mV/アンペアの比例定数をもつ。
図5は、PSIMパワーサプライ回路(図2には示されていない)の一例示的実装を描いており、それは計装用演算増幅器U2とU3をバイアスするのに要求される。例えばASTRODYNE model FDC10-24D15のようなデュアルパワーサプライモジュールU1は、PSIM増幅器U2、U3と電流センサーCS1をバイアスするのに使われる名目+15VDCと−15VDCを生成する。モジュールU1は、そのバイアスパワーをコネクターJ1のpin1とpin3を通して外部名目24VDC電源から導出し、pin1はpin3よりももっと正にバイアスされている。コネクターJ1のpin3は、パワーサプライモジュールU1の−Vin端子に結合される。コネクターJ1のpin3は、コネクターJ1に供給されたパワーの極性が誤って逆転されでもしたときの損傷からモジュールU1を保護するためのショトキーバリアダイオードD2を通してパワーサプライモジュールU1の+Vin端子に結合される。
パワーサプライモジュールU1は、+Vo、−VoおよびComという3つの出力端子を有する。+15VDC信号が、端子+Voにおいて提供され、−15VDC信号が、端子−Voにおいて提供される。端子Comは基準平面GNDANALOGに結合される。コネクターJ1のpin2もまた、要求に従ってアプリケーション中の共通電位としてGNDANALOGに結合される。抵抗器R1とR2と発光ダイオードD1は、+15VDCバイアス電圧と−15VDCバイアス電圧の間に直列に結合されて、PSIMパワーサプライ回路500が動作的であることの指標を提供する。
アーキングは、閾値電圧を跨ぐチェンバー電圧の大きさの崩壊によって表されても良い。アークの発生に際して、チェンバー(ターゲット)電圧の大きさは急速に減少し(即ち、グラウンド電位の近くになり)、定常(即ち、非アーキング)状態から、直列のインダクタンスのためにチェンバー電流がよりゆっくりと増加する。プログラムされた閾値電圧は、そこにおいてかまたはそれより下でアーキング状態が決定されるところの予め決められたチェンバー電圧であり、一定値であるかまたは名目上の期待された時間変化する可能性のあるチェンバー電圧の時間変化する関数であっても良い。チェンバー電圧が閾値電圧よりも上である時には、非アーキング状態が起こることが決定される。代替的な例示的実装によると、閾値電圧は、非アーキング状態を含んだ期間から決定され、チェンバー電圧が閾値電圧より下である時にはいつでも、アーキング状態が起こることが規定される。アークの大きさ(即ち、電圧沈下または「激しさ」)を決定するのに多数の閾値電圧が使われることができる。例えば、−200Vの閾値を跨ぐが−100Vの閾値は跨がないアークは、両方の閾値を跨ぐアークよりも激しくないと考えられても良い。
ADU50は、チェンバー電圧および電流信号のそれぞれのデジタル的にフィルターされた表現(例えば、デジタル信号)をロジック配列に提供するように、PSIMから受け取った信号を処理するためのデジタル信号プロセッサを含む。一例示的実装によると、ADUは、アナログ−デジタル変換器(A/D)を含む。
ADUは更に、少なくとも1つのプログラム可能なアーク閾値電圧を設定するように適応されている。更なる実装では、ADUはまた、少なくとも1つのヒステリシス閾値電圧を設定するように適応されている。一側面によると、それぞれの閾値は、連続したスペクトラムに沿ったあらゆる点において設定されることができ、それは比較器回路配置を制御している電位差設定を介して影響されることができる。別の例示的実装によると、それぞれの閾値は、デジタル−アナログ変換器を介してかまたは、例えば抵抗性ネットワークの構成を選択することによって、特定の回路コンポーネンツを比較器回路配列に切り替えることによって達成される複数の離散的な閾値レベルを介して、デジタル的に設定される。ヒステリシス閾値を同定するために、ADUは、ゆっくりと現出してくるアークを検出するためのプログラム可能なヒステリシス機能を提供する。アーク(電圧)閾値とヒステリシス機能の両方は、ADU中に直接設定またはプログラムされることができ、あるいはオプションで閾値は、例えばEthernet(登録商標)、Modbus Plus、Devicenetまたはその他のデータネットワークを介した標準的なMomentum通信トップハットを通して、ADUに通信的に結合された遠隔デバイスによって制御されても良い。一例示的実装では、ADUは、高速所有者シリアルインターフェースを介したMomentum M1-Eのようなプログラム可能なロジックコントローラ(PLC)にしっかりと結合され、PLCは、リアルタイム適応的アルゴリズムに従ってリアルタイムでアーク電圧閾値とヒステリシス関数を連続的に適応するようにプログラムされることができる。
図6は、テキサス州ダラスのTexas Instruments, Inc.から入手可能なモデルTMS320F2407のようなデジタル信号プロセッサ(DSP)集積回路を含む、デジタル信号プロセッサおよびコントローラ(DSPC)630に基づいたアーク検出器ユニット(ADU)の一例示的実施形態と、制御する信号を展開し外部デバイスと通信するのに使われる追加の商業的に入手可能な集積回路デバイスを描いている。そのようなデバイスの例は、DSPのアドレス空間を分割して、DSPへの/からのデータ転送のための複数の外部集積回路デバイスの1つを選択するのに一般的に使われるアドレスデコーダーである。集積回路を使ったこれらの信号の展開は、外部デバイスにアクセスする時にデジタル信号プロセッサのタイミング要求に従っており、マイクロプロセッサおよびマイクロコントローラに基づいたシステムを設計し実装することの当業者によってよく理解されている。
描かれたDSPは、一体型10ビットアナログ−デジタル変換器635によってサンプリングされてデジタル化されることができる16個のアナログ入力チャネルを含む。後述される信号ICH616とVCH614のような、これらのアナログ入力チャネルに提示された信号は、ユーザがプログラム可能なレートでDSPによってサンプリングされてデジタル化されることができる。一例示的実装では、このレートはチャネル毎に10kHzまでプログラム可能である。別の例示的実装では、DSP内で実行されたソフトウェアプログラムが、複数のデジタル有限インパルス応答フィルターの1つの選択とサンプリングされたデータ信号への適用を提供する。DSPC630はまた、プログラム可能閾値比較器の閾値とヒステリシス値を設定するようにプログラム可能閾値比較器機能620に制御信号を提供する。加えて、DSPC630は、アーク数と合計アーク時間のようなアーク統計を蓄積するようにプログラム可能閾値比較器620と共に働く高速アーク検出器ロジックユニット(ADLU)640への/からの制御およびデータパスを提供する。DSPC630は、例えば所有者ATIIインターフェースのようなローカルデータインターフェース70を介してネットワーク化された通信トップハットまたはプログラム可能ロジックコントローラ(PLC)のような外部ロジック配列60と通信する。ADUから外部ロジック配列60に供給されることができる情報の例は、アーク検出器ロジックユニット640によって決定された通りの、フィルターされたチェンバー電圧および電流、個別のアーキングイベントの数、およびアークの激しさを示すその他の値である。外部ロジック配列からADUによって受け付けることができるデータの例は、瞬間的アーク閾値電圧およびヒステリシスと、アーク検出器ロジックユニットを制御する論理的制御信号である。
アーク検出器ユニット50の基本的な感知されたプロセス入力は、PSIM40のVsense回路(VPSIM+とVPSIM−)とIsense回路(IPSIM+とIPSIM−)からの差分出力信号である。図6を再度参照すると、これらの信号はアナログ信号調整器610を駆動する。アナログ信号調整器610は、それぞれの差分アナログ信号をADUの残りによって使用可能なシングルエンド形信号に変換する。信号調整器610はまた、DSPC630が一般的に「エイリアシング」と呼ばれる現象無しにデジタル信号サンプリングおよび処理アルゴリズムを適用できるように、それぞれの入力アナログ信号についての帯域制限フィルターを提供する。アナログ信号調整器610は、3つの出力端子を含み、出力端子612は信号VCH’を提供し、出力端子614は信号VCHを提供し、出力端子616は信号ICHを提供している。信号VCH’は、PSIMから発されて、信号VPSIM+とVPSIM−から導出された、信号のシングルエンド形バージョンであり、プログラム可能閾値比較器620に供給される。信号VCHは、PSIM40のVsense回路250によって展開された差分信号VPSIM+とVPSIM−の帯域制限された、シングルエンド形バージョンである。信号ICHは、PSIM40のIsense回路240によって展開された差分信号IPSIM+とIPSIM−の帯域制限された、シングルエンド形バージョンである。信号ICHとVCHは、DSPC630のアナログ−デジタル変換器635への入力である。デジタル信号プロセッサおよびコントローラ630によってこれらのアナログ信号上で行われる処理は、より詳細に後述される。
図7は、U27:A−DについてAnalog Devices model AD824のような商業的に入手可能なquad演算増幅器集積回路を使った信号調整器610の電圧フィルター部分700の一例示的実装を描いている。増幅器U27Aと抵抗器R108、R107、R115およびR116は、VPSIM1+とVPSIM1−の間の差分電圧を、増幅器U27Aの出力(pin1)において基準平面GNDANALOGに対するシングルエンド形電圧に変換する、差分増幅器を形成する。増幅器U27Aの出力は、図6の信号612であり、VCH’とラベル付けされている。VCH’は、増幅器U27B、U27CおよびU27Dと残りの受動的抵抗器からなり、約2500Hzにおいて3dBクロスオーバーをもった6ポールのバターワース(Butterworth)フィルターを形成する、内部ネットワークに結合する。図6で614(VCH)とラベル付けされているこのフィルターの出力は、DSPC630のアナログ−デジタル変換器635に提供された信号である。アナログ−デジタル変換器635の10kHzのサンプルレートを仮定すると、図7に示された6ポールのバターワースフィルターは−80dBよりも良く5kHzのナイキストレートより上の信号を減衰し、よってサンプリングされた電圧信号上のエイリアス信号の効果を最小化する。
PSIM信号IPSIM+とIPSIM−から信号ICHを生成する信号調整器610の電流フィルター部分は、電圧フィルターのそれと同一のトポロジーであるが、VCH’と等価の電流信号は例示的実施形態では使われていない。電流フィルターの出力ICHは、約2500Hzにおいて3dBクロスオーバーをもった同一のバターワースフィルターによって同様に帯域制限されている。
図6を再度参照すると、機能的にはプログラム可能閾値比較器620は、PSIMからのチェンバー電圧信号の間の差の大きさに応答した信号VCH’を、DSPC630によって設定され制御されたプログラム可能電圧値に対して比較する。プログラム可能閾値比較器620の出力622は、信号\ARCである。プログラム可能閾値比較器622は、感知された差分チェンバー電圧の大きさがプログラムされた閾値を超えるといつでも\ARCをロジック“1”として断定し、感知された差分チェンバー電圧の大きさがプログラムされた閾値よりも少ないといつでも\ARCをロジック“0”として断定する。プログラム可能ヒステリシスが、後述されるやり方でプログラムされた閾値に適用されて、プログラム可能閾値比較器620に印加されたノイズのあるVCH’信号の効果を最小化する。これ以降、信号\ARC(即ち、「非ARC」)がロジック“0”状態である(チェンバー電圧が予め規定された閾値より下)状態はARCING状態と呼ばれ、\ARC信号がロジック“1”状態である(チェンバー電圧が予め規定された閾値より上)状態はNON_ARCING状態と呼ばれる。
図8は、プログラム可能閾値比較器620の一例示的実装を描いている。プログラム可能閾値比較器620は、LM319Mのような商業的に入手可能なアナログ比較器集積回路U12:Aを含む。GNDANALOGがアナログ基準平面であり、DGNDがDSPC630およびその他のデバイスのロジック信号によって使われるデジタル基準平面であり、集積回路バイアス電圧は+5Vにある。機能的に、アナログ比較器U12:Aは、出力端子(pin12)と、反転入力端子1IN−(pin5)と、非反転入力端子1IN+(pin4)を有する。U12:Aの出力端子(pin12)は、図6の信号622を生成し、\ARCとラベル付けされる。名目的には、出力端子において存在するロジック信号は、非反転入力における信号が反転入力端子における信号よりも高い電圧であるといつでも、ロジック“1”と表記される。逆に、出力端子において存在するロジック信号は、非反転入力における信号が反転入力端子における信号よりも低い電圧であるといつでも、ロジック“0”である。出力端子において存在する信号は、入力端子における2つのそれぞれの信号が同一であるといつでも、未規定である。本願の実施形態では、デバイスU12:Aは、開いたコレクター出力を有するように配置されている。抵抗器R27は、DSP,ADLUおよびその他の回路にパワーを与えるのに使われる+3.3Vバイアスサプライに結合されたプルアップ抵抗器である。抵抗器R25は、名目上は200キロオームであり、U12:Aがゆっくりと変動している入力信号に遭遇した時に振動なしでスムーズなロジック状態遷移を実効化するようにアナログ比較器U12:Aにヒステリシスの最小レベルを提供する。抵抗器R28、R29およびR26と、R26に接続された精密な3.00ボルト基準電圧源は、
VCS=0.6VCH+1.0 (式1)
の形の縮尺された瞬間的チェンバー電圧信号VCH’のアフィン変換を提供し、ここでVCSは図8のアナログ比較器U12:Aの非反転入力pin4上に現れる信号である。よって、式1によると、VCHにおける0Vの信号は、アナログ比較器U12:Aのpin4において1Vの信号として現れ、VCH’における2.5Vの信号は、アナログ比較器U12:Aのpin4において2.5Vの信号として現れる。このアフィン変換は、0と−1250ボルトの間のチェンバー動作電圧の範囲に渡る線形的な動作を保障するために、アナログ比較器製造者によって要求される範囲内にアナログ比較器U12:Aの入力を維持するように適用される。一つの特定の実施形態では、内部のアナログ−デジタル変換器についての3.00ボルト基準は、National Semiconductorによって製造されたModel REF 193のような商業的に入手可能なバンドギャップレギュレーターによって提供される。
プログラム可能閾値電圧信号VTHは、そこにおいてADUがNON_ARCINGとARCING状態の間で遷移するチェンバー電圧を設定するように、アナログ比較器U12:A(pin5)の反転入力に提供される。後述されるやり方で生成されるプログラム可能ヒステリシス値は、VTHの値がモーダルとなることを許容する。ユーザが指定した値は、そこにおいてシステムがNON_ARCINGからARCING状態に遷移するチェンバー電圧の大きさVTHNAと、そこにおいてシステムがARCINGからNON_ARCING状態に遷移する電圧を設定するための第二の電圧の大きさの値VTHANを設定するようにプログラムされることができる。デバイスU13は、例えばAnalog Devices, Inc.によって製造されたモデルAD5322のようなデュアル14ビットデジタル−アナログ変換器(DAC)であり、それはVTHの2つの値を設定するのに使われる。それは、VOAとVOBとラベル付けされた2つの出力端子を有し、その電圧値は、DSPと一体である標準シリアル周辺インターフェース(SPI)特徴を使ったDSPによって設定される。SPISIMO、SPICLK、\DAC1_SELECTおよび\LDACとラベル付けされた信号は、2つのDACチャネルの各々について0から4095までの範囲のデジタル値をプログラムするのにDSPC630によって使われる信号である。上述した精密な3.00ボルト基準がU13に適用され、その結果は、各DAC出力が、プログラムされたデジタル値と最大値4095の比に比例して、0−3.00ボルトの範囲の独立したアナログ出力を生成することとなる。U13のDACBの値から生成された出力端子VOB(pin6)は、演算増幅器U14:Aの非反転入力に結合されて、VOBとラベル付けされる。後に示されるように、信号VOBは、そこにおいて比較器U12:AがNON_ARCINGからARCING状態に遷移する電圧閾値VTHNAを決定する。U13のDACAの出力によって生成された信号VOAは、アナログスイッチU15:Dの入力端子に結合され、後に示されるように、信号VOBと共に、そこにおいて比較器U12:AがARCINGからNON_ARCING状態に遷移する電圧閾値VTHANを設定するのに使われる。一例示的実装によると、U15:Dは、例えばIntersilおよびその他によって製造されたDG201HSのようなquadアナログスイッチの一部である。このアナログスイッチの出力は、U15:Dのpin15において現れ、図8でVSWとラベル付けされている。
状態遷移閾値電圧VTHは、演算増幅器U14:Aの出力pin1において生成される。理想的な演算増幅器U14:Aを仮定すると、出力信号VTHは、信号VOBと信号VSWに
VTH=2VOB−VSW (式2)
によって関係していることが容易に示される。信号VSWの瞬間的な値は、U15:Dのスイッチ制御入力(pin16)のロジック状態に依存している。アナログスイッチU15:Dのスイッチ制御入力(pin16)における信号がロジック“0”状態である時、VSWはDACU13によって生成された信号VOAに追従し、U15:Dの入力端子pin14に接続される。アナログスイッチU15:Dのスイッチ制御入力(pin16)における制御信号がロジック“1”状態である時、アナログスイッチU15:Dの回路駆動出力端子pin15が非常に高いインピーダンス状態に置かれ、抵抗器R30の低い抵抗値と演算増幅器U14の非常に小さい入力バイアス電流のおかげで、VSWはVOBに緊密に追従する。
U15:Dのスイッチ制御入力に通信された信号は、ロジックORゲートU16:Aによって提供される。ORゲートU16:Aへの入力信号は、DSPC630からのヒステリシスを可能とする制御出力(\HYSEN)とアナログ比較器U12:A(pin12)からの信号である。信号\HYSENのロジック状態は、DSPソフトウェア制御下で生成され、通常動作下ではロジック“0”状態のままに維持される。信号\HYSENは、ヒステリシス生成信号VOAをVSWから分離するための或る製造システム校正およびテスト手順の間のみ、ロジック“1”状態に設定される。
先に記載した通り、VSWの値とよってVTHは、アナログ比較器U12:A(pin12)の出力端子におけるデジタル信号\ARCの状態に依存しているアナログスイッチU15:Dの状態のおかげでモーダルである。両方ともDACU13によって展開された信号VOAとVOBと、比較器閾値VTHNAとVTHANの間の関係がここで導出される。まずアナログ比較器U12:Aの出力信号は最初はロジックハイ状態であると仮定する。これは、U12:Aのpin4上のレベルシフトされたチェンバー電圧信号VCSが、U12:Aのpin5上の現在の閾値電圧VTH、定義によりNON_ARCING状態、よりも高いレベルにあることを要求する。前記シナリオにおいて、アナログスイッチU15:Dの出力端子は高いインピーダンスを提供し、先に記載した通りVSWは、低い抵抗値R30と演算増幅器U14:Aの低い入力バイアス電流のおかげで値VOBを取ることを強制される。この条件の下で、演算増幅器U14:Aの出力端子における信号はVOBに追従し、式2から、VTHもまた値VOBを取る。よって、電圧信号VOBは、そこにおいて比較器U12:AがNON_ARCINGからARCING状態に遷移する縮尺されレベルシフトされた電圧VTHNAを、
VTHNA=VOB (式3)
に従って直接設定する。
一旦縮尺されシフトされたチェンバー電圧の大きさVCSが、式3に従って生成された閾値VTHのプログラムされたNON_ARCINGからARCINGへの状態遷移値VTHNAより下に落ちれば、比較器U12:Aの出力における信号は、ロジック“1”状態(NON_ARCING)からロジック“0”(ARCING)状態に遷移する。\HYSEN制御信号がロジック“0”状態(プログラム可能なヒステリシス機能を可能とする)であると仮定すると、アナログスイッチU15:Dは閉じて、アナログスイッチU15:Dの出力VSWは、上述したようにU13のDACAによって断定されたアナログスイッチU15:Dの入力VOAに追従する。VOBがVTHNAに設定されている式2から、結果として得られる閾値VTHは、
VTH=2VTHNA−VOA (式4)
となる。もしヒステリシスのプログラムされた値(PSIMとレベルシフトするネットワークのゲインを反映して縮尺される)がVHYSSであれば、VOAを
VOA=VTHNA−VHYSS (式5)
に従って設定し、式4に代入することで、
VTHAN=VTHNA+VHYSS (式6)
が与えられる。VOAを式5に従って設定することは、ARCINGからNON_ARCINGへの遷移電圧値VTHANを作り出すようにADUがARCING状態である時に、NON_ARCINGからARCING状態への遷移電圧VTHNAに固定されたヒステリシス電圧値VHYSSを追加することを許容する。まとめると、この実施形態では、そこにおいてプログラム可能な比較器が式1に従ってNON_ARCINGからARCING状態に遷移するチェンバー電圧を直接設定するのにDACB出力信号VOBが使われる一方で、式5は、ARCINGからNON_ARCING状態への関連するが可能性としてより高い遷移電圧VTHANを生成するようにVTHNAにヒステリシス値を追加するためにDACAについての値を決定するアルゴリズムを示す。
一実装によると、そこにおいてプログラム可能な比較器620がNON_ARCINGからARCING状態に遷移する望ましいチェンバー閾値電圧値と、そこにおいてプログラム可能な比較器がARCINGからNON_ARCING状態に遷移するチェンバー電圧値を規定するためのこのチェンバー電圧閾値に加えられるべき望ましい電圧は、ローカルデータインターフェース70を介してロジック配列60からDSPC630に通信されることができ、DSPC630は、DSPメモリーと一体的に格納された適切な縮尺とオフセット定数を使ったアフィン変換のおかげで適切な信号VOAとVOBを生成するためにDACU13に送るように正しいデジタル値を計算することができる。一例示的実施形態では、非常に正確な閾値を提供するために、前記縮尺とオフセット定数値は、校正ルーティンのおかげで電子コンポーネンツ(例えば、抵抗器許容値)中で遭遇された名目値からの正規偏差を考慮に入れるように個別のモジュールについて計算される。これらの校正定数値は、DSPC630と一体的なシリアルEEPROM中に格納される。
一例示的実装によると、DSP630のアナログ−デジタル変換器のサンプルレートは、チャネル毎に10kHzのオーダーであるかまたは、100μs毎にフィルターされたチェンバー電圧および電流信号VCHおよびICHの1つの完全なサンプルである。このレートでは、ランダムに起こっている持続時間が1μs以下のマイクロアークは、DSPによって検出されている確率が1%未満であり、上述したように、1μsのオーダーのマイクロアークは一般であると共に集積回路製造に損傷を引き起こすことができる。持続時間が1μs以下のオーダーのマイクロアークを信頼性を持って検出するために、ADU50は、プログラム可能な閾値比較器620と共に機能し、PVDプロセス中のアーキングに関する統計データを生成するようにDSPC630によって制御され監視されることができる、高速アーク検出器ロジックユニット(ADLU)640を含む。図6を参照すると、DSPC630は、ADLU640に制御信号とシステムクロック信号SYSCLK650を提供し、後述されるやり方でADLU640へ/からデータを読み出し、書き込む。ADLU640は、プログラム可能な閾値比較器620のプログラムされた電圧閾値とチェンバー10の陽極と陰極の間の電圧によって決定された通りの\ARC信号がNON_ARCINGロジック状態からARCINGロジック状態に遷移する回数をカウントするように適応された第一の高速カウンターを含む。前述したように、アークの持続時間は、電圧抑圧と電流増加の大きさと共に、その激しさの1つの指標である。従って、ADLU640はまた、後述されるやり方で最後のタイマーリセットが設定されてからその間プログラム可能閾値比較器がARCING状態中で過ごした持続時間を測定するように適応されたタイマーを含む。一例示的実装によると、タイマーは、クロック信号サイクルを表にしたカウンターである。1つの特定の例示的実装によると、固定されたクロックは30MHzで動作する。カウンターは、作製サイクル中にチェンバーがアーキング状態中にいた合計時間(最後のリセットからの)に比例した(カウント)値を蓄積する。ARCING状態中に起こったシステムクロックサイクルの数の連続したカウントを維持することは、スパッタリングプロセスがアーキング状態中で過ごした合計時間についての1つの測定値を提供する。
1つの特定の例によると、ADLUは、アドレスおよびデータパスの形でDSPC630へのインターフェース手段を含み、DSPC630がデバイスからデータを読み出したり書き込んだりし得るようにDSPC630から制御信号を受け付ける。ADLUは、DSPC630がカウンターのリセット化、可能化および不能化のような或るADLU機能を制御することを許容するレジスターを含み、またDSPC630がADLUからステータス情報を読み出すことを許容する追加のレジスターと制御ロジックを含む。
図9は、周知のFPLA設計ツールを利用してプログラムされた汎用フィールドプログラマブルロジックアレイ(FPLA)を使った、本発明のADLU640の一例示的実装を描いている。図9でADLU640の外部に示された信号は、FPLAの物理的pins上に存在する信号を表し、信号は、FPLAの製作中にFPLAの特定のpinsに予め割り当てられているか、製作において予め規定された一体型FPLAプログラムインターフェース910を使って電力投入時にDSPによってFPLAにダウンロードされたFPLA「プログラム」によって規定されているか、のどちらかである。ADLU640は、DSPインターフェースロジック配列960に内部データバス構造950によって結合された、カウンターユニット(CU)920と、カウンター制御レジスター(CCR)930と、カウンターステータスバッファー(CSB)940からなる。信号\ARC622は、前述したようにプログラム可能閾値比較器620によって生成されたADLUへの論理的入力である。システムクロック信号SYSCLK650は、DSPC630によって提供された30MHzの論理方形波信号であり、ADLUのためのタイムベースを提供する。
図10は、本発明のCU920の一例示的実装を描いている。CU920は、16ビット非同期2値カウンター(ACC)1010と、32ビット非同期2値カウンター(ATC)1020と、3つの16ビットラッチ(ACCラッチ1030、ATCハイラッチ1040、ATCローラッチ1050)と、3つの16ビット3状態バッファー(ACC3状態バッファー1060、ATCハイ3状態バッファー1070、ATCロー3状態バッファー1080)からなる。3つのデジタル信号、カウンターリセット(CRST)とイネーブル(ENB)とスナップショット(SNP)が、ACCおよびATCカウンターそれぞれの動作を制御するようにカウンター制御レジスター930から提供される。CCR930によって断定されると、CRST信号はACCおよびATCカウンターの両方がゼロにリセットすることを引き起こし、断定されている間カウンターをリセット状態に保持する。CCR930がCRST信号を解除すると、カウンターはそれぞれ可能化され、それらそれぞれのクロック(CLK)信号入力の各ハイ−ロー遷移においてインクリメントされる。各カウンターは、特定のカウンターがその最大数値容量を越えてカウントして0に戻ることによって「ロールオーバー」するようなことがあれば断定される(そしてラッチされる)それぞれのオーバーフロービット(OVF)を有する。OVF信号は、CRST信号の断定によってクリアされるまでハイのまま残る。ACCカウンター1010は、信号ACCLKによって駆動され、ACCLKは、Dフリップフロップ1090の出力端子1092から導出されている。ATCカウンター1020は、信号ATCLKによって駆動され、それは一方でNANDゲート1094の出力端子から来ている。
図11は、ADLU640の様々な信号間の関係を描いているタイミング図である。図10と11を参照すると、DSPCシステムクロック信号SYSCLK650は、インバーター1096によって否定されて、\SYSCLK1120になる。信号\SYSCLKは、Dフリップフロップ1090のクロック入力端子1091を駆動する。DSPからのSYSCLK信号の各ハイ−ロー遷移では、D入力端子1093において現れる値がDフリップフロップ中にラッチされて、短い伝播遅延の後にフリップフロップ1090のQ出力端子1092において現れる。
DフリップフロップのD入力端子1093において提示された信号は、ANDゲート1098によって駆動される。AND1098への入力信号は、カウンター制御レジスター930から提供された信号ENB1130と、インバーター1097からの信号\ARC622の否定(\\ARC1150)であり、信号\ARC622はプログラム可能比較器620によって提供されている。信号ENB1130が論理ロー(FALSE)状態にあるか、または\ARC信号がハイ状態(NON_ARCINGチェンバー状態の検出を示している)にあるかのどちらかの時、D入力端子1093における信号は論理ロー状態である。逆に、ENB信号が論理ハイ状態(それにより計数を可能化している)にあり、かつ\ARC信号が論理ロー状態(ARCINGチェンバー状態の検出を示している)にある時、D入力端子1093における信号は論理ハイ状態である。従って、計数が可能化されている(信号ENB1130が論理ハイ状態にある)と仮定すると、ACCLK信号1160は、チェンバーがNON_ARCING状態で検出された時にSYSCLKの後続のハイ−ロー遷移では論理ロー状態にある。例えば図11に1180において示される(かつ計数がまだ可能化されていると仮定する)ように、ARCING状態が検出された時、\ARC信号がローに断定される。SYSCLK信号の次のハイ−ロー遷移(図11に1182において示されるように)では、ACCLK信号はローからハイ論理状態に遷移し、ARCING状態がもはや検出されなくなる(かつ図11に1184において示されるように\ARC信号が論理ハイ状態に戻る)まで、SYSCLK信号の後続のサイクルを通してハイ論理状態のまま残る。
ACCカウンター1010は、CRST信号がローに断定された時はいつでもそのCLK入力端子における信号の各ロー−ハイ遷移においてインクリメントする。それにより、ACCカウンター1010は実効的に、ENB信号がハイに断定されている(計数を可能化している)間、NON_ARCING状態からARCING状態へのチェンバー遷移の量をカウントする。例示的実施形態では、ACCカウンター1010は、30MHzのオーダーの周波数を有するSYSCLK信号を使って33nsまで短いプログラム可能比較器620(\ARC信号を生成している)によって検出されたマイクロアークを見分けることができる。より高い分解能は、クロックレートを増加することによって達成されることができる。
ATCカウンター1020は、プログラム可能比較器620によって決定されたチェンバーがARCING状態にある合計時間を推定するのに使われる。ATCカウンター1020は、CRST信号がローに断定された時はいつでもそのCLK入力端子における信号の各ロー−ハイ遷移においてインクリメントする。ATCカウンター1020のCLK入力端子は、ACCLKとSYSCLK信号入力を有するANDゲート1094によって提供された信号ATCLK1170によって駆動される。信号ATCLK1170は、例えば図11の1186におけるように、計数が可能化され(ENB信号1130がハイであり)かつチェンバーARCING状態が検出された(\ARC信号1140がローである)時はいつでもSYSCLK信号1110の追跡を始める。従って、ATCカウンター1020は、プログラム可能閾値比較器がARCING状態にあって、PVDチェンバー中のアークを示している間持続するATCLK信号1170のクロックサイクルをカウントする。30MHzシステムクロックを使って、各ARCING状態の持続時間は、3.3nsのインクリメント内まで見分けられることができる。
ACC1030、ATCハイ1040およびATCロー1050ラッチングスナップショットレジスターは、ACCカウンター1010の値、ATCカウンター1020高次ワードおよびATCカウンター1020低次ワードの値がそれぞれ、時間上の瞬間におけるコマンドで捕捉されることを許容する。これは、ACCおよびATCカウンターが上述したようにそれらのそれぞれのロジックに従って動作し続けることを許容しながら、DSPC630が指定された瞬間におけるカウンターの状態を読み出して、DSPC630による後続の取り出しのためにこれらの値を保持することを許容する。それら3つの16ビットレジスターの各々は、後述されるようにDSPC630の制御下でカウンター制御レジスター930によって提供されたSNP信号のロー−ハイ遷移での瞬間的対応カウンター値を捕捉するように配置され構成されている。スナップショットレジスターの各々の出力信号は、ACC1060、ATCハイ1070およびATCロー1080の3状態バッファーによってそれぞれ、内部データバス950に3状態バッファーされる。DSPインターフェースロジック960は、ACCラッチングスナップショットレジスター1030の捕捉値を内部バス950上に提供するためにRACC1086上のイネーブル信号をACC3状態バッファー1060に断定し、ATCハイラッチングスナップショットレジスター1040の捕捉値を内部バス950上に提供するためにRATH1087上のイネーブル信号をATCハイ3状態バッファー1070に断定し、ATCローラッチングスナップショットレジスター1050の捕捉値を内部バス950上に提供するためにRATL1088上のイネーブル信号をATCロー3状態バッファー1080に断定する。
図9を再度参照すると、CCRラッチングレジスター930は、SNP、CRSTおよびENB信号を生成する。DSPインターフェースロジック960は、適切なアドレスデコーディングおよびタイミング信号を提供して、内部データバス950上にSNP、CRSTおよびENB信号のコマンドされた値を断定し、DSPC630によってそうするようにコマンドされた時にそれらの値をCCR中にラッチするように信号WCCRを生成する。カウンターステータスバッファー(CSB)940は、信号RCSBの断定を通してDSPインターフェースロジック960によってコマンドされた時に内部データバス950上にCRST、ENB、ACCLK、COVFおよびTOVF信号の現在値を断定するように配置され構成された、3状態バッファーである。DSPインターフェースロジック960はその後、DSPC630による使用のためにそれらの信号をDSPCデータバス上に断定する。
図9を再度参照すると、データバスラインDB0−DB15の形の外部から供給された信号は、ADLU640のような外部デバイスとの通信を容易にするようにDSP630によって断定された、信号\STRBとW/RのアクションとアドレスラインAD0−AD15に従って、DSPC630への/からのデータの双方向通信を提供する。それらのデータラインは実効的に、ADLU640の内部データバス950に直接内部的に結ばれている。DSP630は、ADLU640のようなあらゆる外部周辺デバイスと通信することを試みている時、\STRB信号をローに断定する。DSPC630はまた信号W/Rを、デバイスから読み出すことを試みている時にはローに、デバイスに書き込むことを試みている時にはハイに、断定する。それらは、あらゆるデバイスと通信するためにDSPC630によって断定された汎用の信号である。信号\ADLU_CSは、ADLU640から/へデータを読み出しまたは書き込みするために特定にDSPC630によってローに断定される。制御信号\STRBとW/Rの動作とアドレス信号AD0とAD1のデコーディングに従って、DSPC630によるコマンドで、タイミングおよび制御信号WCCR、RCSB、RACC、RATLおよびRATHを生成するために、DSPインターフェースロジック960がADLU640に含まれている。信号WCCRは、内部データバス950上にDSPC630によって断定されたENB、CRSTおよびSNPの値を、CCR930中にラッチするのに使われる。信号RCSBは、CSB940中の値が、DSPC630によって後に読み出される内部データバス上に断定されることを引き起こす。信号RACC、RATLおよびRATHは、ラッチACCラッチ1030、ATCローラッチ1050およびATCハイラッチ1040中の値を、DSPC630によって後に読み出される内部データバス950上に断定するために、上述したようにACC3状態バッファー1060、ATCハイ3状態バッファー1080およびATCロー3状態バッファー1070をそれぞれ可能化する。
図12は、図9に示された信号WCCR、RCSB、RACC、RATLおよびRATHを生成するための、本発明のADLU640のDSPインターフェースロジック960の一例示的実装を描いている。DSPインターフェースロジック960の内部では、制御ロジックユニット(CLU)1210が、内部信号\\STRBを形成するようにインバーター1220を介して、DSP630によって断定された\STRB信号を反転する。信号\\STRBは、DSPC630があらゆる外部デバイスと通信することを試みている時に論理ハイである。WR信号は、入力信号\\STRBと、外部デバイスに書き込むことを試みている時にDSPC630によってハイに断定される信号W/Rから、ANDゲート1230の出力において提供される。W/R信号は、信号\W/Rを形成するためにインバーター1240を介して反転され、信号\W/RはDSPインターフェースロジック960があらゆる外部デバイスから読み出すことを試みている時に論理ハイに断定される。入力信号\\STRBと\W/RからANDゲート1250の出力において提供されたRD信号は従って、DSPC630が外部デバイスから読み出している時はいつでもハイに断定される。
ADLU640のために制御信号を生成するためのアドレスデコーティングは、例えば図12に示された2ツー4の2値アドレスデコーダー1260のようなアドレスデコーダーによって機能的に提供される。上述したように、DSPC630は、ADLU640から読み出しているかまたはADLU640に書き込んでいる時にADLU640の\ADLU_CS端子上に論理0を断定する。\ADLU_CS信号が論理ハイ状態に設定された時、デコーダー1260Q0、...、Q3の出力端子における4つの信号全ては、論理ロー状態に設定される。\ADLU_CS信号がDSPC630によって論理状態に断定された時、デコーダー1260は、出力端子における信号の1つだけを論理ハイ状態に設定し、論理ハイに設定される特定の出力は、DSPC630によって断定されたA0およびA1ビットの現在値から、表1に従って決定される。ここで、表1の“0”は論理ローであり、“1”は論理ハイであり、“X”は関係のない状態である。
上述したようなデコーダーロジックで、表2は、図12の機能選択出力の各々における信号を生成するロジックと、ADLU上でDSPC630によって行われる動作を規定する。
アナログ信号調整器610によって生成された信号ICHおよびVCHの処理がここでより詳細に記載される。図6を再度参照すると、アナログ信号調整器610によって生成された信号ICHおよびVCHは、チェンバー電圧および電流に応答しているが、約10kHzより大きなサンプリング周波数におけるエイリアシングを最小化するようにアナログ信号調整器610によって調整されている。DSPC630に組み込まれたTMS320F2407DSPと一体であるのは、基準電圧に比例して、その入力チャネルにおける電圧を0と1023の間の範囲の数字に変換する、16チャネルでデュアル10ビットのアナログ−デジタル変換器モジュールと、固定レートで16入力電圧までをサンプリングできるソフトウェア制御下の内部タイミングメカニズムである。1つの特定の実施形態では、内部アナログ−デジタル変換器のための基準電圧は、National Semiconductorによって製造されたModel REF193という商業的に入手可能なバンドギャップレギュレーターによって提供される。このレギュレーターは、安定した正確な3.00ボルト源をアナログ−デジタル変換器に提供する。よって、DSPC630のデジタル信号プロセッサ中に提供された一体的アナログ−デジタル変換器は、時間変化する信号ICH(t)およびVCH(t)を、0と1023の間の範囲の数列{NICH}および{NVCH}に、
NICH(n)=FIX((ICH(nT)/VREF)*1024) (式8)
および
NVCH(n)=FIX((VCH(nT)/VREF)*1024) (式9)
に従って変換する。ここで、関数FIX(arg)は、その変数“arg”を最も近い整数に切り上げし、nは基準時間からDSPC630によって取られたn番目のサンプルを表わし、Tはサンプル周期である。1つの特定の実施形態では、DSPはアナログ信号VCHおよびICHを10kHzのレートで変換するようにプログラムされ、チェンバー電圧および電流に応答した数{NVCH}および{NICH}のサンプリングされたデータシーケンスに結果としてなる。1つの特定の実施形態では、DSPには内部のソフトウェアが、シーケンスのユーザ選択可能なデジタル有限インパルス応答(FIR)フィルターの適用を提供し、フィルターされたシーケンス{FVCH}および{FICH}にそれぞれ結果としてなるが、一般性を失うことなくその他の信号処理技術がシーケンスに適用されることもできる。1つの特定の実施形態では、アフィン変換がシーケンス{FVCH}および{FICH}に適用され、チェンバー電圧および電流の縮尺された整数推定値シーケンスである数{SFVCH}および{SFICH}のシーケンスに結果としてなる。1つの例では、アフィン変換は、1000ボルトの連続的に印加されたチェンバー電圧が、各々値1000をもった整数のシーケンスの生成に結果としてなり、その他の電圧値は比例して縮尺されるようになっている。同様に、この例では、ICH信号をサンプリングして変換することによって導出されたシーケンスに適用されたアフィン変換は、PSIMおよびアナログ信号調整回路の様々なゲインとオフセットを考慮に入れて、10.00アンペアの電流が整数1000として現れ、その他の値が比例するような変換に結果としてなる。
一例示的実装では、シーケンスの現在値は、高速通信インターフェース70を介してロジック配列60に通信され、そこではロジック配列60は、プログラム可能閾値比較器620によって使われるべき適応的アーク閾値電圧値を計算するための現在および過去の値を使う。この適応的アーク閾値電流値と望ましいヒステリシスレベルはその後ロジック配列60から高速通信インターフェース70を介してDSPC630に通信し戻される。DSPC630はそれから、プログラム可能閾値比較器620の動作に従って望ましい閾値を適切なDAC値に変換する。このアプローチは、ほぼリアルタイムな適応的閾値に結果としてなる。別の例示的実装では、適応的閾値を生成するアルゴリズムは、DSPC630自体中に在駐し、最小の遅延をもった適応的電圧閾値に結果としてなる。
適応的アーク電圧閾値を生成する1つの例示的アルゴリズムは、計算された閾値をDSPC630によって計算される電圧シーケンスの移動平均に基づかせ、移動平均の長さはアークの期待された持続時間と比較して長いが、操縦する磁石の回転の周期に対しては短くなるように選ばれている。10kHzのサンプルレートでは、移動平均は、均一に重み付けされた64ポイントFIRフィルターを使って計算されることができ、フィルター出力におけるシーケンスは、電圧測定の前の6.4msの平均を表す。1つの実装では、適応的アーク閾値は、移動平均から固定された電圧を差し引くことによって計算される。別の例示的実装では、適応的閾値は、移動平均の固定されたパーセントとして計算される。
これらのフィルターされ変換されたシーケンスはまた、プロセスの全体的健全さを示す更なる情報を提供するのに使われることができる。1つの例では、電流シーケンスの瞬間的値に電圧シーケンスの瞬間的値を掛けることは、真空チェンバーに配送された実際のパワーがパワーサプライによって配送されたものであることを検証するのに使われることができる瞬間的パワーシーケンスを提供する。そのようなシーケンスは、例えば、ケーブルの故障が起こっており真空チェンバーの周りの電流を分流していること、を決定するのに使われることができる。それらのシーケンスの使用の別の例は、操縦する磁石の回転速度を推定する独立した手段としてそれらが使われることができることである。上述したように、チャンバーインピーダンスが幾何学的およびその他の考慮のために変動するにつれて、チェンバー電圧および電流は、操縦する磁石の周期と共に周期的に変動することが観察されている。1つの例では、縮尺された電圧または電流シーケンスは、DC成分を除去するためにデジタルハイパスフィルターを通過する。結果として得られたACシーケンスはそれから、デジタル位相ロックループによって追跡され、そこから操縦する磁石の回転周波数が推定される。別の例示的実装では、離散フーリエ変換が電圧または電流シーケンスに適用され、磁石回転周波数が結果として得られるスペクトラムから決定される。もし推定された回転速度が期待された回転速度と顕著に異なれば、機械的または電気的問題が原因であり得る。この情報は、機械的または電気的システム中の初期不備を検出するのに使われることができる。
本発明の別の例示的実施形態によると、上述したコンポーネンツと動作は、多数のチェンバーを監視するために、または単一のチェンバーの電圧および電流信号に適用された追加の閾値に基づいたARCINGの検出のために、複製される。特定の例示的実施形態では、単一のDSPC630によって制御された4つの独立して動作するADU機能が提供される。ADUの4チェンバーバージョンは、4つのPSIMsを介して4つの独立したチェンバーを同時に監視するように構成されていることができるか、または単一のPSIMが、多数のチェンバーのための対応するVPSIM+、VPSIM−、IPSIM+およびIPSIM−のADU入力信号を並列にワイヤリングすることによって多数のADUチェンバー入力を駆動することができる。例示的実施形態では、4つのADU機能全てが単一のチェンバーを単一のPSIMを介して監視していて、このやり方でワイヤリングされている時、単一のチェンバーについて4つの異なる閾値がプログラムされることができる。各プログラムされた閾値におけるアーク数およびアーク持続時間のカウントは、対応するプログラム可能比較器620とADLU640の組み合わせによって維持される。実施形態では、DSPC630は4つのADLU機能全てにアクセスを有し、アーキング状態は、4つの独立してプログラムされた閾値に対応する4つのレベルの1つに見分けられることができる。
例えば、上記のように単一のPSIMに取り付けられた4つの独立したモニターを採用しているシステムで、電圧閾値の大きさが100、200、300および400ボルトにプログラムされていると、250ボルトの最小電圧の大きさを有する単一アークは、300および400ボルトにプログラムされた閾値をもったモニター上に現れるが、100および200ボルトにプログラムされたもの上には現れない。更には、もしシステムがこのやり方で単一のアークを捕捉しているならば、その間にチェンバー電圧が300ボルトレベルより下に崩壊する期間は、300および400ボルトレベルに対応するADLUアーク時間カウンター中に同時に現れる一方、その間のチェンバー電圧崩壊が300と400ボルトの間である期間は、400ボルトレベルに対応するADLUアーク時間カウンター上のみに現れる。アークイベントはそれから、300ボルト閾値に対応するADLUのアーク時間カウンターから直接読み出された、200と300ボルトの間で過ごされたアーク時間プラス、400ボルトと300ボルトにそれぞれ対応するADLUアーク時間カウンターの間の差を取ることで計算された、300と400ボルトの間で過ごされたアーク時間という、2つのアーク時間に見分けられることができる。このアルゴリズムは、異なる強度のその他のアークについて要求に従って繰り返されることができる。
一つの特定の例示的実装では、DSPC630は、10kHzレートで4つのADLUレジスターセットをサンプリングし、4つのチャネル全てについてのアークカウントおよびアーク時間カウントを高速通信インターフェース70を介してロジック配列60に通信する。DSPC630はまた、名目上のフィルターされたチェンバー電流ICHおよびフィルターされたチェンバー電圧VCHをサンプリングして、上記のようにアークを見分けてアークエネルギーの推定を計算するのに要求される数学的演算を行うロジック配列60に転送する。4つのアーク電圧閾値全ては、上述したものの拡張によって適応的に計算されることができる。別の例示的実施形態では、DSPC630は、内部的に計算を行い、結果として得られる各閾値におけるアーク時間のようなアーク関連のパラメータの推定と推定されたアークエネルギーを、ロジック配列60に送信する。
一例示的実装によると、ロジック配列60は、例えばプログラム可能ロジックコントローラ(PLC)、トップハット、または同様のコンピューティングデバイスのような、外部ロジック配列である。より特定の実施形態によると、ロジック配列60は、Schneider Automation M1-E PLCである。本発明の一側面によると、ADUは、Momentumフォームファクター中に組み込まれ、Momentumトップハットおよびプログラム可能ロジックコントローラ(PLCs)と通信するように適応されている。
1つの実装では、ロジック配列60によって収集されたデータは記録される。ロジック配列60上で実行されるソフトウェアがデータのログをつけ、データをグラフ化し、データに応答したネットワークベースの警報を提供することができる。システムコントローラは、プラズマ生成アプリケーションのリアルタイム制御を提供する。アークカウントおよび/またはアーキング持続時間が蒸着毎に選択された量を超えている時、ロジック配列60は、材料蒸着中にアーキングが基板を損傷していることを予め規定されたアルゴリズムに従って決定し、蒸着を終了するようにシステムコントローラと通信する。ロジック配列60はまた、処理されている基板がアーキングにより低減された歩留まりを有するであろうことを指し示すことができる。
各蒸着についてアークとアーキングの累積持続時間をカウントするのに加えて、ロジック配列60は、その他の実装ではアーク情報のその他のリアルタイム分析を行うのに使われる。例えば、ターゲットについてのアークの総数(および持続時間)を記録すること、アーク強度(グラウンド電位への近さを参照して、直接短絡を示す)を記録すること、および修理のために完全なツールシャットダウンを要求するターゲット中の潜在的欠陥を示す連続したアーキングの検出のような分析である。別の実装では、システムコントローラは、アーキングレート、アーキング持続時間、アークレート/持続時間の変化率、またはアーク「品質」に基づいた信号を提供し、アーク品質は、持続時間、量およびアーク強度(即ち、大きさ)または激しさ(例えば、アーク持続時間と大きさの積によって測定された)に比例している。
本発明の別の例示的実施形態によると、方法は、アーク検出器を、スパッタリングソースに問題があることと新たに処理されたウェーハは低減された歩留まりを有し得ることをリアルタイムでユーザに通知するために必要なハードウェアと一体化する。従って、本発明の様々な実施形態は、なかんずく筐体硬化鋼鉄のためのようなその他のプラズマ生成制御アプリケーションにおけるアーク検出を提供するように実現されることができる。一般的に、本発明の回路配置と方法は、プラズマ生成チェンバーまたはその等価物が実装され得るところにはどこでも適用可能である。
発明の別の実施形態によると、アーク検出器ユニット50’(図27に示されるような)はまた、プラズマ生成装置1300に供給された電流中のスパイクを観察することによってもアークイベントを検出するように構成されている。この情報と電圧低下の検出からのアークイベント情報に基づいて、アーク検出器ユニット50’は、アークイベントを様々な分類に分類する。装置はまた、アークイベントの特定の分類についてスキャンエネルギーとアークエネルギーを計算することもできる。図27のADU50’の代入をもった、図1に示されたコンポーネンツの基本的な配置が、この実施形態を実装するのに使われる。
図13は、様々な材料の薄くて非常に均一な層を基板上に蒸着するPVDプロセスのためのプラズマ生成装置1300の典型的な基本的チェンバー構成を描いている。典型的にはアルゴンである低圧ガスは、プラズマ1302を形成するようにイオン化され、陽極表面1304(チェンバー壁および基板)からソース材料の陰極バイアスされたターゲット1306(陰極は1308として示されている)中に加速される。結果として得られるターゲット材料の原子レベルスプレーは、ウェーハ1310の製造基板を含んだ近接表面全てを被覆する。典型的な陽極−陰極電圧は300V−600Vの範囲(1500Vまでのスパイクをもつ)中に入る一方、電流は2Aから100Aまでの範囲である。結果として得られるチェンバーに配送されたパワーは、数kWまで低くても、80kWまで高くても良い。
このプロセスの1つの主要な応用は、集積回路(ICs)の製造におけるシリコンウェーハ基板上への金属層の蒸着である。上述したように、このプロセスは、「アーキング」を起こしやすい。アーキングはターゲットからマクロ粒子汚染物を放出する。この汚染物材料のいくつかは、ウェーハ上に着地することができ、製造業者の収入に悪い影響を与える被覆中の製品欠陥および非均一性を引き起こす。アーキングは、(i)ターゲット不純物または混在物、(ii)ターゲットまたはキットの老朽化および物理的耐性変化、または(iii)ウェーハの揃い、によって引き起こされても良い。
PVDプロセス中のアーキングは、陽極からターゲットへの意図されていない低インピーダンスパスから結果として起こる。アークが起こる時、チェンバーインピーダンスの大きさは急速に減少し、通常パワーサプライが応答するには速すぎる。チャンバーの陽極と陰極の間の電圧の大きさの急速な低下が観察されることができる。結果として、チェンバー電圧を閾値と比較することは、アークの早期検出を提供することができる。そのような早期検出を通して、製造業者は、アークで生成された欠陥による過剰な損失を招くことなしに、アーク生成の根本原因に対処することができる。
図14に描かれているように、1マイクロ秒のオーダーで続く有害なアーキング状態1402がしばしば観察される。それらの短い持続時間のアーク1402は一般的にはマイクロアークと呼ばれる。非常に短い持続時間のために、マイクロアークを検出することは、高速エレクトロニクスを要求する。マイクロアークに加えて、ミリ秒または10ミリ秒のオーダーの持続時間をもったマクロスケールパワーサプライイベントも、PVDシステム中で起こる。
図14は、時間に対してプロットされた典型的なPVDチェンバー電圧1404を示す。陰極電圧はグラウンドに対して負であるので、電圧1404の大きさが示されている。アーク1402があるところでは、電圧はグラウンドに向けて突然かつ素早く減少する。一旦短絡イベントが終ると、電圧は再び名目上のチェンバー電圧に戻る。図示されていないのは、回復中の可能性のあるオーバーシュートおよびアンダーシュートである。電流はアーキングイベント中は同様に応答するが、それは急速に増加し、それから減少し、一旦イベントが終って状態が通常に戻るとアンダーシュートし得る。
PSIM40は、ADU50’への入力のために、パワーサプライ30からの高電圧および高電流の読み取り値を0−10Vの範囲に変換するのに使われる。0−10Vの信号は、チェンバー電圧および電流に線形に比例している。これが、パワーサプライ30電圧を示す電圧信号と、パワーサプライ30電流を示す電流信号を提供する。
図27を参照すると、ADU50’は、上へか下へのどちらかの高速な過渡現象についての0−10Vの信号を監視するように設計されている。ADU50’内では、高速アナログ比較器620、621が、電圧信号はラインを跨いだかどうかを決定する。内部ロジックユニット640は、アナログ比較器出力622、623を、ラインが跨がれたかどうかを示すロジックレベル値に変換する。更にそれは、その間にラインが跨がれたロジックユニットクロックサイクルの数(即ち、持続時間)をカウントし、それはアークの激しさの指標である。
プログラム可能なロジックコントローラ(PLC)またはその他のロジック配列または回路60は、その多くの機能の内で、ADUからデータを読み出し、DSPクロックサイクルをマイクロ秒に変換し、アークカウンターをリセットし、データをイーサネット(登録商標)上で利用可能とする。PLCはまた、いつアークイベントを探すか、閾値は何か、逸脱は閾値の上へであるべきか下へであるべきか等の、コマンドパラメータをADUに送る。
図15は、典型的なチェンバー電圧の大きさ1500対時間を、閾値レベル1502に対して描く。電圧の場合には、アーキング状態1402は、瞬間的電圧読み取り値が閾値1502より下に沈下した時に起こる。なお閾値1502は、それがチェンバー電圧1500中のゆっくりとした変化を追跡するということで適応的である。ADU50’は、閾値1502が通られた回数と、その間電圧が閾値より下であったその30MHzクロックサイクルによる持続時間をカウントする。ノイズまたはバウンスの効果に対抗するために、アークイベントは、閾値1502より上への瞬間的電圧上昇プラスヒステリシス値まで終らない。
図16は、いつADU50’がアーキング状態に入り、いつそれが同状態から抜け出すかについての状態遷移図を示す。パスAに従うと、電圧は名目値VNOMから始まる。一旦それが閾値電圧VTHより下に落ちると、ADUロジックレベルはパスBに従って真に遷移する。名目状態に戻る回復中に電圧が再び上昇する時は、パスCに従う。一旦電圧が閾値プラスヒステリシスバリアVTH+VHYSを跨ぐと、ADUロジックレベルはパスDに従って偽に遷移する。時間が進行するにつれて、チェンバーは名目電圧にあり、ADUは遷移Bに導く次のパスAを待つ。ヒステリシスは、ソフトウェアを通して調節することができない小さな固定されたハードウェアによって決定された値であっても良い。記載された実施形態については、ヒステリシスの値は、10000mVのスケール上で約6mVである。しかしながら、いくつかの実施形態については、ヒステリシス値は0に設定されることができる。
ADU50’は、4つの過渡現象監視(アーク)チャネルと、4つの補助的チャネルを有する。(補助的チャネルは、関連するデータを記録するのに使われても良いが、アークをカウントすることは可能ではない。補助的チャネルはアップグレードされたシステムにおけるデータ収集のために利用可能である。)図27を参照すると、第一のアークチャネルは、2700と2702の間の相対的電圧差によって形成され、第二のアークチャネルは、2704と2706の間に形成される(残りの2つのチャネルは、別の電圧および電流を監視するのに使われることができる)。ADU50’は、PSIM信号を閾値と比較し、上述したように、上へか下へのどちらか(PLCロジック中の制御ビットによって設定されたように)の逸脱を報告する。
アークチャネル2700/2702と2704/2706については、信号伝播およびフィルタリングは、図17に示される通りである。図17では、パワーサプライ30によってチェンバーに配送されPSIMのトランスデューサーによって測定された通りの電圧Vおよび電流Iが、システム1700に入っていく図の左側に示されている。電圧および電流トランスデューサーの両方は、関連付けられたアナログ帯域幅を有するが、両方ともDCパワーサプライからのスイッチングノイズの効果を軽減するように設計によってそこにある、PSIM40の出力における40kHzフィルター1702を何桁か超過している。40kHzカットオフは任意であり、出力スケーリングレジスターを変化させることによって工場において調節されても良い。この信号は、アナログプログラム可能閾値比較器1704に直接供給され、それはADUロジックレベルの形で閾値違反があるかないかを決定する。アーク計数ロジックを行っているADUのセクションは、ADUロジックレベルをアナログ比較器から33ns毎にまたは30MHzのレートで読み出す。PSIMのVおよびI信号もアナログ6次バターワースフィルター1706を通して伝播し、その目的は信号がADUのデジタルセクションに供給されるにつれてそれらがエイリアスされることを防止することである。このフィルターのカットオフ周波数は2.5kHzである。ADUはそれから、VおよびI信号を選択可能なFIRフィルター1708のセットを通して流す。8個のフィルターの各々が変動する長さを持った移動平均であるように、デフォルト係数が設定される。PLCは、VおよびIを帯域制限されフィルターされた信号として読み出し、それらから閾値が約30Hzのレートで計算される。それらの計算のベースは、指数的に重み付けされた移動平均(EWMA)フィルター1710である。それらは、工場設定が2.5kHzである構成可能なレートで動作しているADU比較器コントローラ1712を通して下方にフィードバックされる(この同じコントローラがFIRフィルタリングを行う)。
この実施形態で使われた工場標準のPLC60は、例えばMOMENTUM MIE 96030プロセッサであっても良い。ADU50’への信号接続(PSIMのBNCコネクターからの)は、標準的な18pinのMOMENTUMコネクターを介してRG-178同軸ケーブルで作られる。PLC60は、標準的なMOMENTUM ATIIハードウェアインターフェースを介してADU50’にインターフェースする。ATIIインターフェースは、各方向に32個のレジスターをサポートする。32個のレジスターは、各チャネルに1つずつの、8個のレジスターの4つの同一のグループに区分けされる。
PLC60は、スキャンサイクルの原理で動作する。1つのスキャンサイクルの間、PLC60はその命令の各々を一回実行し、そのI/Oレジスター(それはそれらを通してADU50’と通信する)を一回リフレッシュする。従って、PLC60は、まず32ステータスレジスターを読み出して32コマンドレジスターに書き込み、それからステータスレジスターから新たに読み出されたデータに基づいてそれ自体の制御プログラムを実行することによって、ADU50’を制御する。PLCプログラムは、ADUチャネル(マスター電圧、マスター電流、スレーブ電圧およびスレーブ電流)毎に一回ずつ、4回繰り返すロジックを含む。プログラムはまた、それがパワーサプライ毎に両チャネル(電流および電圧)からのデータを組み込むので、チャネルのペア(マスターおよびスレーブ)の各々上で行われるロジックを含む。
PLC60がADU50’からステータスレジスター(ADUチャネル毎に8個のレジスター)を読み出す時に、PLCプログラムは、ADUチャネル毎に4つの主要なデータに依存する。4つの変数は、ステータスレジスター(特に、ビット9、ADUがその瞬間にアークを測定しているかどうか)と、PSIM信号と、アークカウントと、アーク時間である。なおPSIM信号1714(図17に示されるような)は、実際のチェンバー電圧または電流の64ポイント移動平均(それは2.5kHzにおいては25.6msのウィンドウを構成する)であり、それもまた2つのローパスアナログフィルターによって帯域制限されており、一つ目は40kHzにおいてカットオフ周波数をもち、二つ目は2.5kHzにおいてカットオフ周波数をもつ。
図18のブロック図を参照すると、安定帯域モニター1802は、最新のPSIM信号1804を安定上位帯域(SUB)および安定下位帯域(SLB)値1806と比較する。もしPSIM信号1804がSUBより上に入れば、システムはそれを、ステップ増加および上昇遷移モードのロジックプロセスの指標として見る。もしPSIM信号1804がSLBより少なければ、パワーサプライがパワーをシャットオフしているかまたは減少させており、プログラムが下降遷移モードで動作している、という仮定になる。もしPSIM信号1804がSUBとSLBによって規定された範囲内に入れば、動作モードは安定である(遷移保持遅延が期限切れになるのを待っているのでなければ)。システムが2つの遷移モードの1つに入っていく時には、それはそれを超えるとPSIM信号1804が再度SUBおよびSLB限界内に入る遷移保持遅延期間の間遷移モードのままである。PSIM信号1804がSUBおよびSLBによって境界付けられた範囲外に入ると直ちに、システムが上昇遷移モードに入るか下降遷移モードに入るかに拘わらず、安定フラグが論理真(値1)から論理偽(値0)に入る。安定フラグは、PSIM信号1804がSUB−SLB範囲内に入るまで論理偽に留まり、遷移保持遅延全体の間そこに留まる。以下により詳細に記載されるように、SUBとSLBは、PLCによって見られる通りのPSIM信号のEWMAフィルターされたバージョンに基づいて計算される(更に別のフィルターを電圧または電流読み取り値に加える)。フィルターは、安定モードではゆっくりと、2つの遷移モードのどちらかではより素早く、PSIM信号の変化を追跡する。安定フラグ、SUBおよびSLBの時間発展が、遷移保持遅延1902の表記と共に、二つ目が一つ目よりも大きい2つの一連のパワーステップに対して、図19に示されている。なお安定帯域モニター1802は、本当のアークカウントおよび時間から、避けようのないステップ終わりのアークカウントおよび時間(閾値が下の電圧チャネル上の)を分離するメカニズムである。
アークカウントおよび時間分類ロジックセクション1808は、ADU50’から最新のアークカウントおよびアーク時間読み取り値1810を取り出し、もし新たなアークカウントおよびアーク時間が現れていれば、それらを3つのPLCアークカウントおよび時間カテゴリーの1つに加える(もしADU50’がアークの始まりと終わりの間ではなかったことを示す、ステータスレジスターのステータスビット9が論理偽を読み出さなければならないような場合のみ)。3つのカテゴリーは、安定と、遷移上昇と、遷移下降である。もし安定フラグが論理真であれば、新たなアークカウントが安定アークカウント合計に加えられ、新たなアーク時間が安定アーク時間合計に加えられる。もし安定フラグが論理偽であれば、PLC60は遷移が上昇であるか下降であるかを追跡する。どちらの遷移が起こっているかによって、アークカウントおよびアーク時間は、上昇か下降のどちらかの適切なアークカウント遷移およびアーク時間遷移の合計に加えられる。
安定および遷移モードがある理由は、いつパワーサプライステップ変化またはシャットダウンが起こるかを本システムは事前には知らないからであるということに注意することが重要である。ADU50’は、電圧が閾値より下に低下するポイントとして電圧チャネル上でアークを探しているので、それが閾値を低減するかADU50’がアークをカウントすることを不能にすることができる次のPLCスキャンサイクルまで、それは常にアークカウントと或るアーク時間を生成する。パワーダウンイベントからのアーク時間は典型的には、本当のマイクロ秒アークイベント中のアーク時間よりもかなり大きい。従って、演繹的なレシピまたはステップ持続時間情報無しに、PLC60は遷移モードに入っていき、安定処理中に見つけられたアーク時間から遷移中に見つけられたアーク時間を分離する。遷移保持遅延1902は、その間にプラズマイグニション過渡現象が落ち着き得る空白期間を提供することが意図されている。遷移保持遅延1902パラメータと遷移モードは、データ中の偽のポジティブを削減する方法である。
単位変換セクション1812は、単純にPSIM信号に対応する校正定数と校正パーセント値を掛けて、0−10000mVのPSIM信号をボルトまたはアンペア(例えば、上述したように0−10V)という実世界のエンジニアリング単位に変換する。校正定数パラメータは、PSIMハードウェアの関数であり、もしPSIM電圧分割器抵抗器が変化するかまたはもし電流トランスデューサーとそのゲインが変化する場合のみ変化させられるべきである。校正パーセントパラメータは、もし電圧および電流(またはパワー)読み取り値を、異なるソースからの同様の読み取り値とマッチさせることが望ましければ、PVD設備自体またはその他のコンポーネンツから調節されることが意図されている。
EWMAフィルター1710は、PSIM信号を追跡する方法を提供する。EWMAフィルターの出力1814は、閾値とSUBとSLBを調節するのに使われる。安定モードでは、追跡はゆっくりなので、4つの調節されたパラメータはPSIM信号設定ポイント中のドリフトまたはゆっくりした変化にゆっくりと適応する。遷移モードでは、設定ポイントが変化していてPSIM信号は新たな設定ポイントレベルを達成するために素早く上下に暴れ回っているので、追跡はより速い。EWMAフィルターを支配している式は、
y(k)=λ/100*PSIM信号(k)+(1-λ/100)*y(k-1) (1)
によって与えられる。ここでyはフィルターの出力における値、kはPLCスキャンサイクルインデックス(PLCが新たなスキャンを始める度に、kは1だけインクリメントする)、λはフィルター係数である。もし安定フラグが論理真であれば、λは安定フィルター係数である。もし安定フラグが論理偽であれば、λは遷移フィルター係数に等しい。なおλは、パーセントレベルを表わす0と100の間の値を取り得る。λが100により近ければ、最新の読み取り値PSIM信号(k)がより多くフィルター出力y(k)に影響を与え、フィルターは急速に変化している電圧または電流レベルをより素早く追跡する。λが0により近ければ、PSIM信号(k)の最新のサンプルがより少なくy(k)に影響を与え、PSIM信号の以前のサンプルの指数関数的に衰退している平均がより多くy(k)を決定し、フィルターはPSIM信号中のステップ変化に非常にゆっくりと追従する。なお、PSIM信号は、電圧および電流の両方が正の量となるように解釈される(即ち、チェンバー電圧は、陰極から陽極に測定される間は、負の値ではなく絶対値の量である)。
YTHおよびYHYS計算セクション1816は、フィルター1710の出力yを取り出し、PLCスキャンサイクルの次の読み出し/書き込みフェーズにおいてADU50’に書き込むための閾値を計算する。閾値は、安定フラグによって決定された適切なパーセント、安定閾値パーセントか遷移閾値パーセントのどちらか、をyに掛けたものに等しい。
安定帯域計算1818では、EWMAフィルター1710の出力yに安定帯域パーセントが掛けられ、それからyに足されてSUBに結果としてなり、yから引かれてSLBを作り出す。もしyと安定帯域パーセントの積が安定帯域最小値(SBM)より少なければ、SBMがyに足され、yから引かれて、それぞれSUBとSLBを生成する。
ENB/CRSTブロック1820は、3つの機能を行う:(1)アークを探すか探さないかをADU50’に告げる、(2)ウェーハ1310の終わりにおいてADU50’をリセットする、(3)全体のプロセス時間を追跡し続ける。第一の機能を行うため、ENB/CRSTブロック1820は、PSIM信号がイネーブルレベルよりも大きい時にADU制御レジスターイネーブルビットENB(Bit1)をハイに設定する。ENBビットは、PSIM信号がイネーブルレベルよりも小さいと直ちにローに設定される。第二の機能はADU50’をリセットすることで、これはADU50’がリセット遅延に到達する時間の間可能化されていない時になされる。殆どのPVDプロセスでは、ウェーハ1310の間の時間は、パワーサプライがオフにされるウェーハ処理中のレシピステップの時間を超える。従って、ウェーハ1310の間でADU50’を適切にリセットするには、リセット遅延はレシピ内パワーオフ時間よりも大きく、ウェーハ間パワーオフ時間よりも小さい値(秒で)に設定されるべきである。第三の機能は、最初のパワーオンから最後のパワーオフまで合計プロセス時間を追跡するものである。ロジックの前述したセクション(およびその他のロジックセクションも、ただしそれらはADU50’に書き込まれた変数のいずれにも影響を与えないが)が完了した後、スキャンサイクルの次の読み出し/書き込みフェーズにおいて閾値および制御レジスターがADU50’に書き込まれる。
PLC60によって行われた追加のロジックが図20と図22に示されている。システムは、個別のチャネルについての単位変換ロジックから結果として得られる電圧および電流読み取り値からパワーサプライ(マスターまたはスレーブ)のためのパワーを計算することが示されている。加えて、電圧イネーブルとパワー設定ポイントの90%までパワーが上昇した時の間の時間差を測定することによって、イグニション時間が計算される。図21では、イグニション時間は、電圧とそのイネーブルレベル、電流、パワーおよびその90%パワー設定ポイントレベルとの関係で、対時間で描画的に表わされている。
図22は、ロジックの最終セクションを描く。このセクションは、図23の表に記載されているように、単一のパワーサプライ(マスターまたはスレーブ)についてのアーク統計を見て、アークを5つのクラスの1つに分類する。
電圧チャネル2202と電流チャネル2204からのアークカウントおよび時間は、アーク分類ロジックセクション2206中に供給される。もし電圧および電流チャネル2202、2204の両方上のアークカウントが、それらの対応するアーク時間(およびアークビット、ステータスレジスター、ビット9がハイでない)に拘わらず、最後のPLCスキャンから増加を示せば、PLC60は、アーククラス1カウンターをインクリメントし、
Scan Energy(k)=[yV(k)-YVTH(k)]*[YITH(k)-yI(k)]*[tarcV(k)+tarcI(k)/2 (2)
によって与えられるスキャンエネルギーを計算する。ここで、kはPLCスキャンサイクルインデックス、yVは電圧チャネルについてのEWMAフィルター出力、YVTHは電圧チャネルについての閾値、yIは電流チャネルについてのEWMAフィルター出力、YITHは電流チャネルについての閾値、tarcVは電圧チャネルについてのアーク時間(累積的ではなく最新のPLCスキャンについての)、tarcIは電流チャネルについてのアーク時間(これも最新のPLCスキャンについての)である。スキャンエネルギーは、本質的には、それらがそれらの名目的な(またはEWMAフィルターされた)値からそれるところの電圧曲線下の面積と電流曲線下の面積の積である。スキャンエネルギー計算における時間ファクターは、2つのチャネル上で見られた時間の平均である。アークエネルギーは、スキャンエネルギーの累積的合計である。もしアークカウントだけが最後のスキャンから変化していれば、アーク時間が500μsにおける境界に対してチェックされる。(この境界は、PLC中にハードコード化されている)。もしアーク時間が境界値未満であれば、アーククラス2カウンターがインクリメントされる。もしアーク時間が境界値以上であれば、アーククラス3カウンターがインクリメントされる。もし最後のPLCスキャンからの電流アークカウントレジスターのみであれば、アーク時間がチェックされ、アーク時間が境界値未満であるか境界値以上であるによってそれぞれ、アーククラス4かまたはアーククラス5カウンターがインクリメントされる。5つのクラスの各々の物理的解釈は図23に与えられている。アークエネルギーと5つのアーククラスの全ては、ウェーハの終わりにおいてリセットされる。
どのようにPLCプログラムが機能するかをまとめるために、タイミング図が図24に与えられている。1つの完全なウェーハ(ウェーハ1)と次のウェーハ(ウェーハ2)の始まりについて、4ステッププロセス(パワーサプライ電圧に対して)が示されている。第一のステップは、中位のレベルにおける電圧を有し、第二のステップは高電圧ステップであり、第三のステップはパワーがオフにされており、第四のステップは3つのパワーオンステップの最低の電圧を有する。センサーによってカウントされた全体的プロセス時間は、第一のステップの始まりから第四のステップの終わりまでである。なおウェーハ1はステップ1が始まる前にチェンバーに入り、ステップ4が終った後の短い時間でチェンバーから出る。1つのレベルから次に電圧が遷移した時、PLC60は大きなステップ変化(安定帯域を超過した)を見てシステムを遷移モードに置いて、安定フラグを論理真から偽に落とす。電圧が新たな安定帯域に安定化した後で時間が遷移保持遅延に等しくなるまで、安定フラグは偽のまま留まり、システムは遷移モードに留まる。この遅延の目的は、(1)イグニション過渡現象を安定アークとしてカウントすることを避けることと、(2)一旦安定性が達成されると閾値電圧が望ましいレベルにあるように、プロセス電圧レベルの追跡を加速すること(それは閾値レベルがどれほど速くプロセスに追従するかに影響を与える)、である。図3、4,6には示されていないが、システムは上昇遷移と下降遷移の間を区別する。電圧がイネーブルレベルを超える時にはずっとハイであるADUイネーブルビットによって示されるように、ADU50’が可能化される。データの限定されたセットが、図の下部における電圧アークカウント、アークエネルギー、アーククラス1およびアーククラス2の軌跡によって示されている。ステップ1の最中には、電圧および電流(図示せず)チャネルの両方上のアークカウントが同時に起こり(同じPLCスキャン内で)、従って電圧アークカウントは、アーククラス1と共に、増加するように示されている。これに対応して、(2)の計算毎にアークエネルギーが増加する。ステップ2の最中には、別のアークイベントが起こり、これは電圧チャネル上だけのものである。アーク時間(図示せず)が500μs未満であると、イベントはアーククラス2イベントとして登録される。アークカウントがウェーハの始まりからのアークカウントの累積合計であることに注意されたい。リセット遅延持続時間の間パワーサプライがオフである時、ADUリセットがハイになり、アークイベント関連の変数が全てリセットされる。図24に示されているリセットされた変数は、アークカウントと、アークエネルギーと、アーククラス1とアーククラス2である。ウェーハ2は始まる時(最初の増加する電圧遷移としてセンサーによって見られるように)、ADUリセットは論理偽に戻り、ADUイネーブルは論理真になる。
最後に、プロセス電圧に対する閾値の適応化が図25に示されている。図の始まりにおいて、電圧はオフであり(0に非常に近い読み取り値)、安定閾値パーセント*EWMAフィルター出力である閾値もまた0に非常に近い(ADUが可能化されていないと、ADU50’はアークをカウントしていないのでどこに閾値があるかは問題ではない)。SUBとSLBは電圧の上と下であり、恐らく安定帯域パーセントによってではなく安定帯域最小値によって支配されている。電圧が初めて増加する時、システムは上昇遷移モードに入り、遷移フィルター係数と遷移閾値パーセントを適用する。遷移フィルター係数がより大きな値であると、EWMAフィルターはより多くの重みをPSIM信号の最新のサンプル上に掛け、従って閾値は電圧中のステップ変化に応答して素早く上昇する。一旦電圧が安定化すると、遷移閾値パーセントによって指示されたレベルにおいて閾値も安定化する。プロセス電圧が遷移保持遅延に等しい期間の間SUBとSLB内に入ると、システムは、安定閾値パーセントと安定フィルター係数が適用される安定モードに復帰する。遷移モードから安定モードへの切り替えは、閾値パーセントが安定から遷移に切り替わる閾値中のジャンプに伴われる。電圧の第二の上昇遷移においても同様の進行が見られる。電圧がオフ状態に落ちる時の下降遷移において進行は再度繰り返され、唯一の違いはこの期間中に生成されたあらゆる遷移アークカウントおよび時間が下降遷移アークイベント統計の一部としてログに記録されることである。
いつプロセス遷移が起こるかについての情報をシステムが持たないスタンドアローンモードでは、電圧チャネル上で下降遷移アークカウントおよび時間を見ることが通常である。電流チャネル上で上昇遷移アークカウントおよび時間を見ることも通常である。両方の場合において、信号は、ADU50’が突然の過渡現象を探している方向に突然動く。PLC60(30Hzの)がADU50’(30MHz)に追いついて閾値を変えるコマンドを与えることができるまで、ADU50’はステップ変化をアークとしてカウントする。よってデータを安定と遷移の成分に分離する必要がある。
システムパラメータは、アークカウント、アーク時間、アークエネルギー、アーククラス、プロセス遷移、イグニション時間およびプロセス時間のデータ(および出力データの残り、但し前述のセットがクリティカルデータポイントを構成する)が全てシステムによって最適に報告されているようになるよう、調節されるべきである。最終目的は、ウェーハ品質に影響を与える「本当のアーク」についてのデータを捕捉することである。
システムに含まれる様々な変数およびパラメータが、図26にグラフィックに描かれている。2つの最も重要な変数は閾値と安定フラグである。アークカウント、アーク時間、アークエネルギーおよびアーククラスの変数は全て閾値に依存する。もし閾値が動作電圧または電流に近すぎると、システムは偽の警報のアークイベントを報告してしまう。もし閾値が動作電圧または電流から遠く離れすぎていると、システムはより短いマイクロアーキングイベントのいくつかを報告し損ねるかも知れない。安定フラグは、閾値パーセントの選択(安定かまたは遷移)を通してと、その出力が直接閾値計算に供給されるEWMAフィルターの帯域幅を調節することによってという、2通りで閾値に影響を与える。
図26は、ロジックのいくつかのパス、パワーおよびイグニション時間パス、ADUイネーブルパス、閾値パス、プロセス時間パスおよび安定フラグ/アークカウント/アークエネルギー/アーククラスパスを開示している。パスの各々の開始点は、ADU(読み出し)レジスターから読み出された1つ以上の値である。各パスの終了点は、ADU(書き込み)レジスターに書き込まれた1つ以上の値かまたは1つ以上のアークイベントを統計的に記述するシステム変数である。なお図26では、電流チャネルロジックは電圧チャネルロジックのそれと同じ構造と流れに従うので、それはグラフィック的には省略されて示されている。同様のセクションが、長方形の破線によって囲まれている。
パワーおよびイグニション時間パスでは、マスターパワーサプライPSIM(またはスレーブ)についての電圧および電流は、組み合わされて計算されたパワーを作り出し、それはその一方でイグニション時間を計算するのに使われる。各変数の計算に使われるパラメータが図26にイタリック字体で示されている。電流と電圧の両方は、PSIM信号に校正定数と校正パーセントを掛けることから結果的に得られる。イグニション時間は、ADUイネーブルがハイになる時から計算されたパワーがパワー設定ポイントの90%より上に上昇するまでの時間差の結果である。校正定数と校正パーセントは、電流と電圧を調節するのに使われる。校正定数はPSIMハードウェアを反映し、従ってPSIMハードウェアが変えられない限り変えられるべきではない。校正パーセントは、電流または電圧がツールコントローラからのような作製における別のソースからのデータとマッチするために微調整を必要とする場合にだけ調節されるものである。パワー設定ポイントは、レシピ中の第一のステップのパワーレベル(ワットでの)にそれが等しいように、調節されるべきである。(イグニション時間は、レシピ中の各ステップについて計算されても良いが、PLCプログラムはこの文書に記載されたバージョンから変更される必要があるであろう)。
ADUイネーブルパスは、いつADUが積極的にアークを探しているかを決定する。それは、イネーブルレベルとイネーブル遅延パラメータによって制御される。PSIM信号がイネーブルレベルより上に上昇する時、PLCは制御レジスター中のイネーブルビットを設定することによってアークを探し始めることをADU50’にコマンドする。イネーブルレベルは、オフ状態読み取り値よりも上でPVDツールによって実行されるレシピ中に見られる最低電圧または電流レベルより下(等価なPSIM信号単位での)であるべきである。イネーブル遅延は、もしPSIM信号がイネーブルレベルより上に上昇した後の期間の間ADU50’を非活動的にしておくことが望まれれば、増加されても良い。実用的に言うと、イネーブルレベル条件(安定対遷移モードと組み合わされた)はそれ自体だけで十分であり、従ってイネーブル遅延が調節される必要はPVDの応用では多分一度もないであろう。
閾値パスでは、PSIM信号は、安定フラグの状態によって決定された安定フィルター係数または遷移フィルター係数によって支配されたEWMAフィルター中に供給される。フィルター係数パラメータは、0から100まで変動し得る。高い値はフィルターの帯域幅を増加し、それはステップ変化の素早い応答追跡(だが悪いノイズ拒絶)を許容する。定常状態にある時または安定モード中は、システムは、DCパワーサプライ信号中のノイズと結合された閾値中のノイズが偽のアークカウントを導かないような閾値(閾値=閾値パーセント*フィルター出力であることを思い出されたい)を有するように設定されるべきである。
フィルターの出力はそれから、安定上位帯域/安定下位帯域(SUB/SLB)計算に供給され、そこではフィルター出力に安定帯域パーセントが掛けられる。もしこの積が安定帯域最小値パラメータより少なければ、安定帯域最小値がフィルター出力に足されて/から引かれて、それぞれSUBとSLBを作り出す。そうでなければ、積がフィルター出力に足されて/から引かれて、SUBおよびSLBを与える。SUBとSLBはそれから、安定フラグが真であるか偽であるかを決定するのに次のPLCスキャンの始まりにおいて使われる。安定帯域パーセントは、レシピステップの間の最も小さいステップ変化がシステムが遷移モードに入ることを引き起こすことを確かなものとするのに十分に低いべきであるが、それでもそれはシステムが単一のレシピステップであるべきである最中に遷移モードに入ることを存在し得るあらゆるパワー損失イベントが引き起こさないように十分高いべきである。安定帯域パーセントは最初は既知のレシピ電圧および電流プロファイルから設定されても良いが、各プロセスについての複数のウェーハ実行からのデータを検査することによって経験的に検証されなければならない。安定帯域最小値は、システムがパワーオフ状態にある時、安定フラグが真と偽の間であっちこっちに変化しないように設定されるべきである。それは単純にオフ状態ノイズを観察して観察された変動を3倍にすることによって設定されても良い。
フィルター出力はまた、閾値計算にも供給される。安定フラグは、安定または遷移のどちらのモードが適用されるかを決定する。すると閾値は、フィルター出力掛ける安定閾値パーセントまたは遷移閾値パーセントとなる。閾値はデータ中の2つの最も重要な変数の1つである。
閾値は、安定閾値パーセントを通して、さざ波が時間と共におよびチェンバー毎に変動することを心に留めて、パワーサプライのさざ波を同定するために様々なプロセスレシピおよびパワー設定ポイントの定常状態動作中に上下に調節されるべきである。安定閾値パーセントは、閾値がパワーサプライのさざ波のずっと下であるが、それでも短い持続時間のアークを捕捉するのに十分高いものであるように設定されなければならない。PSIMはその回路中に、時間定数が2.6μsである60kHzフィルターを含む(パワーサプライ切り替えノイズの効果を軽減するために設計によって)ことを思い出されたい。本当のアークについての電圧過渡現象は、1μsよりもはるかに少ない時間で電圧をプロセス設定ポイントから0に持っていき、アークは方形波関数(反対方向の2ステップ変化と同じ大きさ)によって表わされ得ることを仮定すると、時間定数と安定閾値パーセントはシステムによって検出可能な最も短いアークを決定する。例えば、図5、4では、3μsのアークが、閾値に対するパワーサプライ電圧と帯域制限されたPSIM信号として示されている。ADUが受け取る信号は帯域制限されているにも拘わらず、アークはそれでも閾値を超える逸脱としてカウントされる。比較すると、1μsまで低減されているアークは、60%の安定閾値パーセントをもったADUによってはカウントされない。しかしながら、もし安定閾値パーセントが80%に設定されていれば、それはアークイベントとしてカウントされるであろう。
従って、安定閾値パーセントは、ADUがノイズをアークイベントとしてカウントするレベルよりずっと下だが、それでもPSIM信号が閾値を跨ぐことを本当のアークイベントの大きなパーセントが引き起こさない程低くはないように、設定されるべきである。遷移閾値パーセントは、イグニション期間が生来的にノイズが多く、従ってその値は安定閾値パーセントのそれよりも少ない可能性が高いことを心に留めて、同様に設定されるべきである。その間遷移閾値パーセントが適用される期間を長くしたり短くしたりするために、閾値保持遅延が使われても良い。
プロセス時間パスでは、唯一の計算はプロセス時間自体のそれである。プロセス時間は、PSIM信号がイネーブルレベルを超える時からPSIM信号がイネーブルレベルより下に入るポイントまでの時間であり、少なくともリセット遅延に等しい時間については下のままである(なお、それが超えられてプロセス時間がウェーハについての最初のADUイネーブルが真の状態と最後のADUイネーブルが真の状態の間の差を反映する時、リセット遅延はプロセス時間から引かれる)。システムのリセットロジックは、ウェーハプロセスが終了したこととデータがリセットされても良いことを示し、それによりリセット遅延を不要なものとする信号の別のデバイスによってPLCプログラム中で置き換えられても良い。
最後に、安定フラグ/アークカウント/アークエネルギー/アーククラスパスは、最後の2つのパラメータ、遷移保持遅延とアーククラス境界を含む。再度安定フラグは2つの最も重要なシステム変数の1つである。もしPSIM信号が前のPLCスキャンからSUBとSLBによって規定された範囲内に入れば、それは真である。そうでなければ、それは偽であり、PSIM信号が遷移保持遅延期間の間にSUB−SLB範囲内に再度入るまでは偽のままである。安定フラグは、EWMAフィルターと、閾値と、アークカウントを安定した上昇遷移および下降遷移カテゴリーに入れることに影響を与える。遷移保持遅延を調節するには、その値を調節し、安定フラグが偽の間およびその直後のアークカウントデータの3つのカテゴリー全てを比較する。もしプロセスまたはステップの始まりにおいて安定フラグが真になった直後に安定アークカウントが定期的に起こっていれば、遷移保持遅延は増加されるべきである。
ウェーハレベルアーク検出
ここまでは、長さが数マイクロ秒のオーダーのもののような、比較的短い信号の過渡現象を検出するやり方が説明された。しかしながら、ウェーハレベルアーキングははるかに長い過渡現象に結果としてなることができることが発見されている。例えば、ウェーハレベルアーキングは長さがおよそ3ミリ秒からおよそ300ミリ秒のオーダーの過渡現象を作り出すことができることが見つけられている。上述した実施形態では、過渡現象の方向がPLCスキャンタイムと同じ桁数であり得るので、そのような長い過渡現象は検出されないかも知れない。よって、PLCは過渡現象をパワーサプライ遷移と混同し得るので、PLCは関係のあるデータを失い得る。
従って、ウェーハレベルアーキングによって引き起こされたこの種のより長い過渡現象を特定に検出すると同時により長い過渡現象を長期的安定遷移と混同することのないようにするために、新たなプロセスが必要であり得る。更に説明されるように、そのような差別化は、遅らされた決定プロセスを通して達成され得る。
そのような遅らされた決定プロセスの例を記載するのに先立って、ウェーハレベルアークとは何かを理解しておくことが役に立つ。描写的PVDチェンバーの主要コンポーネンツを示す図13に戻ると、基板またはウェーハ1310は、しばしば静電力を通してウェーハ1310をその場に保持するチャックまたは台座1312上で、チェンバーの下部に座る。ウェーハ1310の上には、ウェーハ1310上に蒸着されるべき金属またはその他の物質から作られたターゲット1306がある。DC電源が、ウェーハ1310の近傍において陰極1308(またはターゲット1306)と陽極1304の間に接続される。DC電源が通電されたとき、陰極1308と陽極1304の間のガスがイオン化されて、プラズマ1302を形成する。正に帯電したガスイオンは、ターゲット1306に向けて電場中を押し流され、そこでは金属原子または分子がターゲット1306から解放されることを衝突が動力学的に引き起こす。解放された金属はそれから、ウェーハ1310を含んだチェンバー中のあらゆる物を被覆する。
一般的にキットとも呼ばれる犠牲的シールド1314が、蒸着を吸収するためにチェンバー中に置かれ、定期的に取り替えられる。図示されていないのは、蒸着からチャックを保護することを目的としたウェーハを取り巻くいくつかのチェンバーコンポーネンツである。それらのコンポーネンツは、蒸着リングとカバーリングを含んでいても良い。チャックまたは台座は、その上のプロセス位置にウェーハを保持するために静電的に帯電している。この例のチャックは2つの電極またはポールを有する。処理中に、ポールはシャーシグラウンドに対して反対の電位に持っていかれる。チャックはまた、プラズマ誘導バイアスを測定するのに使われ得る電極を有していても良い。更には、DCおよびRF信号(例えば、2MHz)の両方を搬送するPVDチェンバーを取り囲んだコイル1315があっても良く、それはプラズマを整形し安定化するのを補助し得る。
陰極またはターゲット上では、アーク(それはウェーハレベルアークではない)は、ウェーハの表面に渡るランダムなパターンで、ウェーハ1310上の唾または彗星状の欠陥(材料組成はターゲットのそれと同じである)の存在に結果としてなる。陰極アークは、DCパワーサプライ中のマイクロ秒の電圧および電流過渡現象によって特徴付けられ、上でより完全に説明されたようにアークエネルギーによって定量化されても良い。図28は、典型的な陰極またはターゲットアーク欠陥パターン2800を示し、図29はウェーハ1310の表面上の彗星状の欠陥2900のクローズアップ図を示す。
他方で、ウェーハレベルアークは、ウェーハ1310付近のコンポーネンツから発生する。それらのコンポーネンツは、シールド1314、蒸着リングおよび/またはカバーリングを含み得る。それらのアークは、アークのエリア中でウェーハを激しく損傷または汚染するかまたは、放電してアーク自体から離れたウェーハ1310上をランダムに汚染で覆う。汚染材料組成は、アークが起こった周囲のチェンバーコンポーネンツのそれおよび/または周囲のチェンバーコンポーネンツを以前被覆していたターゲット材料のそれである。図30は、典型的なウェーハレベルアーク欠陥パターン3000を示す。図31は、非陰極アークから結果として得られるウェーハフィルム損傷のクローズアップまたは拡大図を示し、図32はウェーハ1310の中央における非陰極アークから離れたウェーハ汚染3200を示す。図33は、アーク付近のウェーハ汚染3300を示す。
ウェーハレベルアーキングの発生を検出するため、DCおよび/または静電チャックパワー波形が、過渡現象について監視されても良い。そのような監視は、例えばADU50または50’によって行われても良い。波形データは、各DCパワーサプライ信号(例えば、マスターおよび/またはスレーブパワーサプライ信号)について、静電チャック1312の1つ以上の電位について、PVDチェンバーに印加されたRFバイアスについて、コイル1315を通して移動しているDCおよび/またはRF信号について、および/またはPVDチェンバーと関連付けられたあらゆるその他のDCまたはAC電圧および/または電流波形について、ADU50に提供されても良い。ここで使われる「波形」という用語は、電圧、電流、パワーまたはエネルギーを表わす波形のような、あらゆるタイプの信号を表わしても良い。
双極静電チャックの電位の波形の例が図34に示されている。この図に示されるように、ポール1およびポール2電位はお互いに反対である(即ち、それらは逆の極性のものである)。図34では、ウェーハレベルアーキングは無い。
ウェーハを処理する工程中、ウェーハレベルアーキングが起こらない時には、DCおよび静電チャックパワーサプライ波形は典型的には、台地タイプの振る舞いを顕示し(図34に示されるように)、そこでは信号が与えられたレベルまでオンにされて、与えられた期間の間一定に保持されても良く、その後信号はオフ状態に復帰する。この場合の拡張として、パワー波形もまた一定レベルまでオンにされてある期間の間一定に保持され、それから変動する期間の間異なるレベルに変更されても良い。それらの期間は一般的には、プロセスレシピ中の様々なステップに相関しており、双方向スパイク(即ち、波形が上昇しそれから素早く下降するところ、またはその逆)とは対照的に一方向遷移(例えば、上昇するまたは下降する遷移)を含む。1つ以上のレシピステップが、傾斜、放物線状増加または減少、および正弦曲線のような、時間変動する振る舞いを顕示することが可能である。よって、ここに記載されるようないくつかの実施形態は、一定の波形レベルに適用可能である。更なる実施形態はまた、時間変動がウェーハレベルアークと同じ周波数と大きさの両方のものではないような、時間変動する波形にも適用可能である。
図35は、ウェーハレベルアーキングが存在する双極静電チャック電位の例を示す。見られるように、スパイクまたは双方向波形異常が存在し、それらの各々はおよそ3マイクロ秒からおよそ300マイクロ秒の範囲中の持続時間のものである。これらの双方向波形異常は、図35では“X”でラベル付けされている。これは、前述したアルゴリズムがそれらのスパイクを、アークによって引き起こされた異常としてではなくパワーサプライ遷移として捕捉して、それによりデータを誤分類してしまい得るのに十分に長い可能性が高いであろう。それらのタイプの異常は、それらがそこに異常に先立って波形があったところの元の波形値(または元の波形値に近い値)に戻ることから、ここでは双方向的と呼ばれる。言い換えると、それらの異常は上昇してそれから下降するかまたは、下降してそれから上昇するかのどちらかであり、よって双方向的な性質を有している。対照的に、図35で“Y”でラベル付けされた遷移のような一方向波形遷移は、上昇または下降のどちらかをしてそれから安定化する、勿論、そのような一方向波形遷移には僅かにオーバーシュートするかまたは揺らめく性質があっても良いが、全体的にそれらは1つの安定した値から始まり、異なる安定した値で終る。対照的に、双方向波形異常は、実質的に同じ波形値で始まって終る。例えば、双方向波形異常の前と後の波形値は、同じSUBおよびSLB値を有する同じ安定帯域内であるだろう。「スパイク」という用語と「双方向波形異常」はここでは入れ替わり可能に使われる。
図35のスパイクのより詳細な図が図36に示されている。この例では、それらの特定のスパイクの各々は、およそ20マイクロ秒からおよそ200マイクロ秒の範囲中の幅を有することを見ることができる。
図37は、ウェーハレベルアーキングの存在を示しているスパイクまたは双方向波形異常を有する波形の別の例を示す。この例では、波形は、ウェーハのための陰極(またはDC)パワーサプライからのものである。多くのシステムにおいて典型的にそうであるように、この例のDCパワーサプライは、マスターサプライとスレーブサプライを有する。スパイクは、図35と36の静電チャックパワーサプライ波形上に見られたものと同様である。
ウェーハレベルアーク検出器4100の描写的実施形態が、機能的ブロック図の形で図41に示されている。示されるように、ウェーハレベルアーク検出器4100は、PLC60のより一般的なバージョンと考えられても良い。言い換えると、PLC60は、ウェーハレベルアーク検出器4100の単なる1つの可能な実施形態である。この例では、ウェーハレベルアーク検出器4100は、プロセッサ4101(例えば、中央処理ユニット、ロジック回路、ラップトップコンピューター等)と、入力インターフェース4102と、メモリー4103またはあらゆるその他のタイプのコンピューター読み取り可能な媒体と、出力インターフェース4104を含む。様々なサブユニット4101−4104が特定のやり方で相互接続されているように示されているが、それらは、バスアーキテクチャーを介してのような、あらゆる望ましいやり方で直接または間接的に相互接続されても良い。
プロセッサ4101は、様々なデータ分析を行うようにだけでなく、ウェーハレベルアーク検出器4100中の他のサブユニットのいずれかを制御もするように構成されていても良い。例えば、それは、どのように入力インターフェース4102が受け取った波形データのサンプルを取り出すか、どのように出力インターフェース4101がデータを出力するか、およびどのようにメモリー4103がデータを格納し、そこに格納されたデータを出力するか、を記述する。プロセッサ4101は、それらのそれぞれの機能を適切な時間に行うようにそれらのサブユニットにコマンド信号を送ることによってのように、それらのその他のサブユニット4102、4103、4104の機能性のいくつかまたは全てを制御しても良い。
ウェーハレベルアーク検出器4100は、ADU50を介してセンサーA4105とセンサーB4106のような1つ以上のセンサーに接続されて(または含んでさえ)いても良い。2つのセンサーが示されているが、これは例としてだけのものである。望みに応じて、唯一のセンサーまたは3つ以上のセンサーがあっても良い。各センサー4105、4106は、例えば信号の電流および/または電圧のような、プラズマ生成装置(装置1300のような)に印加された信号の側面を感知しても良い。
センサー4105、4106からの情報は、ADU50によって高レートでサンプリングされても良い。ウェーハレベルアーク検出器4100は、一方では、より低いレートでのように、ADU50の出力をサンプリングしても良い。サンプリングは入力インターフェース4102によって行われても良く、それは一方では、プロセッサ4101および/またはメモリー4103に情報(または情報の処理されたバージョン)を転送しても良い。プロセッサ4101は、以下に記載されるように、図38のステップ3802−3815を行っても良い。また、プロセッサ4101および/またはメモリー4103からのあらゆる出力は、出力インターフェース4104を介してウェーハレベルアーク検出器4100の外に提供されても良い。この出力は、データおよび/または、テキストおよび/またはグラフィックディスプレイおよび/または光またはスピーカーを介した可聴なサウンドのような人間が読み取り可能な出力の形で提供されても良い。
代替的実施形態では、ウェーハレベルアーク検出器4100自体がADU50を含んでいても良い。もっと更なる代替的実施形態では、ADU50は全く使われなくても良く、ウェーハレベルアーク検出器4100自体がセンサー4105、4106から直接的に取り出されたサンプルを処理するように構成されていても良い。
長期的レシピステップ遷移とウェーハレベルアークによって引き起こされた比較的長いスパイクの間を区別するために、図38に描写的に示されるように、以下のプロセスに従っても良い。この特定の例では、ステップ3801はADU50によって行われ、残りのステップ3802−3815はPLC60またはウェーハレベル検出器4100のようなコンピューティングデバイスによって行われる。図38のプロセスは、ウェーハレベル検出器4100がステップ3802−3815を行うことを仮定して記載される。しかしながら、これらのステップは、代替的にPLC60によって、またはあらゆるその他のタイプの適切に構成されたコンピューティングデバイスによって、行われても良い。
ステップ3801では、ADU50が、関心のある1つ以上の波形(例えば、静電チャック電位)を比較的高いサンプリングレートで定期的にサンプリングする。例えば、ADU50は、波形を33ナノ秒毎にサンプリングしても良い。ADU50よりも低いサンプリングレートで、入力インターフェース4102が、波形データとADU50からの1つ以上のフラグまたはレジスターをサンプリングしても良い(ステップ3802)。入力インターフェース4102に提供された波形データは、ADU50によって受け取られた生の波形データであっても良く、あるいはそれはフィルターされているかそうでなければ処理されていても良い。入力インターフェース4102によってサンプリングされたフラグまたはレジスターは、ADU50のステータスビット9および/またはアークカウントとアーク時間レジスターを含んでいても良い。
プロセッサ4101は、PLC60について前述された安定モードを追跡するように構成されていても良い。安定モードのステータスを表すフラグとここに説明されるようなあらゆるその他の値とその他の情報は、例えば、メモリー4103中に格納されても良い。また、メモリー4103は、プロセッサ4101によって読み出されて実行されるコンピューター実行可能な命令を格納していても良い。コンピューター実行可能な命令は、ここでプロセッサ4101に帰属される機能のいずれかを行うためのあらゆる命令を含んでいても良い。安定モードは、測定された波形が安定帯域内であるかどうかに対応する。前述したように、安定帯域は、図39に示されるような、安定上位帯域(SUB)と安定下位帯域(SLB)の間の領域である。SUBとSLBは、静的(即ち、変化していない)かまたは動的であっても良い。SUBとSLBが動的であるところでは、それらは、波形の現行および/または過去の値に応答して変化し得る。例えば、SUBとSLBは、時間に渡る波形値のスライディングウィンドウ平均によってあらゆる与えられた瞬間に決定されても良く、それは境界があまりにも素早く動くことを防ぐべくローパスフィルターとして働いても良い。SUBとSLBの動きは望みに応じて更に弱められても良い。
もし波形が、十分な期間Ts(それはゼロであってもノンゼロであっても良い)の間安定帯域内にあったならば、ウェーハレベルアーク検出器4100は安定モードに設定される。そうでなければ、ウェーハレベルアーク検出器4100は安定モードにはない。図38に戻ると、もしウェーハレベルアーク検出器4100が安定モードにあれば、ステップ3803において波形が安定帯域から退出したかどうか(即ち、波形がもはやSUBとSLBの間ではないかどうか)が決定される。もし波形が安定帯域を退出していなければ、ステップ3804においてADU50からのあらゆる新たに蓄積されたアークカウントとアーク時間値が、それぞれメモリー4103中に格納された安定アークカウントレジスターと安定アーク時間レジスターに転送される。入力インターフェース4102はそれから、ステップ3802においてADU50の出力の別のサンプルを取り出す。
もしウェーハレベルアーク検出器4100が安定モードにあり、ステップ3803において波形が安定帯域から退出していることが決定されれば、ステップ3805においてウェーハレベルアーク検出器4100は安定モード外に切り替わる。安定帯域から退出する波形の例は、図39の時間A、C、EおよびGにおいて起こる。加えて、StabOutタイマー(それはメモリー4103に格納されていても良い)がプロセッサ4101によって始動させられ、それはウェーハレベルアーク検出器4100が安定モード外である期間を計時する(しかしながら、StabOutタイマーは、ウェーハレベルアーク検出器4100が安定モードに再度入った後の小さな遅延を更に計時しても良い)。またStabOutカウンターがインクリメントされ(それは波形が安定モードから退出する回数をカウントする)、Tsタイマー(上述したタイミング遅延Tsのための)が、もしそれが既にゼロになければ、ゼロにリセットされる。そして、入力インターフェース4102はステップ3802においてADU50から別のサンプルを取り出すことを続ける。
ここでウェーハレベルアーク検出器4100はもはや安定モードにはないので、サンプリングの後それはステップ3806に進み、そこでプロセッサ4101は、波形が安定帯域に戻っているかどうか(即ち、波形が再びSUBとSLBの間であるかどうか)を決定する。波形の値と、前の安定帯域と、現行の安定帯域は、例えばメモリー4103中に格納されても良い。もし波形が安定帯域に戻っていなければ、ウェーハレベルアーク検出器4100はステップ3802に進み、入力インターフェース4102を介してADU50から別のサンプルを取り出す。しかしもし波形が安定帯域に戻っていれば、ステップ3807において、それはStabOutタイマーを停止し、Tsタイマーを開始する。安定帯域に戻る波形の例は、図39の時間B、D、FおよびHにおいて起こる。
次に、ステップ3808において、プロセッサ4101は、波形がまだ安定帯域内であるかどうかを決定する。もしそうであれば、それは次にステップ3809においてTsタイマーに従って遅延Tsが経過したかどうかを決定する。もしそうでなければ、プロセスはステップ3808にサイクルして戻る。もし遅延Tsが経過していれば、プロセスはステップ3810に移る。
ステップ3810では、プロセッサ4101は、波形の現行のサンプリングされた値を、安定モードからの変化においてかまたはその直前に存在していた前の安定帯域(前述したように、安定帯域は時間に渡って変化しても良い)と比較する。特に、ステップ3810において、波形の現行のサンプリングされた値が前の安定帯域内か、それより上か、それより下かが決定される。もし波形の現行値が前の安定帯域内であれば、プロセッサ4101はこれをウェーハレベルアークによって引き起こされたスパイクとして解釈し、メモリー4103においてスパイクを登録してスパイクに関連付けられたエネルギーを測定することに進む。これの例は、時間Fにおけるかまたはその僅かに後(時間F+Tsのような)の波形レベルが依然として、時間Eにおけるかまたはその直前に存在していた元の安定帯域内であるので、図39の時間Fにおいて起こる。
イベントをスパイクとして登録するため、プロセッサ4101は、StabOutタイマーによって測定された時間の長さか、スパイク中にADU50から受け取ったアーク時間の値のどちらかを使っても良い。前者は後者よりも低い分解能のものである(ウェーハレベルアーク検出器4100はADU50よりも低いレートでサンプリングしても良いから)。しかしながら、もしスパイクが非ウェーハレベルアーク検出について前述したようにスパイク感知閾値を跨いでいなければ(スパイクが小さ過ぎたかまたはその閾値の反対方向にあったかどちらかのために)、ADU50はいかなるアーク時間(およびアークカウント)も登録していなくても良い。よって、この例では、プロセッサ4101はもし利用可能であれば最高の分解能の測定を取り、そうでなければStabOutタイマーを使う。これはステップ3811−3813によって達成される。
ステップ3811では、プロセッサ4101は、ウェーハレベルアーク検出器4100が安定モード外にあった間(ADU50からのステータスビットによって示された)に何らかの値がADU50のアークカウントおよびアーク時間レジスター中に蓄積されたかどうかを決定する。もしそうであれば、ステップ3812において、それらの蓄積されたアークカウントおよびアーク時間値が、ウェーハレベルアークによって引き起こされたスパイクの一部として分類され、そのエネルギーを測定するのに使われる。しかしもし蓄積された値がないとステップ3811において決定されたならば、ステップ3813において、StabOutタイマーの値がスパイクの持続時間を測定するのに使われる。ステップ3812と3813において、スパイクの存在の指標はまた、別に記録されても良い(メモリー4103中にのように)。加えて、スパイクが波形の適切な部分と相関され得るように、スパイクのタイムスタンプも記録されても良い(メモリー4103中にのように)。
もし波形の現行レベルが前の安定帯域より上であれば(図39の時間BとDにおいて起こるように)、ステップ3814において、あらゆる蓄積されたアークカウントおよびアーク時間値が遷移上昇カテゴリーの下に分類される。同様に、もし波形の現行レベルが前の安定帯域より下であれば(図39の時間Hにおいて起こるように)、ステップ3815において、あらゆる蓄積されたアークカウントおよびアーク時間値が遷移下降カテゴリーの下に分類される。これら二つの場合のいずれにおいても、プロセッサ4101は、イベントがウェーハレベルアークによって引き起こされたスパイクと関連付けられているとは考えず、むしろ単に波形中の通常の長期的遷移を表すと考える。ステップ3814と3815では、上昇するかまたは下降する遷移の存在の指標はそれぞれ、別に記録されても良い(メモリーのようなコンピューター読み取り可能な媒体上に記録されたデータのように)。加えて、遷移が波形の適切な部分と相関され得るように、上昇するかまたは下降する遷移のタイムスタンプも記録されても良い。ステップ3812−3815のいずれかにおいてイベントが分類された後、ウェーハレベルアーク検出器4100はステップ3802に戻って、入力インターフェース4102を介してADU50から別のサンプルを取り出す。
それで、図38の描写的な方法に基づくと、ウェーハレベルアーク検出器4100は時間A(例えば)におけるイベントを、時間EとFにおけるイベントとは異なるように取り扱うことを見ることができる。時間Aに続く次のウェーハレベルアーク検出器4100サンプルにおいて、プロセスは、ステップ3802に、それからステップ3803に、それからステップ3805に、それからステップ3802に、それからステップ3806に、そしてそれからステップ3802に戻るように、移る。ステップ3802と3806の間のこのサイクルは、波形が安定帯域に再度入るまで繰り返されても良い。その時点で、プロセスは、ステップ3807に、それからステップ3808に、それからステップ3809に、それから最終的にステップ3810に、それからステップ3814に、移る。よって、時間Aにおけるイベントは、上昇遷移として分類される。
時間Eにおけるイベントについては、時間Eに続く次のウェーハレベルアーク検出器4100において、プロセスは、ステップ3802に、それからステップ3803に、それからステップ3805に、それからステップ3802に、それからステップ3806に、そしてそれからステップ3802に戻るように、移る。時間Aにおける遷移に応答してと全く同じように、ステップ3802と3806の間のこのサイクルは、波形が安定帯域に再度入るまで繰り返されても良い。しかしながら、安定帯域に再度入った後は、プロセスは今度は、ステップ3807に、それからステップ3808に、それからステップ3809に、それから最終的にステップ3810に、それからステップ3811に、それからステップ3812かステップ3813のどちらか(遷移がADU50アーク検出閾値を跨ぐかどうかに依って)に、移る。よって、この場合には、時間Eにおけるイベントは、スパイクとして適切に分類される。
よって、遷移イベントの分類は波形が安定化されるまで遅らせることができることを見ることができる。波形が安定化して元の値に戻るか十分に異なる値になるかに依って、プロセッサ4101は、イベントをウェーハレベルアーク(即ち、異常)としてかまたは通常の長期的波形遷移(即ち、異常ではない)としてかのどちらかに分類する。この遅らされた決定をすることは、プロセッサ4101が異常と通常遷移の間を区別することを許容する。
図38に示された方法は、数々のやり方で変形されても良い。例えば、ステップ3811と3812は取り除かれてもよく、その代わりにステップ3810の「内である」出力がステップ3813に直接供給されても良い。
前述したように、更なる描写的実施形態では、ADU50は完全に不要とされても良く、その代わりにセンサーAとBの出力が入力インターフェース4102を介してウェーハレベルアーク検出器4100に直接結合されて、波形信号をウェーハレベルアーク検出器4100に提供しても良い。入力インターフェース4102はそれから、波形(または波形のフィルターされたバージョン)を直接サンプリングして、安定モードのステータスを決定し、波形サンプルからStabOutタイマーを開始/停止しても良い。そのような実施形態では、プロセスは図40に示されたものにより似ているように見えても良い。この例に見ることができるように、ステップ3804、3811および3812は完全に取り除かれ、ステップ3814と3815はそれぞれ、ステップ4001と4002によって置き換えられる。ステップ4001では、安定モードへの戻りに際して波形は前の安定帯域より上のレベルにあるということの決定は、上昇遷移の指標を記録すること(例えば、メモリー中にのようにコンピューター読み取り可能な媒体上のデータとして)に結果としてなる。同様に、ステップ4002において、安定モードへの戻りに際して波形は前の安定帯域より下のレベルにあるということの決定は、下降遷移の指標を記録することに結果としてなる。それらの指標の両方はまた、それらが後に波形の適切な部分に跡を辿って戻ることができるように、タイムスタンプされても良い。
上述したいずれかのデータをコンピューター読み取り可能な媒体に記録することに加えて、このデータは更に、出力がヒューマンインターフェースデバイス上に生成されることを引き起こしても良い。例えば、ステップ3812において検出されているウェーハレベルアークに応答して、システムは、発光ダイオードがコンピューターディスプレイ上に適切なメッセージを点灯するおよび/または表示することを引き起こしても良い。また、コンピューター読み取り可能な媒体に書き込まれたデータのいずれかは、人間が読み取り可能な形での最終的な提示のためにコンピューターによって後に読み出されても良い。
上では物理蒸着(PVD)チェンバーについて例が説明されたが、それらの技術はまた、プラズマ化学蒸着(PECVD)チェンバー、プラズマ蒸着チェンバー、および反応性イオンエッチング(RIE)チェンバーのようなその他のタイプのプラズマプロセスチェンバーにも適用されることができる。
よって、プラズマプロセスチェンバーに印加された1つ以上の信号に基づいてプラズマプロセスチェンバー中のウェーハレベルアークを検出するだけでなく、それらのウェーハレベルアークをウェーハ処理レシピ中に起こる通常の長期的信号遷移から信頼性をもって区別することも可能であるようなシステムと方法の例が記載された。