JP5461339B2 - 複数ノード間での通信方法、相互接続ポートおよび相互接続システム - Google Patents
複数ノード間での通信方法、相互接続ポートおよび相互接続システム Download PDFInfo
- Publication number
- JP5461339B2 JP5461339B2 JP2010180051A JP2010180051A JP5461339B2 JP 5461339 B2 JP5461339 B2 JP 5461339B2 JP 2010180051 A JP2010180051 A JP 2010180051A JP 2010180051 A JP2010180051 A JP 2010180051A JP 5461339 B2 JP5461339 B2 JP 5461339B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- data
- processor
- request
- remote
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 96
- 238000004891 communication Methods 0.000 title description 12
- 230000004044 response Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 description 71
- 238000012545 processing Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 19
- 230000008901 benefit Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Description
〔スケーラブルノード〕
本発明は、相互接続システム(例えば、ルーティングシステム)内で2以上のノードを接続することを可能にするスケーラブル相互接続ポートを含む。スケーラブル相互接続ポートは、有利には、2つのノードまたは3以上のノードと効率よく使用され得るよう、対称になっている。こうして有益なことに、相互接続システム内での付加的ハードウエアの量は減少する。
〔パイプラインによるおよびそれによらないメモリアクセス〕
図5および6は、本発明によるスケーラビリティポート150を有するスケーラブルノード105を用いた、パイプラインによらない遠隔およびローカルメモリアクセスを用いた実施形態のためのプロセスタイミング図である。特にこれらの図は、ローカルメモリアクセスおよび遠隔メモリアクセスを処理するときに起こるさまざまな動作の従属性およびタイミングを例示する。これらのタイミングおよび従属性は、スケーラブルノード105のスケーラビリティポート150が、パイプライン化コマンドセットではなくむしろ単純な要求/回答コマンドセットを使用する場合について示されている。
〔クロスケース〕
一部のトランザクションにおいては、2以上のスケーラブルノードが、同時にかまたは比較的それに近い状態で同じデータを要求することがある。これらの場合は、クロス(cross)ケースと呼ばれる。クロスケースでは、一方の側が特定のアドレスについての要求を他方の側に送り、その要求に対する回答を受け取る前に他方の側からこのアドレスについての要求を受け取る。このクロスケースを解消するためには、各スケーラブルノードはこのクロスケースを検出しなければならず、次に各スケーラビリティポート側が同じ順序で要求を処理すべくデータの各要求(またはトランザクション)を処理する順序を決定する助けとなる一組の規則に、該各スケーラブルノードは従わなくてはならない。
(付記1) 複数のプロセッサ、メモリシステムおよび相互接続チップセットを各々が含む複数のノードを結合するように構成された相互接続ポートにおいて、
電気信号を受信または送信するように構成された物理層と、
前記物理層に結合され、受信したまたは送信した前記電気信号のいずれかとの関係を規定するように構成された信号プロトコル層と、
前記信号プロトコル層に結合され、前記の受信電気信号に応答したデータ要求または前記の送信電気信号の準備に応答した回答のいずれかを生成するように構成されたコマンドプロトコル層と、
前記コマンドプロトコル層に結合され、前記データ要求または前記回答のいずれかに応答してデータに対するリーガルトランザクションセットを提供するように構成されたコヒーレンスプロトコル層と、を含んでなり、
ここに、前記物理層、前記信号プロトコル層および前記コマンドプロトコル層は対称であり、前記コヒーレンスプロトコル層は非対称であることを特徴とする相互接続ポート。
(付記2) その関係は、前記の受信電気信号または送信電気信号のいずれかに対するタイミング要求条件である付記1に記載の相互接続ポート。
(付記3) 前記回答は、前記データ要求に応答して識別されたデータを含む付記1に記載の相互接続ポート。
(付記4) 前記リーガルトランザクションは、複数の処理システムのうちの少なくとも1つの処理システムによって許容可能なトランザクションを含む付記1に記載の相互接続ポート。
(付記5) 複数のプロセッサおよび相互接続チップセットを各々が有する複数のノード間で通信するための方法において、
前記複数のノードのうちの第1のノード内における前記複数のプロセッサのうちの1つのプロセッサから、プロセッサ要求を発行する段階と、
前記複数のノードのうちの他のノードの各々に対して前記プロセッサ要求を渡す段階と、
前記プロセッサ要求に応答してメモリのアクセスを開始する段階であって、ノード内の該メモリが該プロセッサ要求を発行するプロセッサを有している段階と、
前記要求を発行する前記プロセッサを有する前記ノード内の前記メモリかまたは複数の前記プロセッサの中の1つのプロセッサのプロセッサキャッシュのいずれかで、前記プロセッサ要求のコンテンツの位置を識別する段階と、
を含んでなる方法。
(付記6) 前記のデータの位置を識別する段階はさらに、前記コンテンツが複数の前記プロセッサ内のプロセッサの前記プロセッサキャッシュ内にあることに応答して、スヌープフォローアップを発行する段階を含む付記5に記載の通信方法。
(付記7) スヌープフォローアップとは関係なく前記要求を発行する前記プロセッサを有する前記ノード内の前記メモリから、前記コンテンツを得る段階をさらに含む付記6に記載の通信方法。
(付記8) スヌープフォローアップの受信に応答して、前記コンテンツの要求を取消す段階をさらに含む付記6に記載の通信方法。
(付記9) 複数のプロセッサを各々が有する複数のノードを備える相互接続システムにおけるデータ要求方法において、
ローカルノードから前記データ要求を発行する段階と、
前記ローカルノード内のローカルメモリに対するアクセスを開始する段階と、
前記の要求されたデータが前記ローカルノード内のプロセッサのプロセッサキャッシュ内にあるか否かを決定すべく該ローカルノードの各プロセッサのプロセッサキャッシュをスヌープすると共に、該要求されたデータが該ローカルノード内のプロセッサのプロセッサキャッシュ内にあることに応答して該プロセッサキャッシュから前記データのコピーを得る段階と、
遠隔ノード内の各プロセッサのプロセッサキャッシュをスヌープすると共に、前記の要求されたデータが前記遠隔ノード内のプロセッサの前記プロセッサキャッシュ内にあることに応答して、該遠隔ノードのプロセッサキャッシュから、そのデータのコピーを得る段階と、
前記ローカルノードまたは遠隔ノードの前記プロセッサキャッシュ内にデータがないことに応答して、前記ローカルメモリからそのデータを検索する段階と、
を含むことを特徴とするデータ要求方法。
(付記10) 前記のデータを検索する段階はさらに、そのデータが排他的データであることに応答して、そのデータのコピーを得る段階を含む付記9に記載のデータ要求方法。
(付記11) 複数のプロセッサを各々が有する少なくとも3つのノードを備える相互接続システムにおけるデータ要求方法において、
ローカルノードからデータの要求を発行する段階と、
前記データ要求に応答して、そのデータのアドレスが遠隔ノード内にあるか否かを決定すべくプロトコルエンジン内のディレクトリに対して探索を行うと共に、そのデータのアドレスが該ディレクトリ内にあることに応答して該遠隔ノードからそのデータを検索する段階と、
そのデータのアドレスが前記ディレクトリ内にないことに応答して前記ローカルノード内の各プロセッサのプロセッサキャッシュをスヌープすると共に、そのプロセッサキャッシュ内にそのデータがあることに応答して該ローカルノード内のプロセッサのプロセッサキャッシュからそのデータを検索する段階と、
を含むことを特徴とするデータ要求方法。
(付記12) 前記データが前記遠隔ノード内にあることを決定したことに応答して、該遠隔ノードの遠隔メモリからそのデータを検索する段階をさらに含む付記11に記載のデータ要求方法。
(付記13) 前記データ要求に応答して前記ローカルノード内のメモリに対する思索的メモリアクセスを開始する段階をさらに含む付記11に記載のデータ要求方法。
(付記14) 前記データが置かれた前記複数のノードのうち遠隔ノードからペンディングヒントを受信したことに応答して、前記思索的メモリアクセスを停止する段階をさらに含む付記13に記載のデータ要求方法。
(付記15) 前記複数のノードの遠隔ノードからペンディングヒントを受信しないことに応答して、前記ローカルノード内でそのデータの場所を特定する段階をさらに含む付記14に記載のデータ要求方法。
(付記16) 第1のノードおよび第2のノードを含む相互接続システムにおけるクロスケースを解消する方法において、
前記第2のノードから前記第1のノードへの第2のノード要求とほぼ同時の、該第1のノードから該第2のノードへの第1のノード要求を検出する段階と、
前記第1のノード要求または前記第2のノード要求のうちの一方を正しい要求として選択する段階であって、他方のノード要求は非選択ノード要求とする段階と、
前記非選択ノード要求を処理する前に前記の正しい要求を処理する段階と、
を含むことを特徴とするクロスケース解消方法。
(付記17) 前記の選択する段階はさらに、前記第1のノード要求または前記第2のノード要求がリトライ不能なコマンドであるか否かを決定する段階を含む付記16に記載のクロスケース解消方法。
(付記18) 前記の決定する段階はさらに、
前記第1のノード要求がリトライ不能なコマンドであることに応答して、前記第2のノード要求に先立ち前記第1のノード要求を処理する段階と、
前記第2のノード要求がリトライ不能なコマンドであることに応答して、前記第1のノード要求に先立ち前記第2のノード要求を処理する段階と、
を含む付記17に記載のクロスケース解消方法。
(付記19) 前記の決定する段階はさらに、
前記第1のノード要求が、リトライ不能なコマンドではなくかつ優先コマンドであることに応答して、前記第2のノード要求に先立ち前記第1のノード要求を処理する段階と、
前記第2のノード要求が、リトライ不能なコマンドでなくかつ優先コマンドであることに応答して、前記第1のノード要求に先立ち前記第2のノード要求を処理する段階と、
を含む付記17に記載のクロスケース解消方法。
(付記20) 前記の検出する段階はさらに、前記第1のノードと前記第2のノードにおいてコミットポイントを識別する段階を含む付記16に記載のクロスケース解消方法。
110 ノード制御部
115 メモリシステム
120 入出力(I/O)システム
125 中央処理ユニット
130 第3の信号ラインセット
135a 第1の信号ラインセット
135b 第2の信号ラインセット
140 ノード信号ライン
150 スケーラビリティポート(スケーラブル相互接続ポート)
155 物理層
160 信号プロトコル層
165 コマンド/データプロトコル層
170 コヒーレンスプロトコル層
210a 第1のスケーラブルノード
210b 第2のスケーラブルノード
310 スケーラブルノード
320 ノード制御ライン
330 相互接続システム
340 プロトコルエンジン
Claims (1)
- 複数のプロセッサとローカルメモリとを各々が有する複数のノードを備える相互接続システムにおいて、前記複数のノードの各々に設けられたノード制御部によってデータの要求を行うデータ要求方法において、
前記複数のノードに含まれるローカルノード内の前記複数のプロセッサのうち1つのプロセッサから前記データ要求を発行する段階と、
前記ローカルノード内のノード制御部により、前記データ要求によって要求されたデータについて、前記ローカルノード内のローカルメモリに対するアクセスを開始するとともに、前記ローカルノード内の各プロセッサのプロセッサキャッシュのスヌープ、及び、前記複数のノードに含まれる遠隔ノード内の各プロセッサのプロセッサキャッシュのスヌープを行う段階と、
前記ローカルノードの各プロセッサのプロセッサキャッシュへのスヌープに対して、該要求されたデータが該ローカルノード内のプロセッサのプロセッサキャッシュ内にあることに応答して該プロセッサキャッシュから前記要求されたデータのコピーを得るとともに、前記遠隔ノード内の各プロセッサのプロセッサキャッシュのスヌープを取り消す段階と、
前記ローカルノード内のプロセッサのプロセッサキャッシュに前記要求されたデータがなく、前記遠隔ノード内の各プロセッサのプロセッサキャッシュへのスヌープに対して、前記の要求されたデータが前記遠隔ノード内のプロセッサの前記プロセッサキャッシュ内にあることに応答して、該遠隔ノードのプロセッサキャッシュから前記要求されたデータのコピーを得る段階と、
前記ローカルノードおよび遠隔ノードの前記プロセッサキャッシュ内にデータがないことに応答して、前記ローカルメモリから前記要求されたデータを検索する段階と、を有し、
前記遠隔ノードのプロセッサキャッシュから前記要求されたデータのコピーを得る段階において、
前記データ要求によって要求されたデータについての前記ローカルノード内のローカルメモリに対するアクセスの取り消し、または、停止を行う段階
を含むことを特徴とするデータ要求方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/874,189 US6799217B2 (en) | 2001-06-04 | 2001-06-04 | Shared memory multiprocessor expansion port for multi-node systems |
US09/874189 | 2001-06-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007141155A Division JP4593594B2 (ja) | 2001-06-04 | 2007-05-28 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198864A Division JP5392387B2 (ja) | 2001-06-04 | 2012-09-10 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250863A JP2010250863A (ja) | 2010-11-04 |
JP5461339B2 true JP5461339B2 (ja) | 2014-04-02 |
Family
ID=25363184
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163097A Pending JP2003108538A (ja) | 2001-06-04 | 2002-06-04 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
JP2007141155A Expired - Fee Related JP4593594B2 (ja) | 2001-06-04 | 2007-05-28 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
JP2010180051A Expired - Fee Related JP5461339B2 (ja) | 2001-06-04 | 2010-08-11 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
JP2012198864A Expired - Fee Related JP5392387B2 (ja) | 2001-06-04 | 2012-09-10 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163097A Pending JP2003108538A (ja) | 2001-06-04 | 2002-06-04 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
JP2007141155A Expired - Fee Related JP4593594B2 (ja) | 2001-06-04 | 2007-05-28 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198864A Expired - Fee Related JP5392387B2 (ja) | 2001-06-04 | 2012-09-10 | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム |
Country Status (2)
Country | Link |
---|---|
US (4) | US6799217B2 (ja) |
JP (4) | JP2003108538A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7051150B2 (en) * | 2002-07-29 | 2006-05-23 | Freescale Semiconductor, Inc. | Scalable on chip network |
US8185602B2 (en) | 2002-11-05 | 2012-05-22 | Newisys, Inc. | Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters |
EP1426866A1 (en) * | 2002-12-06 | 2004-06-09 | Sun Microsystems, Inc. | A method to reduce memory latencies by performing two levels of speculation |
US8667227B2 (en) * | 2009-12-22 | 2014-03-04 | Empire Technology Development, Llc | Domain based cache coherence protocol |
US20130173322A1 (en) * | 2011-12-30 | 2013-07-04 | Schneider Electric USA, Inc. | Energy Management with Correspondence Based Data Auditing Signoff |
US10089043B2 (en) * | 2013-03-15 | 2018-10-02 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
CN103902500B (zh) * | 2014-03-21 | 2018-05-08 | 浪潮电子信息产业股份有限公司 | 一种非cache一致性协议加解锁报文处理方法 |
JP5936152B2 (ja) | 2014-05-17 | 2016-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | メモリアクセストレース方法 |
GB2545897B (en) * | 2015-12-21 | 2018-02-07 | Advanced Risc Mach Ltd | Asymmetric coherency protocol |
US10157134B2 (en) * | 2016-04-11 | 2018-12-18 | International Business Machines Corporation | Decreasing the data handoff interval for a reserved cache line based on an early indication of a systemwide coherence response |
US10521112B2 (en) | 2017-03-17 | 2019-12-31 | International Business Machines Corporation | Layered clustered scale-out storage system |
US11080225B2 (en) * | 2019-03-18 | 2021-08-03 | Cisco Technology, Inc. | Peer direct mechanism for direct memory access across host devices |
US11698879B2 (en) * | 2019-12-06 | 2023-07-11 | Intel Corporation | Flexible on-die fabric interface |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205963A (ja) * | 1989-01-27 | 1990-08-15 | Digital Equip Corp <Dec> | 読取中断処理 |
JPH06110844A (ja) * | 1992-08-11 | 1994-04-22 | Toshiba Corp | 分散共有メモリ型マルチプロセッサシステム |
US5530933A (en) * | 1994-02-24 | 1996-06-25 | Hewlett-Packard Company | Multiprocessor system for maintaining cache coherency by checking the coherency in the order of the transactions being issued on the bus |
US5546546A (en) * | 1994-05-20 | 1996-08-13 | Intel Corporation | Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge |
JP3872118B2 (ja) * | 1995-03-20 | 2007-01-24 | 富士通株式会社 | キャッシュコヒーレンス装置 |
JP2786124B2 (ja) * | 1995-04-26 | 1998-08-13 | 甲府日本電気株式会社 | 共有メモリ型マルチプロセッサシステム |
USRE38428E1 (en) * | 1995-05-02 | 2004-02-10 | Apple Computer, Inc. | Bus transaction reordering in a computer system having unordered slaves |
US5925099A (en) * | 1995-06-15 | 1999-07-20 | Intel Corporation | Method and apparatus for transporting messages between processors in a multiple processor system |
US5887146A (en) * | 1995-08-14 | 1999-03-23 | Data General Corporation | Symmetric multiprocessing computer with non-uniform memory access architecture |
US5802560A (en) * | 1995-08-30 | 1998-09-01 | Ramton International Corporation | Multibus cached memory system |
JPH10154100A (ja) * | 1996-11-25 | 1998-06-09 | Canon Inc | 情報処理システム及び装置及びその制御方法 |
US5881253A (en) * | 1996-12-31 | 1999-03-09 | Compaq Computer Corporation | Computer system using posted memory write buffers in a bridge to implement system management mode |
US6065101A (en) * | 1997-06-12 | 2000-05-16 | International Business Machines Corporation | Pipelined snooping of multiple L1 cache lines |
US6757798B2 (en) * | 1997-06-30 | 2004-06-29 | Intel Corporation | Method and apparatus for arbitrating deferred read requests |
US6389479B1 (en) * | 1997-10-14 | 2002-05-14 | Alacritech, Inc. | Intelligent network interface device and system for accelerated communication |
US6631448B2 (en) * | 1998-03-12 | 2003-10-07 | Fujitsu Limited | Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol |
US6393023B1 (en) | 1998-05-08 | 2002-05-21 | Fujitsu Limited | System and method for acknowledging receipt of messages within a packet based communication network |
JP2000132531A (ja) * | 1998-10-23 | 2000-05-12 | Pfu Ltd | マルチプロセッサ |
US6338122B1 (en) * | 1998-12-15 | 2002-01-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node |
EP2320322A3 (en) * | 1998-12-21 | 2011-08-03 | Advanced Micro Devices, Inc. | Conservation of system memory bandwidth and cache coherency maintenance using memory cancel messages |
US6269428B1 (en) * | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Method and system for avoiding livelocks due to colliding invalidating transactions within a non-uniform memory access system |
JP2000330965A (ja) * | 1999-03-17 | 2000-11-30 | Hitachi Ltd | マルチプロセッサシステム及びそのメモリアクセストランザクションの転送方法 |
US6467012B1 (en) * | 1999-07-08 | 2002-10-15 | International Business Machines Corporation | Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors |
US6457100B1 (en) * | 1999-09-15 | 2002-09-24 | International Business Machines Corporation | Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls |
JP4689783B2 (ja) * | 1999-09-28 | 2011-05-25 | 富士通株式会社 | 分散共有メモリ型並列計算機 |
US6957290B1 (en) * | 2000-10-06 | 2005-10-18 | Broadcom Corporation | Fast arbitration scheme for a bus |
US6842830B2 (en) * | 2001-03-31 | 2005-01-11 | Intel Corporation | Mechanism for handling explicit writeback in a cache coherent multi-node architecture |
US6711652B2 (en) * | 2001-06-21 | 2004-03-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that provides precise notification of remote deallocation of modified data |
US6859866B2 (en) * | 2001-10-01 | 2005-02-22 | International Business Machines Corporation | Synchronizing processing of commands invoked against duplexed coupling facility structures |
-
2001
- 2001-06-04 US US09/874,189 patent/US6799217B2/en not_active Expired - Lifetime
-
2002
- 2002-06-04 JP JP2002163097A patent/JP2003108538A/ja active Pending
-
2004
- 2004-08-13 US US10/917,815 patent/US7418556B2/en not_active Expired - Fee Related
- 2004-08-13 US US10/917,682 patent/US7406582B2/en not_active Expired - Fee Related
-
2007
- 2007-05-28 JP JP2007141155A patent/JP4593594B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-24 US US12/179,386 patent/US8015366B2/en not_active Expired - Fee Related
-
2010
- 2010-08-11 JP JP2010180051A patent/JP5461339B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-10 JP JP2012198864A patent/JP5392387B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050021910A1 (en) | 2005-01-27 |
US7418556B2 (en) | 2008-08-26 |
US20050044259A1 (en) | 2005-02-24 |
US7406582B2 (en) | 2008-07-29 |
JP4593594B2 (ja) | 2010-12-08 |
JP2003108538A (ja) | 2003-04-11 |
JP2010250863A (ja) | 2010-11-04 |
US6799217B2 (en) | 2004-09-28 |
US8015366B2 (en) | 2011-09-06 |
JP2013012235A (ja) | 2013-01-17 |
US20020184330A1 (en) | 2002-12-05 |
US20090024688A1 (en) | 2009-01-22 |
JP5392387B2 (ja) | 2014-01-22 |
JP2007272922A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5461339B2 (ja) | 複数ノード間での通信方法、相互接続ポートおよび相互接続システム | |
US5682512A (en) | Use of deferred bus access for address translation in a shared memory clustered computer system | |
KR100360064B1 (ko) | 고도로파이프라인된버스구조 | |
US7093079B2 (en) | Snoop filter bypass | |
JP3644587B2 (ja) | 共用介入サポートを有する不均等メモリ・アクセス(numa)・データ処理システム | |
KR100465583B1 (ko) | 판독 요청을 원격 처리 노드에 추론적으로 전송하는 비정형 메모리 액세스 데이터 처리 시스템 및 이 시스템에서의 통신 방법 | |
US6029204A (en) | Precise synchronization mechanism for SMP system buses using tagged snoop operations to avoid retries | |
KR100286962B1 (ko) | 캐쉬 제어기 | |
JP3470951B2 (ja) | 非一様メモリ・アクセス・コンピュータ・システム及びその操作方法 | |
JP3832833B2 (ja) | 情報処理方法および装置 | |
US7395379B2 (en) | Methods and apparatus for responding to a request cluster | |
JP2000227908A (ja) | 共用介入サポ―トを有する不均等メモリ・アクセス(numa)デ―タ処理システム | |
TW200901027A (en) | Method and apparatus for speculative prefetching in a multi-processor/multi-core message-passing machine | |
US5659708A (en) | Cache coherency in a multiprocessing system | |
US8266386B2 (en) | Structure for maintaining memory data integrity in a processor integrated circuit using cache coherency protocols | |
US7107409B2 (en) | Methods and apparatus for speculative probing at a request cluster | |
KR20050074310A (ko) | 캐시 라인 소유권 이전 방법 및 장치 | |
US6085293A (en) | Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests | |
US20060253662A1 (en) | Retry cancellation mechanism to enhance system performance | |
US7000080B2 (en) | Channel-based late race resolution mechanism for a computer system | |
US20040268052A1 (en) | Methods and apparatus for sending targeted probes | |
JP3836836B2 (ja) | メモリ複製オペレーション時の不正確なキャッシュ・ライン保護機構 | |
US20010037426A1 (en) | Interrupt handling via a proxy processor | |
JP5163128B2 (ja) | 共有メモリ型マルチプロセッサにおける手続の呼び出し方法、手続の呼び出しプログラム、記録媒体、およびマルチプロセッサ | |
JPH10240695A (ja) | Sciシステムにおける複数の未処理要求の局所記憶装置を用いた操作 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130115 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |