JP5455152B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP5455152B2 JP5455152B2 JP2009223088A JP2009223088A JP5455152B2 JP 5455152 B2 JP5455152 B2 JP 5455152B2 JP 2009223088 A JP2009223088 A JP 2009223088A JP 2009223088 A JP2009223088 A JP 2009223088A JP 5455152 B2 JP5455152 B2 JP 5455152B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- task
- flag
- image data
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
〈画像処理システムの概略動作〉
図1は、本実施形態の記画像処理システムの概略動作を説明するための図である。この図において、図7と同一又は対応する構成要素には図7と同一の参照符号を付した。なお、本実施形態の画像処理装置のハードウェアは従来装置(図6)と同じである。
VPFE131は、15fps(66.6ms)毎にCPU12に割り込みをかけ、デコーダ3からの未処理画像データを入出力バッファとしてのVPSSバッファ21に書き込む(ステップS101)。CPU12は、VPSSバッファ21に格納された未処理画像データを15fps(66.6ms)毎に読み出し、アプリケーションバッファ22に書き込む(ステップS201、VPFEタスク)。この時、書き込みを行った領域のデータフラグを“1”にする。
本実施形態では、以下の図2及び図3に示すフローを実行することにより、VPFEタスク、VPBEタスク、アルゴリズムタスクを前述した優先順位(VPFEタスク>VPBEタスク>アルゴリズムタスク)で実行する。ここで、図2はタイマルーチンであり、図3はタスク実行のフローである。また、図2における各タイマはタイマ16であり、各フラグは外部メモリ2に設定される。
図4は、図2及び図3に示すフローの実行により行われる各タスクのタイミングチャートの一例である。ここで、各タスクの枠の内、点線の枠は前述した所定の周期、即ちVPFEタスク及びアルゴリズムタスクについては15fps(66.6ms)、VPBEタスクについては45msのタイミングを表し、実線の枠は所定の周期のタイミング以外のタイミングを表す。また、枠内に記載されている数字は画像データのフレーム番号であり、そのフレームの画像データに対するタスクがその枠のタイミングで実行されていることを意味する。また、内部に“×”が記載されている枠は、処理される前に次の周期がコールされたため消滅したタスクフラグを示す。さらに、VPBEタスクにおいて内部に“‐”が記載されている枠は、出力データが無いため、処理しないタイミングを示す。
Claims (1)
- 外部から未処理画像データを取り込み、入出力バッファに書き込む画像入力手段と、前記入出力バッファに書き込まれた未処理画像データを読み出し、所定の画像処理を施して処理済み画像データを生成し、前記入出力バッファに書き込む画像処理手段と、前記入出力バッファに書き込まれた処理済み画像データを読み出し、外部へ出力する画像出力手段とを有する画像処理装置において、
前記画像処理手段による画像処理アプリケーション上に設けられたアプリケーションバッファと、第1の周期で第1のフラグ及び第2のフラグをセットする手段と、該第1の周期より短い第2の周期で第3のフラグをセットする手段とを有し、
前記画像処理手段は、
前記第1のフラグがセットされており、かつ前記アプリケーションバッファに空き領域があるとき、前記入出力バッファに書き込まれた未処理画像データを前記アプリケーションバッファに書き込む第1のタスクを実行して前記第1のフラグをリセットし、
前記第1のフラグがセットされておらず、かつ前記第3のフラグがセットされており、かつ前記アプリケーションバッファに処理済み画像データがあるとき、該処理済み画像データを読み出し、前記入出力バッファに書き込む第3のタスクを実行して前記第3のフラグをリセットし、
前記第1のフラグ及び前記第3のフラグがセットされておらず、かつ前記第2のフラグがセットされており、かつ前記アプリケーションバッファに未処理画像データがあるとき、該未処理画像データを読み出し、所定の画像処理を施して前記アプリケーションバッファに書き込む第2のタスクを実行して前記第2のフラグをリセットする、
ことを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223088A JP5455152B2 (ja) | 2009-09-28 | 2009-09-28 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223088A JP5455152B2 (ja) | 2009-09-28 | 2009-09-28 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011070564A JP2011070564A (ja) | 2011-04-07 |
JP5455152B2 true JP5455152B2 (ja) | 2014-03-26 |
Family
ID=44015763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223088A Active JP5455152B2 (ja) | 2009-09-28 | 2009-09-28 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455152B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6238510B2 (ja) | 2012-07-27 | 2017-11-29 | キヤノン株式会社 | バッファ、バッファの制御方法、同期制御装置、同期制御方法、画像処理装置および画像処理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024542B2 (ja) * | 1996-03-13 | 2000-03-21 | 日本電気株式会社 | 光ディスク装置 |
JP3724536B2 (ja) * | 1998-02-20 | 2005-12-07 | 富士ゼロックス株式会社 | 画像出力制御装置およびその処理実行制御方法 |
JP2004046639A (ja) * | 2002-07-12 | 2004-02-12 | Toshiba Corp | インタフェース回路及び半導体集積回路 |
-
2009
- 2009-09-28 JP JP2009223088A patent/JP5455152B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011070564A (ja) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3810449B2 (ja) | キュー装置 | |
JP5224982B2 (ja) | ダンプ・データを収集する装置、システム、方法およびプログラム | |
JP5097251B2 (ja) | 同時マルチスレッディングプロセッサを用いてバッファ型アプリケーションのエネルギー消費を低減する方法 | |
US9170841B2 (en) | Multiprocessor system for comparing execution order of tasks to a failure pattern | |
WO2019227724A1 (zh) | 数据读写方法、装置以及环形队列 | |
EP2593862A1 (en) | Out-of-order command execution in a multimedia processor | |
US9043806B2 (en) | Information processing device and task switching method | |
US10585623B2 (en) | Software defined FIFO buffer for multithreaded access | |
US20150206596A1 (en) | Managing a ring buffer shared by multiple processing engines | |
KR20130095206A (ko) | 신호 처리 장치 및 반도체 장치 | |
JP2011053862A (ja) | メモリ管理方法、計算機システム及びプログラム | |
JP5455152B2 (ja) | 画像処理装置 | |
US20020124043A1 (en) | Method of and system for withdrawing budget from a blocking task | |
JPWO2004046926A1 (ja) | イベント通知方法、デバイス及びプロセッサシステム | |
JP4878054B2 (ja) | 映像解析装置,映像解析方法および映像解析プログラム | |
CN110543337A (zh) | 应用程序加载处理方法、电子设备及介质 | |
JP3989493B2 (ja) | キュー装置 | |
JP2019160155A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP4017005B2 (ja) | 演算装置 | |
JP2004038844A (ja) | 画像処理装置 | |
JP4641018B2 (ja) | 画像取込装置およびそれを備えた画像表示装置 | |
US20220156074A1 (en) | Electronic device and multiplexing method of spatial | |
JP6926681B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP6201921B2 (ja) | マイクロコンピュータ | |
CN110929102A (zh) | 一种数据处理方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131229 |