JP5454647B2 - Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device - Google Patents
Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device Download PDFInfo
- Publication number
- JP5454647B2 JP5454647B2 JP2012212398A JP2012212398A JP5454647B2 JP 5454647 B2 JP5454647 B2 JP 5454647B2 JP 2012212398 A JP2012212398 A JP 2012212398A JP 2012212398 A JP2012212398 A JP 2012212398A JP 5454647 B2 JP5454647 B2 JP 5454647B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- pattern
- semiconductor substrate
- semiconductor layer
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 172
- 150000004767 nitrides Chemical class 0.000 title claims description 165
- 239000000758 substrate Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 34
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
本発明は、窒化物半導体基板の製造方法、窒化物半導体基板及び発光素子に関し、より詳細には、転位かつ反りを低減した窒化物半導体基板の製造方法、この方法で得られた窒化物半導体基板及びこの窒化物半導体基板を備える発光素子に関する。
The present invention relates to a method for manufacturing a nitride semiconductor substrate, a nitride semiconductor substrate, and a light emitting device , and more particularly, a method for manufacturing a nitride semiconductor substrate with reduced dislocation and warpage, and the nitride semiconductor substrate obtained by this method And a light emitting device including the nitride semiconductor substrate .
一般に、ＬＥＤ、ＬＤ等の発光素子又は電子デバイスを形成するために利用され、一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）で表される窒化物半導体は、バルク単結晶を得るのが困難であることが知られている。そのため、サファイア、炭化ケイ素、スピネル、シリコンのような窒化物半導体と異なる異種基板上に、窒化物半導体を、低転位欠陥で、成長させる研究が種々検討されている（例えば、特許文献１及び２等）。
このような方法により、転位欠陥を低減させるために、種々の材料及び形状のパターンを異種基板上に形成し、その上に窒化物半導体層を成長させることにより（１１−２２）面を形成し、さらに、成長を続けて、面同士を接合させる。
Generally, LED, is used to form a light emitting device or an electronic device of the LD or the like, represented by the general formula In x Al y Ga 1-xy N (0 ≦ x, 0 ≦ y, 0 ≦ x + y ≦ 1) It is known that a nitride semiconductor is difficult to obtain a bulk single crystal. Therefore, various studies on growing a nitride semiconductor with a low dislocation defect on a different substrate from a nitride semiconductor such as sapphire, silicon carbide, spinel, and silicon have been studied (for example, Patent Documents 1 and 2). etc).
By such a method, in order to reduce dislocation defects, patterns of various materials and shapes are formed on different substrates, and a nitride semiconductor layer is grown thereon to form a (11-22) plane. Furthermore, the growth is continued and the surfaces are joined.
しかし、窒化物半導体層の面接合部には転位が発生する。例えば、ストライプ状のパターンを用いる場合には、基板上において、直線的に生じる接合面に沿って転位が発生することとなるため、転位欠陥を低減させるには限界がある。
また、異種基板と窒化物半導体との、格子定数、熱膨張係数差等から、窒化物半導体層内に応力が発生し、窒化物半導体層を異種基板から切り離して、フリースタンディングの状態とした時に、反りが発生するという問題もある。
However, dislocations occur at the surface junction of the nitride semiconductor layer. For example, when a striped pattern is used, dislocations occur along a linearly joined surface on the substrate, so there is a limit to reducing dislocation defects.
Also, when a stress is generated in the nitride semiconductor layer due to the difference in lattice constant, thermal expansion coefficient, etc. between the dissimilar substrate and the nitride semiconductor, and the nitride semiconductor layer is separated from the dissimilar substrate to be in a free standing state. There is also a problem that warpage occurs.
さらに、図６（ａ）及び（ｂ）に示すように、正三角形又は正六角形の開口を配列したパターンを用いる場合（例えば、特許文献３）においても、窒化物半導体層の接合面に沿って（つまり、正三角形又は正六角形の交差する頂点部に）発生する転位に起因する転位欠陥を低減させるには至っていない。
素子を成長させるために用いる窒化物半導体基板には、低転位であって、かつ基板に内在する応力が抑制されたものが要求される。
しかし、このような要求に応える窒化物半導体基板は実用化されていないのが現状である。
本発明は、上記のような課題に鑑みてなされたものであり、低転位であり、特に、窒化物半導体基板に内在する応力を抑制させて、反りの少ない窒化物半導体基板の製造方法を提供することを目的とする。
A nitride semiconductor substrate used for growing an element is required to have a low dislocation and a suppressed stress in the substrate.
However, at present, nitride semiconductor substrates that meet such requirements have not been put to practical use.
The present invention has been made in view of the above-described problems, and provides a method for manufacturing a nitride semiconductor substrate that has low dislocations and that suppresses the stress inherent in the nitride semiconductor substrate and has less warpage. The purpose is to do.
本発明の窒化物半導体基板の製造方法は、基板上に第１の窒化物半導体を成長させ、該第１の窒化物半導体に、（１１−２０）面と等価である面で囲まれ、平面形状において相似である２以上の凹部を有するパターンを形成し、該第１の窒化物半導体パターンにおける（１１−２０）面と等価である面を成長核として第２の窒化物半導体層を成長させることを含むか、あるいは、基板上に、第１の窒化物半導体パターンを形成し、該第１の窒化物半導体パターンを成長核として第２の窒化物半導体層を成長させる窒化物半導体基板の製造方法であって、第１の窒化物半導体パターンは、平面形状が略正三角形の複数の枠体によって形成され、該枠体の頂点のみを隣接する枠体と共有するように規則的に配置されて構成されることを特徴とする。 In the method for manufacturing a nitride semiconductor substrate of the present invention, a first nitride semiconductor is grown on the substrate, the first nitride semiconductor is surrounded by a plane equivalent to the (11-20) plane, and is planar. A pattern having two or more recesses that are similar in shape is formed, and a second nitride semiconductor layer is grown using a plane equivalent to the (11-20) plane in the first nitride semiconductor pattern as a growth nucleus. Or forming a first nitride semiconductor pattern on a substrate and growing a second nitride semiconductor layer using the first nitride semiconductor pattern as a growth nucleus. In the method, the first nitride semiconductor pattern is formed by a plurality of frames having a substantially equilateral triangular plane shape, and is regularly arranged so that only apexes of the frames are shared with the adjacent frames. It is characterized by being configured
また、本発明の窒化物半導体基板は、基板上に、（１１−２０）面と等価である面で囲まれ、平面形状において相似である２以上の凹部を有するパターンが形成された第１の窒化物半導体と、該第１の窒化物半導体上に形成された第２の窒化物半導体層とを有するか、基板上に、第１の窒化物半導体パターンと、該第１の窒化物半導体パターン上に形成された第２の窒化物半導体層とを有する窒化物半導体基板であって、第１の窒化物半導体パターンは、平面形状が略正三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成される。 In addition, the nitride semiconductor substrate of the present invention includes a first pattern in which a pattern having two or more concave portions that are similar to each other in a planar shape is formed on the substrate and is surrounded by a plane equivalent to the (11-20) plane. A nitride semiconductor and a second nitride semiconductor layer formed on the first nitride semiconductor, or on a substrate, the first nitride semiconductor pattern and the first nitride semiconductor pattern A nitride semiconductor substrate having a second nitride semiconductor layer formed thereon, wherein the first nitride semiconductor pattern is formed by a plurality of frames whose planar shapes are substantially equilateral triangles. Only the vertices are regularly arranged so as to be shared with adjacent frames.
本発明によれば、転位を低減させることができ、さらに、窒化物半導体基板に内在する応力を分散させて基板の反りを制御、つまり、反りを緩和したり、反対方向に反らせたりすることができる。このような窒化物半導体基板上に成長させた素子の特性は良好とすることができ、チップ化も容易にすることが可能となる。 According to the present invention, dislocations can be reduced, and further, the stress inherent in the nitride semiconductor substrate can be dispersed to control the warpage of the substrate, that is, the warpage can be reduced or warped in the opposite direction. it can. Such a device grown on the nitride semiconductor substrate can have good characteristics and can be easily formed into a chip.
本発明の窒化物半導体基板の製造方法は、主として、基板上に、所定形状のパターンを有する第１の窒化物半導体層を成長させ、次いで、この第１の窒化物半導体層を成長核として、第２の窒化物半導体層を成長させることを含む。 The method for producing a nitride semiconductor substrate of the present invention mainly grows a first nitride semiconductor layer having a pattern of a predetermined shape on a substrate, and then uses the first nitride semiconductor layer as a growth nucleus. Growing a second nitride semiconductor layer.
本発明において用いる基板としては、窒化物半導体を成長させることが可能な基板であればよく、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、シリコン、ＳｉＣ又はＧａＡｓ、ＺｎＳ、ＺｎＯ等が挙げられる。なかでも、サファイア基板が好ましい。なお、基板には１０°以下、さらに０．１°〜１°のオフ角が形成されていることが好ましい。 The substrate used in the present invention may be any substrate on which a nitride semiconductor can be grown. For example, sapphire, silicon, SiC, or GaAs whose main surface is any one of the C-plane, R-plane, and A-plane. , ZnS, ZnO and the like. Of these, a sapphire substrate is preferable. The substrate is preferably formed with an off angle of 10 ° or less, and further 0.1 to 1 °.
例えば、サファイアであれば窒化物半導体を成長させる面を（０００１）面とする。これにより窒化物半導体も（０００１）面成長することができるため、第１の窒化物半導体層に（１１−２０）面と等価である面を容易に形成することができる。また、サファイアの（０００１）面以外に（１１−２０）面や（１−１００）面を窒化物半導体を成長させる面としてもよい。 For example, in the case of sapphire, the plane on which the nitride semiconductor is grown is the (0001) plane. Thereby, since the nitride semiconductor can also grow (0001) plane, a plane equivalent to the (11-20) plane can be easily formed in the first nitride semiconductor layer. In addition to the (0001) plane of sapphire, the (11-20) plane or the (1-100) plane may be used as a plane for growing a nitride semiconductor.
まず、基板上に、第１の窒化物半導体層によるパターンを形成する。
本発明における第１の窒化物半導体層は、式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）で表される窒化物半導体からなる層を意味する。これに加えて、III族元素としてＢを一部に有してもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換したものであってもよい。また、この窒化物半導体層はｉ型として成長させてもよいし、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素、あるいはＶＩ族元素等のいずれか１以上を含有していてもよいし、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有していてもよい。不純物を含有させる場合には、その濃度は、例えば、５×１０16／ｃｍ3以上、１×１０21／ｃｍ3以下の範囲とすることが適当である。
First, a pattern of the first nitride semiconductor layer is formed on the substrate.
The first nitride semiconductor layer in the present invention means a layer formed of a nitride semiconductor represented by the formula In x Al y Ga 1-xy N (0 ≦ x, 0 ≦ y, 0 ≦ x + y ≦ 1) . In addition to this, B may be partly included as a group III element, or part of N may be substituted with P or As as a group V element. The nitride semiconductor layer may be grown as i-type, and as n-type impurities, group IV elements such as Si, Ge, Sn, S, O, Ti, Zr, Cd, or group VI elements may be used. Any one or more may be contained, and Mg, Zn, Be, Mn, Ca, Sr, etc. may be contained as p-type impurities. When impurities are contained, the concentration is suitably in the range of, for example, 5 × 10 16 / cm 3 or more and 1 × 10 21 / cm 3 or less.
窒化物半導体の成長方法は、特に限定されないが、例えば、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）など、窒化物半導体の成長方法として知られている全ての方法を好適に用いることができる。なお、窒化物半導体は、種々の窒化物半導体の成長方法を使用目的により適宜選択して成長させることが好ましい。なかでも、ＭＯＣＶＤは、窒化物半導体を結晶性良く成長させることができるので、好ましい。具体的には、９５０〜１２００℃程度の高温下、第１の窒化物半導体層を構成する元素を含むガス（例えば、アンモニアガス、ＴＭＧガス等）を、所定の流量で供給する方法が挙げられる。第１の窒化物半導体層は、例えば、５μｍ以下の膜厚とすることが好ましい。これにより、第１の窒化物半導体層から成長させる、後述の第２の窒化物半導体層のファセット成長を容易かつ確実に行わせることができる。 The growth method of the nitride semiconductor is not particularly limited, but for example, MOVPE (metal organic chemical vapor deposition), MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy). Any method known as a method for growing a nitride semiconductor can be suitably used. The nitride semiconductor is preferably grown by appropriately selecting various nitride semiconductor growth methods according to the purpose of use. Among these, MOCVD is preferable because a nitride semiconductor can be grown with good crystallinity. Specifically, there is a method of supplying a gas (for example, ammonia gas, TMG gas, etc.) containing an element constituting the first nitride semiconductor layer at a predetermined flow rate at a high temperature of about 950 to 1200 ° C. . The first nitride semiconductor layer preferably has a thickness of 5 μm or less, for example. Thereby, the facet growth of the below-mentioned second nitride semiconductor layer grown from the first nitride semiconductor layer can be easily and reliably performed.
パターンの形成は、当該分野で公知の方法、例えば、フォトリソグラフィ及びエッチング工程によって形成することができる。具体的には、ＣＶＤ法により、酸化シリコンを成膜し、この上にレジストを塗布し、所定形状のパターンを露光する。その後、現像処理を行ってレジストを所定のパターン形状に形成する。このレジストパターンを用いて、酸化シリコンをエッチングし、さらに、第１の窒化物半導体層をエッチングすることにより、第１の窒化物半導体層を所定の形状の凸部と凹部とを有するパターンにパターニングすることができる。なお、ここで凹部とは、凸部よりも膜厚が小さければよいが、第１の窒化物半導体層が存在しない部分であることが好ましい。また、凸部の上面は（０００１）面と等価である面である。凹部の底面に第１の窒化物半導体層が存在する場合には、この面は特に限定されないが、例えば（０００１）面と等価である面である。 The pattern can be formed by a method known in the art, for example, photolithography and an etching process. Specifically, a silicon oxide film is formed by a CVD method, a resist is applied thereon, and a pattern having a predetermined shape is exposed. Thereafter, development processing is performed to form a resist in a predetermined pattern shape. Using this resist pattern, silicon oxide is etched, and further, the first nitride semiconductor layer is etched, thereby patterning the first nitride semiconductor layer into a pattern having convex portions and concave portions having a predetermined shape. can do. Here, the concave portion only needs to have a smaller film thickness than the convex portion, but is preferably a portion where the first nitride semiconductor layer does not exist. The top surface of the convex portion is a surface equivalent to the (0001) plane. When the first nitride semiconductor layer is present on the bottom surface of the recess, this surface is not particularly limited, but is a surface equivalent to, for example, the (0001) surface.
パターンは、第１の窒化物半導体層に（１１−２０）面と等価である面で囲まれたものとして形成する。ここで、（１１−２０）面と等価である面とは、いわゆるＡ面を意味し、（１１−２０）面のほか、（１−２１０）、（−２１１０）が挙げられる。（１１−２０）面と等価である面で囲まれるとは、例えば、このパターンの縦断面形状、つまり基板表面に垂直な方向の断面形状が略四角形で、その縦断面形状の側面が（１１−２０）面と等価である面となるように形成されていることを意味する。単にＡ面を成長面の一部とする第１の窒化物半導体層を形成するのではなく、本願発明の上記パターンを形成することにより、後述する第２の窒化物半導体層を容易にファセット成長させることが可能となる。また、転位を有効に低減することができる。 The pattern is formed on the first nitride semiconductor layer surrounded by a plane equivalent to the (11-20) plane. Here, the plane equivalent to the (11-20) plane means a so-called A plane, and includes (1-210) and (-2110) in addition to the (11-20) plane. To be surrounded by a plane equivalent to the (11-20) plane means, for example, that the vertical cross-sectional shape of this pattern, that is, the cross-sectional shape in the direction perpendicular to the substrate surface is a substantially square, and the side surface of the vertical cross-sectional shape is (11 −20) It means that the surface is formed to be equivalent to the surface. Rather than simply forming the first nitride semiconductor layer having the A-plane as a part of the growth surface, the second nitride semiconductor layer described later is easily facet grown by forming the pattern of the present invention. It becomes possible to make it. Also, dislocations can be effectively reduced.
また、別の観点から、パターンの平面形状は、相似である２以上の凹部を有する形状、相似である２以上の凹部が三角形である形状、三角形を形作る複数のパターンがマトリクス状に配置された形状、凸形状のパターンに内周と外周とを有する形状、この内周と外周とが相似である形状、この内周と外周とが正三角形である形状、特に、三角形を形作る複数のパターンに内周と外周とを有する形状であることが適している。ここで、三角形を形作るパターンの側面、内周及び外周を形作るパターンの側面は、いずれも、上述したように、（１１−２０）面と等価である面で形成されていることが適している。また、相似である２以上の凹部、並びに、相似である内周と外周とは、例えば、１５０〜５０％の間で大きさが異なることが適当である。 From another point of view, the planar shape of the pattern includes a shape having two or more similar concave portions, a shape in which two or more similar concave portions are triangular, and a plurality of patterns forming the triangle are arranged in a matrix. Shape, a shape having a convex pattern with an inner periphery and an outer periphery, a shape in which the inner periphery and the outer periphery are similar, a shape in which the inner periphery and the outer periphery are equilateral triangles, especially a plurality of patterns forming a triangle A shape having an inner periphery and an outer periphery is suitable. Here, as described above, it is suitable that the side surfaces of the pattern forming the triangle, the side surfaces of the pattern forming the inner periphery, and the outer periphery are formed by a surface equivalent to the (11-20) surface. . In addition, it is appropriate that two or more similar recesses and the similar inner circumference and outer circumference are different in size, for example, between 150% and 50%.
さらに言い換えると、パターンは、図１に示すように、一単位が、平面形状において、複数の略正三角形の枠体１１によって形成され、それらの頂点Ｐのみを、隣接する枠体１１と共有するように規則的に配置されて構成されるか、あるいは、それら複数の略正三角形の三つの頂点がそれぞれ同一方向に向いて配置され（さらに、複数の正三角形の各辺が直線状に配列するように配置され）、かつ、隣接する略正三角形の枠体と頂点のみで接触して構成される。なお、この枠体は、凸状に形成されていることが好ましい。これらの場合、３つの略正三角形の枠体に包囲されて、枠体の外周形状と略同じ形状の凹部が形成されてなることが好ましい。パターン（枠体）の全ての一単位は、図１に示したように、パターンを構成する基本形状（例えば、三角形状又は正三角形状）と同じ形状であり、かつそれぞれ同じ形状となる。これは、図６（ａ）及び（ｂ）に示すように、三角形状又は六角形状の枠体の各単位が、隣接する枠体とそれぞれその一部を共有するため、その一単位の形状（例えば、図６（ａ）及び（ｂ）中、破線内Ｘ及びＹ）を取り出した場合に、それに隣接する一単位の形状（ＸX及びＹY）が、必ずしも基本形状とは同じ形状とならず、かつそれぞれが同じ形状でないことと相違する。ここで、「頂点のみでの接触」とは、厳密には接触する領域は「点」を意味するが、パターンの形成方法、その精度等を考慮して、若干のずれがあってもよい。このずれは、例えば、後述する枠の太さの１／２以下を直径とする略円形の領域又は一辺とする多角形の領域、さらに、１／３以下、１／４以下、１／５以下、１／８以下、１／１０以下を直径（又は一辺）とする領域である、言い換えると、隣接する枠体（枠自体）の中心線が交差しない程度であることが例示される。
Furthermore, in other words, as shown in FIG. 1, in the pattern, one unit is formed by a plurality of substantially equilateral
ここで、三角形とは、好ましくは正三角形又は略正三角形であり、三角形の一辺の長さは、４０〜１００μｍ程度が適当であり、５０〜７０μｍ程度がより好ましく、６０μｍ前後がさらに好ましい。また、枠体、つまり、内周と外周とを有する場合は、外周における一辺の長さが上述した範囲が適当である。さらに、内周と外周とを有する場合は、内周における一辺の長さは、２０〜６０μｍ程度、４０〜５５μｍ程度がより好ましい。つまり、三角形の枠体の枠の太さ（図１中、ｔ）は、１０μｍ以下、好ましくは１〜５μｍ程度である。また、頂点部分の枠の太さ（図１中、（Ｂ−Ａ）／２）は、１０μｍ以下、好ましくは１．５〜６μｍ程度である。これにより、後述する第２の窒化物半導体層の成長時間を短縮し、得られる窒化物半導体基板の転位欠陥の密度を最小限に抑えることができる。加えて、フリースタンディング状態にした場合の基板の反りを最小限にすることができる。言い換えると、後述するように、ＬＥＤ、ＬＤ等の素子を構成する半導体層を積層した後の反りを最小限にすることができる。 Here, the triangle is preferably a regular triangle or a substantially regular triangle, and the length of one side of the triangle is appropriately about 40 to 100 μm, more preferably about 50 to 70 μm, and further preferably about 60 μm. Moreover, when it has a frame, ie, an inner periphery and an outer periphery, the range mentioned above is suitable for the length of the one side in an outer periphery. Furthermore, when it has an inner periphery and an outer periphery, about 20-60 micrometers and about 40-55 micrometers are more preferable for the length of the one side in an inner periphery. That is, the thickness of the triangular frame (t in FIG. 1) is 10 μm or less, preferably about 1 to 5 μm. Further, the thickness of the frame of the apex portion ((BA) / 2 in FIG. 1) is 10 μm or less, preferably about 1.5 to 6 μm. Thereby, the growth time of the second nitride semiconductor layer described later can be shortened, and the density of dislocation defects in the obtained nitride semiconductor substrate can be minimized. In addition, it is possible to minimize the warpage of the substrate in the free standing state. In other words, as will be described later, it is possible to minimize warping after stacking semiconductor layers constituting elements such as LEDs and LDs.
このパターンは、規則的に、一様に配列されていることが好ましい。これにより、転位欠陥の高密度部分を規則的に、かつ最小限の面積とすることができる。また、パターンにおける三角形状、特に三角形の枠体は、隣接する三角形の枠体と、各頂点でのみ接触し、辺を共有せず又は辺で接触しないように配置されている。言い換えると、三角形の枠体は、頂点部分は若干枠体の幅が太くなるか又はほとんど太くならず、ほとんどの部分において、略均一な太さを有している。このように、成長核である第１の窒化物半導体層の面積を最小限に止めることにより、後述する第２の窒化物半導体層の成長において、ファセット成長、つまり（１１−２２）面と等価である面を成長面として成長させた場合に、第２の窒化物半導体層に転位が伝播することを抑止することができる。また、第１の窒化物半導体パターンを上述した形状とすることでファセット形成時に転位を止めることができる。そのため、パターン（例えば、三角形）の中心に対応する点にのみ転位を集中させることができ、六角形状等のパターンに比べて、より低転位化が可能となる。 This pattern is preferably arranged regularly and uniformly. Thereby, the high density part of a dislocation defect can be made into a regular and the minimum area. Further, the triangular shape in the pattern, in particular, the triangular frame body, is arranged so as to be in contact with the adjacent triangular frame body only at each vertex and not share the side or contact with the side. In other words, in the triangular frame body, the width of the frame body is slightly thicker or hardly thicker at the apex portion, and the thickness is almost uniform in most portions. In this way, by minimizing the area of the first nitride semiconductor layer, which is a growth nucleus, in the growth of the second nitride semiconductor layer described later, it is equivalent to facet growth, that is, the (11-22) plane. It is possible to prevent dislocations from propagating to the second nitride semiconductor layer when the surface is grown as a growth surface. Further, dislocation can be stopped during facet formation by forming the first nitride semiconductor pattern into the shape described above. Therefore, dislocations can be concentrated only at the point corresponding to the center of the pattern (for example, a triangle), and the dislocation can be further reduced as compared with a hexagonal pattern or the like.
なお、本発明においては、第１の窒化物半導体パターンを形成する前に、窒化物半導体層によるバッファ層、中間層等を形成してもよい。このようなバッファ層としては、いわゆる低温バッファ層と呼ばれるもの等が該当する。例えば、このような層は、４５０〜６００℃程度の低温下、得ようとする窒化物半導体層を構成する元素を含むガス（例えば、アンモニアガス、ＴＭＧガス等）を、所定の流量で供給する方法が挙げられる。例えば、このような層は、膜厚０．１μｍ以下が適当である。 In the present invention, before the first nitride semiconductor pattern is formed, a buffer layer, an intermediate layer, or the like made of a nitride semiconductor layer may be formed. As such a buffer layer, what is called a low-temperature buffer layer corresponds. For example, such a layer supplies a gas (for example, ammonia gas, TMG gas, etc.) containing an element constituting the nitride semiconductor layer to be obtained at a predetermined flow rate at a low temperature of about 450 to 600 ° C. A method is mentioned. For example, such a layer suitably has a thickness of 0.1 μm or less.
また、本発明においては、第１の窒化物半導体層を形成した後、露出した基板表面を、例えば、酸化シリコン、窒化ケイ素、酸化チタン、酸化ジルコニウム、窒化ケイ素、これらの多層膜又は１２００℃以上の融点の高融点金属（例えば、タングステン、モリブデン等）によって被覆してもよい。つまり、後述する第２の窒化物半導体層を、酸化シリコンと第１の窒化物半導体層との表面に成長させてもよい。このように酸化シリコンを被覆する方法は、第１の窒化物半導体パターンを含む基板上全面に酸化シリコンを所定厚さで形成し、当該分野で公知のエッチング法を用いて、第１の窒化物半導体パターン上の酸化シリコンのみをエッチングする方法が挙げられる。保護膜の形成方法としては、ＣＶＤ、スパッタリング及び蒸着法が挙げられる。保護膜を除去する方法には、ドライエッチング又はウェットエッチングを用いることができ、どちらの方法も窒化物半導体の結晶性を低下させることなく保護膜を除去することができる。さらに、ドライエッチングは、保護膜を除去する深さを簡単に制御することができる。 In the present invention, after the first nitride semiconductor layer is formed, the exposed substrate surface may be, for example, silicon oxide, silicon nitride, titanium oxide, zirconium oxide, silicon nitride, a multilayer film thereof, or 1200 ° C. or higher. You may coat | cover with high melting point metals (for example, tungsten, molybdenum, etc.) of these melting | fusing points. That is, a second nitride semiconductor layer to be described later may be grown on the surfaces of the silicon oxide and the first nitride semiconductor layer. In this way, the silicon oxide is coated by forming silicon oxide with a predetermined thickness on the entire surface of the substrate including the first nitride semiconductor pattern, and using the etching method known in the art to form the first nitride. A method of etching only silicon oxide on the semiconductor pattern is mentioned. Examples of the method for forming the protective film include CVD, sputtering, and vapor deposition. As a method for removing the protective film, dry etching or wet etching can be used, and both methods can remove the protective film without reducing the crystallinity of the nitride semiconductor. Furthermore, the dry etching can easily control the depth at which the protective film is removed.
所定形状にパターニングされた第１の窒化物半導体パターンの上に、第２の窒化物半導体層を成長させる。第２の窒化物半導体層の成長方法は、上述した第１の窒化物半導体層の成長方法と同様のものが挙げられる。ただし、第１の窒化物半導体パターンが形成されているために、第２の窒化物半導体層は、第１の窒化物半導体パターンにおける（１１−２０）面と等価である面を成長核として成長することとなり、第１の窒化物半導体パターンの中央を頂点とする、いわゆるファセット成長により成長させることができる。ここでファセット成長とは、当初の又は本来の窒化物半導体層の成長方向とは異なる方向に成長することを意味する。通常、ｃ面とは異なる面、好ましくは（１１−２２）面で窒化物半導体層が成長することである。 A second nitride semiconductor layer is grown on the first nitride semiconductor pattern patterned into a predetermined shape. Examples of the method for growing the second nitride semiconductor layer include the same method as the method for growing the first nitride semiconductor layer described above. However, since the first nitride semiconductor pattern is formed, the second nitride semiconductor layer grows using a plane equivalent to the (11-20) plane in the first nitride semiconductor pattern as a growth nucleus. Thus, the first nitride semiconductor pattern can be grown by so-called facet growth with the center being the apex. Here, the facet growth means growing in a direction different from the original or original growth direction of the nitride semiconductor layer. Usually, the nitride semiconductor layer is grown on a plane different from the c-plane, preferably the (11-22) plane.
第２の窒化物半導体層の成長を続けることで、いわゆるファセット成長面が徐々に平坦な面へと変化する。この際、第２の窒化物半導体層において、ファセット成長の頂点で転移の進行を有効に阻止することができる（図２（ｂ）参照）。また、隣接するファセット成長面同士が接合される部分で、空洞を構成する（図２（ｅ）参照）又は接合面が密着することによって、貫通転移が存在したとしてもあるいは貫通転移が新たに発生したとしても、その空洞又は接合した点の直上にのみ貫通転位が進行することとなる。最終的に、平坦で、基板表面に水平、つまり、いわゆるｃ面方向を全面に成長させることができる。なお、第２の窒化物半導体に上記パターンを形成して、新たに第３の窒化物半導体を再成長させてもよい。これによりさらに転位を低減することができる。第２の窒化物半導体層の膜厚は、例えば、５０μｍ以上、好ましくは１００μｍ以上である。この膜厚があれば、基板剥離を容易に行うことができる。 By continuing the growth of the second nitride semiconductor layer, the so-called facet growth surface gradually changes to a flat surface. At this time, in the second nitride semiconductor layer, the progress of transition can be effectively prevented at the apex of facet growth (see FIG. 2B). Moreover, even if there is a threading transition or a threading transition is newly generated by forming a cavity at the portion where adjacent facet growth surfaces are bonded to each other (see FIG. 2 (e)) or when the bonding surfaces are in close contact with each other. Even if this is the case, threading dislocations will proceed only directly above the cavity or joined point. Finally, it is flat and can be grown horizontally on the substrate surface, that is, the so-called c-plane direction. Note that the third nitride semiconductor may be newly regrown by forming the pattern on the second nitride semiconductor. Thereby, dislocations can be further reduced. The film thickness of the second nitride semiconductor layer is, for example, 50 μm or more, preferably 100 μm or more. If there is this film thickness, substrate peeling can be performed easily.
上述したように、基板上に、第１の窒化物半導体層のパターンと、第２の窒化物半導体層とを形成した窒化物半導体基板は、光学的顕微鏡等による裏面観察、この基板の上に素子が形成されている場合には電極等を除去した表面観察、断面観察等、種々の方法により、ファセット成長、成長面の接合面及び／又は転位の方向等を観察することにより、上述した所定形状の第１の窒化物半導体層によるパターンを用いて形成したものであると判断することができる。 As described above, the nitride semiconductor substrate in which the pattern of the first nitride semiconductor layer and the second nitride semiconductor layer are formed on the substrate is observed on the back surface by an optical microscope or the like. When the element is formed, the above-mentioned predetermined observation is performed by observing the facet growth, the bonding surface of the growth surface, and / or the direction of dislocation by various methods such as surface observation and cross-sectional observation after removing the electrode and the like. It can be determined that the first nitride semiconductor layer is formed using the pattern.
なお、第２の窒化物半導体層を形成した後、基板を除去することが好ましい。これにより、フリースタンディングの窒化物半導体基板を得ることができる。基板の除去の方法は、当該分野で公知の方法のいずれを利用してもよい。例えば、研磨、エッチング、レーザ照射等により除去することができる。この際、基板のみならず、任意に、上述したバッファ層、中間層、第１の窒化物半導体層、さらに第２の窒化物半導体層の一部を除去してもよい。また、上述した観察によって、所定形状の第１の窒化物半導体層によるパターンを用いて形成した層であることを認識できる層を完全に除去してもよい。 It is preferable to remove the substrate after forming the second nitride semiconductor layer. Thereby, a free-standing nitride semiconductor substrate can be obtained. Any method known in the art may be used as a method for removing the substrate. For example, it can be removed by polishing, etching, laser irradiation or the like. At this time, not only the substrate but also the buffer layer, the intermediate layer, the first nitride semiconductor layer, and the second nitride semiconductor layer described above may be optionally removed. Further, a layer that can be recognized as a layer formed by using the pattern of the first nitride semiconductor layer having a predetermined shape by the above-described observation may be completely removed.
このようにして得られたフリースタンディングの窒化物半導体基板（つまり、少なくとも窒化物半導体層の成膜のために使用した基板を除去したもの）は、通常、マイナス方向に反り（表に凸）が生じる。この場合の反りは、例えば、−３００μｍ程度以下が適している。これにより、ＬＥＤ及びＬＤ等を構成する半導体層がこの窒化物半導体基板上に積層された場合に、窒化物半導体層自体の反りをこの基板によって相殺又は緩和することができる。 The thus obtained free-standing nitride semiconductor substrate (that is, the substrate used for forming the nitride semiconductor layer at least) is usually warped in a minus direction (convex in the table). Arise. The warp in this case is suitably about −300 μm or less, for example. Thereby, when the semiconductor layer which comprises LED, LD, etc. is laminated | stacked on this nitride semiconductor substrate, the curvature of nitride semiconductor layer itself can be offset or relieve | moderated by this board | substrate.
以下に、本発明の窒化物半導体基板の製造方法の実施例を詳細に説明する。
実施例
Ｃ面を主面とし、オリフラ面をＡ面とし、約０．５°のオフ角を有するサファイア基板を準備した。
このサファイア基板上に、ＭＯＣＶＤ装置を用いて、５００℃にて、キャリアガスとして水素、原料ガスとして、ＮＨ3を８ｓｌｍ、ＴＭＧ（トリメチルガリウム）を３５μｍｏｌ／分で供給しながら、３分間、バッファ層を成長させた。得られたバッファ層の膜厚は０．０２μｍであった。
Below, the Example of the manufacturing method of the nitride semiconductor substrate of this invention is described in detail.
Example A sapphire substrate having an C-plane as the main surface, an orientation flat surface as the A-plane, and an off angle of about 0.5 ° was prepared.
On this sapphire substrate, a buffer layer is formed for 3 minutes using an MOCVD apparatus at 500 ° C. while supplying hydrogen as a carrier gas and NH 3 as source gas at 8 slm and TMG (trimethylgallium) at 35 μmol / min. Grew. The thickness of the obtained buffer layer was 0.02 μm.
次に、上記と同様に、１１００℃にて、ＮＨ3を４ｓｌｍ、ＴＭＧを２３０μｍｏｌ／分供給しながら、６０分間、第１の窒化物半導体であるＧａＮを成長させた。得られたＧａＮ層の膜厚は２μｍであった。 Next, GaN as the first nitride semiconductor was grown for 60 minutes at 1100 ° C. while supplying NH 3 at 4 slm and TMG at 230 μmol / min. The film thickness of the obtained GaN layer was 2 μm.
次いで、このＧａＮ層の上に、ＣＶＤ装置を用いて、膜厚１μｍでＳｉＯ2膜を成膜した。その上にレジストを塗布し、ステッパにより、マスクパターンを露光した。その後、レジストの現像処理を行い、ドライエッチングにより、ＳｉＯ2膜、続いて、第１の窒化物半導体層であるＧａＮ層をエッチングした。残留したＳｉＯ2膜を除去することにより、図２（ａ）に示すように、基板１４上に、図１に示す形状のＧａＮ層からなるパターン１０を形成した。
Next, a SiO 2 film having a thickness of 1 μm was formed on the GaN layer using a CVD apparatus. A resist was applied thereon, and the mask pattern was exposed with a stepper. Thereafter, the resist was developed, and the SiO 2 film and then the GaN layer as the first nitride semiconductor layer were etched by dry etching. By removing the remaining SiO 2 film, a
このパターン１０は、凸形状の正三角形の枠体１１が均一に配列している。言い換えると、平面形状において相似である２つの凹部Ｑ、Ｗを有する。全ての正三角形の枠体１１は、３つの頂点が、それぞれ同じ方向に向いて配置している。正三角形の外周の一辺の長さＢは約６０μｍ、内周の一辺の長さＡは約５０μｍ、枠体の幅ｔは約３μｍとした。このパターン１０では、隣接する三角形の枠体１１とは、頂点Ｐのみで点接触している。つまり、３つの三角形の枠体１１が、頂点Ｐのみで点接触している。さらに言い換えると、平面形状において、３つの正三角形の枠体１１に包囲されて、枠体１１の外周形状と略同じ形状の凹部Ｑが形成されている。
In this
次に、図２（ｂ）に示すように、この第１の窒化物半導体によるパターン１０を成長核として、上記と同様に、１０００℃にて、ＮＨ3を４ｓｌｍ、ＴＭＧを６０μｍｏｌ／分供給しながら、６時間、第２の窒化物半導体層１２であるＧａＮを成長させた。このとき、パターン１０を成長核とすることにより、第２の窒化物半導体層１２は、ファセット面、つまり（１１−２２）面と等価である面を形成するように成長した。この際、貫通転位の進行がファセット面の頂点で阻止される。
Next, as shown in FIG. 2B, NH 3 is supplied at 4 ° Sm and TMG is supplied at 60 μmol / min at 1000 ° C. using the first
引き続き、１１００℃にて、ＮＨ3を４ｓｌｍ、ＴＭＧを２００μｍｏｌ／分供給しながら、１２時間、ＧａＮを成長させることにより、図２（ｃ）及び（ｄ）に示すように、徐々に第２の窒化物半導体層１２の表面がｃ面に変化しながら、ファセット面が成長し、最終的に、図２（ｅ）に示すように、接合部分において空洞１３を形成しながら、平坦な面が得られた。
Subsequently, GaN is grown for 12 hours while supplying NH 3 at 4 slm and TMG at 200 μmol / min at 1100 ° C., as shown in FIGS. 2C and 2D. The facet surface grows while the surface of the
その後、裏面側からレーザを照射することにより、サファイア基板を除去し、膜厚１５０μｍの窒化物半導体基板を得た。
得られた窒化物半導体基板について、転位密度と反りを測定するとともに、ＣＬ（カソードルミネセンス）像を撮影した。
Then, the sapphire substrate was removed by irradiating a laser from the back side, and a nitride semiconductor substrate having a film thickness of 150 μm was obtained.
The obtained nitride semiconductor substrate was measured for dislocation density and warpage, and a CL (cathode luminescence) image was taken.
なお、比較のために、第１の窒化物半導体層によるパターン形状を、線幅１０μｍ、ピッチ２０μｍのストライプ状としたもの、図６（ｂ）に示すように、正六角形のパターンを隣接する正六角形のパターンとの距離を５０μｍで規則正しく配置したものとする以外、上記実施例と同様にして、窒化物半導体基板を形成した。
それらの結果を表１に示す。また、ＣＬ像は、実施例のものを図３、ストライプ状のパターンを用いたものを図４、正六角形のパターンを用いたものを図５に示す。
For comparison, the pattern shape of the first nitride semiconductor layer is a stripe shape having a line width of 10 μm and a pitch of 20 μm. As shown in FIG. A nitride semiconductor substrate was formed in the same manner as in the above example, except that the distance from the square pattern was regularly arranged at 50 μm.
The results are shown in Table 1. The CL image of the example is shown in FIG. 3, the image using a stripe pattern is shown in FIG. 4, and the image using a regular hexagonal pattern is shown in FIG.
表１から明らかなように、パターンが、ストライプ状である場合には、ファセット結合が線状で行われるために、転位が直線状に、連続的に発生し、十分な低転位化が図れなかった。また、基板を剥離後の反りが増大した。
また、六角形形状のパターンでは、基板剥離後の反りは減少するが、六角形の頂点にそれぞれ貫通転位が発生するために、ストライプ状のものよりも転位が少ないものの、やはり、十分な低転位化が図れなかった。
As is clear from Table 1, when the pattern is a stripe, since facet coupling is performed in a linear form, dislocations occur continuously in a straight line, and a sufficient reduction in dislocations cannot be achieved. It was. Moreover, the warpage after peeling the substrate increased.
In addition, in the hexagonal pattern, the warpage after peeling off the substrate is reduced, but threading dislocations are generated at the vertices of the hexagon, so there are fewer dislocations than in the stripe shape, but still low enough dislocations. It was not possible to make it.
一方、実施例１のパターンでは、横方向成長のためのファセット成長を等方的に結合させることができ、これにより、結合が、例えば、三角形の枠体の中心点に集中することにより、貫通転位が存在するとしても、その転位自体が三角形の枠体の中心点に集中することとなり、低転位化を十分に図ることができた。また、基板剥離後の反りも、ゼロからマイナス方向への反り（表に凸）を実現することができた。 On the other hand, in the pattern of Example 1, facet growth for lateral growth can be combined isotropically, so that the coupling is concentrated at, for example, the center point of a triangular frame, thereby penetrating. Even if dislocations exist, the dislocations themselves are concentrated at the center point of the triangular frame, and the dislocation can be sufficiently reduced. In addition, the warp after peeling off the substrate was able to realize a warp in the negative direction from zero (convex to the front).
これにより、このような基板上に、窒化物半導体層（例えば、３０〜１０００μｍ程度、好ましくは１００〜９００μｍ程度）を積層して、ＬＥＤ、ＬＤ等の半導体素子を形成する場合、窒化物半導体層自体の反りをこの基板によって相殺又は緩和することができるため、基板自体の形状安定性が良好となり、あるいは基板上に形成された半導体素子のハンドリング、安定性を改善し、半導体素子のチップ化等の工程の歩留まりを向上させることができる。 Thus, when a nitride semiconductor layer (for example, about 30 to 1000 μm, preferably about 100 to 900 μm) is stacked on such a substrate to form a semiconductor element such as an LED or LD, the nitride semiconductor layer Since the warpage of itself can be offset or alleviated by this substrate, the shape stability of the substrate itself is improved, or the handling and stability of the semiconductor element formed on the substrate are improved, and the semiconductor element is made into a chip, etc. The yield of the process can be improved.
本発明の窒化物半導体基板の製造方法は、窒化物半導体を用いる全ての半導体装置の製造に用いることが適用することができる。 The method for manufacturing a nitride semiconductor substrate of the present invention can be applied to the manufacture of all semiconductor devices using a nitride semiconductor.
１０ パターン（第１の窒化物半導体パターン）
１１ 枠体
１２ 第２の窒化物半導体層
１３ 空洞
１４ 基板
10 patterns (first nitride semiconductor pattern)
11
Claims (10)
少なくとも前記サファイア基板を除去することを含む窒化物半導体基板の製造方法であって、
第１の窒化物半導体パターンは、平面形状が三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成され、
前記第２の窒化物半導体層のファセット成長は、（１１−２２）面と等価である面を成長面とするものである窒化物半導体基板の製造方法。 Forming a first nitride semiconductor pattern on a (0001) surface of a sapphire substrate, facet growing a second nitride semiconductor layer using the first nitride semiconductor pattern as a growth nucleus,
A method for manufacturing a nitride semiconductor substrate, comprising removing at least the sapphire substrate,
The first nitride semiconductor pattern is formed by a plurality of frames having a triangular planar shape, and is arranged regularly so as to share only the apex of the frame with an adjacent frame .
The method for manufacturing a nitride semiconductor substrate, wherein the facet growth of the second nitride semiconductor layer has a plane equivalent to the (11-22) plane as a growth plane .
第１の窒化物半導体パターンは、平面形状が三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成された窒化物半導体基板。 A first nitride semiconductor pattern formed on the (0001) plane of the sapphire substrate and facet growth is performed on the first nitride semiconductor pattern with a plane equivalent to the (11-22) plane as a growth plane. A nitride semiconductor substrate having a second nitride semiconductor layer,
The first nitride semiconductor pattern is formed of a plurality of frames having a triangular planar shape, and is configured to be regularly arranged so as to share only the apex of the frame with an adjacent frame. Semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012212398A JP5454647B2 (en) | 2005-10-28 | 2012-09-26 | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005314688 | 2005-10-28 | ||
| JP2005314688 | 2005-10-28 | ||
| JP2012212398A JP5454647B2 (en) | 2005-10-28 | 2012-09-26 | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006224023A Division JP5140962B2 (en) | 2005-10-28 | 2006-08-21 | Manufacturing method of nitride semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013016856A JP2013016856A (en) | 2013-01-24 |
| JP5454647B2 true JP5454647B2 (en) | 2014-03-26 |
Family
ID=47689141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012212398A Active JP5454647B2 (en) | 2005-10-28 | 2012-09-26 | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5454647B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6636239B2 (en) * | 2014-08-29 | 2020-01-29 | 国立大学法人電気通信大学 | Method for producing single crystal diamond, single crystal diamond, method for producing single crystal diamond substrate, single crystal diamond substrate and semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191657A (en) * | 1997-04-11 | 1999-07-13 | Nichia Chem Ind Ltd | Growing method of nitride semiconductor and nitride semiconductor device |
| JP2000223417A (en) * | 1999-01-28 | 2000-08-11 | Sony Corp | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device |
| JP3896718B2 (en) * | 1999-03-02 | 2007-03-22 | 日亜化学工業株式会社 | Nitride semiconductor |
| JP4145437B2 (en) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | Single crystal GaN crystal growth method, single crystal GaN substrate manufacturing method, and single crystal GaN substrate |
| JP2001274517A (en) * | 2000-03-23 | 2001-10-05 | Fuji Photo Film Co Ltd | Substrate for semiconductor element, method for manufacturing the same and semiconductor element using the substrate for semiconductor element |
| JP4043193B2 (en) * | 2001-01-11 | 2008-02-06 | 日亜化学工業株式会社 | Nitride semiconductor substrate and manufacturing method thereof |
| JP4165040B2 (en) * | 2001-06-13 | 2008-10-15 | 日亜化学工業株式会社 | Manufacturing method of nitride semiconductor substrate |
| JP2003282447A (en) * | 2002-03-20 | 2003-10-03 | Fuji Photo Film Co Ltd | Method of manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device |
| JP4201541B2 (en) * | 2002-07-19 | 2008-12-24 | 豊田合成株式会社 | Semiconductor crystal manufacturing method and group III nitride compound semiconductor light emitting device manufacturing method |
| JP4581478B2 (en) * | 2004-05-12 | 2010-11-17 | 日亜化学工業株式会社 | Manufacturing method of nitride semiconductor |
-
2012
- 2012-09-26 JP JP2012212398A patent/JP5454647B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013016856A (en) | 2013-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5140962B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| US6861729B2 (en) | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate | |
| US7709858B2 (en) | Nitride semiconductor light emitting device | |
| JP4818464B2 (en) | Microstructure manufacturing method | |
| JP2011084469A (en) | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP5051455B2 (en) | Method of manufacturing nitride semiconductor substrate for epitaxial growth | |
| JP2006273716A (en) | METHOD OF MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| US8017414B2 (en) | Method for manufacturing light emitting device using non-polar substrate | |
| JP2009208991A (en) | Method for producing nitride semiconductor substrate | |
| JP2008037665A (en) | Method for growing gallium nitride crystal | |
| JP5458874B2 (en) | Nitride semiconductor growth method | |
| KR101505119B1 (en) | Method of manufacturing iii-nitride semiconductor layer | |
| JP2023162378A (en) | Semiconductor device | |
| JP2013035711A (en) | HEXAGONAL ROD-LIKE GaN-BASED SEMICONDUCTOR CRYSTAL AND METHOD FOR PRODUCING THE SAME | |
| JP5834952B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP5454647B2 (en) | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and light emitting device | |
| JP6004550B2 (en) | Seed crystal substrate, composite substrate and functional element | |
| JP2005142415A (en) | METHOD FOR SELECTIVELY GROWING GaN-BASED GROUP III-V COMPOUND SEMICONDUCTOR LAYER, METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND METHOD FOR MANUFACTURING IMAGE DISPLAY DEVICE | |
| JP7305428B2 (en) | Semiconductor growth substrate, semiconductor device, semiconductor light-emitting device, and semiconductor device manufacturing method | |
| JP3698061B2 (en) | Nitride semiconductor substrate and growth method thereof | |
| JP2010215446A (en) | Method for growing group iii nitride crystal | |
| JP3567826B2 (en) | Gallium nitride based compound semiconductor growth method | |
| JP3555657B2 (en) | Low defect nitride semiconductor substrate and method of manufacturing the same | |
| JP2023092803A (en) | Crystal growth substrate, gallium nitride substrate, semiconductor substrate and method for manufacturing gallium nitride substrate | |
| KR101505117B1 (en) | Iii-nitride semiconductor stacked structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131025 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5454647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |