JP5451055B2 - Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device - Google Patents
Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device Download PDFInfo
- Publication number
- JP5451055B2 JP5451055B2 JP2008320801A JP2008320801A JP5451055B2 JP 5451055 B2 JP5451055 B2 JP 5451055B2 JP 2008320801 A JP2008320801 A JP 2008320801A JP 2008320801 A JP2008320801 A JP 2008320801A JP 5451055 B2 JP5451055 B2 JP 5451055B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- vertical alignment
- type liquid
- alignment type
- simple matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 85
- 239000011159 matrix material Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title description 13
- 210000002858 crystal cell Anatomy 0.000 claims description 10
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 9
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 9
- 102100021133 Nuclear protein 1 Human genes 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 101150080085 SEG1 gene Proteins 0.000 description 8
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 101100010147 Oryza sativa subsp. japonica DOF1 gene Proteins 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は単純マトリクス垂直配向型液晶表示パネルの駆動方法及び単純マトリクス垂直配向型液晶表示装置に関する。 The present invention relates to a driving method of a simple matrix vertical alignment type liquid crystal display panel and a simple matrix vertical alignment type liquid crystal display device.
一般に、単純マトリクス垂直配向型液晶表示パネルにおいては、電圧無印加時に液晶分子が基板に対して垂直配向しているので黒表示が非常に良好であり、また、2つの偏光板間の垂直配向型液晶層の一方もしくは両方に負の光学異方性を有する光学補償板を挿入することにより、視角特性が非常に良好である(参照:特許文献1)。 In general, in a simple matrix vertical alignment type liquid crystal display panel, the liquid crystal molecules are aligned vertically with respect to the substrate when no voltage is applied, so that black display is very good, and the vertical alignment type between two polarizing plates. By inserting an optical compensator having negative optical anisotropy into one or both of the liquid crystal layers, the viewing angle characteristics are very good (see Patent Document 1).
また、垂直配向型液晶層には、配向層に対してラビング配向、紫外線配向等を施すことによるモノドメイン配向や、電極に対してスリットを設ける、基板上に突起を設ける等の処理によるマルチドメイン配向などが提案されている。なかでもモノドメイン配向処理は、電圧印加の有無に関らず、垂直配向型液晶層における配向状態が一様になるように制御できる。 In addition, in the vertical alignment type liquid crystal layer, multi-domain by processing such as mono-domain alignment by applying rubbing alignment, ultraviolet alignment, etc. to the alignment layer, or providing slits on the electrodes, providing protrusions on the substrate, etc. Orientation has been proposed. In particular, the monodomain alignment treatment can be controlled so that the alignment state in the vertical alignment type liquid crystal layer is uniform irrespective of the presence or absence of voltage application.
さらに、垂直配向型液晶層の電圧印加時の配向欠陥を防止するために、プレチルト角が付与され、電圧無印加時においても、垂直配向型液晶層の液晶分子が基板に対して垂直からわずかに傾斜するようにしてある。 Furthermore, in order to prevent alignment defects when a voltage is applied to the vertical alignment type liquid crystal layer, a pretilt angle is given, and even when no voltage is applied, the liquid crystal molecules of the vertical alignment type liquid crystal layer are slightly slightly perpendicular to the substrate. Inclined.
薄膜トランジスタ(TFT)を用いない単純マトリクス垂直配向型液晶表示パネルの駆動方法として、マルチプレックス駆動法がある。一般的なマルチプレックス駆動法としては最適バイアス法が用いられており、駆動波形として、フレーム内反転駆動もしくは1ライン反転駆動波形(以下、A波形とする)、フレーム反転駆動波形(以下、B波形とする)、Nライン反転駆動波形(以下、C波形とする)等がある。現在は、消費電力が最も小さいB波形が広く用いられている。
しかしながら、上述の従来の単純マトリクス垂直配向型液晶表示パネルにおいては、TNモード等の水平配向型に比較して液晶方位角の規制力が弱いので、何らかの外部要因で液晶方位角が設定方向からずれることによりリターデーションが部分的に変化し、この結果、電圧印加時の白い画素(ドット)の垂直配向型液晶層の中に黒い低透過率領域が“影状” 領域として視認されることがある。また、黒いドットの影状領域は液晶表示パネルの正面(法線方向)のみならず、視角を振ったときに“ざらつき状” 領域として視認されることがある。さらに、黒いドットの影状領域は連続性を有し、隣接するドットまでに到達して“むら状” 領域として視認されることがある。これらの影状領域、ざらつき状領域あるいはむら状領域として視認される現象はいわゆる動的配向不安定(DMA、dynamic miss alignment)現象と呼ばれ、ドットの表示均一性を低下させると共に、ドットの表示パターンの欠落となるという課題がある。 However, in the conventional simple matrix vertical alignment type liquid crystal display panel described above, the liquid crystal azimuth angle is deviated from the set direction due to some external factor because the regulation force of the liquid crystal azimuth angle is weaker than that of the horizontal alignment type such as TN mode. As a result, the retardation partially changes, and as a result, a black low transmittance region may be visually recognized as a “shadow” region in the vertical alignment type liquid crystal layer of white pixels (dots) when a voltage is applied. . In addition, the shaded area of black dots may be visually recognized not only as the front (normal direction) of the liquid crystal display panel but also as a “roughened” area when the viewing angle is swung. Furthermore, the shaded area of black dots has continuity and may reach the adjacent dots and be visually recognized as an “uneven” area. The phenomenon visually recognized as the shadow area, the rough area, or the uneven area is called a so-called dynamic misalignment (DMA) phenomenon, which lowers the dot display uniformity and displays the dots. There is a problem of missing patterns.
上述のDMA現象の発生状態は種々の内部要因、たとえば、方位角方向の規制力に起因するプレチルト角及び液晶のフレームレスポンス現象で変化すると考えられる。 The state of occurrence of the above-described DMA phenomenon is considered to change due to various internal factors, for example, the pretilt angle and the frame response phenomenon of the liquid crystal caused by the azimuth angle regulation force.
外部要因としては、2つの電極層間つまりセグメント電極層とコモン電極層との間に発生する斜め電界がある。セグメント電極層のセグメント電極のエッジとコモン電極層のコモン電極の平坦部との間、コモン電極層のコモン電極のエッジとセグメント電極層のセグメント電極の平坦部との間には、斜め電界が発生し、特に、垂直配向型の場合、その影響は大きい。すなわち、垂直配向型におけるネガ型液晶は電界の電気力線に対して垂直方向に倒れるので、上述の斜め電界の電気力線に対しても垂直方向に倒れる。この結果、液晶ダイレクタが配向処理による液晶ダイレクタと異なる方向にあるとき、その境界部で黒い影状領域として視認される。 As an external factor, there is an oblique electric field generated between two electrode layers, that is, a segment electrode layer and a common electrode layer. An oblique electric field is generated between the edge of the segment electrode of the segment electrode layer and the flat portion of the common electrode of the common electrode layer, and between the edge of the common electrode of the common electrode layer and the flat portion of the segment electrode of the segment electrode layer In particular, the influence is large in the case of the vertical alignment type. That is, since the negative type liquid crystal in the vertical alignment type is tilted in the vertical direction with respect to the electric lines of force of the electric field, it is also tilted in the vertical direction with respect to the electric lines of force of the oblique electric field. As a result, when the liquid crystal director is in a different direction from the liquid crystal director by the alignment treatment, it is visually recognized as a black shadow region at the boundary portion.
上述の影状領域は線状ではなく広い領域となる。影状領域が広い領域となるのは、基板面内方向(方位角方向)に対して液晶分子が動き易い状態と考えられる。この液晶分子が動き易い状態とは、プレチルト角が垂直に近い90°付近で方位角方向の配向規制力(アンカリング)が弱い状態、液晶の応答性が良い状態等である。前者のプレチルト角が垂直に近い90°付近とする高プレチルト化は、シャープネスの向上をもたらし、高デューティ駆動を行うときの高コントラスト特性、広視野角特性を得るために必要である。また、後者の液晶の応答性が良い状態とは、液晶材料が低粘度材料であるとき、液晶層の厚さが小さいとき、動作温度が高いとき等である。いずれのときも、液晶分子は単純マトリクス駆動のパルス波形によってプレチルト角で規制される方位角方向よりも斜め電界の方位角方向に倒れ易くなり、この結果、配向処理によって設定された方位角方向と異なる方向に斜め電界が発生した場所のある地点を基点として配向処理方向からずれた液晶ダイレクタを発現してしまう。液晶分子同士は相互に配向方向を揃える力が働き、また上述のように配向処理による規制力が弱い環境であるため、上記基点からその周囲に向かい、液晶ダイレクタがずれた領域が徐々に拡大することとなり、その結果、広い領域において、液晶ダイレクタが配向処理方向からずれてしまう。 The shadow area described above is not a line but a wide area. It is considered that the shadowed region becomes a wide region because the liquid crystal molecules easily move in the substrate in-plane direction (azimuth angle direction). The state where the liquid crystal molecules are easy to move includes a state where the pre-tilt angle is near 90 ° near the vertical and the orientation restriction force (anchoring) in the azimuth direction is weak, and the liquid crystal has good responsiveness. The high pretilt in which the former pretilt angle is close to 90 °, which is close to vertical, is necessary to improve sharpness and to obtain high contrast characteristics and wide viewing angle characteristics when performing high duty driving. Further, the latter state in which the liquid crystal has good response is when the liquid crystal material is a low-viscosity material, when the thickness of the liquid crystal layer is small, when the operating temperature is high, and the like. In any case, the liquid crystal molecules are more likely to fall in the azimuth direction of the oblique electric field than the azimuth direction regulated by the pretilt angle by the pulse waveform of the simple matrix drive. A liquid crystal director that deviates from the alignment processing direction with a point where an oblique electric field is generated in a different direction as a base point appears. The liquid crystal molecules work to align each other in the alignment direction, and as described above, the environment where the regulation force due to the alignment treatment is weak, the area where the liquid crystal director is displaced gradually expands from the base point to the periphery. As a result, the liquid crystal director is displaced from the alignment processing direction in a wide region.
上述の影状領域の発生を防止する手法として、フレームレスポンス現象を抑制することが考えられる。すなわち、フレーム周波数を高くし、また、A波形、C波形あるいはマルチラインアドレッシング(MLA)波形を用いることにより、単純マトリクス駆動によるパルス間隔を短くする高周波駆動法を行い、これにより、フレームレスポンス現象を抑制する。しかしながら、このような高周波駆動法は消費電力が大きくなり、かつ、電極層の抵抗成分によるクロストーク現象が大きくなるという問題が発生する。 As a technique for preventing the occurrence of the shadow area described above, it is conceivable to suppress the frame response phenomenon. In other words, the frame frequency is increased, and the A waveform, C waveform, or multiline addressing (MLA) waveform is used to perform a high frequency driving method that shortens the pulse interval by simple matrix driving, thereby reducing the frame response phenomenon. Suppress. However, such a high-frequency driving method has problems that power consumption increases and a crosstalk phenomenon due to the resistance component of the electrode layer increases.
従って、本発明の目的は、高周波駆動法を用いずに単純マトリクス垂直配向型液晶表示パネルのDMA現象を抑止することにある。 Accordingly, an object of the present invention is to suppress the DMA phenomenon of a simple matrix vertical alignment type liquid crystal display panel without using a high frequency driving method.
上述の課題を解決するために、本発明に係る単純マトリクス垂直配向型液晶表示装置は、複数のセグメント電極、複数のコモン電極、及び各セグメント電極と各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、単純マトリクス垂直配向型液晶表示パネルの表示内容としてセグメント電極の数の表示データよりなるデータラインをコモン電極の数だけ記憶する表示データメモリと、表示データメモリのデータライン毎の表示データに基づいて各セグメント電極を駆動するセグメント駆動回路と、同期信号をクロック信号に応じてシフトさせて各コモン電極を順次駆動させるための出力信号を出力するシフトレジスタと、シフトレジスタの各出力信号に応じて各コモン電極を走査駆動するコモン駆動回路と、表示データメモリの少なくとも1データラインに黒表示を表すオフデータを書き込む制御回路とを具備するものである。すなわち、表示データメモリの少なくとも1データラインに黒表示を表すオフデータを書き込むことによりコモン電極の1つに接続された垂直配向型液晶セルを黒表示させて少なくとも1つのオフ信号ラインを発生させる。 In order to solve the above-described problem, a simple matrix vertical alignment type liquid crystal display device according to the present invention includes a plurality of segment electrodes, a plurality of common electrodes, and a vertical alignment provided at the intersection of each segment electrode and each common electrode. Simple matrix vertical alignment type liquid crystal display panel having a liquid crystal cell, and a display data memory for storing data lines consisting of display data of the number of segment electrodes as the display contents of the simple matrix vertical alignment type liquid crystal display panel A segment drive circuit for driving each segment electrode based on display data for each data line of the display data memory, and an output signal for sequentially driving each common electrode by shifting the synchronization signal in accordance with the clock signal Scan the common electrode according to the shift register and each output signal of the shift register A common drive circuit that is configured to and a control circuit for writing off data representing the black display in at least one data line of the display data memory. That is, by writing off data representing black display to at least one data line of the display data memory, the vertical alignment type liquid crystal cell connected to one of the common electrodes is displayed in black to generate at least one off signal line.
また、本発明に係る単純マトリクス垂直配向型液晶表示装置は、複数のセグメント電極、複数のコモン電極、及び各セグメント電極と各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、単純マトリクス垂直配向型液晶表示パネルの表示内容としてセグメント電極の数の表示データよりなるデータラインをコモン電極の数だけ記憶する表示データメモリと、表示データメモリのデータライン毎の表示データに基づいて各セグメント電極を駆動するセグメント駆動回路と、同期信号をクロック信号に応じてシフトさせてコモン電極を順次駆動させるための出力信号を出力するシフトレジスタと、シフトレジスタに接続され、シフトレジスタの各出力信号のうちコモン電極の少なくとも1つへの出力信号を阻止し他の出力信号を通過させるオフ信号供給回路と、オフ信号供給回路を介して供給されたシフトレジスタの各出力信号に応じて各コモン電極を走査駆動するコモン駆動回路とを具備するものである。すなわち、コモン電極の少なくとも1つへのシフトレジスタの出力信号を阻止することによりコモン電極の1つに接続された垂直配向型液晶セルを黒表示させて少なくとも1つのオフ信号ラインを発生させる。
A simple matrix vertical alignment type liquid crystal display device according to the present invention includes a plurality of segment electrodes, a plurality of common electrodes, and a vertical matrix type liquid crystal cell provided at the intersection of each segment electrode and each common electrode. A display data memory for storing as many display data as the number of segment electrodes as the display content of the vertical alignment type liquid crystal display panel, simple matrix vertical alignment type liquid crystal display panel, and data lines of the display data memory Connected to the segment drive circuit that drives each segment electrode based on each display data, the shift register that outputs the output signal for sequentially driving the common electrode by shifting the synchronization signal according to the clock signal, and the shift register Out of each output signal of the shift register OFF signal supply circuit that blocks output signals to one and passes other output signals, and a common drive circuit that scans and drives each common electrode according to each output signal of the shift register supplied via the OFF signal supply circuit It comprises. That is, by blocking the output signal of the shift register to at least one of the common electrodes, the vertical alignment type liquid crystal cell connected to one of the common electrodes is displayed in black to generate at least one off signal line.
本発明によれば、コモン電極の少なくとも1つに接続された垂直配向型液晶セルを黒表示させて少なくとも1つのオフ信号ライン(黒信号ライン)を発生させることによりDMA現象の伝播が阻止され、この結果、DMA現象を抑止できる。また、高周波数駆動が不要となった分、消費電力を低減できると共にクロストークを低減できる。高温度領域のDMA現象が抑制されるため駆動条件の動作マージンを広くすることができ、消費電力を低減することが可能になる。さらに、高プレチルト化も可能となった分、シャープネス向上すなわちコントラスト向上及び広視野角特性の向上も可能となる。 According to the present invention, the DMA phenomenon propagation is prevented by Rukoto to generate at least one OFF signal line connected to at least one vertically aligned liquid crystal cell of the common electrode by the black display (black signal line) As a result, the DMA phenomenon can be suppressed. In addition, power consumption can be reduced and crosstalk can be reduced because high frequency driving is not required. Since the DMA phenomenon in the high temperature region is suppressed, the operating margin of the driving condition can be widened, and the power consumption can be reduced. Furthermore, since the high pretilt can be achieved, sharpness can be improved, that is, contrast and wide viewing angle characteristics can be improved.
図1は本発明に係る単純マトリクス垂直配向型液晶表示装置の第1の実施の形態を示すブロック回路図である。 FIG. 1 is a block circuit diagram showing a first embodiment of a simple matrix vertical alignment type liquid crystal display device according to the present invention.
図1において、1は、単純マトリクス垂直配向型液晶表示パネルであって、Y方向に延在する信号線としてのセグメント電極SEG0,SEG1,…,SEG319が平行にX方向に配列され、他方、X方向に延在する走査線としてのコモン電極COM0,COM1,…,COMk,…,COM63が平行にY方向に配列されている。また、各セグメント電極SEG0,SEG1,…,SEG319と各コモン電極COM0,COM1,…,COMk,…,COM63との交差点には垂直配向型液晶セルたとえばC11が設けられている。この場合、たとえば、セグメント電極SEG0,SEG1,…,SEG319を構成するセグメント電極層114(図3参照)が上側に位置し、他方、コモン電極COM0,COM1,…,COMk,…,COM63を構成するコモン電極層124(図3参照)が下側に位置し、これにより、これらの電極層間に320×64個画素(ドット)が形成される。これらの電極層114、124においては、電極SEG0,SEG1,…,SEG319;COM0,COM1,…,COMk,…,COM63の線幅は405μm、線間は30μmである。
In FIG. 1,
表示データメモリ2は単純マトリクス垂直配向型液晶表示パネル1の表示内容をデータライン毎に記憶する双方向RAMであり、表示データラッチ回路3はクロック信号CK1に応じて表示データメモリ2から読み出された1データラインの表示内容を一時的に保持する。セグメント駆動回路4は表示データラッチ回路3に保持された表示データメモリ2の1データラインの表示内容に基づいてセグメント電極SEG0,SEG1,…,SEG319を駆動する。セグメント駆動回路4はディジタル/アナログ(D/A)変換器を含有し、表示データラッチ回路3の各ディジタルデータ信号を順次アナログデータ信号に変換してセグメント電極SEG0,SEG1,…,SEG319に順次供給する。
The
シフトレジスタ5は同期信号SYNCをクロック信号CK2に応じてシフトさせて64個の出力信号OUT0,OUT1,…,OUTk,…,OUT63を順次発生させるDフリップフロップ回路5-0,5-1,…,5-k,…,5-63を有し、この結果、これらの出力信号に応じてコモン駆動回路6はコモン電極COM0,COM1,…,COMk,…,COM63を駆動する。
The
セグメント駆動回路4及びコモン駆動回路6の出力信号はクロック信号CK3に応じてたとえばフレーム毎に反転される。シフトレジスタ5の出力信号OUT0,OUT1,…,OUTk,…,OUT63及びコモン駆動回路6の出力信号の一例は図2に示される。
The output signals of the segment drive circuit 4 and the
表示データメモリ2においては、コモン電極数のデータラインが設けられており、制御回路9からの書込みアドレスADDWによって指定されたデータラインに制御回路9からセグメント電極数のデータDが書込まれ、他方、読出しアドレスADDRによって指定されたデータラインからセグメント電極数のデータDが読出されて表示データラッチ回路3に保持される。読出しアドレスADDRは同期信号SYNCによってリセットされクロック信号CK2によって+1カウントアップされるアドレスカウンタ7によって発生される。
In the
表示タイミング発生回路8はクロック信号CK1, CK2, CK3を発生する。 The display timing generation circuit 8 generates clock signals CK1, CK2, and CK3.
制御回路9はたとえばCPUを含むコンピュータによって構成され、上述の書込みアドレスADDW、データラインのデータD及び周期信号SYNCを発生すると共に、表示タイミング発生回路8を制御する。 The control circuit 9 is constituted by a computer including a CPU, for example, and generates the above-described write address ADDW, data line data D and period signal SYNC, and controls the display timing generation circuit 8.
図3は図1の単純マトリクス垂直配向型液晶表示パネル1の断面図である。
FIG. 3 is a sectional view of the simple matrix vertical alignment type liquid
上側構造11は図1のセグメント電極SEG0,SEG1,…,SEG319を構成するセグメント電極層114を含み、下側構造12は図1のコモン電極COM0,COM1,…,COMk,…,COM63を構成するコモン電極層124を含み、上側構造11と下側構造12との間に垂直配向型液晶層13(液晶セルCij)が設けられている。
The
上側構造11は、偏光板111、光学補償板112、ガラス基板113、透明なセグメント電極層114、絶縁層115及び高分子垂直配向層116よりなり、同様に、下側構造12は、偏光板121、光学補償板122、ガラス基板123、透明なコモン電極層124、絶縁層125及び高分子垂直配向層126よりなる。
The
偏光板111、121はヨウ素系材料、染料系材料等により形成され、たとえばポラテクノ製SHC-13Uを用いる。偏光板111、121の交差角度は90°であり、電圧印加時の位相差変化が最も大きくなるように、垂直配向型液晶層13の設定液晶ダイレクタに対して+45°、-45°のクロスニコルの組合せとなっている。尚、90°を数度ずらしてもよい。垂直配向型液晶層13の液晶ダイレクタはドットを正面から見たときに上側(12時方向)もしくは下側(6時方向)に設定されており、これにより、左右の視角特性がほぼ同等の広視野角の表示が得られる。
The polarizing plates 111 and 121 are made of an iodine-based material, a dye-based material or the like, and for example, Sola-13U manufactured by POLATECHNO is used. The crossing angle of the polarizing plates 111 and 121 is 90 °, and the crossing of + 45 ° and −45 ° with respect to the set liquid crystal director of the vertical alignment type
光学補償板112、113はネガティブCプレートと呼ぶ1軸位相差板であり、面内リターデーション値ΔR=0nm、厚み方向リターデーション値ΔRth=220nmのCプレート1枚で構成されている。尚、Cプレートの代りに、Aプレート、2軸位相差板であるBプレートでもよい。 The optical compensators 112 and 113 are uniaxial retardation plates called negative C plates, and are composed of one C plate having an in-plane retardation value ΔR = 0 nm and a thickness direction retardation value ΔR th = 220 nm. In place of the C plate, an A plate or a B plate which is a biaxial retardation plate may be used.
セグメント電極層114及びコモン電極層124はインジウム錫酸化物(ITO)等によって形成されている。
The segment electrode layer 114 and the
絶縁層115及び125は、セグメント電極層114とコモン電極層124とを絶縁するためのものである。後述の垂直配向型液晶層13内の異物により基板と電極との間のショートを防ぐ効果がある。
The insulating layers 115 and 125 are for insulating the segment electrode layer 114 and the
高分子垂直配向層116、126はポリイミド、無機膜等によって形成され、突起配向、ラビング処理、紫外線配向等によって配向制御される。たとえば、フレキソ版印刷で成膜し、その後、焼成し、ラビング処理によって89.5°あるいは89.9°のプレチルト角θpを付与する。この場合、下側の高分子垂直配向層126のプレチルト角は12時方向(右を0度とした場合、反時計回りの90°の位置)、下側の高分子垂直配向層116のプレチルト角は6時方向のアンチパラレル配向とする。 The polymer vertical alignment layers 116 and 126 are formed of polyimide, an inorganic film, or the like, and the alignment is controlled by protrusion alignment, rubbing treatment, ultraviolet alignment, or the like. For example, a film is formed by flexographic printing, then baked, and a pretilt angle θ p of 89.5 ° or 89.9 ° is given by rubbing. In this case, the pretilt angle of the lower polymer vertical alignment layer 126 is the 12 o'clock direction (when the right is 0 degree, the counterclockwise 90 ° position), and the pretilt angle of the lower polymer vertical alignment layer 116 is Is antiparallel orientation in the 6 o'clock direction.
垂直配向型液晶層13は図1の垂直配向型液晶セルを構成し、Δεが負のネガ型液晶、たとえば、Δε=-2.6、光学異方性Δn=0.20のネガ型液晶である。垂直配向型液晶層13の厚さは4.0μmである。ツイスト構造をとるためのカイラル剤を添加することもできる。
The vertical alignment type
図4は図1の制御回路9が表示データと共にオフデータを表示データメモリ2に書込むためのフローチャートである。尚、制御回路9は320×64画素分の画素の表示データを記憶するフレームメモリを内蔵するものとする。
FIG. 4 is a flowchart for the control circuit 9 of FIG. 1 to write off data into the
始めに、ステップ401にて、値jをリセットする(j←0)。
First, in
次に、ステップ402にて、j=kか否かを判別する。尚、kは0〜63-n+1(n=1,2,…)の値である。j=kのときには、ステップ403〜407に進み、j≠kのときには、ステップ408に進む。
Next, in
ステップ403〜407について説明する。
ステップ403にて、表示データメモリ2のn本のデータラインk, k+1, …, k+n-1にオフデータ(=0)を書込む。
In
ステップ404では、値kを+1増加させる。これは、オフデータの書込みのデータラインをコモン電極の走査方向に移動させるためのステップである。尚、+1の代りに、移動速度を大きくするために、+2,…,nのいずれかの値にしてもよい。また、+1はnより大きい値でもよい。
In
ステップ405、406では、データラインkの値kを最大値63-n+1でガードする。つまり、ステップ405にて、k>63-n+1か否かを判別し、k>63-n+1のときのみステップ406にて、値kをリセットする(k←0)。つまり、オフ信号ライン(黒信号ライン)の初期位置を画面の最初行にして表示の均一性を向上させる。ただし、値kのリセット値は0以外でもよい。
In
ステップ407では、表示データメモリ2の表示データの書込みの次のデータラインを
j←j+n
によって演算する。
In
j ← j + n
Calculate by
他方、ステップ408にて、フレームメモリのデータラインjの表示データを表示データメモリ2のデータラインjに書込む。
On the other hand, in
ステップ409では、表示データメモリ2の表示データの書込みの次のデータラインを
j←j+1
によって演算する。
In
j ←
Calculate by
ステップ407、409にて演算された値jはステップ410にて最大値63でガードされる。つまり、j>63か否かを判別する。この結果、j>63のときには、ステップ401に進み、値jがリセットされた後に(j←0)ステップ402〜409のフローが繰返され、j≦63のときには、直接、ステップ402〜409のフローが繰返される。
The value j calculated in
図4のフローチャートによりフレームメモリのオンデータが1データライン(n=1)のオフデータと共に書込まれた表示データメモリ2の記憶内容に基づいて単純マトリクス垂直配向型液晶表示パネル1をフレーム反転駆動のB波形により1/64デューティ、1/9バイアス駆動周波数120Hzで駆動した実験結果を図5の(A)に示す。また、任意の位置で1データラインを2分するオフデータを書込んだ表示データメモリ2の記憶内容に基づいて同一条件で駆動した比較例1を図5の(B)に示し、全画面をオンデータで書込んだ表示データメモリ2の記憶内容に基づいて同一条件で駆動した比較例2を図5の(C)に示す。尚、図5の(A)、(B)、(C)の場合の駆動温度は同一である。また、図5の(A)、(B)、(C)においては、画面の右側部分のモアレ模様はDMA現象ではない。
Based on the stored contents of the
図5の(A)、(B)、(C)においては、DMA現象に相違が発見された。より明瞭にDMA現象の発生を理解できるように、5データライン(n=5)のオフデータが書込まれた表示データメモリ2の記憶内容に基づいて単純マトリクス垂直配向型液晶表示パネル1の同一条件で駆動した実験結果を図6の(A)、(B)、(C)に示す。
In (A), (B), and (C) of FIG. 5, a difference was found in the DMA phenomenon. In order to more clearly understand the occurrence of the DMA phenomenon, the same as the simple matrix vertical alignment type liquid
すなわち、図5の(A)、図6の(A)においては、オフ信号ライン(黒信号ライン)の走査方向においてDMA現象が抑制されている。また、図5の(B)、図6の(B)の比較例1においては、オフ信号ライン(黒信号ライン)の走査方向においてDMA現象が抑制されているも、オフ信号ラインの2分する部分から走査方向と逆方向にDMA現象が拡大している。つまり、波の進行と同様に、液晶ダイレクタが伝播していると考えられる。さらに、図5の(C)、図6の(C)の比較例2においては、走査方向の最終行からDMA現象が発生している。 That is, in FIGS. 5A and 6A, the DMA phenomenon is suppressed in the scanning direction of the off signal line (black signal line). Further, in Comparative Example 1 in FIGS. 5B and 6B, the DMA phenomenon is suppressed in the scanning direction of the off signal line (black signal line), but the off signal line is divided into two. The DMA phenomenon spreads from the part in the direction opposite to the scanning direction. That is, it is considered that the liquid crystal director is propagating in the same manner as the wave travels. Furthermore, in the comparative example 2 of FIG. 5C and FIG. 6C, the DMA phenomenon occurs from the last row in the scanning direction.
上述のDMA現象は走査方向と反対側に発生するので、図4のステップ404〜406を削除してオフ信号ライン(黒信号ライン)を停止させる場合には、k=63-n+1としてオフ信号ライン(黒信号ライン)を最終行(j=63)に配置すればDMA現象を効果的に抑制できる。
Since the above-mentioned DMA phenomenon occurs on the opposite side to the scanning direction, when
さらに、表示の均一性を向上させるためには、DMA現象は走査方向と反対方向に伝播していくので、図4のステップ404〜406により、オフ信号ライン(黒信号ライン)を走査方向と同一方向に移動させることにより、DMA現象の伝播を抑制することができる。また、オフ信号ライン(黒信号ライン)自体の視認性も低下するので、所望の表示データが視認できる。
Further, in order to improve the display uniformity, the DMA phenomenon propagates in the direction opposite to the scanning direction, so the off signal line (black signal line) is made the same as the scanning direction by
上述のごとく、オフ信号ライン(黒信号ライン)の数nを増加させるとDMA現象はより効果的に抑制できる。図7の(A)、(B)、(C)、(D)、(E)はn=1, 2, 3, 5, 10の場合を示す。ここで、図7の(A)、(B)、(C)、(D)、(E)においては、画面の右側部分のモアレ模様はDMA現象ではない。つまり、オフ信号ライン(黒信号ライン)を増加させると、オフ信号ライン(黒信号ライン)の走査方向側のDMA現象の発生が抑制されている領域は増加する。尚、コモン電極COM0,COM1,…,COMk,…,COM63の線間30μmもオフ信号(黒信号)領域として作用するが、図5の(C)に示すごとく、DMA現象を抑制できない。従って、オフ信号(黒信号)領域の線幅として少なくとも1データライン分つまりコモン電極COM0,COM1,…,COMk,…,COM63の各線幅405μm、または線幅405μmに線間30μmを加えた435μm、または各線幅405μmに各線の両側の線間30μmを加えた465μmが必要である。 As described above, the DMA phenomenon can be more effectively suppressed by increasing the number n of the off signal lines (black signal lines). (A), (B), (C), (D), and (E) of FIG. 7 show cases where n = 1, 2, 3, 5, and 10. Here, in (A), (B), (C), (D), and (E) of FIG. 7, the moire pattern in the right portion of the screen is not a DMA phenomenon. That is, when the off signal line (black signal line) is increased, the area where the occurrence of the DMA phenomenon on the scanning direction side of the off signal line (black signal line) is suppressed increases. Incidentally, the line spacing of 30 μm between the common electrodes COM0, COM1,..., COMk,..., COM63 also acts as an off signal (black signal) region, but the DMA phenomenon cannot be suppressed as shown in FIG. Therefore, as the line width of the off signal (black signal) region, at least one data line, that is, each of the common electrodes COM0, COM1,..., COMk, the line width of 405 μm, or 435 μm obtained by adding 30 μm between the lines to the line width of 405 μm, Alternatively, 465 μm is required, which is obtained by adding 30 μm between lines on both sides of each line to 405 μm in each line width.
図8は本発明に係る単純マトリクス垂直配向型液晶表示装置の第2の実施の形態を示すブロック回路図である。図8においては、図1のシフトレジスタ5とコモン駆動回路6との間にオフ信号供給回路10を挿入し、このオフ信号供給回路10が図4のステップ403〜407のフローを実行し得るようにしたものである。
FIG. 8 is a block circuit diagram showing a second embodiment of a simple matrix vertical alignment type liquid crystal display device according to the present invention. In FIG. 8, an off
オフ信号供給回路10は、シフトレジスタ5の出力信号OUT0,OUT1,…,OUTk,…,OUT63を受けると共に、制御回路9からオフ信号DOFを受け、このオフ信号を表示タイミング発生回路8からのクロック信号CK4に応じてシフトさせ、この結果、出力信号OUT0’,OUT1’,…,OUTk’,…,OUT63’を発生する。尚、クロック信号CK4の周波数はクロック信号CK2の周波数に比較して著しく小さいものとする。
The off
図9は図8のオフ信号供給回路10の詳細な回路図である。すなわち、オフ信号供給回路10は、シフトレジスタを構成するDフリップフロップ回路10-1,10-2,…,10-k,…,10-63及びアンド回路11-0,11-1,…,11-k,…,11-63を有する。
FIG. 9 is a detailed circuit diagram of the off
Dフリップフロップ回路10-0,10-1,…,10-k,…,10-63はオフ信号DOFをクロック信号CK4によりシフトさせる。たとえば、オフ信号DOF(=0)がクロック信号CK4の1ビット分であれば、図10に示すように、Dフリップフロップ回路10-0,10-1,…,10-k,…,10-63の出力信号DOF0,DOF1,…,DOFk,…,DOF63の1つたとえばDOFkが0となる。尚、シフトレジスタ5のDフリップフロップ回路5-0,5-1,…,5-k,…,5-63の出力信号OUT0,OUT1,…,OUTk,…,OUT63も図10に示されている。 The D flip-flop circuits 10-0, 10-1, ..., 10-k, ..., 10-63 shift the off signal DOF by the clock signal CK4. For example, if the off signal DOF (= 0) is one bit of the clock signal CK4, as shown in FIG. 10, D flip-flop circuits 10-0, 10-1,..., 10-k,. One of 63 output signals DOF0, DOF1,..., DOFk,. Note that the output signals OUT0, OUT1,..., OUTk,..., OUT63 of the D flip-flop circuits 5-0, 5-1,. Yes.
アンド回路11-0,11-1,…,11-k,…,11-63はDフリップフロップ回路10-0,10-1,…,10-k,…,10-63の出力信号DOF0,DOF1,…,DOFk,…,DOF63とDフリップフロップ回路5-0,5-1,…,5-k,…,5-63の出力信号OUT0,OUT1,…,OUTk,…,OUT63とのアンド論理を演算して図11に示すような出力信号OUT0’,OUT1’,…,OUTk’,…,OUT63’を発生する。図11の場合、出力信号OUTkが阻止されて出力信号OUTk’が中央レベルに保持される。この結果、図11に示すように、コモン電極COMkは走査駆動されないことになる。この走査駆動されないコモン電極COMkはDフリップフロップ回路10-0,10-1,…,10-k,…,10-63によってコモン電極の走査方向と同一方向へ移動する。 AND circuits 11-0, 11-1, ..., 11-k, ..., 11-63 are output signals DOF0 of D flip-flop circuits 10-0, 10-1, ..., 10-k, ..., 10-63, AND of DOF1, ..., DOFk, ..., DOF63 and D flip-flop circuits 5-0, 5-1, ..., 5-k, ..., 5-63 output signals OUT0, OUT1, ..., OUTk, ..., OUT63 The logic is calculated to generate output signals OUT0 ′, OUT1 ′,..., OUTk ′,. In the case of FIG. 11, the output signal OUTk is blocked and the output signal OUTk ′ is held at the center level . As a result, as shown in FIG. 11, the common electrode COMk is not scanned . The common electrodes COMk not scanned are moved in the same direction as the scanning direction of the common electrodes by the D flip-flop circuits 10-0, 10-1,..., 10-k,.
また、オフ信号供給回路10に供給されるオフ信号DOFの長さを変化させることにより、走査駆動されないコモン電極数も変化できる。
Further, by changing the length of the off signal DOF supplied to the off
図12は図8の制御回路9が表示データのみを表示データメモリ2に書込むためのフローチャートである。尚、制御回路9は320×64画素分の画素の表示データを記憶するフレームメモリを内蔵するものとする。上述のごとく、オフデータを書込む必要がないので、図12においては、図9のステップ402〜407を削除し、ステップ401のフローはステップ408に直接進むようにしてある。
FIG. 12 is a flowchart for the control circuit 9 of FIG. 8 to write only display data into the
また、本発明は透過型、反射型の単純マトリクス垂直配向型液晶表示装置のいずれにも適用できる。尚、反射型の場合には、偏光板の一方の外側に反射層を設け、他方の偏光板から入射/出射を行う。 Further, the present invention can be applied to both transmissive and reflective simple matrix vertical alignment type liquid crystal display devices. In the case of the reflective type, a reflective layer is provided on one outer side of the polarizing plate, and incidence / emission is performed from the other polarizing plate.
SEG0,SEG1,…,SEG319:セグメント電極
COM0,COM1,…,COMk,…,COM63:コモン電極
1:単純マトリクス垂直配向型液晶表示パネル
2:表示データメモリ
3:表示データラッチ回路
4:セグメント駆動回路
5:シフトレジスタ
6:コモン駆動回路
7:アドレスカウンタ
8:表示タイミング発生回路
9:制御回路
10:オフ信号供給回路
11:上側構造
12:下側構造
13:垂直配向型液晶層
111:偏光板
112:光学補償板
113:ガラス基板
114:セグメント電極層
115:絶縁層
116:高分子垂直配向層
121:偏光板
122:光学補償板
123:ガラス基板
124:コモン電極層
125:絶縁層
126:高分子垂直配向層
SEG0, SEG1, ..., SEG319: Segment electrodes
COM0, COM1, ..., COMk, ..., COM63: Common electrode 1: Simple matrix vertical alignment type liquid crystal display panel 2: Display data memory 3: Display data latch circuit 4: Segment drive circuit 5: Shift register 6: Common drive circuit 7 : Address counter 8: Display timing generation circuit 9: Control circuit 10: Off signal supply circuit 11: Upper structure 12: Lower structure 13: Vertical alignment type liquid crystal layer 111: Polarizing plate 112: Optical compensator 113: Glass substrate 114: Segment electrode layer 115: insulating layer 116: polymer vertical alignment layer 121: polarizing plate 122: optical compensator 123: glass substrate 124: common electrode layer 125: insulating layer 126: polymer vertical alignment layer
Claims (4)
前記単純マトリクス垂直配向型液晶表示パネルの表示内容として前記セグメント電極の数の表示データよりなるデータラインを前記コモン電極の数だけ記憶する表示データメモリと、
該表示データメモリのデータライン毎の表示データに基づいて前記各セグメント電極を駆動するセグメント駆動回路と、
同期信号をクロック信号に応じてシフトさせて前記各コモン電極を順次駆動させるための出力信号を出力するシフトレジスタと、
該シフトレジスタの各出力信号に応じて前記各コモン電極を走査駆動するコモン駆動回路と、
前記表示データメモリの少なくとも1データラインに黒表示を表すオフデータを書き込む制御回路と
を具備する単純マトリクス垂直配向型液晶表示装置。 A simple matrix vertical alignment type liquid crystal display panel having a plurality of segment electrodes, a plurality of common electrodes, and a vertical alignment type liquid crystal cell provided at the intersection of each segment electrode and each common electrode;
A display data memory for storing data lines composed of display data for the number of segment electrodes as display contents of the simple matrix vertical alignment type liquid crystal display panel,
A segment drive circuit for driving each segment electrode based on display data for each data line of the display data memory;
A shift register that outputs an output signal for sequentially driving each of the common electrodes by shifting a synchronization signal according to a clock signal;
A common driving circuit that scans and drives each common electrode according to each output signal of the shift register;
A simple matrix vertical alignment type liquid crystal display device comprising: a control circuit for writing off data representing black display in at least one data line of the display data memory.
前記単純マトリクス垂直配向型液晶表示パネルの表示内容として前記セグメント電極の数の表示データよりなるデータラインを前記コモン電極の数だけ記憶する表示データメモリと、
該表示データメモリのデータライン毎の表示データに基づいて前記各セグメント電極を駆動するセグメント駆動回路と、
同期信号をクロック信号に応じてシフトさせて前記コモン電極を順次駆動させるための出力信号を出力するシフトレジスタと、
該シフトレジスタに接続され、該シフトレジスタの各出力信号のうち前記コモン電極の少なくとも1つへの出力信号を阻止し他の出力信号を通過させるオフ信号供給回路と、
該オフ信号供給回路を介して供給された前記シフトレジスタの各出力信号に応じて前記各コモン電極を走査駆動するコモン駆動回路と
を具備する単純マトリクス垂直配向型液晶表示装置。 A simple matrix vertical alignment type liquid crystal display panel having a plurality of segment electrodes, a plurality of common electrodes, and a vertical alignment type liquid crystal cell provided at the intersection of each segment electrode and each common electrode;
A display data memory for storing data lines composed of display data for the number of segment electrodes as display contents of the simple matrix vertical alignment type liquid crystal display panel,
A segment drive circuit for driving each segment electrode based on display data for each data line of the display data memory;
A shift register that outputs an output signal for sequentially driving the common electrodes by shifting a synchronization signal according to a clock signal;
An off signal supply circuit that is connected to the shift register, blocks an output signal to at least one of the common electrodes among the output signals of the shift register, and passes another output signal;
A simple matrix vertical alignment type liquid crystal display device comprising: a common drive circuit that scans and drives each common electrode in accordance with each output signal of the shift register supplied via the off signal supply circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320801A JP5451055B2 (en) | 2008-12-17 | 2008-12-17 | Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320801A JP5451055B2 (en) | 2008-12-17 | 2008-12-17 | Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010145594A JP2010145594A (en) | 2010-07-01 |
JP5451055B2 true JP5451055B2 (en) | 2014-03-26 |
Family
ID=42566120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008320801A Active JP5451055B2 (en) | 2008-12-17 | 2008-12-17 | Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5451055B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6277054B2 (en) * | 2014-04-24 | 2018-02-07 | スタンレー電気株式会社 | Liquid crystal display |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001125071A (en) * | 1998-02-09 | 2001-05-11 | Seiko Epson Corp | Optoelectronic device and driving method therefor, liquid crystal display device and driving method therefor, driving circuit for optoelectronic device and electronic equipment |
JP4902345B2 (en) * | 2006-12-28 | 2012-03-21 | オプトレックス株式会社 | Liquid crystal display element |
-
2008
- 2008-12-17 JP JP2008320801A patent/JP5451055B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010145594A (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100610174B1 (en) | Liquid crystal display device and drive method therefor | |
US7019795B2 (en) | Liquid crystal device operable in two modes and method of operating the same | |
KR20040088370A (en) | Liquid crystal display device and electronic device | |
JP3999119B2 (en) | Method and apparatus for driving liquid crystal display device | |
WO2019192083A1 (en) | Vertical alignment liquid crystal display device | |
JP2009058619A (en) | Liquid crystal display device | |
JP2010019998A (en) | Liquid crystal display unit and method for driving the same | |
JP2008256804A (en) | Transflective liquid crystal display device | |
JP2010097045A (en) | Simple matrix vertical alignment type liquid crystal display device | |
JP5210677B2 (en) | Liquid crystal display | |
JP2008180952A (en) | Liquid crystal device and electronic equipment | |
JP5451055B2 (en) | Simple matrix vertical alignment type liquid crystal display panel driving method and simple matrix vertical alignment type liquid crystal display device | |
US8115896B2 (en) | Liquid crystal display and driving method thereof | |
US20080024468A1 (en) | Pixel structure of liquid crystal display and driving method thereof | |
JP2016027381A (en) | Liquid crystal display device | |
JP5417078B2 (en) | Liquid crystal display element | |
KR101411678B1 (en) | Liquid Crystal Display Device | |
JP4566579B2 (en) | Driving method of liquid crystal display device | |
US7719502B2 (en) | Liquid crystal display device and television receiver set | |
JP2006139295A (en) | Liquid crystal display | |
US20060274003A1 (en) | Liquid crystal display device | |
JP2005172847A (en) | Liquid crystal display device, and liquid crystal television and liquid crystal monitor using the same | |
JP5803483B2 (en) | Liquid crystal display device, driving method thereof, and electronic apparatus | |
KR100786510B1 (en) | Liquid Crystal Display and driving method thereof | |
JP4241364B2 (en) | Liquid crystal display device and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5451055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |