KR101411678B1 - Liquid Crystal Display Device - Google Patents
Liquid Crystal Display Device Download PDFInfo
- Publication number
- KR101411678B1 KR101411678B1 KR1020060134507A KR20060134507A KR101411678B1 KR 101411678 B1 KR101411678 B1 KR 101411678B1 KR 1020060134507 A KR1020060134507 A KR 1020060134507A KR 20060134507 A KR20060134507 A KR 20060134507A KR 101411678 B1 KR101411678 B1 KR 101411678B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- data
- voltage
- electrode
- common
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 고개구율을 갖는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다. 이와 더불어 본 발명은 스토리지 캐패시터의 용량을 적절하게 유지할 수 있도록 한 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.The present invention provides a horizontal electric field application type thin film transistor substrate having a high aperture ratio and a manufacturing method thereof. In addition, the present invention provides a horizontal field-applied thin film transistor substrate and a method of manufacturing the same, which can appropriately maintain the capacity of a storage capacitor.
이 수평 전계 인가형 박막 트랜지스터 기판은 기판상에 형성된 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 화소 영역마다 상기 박막 트랜지스터와 접속된 화소 전극판과; 상기 데이터 라인, 상기 박막 트랜지스터 및 상기 화소 전극판을 덮도록 상기 게이트 절연막 상에 형성되는 보호막과; 상기 박막 트랜지스터 어레이가 형성된 어레이 영역에 전반에 걸쳐 형성되며 상기 보호막 상에 그물망 형상으로 형성된 공통전극을 구비한다. The horizontal electric field application type thin film transistor substrate includes a gate line formed on a substrate; A data line crossing the gate line and the gate insulating film to define a pixel region; A thin film transistor connected to the gate line and the data line; A pixel electrode plate connected to the thin film transistor for each pixel region; A protective film formed on the gate insulating film to cover the data line, the thin film transistor, and the pixel electrode plate; And a common electrode formed over the entire surface of the array region where the thin film transistor array is formed and formed in a mesh shape on the protective film.
Description
도 1은 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 기판을 나타내는 평면도.1 is a plan view showing a thin film transistor substrate of a liquid crystal display device according to an embodiment of the present invention.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ - Ⅰ' 선을 따라 절췌하여 도시한 단면도.FIG. 2 is a cross-sectional view of the thin film transistor substrate shown in FIG. 1 taken along the line I-I '; FIG.
도 3은 본 발명의 실시 예에 따른 액정표시장치의 컬러 필터 기판을 나타내는 평면도.3 is a plan view showing a color filter substrate of a liquid crystal display device according to an embodiment of the present invention.
도 4는 도 3에 도시된 컬러 필터 기판을 Ⅱ - Ⅱ' 선을 따라 절췌하여 도시한 단면도.4 is a cross-sectional view of the color filter substrate shown in FIG. 3 taken along line II - II '.
도 5a 내지 도 5c는 상하부 기판의 합착, 액정주입 및 편광판 부착 후의 단면도.Figs. 5A to 5C are cross-sectional views after attaching the upper and lower substrates, injecting liquid crystals, and attaching the polarizer. Fig.
도 6은 본 발명의 실시 예에 따른 액정표시장치의 구성도.6 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention.
도 7은 타이밍 콘트롤러의 데이터 처리 흐름도.7 is a flow chart of data processing of the timing controller.
도 8은 화이트/그레이 상태 또는 블랙 상태에서의 전계 방향과 액정의 자세를 설명하기 위한 도면.8 is a view for explaining an electric field direction and a posture of a liquid crystal in a white / gray state or a black state;
도 9는 화이트 상태(A)와 블랙 상태(B)에 대한 휘도 대 시간 그래프. 9 is a luminance versus time graph for white state (A) and black state (B).
도 10은 도 9의 A 상태에서의 전계 방향과 액정 자세를 나타내는 시뮬레이션 결과도.10 is a simulation result showing an electric field direction and a liquid crystal orientation in the state A in Fig.
도 11은 도 9의 B 상태에서의 전계 방향과 액정 자세를 나타내는 시뮬레이션 결과도.11 is a simulation result showing an electric field direction and a liquid crystal orientation in the state B in Fig.
< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art
2 : 게이트 라인 4-1 : 제1 데이터 라인2: gate line 4-1: first data line
4-2 : 제2 데이터라인 6 : 게이트 전극4-2: second data line 6: gate electrode
8-1 : 제1 소스전극 8-2 : 제2 소스전극8-1: first source electrode 8-2: second source electrode
10-1 : 제1 드레인전극 10-2 : 제2 드레인전극10-1: first drain electrode 10-2: second drain electrode
12-1 : 제1 접촉홀 12-2 : 제2 접촉홀12-1: first contact hole 12-2: second contact hole
14 : 공통전극패턴 18 : 화소전극14: common electrode pattern 18: pixel electrode
20 : 하부기판 22 : 게이트 절연막20: lower substrate 22: gate insulating film
24-1 : 제1 활성층 24-2 : 제2 활성층24-1: first active layer 24-2: second active layer
25-1 : 제1 반도체패턴 25-2 : 제2 반도체패턴25-1: first semiconductor pattern 25-2: second semiconductor pattern
26-1 : 제1 오믹접촉층 26-2 : 제2 오믹접촉층26-1: first ohmic contact layer 26-2: second ohmic contact layer
32 : 블랙 매트릭스 34 : 컬러필터패턴32: black matrix 34: color filter pattern
38 : 공통전극 50 : 액정표시패널38: common electrode 50: liquid crystal display panel
52 : 데이터 구동회로 54 : 게이트 구동회로52: Data driving circuit 54: Gate driving circuit
56 : 타이밍 콘트롤러 58 : 공통전압 발생부56: timing controller 58: common voltage generator
본 발명은 액정표시장치에 관한 것으로, 특히 수평 전계 인가형 액정표시장치에서 가장 어두운 계조를 표시하는 블랙 상태에서의 빛샘 및 폴링 타임을 줄이도록 한 액정표시장치에 관한 것이다.BACKGROUND OF THE
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such a liquid crystal display device is classified into a vertical electric field application type and a horizontal electric field application type depending on the direction of an electric field for driving the liquid crystal.
수직 전계 인가형 액정표시장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 수직 전계 인가형 액정표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.The vertical electric field application type liquid crystal display device drives the TN (Twisted Nematic) mode liquid crystal by the vertical electric field formed between the pixel electrodes and the common electrode arranged opposite to the upper and lower substrates. The vertical field-applied liquid crystal display device has a disadvantage in that the aperture ratio is large, but the viewing angle is as narrow as 90 degrees.
수평 전계 인가형 액정표시장치는 하부 기판에 나란하게 배치된 화소 전극과 공통전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching ; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 IPS 모드의 액정표시장치는 시야각이 160도 정도로 넓은 장점을 갖으나, 개구율 및 투과율이 낮은 단점을 가진다. 구체적으로 IPS 모드의 액정표시장치는 인 플레인 필드(In Plane Field)를 형성하기 위해서 액정을 구동시키기 위한 공통전극과 화소전극간의 간격을 상하부 기판의 간격보다 넓게 형성하고, 적정한 세기의 전계를 얻기 위해서 상기 공통전극과 화소 전극이 넓은 폭으로 형성한다. 이와 같이 형성된 IPS 모드의 화소전극 및 공통전극 사이에는 기판과 거의 평행한 전계가 형성되지만, 넓은 폭을 갖는 화소전극 및 공통전극들 상부의 액정에는 전계의 영향이 미치지 않아, 화소전극 및 공통전극들 상부의 액정은 구동되지 않고 초기 상태를 유지한다. 결국, 초기상태를 유지하는 액정은 광을 투과시키지 못하고 개구율 및 투과율을 저하시키는 요인이 된다.The horizontal field-applied liquid crystal display device drives the in-plane switching (IPS) mode liquid crystal by the horizontal electric field between the pixel electrode and the common electrode arranged in parallel to the lower substrate. Such an IPS mode liquid crystal display device has a wide viewing angle of about 160 degrees, but has a disadvantage of low aperture ratio and low transmittance. Specifically, in the IPS mode liquid crystal display device, in order to form an in-plane field, the interval between the common electrode and the pixel electrode for driving the liquid crystal is set wider than the interval between the upper and lower substrates, The common electrode and the pixel electrode are formed to have a wide width. An electric field substantially parallel to the substrate is formed between the pixel electrode and the common electrode formed in this manner, but the influence of the electric field is not exerted on the liquid crystal over the pixel electrode and the common electrode having a wide width, The upper liquid crystal is not driven and maintains the initial state. As a result, the liquid crystal that maintains the initial state can not transmit the light, which causes the aperture ratio and the transmittance to decrease.
IPS 모드의 액정표시장치의 단점을 개선하기 위하여 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS라 함) 타입의 액정표시장치가 제안되었다. FFS 타입의 액정표시장치는 각 화소 영역에 절연막을 사이에 둔 공통전극판과 화소전극을 구비하고, 그 공통전극판과 화소전극의 간격을 상하부 기판의 간격보다 좁게 형성하여 공통전극과 화소전극 상부에 포물선 형태의 프린지 필드가 형성되게 한다. 그리고, 프린지 필드에 의해 상하부 기판 사이에 채워진 액정 분자들이 모두 동작되게 함으로써 개구율 및 투과율을 향상시키게 된다.A fringe field switching (FFS) type liquid crystal display device operated by a fringe field has been proposed in order to solve the disadvantage of the IPS mode liquid crystal display device. The FFS-type liquid crystal display device has a common electrode plate and pixel electrodes sandwiching an insulating film in each pixel region, and the interval between the common electrode plate and the pixel electrode is narrower than the interval between the upper and lower substrates, To form a parabolic fringe field. The liquid crystal molecules filled between the upper and lower substrates are operated by the fringe field, thereby improving the aperture ratio and the transmittance.
이와같은 IPS 모드 또는 FFS 모드 등의 수평 전계 인가형 액정표시장치는 수직 전계 인가형 액정표시장치에 비해 블랙 상태에서 빛샘에 취약한 특성을 갖는다. 즉, 수평 전계 인가형 액정표시장치는 가장 어두운 계조를 표시하는 블랙 상태를 직교 평광판 중 하나의 흡수(또는 투과)축에 평행(또는 직교)하게 액정을 러빙함으로써 구현한다. 하지만, 수평 전계 인가형 액정표시장치에서 블랙 상태 구현시 하부 기판 단차 또는 러빙 공정 진행중의 여러가지 원인에 의해 발생되는 러빙 불균 일에 의해 빛샘이 발생될 수 있다. 이러한 액정 배향 불균일에 의한 빛샘은 수직 전계 인가형 액정표시장치보다 수평 전계 인가형 액정표시장치에서 크게 발생된다. 왜냐하면, 초기 정면 리타데이션(Retardation)이 수직 전계 인가형 액정표시장치보다 수평 전계 인가형 액정표시장치가 크기 때문이다.The horizontal electric field application type liquid crystal display device such as the IPS mode or the FFS mode has a characteristic of being vulnerable to light leakage in the black state as compared with the vertical field application type liquid crystal display device. That is, the horizontal electric field application type liquid crystal display device is realized by rubbing the liquid crystal so that the black state displaying the darkest gray level is parallel (or orthogonal) to one absorption (or transmission) axis of the orthogonal polarizer. However, in a horizontal electric field-applied liquid crystal display device, light leakage may be generated due to rubbing unevenness caused by various causes during the lower substrate step or rubbing process in the black state implementation. Such light leakage due to the liquid crystal alignment irregularity occurs more in a horizontal electric field applied liquid crystal display device than in a vertical electric field applied liquid crystal display device. This is because the initial front retardation is larger than that of the vertical electric field-applied liquid crystal display device.
또한, 수평 전계 인가형 액정표시장치에서 동영상 구현시 느린 응답속도로 인하여 블랙 상태로 데이터전압이 변할 때 그에 대응하는 표시 휘도가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하는 문제점이 있다. 즉, 수평 전계 인가형 액정표시장치에서의 액정은 데이터전압이 인가될 때 초기 배향의 상태에서 전기장 형성 방향으로 재배열(Rising)되어 계조를 표시하고, 그 보다 낮은 전기장이 인가될 때 초기 배향상태로 복귀(Falling)함으로써 블랙 상태를 표시하게 된다. 이때, 액정이 복귀 즉, 폴링되는 속도는 전기장의 힘에 의해서가 아니라 액정의 탄성력, 회전점도, 및 배향막과 액정간의 엔코링(Anchoring) 에너지에 크게 영향 받으므로 일반적으로 느리다. 이러한 수평 전계 인가형 액정표시장치의 느린 응답속도는 라이징 타임보다 폴링 타임에 더 크게 영향받는다. 그 결과, 수평 전계 인가형 액정표시장치는 동화상에서 모션 블러링 현상이 나타나게 되고, 명암비(Contrast ratio)의 저하로 인하여 표시품위가 떨어지게 된다. Further, in a horizontal electric field application type liquid crystal display device, when a data voltage changes in a black state due to a slow response speed when a moving image is implemented, a display luminance corresponding to the data voltage does not reach a desired luminance, . That is, the liquid crystal in the horizontal electric field application type liquid crystal display device displays a gray level by being rised in the electric field forming direction from the initial orientation state when the data voltage is applied, and when the electric field is applied, So that the black state is displayed. At this time, the speed at which the liquid crystal is returned or polled is generally slow, not by the electric field force but by the elastic force of the liquid crystal, the rotational viscosity, and the anchoring energy between the alignment film and the liquid crystal. The slow response speed of such a horizontal electric field applied liquid crystal display device is more affected by the polling time than the rising time. As a result, the horizontal field-applied liquid crystal display device exhibits a motion blurring phenomenon in a moving image, and the display quality is lowered due to a decrease in the contrast ratio.
따라서, 본 발명의 목적은 수평 전계 인가형 액정표시장치에서 가장 어두운 계조를 표시하는 블랙 상태에서의 빛샘 및 폴링 타임을 줄이도록 한 액정표시장치 를 제공하는 데 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a liquid crystal display device capable of reducing the light leakage and the polling time in a black state in which the darkest gradation is displayed in a horizontal electric field application type liquid crystal display device.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 화소전극, 상기 화소전극과 수평 전계를 형성하는 제1 공통전극, 및 상기 화소전극과 수직 전계를 형성하는 제2 공통전극을 가지는 액정셀; 상기 화소전극에 제1 데이터전압을 공급하는 제1 데이터라인; 상기 제1 공통전극에 제2 데이터전압을 공급하는 제2 데이터라인; 상기 제2 공통전극에 공통전압을 공급하는 공통전압 공급라인; 및 상기 제2 데이터전압을 상기 제1 데이터전압이 블랙계조일 때 상기 제1 데이터전압과 실질적으로 동일한 값으로 발생시키고, 상기 블랙계조 이외에서 상기 공통전압과 동일한 값으로 상기 제2 데이터전압을 발생시키는 데이터전압 발생회로를 구비한다.In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention includes a pixel electrode, a first common electrode that forms a horizontal electric field with the pixel electrode, and a second common electrode that forms a vertical electric field with the pixel electrode A liquid crystal cell; A first data line for supplying a first data voltage to the pixel electrode; A second data line supplying a second data voltage to the first common electrode; A common voltage supply line for supplying a common voltage to the second common electrode; And generating the second data voltage at substantially the same value as the first data voltage when the first data voltage is black gradation and generating the second data voltage at the same value as the common voltage except for the black gradation And a data voltage generating circuit.
상기 제1 공통전극은 상기 화소전극과 동일한 기판상에 형성된다.The first common electrode is formed on the same substrate as the pixel electrode.
상기 제1 공통전극은 상기 액정셀마다 독립패턴으로 형성된다.The first common electrode is formed in an independent pattern for each liquid crystal cell.
상기 제2 공통전극은 액정층을 사이에 두고 상기 화소전극이 형성되는 기판과 대향되는 기판상에 형성된다.The second common electrode is formed on a substrate facing the substrate on which the pixel electrode is formed with a liquid crystal layer interposed therebetween.
상기 액정셀은, 상기 제1 데이터전압의 상기 화소전극으로의 공급을 스위칭하는 제1 박막 트랜지스터; 및 상기 제2 데이터전압의 상기 제1 공통전극으로의 공급을 스위칭하는 제2 박막 트랜지스터를 구비한다.Wherein the liquid crystal cell comprises: a first thin film transistor for switching supply of the first data voltage to the pixel electrode; And a second thin film transistor for switching supply of the second data voltage to the first common electrode.
상기 데이터전압 발생회로는, 상기 제1 데이터전압에 대응되는 제1 디지털 비디오 데이터의 계조에 따라 상기 제2 데이터전압에 대응되는 제2 디지털 비디오 데이터를 다르게 발생하는 타이밍 콘트롤러; 및 상기 제1 및 제2 디지털 비디오 데이터를 각각 상기 제1 및 제2 데이터전압으로 변환하는 데이터 구동회로를 구비한다.Wherein the data voltage generating circuit includes: a timing controller for generating second digital video data differently corresponding to the second data voltage according to a gray level of the first digital video data corresponding to the first data voltage; And a data driving circuit for converting the first and second digital video data into the first and second data voltages, respectively.
상기 타이밍 콘트롤러는, 상기 제1 디지털 비디오 데이터가 블랙 계조인지를 판단하여 상기 블랙 계조이면 복사를 통해 상기 제1 디지털 비디오 데이터와 실질적으로 동일한 제2 디지털 비디오 데이터를 발생하고, 블랙 계조가 아니라면 디지털 블랙 데이터를 삽입하여 이를 제2 디지털 비디오 데이터로 발생한다.Wherein the timing controller generates second digital video data substantially identical to the first digital video data through copying if the first digital video data is a black gradation, And inserts the data to generate it as second digital video data.
상기 디지털 블랙 데이터는 상기 제2 데이터전압이 상기 공통전압과 실질적으로 동일한 최저 레벨의 아날로그 감마전압으로 선택되도록 하는 데이터이다.The digital black data is data that causes the second data voltage to be selected as the lowest level analog gamma voltage substantially equal to the common voltage.
본 발명의 실시 예에 따른 액정표시장치는 상기 제2 공통전극에 공통전압을 공급하는 공통전압 발생부를 더 구비한다.The liquid crystal display device according to the embodiment of the present invention further includes a common voltage generator for supplying a common voltage to the second common electrode.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 액정층, 상기 액정층에 수평전계를 인가하기 위한 제1 전극쌍 및 상기 제1 전극쌍 중 어느 하나의 전극을 포함하여 상기 액정층에 수직전계를 인가하기 위한 제2 전극쌍을 가지는 액정셀; 및 상기 제1 전극쌍에 전위차를 발생시키고 상기 제2 전극쌍에 등전위를 형성시켜 상기 액정층에 제1 계조를 표시하고, 상기 제1 전극쌍에 등전위를 형성시키고 상기 제2 전극쌍에 전위차를 발생시켜 상기 액정층에 제2 계조를 표시하는 데이터전압 발생회로를 구비한다.In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention includes a liquid crystal layer, a first electrode pair for applying a horizontal electric field to the liquid crystal layer, and one of the first electrode pairs, A liquid crystal cell having a second electrode pair for applying a vertical electric field to the liquid crystal layer; And generating a potential difference between the first electrode pair and the second electrode pair to display a first gray level on the liquid crystal layer to form an equal potential on the first electrode pair, And a data voltage generating circuit for generating a second gray level on the liquid crystal layer.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 액 정분자를 구동하기 위한 제1, 제2 및 제3 전극을 가지는 액정셀; 및 제1 계조에서 상기 전극들 중에서 동일 기판에 형성된 두 개의 전극 사이에 전계를 형성시켜 상기 액정분자를 상기 기판 면과 실질적으로 동일한 수평면을 기준으로 구동시키고 제2 계조에서 상기 전극들 중에서 서로 다른 기판에 각각 형성된 두 개의 전극 사이에 전계를 형성시켜 상기 액정분자를 실질적으로 상기 기판 면과 수직한 면을 기준으로 구동시키는 액정 구동회로를 구비한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising: a liquid crystal cell having first, second and third electrodes for driving liquid crystal molecules; And an electric field is formed between two electrodes formed on the same substrate among the electrodes in the first gray level to drive the liquid crystal molecules on the basis of a substantially same horizontal plane as the substrate surface, And a liquid crystal driving circuit for driving the liquid crystal molecules based on a plane substantially perpendicular to the substrate surface.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention will become apparent from the following description of preferred embodiments of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 11을 참조하여 상세하게 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 1 to 11. FIG.
도 1은 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 기판을 나타내는 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ - Ⅰ' 선을 따라 절췌하여 도시한 단면도이다.FIG. 1 is a plan view showing a thin film transistor substrate of a liquid crystal display according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line I-I 'of the thin film transistor substrate shown in FIG.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(20) 위에 게이트 절연막(22)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 제1 데이터 라인(4-1)과, 그 교차부마다 형성된 제1 박막 트랜지스터(TFT1)를 구비한다. 박막 트랜지스터 기판은 하부 기판(20) 위에 게이트 절연막(22)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 제2 데이터 라인(4-2)과, 그 교차부마다 형성된 제2 박막 트랜지스터(TFT2)를 구비한다. 그리고 박막 트랜지스터 기판은 게이트 라인(2) 및 두개의 데이터 라인(4-1,4-2)의 교차 구조로 화소 영역을 정의한다. 이 화소 영역 에는 프린지 필드(F)를 형성하도록 게이트 절연막(22) 및 보호막(28)을 사이에 두고 형성된 공통전극패턴(14) 및 화소전극(18)이 구비된다. 여기서 게이트 절연막(22) 및 보호막(28)은 Sinx등의 무기 절연물질로 형성되며, 2000Å의 두께로 형성된다.The thin film transistor substrate shown in FIGS. 1 and 2 includes a
제1 박막 트랜지스터(TFT1)는 게이트 라인(2)으로부터의 스캔펄스에 응답하여 제1 데이터 라인(4-1)으로부터의 제1 데이터전압이 화소전극(18)에 충전되게 한다. 이를 위하여, 제1 박막 트랜지스터(TFT1)는 게이트 라인(2)과 접속된 게이트 전극(6), 제1 데이터 라인(4-1)과 접속된 제1 소스 전극(8-1), 화소전극(18)과 접속된 제1 드레인 전극(10-1), 게이트 전극(6)과 게이트 절연막(22)을 사이에 두고 중첩되면서 제1 소스 전극(8-1) 및 제1 드레인 전극(10-1) 사이에 채널을 형성하는 제1 활성층(24-1), 제1 소스 전극(8-1) 및 제1 드레인 전극(10-1)과 제1 활성층(24-1)과의 오믹 접촉을 위한 제1 오믹 접촉층(26-1)을 포함하는 제1 반도체 패턴(25-1)을 구비한다.The first thin film transistor TFT1 causes the
제2 박막 트랜지스터(TFT2)는 게이트 라인(2)으로부터의 스캔펄스에 응답하여 제2 데이터 라인(4-2)으로부터의 제2 데이터전압이 공통전극패턴(14)에 충전되게 한다. 이를 위하여, 제2 박막 트랜지스터(TFT2)는 게이트 라인(2)과 접속된 게이트 전극(6), 제2 데이터 라인(4-2)과 접속된 제2 소스 전극(8-2), 공통전극패턴(14)과 접속된 제2 드레인 전극(10-2), 게이트 전극(6)과 게이트 절연막(22)을 사이에 두고 중첩되면서 제2 소스 전극(8-2) 및 제2 드레인 전극(10-2) 사이에 채 널을 형성하는 제2 활성층(24-2), 제2 소스 전극(8-2) 및 제2 드레인 전극(10-2)과 제2 활성층(24-2)과의 오믹 접촉을 위한 제2 오믹 접촉층(26-2)을 포함하는 제2 반도체 패턴(25-2)을 구비한다. The second thin film transistor TFT2 causes the second data voltage from the second data line 4-2 to be charged in the
화소전극(18)은 투명 금속층으로 이루어지며 각 화소 영역마다 형성된다. 이 화소전극(18)은 보호막(28)을 관통하는 제1 접촉홀(12-1)을 통해 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(10-1)과 접속되며, 공통전극패턴(14)과 중첩되게 형성된다. 화소전극(18)은 화이트 및 그레이 구현시 공통전극패턴(14)과 함께 수평 전계를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 배향된 액정 분자들을 수평 방향으로 회전시킨다. 공통전극패턴(14)과 화소전극(18) 사이에 형성되는 수평 전계는 직선형 전계와 곡률을 가지는 포물선 형태의 프린지 필드(F)를 포함한다. 프린지 필드(F)의 시점 또는 종점은 화소전극(18)의 상부 가장자리 부근이 되므로, 화소 전극 슬릿(18) 상부 가장자리에 있는 액정분자들은 프린지 필드(F)의 영향으로 동작될 수 있다. 그리고, 화소전극(18)은 가장 어두운 계조를 표시하는 블랙상태 구현시 컬러필터 기판에 형성된 공통전극과 함께 수직 전계를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 배향된 액정 분자들을 틸트 업(Tilt Up) 시킨다. 이 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화이트 및 그레이가 구현되며, 이 액정 분자들의 틸트 업에 의해 블랙상태가 구현된다.The
공통전극패턴(14)은 투명 금속층으로 형성되며 각 화소 영역마다 형성된다. 공통전극패턴(14)은 보호막(28) 및 게이트 절연막(22)을 관통하는 제2 접촉홀(12- 2)을 통해 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극(10-2)과 접속되며, 화소전극(18) 하부에 화소전극(18)과 중첩되게 형성된다. 공통전극패턴(14)은 자신과 접속된 제2 데이터 라인(4-2)을 통해 액정 구동을 제2 데이터전압을 공급받는다. 제2 데이터전압은 화이트 및 그레이 구현시 컬러 필터 기판에 형성된 공통전극으로 공급되는 공통전압과 실질적으로 동일한 값을 가지며, 가장 어두운 계조를 표시하는 블랙 구현시 제1 데이터전압과 실질적으로 동일한 값을 갖는다. The
게이트 라인(2)은 제1 및 제2 박막 트랜지스터(TFT1,TFT2)의 게이트 전극(6)에 스캔펄스를 공급하며, 게이트 패드(미도시)를 통해 게이트 구동회로(미도시)와 접속된다. The
제1 데이터 라인(4-1)은 제1 박막 트랜지스터(TFT1)의 제1 드레인전극(10-1)을 통해 화소전극(18)에 제1 데이터전압을 공급한다. 제2 데이터 라인(4-2)은 제2 박막 트랜지스터(TFT2)의 제2 드레인전극(10-2)을 통해 공통전극패턴(14)에 제2 데이터전압을 공급한다. 이러한 데이터 라인(4-1,4-2)은 데이터 패드(미도시)를 통해 데이터 구동회로(미도시)와 접속된다. The first data line 4-1 supplies the first data voltage to the
공통전극패턴(14)과 화소전극(18)의 중첩부에는 화소전극(18)에 공급된 제1 데이터전압을 안정적으로 유지시키는 스토리지 캐패시터(Cst)가 형성된다.A storage capacitor Cst for stably maintaining the first data voltage supplied to the
이러한 구성을 가지는 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터 기판의 공통전극패턴(14)과 화소전극(18) 사이 또는 컬러 필터 기판의 공통전극과 화소전극(18) 사이에 전계 신호가 인가되기 전 화면 표시상태가 블랙인 노멀리 블랙 모드(Normaly black mode)이다. The liquid crystal display device according to the embodiment of the present invention having such a structure is characterized in that an electric field signal is applied between the
도 3은 본 발명의 실시 예에 따른 액정표시장치의 컬러 필터 기판을 나타내는 평면도이고, 도 4는 도 3에 도시된 컬러 필터 기판을 Ⅱ - Ⅱ' 선을 따라 절췌하여 도시한 단면도이다.FIG. 3 is a plan view showing a color filter substrate of a liquid crystal display device according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line II-II 'of FIG.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 컬러 필터 기판은 상부 기판(30) 상에 순차적으로 적층된 블랙 매트릭스(32), 컬러 필터 패턴(34), 오버코트층(36), 및 공통전극(38)을 구비한다.3 and 4, a color filter substrate of a liquid crystal display according to an embodiment of the present invention includes a
블랙 매트릭스(32)는 광밀도 3.5 이상의 크롬산화물(CrOx) 또는 크롬(Cr) 등의 금속이나 카본(Carbon) 계통의 유기물질로 형성된다. 이러한 블랙 매트릭스(32)는 박막 트랜지스터 기판의 제1 및 제2 박막트랜지스터(TFT1,TFT2)가 형성되는 영역과, 게이트라인(2)과 제1 및 제2 데이터라인(4-1,4-2)이 형성되는 영역 및 그 주변의 영역에서 빛샘이 발생되는 것을 차단하는 역할을 한다.The
컬러 필터 패턴(34)은 R 화소 영역상에 형성되는 적색층, G 화소 영역상에상에 형성되는 녹색층, B 화소 영역상에 형성되는 청색층을 포함한다.The
블랙 매트릭스(32), 컬러 필터 패턴(34) 상의 전면에는 오버코트층(36)이 형성된다. 이 오버코트층(36)은 블랙 매트릭스(32) 및 컬러 필터 패턴(34)의 형성으로 인한 내측 표면의 단차를 평탄화하는 역할을 한다.An
오버코트층(36)상의 전면에는 공통전극(38)이 형성된다. 이 공통전극(38)은 인듐-틴-옥사이드(Indium Tin-Oxide:ITO) 또는 인듐-징크-옥사이드(Indium Zinc-Oxide:IZO)와 같이 빛의 투과율이 뛰어난 투명도전성 금속으로 형성된다. 공통전극(38)에 공급되는 공통전압은 가장 어두운 계조를 표시하는 블랙 구현시 박막 트 랜지스터 기판의 화소전극(18)에 공급되는 제1 데이터전압과 수직 전계를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 배향된 액정 분자들을 틸트 업(Tilt Up) 시키는 역할을 한다. 공통전압은 도시하지 않은 공통전압 공급라인을 통해 공통전극(38)에 공급된다.A
도 5a 내지 도 5c는 상하부 기판(20,30)의 합착, 액정주입 및 편광판 부착 후의 단면도를 나타낸다. 도 5a는 오프 블랙(Off Black) 상태에서의 액정의 자세를 보여주는 단면도이고, 도 5b는 온 블랙(On Black) 상태에서의 액정의 자세를 보여주는 단면도이며, 도 5c는 온 화이트/그레이(On White/Gray) 상태에서의 액정의 자세를 보여주는 단면도이다.Figs. 5A to 5C show cross-sectional views after attaching the upper and
도시된 바와 같이, 상하부 기판(20,30)은 기판 가장자리에 인쇄되어 접착제 역할을 하는 씨일재에 의해 대향 합착되며, 이 양 기판(20,30) 사이에는 액정층(131)이 적하 또는 주입되어 배치된다. 양 기판(20,30)의 외주면에는 투과축이 서로 직교되도록 제1 및 제2 편광판(41,42)이 부착된다. 하부 기판(20)상에 형성된 배향막의 러빙 방향은 어느 한 편광판의 투과축과 나란하게 됨으로써 노멀리 블랙 모드(Normally Black Mode)가 구현된다. As shown in the figure, the upper and
도 5a에 도시된 바와 같이, 전원 오프 상태에서 액정 분자들(50)은 초기 배향 상태를 유지한다. 액정 분자들(50)의 초기 배향 상태는 어느 한 편광판의 투과축과 나란하므로 화소의 투과율은 0 % 에 가까워 블랙 상태가 된다.As shown in Fig. 5A, in the power-off state, the
도 5b에 도시된 바와 같이, 전원 온 상태에서 제1 데이터 라인(4-1)을 통해 블랙 데이터전압이 화소전극(18)에 인가되면 수평 배향되어 있던 액정 분자들(50) 은 틸트 업(Tilt Up) 된다. 상술하면, 제1 데이터 라인(4-1)을 통해 블랙 상태를 표시하는 제1 데이터전압이 화소전극(18)에 인가될 때, 제2 데이터 라인(4-2)을 통해 하부 기판(20)의 공통전극패턴(14)에 인가되는 제2 데이터전압도 제1 데이터전압과 실질적으로 동일한 크기를 갖게 된다. 이로 인해, 화소전극(18)과 하부 기판(20)의 공통전극패턴(14) 사이에는 등전위가 발생되는 반면, 화소전극(18)과 상부 기판(30)의 공통전극(38) 사이에는 일정 전위차가 발생하게 된다. 이 수직 전계의 영향으로 수평 배향되어 있던 액정 분자들(50)은 틸트 업(Tilt Up) 되어 양 기판(20,30) 사이에서 수직으로 일어서게 된다. 수직으로 일어선 액정 분자들(50)에 의해 블랙 상태가 구현된다. 이와 같이 본 발명의 실시 예에서는 블랙 데이터전압에 의해 블랙 상태 구현시 수직 전계를 통해 액정 분자들(50)을 구동함으로써 블랙 상태에서의 초기 리타데이션을 감소시켜 빛샘을 줄인다. 또한, 종래에는 블랙 상태를 구현하기 위해 액정의 탄성력, 회전점도, 및 배향막과 액정간의 엔코링(Anchoring) 에너지에만 의존하여 액정 분자들(50)을 초기 배향 상태로 복귀(폴링)시킴으로써 폴링 타임이 길어지는 문제점이 있었는데, 본 발명의 실시 예에서는 화소전극(18)과 상부 기판(30)의 공통전극(38) 사이에 발생되는 수직 전계를 이용하여 블랙 상태를 구현함으로써 종래에 비해 폴링 타임을 대폭적으로 줄일 수 있다.5B, when a black data voltage is applied to the
도 5c에 도시된 바와 같이, 전원 온 상태에서 제1 데이터 라인(4-1)을 통해 화이트/그레이 데이터전압이 화소전극(18)에 인가되면 수평 배향되어 있던 액정 분자들(50)이 수평 방향으로 회전하게 된다. 상술하면, 제1 데이터 라인(4-1)을 통 해 화이트 또는 그레이 상태를 표시하는 제1 데이터전압이 화소전극(18)에 인가될 때, 제2 데이터 라인(4-2)을 통해 하부 기판(20)의 공통전극패턴(14)에 인가되는 제2 데이터전압은 상부 기판(30)의 공통전극에 인가되는 공통전압과 실질적으로 동일한 크기를 갖게 된다. 이로 인해, 화소전극(18)과 상부 기판(30)의 공통전극(38) 사이의 전위차에 비해 상대적으로 큰 화소전극(18)과 하부 기판(20)의 공통전극패턴(14) 사이에 걸리는 전위차에 의해 액정 분자들(50)은 수평 전계의 영향을 받게 된다. 이 수평 전계의 영향으로 수평 배향되어 있던 액정 분자들(50)은 수평 방향으로 회전됨으로써 광 투과율을 제어하여 화이트 또는 그레이를 표시한다.As shown in FIG. 5C, when the white / gray data voltage is applied to the
도 6은 본 발명의 실시 예에 따른 액정표시장치의 구성도이고, 도 7은 타이밍 콘트롤러의 데이터 처리 흐름도이다.FIG. 6 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention, and FIG. 7 is a data processing flowchart of a timing controller.
도 6을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 다수의 제1 및 제2 데이터라인(D1A 내지 DmA, D1B 내지 DmB)과 다수의 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀을 구동하기 위한 다수의 제1 및 제2 박막 트랜지스터(TFT1,TFT2)가 형성된 액정표시패널(50)과, 액정표시패널(50)의 제1 데이터라인들((D1A 내지 DmA)에 제1 데이터전압을 공급하고 액정표시패널(50)의 제2 데이터라인들((D1B 내지 DmB)에 제2 데이터전압을 공급하는 데이터 구동회로(52)와, 액정표시패널(50)의 게이트라인들(G1 내지 Gn)에 스캔펄스를 공급하는 게이트 구동회로(54)와, 제1 데이터라인들((D1A 내지 DmA)에 공급될 제1 디지털 비디오 데이터(R1G1B1)의 계조에 따라 제2 데이터라인들((D1B 내지 DmB)에 공급될 제2 디지털 비디오 데이터(R2G2B2)를 다르게 발생함과 아울러 구동회로들(52,54)의 구동 타이 밍을 제어하는 타이밍 콘트롤러(56)와, 액정표시패널(50)에 공통전압(Vcom)을 공급하는 공통전압 발생부(58)를 구비한다.6, a liquid crystal display according to an exemplary embodiment of the present invention includes a plurality of first and second data lines D1A to DmA and D1B to DmB and a plurality of gate lines G1 to Gn, A liquid
액정표시패널(50)은 두 장의 기판 사이에 액정 분자들이 주입 또는 적하되며, 그 하부 기판상에 제1 및 제2 데이터라인들(D1A 내지 DmA, D1B 내지 DmB)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 제1 데이터라인들(D1A 내지 DmA)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 제1 박막 트랜지스터(TFT1)는 스캔펄스에 응답하여 제1 데이터라인들(D1A 내지 DmA) 상의 제1 데이터전압을 액정셀의 화소전극(18)에 공급한다. 제2 데이터라인들(D1B 내지 DmB)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 제2 박막 트랜지스터(TFT2)는 스캔펄스에 응답하여 제2 데이터라인들(D1B 내지 DmB) 상의 제2 데이터전압을 액정셀의 공통전극패턴(14)에 공급한다. 도시하지는 않았지만 상부 기판에 형성되는 공통전극에는 공통전압이 공급된다. 액정셀은 화소전극(18)에 공급되는 제1 데이터전압과 공통전극패턴(14)에 공급되는 제2 데이터전압의 전위차로 형성되는 수평 전계에 의해 액정 분자들의 배열을 변화시켜 투과되는 빛의 광량을 조절함으로써 화이트/그레이를 표시한다. 또한, 액정셀은 화소전극(18)에 공급되는 제1 데이터전압과 상부 기판의 공통전극에 공급되는 공통전압(Vcom)의 전위차로 형성되는 수직 전계에 의해 액정 분자들을 틸트 업 시켜 투과되는 빛을 차단함으로써 블랙을 표시한다. 한편, 공통전극패턴(14)과 화소전극(18) 사이에는 액정셀의 충전 전압을 유지시키기 위한 스토리지 커패시터가 형성된다.Liquid crystal molecules are injected or dropped between two substrates of the liquid
타이밍 콘트롤러(56)는 도 7에 도시된 바와 같이 디지털 비디오 카드로부터 공급되는 제1 디지털 비디오 데이터(R1G1B1)를 액정표시패널(50)의 해상도에 맞게 재정렬하고(S10), 재정렬된 제1 디지털 비디오 데이터(R1G1B1)의 계조를 분석한다. 타이밍 콘트롤러(56)는 제1 데이터라인들((D1A 내지 DmA)에 공급될 제1 디지털 비디오 데이터(R1G1B1)의 계조 분석 결과를 기반으로 제2 데이터라인들((D1B 내지 DmB)에 공급될 제2 디지털 비디오 데이터(R2G2B2)를 다르게 발생한다. 이를 위해, 타이밍 콘트롤러(56)는 제1 디지털 비디오 데이터(R1G1B1)의 계조가 가장 낮은 계조값을 갖는 블랙 계조인지를 판단한다.(S20) 판단 결과, 블랙 계조이면 타이밍 콘트롤러(56)는 복사를 통해 제1 디지털 비디오 데이터(R1G1B1)와 동일한 제2 디지털 비디오 데이터(R1G2B2)를 발생한다.(S30) 판단 결과, 블랙 계조가 아니라면 타이밍 콘트롤러(56)는 디지털 블랙 데이터를 삽입하여 이를 제2 디지털 비디오 데이터(R2G2B2)로 발생한다. (S40) 디지털 블랙 데이터는 공통전압(Vcom)과 실질적으로 동일한 최저 레벨의 아날로그 감마전압이 선택되도록 하는 데이터이다.The
또한, 타이밍 콘트롤러(56)는 구동회로들(52,54)의 구동 타이밍을 제어한다. 이를 위해, 타이밍 콘트롤러(56)는 자신에게 입력되는 도트클럭신호(CLK) 및 수평/수직 동기신호(H,Vsync)를 이용하여 게이트 구동회로(54)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(52)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성신호(POL) 등을 포함한다. In addition, the
데이터 구동회로(52)는 타이밍 콘트롤러(56)로부터 공급되는 데이터 제어신호(DDC)에 응답하여 타이밍 콘트롤러(56)로부터의 제1 디지털 비디오 데이터(R1G1B1)에 대응되는 아날로그 감마전압을 제1 데이터전압으로 선택한다. 또한, 데이터 구동회로(52)는 타이밍 콘트롤러(56)로부터 공급되는 데이터 제어신호(DDC)에 응답하여 타이밍 콘트롤러(56)로부터의 제2 디지털 비디오 데이터(R2G2B2)에 대응되는 아날로그 감마전압을 제2 데이터전압으로 선택한다. 선택된 제1 데이터전압은 제1 데이터라인(D1A 내지 DmA)으로 공급되며 선택된 제2 데이터전압은 제2 데이터라인(D1B 내지 DmB)으로 공급된다.The
게이트 구동회로(54)는 타이밍 콘트롤러(56)로부터 공급되는 게이트 제어신호(GDC)에 응답하여 박막 트랜지스터(TFT1,TFT2)를 턴 온 시키기 위한 게이트 하이펄스와 스캔펄스 박막 트랜지스터(TFT1,TFT2)를 턴 오프 시키기 위한 게이트 로우펄스 사이에서 스윙되는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다. 이 스캔펄스에 응답하여 제1 및 제2 박막 트랜지스터(TFT1, TFT2)는 턴 온된다. 제1 박막 트랜지스터(TFT1)가 턴 온될 때 제1 데이터라인 상의 제1 데이터전압은 액정셀의 화소전극(18)에 공급되며, 제2 박막 트랜지스터(TFT2)가 턴 온될 때 제2 데이터라인 상의 제2 데이터전압은 액정셀의 공통전극패턴(14)에 공급된다. The
도 8은 화이트/그레이 상태 또는 블랙 상태에서의 전계 방향과 액정의 자세를 설명하기 위한 도면이다. 도 8에서 Vd1은 제1 데이터전압을, Vd2는 제2 데이터 전압을, 그리고 Vcom은 공통전압을 나타낸다.8 is a view for explaining the electric field direction and the posture of the liquid crystal in the white / gray state or the black state. In Fig. 8, Vd1 represents the first data voltage, Vd2 represents the second data voltage, and Vcom represents the common voltage.
도 8을 참조하면, 제1 데이터 라인을 통해 화이트 또는 그레이 상태를 표시하는 제1 데이터전압(Vd1)이 화소전극에 인가될 때, 제2 데이터 라인을 통해 하부 기판의 공통전극패턴에 인가되는 제2 데이터전압(Vd2)은 상부 기판의 공통전극에 인가되는 공통전압(Vcom)과 실질적으로 동일한 크기를 갖게 된다. 액정 분자들은 수직 전계에 비해 상대적으로 전위차가 큰 화소전극과 공통전극패턴간의 수평 전계에 의해 수평 방향으로 회전됨으로써 광 투과율을 제어하여 화이트 또는 그레이를 표시한다.Referring to FIG. 8, when a first data voltage Vd1 indicating a white or gray state is applied to the pixel electrode through the first data line, the first data voltage Vd1 applied to the common electrode pattern of the lower substrate through the
반면, 제1 데이터 라인을 통해 블랙 상태를 표시하는 제1 데이터전압(Vd1)이 화소전극에 인가될 때, 제2 데이터 라인을 통해 하부 기판의 공통전극패턴에 인가되는 제2 데이터전압(Vd2)은 제1 데이터전압(Vd1)과 실질적으로 동일한 크기를 갖게 된다. 이로 인해, 액정 분자들은 화소전극과 하부 기판의 공통전극패턴 사이에 등전위로 발생되는 수평 전계가 아니라, 화소전극과 상부 기판의 공통전극 사이에 발생되는 수직 전계에 영향받는다. 이 수직 전계의 영향으로 수평 배향되어 있던 액정 분자들은 틸트 업(Tilt Up) 되어 상하부 기판 사이에서 수직으로 일어서게 된다. 수직으로 일어선 액정 분자들에 의해 블랙 상태가 구현된다. On the other hand, when the first data voltage Vd1 indicating the black state is applied to the pixel electrode through the first data line, the second data voltage Vd2 applied to the common electrode pattern of the lower substrate through the second data line, Has substantially the same magnitude as the first data voltage Vd1. Therefore, the liquid crystal molecules are affected by the vertical electric field generated between the pixel electrode and the common electrode of the upper substrate, not by the horizontal electric field generated at the equal potential between the common electrode pattern of the pixel electrode and the lower substrate. The liquid crystal molecules horizontally aligned due to the vertical electric field tilt up and stand vertically between the upper and lower substrates. The black state is realized by the vertically aligned liquid crystal molecules.
도 9는 화이트 상태(A)와 블랙 상태(B)에 대한 휘도 대 시간 그래프이고, 도 10은 도 9의 A 상태에서의 전계 방향과 액정 자세를 나타내는 시뮬레이션 결과도이며, 도 11은 도 9의 B 상태에서의 전계 방향과 액정 자세를 나타내는 시뮬레이션 결과도이다.9 is a graph of luminance versus time for the white state (A) and the black state (B), Fig. 10 is a simulation result showing the electric field direction and the liquid crystal orientation in the state A in Fig. 9, B < / RTI >
도 9 내지 도 11을 참조하면, 화이트 상태(A)에서는 액정 분자들이 화소전극과 공통전극패턴간의 수평 전계에 의해 수평 방향으로 회전됨으로써 광 투과율을 제어하여 화이트를 표시한다. 9 to 11, in the white state (A), the liquid crystal molecules are rotated in the horizontal direction by the horizontal electric field between the pixel electrode and the common electrode pattern to control the light transmittance to display white.
블랙 상태(B)에서는 액정 분자들이 화소전극과 상부 기판의 공통전극간의 수직 전계에 의해 수직으로 일어섬으로써 광 투과를 차단하여 블랙을 표시한다. 이와 같이 액정 분자들에 수직 전계를 인가하여 블랙 상태(B)를 구현하면 블랙 상태에서의 초기 리타데이션이 감소되어 빛샘이 대폭적으로 줄어든다. 또한, 수직 전계를 인가하여 블랙 상태를 구현함으로써 액정의 탄성력, 회전점도, 및 배향막과 액정간의 엔코링(Anchoring) 에너지에만 의존하여 액정 분자들(50)을 초기 배향 상태로 복귀(폴링)시킴으로써 블랙 상태를 구현하던 종래에 비해 폴링 타임이 1 ms 이하로 크게 줄어든다.In the black state (B), the liquid crystal molecules are vertically generated by the vertical electric field between the common electrode of the pixel electrode and the upper substrate, thereby blocking light transmission and displaying black. When the black state (B) is implemented by applying a vertical electric field to the liquid crystal molecules, the initial retardation in the black state is reduced, and the light leakage is greatly reduced. Further, by applying a vertical electric field to realize a black state, the
상술한 바와 같이, 본 발명에 따른 액정표시장치는 수평 전계 인가형 액정표시장치의 상부 기판에 공통전극을 추가하고 화이트/그레이 상태를 구현하는 경우에는 하부 기판의 공통전극패턴과 화소전극 간의 수평 전계를 이용하여 화이트/그레이 상태를 표시하고, 가장 어두운 계조를 표시하는 블랙 상태를 구현하는 경우 상부 기판의 공통전극과 화소전극 간의 수직 전계를 이용하여 블랙 상태를 표시한다. As described above, in the liquid crystal display according to the present invention, when a common electrode is added to the upper substrate of the horizontal electric field applying type liquid crystal display device and a white / gray state is realized, the horizontal electric field between the common electrode pattern of the lower substrate and the pixel electrode The black state is displayed by using the vertical electric field between the common electrode and the pixel electrode of the upper substrate in the case of implementing the black state in which the darkest gray level is displayed.
본 발명에 따른 액정표시장치는 블랙 상태를 표시하기 위해 수직 전계를 이용함으로써 블랙 상태에서의 빛샘 및 폴링 타임을 대폭적으로 줄일 수 있다.The liquid crystal display according to the present invention can significantly reduce the light leakage and the polling time in the black state by using the vertical electric field to display the black state.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
Claims (29)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134507A KR101411678B1 (en) | 2006-12-27 | 2006-12-27 | Liquid Crystal Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134507A KR101411678B1 (en) | 2006-12-27 | 2006-12-27 | Liquid Crystal Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080060439A KR20080060439A (en) | 2008-07-02 |
KR101411678B1 true KR101411678B1 (en) | 2014-06-25 |
Family
ID=39812963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060134507A KR101411678B1 (en) | 2006-12-27 | 2006-12-27 | Liquid Crystal Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101411678B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101522921B1 (en) * | 2008-12-19 | 2015-05-27 | 부산대학교 산학협력단 | Display panel and display device with the same |
CN104808844A (en) * | 2015-04-03 | 2015-07-29 | 深超光电(深圳)有限公司 | Touch display device |
KR102172759B1 (en) * | 2019-05-23 | 2020-11-02 | 전북대학교산학협력단 | LCD with fast response time |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001235761A (en) | 2000-02-21 | 2001-08-31 | Seiko Epson Corp | Electro-optical device |
KR20020076401A (en) * | 2001-03-28 | 2002-10-11 | 주식회사 현대 디스플레이 테크놀로지 | Fringe field switching mode lcd |
KR20030073228A (en) * | 2002-03-09 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for vertical aligned liquid crystal display device |
JP2006523850A (en) | 2002-08-26 | 2006-10-19 | ユニバーシティ・オブ・セントラル・フロリダ・リサーチ・ファウンデーション・インコーポレイテッド | High speed and wide viewing angle LCD |
-
2006
- 2006-12-27 KR KR1020060134507A patent/KR101411678B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001235761A (en) | 2000-02-21 | 2001-08-31 | Seiko Epson Corp | Electro-optical device |
KR20020076401A (en) * | 2001-03-28 | 2002-10-11 | 주식회사 현대 디스플레이 테크놀로지 | Fringe field switching mode lcd |
KR20030073228A (en) * | 2002-03-09 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for vertical aligned liquid crystal display device |
JP2006523850A (en) | 2002-08-26 | 2006-10-19 | ユニバーシティ・オブ・セントラル・フロリダ・リサーチ・ファウンデーション・インコーポレイテッド | High speed and wide viewing angle LCD |
Also Published As
Publication number | Publication date |
---|---|
KR20080060439A (en) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10109241B2 (en) | Light valve panel and liquid crystal display using the same | |
JP6848043B2 (en) | Liquid crystal display device that can switch the viewing angle and its viewing angle switching method | |
US10649283B2 (en) | Liquid crystal display device with switchable viewing angle and viewing angle switching method | |
KR102279353B1 (en) | Display panel | |
US10303019B2 (en) | Light valve panel and liquid crystal display using the same | |
KR100843685B1 (en) | Method and apparatus for driving liquid crystal display | |
CN105739195A (en) | Liquid crystal display device and drive method thereof | |
KR20160096266A (en) | Liquid crystal display device | |
US9183804B2 (en) | Display with wide view angle | |
JP2007047349A (en) | Electrooptic apparatus, driving method and electronic equipment | |
KR101369883B1 (en) | Liquid crystal display | |
KR20160059548A (en) | Curved liquid crystal display | |
KR101411678B1 (en) | Liquid Crystal Display Device | |
KR101623581B1 (en) | Liquid Crystal Display Device and Driving Method Thereof | |
KR20070094188A (en) | Liquid crystal display device | |
KR101074926B1 (en) | Transparent And Reflective Type Liquid Crystal Display Panel And Apparatus And Method Of Driving The Same | |
KR102043849B1 (en) | Liquid crystal display device | |
JP2001117111A (en) | Liquid crystal display device | |
KR100786510B1 (en) | Liquid Crystal Display and driving method thereof | |
KR20210026274A (en) | Backlight Unit and Liquid Crystal Display Device using the same | |
KR102013378B1 (en) | Liquid crystal display | |
KR100994232B1 (en) | Liquid crystal display of in-plane-switching mode and method of driving the same | |
KR101389252B1 (en) | Liquid Crystal Display and Driving Method thereof | |
JP3846084B2 (en) | Liquid crystal device, driving method thereof, and electronic apparatus | |
US20070216621A1 (en) | Optically compensated bend (OCB) liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |