JP5450126B2 - Adpll、半導体装置及び携帯電話機 - Google Patents
Adpll、半導体装置及び携帯電話機 Download PDFInfo
- Publication number
- JP5450126B2 JP5450126B2 JP2010017131A JP2010017131A JP5450126B2 JP 5450126 B2 JP5450126 B2 JP 5450126B2 JP 2010017131 A JP2010017131 A JP 2010017131A JP 2010017131 A JP2010017131 A JP 2010017131A JP 5450126 B2 JP5450126 B2 JP 5450126B2
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- bit
- adpll
- output
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は従来のADPLLの構成を表す回路図である。また、図2はこの従来のADPLLの動作を説明するための波形図である。
以下、本発明の第1の実施の形態について説明する。
スイッチ#21 : 1111
スイッチ#22 : 0000
図6の出力は変化点のみを表したデータである。したがって、VPREが「H」であるか「L」であるかという情報は存在しない。この処理について説明する。
次に本発明の第2の実施の形態について図を用いて説明する。
802−1…カウンタ、802−2…TDC、802−3…エンコーダ、
802−4…乗算器、802−5…加算器、
803…DLF、804…DCO、805…DIV、
#0、#1、#2…16ビットエンコーダ、
#11、#12…エンコーダ間エラー検出回路、
#21、#22…スイッチ。
Claims (4)
- 参照周波数をタイミングとして帰還処理対象信号に由来する第1の信号の伝播遅延情報を出力するタイム・トゥ・デジタルコンバータと、
前記伝播遅延情報をエンコードする第1のエンコーダおよび第2のエンコーダと、
エンコーダ間エラー検出回路と、
前記第2のエンコーダおよび前記エンコーダ間エラー検出回路と接続されたスイッチ回路と、
前記第1のエンコーダおよび前記スイッチ回路と接続されたエッジディテクタと、
を含むADPLLであって、
前記タイム・トゥ・デジタルコンバータは、前記参照周波数の立ち上がりのタイミングで得られた前記第1の信号の伝播遅延情報を出力し、
前記伝播遅延情報は第1のビット列および隣接する第2のビット列からなり、
前記第1のエンコーダは前記第1のビット列をエンコードし、
前記第2のエンコーダは前記第2のビット列をエンコードし、
前記エンコーダ間エラー検出回路は前記第1および第2のビット列の変化点の有無に応じて第2の信号を出力し、
前記スイッチ回路は、前記第2の信号に応じて、前記第2のエンコーダの出力信号または他の信号を出力し、
前記エッジディテクタは、前記第1のエンコーダの出力信号および前記スイッチ回路の出力信号によって変化点を検出することを特徴とするADPLL。 - 請求項1記載のADPLLにおいて、前記第1および第2のエンコーダに入力された前記第1および第2のビット列中に複数の変化点が存在する場合、前記第1および第2のエンコーダはもっとも小さいビット番号の変化点のみを残置させ、他の変化点は無いものとして取り扱うことを特徴とするADPLL。
- 請求項1または2に記載のADPLLを含むことを特徴とする半導体装置。
- 請求項3の半導体装置を含むことを特徴とする携帯電話機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010017131A JP5450126B2 (ja) | 2010-01-28 | 2010-01-28 | Adpll、半導体装置及び携帯電話機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010017131A JP5450126B2 (ja) | 2010-01-28 | 2010-01-28 | Adpll、半導体装置及び携帯電話機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155601A JP2011155601A (ja) | 2011-08-11 |
JP5450126B2 true JP5450126B2 (ja) | 2014-03-26 |
Family
ID=44541210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010017131A Expired - Fee Related JP5450126B2 (ja) | 2010-01-28 | 2010-01-28 | Adpll、半導体装置及び携帯電話機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5450126B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6077290B2 (ja) | 2012-12-06 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置、無線通信端末及び半導体装置の制御方法 |
KR101710450B1 (ko) * | 2014-12-12 | 2017-02-28 | 고려대학교 산학협력단 | 위상 고정 루프 및 그의 위상 고정 방법 |
JPWO2016104464A1 (ja) * | 2014-12-25 | 2017-06-15 | 株式会社東芝 | 位相デジタル変換器、位相差パルス生成器、無線通信装置および無線通信方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586025A (en) * | 1985-10-04 | 1986-04-29 | Tektronix, Inc. | Error tolerant thermometer-to-binary encoder |
JPH0262123A (ja) * | 1988-08-29 | 1990-03-02 | Matsushita Electric Ind Co Ltd | 直並列型a/d変換器 |
US5382955A (en) * | 1993-11-04 | 1995-01-17 | Tektronix, Inc. | Error tolerant thermometer-to-binary encoder |
US8433025B2 (en) * | 2008-01-04 | 2013-04-30 | Qualcomm Incorporated | Digital phase-locked loop with gated time-to-digital converter |
-
2010
- 2010-01-28 JP JP2010017131A patent/JP5450126B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011155601A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8193963B2 (en) | Method and system for time to digital conversion with calibration and correction loops | |
JP5564550B2 (ja) | Pll回路 | |
US7577225B2 (en) | Digital phase-looked loop | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
US7688242B2 (en) | Analog-to-digital (AD) converter and analog-to-digital conversion method | |
US7400181B2 (en) | Method and apparatus for delay line control using receive data | |
US8111785B2 (en) | Auto frequency acquisition maintenance in a clock and data recovery device | |
KR101729136B1 (ko) | 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법 | |
CN111869106A (zh) | 通过基于可编程计数器的时钟接口和具有高分辨率和宽操作范围的时间数字转换器进行时钟筛选 | |
US7750742B2 (en) | Enhanced all digital phase-locked loop and oscillation signal generation method thereof | |
TWI521884B (zh) | 數位鎖相迴路裝置及其方法 | |
CA2562200A1 (en) | Time-to-digital converter | |
WO2010055493A1 (en) | Gain normalization of a time-to-digital converter | |
JP5333439B2 (ja) | 周波数シンセサイザおよび発振器の発振周波数制御方法 | |
JP5450126B2 (ja) | Adpll、半導体装置及び携帯電話機 | |
US9698807B1 (en) | Time signal conversion using dual time-based digital-to-analog converters | |
WO2022128049A1 (en) | Apparatus for digital representation of angular difference | |
JP2012049659A (ja) | デジタル位相同期ループ回路 | |
JP2012049660A (ja) | 位相同期ループ回路 | |
US8121242B2 (en) | Frequency lock stability in device using overlapping VCO bands | |
CN110830038B (zh) | 一种压控振荡器频带搜索方法及装置 | |
AU693216B2 (en) | Digital phase comparator | |
Wu et al. | A 9-bit 215-MS/s folding-flash time-to-digital converter based on redundant remainder number system | |
US8554815B1 (en) | Frequency generation using a single reference clock and a primitive ratio of integers | |
US8494105B1 (en) | Apparatus and method for providing digital representation of time difference between clocks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |