JP5446509B2 - 検査システム及び検査方法 - Google Patents
検査システム及び検査方法 Download PDFInfo
- Publication number
- JP5446509B2 JP5446509B2 JP2009152612A JP2009152612A JP5446509B2 JP 5446509 B2 JP5446509 B2 JP 5446509B2 JP 2009152612 A JP2009152612 A JP 2009152612A JP 2009152612 A JP2009152612 A JP 2009152612A JP 5446509 B2 JP5446509 B2 JP 5446509B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- coordinate data
- chip
- inspection
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体ウエハの検査システム及び検査方法に関する。
近年、ＬＳＩ等の半導体装置の製造プロセスにおいては、製造工程数の増大や処理技術の複雑化が進んでいる。これに伴い、トランジスタ素子の接続孔（コンタクト孔、ビア孔）の周囲でリーク電流が増大したり、層間絶縁膜の接続孔が未開口となって配線同士が接続不良を起こしたり、更には配線同士が電気的に短絡したりする等、製造プロセスにおける問題が多様化している。
このように多様化した問題を解決する方法の１つとして、半導体装置の製造途中において半導体ウエハの表面に対してインライン欠陥検査を行う方法がある。インライン欠陥検査は、半導体装置の製造時におけるパターンの形状異常や異物発生を欠陥として検出するものである。そして、このインライン欠陥検査によって欠陥が検出された場合はそれをプロセス欠陥として捉え、その欠陥の数やウエハ面内の分布、金属顕微鏡や電子顕微鏡による写真等の像から欠陥の要因を推定し、品質改善へとフィードバックする。
また、半導体装置の製造工程では、回路が正常に動作するかどうかを確認するため、一通りの工程が終わった後に、半導体ウエハに形成された個々の半導体チップに対してウエハレベルで電気的試験が行われる。そして、この電気的試験と、上記したインライン欠陥検査とを組み合わせることで、プロセス中に発生する問題を解決する方法もある。
但し、工程数の増加により複雑化した製造過程では、インライン欠陥検査で発見した欠陥の他にも加工精度の不足等の様々な不良要因があり、電気的試験はこれらの全ての欠陥を含めた総合的な試験となる。そのため、インライン欠陥検査で発見された欠陥が存在する半導体チップが電気的試験で必ず不良半導体チップになるとは限らない。これとは逆に、欠陥が無い半導体チップが電気的試験で不良になることもある。
そのため、インライン欠陥検査と電気的試験とを組み合わせる場合は、欠陥と不良半導体チップのそれぞれの分布パターンを比較し、それらの間の相関関係を如何にして精度良く見出すかが欠陥による不良要因を突き止めるための重要な技術となる。
ところが、インライン欠陥検査と電気的試験とでは、用いられるチップ座標の座標系が異なる。従来は、このように異なる座標系で出力される欠陥と不良半導体チップのそれぞれの分布パターン同士の相関を自動的に解析する手法やシステムが無いため、それぞれの分布を人間が視覚的に見比べて、相関関係を判断していた。人間の視覚に頼った判断は長時間を要すると共に曖昧であるため、精度の向上と工数短縮の技術が望まれている。
上記した問題の解決を図るべく、特許文献１，２等の技術が案出されている。特に、特許文献１では、局所分布と判定された欠陥データと試験結果データとを、チップ座標と物理座標の基準化を行うことで高精度にチップ座標として一致させ、その上で欠陥データの形及び長さ等の付帯情報を元に座標一致以外の重み付けを行う技術が提案されている。
この技術によれば、欠陥データと試験結果との局所分布との相関を自動化し、その精度を確保することができるとされている。しかしながら、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関を極めて高い確度で取得できるとは言えず、検査精度の更なる向上が望まれる。
この技術によれば、欠陥データと試験結果との局所分布との相関を自動化し、その精度を確保することができるとされている。しかしながら、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関を極めて高い確度で取得できるとは言えず、検査精度の更なる向上が望まれる。
本発明は、上記の課題に鑑みてなされたものであり、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関関係を、極めて高い確度をもって、より高精度に短時間に行うことができる検査システム及び検査方法を提供することを目的とする。
検査システムの一態様は、電気的試験により検出された半導体ウエハの不良の半導体チップの第１座標データを格納する第１データベースと、光学的検査により検出された前記半導体ウエハの欠陥の半導体チップの第２座標データを格納する第２データベースと、前記半導体ウエハの、条件を変えて測定した回路特性値を統計処理してなる半導体チップの第３座標データを格納する第３データベースと、前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定する第１演算部と、前記第１演算部により前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定する第２演算部とを含む。
検査方法の一態様は、半導体ウエハの複数の半導体チップに電気的試験を行い、前記電気的試験で発見された不良の前記半導体チップの第１座標データを取得するステップと、前記半導体チップに光学的検査を行い、前記光学的検査で発見された欠陥の前記半導体チップの第２座標データを取得するステップと、前記半導体チップについて、条件を変えて回路特性を測定し、その回路特性値を統計処理して前記半導体チップの第３座標データを取得するステップと、前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定するステップと、前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定するステップとを含む。
上記した各態様によれば、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関関係を、極めて高い確度をもって、より高精度に短時間に行うことが可能となり、信頼性の高い半導体装置が実現する。
以下、本実施形態について図面を参照しながら詳細に説明する。
図１は、本実施形態に係る半導体ウエハの検査システムの構成図である。
図示のように、検査システム１は、検査装置２、試験装置３、回路測定装置４、及びユーザ端末クライアント５に接続される。
図１は、本実施形態に係る半導体ウエハの検査システムの構成図である。
図示のように、検査システム１は、検査装置２、試験装置３、回路測定装置４、及びユーザ端末クライアント５に接続される。
検査装置２は、製造途中の半導体ウエハに欠陥検査を行うものであり、例えば、ウエハ表面をレーザ光で走査することにより配線及び接続孔（コンタクト孔、ビア孔）の形状の欠陥を検出する装置である。欠陥を有すると評価された半導体チップのデータは、検査データとして検査システム１に入力する。
試験装置３は、半導体チップを集積形成した後の半導体ウエハに最終的な電気的な試験を行い、半導体チップが電気的に正常に動作するか否か（半導体チップの良／不良）を判定する装置である。不良と評価された半導体チップのデータは、試験データとして検査システム１に入力する。
回路測定装置４は、半導体ウエハに形成された個々の半導体チップについて、測定条件（電源電圧及び動作周波数）を変えて電気的測定し、測定条件の異なる複数の回路特性値を取得し、予め規定された許容度（回路マージン）に依存した故障の有無を判定する装置である。回路マージンに依存した故障と評価された半導体チップのデータは、回路特性データとして検査システム１に入力する。
なおここでは、試験装置３と回路測定装置４とを別個に設ける場合を例示するが、試験装置３及び回路測定装置４の機能を有する１つの装置を設けるようにしても良い。
試験装置３は、半導体チップを集積形成した後の半導体ウエハに最終的な電気的な試験を行い、半導体チップが電気的に正常に動作するか否か（半導体チップの良／不良）を判定する装置である。不良と評価された半導体チップのデータは、試験データとして検査システム１に入力する。
回路測定装置４は、半導体ウエハに形成された個々の半導体チップについて、測定条件（電源電圧及び動作周波数）を変えて電気的測定し、測定条件の異なる複数の回路特性値を取得し、予め規定された許容度（回路マージン）に依存した故障の有無を判定する装置である。回路マージンに依存した故障と評価された半導体チップのデータは、回路特性データとして検査システム１に入力する。
なおここでは、試験装置３と回路測定装置４とを別個に設ける場合を例示するが、試験装置３及び回路測定装置４の機能を有する１つの装置を設けるようにしても良い。
検査システム１は、検査装置２で発見された欠陥のウエハ面内における分布パターンと、試験装置３で発見された不良半導体チップの半導体ウエハ面内における分布パターンとの間の相関の有無を、回路測定装置４で取得された回路特性値を考慮して判断するものである。
検査システム１は、データ管理サーバ１１、第１アプリケーション解析サーバ１２、及び第２アプリケーション解析サーバ１３を備えて構成される。データ管理サーバ１１と第２アプリケーション解析サーバ１３とがＬＡＮ(Local Area Network)１４を介して接続され、第２アプリケーション解析サーバ１３とユーザ端末クライアント５とがＬＡＮ１５を介して接続されている。検査システム１において取得された分布パターンの相関は、ＬＡＮ１５を介してユーザ端末クライアント５に表示される。
検査システム１は、データ管理サーバ１１、第１アプリケーション解析サーバ１２、及び第２アプリケーション解析サーバ１３を備えて構成される。データ管理サーバ１１と第２アプリケーション解析サーバ１３とがＬＡＮ(Local Area Network)１４を介して接続され、第２アプリケーション解析サーバ１３とユーザ端末クライアント５とがＬＡＮ１５を介して接続されている。検査システム１において取得された分布パターンの相関は、ＬＡＮ１５を介してユーザ端末クライアント５に表示される。
データ管理サーバ１１は、基準化部２１、欠陥データベース２２、試験結果データベース２３、及び回路測定データベース２４を備えて構成される。
基準化部２１は、検査装置２から受け取った検査データ、試験装置１から受け取った試験データ、及び回路測定装置４から受け取った回路測定データを、全て同一の座標系とする基準化を行うものである。
具体的に、基準化部２１は、半導体ウエハのレイアウト基準情報を用いて、試験データのチップ座標の座標系（回路測定データのチップ座標の座標系）を基準として、検査データの座標系を試験データの座標系（回路測定データの座標系）に合わせる基準化を行う。
具体的に、基準化部２１は、半導体ウエハのレイアウト基準情報を用いて、試験データのチップ座標の座標系（回路測定データのチップ座標の座標系）を基準として、検査データの座標系を試験データの座標系（回路測定データの座標系）に合わせる基準化を行う。
欠陥データベース２２は、基準化部２１で基準化された検査データを格納するためのデータベースである。
試験結果データベース２３は、基準化された試験データを格納するためのデータベースである。
回路測定データベース２４は、基準化された回路測定データを格納するためのデータベースである。
試験結果データベース２３は、基準化された試験データを格納するためのデータベースである。
回路測定データベース２４は、基準化された回路測定データを格納するためのデータベースである。
第１アプリケーション解析サーバ１２は、回路測定装置４から受け取った回路測定データを処理するものであって、要約部３１、第１管理ナレッジ３２、統計量算出部３３、及び第２管理ナレッジ３４を備えて構成される。
要約部３１は、半導体ウエハごとの回路測定データのシュムデータ（shmoo data）波形を任意の代表値（代表のシュムポイント（shmoo point）値）に要約し、当該代表値の対応する測定条件をカテゴリとしてＸＭＬ（eXtensible Markup Language)化するものである。シュムデータとは、電源電圧と動作周波数とのような相関のあるパラメータを２軸として、対象となる半導体装置の動作を検証した結果を示すデータである。
第１管理ナレッジ３２は、要約部３１で取得した代表値及びＸＭＬ化された測定条件を格納して管理する。
統計処理部３３は、第１管理ナレッジ３２から読み出した代表値を統計処理して要約し、統計処理されたチップ座標をＸＭＬ化するものである。
第２管理ナレッジ３４は、統計処理部３３で取得したＸＭＬ化されたチップ座標を格納して管理する。
第１管理ナレッジ３２は、要約部３１で取得した代表値及びＸＭＬ化された測定条件を格納して管理する。
統計処理部３３は、第１管理ナレッジ３２から読み出した代表値を統計処理して要約し、統計処理されたチップ座標をＸＭＬ化するものである。
第２管理ナレッジ３４は、統計処理部３３で取得したＸＭＬ化されたチップ座標を格納して管理する。
第２アプリケーション解析サーバ１３は、検査データを処理する第１分類部４１、試験結果データを処理する第２分類部４２、回路測定データを処理する第３分類部４３、第１演算部４４、第１ナレッジデータベース４５、第２演算部４６、及び第２ナレッジデータベース４７を備えて構成される。
第１分類部４１は、検査データに基づいて欠陥の特異分布（例えばライン状（線状）又はクラスタ状（塊状）の欠陥分布）を抽出して分類するものである。
第２分類部４２は、試験結果データに基づいて不良半導体チップの特異分布を抽出して分類するものである。
第３分類部４３は、回路測定データに基づいて回路特性値の特異分布を抽出して分類するものである。
第２分類部４２は、試験結果データに基づいて不良半導体チップの特異分布を抽出して分類するものである。
第３分類部４３は、回路測定データに基づいて回路特性値の特異分布を抽出して分類するものである。
第１演算部４４は、第２分類部４２で分類済みの試験結果データと、第３分類部４３で分類済みの回路測定データとを照合して、両者の相関の有無を判定するものである。第１演算部４４は、当該相関があると判断された不良半導体チップの座標データに、新たな分類カテゴリを付与する。
第１ナレッジデータベース４５は、第１演算部４４で相関の有無（例えば後述する一致率）が判断されたチップ座標を格納するためのデータベースである。第１ナレッジデータベース４５では、当該相関があると判断されて新たな分類カテゴリを付与された不良半導体チップのチップ座標が管理される。また、過去に当該相関（一致率）と、半導体チップに発生した実際の不良とが関係した不良半導体チップについては、識別できるように所定の重み付けがそのチップ座標に付されて格納される。
第１ナレッジデータベース４５は、第１演算部４４で相関の有無（例えば後述する一致率）が判断されたチップ座標を格納するためのデータベースである。第１ナレッジデータベース４５では、当該相関があると判断されて新たな分類カテゴリを付与された不良半導体チップのチップ座標が管理される。また、過去に当該相関（一致率）と、半導体チップに発生した実際の不良とが関係した不良半導体チップについては、識別できるように所定の重み付けがそのチップ座標に付されて格納される。
第２演算部４６は、第１演算部４４により分類済みの回路測定データと相関が無いと判定された分類済みの試験結果データと、第１分類部４１で分類済みの検査データとを照合して、両者の相関の有無を判定するものである。第２演算部４６では、分類済みの回路測定データと相関が無いと判定された分類済みの試験結果データと、第１分類部４１で分類済みの検査データとの全体的な相関度合い（後述する全体相関率）を算出する。
第２ナレッジデータベース４７は、第２演算部４６で相関の有無（例えば後述する一致率）が判断された試験結果データ及び検査データを格納するためのデータベースである。第２ナレッジデータベース４７では、過去に当該相関（一致率）と、半導体チップに発生した実際の不良とが関係した不良半導体チップについては、識別できるように所定の重み付けがそのチップ座標に付されて格納される。
第２ナレッジデータベース４７は、第２演算部４６で相関の有無（例えば後述する一致率）が判断された試験結果データ及び検査データを格納するためのデータベースである。第２ナレッジデータベース４７では、過去に当該相関（一致率）と、半導体チップに発生した実際の不良とが関係した不良半導体チップについては、識別できるように所定の重み付けがそのチップ座標に付されて格納される。
なお、本実施形態では、第１演算部４４と第２演算部４６とを別個に設けているが、各演算部４４，４６の機能を有する１つの演算部を設けるようにしても良い。
次に、検査システム１を用いた半導体ウエハの検査方法について説明する。
図２は、本実施形態による半導体ウエハの検査方法を示すフロー図である。
図２は、本実施形態による半導体ウエハの検査方法を示すフロー図である。
図１の検査装置２を用いて、製造途中の半導体ウエハに欠陥検査を行う（ステップＳ１）。
図１の試験装置３を用いて、半導体チップを集積形成した後の半導体ウエハに最終的な電気的な試験を行う（ステップＳ２）。
図１の回路測定装置４を用いて、半導体ウエハに形成された個々の半導体チップについて、測定条件（電源電圧及び動作周波数）を変えて電気的測定し、測定条件の異なる複数の回路特性値を取得する（ステップＳ３）。ここでは、許容度（回路マージン）に依存した半導体チップを故障と判定する。
図１の試験装置３を用いて、半導体チップを集積形成した後の半導体ウエハに最終的な電気的な試験を行う（ステップＳ２）。
図１の回路測定装置４を用いて、半導体ウエハに形成された個々の半導体チップについて、測定条件（電源電圧及び動作周波数）を変えて電気的測定し、測定条件の異なる複数の回路特性値を取得する（ステップＳ３）。ここでは、許容度（回路マージン）に依存した半導体チップを故障と判定する。
ステップＳ３に続き、図１の要約部３１は、半導体ウエハごとの回路測定データのシュムデータ波形を任意の代表値に要約し、当該代表値の対応する測定条件をカテゴリとしてＸＭＬする（ステップＳ４）。シュムプロットの一例を図３（ａ）に示す。図３（ａ）では、横軸のｋが例えば動作周波数、縦軸が回路特性値である。ｋの値を振って、図３（ａ）に対応するｋ値ごとの複数のシュムプロットを取得する。
要約部３１で取得した代表値及びＸＭＬ化された測定条件は、第１管理ナレッジ３２に格納される。
続いて、図１の統計処理部３３は、図３（ｂ）に示すように、半導体ウエハＷを半導体チップＣが一致するように重ね合わせ、図１の第１管理ナレッジ３２から読み出した代表値を統計処理して要約し、統計処理されたチップ座標をＸＭＬ化する（ステップＳ５）。
要約部３１で取得した代表値及びＸＭＬ化された測定条件は、第１管理ナレッジ３２に格納される。
続いて、図１の統計処理部３３は、図３（ｂ）に示すように、半導体ウエハＷを半導体チップＣが一致するように重ね合わせ、図１の第１管理ナレッジ３２から読み出した代表値を統計処理して要約し、統計処理されたチップ座標をＸＭＬ化する（ステップＳ５）。
ステップＳ１に続き、図１の基準化部２１は、半導体ウエハのレイアウト基準情報を用いて、試験データのチップ座標の座標系を基準として、検査データの座標系を試験データ（回路測定データ）の座標系に合わせる基準化を行う（ステップＳ６）。
ステップＳ６について、以下に詳述する。
図４は、検査装置２から出力される検査データＤi1を模式的に表す図である。
この検査データＤi1は、欠陥が発見された場所のチップ座標（i，j）と、チップ内における物理座標（X，Y）で構成される。
図４は、検査装置２から出力される検査データＤi1を模式的に表す図である。
この検査データＤi1は、欠陥が発見された場所のチップ座標（i，j）と、チップ内における物理座標（X，Y）で構成される。
図５は、これらチップ座標（i，j）及び物理座標（X，Y）を示す平面図である。図５のように、半導体ウエハの中心Ｐを含む半導体チップＣ0が、チップ座標の原点（０，０）となる。半導体ウエハＷのノッチＮを上にした場合、半導体チップＣ0から右に行くほどチップ座標のX座標が１ずつ増え、上に行くほどY座標が１ずつ増える。
更に、物理座標（X，Y）は、各々の半導体チップに付与されており、その原点は各チップの左下の点である。
更に、物理座標（X，Y）は、各々の半導体チップに付与されており、その原点は各チップの左下の点である。
一方、図６は、試験装置３から出力される試験データＤt1を模式的に表す図である。試験データＤt1は、電気的試験により発見された不良半導体チップのチップ座標（i，j）で構成される。同様に、回路測定データＤc1は、回路マージンに依存した故障と評価された半導体チップのチップ座標（i，j）で構成される。
図７は、試験データＤt1で用いられるチップ座標を説明するための平面図である。
図７に示すように、そのチップ座標の原点（０、０）は、半導体ウエハＷのノッチＮを下にした場合（ノッチダウンの場合）の最も左上の半導体チップとなる。そして、その左上の半導体チップから右に行くほどチップ座標のX座標が１ずつ増加し、下に行くほどY座標が２ずつ増加する。
図７に示すように、そのチップ座標の原点（０、０）は、半導体ウエハＷのノッチＮを下にした場合（ノッチダウンの場合）の最も左上の半導体チップとなる。そして、その左上の半導体チップから右に行くほどチップ座標のX座標が１ずつ増加し、下に行くほどY座標が２ずつ増加する。
このように、半導体チップが製造途中となっている半導体ウエハを対象とする検査装置２と、半導体チップが完成した半導体ウエハを対象とする試験装置３とでは、チップ座標の原点（０，０）が異なり、更にチップ座標が増加する方向も異なる。そのため、このままでは各データＤi1,Ｄt1,Ｄc1を比較することができない。
そこで、本実施形態では、次のようにして各データＤi1，Ｄt1,Ｄc1を基準化する。
図８は、ステップＳ６による各データＤi1，Ｄt1,Ｄc1の基準化方法を説明するためのフロー図である。
先ず、半導体ウエハのノッチが上にある状態を基準にして得られた検査データＤi1のチップ座標（i，j）を、ノッチが下にある状態（ノッチダウン）のチップ座標に変換する（ステップＳ２１）。
図８は、ステップＳ６による各データＤi1，Ｄt1,Ｄc1の基準化方法を説明するためのフロー図である。
先ず、半導体ウエハのノッチが上にある状態を基準にして得られた検査データＤi1のチップ座標（i，j）を、ノッチが下にある状態（ノッチダウン）のチップ座標に変換する（ステップＳ２１）。
図９は、この変換を模式的に表す図である。
図９に示すように、この変換は、半導体ウエハＷを１８０度回転させることに相当する。例えば、変換前に右下の（１，−１）にあった半導体チップＡは、変換後に左上に移動する。更に、この変換では、半導体ウエハＷが１８０度回転したことにより、各半導体チップにおける欠陥の物理座標（X，Y）の原点Oがチップの右上になるので、第１象限にあった欠陥が第３象限に移動する。従って、変換前の物理座標が（x，y）であった欠陥Ｆは、変換後に符号が反対になり（−x，−y）なる物理座標を有する。
図９に示すように、この変換は、半導体ウエハＷを１８０度回転させることに相当する。例えば、変換前に右下の（１，−１）にあった半導体チップＡは、変換後に左上に移動する。更に、この変換では、半導体ウエハＷが１８０度回転したことにより、各半導体チップにおける欠陥の物理座標（X，Y）の原点Oがチップの右上になるので、第１象限にあった欠陥が第３象限に移動する。従って、変換前の物理座標が（x，y）であった欠陥Ｆは、変換後に符号が反対になり（−x，−y）なる物理座標を有する。
次に、検査データＤi1のチップ座標の原点（半導体ウエハＷの中心Ｐを含む半導体チップ）と、欠陥各データＤt1のチップ座標の原点（左上の半導体チップ）とが、チップ座標でどのくらい離れているかを示すオフセット（Nx，Ny）を取得する（ステップＳ２２）。
図１０は、このステップＳ２２を説明するための模式図である。
図１０に示すように、そのオフセット（Nx，Ny）は、次の式（１），（２）から求められる。
Nx＝｛Ax＋（sx−ax）｝／sx ・・・（１）
Ny＝｛Ay＋（sy−ay）｝／sy ・・・（２）
なお、これらの式において、Ax（Ay）は、左上の半導体チップＣの左下の点Ｑと半導体ウエハの中心ＰとのX方向（Y方向）の符号付のベクトル距離を示す。また、sx（sy）は１つの半導体チップのX方向（Y方向）の長さである。そして、ax（ay）は、半導体ウエハの中心Ｐと、中心Ｐを含む半導体チップＣpの右上の点ＲとのX方向（Y方向）の距離の絶対値である。
図１０に示すように、そのオフセット（Nx，Ny）は、次の式（１），（２）から求められる。
Nx＝｛Ax＋（sx−ax）｝／sx ・・・（１）
Ny＝｛Ay＋（sy−ay）｝／sy ・・・（２）
なお、これらの式において、Ax（Ay）は、左上の半導体チップＣの左下の点Ｑと半導体ウエハの中心ＰとのX方向（Y方向）の符号付のベクトル距離を示す。また、sx（sy）は１つの半導体チップのX方向（Y方向）の長さである。そして、ax（ay）は、半導体ウエハの中心Ｐと、中心Ｐを含む半導体チップＣpの右上の点ＲとのX方向（Y方向）の距離の絶対値である。
図１０の例では、（Nx，Ny）＝（−１，＋１）となる。従って、検査データＤi1のチップ座標の原点（半導体ウエハＷの中心Ｐを含むチップＣp）と、欠陥各データＤt1のチップ座標の原点（左上の半導体チップＣ）とが、X方向とY方向のどちらにも１チップだけ離れていることになる。
次に、座標変換を行うことにより、中心Ｐを含む半導体チップに設定されていた検査データDi1のチップ座標の原点を、半導体ウエハＷの左上に設定し直す（ステップＳ２３）。この座標変換は、上記したオフセット（Nx，Ny）を用いて次のように行われる。
（i，j）＝（Nx＋i'，Ny＋j'） ・・・（３）
なお、式（３）において、（i'，j'）は変換前のチップ座標であり、（i，j）が変換後のチップ座標を表す。
なお、式（３）において、（i'，j'）は変換前のチップ座標であり、（i，j）が変換後のチップ座標を表す。
例えば、変換前のチップ座標（i'，j'）が（１、−１）であった半導体チップＡ（図９参照）は、変換後のチップ座標（i，j）が（０，０）となり、試験データの座標系における原点に移ることが判る。なお、チップ座標を変換した後は、欠陥データの物理座標は上記したようにマイナス符号（−x，−y）にて管理する。
以上により、検査データＤi1のチップ座標の基準化が終了したことになる。
以上により、検査データＤi1のチップ座標の基準化が終了したことになる。
基準化された検査データＤi1は、基準化された検査データＤi2として欠陥データベース２２に格納される。基準化された検査データＤi2は、検査データＤi1及び回路測定データＤc1と同様のフォーマットを有しており、上記した試験データに基準化を行った後のチップ座標と欠陥の物理座標（−x，−y）との対で構成される。
なお、本実施形態では、試験データ（回路測定データ）のチップ座標の座標系を基準として、検査データの座標系を試験データ（回路測定データ）の座標系に合わせる基準化を例示したが、検査データ、試験データ、及び回路測定データの各々を予め規定された座標系に基準化する場合も有り得る。
ノッチダウンの状態に基準化された回路測定データＤc1が付された半導体チップを備えた半導体ウエハＷの一例を図３（ｃ）に示す。
図３（ｃ）では、不良半導体チップＣに網目模様を付して示している。
図３（ｃ）では、不良半導体チップＣに網目模様を付して示している。
図２のステップＳ６に続き、図１の第１分類部４１は、基準化された検査データに基づいて欠陥の特異分布を抽出して分類する（ステップＳ７）。
図２のステップＳ７について、以下に詳述する。
図２のステップＳ７について、以下に詳述する。
検査装置２で発見された欠陥は、ウエハ面内において特定のパターン、例えばライン状（線状）又はクラスタ状（塊状）に分布していることが良くある。
図１１は、欠陥の分布パターンの一例を示す平面図である。図１１の例では、半導体ウエハＷに欠陥ＦCがクラスタ状に分布していると共に、欠陥ＦLがライン状に分布している。
図１１は、欠陥の分布パターンの一例を示す平面図である。図１１の例では、半導体ウエハＷに欠陥ＦCがクラスタ状に分布していると共に、欠陥ＦLがライン状に分布している。
そこで、欠陥の分布パターンが、ライン状とクラスタ状のどちらに分類されるかを解析する方法について次に説明する。
図１２は、欠陥の分布パターンを分類する方法について説明するためのフロー図である。
先ず、欠陥データベース２２から第１分類部４１に基準化された検査データＤi2を取り込む（ステップＳ３１）。
図１２は、欠陥の分布パターンを分類する方法について説明するためのフロー図である。
先ず、欠陥データベース２２から第１分類部４１に基準化された検査データＤi2を取り込む（ステップＳ３１）。
次に、いわゆるDefect-ＳＳＡ(Spatial Signature Analysis)を用いて、基準化された検査データＤi2に基づいて欠陥の分布パターンを分類する（ステップＳ３２）。Defect-ＳＳＡは、１つ１つの欠陥の物理的な位置座標X，Yを基にして、欠陥の分布パターンがライン状とクラスタ状のどちらに分類されるのかを解析するツールであり、市販されているパッケージソフトを利用して実施することができる。ステップＳ３２では、分布パターンの大きさも判断される。
分布パターンがライン状の場合、大きさの判断は、大きさの閾値を予め設定しておき、分布パターンの長さがその閾値以上の場合には分布パターンが「長い」と判断し、閾値未満の場合に「短い」と判断することにより行われる。
次に、ステップＳ３２で分類された分布パターンとその大きさを基準化された検査データＤi2に付与し、図１３に示すような分類済の検査データＤi3を得る。
図１４の例は、物理座標がそれぞれ（７００００μｍ，７００００μｍ）、（７０００１μｍ，７０００１μｍ）の欠陥が、共通のライン状の分布をしていることを示す。更にこの例では、そのライン状の分布が「長い」と判断されたことを示す。
以上により、検査装置２で発見された欠陥の分布パターンが形と大きさで分類されたことになる。
以上により、検査装置２で発見された欠陥の分布パターンが形と大きさで分類されたことになる。
図２のステップＳ２に続き、図１の第２分類部４２は、試験結果データに基づいて不良半導体チップの特異分布を抽出して分類する（ステップＳ８）。
図２のステップＳ８について、以下に詳述する。
図１２では、欠陥の分布パターンを分類することについて説明した。欠陥と同様に、試験装置３で発見される不良半導体チップでも、ライン状又はクラスタ状等の分布パターンを示すことがある。
図２のステップＳ８について、以下に詳述する。
図１２では、欠陥の分布パターンを分類することについて説明した。欠陥と同様に、試験装置３で発見される不良半導体チップでも、ライン状又はクラスタ状等の分布パターンを示すことがある。
図１４は、不良半導体チップの分布パターンの一例を示す平面図である。図１４では、不良半導体チップを網目模様を付して示している。そして、この例では、不良半導体チップＣCがクラスタ状に分布していると共に、不良半導体チップＣLがライン状に分布している。
以下、試験装置３で発見された不良半導体チップの分布パターンが、ライン状とクラスタ状のどちらに分類されるかを解析する方法について説明する。
以下、試験装置３で発見された不良半導体チップの分布パターンが、ライン状とクラスタ状のどちらに分類されるかを解析する方法について説明する。
図１５は、不良半導体チップの分布パターンを分類する方法について説明するためのフロー図である。
先ず、試験結果データベース２３から第２分類部４２に試験データＤt1を取り込む（ステップＳ４１）。
次に、既述のDefect-ＳＳＡを用いて、試験データＤt1に基づいて不良半導体チップの分布パターンを分類すると共に、その分布パターンの大きさも判断する（ステップＳ４２）。
パターンの大きさの判断は、図１２で説明したステップＳ３２と同様にして行われる。即ち、分布パターンがライン状の場合、大きさの閾値を予め設定しておき、分布パターンの長さがその閾値以上の場合には分布パターンが「長い」と判断し、閾値未満の場合には「短い」と判断する。
先ず、試験結果データベース２３から第２分類部４２に試験データＤt1を取り込む（ステップＳ４１）。
次に、既述のDefect-ＳＳＡを用いて、試験データＤt1に基づいて不良半導体チップの分布パターンを分類すると共に、その分布パターンの大きさも判断する（ステップＳ４２）。
パターンの大きさの判断は、図１２で説明したステップＳ３２と同様にして行われる。即ち、分布パターンがライン状の場合、大きさの閾値を予め設定しておき、分布パターンの長さがその閾値以上の場合には分布パターンが「長い」と判断し、閾値未満の場合には「短い」と判断する。
次に、ステップＳ４２で分類された分布パターンとその大きさを基準化された試験データＤt1に付与して、図１６に示すような分類済の試験データＤt2を得る（ステップＳ４３）。
以上により、試験装置３で発見された不良半導体チップの分布パターンが形と大きさで分類された。
以上により、試験装置３で発見された不良半導体チップの分布パターンが形と大きさで分類された。
図２のステップＳ７に続き、図１の第３分類部４３は、回路測定データに基づいて回路特性値の特異分布を抽出して分類する（ステップＳ９）。
図２のステップＳ９について、以下に詳述する。
欠陥と同様に、回路測定装置４で測定される半導体チップの回路特性値は、製造工程の加工精度と回路設計の許容値との不整合から、ライン状又はクラスタ状等の特異分布のパターンを示すことがある。
以下、回路測定装置４で測定された回路特性値の分布パターンが、ライン状又はクラスタ状等に分類されるか否かを解析する方法について説明する。
図２のステップＳ９について、以下に詳述する。
欠陥と同様に、回路測定装置４で測定される半導体チップの回路特性値は、製造工程の加工精度と回路設計の許容値との不整合から、ライン状又はクラスタ状等の特異分布のパターンを示すことがある。
以下、回路測定装置４で測定された回路特性値の分布パターンが、ライン状又はクラスタ状等に分類されるか否かを解析する方法について説明する。
図１７は、回路特性値の分布パターンを分類する方法について説明するためのフロー図である。
先ず、回路特性データベース２４から第３分類部４３に回路測定データＤc1を取り込む（ステップＳ５１）。
次に、ＢＩＮ-ＳＳＡの技術を用いて、基準化された回路測定データＤc1に基づいて回路特性値の分布パターンを分類すると共に、その分布パターンの大きさも判断する（ステップＳ５２）。
パターンの大きさの判断は、図１２で説明したステップＳ３２と同様にして行われる。例えば、クラスタの大きさの閾値を予め設定しておき、分布パターンの大きさがその閾値以上の場合には分布パターンが「大きい（クラスタ状である）」と判断し、閾値未満の場合には「小さい（クラスタ状でない）」と判断する。
先ず、回路特性データベース２４から第３分類部４３に回路測定データＤc1を取り込む（ステップＳ５１）。
次に、ＢＩＮ-ＳＳＡの技術を用いて、基準化された回路測定データＤc1に基づいて回路特性値の分布パターンを分類すると共に、その分布パターンの大きさも判断する（ステップＳ５２）。
パターンの大きさの判断は、図１２で説明したステップＳ３２と同様にして行われる。例えば、クラスタの大きさの閾値を予め設定しておき、分布パターンの大きさがその閾値以上の場合には分布パターンが「大きい（クラスタ状である）」と判断し、閾値未満の場合には「小さい（クラスタ状でない）」と判断する。
次に、ステップＳ５２で分類された分布パターンとその大きさを基準化された回路測定データＤc2に付与して、図１８に示すような分類済の回路測定データＤc2を得る（ステップＳ５３）。
分類済の回路測定データＤc2は、回路特性データベース２４にフィードバックされて格納され、当該半導体装置の品種ごと（テクノロジ単位）に管理される（ステップＳ５４）。
分類済の回路測定データＤc2は、回路特性データベース２４にフィードバックされて格納され、当該半導体装置の品種ごと（テクノロジ単位）に管理される（ステップＳ５４）。
図２のステップＳ８及びＳ９に続き、図１の第１演算部４４は、第２分類部４２で分類済みの試験結果データと、第３分類部４３で分類済みの回路測定データとを照合して、両者の相関の有無を判定する（ステップＳ１０）。
図２のステップＳ１０について、以下に詳述する。
図１９は、分類済みの試験結果データと分類済みの回路測定データとを照合して、両者の相関の有無をする方法について説明するためのフロー図である。
図２のステップＳ１０について、以下に詳述する。
図１９は、分類済みの試験結果データと分類済みの回路測定データとを照合して、両者の相関の有無をする方法について説明するためのフロー図である。
先ず、分類済の試験データＤt2と分類済の回路測定データＤc2のそれぞれのチップ座標を照合し、これらのデータＤt2，Ｄc2の中で同じチップ座標を有するものを「相関有り」、分類済の試験データデータＤt2の中で分類済の回路測定データＤc2とチップ座標が一致しないものを「相関無し」として分類する（ステップＳ６１）。前者を有相関データ、後者を無相関データＤt3とする。
図２０に、ステップＳ６１を模式的に示す。試験結果の半導体ウエハＷの不良半導体チップＣ1１（右肩下がりのハッチング模様で示す）のチップ座標と、回路測定結果の回路マージンに依存して故障と評価された半導体チップＣ2（右肩上がりのハッチング模様で示す）のチップ座標とが照合される。そして、図２０中破線で示す両者で共通するチップ座標（前者のチップ座標）である有相関データが試験結果の半導体ウエハＷの不良半導体チップＣ1１のチップ座標から除去される。試験結果の半導体ウエハＷでは、無相関データＤt3が作成され、不良半導体チップのうち半導体チップＣ1２（網目模様で示す）のみが残る。
有相関データについては以下のステップＳ６２〜Ｓ６４が実行される。
無相関データＤt3は図１の第２演算部４６に送られ、後述するステップＳ１２が実行される。
無相関データＤt3は図１の第２演算部４６に送られ、後述するステップＳ１２が実行される。
ステップＳ６２では、有相関データについて、合成データＤs1を作成する。
合成データＤs1は、同じチップ座標を有する分類済の試験データＤt2と分類済の回路測定データＤc2とが同じ行に配され、これらの横に「チップ座標」及び「一致率」なる項目が付与される。このうち、「チップ座標」の項目には、各行のチップ座標が与えられる。
なお、「一致率」の項目は、「分類（形）」と「分類（大きさ）」なる項目に更に細分されるが、これらについては後述する。
合成データＤs1は、同じチップ座標を有する分類済の試験データＤt2と分類済の回路測定データＤc2とが同じ行に配され、これらの横に「チップ座標」及び「一致率」なる項目が付与される。このうち、「チップ座標」の項目には、各行のチップ座標が与えられる。
なお、「一致率」の項目は、「分類（形）」と「分類（大きさ）」なる項目に更に細分されるが、これらについては後述する。
次に、上記した合成データＤs1の各行について、不良半導体チップと回路マージンに依存した回路特性値のそれぞれの分布パターンの形同士を照合し、それらの形が同じであるか否かを判断する（ステップＳ６３）。そして、形が同じであると判断された場合は、例えば「一致率」の「分類（形）」の項目に１を書き込み、同じでない場合には０を書き込む。
次に、合成データＤs1の各行について、不良半導体チップと回路マージンに依存した回路特性値のそれぞれの分布パターンの大きさ同士を照合し、それらの大きさが同じであるか否かを判断する（ステップＳ６４）。この判断により、大きさが同じであるとされた場合は、例えば「一致率」の「分類（大きさ）」の項目に１を書き込み、同じでない場合には０を書き込む。
続いて、図２のステップＳ１０に続き、図１の第１演算部４４は、合成データＤs1において、有相関の不良半導体チップの座標データに、新たな分類カテゴリを付与する（ステップＳ１１）。
続いて、図２のステップＳ７及びＳ１０に続き、図１の第２演算部４６は、第１分類部４１で分類済みの検査データＤi3と、ステップＳ６１で作成された無相関データＤt3とを照合して両者の相関の有無を判定し、全体相関率を算出する（ステップＳ１２）。
図２のステップＳ１２について、以下に詳述する。
図２のステップＳ１２について、以下に詳述する。
先ず、検査装置２で発見された欠陥と、ステップＳ６１で作成された無相関データＤt3とのそれぞれのチップ座標を照合する方法について説明する。
図２１は、分類済みの検査データと無相関データとを照合する方法について説明するためのフロー図である。
図２１は、分類済みの検査データと無相関データとを照合する方法について説明するためのフロー図である。
先ず、分類済の検査データＤi3とステップＳ６１で分類された無相関データＤt3とのそれぞれのチップ座標を照合し、これらのデータＤi3、Ｄt3の中から同じチップ座標を有するもの同士を対にして、図２２に示すような合成データＤs2を得る（ステップＳ７１）。
合成データＤs2は、同じチップ座標を有する分類済の検査データＤi3と無相関データＤt3とが同じ行に配され、これらの横に「チップ座標」及び「一致率」なる項目が付与される。このうち、「チップ座標」の項目には、各行のチップ座標が与えられる。
合成データＤs2は、同じチップ座標を有する分類済の検査データＤi3と無相関データＤt3とが同じ行に配され、これらの横に「チップ座標」及び「一致率」なる項目が付与される。このうち、「チップ座標」の項目には、各行のチップ座標が与えられる。
例えば、図２２の例では、物理座標が（７００００μｍ，７００００μｍ）の欠陥が（１，１）なるチップ座標を有している。従って、この欠陥のデータの横の「チップ座標」には（１，１）が配される。なお、「一致率」の項目は、「分類（形）」と「分類（大きさ）」なる項目に更に細分されるが、これらについては後述する。
次に、上記した合成データＤs2の各行について、欠陥と不良半導体チップのそれぞれの分布パターンの形同士を照合し、それらの形が同じであるか否かを判断する（ステップＳ７２）。そして、形が同じであると判断された場合は、「一致率」の「分類（形）」の項目に１を書き込み、同じでない場合には０を書き込む。
次に、今度は合成データＤs2の各行について、欠陥と不良半導体チップのそれぞれの分布パターンの大きさ同士を照合し、それらの大きさが同じであるか否かを判断する（ステップＳ７３）。この判断により、大きさが同じであるとされた場合は、「一致率」の「分類（大きさ）」の項目に１を書き込み、同じでない場合には０を書き込む。
図２３は、ステップＳ７３を終了した後の合成データＤs2を模式的に表す図である。
図２３の例では、物理座標が（７００００μｍ，７００００μｍ）の欠陥と、チップ座標が（１，１）の不良半導体チップは、それぞれ同じ形（ライン）と同じ大きさ（長い）を有する分布パターンに属するので、第１行目の「分類（形）」と「分類（大きさ）」には１が書き込まれている。
図２３の例では、物理座標が（７００００μｍ，７００００μｍ）の欠陥と、チップ座標が（１，１）の不良半導体チップは、それぞれ同じ形（ライン）と同じ大きさ（長い）を有する分布パターンに属するので、第１行目の「分類（形）」と「分類（大きさ）」には１が書き込まれている。
これに対し、物理座標が（１４００００μｍ，１４００００μｍ）の欠陥が属する欠陥の分布パターンと、チップ座標が（２，１）の不良半導体チップが属する不良半導体チップの分布パターンは、同じ形（ライン）を有するものの、「長い」及び「短い」というように異なる大きさを有する。従って、最終行の「分類（形）」には１が書き込まれ、「分類（大きさ）」には０が書き込まれることになる。
図２４に、ステップＳ７１を模式的に示す。検査された半導体ウエハＷの欠陥の半導体チップ（クラスタ状及びライン状の欠陥を示す）のチップ座標と、不良半導体チップのうち無相関データに対応する半導体チップＣ1２（網目模様で示す）のチップ座標が照合され、合成データＤs2が作成される。
続いて、検査装置２で発見された欠陥のウエハ面内における分布パターンと、ステップＳ６１で作成された無相関データＤt3の対応する半導体チップのウエハ面内における分布パターンとの間の全体相関率を算出する方法について説明する。
図２５は、この方法について説明するためのフロー図である。
図２５は、この方法について説明するためのフロー図である。
先ず、チップ座標（i，j）を（１，１）に設定する（ステップＳ８１）。
次に、ステップＳ８２に移行し、合成データＤs2の中にチップ座標が（i，j）に等しいものが存在するかどうかを判断する（ステップＳ８２）。存在する（YES）と判断された場合には、ステップＳ８３に移行し、このチップ座標（i，j）を抽出する。抽出されたチップ座標は、図２６に示されるチップ情報Ｄcに書き加えられる。チップ情報Ｄcは、図１の第２ナレッジデータベース４７に格納される。
次に、ステップＳ８２に移行し、合成データＤs2の中にチップ座標が（i，j）に等しいものが存在するかどうかを判断する（ステップＳ８２）。存在する（YES）と判断された場合には、ステップＳ８３に移行し、このチップ座標（i，j）を抽出する。抽出されたチップ座標は、図２６に示されるチップ情報Ｄcに書き加えられる。チップ情報Ｄcは、図１の第２ナレッジデータベース４７に格納される。
次に、ステップＳ８４に移行する。なお、ステップＳ８２において合成データＤs2の中にチップ座標が（i，j）に等しいものが無い（NO）と判断された場合もステップＳ８４に移行する。ステップＳ８４では、ステップＳ８２における判断をj列目の全てのチップ座標について行ったか否かを判断する。
そして、行っていない（NO）と判断された場合は、ステップＳ８５に移行し、iを１だけインクリメントして再びステップＳ８２を行う。一方、行った（YES）と判断された場合は、ステップＳ８６に移行し、ステップＳ８２の判断が全てのチップ座標に対して行われたか否かが判断される。
そして、行っていない（NO）と判断された場合は、ステップＳ８５に移行し、iを１だけインクリメントして再びステップＳ８２を行う。一方、行った（YES）と判断された場合は、ステップＳ８６に移行し、ステップＳ８２の判断が全てのチップ座標に対して行われたか否かが判断される。
ここで、行われていない（NO）と判断された場合は、ステップＳ８７に移行し、jを１だけインクリメントしてステップＳ８２を再び行う。これに対して、行った（YES）と判断された場合は、ステップＳ８８に移行する。
ステップＳ８８では、ステップＳ８３で抽出されたチップ情報Ｄcに含まれるチップ座標の個数X1を計数する。
ステップＳ８８では、ステップＳ８３で抽出されたチップ情報Ｄcに含まれるチップ座標の個数X1を計数する。
チップ情報Ｄcに含まれるチップ座標は、合成データＤs2（の中に含まれる異なるチップ座標の総数に等しい。また、その合成データＤs2は、互いに同じチップ座標を有する分類済の検査データＤi3と無相関データＤt3とを対にして得られたものであるから、上記の個数X1は、回路特性の回路マージンの影響が除去された不良半導体チップのうち、欠陥と同じチップ座標を有するものの個数に等しい。
更に、このステップＳ８８では、無相関データＤt3に含まれるチップ座標の総数、即ち回路特性の回路マージンの影響が除去された全ての不良半導体チップの個数Y1を算出する。
更に、このステップＳ８８では、無相関データＤt3に含まれるチップ座標の総数、即ち回路特性の回路マージンの影響が除去された全ての不良半導体チップの個数Y1を算出する。
次に、個数X1とY1の比である全体相関率Ｐ1＝X1／Y1を算出する（ステップＳ８９）。
次に、上記の比Ｐ1を用いて、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断を行う（ステップＳ９０）。これは、例えば、全体相関率Ｐ1が基準値（例えば０．９）以上である場合に相関が有ると判断し、全体相関率Ｐ1が基準値未満の場合に相関が無いと判断することで行われる。
なお、このステップＳ９０では、基準値を高めることにより判断の確度を高め、基準値を低めることで判断の確度を低めるようにしてもよい。
次に、上記の比Ｐ1を用いて、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断を行う（ステップＳ９０）。これは、例えば、全体相関率Ｐ1が基準値（例えば０．９）以上である場合に相関が有ると判断し、全体相関率Ｐ1が基準値未満の場合に相関が無いと判断することで行われる。
なお、このステップＳ９０では、基準値を高めることにより判断の確度を高め、基準値を低めることで判断の確度を低めるようにしてもよい。
以上説明したように、本実施形態によれば、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関関係を、後者の分布パターンから回路特性の回路マージンの影響を除去することにより、極めて高い確度をもって、より高精度に短時間に行うことが可能となり、信頼性の高い半導体装置が実現する。
上述した本実施形態による検査システムの各構成要素（図１の基準化部２１、要約部３１、統計量算出部３３、第１〜第３分類部４１〜４３、第１及び第２演算部４４，４６等）の機能は、例えばＲＯＭ又はハードディスク等の記憶媒体から読み出したプログラムをコンピュータのＣＰＵで実行することにより実現される。
同様に、図形検証方法の各ステップ（図２のステップＳ１〜Ｓ１２、図８のステップＳ２１〜Ｓ２３、図１２のＳ３１〜Ｓ３３、図１５のＳ４１〜Ｓ４３、図１７のＳ５１〜Ｓ５３、図１９のＳ６１〜Ｓ６４、図２１のＳ７１〜Ｓ７３、図２５のＳ８１〜Ｓ９０等）は、例えばＲＯＭ又はハードディスク等の記憶媒体から読み出したプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
同様に、図形検証方法の各ステップ（図２のステップＳ１〜Ｓ１２、図８のステップＳ２１〜Ｓ２３、図１２のＳ３１〜Ｓ３３、図１５のＳ４１〜Ｓ４３、図１７のＳ５１〜Ｓ５３、図１９のＳ６１〜Ｓ６４、図２１のＳ７１〜Ｓ７３、図２５のＳ８１〜Ｓ９０等）は、例えばＲＯＭ又はハードディスク等の記憶媒体から読み出したプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
以下、諸態様を付記としてまとめて記載する。
（付記１）半導体ウエハの不良の半導体チップの第１座標データを格納する第１データベースと、
前記半導体ウエハの欠陥の半導体チップの第２座標データを格納する第２データベースと、
前記半導体ウエハの、条件を変えて測定した回路特性値を統計処理してなる半導体チップの第３座標データを格納する第３データベースと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定する第１演算部と、
前記第１演算部により前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定する第２演算部と
を含むことを特徴とする検査システム。
前記半導体ウエハの欠陥の半導体チップの第２座標データを格納する第２データベースと、
前記半導体ウエハの、条件を変えて測定した回路特性値を統計処理してなる半導体チップの第３座標データを格納する第３データベースと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定する第１演算部と、
前記第１演算部により前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定する第２演算部と
を含むことを特徴とする検査システム。
（付記２）前記第２座標データの座標系を前記第１座標データの座標系に合わせる演算を行う第１基準化部を更に含むことを特徴とする付記１に記載の検査システム。
（付記３）前記第１座標データに基づいて不良の前記半導体チップの特異分布を抽出して分類する第１分類部を更に含むことを特徴とする付記１又は２に記載の検査システム。
（付記４）前記第２座標データに基づいて前記欠陥の特異分布を抽出して分類する第２分類部を更に含むことを特徴とする付記１〜３のいずれか１項に記載の検査システム。
（付記５）前記第３座標データに基づいて前記回路特性値の特異分布を抽出して分類する第３分類部を更に含むことを特徴とする付記１〜４のいずれか１項に記載の検査システム。
（付記６）前記第１演算部は、前記第３座標データと相関が有ると判定した前記第１座標データに分類カテゴリを付与し、
前記分類カテゴリが付与された前記第１座標データを格納する第４データベースを更に含むことを特徴とする付記１〜５のいずれか１項に記載の検査システム。
前記分類カテゴリが付与された前記第１座標データを格納する第４データベースを更に含むことを特徴とする付記１〜５のいずれか１項に記載の検査システム。
（付記７）半導体ウエハの複数の半導体チップに電気的試験を行い、前記電気的試験で発見された不良の前記半導体チップの第１座標データを取得するステップと、
前記半導体チップに欠陥検査を行い、前記欠陥検査で発見された欠陥の前記半導体チップの第２座標データを取得するステップと、
前記半導体チップについて、条件を変えて回路特性を測定し、その回路特性値を統計処理して前記半導体チップの第３座標データを取得するステップと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定するステップと、
前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定するステップと
を含むことを特徴とする検査方法。
前記半導体チップに欠陥検査を行い、前記欠陥検査で発見された欠陥の前記半導体チップの第２座標データを取得するステップと、
前記半導体チップについて、条件を変えて回路特性を測定し、その回路特性値を統計処理して前記半導体チップの第３座標データを取得するステップと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定するステップと、
前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定するステップと
を含むことを特徴とする検査方法。
（付記８）前記第２座標データの座標系を前記第１座標データの座標系に合わせるステップを更に含むことを特徴とする付記７に記載の検査方法。
（付記９）前記第３座標データと相関が有ると判定した前記第１座標データに分類カテゴリを付与するステップを更に含むことを特徴とする付記７又は８に記載の検査方法。
本件によれば、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関関係を、極めて高い確度をもって、より高精度に短時間に行うことが可能となり、信頼性の高い半導体装置が実現する。
１ 検査システム
２ 検査装置
３ 試験装置
４ 回路測定装置
１１ データ管理サーバ
１２ 第１アプリケーション解析サーバ
１３ 第２アプリケーション解析サーバ
１４，１５ ＬＡＮ
２１ 基準化部
２２ 欠陥データベース
２３ 試験結果データベース
２４ 回路測定データベース
３１ 要約部
３２ 第１管理ナレッジ
３３ 統計量算出部
３４ 第２管理ナレッジ
４１ 第１分類部
４２ 第２分類部
４３ 第３分類部
４４ 第１演算部
４５ 第１ナレッジデータベース
４６ 第２演算部
４７ 第２ナレッジデータベース
２ 検査装置
３ 試験装置
４ 回路測定装置
１１ データ管理サーバ
１２ 第１アプリケーション解析サーバ
１３ 第２アプリケーション解析サーバ
１４，１５ ＬＡＮ
２１ 基準化部
２２ 欠陥データベース
２３ 試験結果データベース
２４ 回路測定データベース
３１ 要約部
３２ 第１管理ナレッジ
３３ 統計量算出部
３４ 第２管理ナレッジ
４１ 第１分類部
４２ 第２分類部
４３ 第３分類部
４４ 第１演算部
４５ 第１ナレッジデータベース
４６ 第２演算部
４７ 第２ナレッジデータベース
Claims (5)
- 電気的試験により検出された半導体ウエハの不良の半導体チップの第１座標データを格納する第１データベースと、
光学的検査により検出された前記半導体ウエハの欠陥の半導体チップの第２座標データを格納する第２データベースと、
前記半導体ウエハの、条件を変えて測定した回路特性値を統計処理してなる半導体チップの第３座標データを格納する第３データベースと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定する第１演算部と、
前記第１演算部により前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定する第２演算部と
を含むことを特徴とする検査システム。 - 前記第２座標データの座標系を前記第１座標データの座標系に合わせる演算を行う第１基準化部を更に含むことを特徴とする請求項１に記載の検査システム。
- 前記第１演算部は、前記第３座標データと相関が有ると判定した前記第１座標データに分類カテゴリを付与し、
前記分類カテゴリが付与された前記第１座標データを格納する第４データベースを更に含むことを特徴とする請求項１又は２に記載の検査システム。 - 半導体ウエハの複数の半導体チップに電気的試験を行い、前記電気的試験で発見された不良の前記半導体チップの第１座標データを取得するステップと、
前記半導体チップに光学的検査を行い、前記光学的検査で発見された欠陥の前記半導体チップの第２座標データを取得するステップと、
前記半導体チップについて、条件を変えて回路特性を測定し、その回路特性値を統計処理して前記半導体チップの第３座標データを取得するステップと、
前記第１座標データと前記第３座標データとを照合して、両者の相関の有無を判定するステップと、
前記第３座標データと相関が無いと判定された前記第１座標データと前記第２座標データとを照合して、両者の相関の有無を判定するステップと
を含むことを特徴とする検査方法。 - 前記第３座標データと相関が有ると判定した前記第１座標データに分類カテゴリを付与するステップを更に含むことを特徴とする請求項４に記載の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009152612A JP5446509B2 (ja) | 2009-06-26 | 2009-06-26 | 検査システム及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009152612A JP5446509B2 (ja) | 2009-06-26 | 2009-06-26 | 検査システム及び検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011009553A JP2011009553A (ja) | 2011-01-13 |
| JP5446509B2 true JP5446509B2 (ja) | 2014-03-19 |
Family
ID=43565854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009152612A Expired - Fee Related JP5446509B2 (ja) | 2009-06-26 | 2009-06-26 | 検査システム及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5446509B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441878A (en) * | 1987-08-10 | 1989-02-14 | Nippon Telegraph & Telephone | Lsi tester |
| JP4276503B2 (ja) * | 2003-09-22 | 2009-06-10 | 株式会社日立製作所 | 半導体不良原因絞込み方法 |
| JP2005236094A (ja) * | 2004-02-20 | 2005-09-02 | Renesas Technology Corp | 半導体装置の製造方法、不良解析方法および不良解析システム |
-
2009
- 2009-06-26 JP JP2009152612A patent/JP5446509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011009553A (ja) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
| US8115169B2 (en) | Method and apparatus of pattern inspection and semiconductor inspection system using the same | |
| TWI616823B (zh) | 使用以ｃａｄ為基礎之環境背景屬性之缺陷分類 | |
| TWI597689B (zh) | 使用表面形貌屬性之缺陷分類 | |
| TWI748242B (zh) | 掃描晶圓的系統及方法 | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| US8170707B2 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
| CN108369915B (zh) | 减少配准及设计附近所引发的裸片内检验的噪声 | |
| CN106407490A (zh) | 在芯片设计布局中发现未知问题图案的系统与方法 | |
| JP5907649B2 (ja) | データ解析のための方法および装置 | |
| CN113763312A (zh) | 使用弱标记检测半导体试样中的缺陷 | |
| US20230129202A1 (en) | System and method for assessing quality of electronic components | |
| US20160110859A1 (en) | Inspection method for contact by die to database | |
| TW202121553A (zh) | 晶圓圖的辨識方法與電腦可讀取記錄媒體 | |
| JP5446509B2 (ja) | 検査システム及び検査方法 | |
| JP5034307B2 (ja) | 半導体ウエハの検査システム及び検査方法 | |
| US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| TW202139133A (zh) | 半導體樣本的檢查 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5446509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |