JP5034307B2 - 半導体ウエハの検査システム及び検査方法 - Google Patents
半導体ウエハの検査システム及び検査方法 Download PDFInfo
- Publication number
- JP5034307B2 JP5034307B2 JP2006127857A JP2006127857A JP5034307B2 JP 5034307 B2 JP5034307 B2 JP 5034307B2 JP 2006127857 A JP2006127857 A JP 2006127857A JP 2006127857 A JP2006127857 A JP 2006127857A JP 5034307 B2 JP5034307 B2 JP 5034307B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- defect
- distribution pattern
- coordinates
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体ウエハの検査システム及び検査方法に関する。
近年、LSI等の半導体装置の製造プロセスにおいては、製造工程数の増大や処理技術の複雑化が進んでいる。これに伴い、トランジスタ素子のコンタクトホールの周囲でリーク電流が増大したり、層間絶縁膜のホールが未開口となって配線同士が接続不良を起こしたり、更には配線同士が電気的に短絡したりする等、製造プロセスにおける問題が多様化している。
このように多様化した問題を解決する方法の一つとして、半導体装置の製造途中において半導体ウエハの表面に対してインライン欠陥検査を行う方法がある。インライン欠陥検査は、半導体装置の製造時におけるパターンの形状異常や異物発生を欠陥として検出するものである。そして、このインライン欠陥検査によって欠陥が検出された場合はそれをプロセス欠陥として捉え、その欠陥の数やウエハ面内の分布、金属顕微鏡や電子顕微鏡による写真等の像から欠陥の要因を推定し、品質改善へとフィードバックする。
また、半導体装置の製造工程では、回路が正常に動作するかどうかを確認するため、一通りの工程が終わった後に、半導体ウエハに形成された個々の半導体チップに対してウエハレベルで電気的試験が行われる。そして、この電気的試験と、上記したインライン欠陥検査とを組み合わせることで、プロセス中に発生する問題を解決する方法もある。
但し、工程数の増加により複雑化した製造過程では、インライン欠陥検査で発見した欠陥の他にも加工精度の不足等の様々な不良要因があり、電気的試験はこれらの全ての欠陥を含めた総合的な試験となる。そのため、インライン欠陥検査で発見された欠陥が存在する半導体チップが電気的試験で必ず不良半導体チップになるとは限らない。これとは逆に、欠陥が無い半導体チップが電気的試験で不良になることもある。
そのため、インライン欠陥検査と電気的試験とを組み合わせる場合は、欠陥と不良半導体チップのそれぞれの分布パターンを比較し、それらの間の相関関係をいかにして精度良く見出すかが欠陥による不良要因を突き止めるための重要な技術となる。
ところが、インライン欠陥検査と電気的試験とでは、用いられるチップ座標の座標系が異なる。従来は、このように異なる座標系で出力される欠陥と不良半導体チップのそれぞれの分布パターン同士の相関を自動的に解析する手法やシステムが無いため、それぞれの分布を人間が視覚的に見比べて、相関関係を判断していた。
しかしながら、人間の視覚に頼った判断は長時間を要すると共に曖昧であるため、精度の向上と工数短縮の技術が望まれている。
なお、本発明に関連する技術が次の特許文献１〜３に開示されている。
特開２０００−２００８１９号公報
特開２０００−２４３７９４号公報
特開２００５−２７７２４７号公報
本発明の目的は、欠陥検査で発見された半導体ウエハの欠陥の分布パターンと、電気的試験で発見された不良半導体チップの分布パターンとの間の相関関係を高精度且つ短時間に行うことが可能な半導体ウエハの検査システムと検査方法を提供することにある。
本発明の一観点によれば、半導体ウエハの電気的試験により発見された不良半導体チップのチップ座標を格納する試験結果データベースと、前記半導体ウエハの欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせる演算を行う第１演算部と、前記第１演算部において前記不良半導体チップのチップ座標に合わせられた前記半導体ウエハの欠陥のチップ座標を格納する欠陥データベースと、前記試験結果データベースに格納された前記不良半導体チップのチップ座標と、前記欠陥データベースに格納された前記欠陥のチップ座標とを照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断する第２演算部とを有し、前記第２演算部は、前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数（X 1 ）を求め、前記個数X 1 と、前記半導体ウエハの全ての不良チップの個数Y 1 との比（X 1 /Y 1 ）を算出し、前記比（X 1 /Y 1 ）が基準値以上である場合に前記相関があると判断し、前記比（X 1 /Y 1 ）が基準値未満の場合に前記相関が無いと判断することを特徴とする半導体ウエハの検査システムが提供される。
本発明の別の観点によれば、(a)製造途中の複数の半導体チップを備えた半導体ウエハに欠陥検査を行い、該欠陥検査で発見された欠陥のチップ座標を取得するステップと、(b)前記半導体ウエハに形成された個々の半導体チップに電気的試験を行い、該電気的試験で発見された不良半導体チップのチップ座標を取得するステップと、(c)前記欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせるステップと、(d)前記ステップ(c)の後、前記欠陥と前記不良半導体チップのそれぞれの前記チップ座標を照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断するステップとを有し、さらに、前記ステップ(d)は、前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X 1 )を求めるステップと、前記個数X 1 と、前記ステップ(b)で発見された全ての不良半導体チップの個数Y 1 との比(X 1 ／Y 1 )を算出するステップと、前記比(X 1 ／Y 1 )が基準値以上である場合に前記相関が有ると判断し、前記比(X 1 ／Y 1 )が基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする半導体ウエハの検査方法が提供される。
次に、本発明の作用について説明する。
本発明によれば、欠陥のチップ座標の座標系を、電気的試験で発見された不良半導体チップのチップ座標の座標系に合わせるので、チップ座標を基準にして欠陥と不良半導体チップのそれぞれの分布パターンの相関を判断することができる。
しかも、その判断は検査システムにおいて自動的に行われるので、従来のように人間の視覚的な判断に頼る場合と比較して、欠陥と不良半導体チップのそれぞれの分布パターンの相関の有無の判断を高精度且つ短時間に行うことができる。
これらにより、因果関係が不明となりがちな欠陥と不良半導体チップのそれぞれの分布パターン同士の相関関係が明確になり、半導体装置の製造工程における品質改善を短時間で行うことができる。
本発明によれば、インライン欠陥検査で発見された欠陥のチップ座標の座標系を電気的試験で発見された不良半導体チップの座標系に合わせるので、欠陥と不良半導体チップのそれぞれの分布パターンの相関を自動的に判断することができると共に、その判断の精度を高めることができる。
以下に、本発明を実施するための最良の形態について、添付図面を参照しながら詳細に説明する。
（１）第１実施形態
図１は、本実施形態に係る半導体ウエハの検査システムの構成図である。
図１は、本実施形態に係る半導体ウエハの検査システムの構成図である。
図示のように、このシステム１は、検査装置２、試験装置３、及びユーザ端末クライアント１１に接続される。
これらのうち、検査装置２は、製造途中の半導体ウエハに欠陥検査を行うものであり、例えば、ウエハ表面にレーザを走査することにより配線やホールの形状欠陥を検出する装置である。
また、試験装置３は、半導体チップを集積形成した後の半導体ウエハに最終的な電気的な試験を行い、半導体チップが電気的に正常に動作するか否かを確認する装置である。
システム１は、検査装置２で発見された欠陥のウエハ面内における分布パターンと、試験装置３で発見された不良半導体チップのウエハ面内における分布パターンとの間の相関の有無を判断するものであり、LAN(Local Area Network)１３を介して接続されたデータ管理サーバ７とアプリケーション解析サーバ８とを有する。
そして、システム１において求められた分布パターンの相関は、LAN１４を介してユーザ端末クライアント１１に表示される。
図示のように、データ管理サーバ７は、検査装置から受け取った検査データDi1と、試験装置から受け取った試験データDt1とに基づいて演算を行う第１演算部４と、後述の演算結果Di2を格納するための欠陥データベース６と、上記の試験データDt1を格納するための試験結果データベース５を有する。
一方、アプリケーション解析サーバ８は、上記のデータDi2、Dt1に基づいて演算を行う第２演算部９とナレッジデータベース１０とを備える。
なお、この例では、第１演算部４と第２演算部９とを別々に設けているが、各演算部４、９の機能を有する一つの演算部のみを設けてもよい。
次に、この検査システム１を用いた半導体ウエハの検査方法について説明する。
座標系の基準化
図２は、検査装置２から出力される検査データDi1を模式的に表す図である。
図２は、検査装置２から出力される検査データDi1を模式的に表す図である。
図２に示されるように、この検査データDi1は、欠陥が発見された場所のチップ座標（i、j）と、チップ内における物理座標（X、Y）で構成される。
図３は、これらチップ座標（i、j）と物理座標（X、Y）を示す平面図である。これに示されるように、ウエハの中心Pを含むチップC0が、チップ座標の原点（０、０）となる。
そして、半導体ウエハWのノッチNを上にした場合、チップC0から右に行くほどチップ座標の第１座標が１ずつ増え、上に行くほど第２座標が１ずつ増える。
更に、物理座標（X、Y）は、各々のチップに付与されており、その原点は各チップの左下の点である。
一方、図４は、試験装置３から出力される試験データDt1を模式的に表す図である。
これに示されるように、試験データDt1は、電気的試験により発見された不良半導体チップのチップ座標（i、j）で構成される。
図５は、試験データDt1で用いられるチップ座標を説明するための平面図である。
図５に示されるように、そのチップ座標の原点（０、０）は、半導体ウエハWのノッチを下にした場合（ノッチダウンの場合）の最も左上のチップとなる。そして、その左上のチップから右に行くほどチップ座標の第１座標が１ずつ増加し、下に行くほど第２座標が２ずつ増加する。
このように、半導体チップが製造途中となっている半導体ウエハを対象とする検査装置２と、半導体チップが完成した半導体ウエハを対象とする試験装置３とでは、チップ座標の原点（０、０）が異なり、更にチップ座標が増加する方向も異なる。
そのため、このままでは各データDi1、Dt1を比較することができない。
そこで、本実施形態では、次のようにして各データDi1、Dt1を基準化する。
図６は、各データDi1、Dt1の基準化方法を説明するためのフローチャートである。この変換は、データ管理サーバ７の第１演算部４において実行される。
図６に示される最初のステップＳ１では、既述の検査データDi1（図２参照）を検査装置２から取得することにより、検査装置で発見された欠陥のチップ座標を得る。
次いで、ステップＳ２に移行し、試験データDt1（図４参照）を試験装置３から取得して、その試験装置で発見された不良半導体チップのチップ座標を得る。
次に、ステップＳ３に移行して、ノッチが上にある状態を基準にして得られた検査データDi1のチップ座標（i、j）を、ノッチが下にある状態（ノッチダウン）のチップ座標に変換する。
図７は、この変換を模式的に表す図である。
図７に示されるように、この変換は、半導体ウエハWを１８０度回転させることに相当する。例えば、変換前に右下の（１、−１）にあったチップＡは、変換後に左上に移動する。
更に、この変換では、半導体ウエハWが１８０度回転したことにより、各チップにおける欠陥の物理座標（X、Y）の原点Oがチップの右上になるので、第１象限にあった欠陥が第３象限に移動する。従って、変換前の物理座標が（x、y）であった欠陥Fは、変換後に符号が反対になり（−x、−y）なる物理座標を有する。
次に、図７のステップＳ４に移行する。
そのステップＳ４では、検査データDi1のチップ座標の原点（ウエハWの中心Pを含むチップ）と、欠陥各データDt1のチップ座標の原点（左上のチップ）とが、チップ座標でどのくらい離れているかを示すオフセット（Nx、Ny）を取得する。
図８は、このステップＳ４を説明するための模式図である。
図８に示されるように、そのオフセット（Nx、Ny）は、次の式（１）、（２）から求められる：
Nx＝｛Ax＋（sx−ax）｝／sx ・・・（１）
Ny＝｛Ay＋（sy−ay）｝／sy ・・・（２）
なお、これらの式において、Ax（Ay）は、左上のチップCの左下の点Qとウエハの中心PとのX方向（Y方向）の符号付のベクトル距離を示す。また、sx（sy）は一つのチップのX方向（Y方向）の長さである。そして、ax（ay）は、ウエハの中心Pと、中心Pを含むチップCpの右上の点RとのX方向（Y方向）の距離の絶対値である。
Nx＝｛Ax＋（sx−ax）｝／sx ・・・（１）
Ny＝｛Ay＋（sy−ay）｝／sy ・・・（２）
なお、これらの式において、Ax（Ay）は、左上のチップCの左下の点Qとウエハの中心PとのX方向（Y方向）の符号付のベクトル距離を示す。また、sx（sy）は一つのチップのX方向（Y方向）の長さである。そして、ax（ay）は、ウエハの中心Pと、中心Pを含むチップCpの右上の点RとのX方向（Y方向）の距離の絶対値である。
図の例では、（Nx、Ny）＝（−１、＋１）となる。従って、検査データDi1のチップ座標の原点（ウエハWの中心Pを含むチップCp）と、欠陥各データDt1のチップ座標の原点（左上のチップC）とが、X方向とY方向のどちらにも１チップだけ離れていることになる。
次に、図６のステップＳ５に移行する。
そのステップＳ３では、座標変換を行うことにより、中心Pを含むチップに設定されていた検査データDi1のチップ座標の原点を、ウエハWの左上に設定し直す。この座標変換は、上記したオフセット（Nx、Ny）を用いて次のように行われる。
（i、j）＝（Nx＋i'、Ny＋j'） ・・・（３）
なお、式（３）において、（i'、j'）は変換前のチップ座標であり、（i、j）が変換後のチップ座標を表す。
なお、式（３）において、（i'、j'）は変換前のチップ座標であり、（i、j）が変換後のチップ座標を表す。
例えば、変換前のチップ座標（i'、j'）が（１、−１）であった半導体チップＡ（図７参照）は、変換後のチップ座標（i、j）が（０、０）となり、試験データの座標系における原点に移ることが分かる。
なお、チップ座標を変換した後は、欠陥データの物理座標は上記したようにマイナス符号（−x、−y）にて管理する。
以上により、検査データDi1のチップ座標の基準化が終了したことになる。
基準化された検査データDi1は、基準化検査データDi2として欠陥データベース６に格納される。その基準化検査データDi2は、図２に示した検査データDi1と同様のフォーマットを有しており、上記した試験データに基準化を行った後のチップ座標と欠陥の物理座標（−x、−y）との対で構成される。
検査装置で発見された欠陥の分布パターンの分類
検査装置２で発見された欠陥は、ウエハ面内において特定のパターン、例えばライン状（線状）やクラスタ状（塊状）に分布していることが良くある。
検査装置２で発見された欠陥は、ウエハ面内において特定のパターン、例えばライン状（線状）やクラスタ状（塊状）に分布していることが良くある。
図９は、欠陥の分布パターンの一例を示す平面図である。図９の例では、半導体ウエハWに欠陥FCがクラスタ状に分布していると共に、欠陥FLがライン状に分布している。
そこで、欠陥の分布パターンが、ライン状とクラスタ状のどちらに分類されるかを解析する方法について次に説明する。
図１０は、欠陥の分布パターンを分類する方法について説明するためのフローチャートである。この分類は、アプリケーション解析サーバ８の第２演算部９において行われる。
最初のステップＳ１１では、欠陥データベース６から第２演算部９に上記した基準化欠陥データDi2を取り込む。
次いで、ステップＳ１２に移行して、SSA(Spatial Signature Analysis)を用いて、基準化欠陥データDi2に基づいて欠陥の分布パターンを分類する。SSAは、一つ一つの欠陥の物理的な位置座標X、Yを基にして、欠陥の分布パターンがライン状とクラスタ状のどちらに分類されるのかを解析するツールであり、市販されているパッケージソフトを利用して実施することができる。
更に、このステップＳ１２では、分布パターンの大きさも判断される。
分布パターンがライン状の場合、大きさの判断は、大きさの閾値を予め設定しておき、分布パターンの長さがその閾値以上の場合には分布パターンが「長い」と判断し、閾値未満の場合に「短い」と判断することにより行われる。
その後、ステップＳ１３に移行し、ステップＳ１３で分類された分布パターンとその大きさを基準化欠陥データDi2に付与し、図１１に示すような分類済欠陥データDi3を得る。
図１１の例は、物理座標がそれぞれ（７００００μm、７００００μm）、（７０００１μm、７０００１μm）の欠陥が、共通のライン状の分布をしていることを示す。
更に、この例では、そのライン状の分布が「長い」と判断されたことを示す。
以上により、検査装置２で発見された欠陥の分布パターンが形と大きさで分類されたことになる。
電気的試験で発見された不良半導体チップの分布パターンの分類
図１０では、欠陥の分布パターンを分類することについて説明した。
図１０では、欠陥の分布パターンを分類することについて説明した。
欠陥と同様に、試験装置３で発見される不良半導体チップも、ライン状やクラスタ状といった分布パターンを示すことがある。
図１２は、不良半導体チップの分布パターンの一例を示す平面図である。図１２では、不良半導体チップをハッチングで示している。そして、この例では、不良半導体チップCCがクラスタ状に分布していると共に、不良半導体チップCLがライン状に分布している。
以下では、試験装置３で発見された不良半導体チップの分布パターンが、ライン状とクラスタ状のどちらに分類されるかを解析する方法について説明する。
図１３は、不良半導体チップの分布パターンを分類する方法について説明するためのフローチャートである。この分類は、アプリケーション解析サーバ８の第２演算部９において行われる。
図１３の最初のステップＳ１５では、試験結果データベース５から第２演算部９に試験データDt1を取り込む。
次に、ステップＳ１６に移行し、既述のSSAを用いて、試験データDt1に基づいて不良半導体チップの分布パターンを分類すると共に、その分布パターンの大きさも判断する。パターンの大きさの判断は、図１０で説明したステップＳ１２と同様にして行われる。すなわち、分布パターンがライン状の場合、大きさの閾値を予め設定しておき、分布パターンの長さがその閾値以上の場合には分布パターンが「長い」と判断し、閾値未満の場合には「短い」と判断する。
そして、ステップＳ１７に移行し、ステップＳ１６で分類された分布パターンとその大きさを基準化試験データDt2に付与して、図１４に示すような分類済試験データDt2を得る。
図１７の例では、チップ座標が（１、１）、（２、１）である二つの不良半導体チップが、共通の長いライン状の分布をしている。
ここまでのステップにより、試験装置３で発見された不良半導体チップの分布パターンが形と大きさで分類された。
欠陥と不良半導体チップのそれぞれのチップ座標の照合
次に、検査装置２で発見された欠陥と、試験装置３で発見された不良半導体チップのそれぞれのチップ座標を照合する方法について説明する。
次に、検査装置２で発見された欠陥と、試験装置３で発見された不良半導体チップのそれぞれのチップ座標を照合する方法について説明する。
図１５は、これらの分布パターンを照合する方法について説明するためのフローチャートである。この照合は、アプリケーション解析サーバ８の第２演算部９において行われる。
図１５の最初のステップＳ２０では、分類済欠陥データDi3（図１１参照）と分類済試験データDt2（図１４参照）のそれぞれのチップ座標を照合し、これらのデータDi3、Dt2の中から同じチップ座標を有するもの同士を対にして、図１６に示すような合成データDs1を得る。
その合成データDs1は、同じチップ座標を有する分類済欠陥データDi3と分類済試験データDt2とが同じ行に配され、これらの横に「チップ座標」及び「一致率」なる項目が付与される。
このうち、「チップ座標」の項目には、各行のチップ座標が与えられる。
例えば、図１６の例では、物理座標が（７００００μm、７００００μm）の欠陥が（１、１）なるチップ座標を有している。したがって、この欠陥のデータの横の「チップ座標」には（１、１）が配される。
なお、「一致率」の項目は、「分類（形）」と「分類（大きさ）」なる項目に更に細分されるが、これらについては後述する。
次に、図１５のステップＳ２１に移行する。
そのステップＳ２１では、上記した合成データDs1の各行について、欠陥と不良半導体チップのそれぞれの分布パターンの形同士が照合され、それらの形が同じであるか否かが判断される。そして、形が同じであると判断された場合は、「一致率」の「分類（形）」の項目に１を書き込み、同じでない場合には０を書き込む。
次いで、ステップＳ２２に移行し、今度は合成データDs1の各行について、欠陥と不良半導体チップのそれぞれの分布パターンの大きさ同士が照合され、それらの大きさが同じであるか否かが判断される。この判断により、大きさが同じであるとされた場合は、「一致率」の「分類（大きさ）」の項目に１を書き込み、同じでない場合には０を書き込む。
図１７は、ステップＳ２２を終了した後の合成データDs1を模式的に表す図である。
図１７の例では、物理座標が（７００００μm、７００００μm）の欠陥と、チップ座標が（１、１）の不良半導体チップは、それぞれ同じ形（ライン）と同じ大きさ（長い）を有する分布パターンに属するので、第１行目の「分類（形）」と「分類（大きさ）」には１が書き込まれている。
これに対し、物理座標が（１４００００μm、１４００００μm）の欠陥が属する欠陥の分布パターンと、チップ座標が（２、１）の不良半導体チップが属する不良半導体チップの分布パターンは、同じ形（ライン）を有するものの、「長い」及び「短い」というように異なる大きさを有する。したがって、最終行の「分類（形）」には１が書き込まれ、「分類（大きさ）」には０が書き込まれることになる。
以上により、欠陥の分布パターンと、不良半導体チップの分布パターンとの照合が終了した。
欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断
次に、検査装置２で発見された欠陥のウエハ面内における分布パターンと、試験装置３で発見された不良半導体チップのウエハ面内における分布パターンとの間の相関の有無を判断する方法について説明する。
次に、検査装置２で発見された欠陥のウエハ面内における分布パターンと、試験装置３で発見された不良半導体チップのウエハ面内における分布パターンとの間の相関の有無を判断する方法について説明する。
図１８は、この方法について説明するためのフローチャートである。なお、相関の有無の判断は、アプリケーション解析サーバ８の第２演算部９において行われる。
図１８の最初のステップＳ３１では、チップ座標（i、j）を（１、１）に設定する。
次いで、ステップＳ３２に移行し、合成データDs1の中にチップ座標が（i、j）に等しいものが存在するかどうかが判断される。
そして、存在する（YES）と判断された場合には、ステップＳ３３に移行し、このチップ座標（i、j）を抽出する。抽出されたチップ座標は、図１９に示されるチップ情報Dcに書き加えられる。そのチップ情報Dcは、図１に示したナレッジデータベース１０に格納される。
次いで、図２１のステップＳ３４に移行する。なお、ステップＳ３２において合成データDs1の中にチップ座標が（i、j）に等しいものが無い（NO）と判断された場合もステップＳ３４に移行する。
そのステップＳ３４では、ステップＳ３２における判断をj列目の全てのチップ座標について行ったか否かを判断する。
そして、行っていない（NO）と判断された場合は、ステップＳ３５に移行し、iを１だけインクリメントして再びステップＳ３２を行う。
一方、行った（YES）と判断された場合は、ステップＳ３６に移行し、ステップＳ３２の判断が全てのチップ座標に対して行われたか否かが判断される。
ここで、行われていない（NO）と判断された場合は、ステップＳ３７に移行し、jを１だけインクリメントしてステップＳ３２を再び行う。
これに対し、行った（YES）と判断された場合は、ステップＳ３８に移行する。
そのステップＳ３８では、ステップＳ３３で抽出されたチップ情報Dc（図１９参照）に含まれるチップ座標の個数X1を計数する。
チップ情報Dcに含まれるチップ座標は、合成データDs1（図１７参照）の中に含まれる異なるチップ座標の総数に等しい。また、その合成データDs1は、互いに同じチップ座標を有する分類済欠陥データDi3と分類済試験データDt3とを対にして得られたものであるから、上記の個数X1は、不良半導体チップのうち、欠陥と同じチップ座標を有するものの個数に等しい。
更に、このステップＳ３８では、基準化試験データDt2に含まれるチップ座標の総数、即ち試験装置３で発見された全ての不良半導体チップの個数Y1を算出する。
次に、ステップＳ３９に移行し、個数X1とY1の比P1＝X1／Y1を算出する。
次いで、ステップＳ４０に移行し、上記の比P1を用いて、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断を行う。これは、例えば、比P1が基準値（例えば０．９）以上である場合に相関が有ると判断し、比P1が基準値未満の場合に相関が無いと判断することで行われる。
なお、このステップＳ４０では、基準値を高めることにより判断の確度を高め、基準値を低めることで判断の確度を低めるようにしてもよい。
以上により、本実施形態に係る半導体ウエハの検査方法の主要ステップが終了したことになる。
その検査方法の主要ステップは次のようになる：
(a) 検査装置２を用いて、製造途中の複数の半導体チップを備えた半導体ウエハに対して欠陥検査を行い、この検査で発見された欠陥のチップ座標を取得し（ステップＳ１）、
(b) 試験装置３を用いて、半導体ウエハに形成された個々の半導体チップに電気的試験を行い、この試験で発見された不良半導体チップのチップ座標を取得し（ステップＳ２）、
(c) 欠陥のチップ座標の座標系を、不良半導体チップのチップ座標の座標系に合わせ（ステップＳ３〜Ｓ５）、
(d) 欠陥と不良半導体チップのそれぞれのチップ座標を照合し（ステップＳ２０）、欠陥の分布パターンと不良半導体チップの分布パターンとの間の相関の有無を判断する（ステップＳ４０）。
(a) 検査装置２を用いて、製造途中の複数の半導体チップを備えた半導体ウエハに対して欠陥検査を行い、この検査で発見された欠陥のチップ座標を取得し（ステップＳ１）、
(b) 試験装置３を用いて、半導体ウエハに形成された個々の半導体チップに電気的試験を行い、この試験で発見された不良半導体チップのチップ座標を取得し（ステップＳ２）、
(c) 欠陥のチップ座標の座標系を、不良半導体チップのチップ座標の座標系に合わせ（ステップＳ３〜Ｓ５）、
(d) 欠陥と不良半導体チップのそれぞれのチップ座標を照合し（ステップＳ２０）、欠陥の分布パターンと不良半導体チップの分布パターンとの間の相関の有無を判断する（ステップＳ４０）。
このようにステップＳ３〜Ｓ５でチップ座標の基準化を行うことにより、ステップＳ２０、Ｓ４０においてチップ座標を基準にして欠陥と不良半導体チップのそれぞれの分布パターンの相関を判断することができる。
そして、チップ座標という共通の座標系を用いることで、座標系が互いに異なる検査装置２と試験装置３の結果をステップＳ２０、４０において容易に照合することができる。
しかも、上記した全てのステップは検査システム１において自動的に行われるので、従来のように人間の視覚的な判断に頼る場合と比較して、欠陥と不良半導体チップのそれぞれの分布パターンの相関の有無の判断を高精度且つ高速に行うことができる。
（２）第２実施形態
本実施形態は、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断の仕方のみが第１実施形態と異なる。
本実施形態は、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断の仕方のみが第１実施形態と異なる。
第１実施形態では、図１８のステップＳ３２、Ｓ３３で説明したように、同じチップ座標を有する欠陥と不良半導体チップの当該位置座標を抽出した。そして、その位置座標の個数X1と全ての不良半導体チップの個数Y1との比（X1／Y1）を用いて相関の有無を判断した（ステップＳ４０）。
これに対し、本実施形態では、チップ座標の抽出条件を強めて、同じチップ座標、同じ形、及び同じ大きさを有する欠陥と不良半導体チップの位置座標を抽出する。その詳細を以下に説明する。
図２０は、本実施形態における欠陥と不良半導体チップのそれぞれの分布パターンの相関の有無の判断の仕方を説明するためのフローチャートである。この相関の有無の判断は、アプリケーション解析サーバ８の第２演算部９において行われる。
図２０の最初のステップＳ４１では、チップ座標（i、j）を（１、１）に設定する。
次いで、ステップＳ４２に移行し、合成データDs1の中にチップ座標が（i、j）に等しいものが存在するかどうかが判断される。
そして、存在する（YES）と判断された場合には、ステップＳ４３に移行し、チップ座標（i、j）を有する欠陥と不良半導体チップが、それぞれ同じ形の分布パターンに属するか否かが判断される。
そして、同じ形の分布パターンに属する（YES）と判断された場合には、ステップＳ４４に移行する。そのステップＳ４４では、チップ座標が（i、j）の欠陥が属する分布パターンと、チップ座標が（i、j）の不良半導体チップが属する分布パターンのそれぞれの大きさが同じであるか否かが判断される。
大きさが同じである（YES）と判断された場合には、ステップＳ４５に移行し、このチップ座標（i、j）を抽出する。抽出されたチップ座標は、図１９に示したチップ情報Dcに書き加えられる。
上記したステップＳ４２〜Ｓ４４により、不良半導体チップの中から欠陥と同じチップ座標を有するものが求められ（ステップＳ４２）、求められた不良半導体チップの中から、更に欠陥の分布パターン（特定の分布パターン）と同じ形且つ同じ大きさの分布パターンに属するものが抽出されていくことになる（ステップＳ４３、Ｓ４４）。
次に、ステップＳ４６に移行する。なお、ステップＳ４２〜Ｓ４４のいずれかでNOと判断された場合もステップＳ４６に移行する。
そのステップＳ４６では、ステップＳ４２における判断をj列目の全てのチップ座標について行ったか否かを判断する。
そして、行っていない（NO）と判断された場合は、ステップＳ４７に移行し、iを１だけインクリメントして再びステップＳ４２を行う。
一方、行った（YES）と判断された場合は、ステップＳ４８に移行し、ステップＳ４２の判断が全てのチップ座標に対して行われたか否かが判断される。
ここで、行われていない（NO）と判断された場合は、ステップＳ４９に移行し、jを１だけインクリメントしてステップＳ４２を再び行う。
これに対し、ステップＳ４８において、行った（YES）と判断された場合は、ステップＳ５０に移行する。
そのステップＳ５０では、ステップＳ４５で抽出されたチップ情報Dc（図１９参照）に含まれるチップ座標の個数X2を計数する。
既述のように、ステップＳ４３とステップＳ４４では、チップ座標（i、j）を有する欠陥と不良半導体チップが、共に同じ形且つ同じ大きさの分布パターンに属するか否かが判断された。そのため、チップ情報Dcに含まれるチップ座標の個数X2は、すべての欠陥のうち、上記した特定の分布パターンに属するものの個数に等しい。
更に、このステップＳ５０では、不良半導体チップの中から、上記した欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数Y2も求める。この個数Y2は、例えば、分類済試験データDt2（図１４）を参照し、上記の欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属する不良半導体チップの個数を計数することで行われる。
次に、ステップＳ５１に移行し、上記した個数X2、Y2の比（X2／Y2）を算出する。
続いて、ステップＳ５２に移行し、比（X2／Y2）を用いて欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断を行う。これは、第１実施形態と同様に、比（X2／Y2）が基準値（例えば０．９）以上である場合に相関が有ると判断し、比（X2／Y2）が基準値未満の場合に相関が無いと判断することで行われる。
以上により、本実施形態に係る半導体ウエハの検査方法の主要ステップが終了したことになる。
上記した本実施形態では、第１実施形態で説明した(e)欠陥の分布パターンを形と大きさで分類するステップ（Ｓ１１〜Ｓ１３）と、(f)不良半導体チップの分布パターンを形と大きさで分類するステップと（Ｓ１５〜Ｓ１７）を行う。
そして、ステップＳ５１において、形と大きさが同じ分布パターンに属する欠陥と不良半導体チップの個数X2、Y2を用いて、これらの分布パターンの間の相関関係の有無を判断する。従って、分布パターンの形や大きさを考慮しない第１実施形態と比較して、分布パターンの間の相関関係の有無の判断をより精密に行うことが可能となる。
（３）第３実施形態
本実施形態は、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断の仕方のみが第１、第２実施形態と異なる。
本実施形態は、欠陥と不良半導体チップのそれぞれの分布パターンの相関関係の有無の判断の仕方のみが第１、第２実施形態と異なる。
図２１は、本実施形態における欠陥と不良半導体チップのそれぞれの分布パターンの相関の有無の判断の仕方を説明するためのフローチャートである。この相関の有無の判断は、アプリケーション解析サーバ８の第２演算部９において行われる。
図２１の最初のステップＳ６１では、チップ座標（i、j）を（１、１）に設定する。
次いで、ステップＳ６２に移行し、合成データDs1の中にチップ座標が（i、j）に等しいものが存在するかどうかが判断される。
そして、存在する（YES）と判断された場合には、ステップＳ６３に移行する。
そのステップＳ６３では、チップ座標（i、j）を有する欠陥と不良半導体チップが、(a)同じ形且つ同じ大きさの分布パターンに属するか、(b)同じ形で異なる大きさの分布パターンに属するか、或いは(c)異なる形で同じ大きさの分布パターンに属するかが判断される。
これら(a)〜(c)のそれぞれの場合について、図示のようにステップＳ６４〜Ｓ６６に移行し、上記のチップ座標（i、j）を抽出する。抽出されたチップ座標は、(a)〜(c)のそれぞれの場合について個別に用意されたチップ情報に書き加えられる。
図２２（ａ）〜（ｃ）は、そのチップ情報を模式的に表す図であって、図２２（ａ）は(a)の場合に用意されたチップ情報Dc(all)、図ｘ（ｂ）は(b)の場合に用意されたチップ情報Dc(size)、そして図２２（ｃ）は(c)の場合に用意されたDc(shape)を示す。
上記したステップＳ６２〜Ｓ６６により、不良半導体チップの中から欠陥と同じチップ座標を有するものが求められ（ステップＳ６２）、求められた不良半導体チップの中から、更に欠陥の特定の分布パターンと同じ形又は同じ大きさの分布パターンに属するものが抽出されていくことになる（ステップＳ６３〜Ｓ６６）。
ステップＳ６４〜Ｓ６６が終了した後は、ステップＳ６７に移行する。なお、ステップＳ６２においてNOと判断された場合にもステップＳ６７に移行する。
そのステップＳ６７では、ステップＳ６２における判断をj列目の全てのチップ座標について行ったか否かを判断する。
そして、行っていない（NO）と判断された場合は、ステップＳ６８に移行し、iを１だけインクリメントして再びステップＳ６２を行う。
一方、行った（YES）と判断された場合は、ステップＳ６９に移行し、ステップＳ６２の判断が全てのチップ座標に対して行われたか否かが判断される。
ここで、行われていない（NO）と判断された場合は、ステップＳ７０に移行し、jを１だけインクリメントしてステップＳ６２を再び行う。
これに対し、ステップＳ６９において、行った（YES）と判断された場合は、ステップＳ７１に移行する。
そのステップＳ７１では、ステップＳ６４〜Ｓ６６で作成したチップ情報Dc(all)、Dc(size)、Dc(shape)を参照し、これらのチップ情報のそれぞれに含まれるチップ座標の個数X2〜X4を計数する。
これらのうち、チップ情報Dc(all)に含まれるチップ座標の個数X2は、第２実施形態と同様に、不良半導体チップの分布パターンと形と大きさが同じ分布パターンに属する欠陥のチップ座標の総数に等しい。
また、チップ情報Dc(size)に含まれるチップ座標の個数X3は、不良半導体チップの分布パターンと大きさが同じで形が異なる分布パターンに属する欠陥のチップ座標の総数に等しい。
そして、チップ情報Dc(shape)に含まれるチップ座標の個数X4は、不良半導体チップの分布パターンと形が同じで大きさが異なる分布パターンに属する欠陥のチップ座標の総数に等しい。
更に、このステップＳ７１では、不良半導体チップの中から、上記の欠陥の分布パターン（特定の分布パターン）と同じ形且つ同じ大きさの分布パターンに属するものの個数Y2、特定の分布パターンと大きさが同じで形が異なる分布パターンに属するものの個数Y3、及び特定の分布パターンと形が同じで大きさが異なる分布パターンに属するものの個数Y4も求める。
これらの個数Y2〜Y4は、例えば、分類済試験データDt3（図１７）を参照し、上記の特定の分布パターンと同じ形、或いは同じ大きさの分布パターンに属する不良半導体チップの個数を計数することで行われる。
次いで、ステップＳ７２に移行する。
そのステップＳ７２では、上記した個数X2〜X4、Y2〜Y4を用い、P2 = X2／Y2、P3 = X3／Y3、P4 = X4／Y4で定義される比P2〜P4を算出する。
続いて、ステップＳ７３に移行して、上記の比P2〜P4を用い、次の(a)〜(c)の三つの場合のそれについて、欠陥と不良半導体チップのそれぞれの分布パターンに相関があるか否かを判断する。
(a)欠陥の分布パターンと、不良半導体チップの分布パターンが、共に同じ形且つ同じ大きさの場合
この場合は、上記の比P2 = X2／Y2が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P2 = X2／Y2が基準値未満のとき、相関が無いと判断する。
この場合は、上記の比P2 = X2／Y2が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P2 = X2／Y2が基準値未満のとき、相関が無いと判断する。
(b)欠陥の分布パターンと、不良半導体チップの分布パターンが、同じ形で異なる大きさの場合
この場合は、上記の比P3 = X3／Y3が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P3 = X3／Y3が基準値未満のとき、相関が無いと判断する。
この場合は、上記の比P3 = X3／Y3が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P3 = X3／Y3が基準値未満のとき、相関が無いと判断する。
(c)欠陥の分布パターンと、不良半導体チップの分布パターンが、異なる形で同じ大きさの場合
この場合は、上記の比P4 = X4／Y4が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P4 = X4／Y4が基準値未満のとき、相関が無いと判断する。
この場合は、上記の比P4 = X4／Y4が基準値（例えば０．９）以上のときに、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断する。そして、比P4 = X4／Y4が基準値未満のとき、相関が無いと判断する。
以上により、本実施形態に係る半導体ウエハの検査方法の主要ステップが終了したことになる。
上記した本実施形態では、不良半導体チップの中から、欠陥の特定の分布パターンと同じ形又は同じ大きさの分布パターンに属するものの個数（Y3又はY4）を計数し、その計数結果を利用して分布パターン同士の相関の有無を判断している。そのため、分布パターンの形と大きさが共に同じ場合のみに相関関係の有無の判断が限定される第２実施形態と比較して、分布パターン同士に相関関係が存在すると判断され易くすることができる。
（４）第４実施形態
本実施形態では、欠陥と不良半導体チップのそれぞれの分布パターンの間の相関の有無を判断する際、過去の経験も考慮する。
本実施形態では、欠陥と不良半導体チップのそれぞれの分布パターンの間の相関の有無を判断する際、過去の経験も考慮する。
第１例
図２３は、本例で使用される発生件数−重み係数テーブル９０を模式的に示す図である。このテーブルは、図１に示したナレッジデータベース１０に格納されている。
図２３は、本例で使用される発生件数−重み係数テーブル９０を模式的に示す図である。このテーブルは、図１に示したナレッジデータベース１０に格納されている。
図２３に示されるように、発生件数−重み係数テーブルは、不良半導体チップの分布パターンの形と大きさ（図の例では「ライン」、「長い」）に応じて作成され、その分布パターンの過去の発生件数と、その発生件数に応じて値が増加する重み係数Aとの対で構成される。
本例では、このような発生件数−重み係数テーブル９０を次のように用いる。
まず、不良半導体チップの分布パターンを第１実施形態のように求め、その分布パターンの過去における発生件数に対応する重み係数Aを参照する。そして、第１実施形態で説明した比P1にその重み係数Aを乗じ、積A・P1が基準値以上となった場合には、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断し、積A・P1が基準値未満となった場合に相関が無いと判断する。
同様に、第２、第３実施形態についても、既述の一致率P2〜P4に重み係数Aを乗じ、積A・P2〜A・P4を用いて上記と同じようにして相関関係の有無を判断する。
このような方法を採用することにより、過去に高い頻度で発生した不良半導体チップの分布パターンと同じ分布パターンが試験装置３で発生したとき、積A・P1が基準値以上になり易くなるので、欠陥と不良半導体チップのそれぞれの分布パターンの間に相関関係があると判断され易くなる。これにより、過去に高い頻度で発生して半導体チップの歩留まりに大きな影響を与える欠陥の分布パターンが発生した場合に、その分布パターンと不良半導体チップの分布パターンとの間の相関関係の有無の判断の確度が向上する。
第２例
図２４は、本例で使用される分布パターン−重み係数テーブル９１を模式的に表す図である。このテーブルは、図１に示したナレッジデータベース１０に格納されている。
図２４は、本例で使用される分布パターン−重み係数テーブル９１を模式的に表す図である。このテーブルは、図１に示したナレッジデータベース１０に格納されている。
図２４に示されるように、分布パターン−重み係数テーブルは、「分布パターン」と「係数B」との対で構成される。そのうち、「分布パターン」は、「ライン」や「クラスタ」等の不良半導体チップの分布パターンと、「長い」や「短い」といったその分布パターンの大きさで構成される。そして、「係数B」の値は、過去におけるその「分布パターン」の発生頻度が高いほど大きくなるように、エンジニアによって設定される。
本例では、このパターン−重み係数テーブル９１を次のように用いる。
まず、第１実施形態で説明した分類済試験データDt3を参照し、不良半導体チップの分布パターンの形と大きさを特定する。次いで、パターン−重み係数テーブル９１を参照し、特定された形と大きさに等しい「分布パターン」を求め、その「分布パターン」に対応する係数Bを読み取る。
そして、第１実施形態で説明した一致率P1にその重み係数Bを乗じ、積B・P1が基準値以上となった場合には、欠陥と不良半導体チップのそれぞれの分布パターンに相関があると判断し、積B・P1が基準値未満となった場合に相関が無いと判断する。
同様に、第２、第３実施形態についても、既述の一致率P2〜P4に重み係数Bを乗じ、積B・P2〜B・P4を用いて上記と同じようにして相関関係の有無を判断する。
これによれば、不良半導体チップの分布パターンが、過去に高い頻度で発生した分布パターンと同じ場合、積B・P1が基準値以上になり易くなる。そのため、過去に高い頻度で発生して半導体チップの歩留まりに大きな影響を与える欠陥の分布パターンが発生した場合に、その分布パターンと不良半導体チップの分布パターンとの間の相関関係があると判断され易くなり、その判断の確度が向上する。
（５）第５実施形態
第１実施形態では、図６のステップＳ１とＳ２において、それぞれ１枚の半導体ウエハの検査データDi1（図２参照）と試験データDt1（図４参照）を取得した。
第１実施形態では、図６のステップＳ１とＳ２において、それぞれ１枚の半導体ウエハの検査データDi1（図２参照）と試験データDt1（図４参照）を取得した。
これに対し、本実施形態では、検査装置２（図１参照）において複数枚の半導体ウエハ対して欠陥検査を行い、これら複数枚の半導体ウエハのそれぞれの欠陥を重ね合わせて検査データDi1を得る。この検査データDi1は、第１実施形態と同様に、欠陥データベース６に格納される。
更に、試験装置３（図１参照）において、上記した複数枚の半導体ウエハに対して電気的試験を行って、これらの半導体ウエハのそれぞれの不良半導体チップを重ね合わせて試験データDt1を得た後、この試験データDt1を試験結果データベース５に格納する。
そして、上記した図７のステップＳ３〜Ｓ４を行うことにより、検査データDi1のチップ座標の基準化を行う。
この後は、第１実施形態と同様の方法により、欠陥と不良半導体チップのそれぞれの分布パターンの間の相関を判断する。
本実施形態によれば、例えば、一枚の半導体ウエハでは点状にしか見えなかった欠陥や不良半導体チップの分布パターンが、複数枚の半導体ウエハを重ねることでライン状に見えるようになる。従って、欠陥や不良半導体チップの分布パターンを識別し易くなり、分布パターン同士の相関の有無の判断が行い易くなる。
以下に、本発明の特徴を付記する。
（付記１） 半導体ウエハの不良半導体チップのチップ座標を格納する試験結果データベースと、
前記半導体ウエハの欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせる演算を行う第１演算部と、
前記第１演算部において前記不良半導体チップのチップ座標に合わせられた前記半導体ウエハの欠陥のチップ座標を格納する欠陥データベースと、
前記試験結果データベースに格納された前記不良半導体チップのチップ座標と、前記欠陥データベースに格納された前記欠陥のチップ座標とを照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断する第２演算部と、
を有することを特徴とする半導体ウエハの検査システム。
前記半導体ウエハの欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせる演算を行う第１演算部と、
前記第１演算部において前記不良半導体チップのチップ座標に合わせられた前記半導体ウエハの欠陥のチップ座標を格納する欠陥データベースと、
前記試験結果データベースに格納された前記不良半導体チップのチップ座標と、前記欠陥データベースに格納された前記欠陥のチップ座標とを照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断する第２演算部と、
を有することを特徴とする半導体ウエハの検査システム。
（付記２） 前記第２演算部は、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X1)を求め、
前記個数X1と、前記半導体ウエハの全ての不良半導体チップの個数Y1との比（X1／Y1）を算出し、
前記比（X1／Y1）が基準値以上である場合に前記相関が有ると判断し、前記比（X1／Y1）が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X1)を求め、
前記個数X1と、前記半導体ウエハの全ての不良半導体チップの個数Y1との比（X1／Y1）を算出し、
前記比（X1／Y1）が基準値以上である場合に前記相関が有ると判断し、前記比（X1／Y1）が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
（付記３） 前記第２演算部は、前記基準値を高めることにより前記判断の確度を高め、前記基準値を低めることにより前記判断の確度を低めることを特徴とする付記２に記載の半導体ウエハの検査システム。
（付記４） 前記不良半導体チップの分布パターンの過去の発生件数と、該発生件数に対応して値が増加する重み係数との対で構成されたテーブルが格納されるナレッジデータベースを更に有し、
前記第２演算部は、前記重み係数と前記比（X1／Y1）との積を算出し、該積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする付記２に記載の半導体ウエハの検査システム。
前記第２演算部は、前記重み係数と前記比（X1／Y1）との積を算出し、該積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする付記２に記載の半導体ウエハの検査システム。
（付記５） 前記不良半導体チップの分布パターンの形及び大きさと、該形及び大きさに対応する重み係数との対で構成されたテーブルが格納されるナレッジデータベースを更に有し、
前記第２演算部は、前記重み係数と前記比（X1／Y1）との積を算出し、該積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする付記２に記載の半導体ウエハの検査システム。
前記第２演算部は、前記重み係数と前記比（X1／Y1）との積を算出し、該積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする付記２に記載の半導体ウエハの検査システム。
（付記６）前記第２演算部は、
前記欠陥の分布パターンを形と大きさで分類し、
前記不良半導体チップの分布パターンを形と大きさで分類し、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求め、
前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 2 )を求め、
前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 2 と、前記個数X 2 との比(X2／Y2)を算出し、
前記比(X2／Y2)が基準値以上である場合に前記相関が有ると判断し、前記比(X2／Y2)が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
前記欠陥の分布パターンを形と大きさで分類し、
前記不良半導体チップの分布パターンを形と大きさで分類し、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求め、
前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 2 )を求め、
前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 2 と、前記個数X 2 との比(X2／Y2)を算出し、
前記比(X2／Y2)が基準値以上である場合に前記相関が有ると判断し、前記比(X2／Y2)が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
（付記７）前記第２演算部は、前記欠陥の分布パターンを形と大きさで分類し、
前記不良半導体チップの分布パターンを形と大きさで分類し、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求め、
前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形又は同じ大きさの分布パターンに属するものの個数(X 3 )を求め、
前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 3 と、前記個数X 3 との比(X3／Y3)を算出し、
前記比(X3／Y3)が基準値以上である場合に前記相関が有ると判断し、前記比(X3／Y3)が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
前記不良半導体チップの分布パターンを形と大きさで分類し、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求め、
前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形又は同じ大きさの分布パターンに属するものの個数(X 3 )を求め、
前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 3 と、前記個数X 3 との比(X3／Y3)を算出し、
前記比(X3／Y3)が基準値以上である場合に前記相関が有ると判断し、前記比(X3／Y3)が基準値未満の場合に前記相関が無いと判断することを特徴とする付記１に記載の半導体ウエハの検査システム。
（付記８） 複数枚の前記半導体ウエハの前記欠陥が重ね合わされ、重ね合わされたそれぞれの前記欠陥のチップ座標が前記試験結果データベースに格納されることを特徴とする付記１に記載の半導体ウエハの検査システム。
（付記９） 複数枚の前記半導体ウエハの前記不良半導体チップが重ね合わされ、重ね合わされたそれぞれの前記不良半導体チップのチップ座標が前記試験結果データベースに格納されることを特徴とする付記１に記載の半導体ウエハの検査システム。
（付記１０） (a) 製造途中の複数の半導体チップを備えた半導体ウエハに欠陥検査を行い、該欠陥検査で発見された欠陥のチップ座標を取得するステップと、
(b) 前記半導体ウエハに形成された個々の半導体チップに電気的試験を行い、該電気的試験で発見された不良半導体チップのチップ座標を取得するステップと、
(c) 前記欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせるステップと、
(d) 前記ステップ(c)の後、前記欠陥と前記不良半導体チップのそれぞれの前記チップ座標を照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断するステップと、
を有することを特徴とする半導体ウエハの検査方法。
(b) 前記半導体ウエハに形成された個々の半導体チップに電気的試験を行い、該電気的試験で発見された不良半導体チップのチップ座標を取得するステップと、
(c) 前記欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせるステップと、
(d) 前記ステップ(c)の後、前記欠陥と前記不良半導体チップのそれぞれの前記チップ座標を照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断するステップと、
を有することを特徴とする半導体ウエハの検査方法。
（付記１１） 前記ステップ(d)は、
(d1) 前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X1)を求めるステップと、
(d2)前記個数X1と、前記ステップ(b)で発見された全ての不良半導体チップの個数Y1との比（X1／Y1）を算出するステップと、
(d3) 前記比（X1／Y1）が基準値以上である場合に前記相関が有ると判断し、前記比（X1／Y1）が前記基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
(d1) 前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X1)を求めるステップと、
(d2)前記個数X1と、前記ステップ(b)で発見された全ての不良半導体チップの個数Y1との比（X1／Y1）を算出するステップと、
(d3) 前記比（X1／Y1）が基準値以上である場合に前記相関が有ると判断し、前記比（X1／Y1）が前記基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
（付記１２） 前記ステップ(d3)において、前記基準値を高めることにより前記判断の確度を高め、前記基準値を低めることにより前記判断の確度を低めることを特徴とする付記１１に記載の半導体ウエハの検査方法。
（付記１３） 前記ステップ(d3)において、前記不良半導体チップの分布パターンの過去の発生件数に応じて値が増加する重み係数を前記比(X1／Y1)に乗じ、該重み係数と該比(X1／Y1)との積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする付記１１に記載の半導体ウエハの検査方法。
（付記１４）(e)前記ステップ(a)の後に、前記欠陥の分布パターンを形と大きさで分類するステップと、
(f)前記ステップ(b)の後に、前記不良半導体チップの分布パターンを形と大きさで分類するステップとをさらに有し、
前記ステップ(d)は、
(d4)前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求めるステップと、
(d5)前記ステップ(d4)の後に、前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 2 )を求めるステップと、
(d6)前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 2 と、前記個数X 2 との比(X2／Y2)を算出するステップと、
(d7)前記比(X2／Y2)が基準値以上である場合に前記相関が有ると判断し、前記比(X2／Y2)が基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
(f)前記ステップ(b)の後に、前記不良半導体チップの分布パターンを形と大きさで分類するステップとをさらに有し、
前記ステップ(d)は、
(d4)前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求めるステップと、
(d5)前記ステップ(d4)の後に、前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 2 )を求めるステップと、
(d6)前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 2 と、前記個数X 2 との比(X2／Y2)を算出するステップと、
(d7)前記比(X2／Y2)が基準値以上である場合に前記相関が有ると判断し、前記比(X2／Y2)が基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
（付記１５）(e)前記ステップ(a)の後に、前記欠陥の分布パターンを形と大きさで分類するステップと、
(f)前記ステップ(b)の後に、前記不良半導体チップの分布パターンを形と大きさで分類するステップとをさらに有し、
前記ステップ(d)は、
(d4)前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求めるステップと、
(d8)前記ステップ(d4)の後に、前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 3 )を求めるステップと、
(d9)前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 3 と、前記個数X 3 との比(X3／Y3)を算出するステップと、
(d7)前記比(X3／Y3)が基準値以上である場合に前記相関が有ると判断し、前記比(X3／Y3)が基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
(f)前記ステップ(b)の後に、前記不良半導体チップの分布パターンを形と大きさで分類するステップとをさらに有し、
前記ステップ(d)は、
(d4)前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものを求めるステップと、
(d8)前記ステップ(d4)の後に、前記欠陥と同じチップ座標を有する前記不良半導体チップの中から、前記欠陥の特定の分布パターンと同じ形且つ同じ大きさの分布パターンに属するものの個数(X 3 )を求めるステップと、
(d9)前記特定の分布パターンに属する全ての前記欠陥のチップ座標の個数Y 3 と、前記個数X 3 との比(X3／Y3)を算出するステップと、
(d7)前記比(X3／Y3)が基準値以上である場合に前記相関が有ると判断し、前記比(X3／Y3)が基準値未満の場合に前記相関が無いと判断するステップとを有することを特徴とする付記１０に記載の半導体ウエハの検査方法。
（付記１６） 前記ステップ(a)において、複数枚の前記半導体ウエハに対して前記欠陥検査を行い、前記複数枚の半導体ウエハのそれぞれの欠陥を重ね合わせ、重ね合わされたそれぞれの前記欠陥のチップ座標を取得することを特徴とする付記１０に記載の半導体ウエハの検査方法。
（付記１７） 前記ステップ(b)において、複数枚の前記半導体ウエハに対して前記電気的試験を行い、前記複数枚の半導体ウエハのそれぞれの不良半導体チップを重ね合わせ、重ね合わされたそれぞれの前記不良半導体チップのチップ座標を取得することを特徴とする付記１０に記載の半導体ウエハの検査方法。
１…半導体ウエハのデータの検査（解析）システム、２…検査装置、３…試験装置、４…第１演算部、５…試験結果データベース、６…欠陥データベース、７…データ管理サーバ、８…アプリケーション解析サーバ、９…第２演算部、１０…ナレッジデータベース、１１…ユーザ端末クライアント、１３、１４…LAN、９０…発生件数−重み係数テーブル、９１…分布パターン−重み係数テーブル、Di1…検査データ、Dt1…試験データ、Di2…基準化検査データ、Di3…分類済欠陥データ、Ds1…合成データ、Dc、Dc(all)、Dc(size)、Dc(shape)…チップ情報。
Claims (4)
- 半導体ウエハの電気的試験により発見された不良半導体チップのチップ座標を格納する試験結果データベースと、
前記半導体ウエハの欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせる演算を行う第１演算部と、
前記第１演算部において前記不良半導体チップのチップ座標に合わせられた前記半導体ウエハの欠陥のチップ座標を格納する欠陥データベースと、
前記試験結果データベースに格納された前記不良半導体チップのチップ座標と、前記欠陥データベースに格納された前記欠陥のチップ座標とを照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断する第２演算部とを有し、
前記第２演算部は、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数（X 1 ）を求め、
前記個数X 1 と、前記半導体ウエハの全ての不良チップの個数Y 1 との比（X 1 /Y 1 ）を算出し、
前記比（X 1 /Y 1 ）が基準値以上である場合に前記相関があると判断し、前記比（X 1 /Y 1 ）が基準値未満の場合に前記相関が無いと判断すること、
を特徴とする半導体ウエハの検査システム。 - 前記第２演算部は、前記基準値を高めることにより前記判断の確度を高め、前記基準値を低めることにより前記判断の確度を低めることを特徴とする請求項１に記載の半導体ウエハの検査システム。
- 前記不良半導体チップの分布パターンの過去の発生件数と、該発生件数に対応して値が増加する重み係数との対で構成されたテーブルが格納されるナレッジデータベースを更に有し、
前記第２演算部は、前記重み係数と前記比（X1/Y1）との積を算出し、該積が前記基準値以上である場合に前記相関が有ると判断し、前記積が前記基準値未満の場合に前記相関が無いと判断することを特徴とする請求項１に記載の半導体ウエハの検査システム。 - (a)製造途中の複数の半導体チップを備えた半導体ウエハに欠陥検査を行い、該欠陥検査で発見された欠陥のチップ座標を取得するステップと、
(b)前記半導体ウエハに形成された個々の半導体チップに電気的試験を行い、該電気的試験で発見された不良半導体チップのチップ座標を取得するステップと、
(c)前記欠陥のチップ座標を、前記不良半導体チップのチップ座標の座標系に合わせるステップと、
(d)前記ステップ(c)の後、前記欠陥と前記不良半導体チップのそれぞれの前記チップ座標を照合することにより、前記欠陥の分布パターンと前記不良半導体チップの分布パターンとの間の相関の有無を判断するステップとを有し、
さらに、前記ステップ(d)は、
前記不良半導体チップの中から、前記欠陥と同じチップ座標を有するものの個数(X 1 )を求めるステップと、
前記個数X 1 と、前記ステップ(b)で発見された全ての不良半導体チップの個数Y 1 との比(X 1 ／Y 1 )を算出するステップと、
前記比(X 1 ／Y 1 )が基準値以上である場合に前記相関が有ると判断し、前記比(X 1 ／Y 1 )が基準値未満の場合に前記相関が無いと判断するステップと、
を有することを特徴とする半導体ウエハの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127857A JP5034307B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体ウエハの検査システム及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127857A JP5034307B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体ウエハの検査システム及び検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007300003A JP2007300003A (ja) | 2007-11-15 |
| JP5034307B2 true JP5034307B2 (ja) | 2012-09-26 |
Family
ID=38769235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006127857A Expired - Fee Related JP5034307B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体ウエハの検査システム及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5034307B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752252A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 表征晶背缺陷的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2993683B2 (ja) * | 1989-09-18 | 1999-12-20 | 株式会社日立製作所 | 検査方法及び検査システム |
| JP3639636B2 (ja) * | 1995-04-25 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体ウェハの不良解析装置及び不良解析方法 |
| JPH1116973A (ja) * | 1997-06-26 | 1999-01-22 | Hitachi Ltd | 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 |
-
2006
- 2006-05-01 JP JP2006127857A patent/JP5034307B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007300003A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10878283B2 (en) | Data generation apparatus, data generation method, and data generation program | |
| US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
| US7507961B2 (en) | Method and apparatus of pattern inspection and semiconductor inspection system using the same | |
| US8045789B2 (en) | Method and apparatus for inspecting defect of pattern formed on semiconductor device | |
| JP5021503B2 (ja) | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム | |
| JP6080379B2 (ja) | 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム | |
| JP2019124591A (ja) | 基板の欠陥検査装置、基板の欠陥検査方法及び記憶媒体 | |
| JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| US11022566B1 (en) | Examination of a semiconductor specimen | |
| TWI791930B (zh) | 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體 | |
| JP5323457B2 (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| JP5034307B2 (ja) | 半導体ウエハの検査システム及び検査方法 | |
| US11830232B2 (en) | Image judgment apparatus and image judgment method | |
| CN105136818A (zh) | 印刷基板的影像检测方法 | |
| JP4608224B2 (ja) | 欠陥画像検査装置及びその方法 | |
| JP4599980B2 (ja) | 多層配線構造の不良解析方法および不良解析装置 | |
| JP5469704B2 (ja) | 欠陥解析装置、欠陥解析方法および欠陥解析プログラム | |
| US9006003B1 (en) | Method of detecting bitmap failure associated with physical coordinate | |
| TWI431706B (zh) | 辨識晶圓圖樣式的方法與電腦程式產品 | |
| JP2007049020A (ja) | 欠陥分布分類方法および欠陥分布分類装置 | |
| JP2002134580A (ja) | 半導体試験データ処理方法 | |
| JP2007333664A (ja) | 外観検査装置 | |
| JP2023146059A (ja) | 異常領域を検出する方法、システム、およびプログラム | |
| JP2011009553A (ja) | 検査システム及び検査方法 | |
| TW202338745A (zh) | 檢查系統、教師資料生成裝置、教師資料生成方法以及程式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5034307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |