JP5442678B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5442678B2
JP5442678B2 JP2011177047A JP2011177047A JP5442678B2 JP 5442678 B2 JP5442678 B2 JP 5442678B2 JP 2011177047 A JP2011177047 A JP 2011177047A JP 2011177047 A JP2011177047 A JP 2011177047A JP 5442678 B2 JP5442678 B2 JP 5442678B2
Authority
JP
Japan
Prior art keywords
data
line
display
light emitting
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011177047A
Other languages
Japanese (ja)
Other versions
JP2012014182A (en
Inventor
敏浩 佐藤
好之 金子
佳朗 三上
貴之 大内
Original Assignee
株式会社ジャパンディスプレイ
パナソニック液晶ディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ, パナソニック液晶ディスプレイ株式会社 filed Critical 株式会社ジャパンディスプレイ
Priority to JP2011177047A priority Critical patent/JP5442678B2/en
Publication of JP2012014182A publication Critical patent/JP2012014182A/en
Application granted granted Critical
Publication of JP5442678B2 publication Critical patent/JP5442678B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、アクティブ・マトリクス型表示装置に係り、特に有機半導体膜などの発光層に電流を流すことによって発光させるEL(エレクトロルミネッセンス)素子またはLED(発光ダイオード)素子等の発光素子で構成した画素と、この画素の発光動作を制御する画素回路を備えた表示装置に関する。   The present invention relates to an active matrix display device, and in particular, a pixel constituted by a light emitting element such as an EL (electroluminescence) element or an LED (light emitting diode) element that emits light by passing a current through a light emitting layer such as an organic semiconductor film. And a display device including a pixel circuit for controlling the light emission operation of the pixel.

近年、高度情報化社会の到来に伴い、パーソナルコンピュータ、カーナビ、携帯情報端末、情報通信機器あるいはこれらの複合製品の需要が増大している。これらの製品の表示手段には、薄型、軽量、低消費電力のディスプレイデバイスが適しており、液晶表示装置あるいは自発光型のEL素子またはLEDなどの電気光学素子を用いた表示装置が用いられている。   In recent years, with the advent of an advanced information society, the demand for personal computers, car navigation systems, portable information terminals, information communication devices, or composite products of these has increased. As a display means for these products, a thin, light, and low power consumption display device is suitable, and a liquid crystal display device or a display device using an electro-optical element such as a self-luminous EL element or LED is used. Yes.

後者の自発光型の電気光学素子を用いた表示装置は、視認性がよいこと、広い視角特性を有すること、高速応答で動画表示に適していることなどの特徴があり、映像表示には特に好適と考えられている。   The latter display device using a self-luminous electro-optic element has features such as good visibility, wide viewing angle characteristics, and high-speed response and suitable for moving image display. It is considered preferable.

特に、近年の有機物を発光層とする有機EL素子(有機LED素子とも言う:以下OLEDと略称する場合もある)を用いたディスプレイは発光効率の急速な向上と映像通信を可能にするネットワーク技術の進展とが相まって、OLEDディスプレイへの期待が高い。OLEDは有機発光層を2枚の電極で挟んだダイオード構造を有する。   In particular, a display using an organic EL element (also referred to as an organic LED element: hereinafter sometimes abbreviated as OLED) having an organic substance as a light emitting layer is a network technology that enables rapid improvement in luminous efficiency and video communication. Coupled with progress, expectations for OLED displays are high. The OLED has a diode structure in which an organic light emitting layer is sandwiched between two electrodes.

このようなOLED素子を用いて構成したOLEDディスプレイにおける電力効率を高めるためには、後述するように、薄膜トランジスタ(以下、TFTとも称する)を画素のスイッチング素子としたアクティブ・マトリクス駆動が有効である。   In order to increase power efficiency in an OLED display configured using such an OLED element, active matrix driving using a thin film transistor (hereinafter also referred to as TFT) as a pixel switching element is effective, as will be described later.

OLEDディスプレイをアクティブ・マトリクス構造で駆動する技術としては、例えば、特許文献1、特許文献2、あるいは特許文献3などに記載されており、また、駆動電圧関係については特許文献4などに開示されている。   As a technique for driving an OLED display with an active matrix structure, for example, it is described in Patent Document 1, Patent Document 2, or Patent Document 3, and the drive voltage relationship is disclosed in Patent Document 4, etc. Yes.

OLEDディスプレイの典型的な画素構造は、第1と第2のアクティブ素子である2つの薄膜トランジスタTFT(第1のTFTはスイッチングトランジスタ、第2のTFTはドライバトランジスタ)と1つのコンデンサ(蓄積容量:データ信号保持素子)で構成される画素駆動回路(以下、画素回路とも言う)からなり、この画素回路によりOLEDの発光輝度を制御する。画素はデータ信号(または、画像信号)が供給されるM本のデータ線と、走査信号が供給されるN本の走査線(以下、ゲート線とも言う)をN行×M列のマトリクスに配列した各交差部に配置される。   A typical pixel structure of an OLED display has two thin film transistor TFTs (first TFT is a switching transistor and second TFT is a driver transistor) which are first and second active elements, and one capacitor (storage capacitance: data). The pixel driving circuit (hereinafter also referred to as a pixel circuit) composed of a signal holding element) controls the light emission luminance of the OLED. In the pixel, M data lines to which data signals (or image signals) are supplied and N scanning lines to which scanning signals are supplied (hereinafter also referred to as gate lines) are arranged in a matrix of N rows × M columns. Placed at each intersection.

画素の駆動には、m行のゲート線に順次走査信号(ゲート信号)を供給してスイッチングトランジスタを導通状態に(ターンオン)し、1フレーム期間Tf内に垂直方向の走査を1回終えて、再び最初(1行目)のゲート線にターンオン電圧を供給する。   In order to drive the pixels, a scanning signal (gate signal) is sequentially supplied to the m rows of gate lines to turn on the switching transistors, and the vertical scanning is completed once within one frame period Tf. The turn-on voltage is again supplied to the first (first row) gate line.

この駆動方式では、1本のゲート線にターンオン電圧が供給される時間はTf/N以下となる。一般的には、1フレーム期間Tfの値としては1/60秒程度が用いられる。なお、1フレームを2フィールドで表示する場合は、1フィールド期間は1フレーム期間の1/2となる。   In this driving method, the time during which the turn-on voltage is supplied to one gate line is Tf / N or less. Generally, about 1/60 second is used as the value of one frame period Tf. When one frame is displayed in two fields, one field period is ½ of one frame period.

あるゲート線にターンオン電圧が供給されている間は、そのデータ線に接続されたスイッチングトランジスタは全て導通状態(オン状態)となり、それに同期してM列のデータ線に同時に、または順次にデータ電圧(画像電圧)が供給される。これはアクティブ・マトリクス液晶装置で一般的に用いられているものである。   While the turn-on voltage is supplied to a certain gate line, all the switching transistors connected to the data line are in a conductive state (ON state), and the data voltage is simultaneously or sequentially applied to the M data lines. (Image voltage) is supplied. This is generally used in an active matrix liquid crystal device.

データ電圧はゲート線にターンオン電圧(以下、ターンオンを単にオンとも称する。同様に、ターンオフも単にオフとも称する)が供給されている間に蓄積容量(コンデンサ)に蓄えられ(保持され)、1フレーム期間(もしくは、1フィールド期間、以下同様)はほぼそれらの値に保たれる。蓄積容量の電圧値は、ドライバトランジスタのゲート電圧を規定する。   The data voltage is stored (held) in a storage capacitor (capacitor) while a turn-on voltage (hereinafter, turn-on is also simply referred to as “on”, and turn-off is also simply referred to as “off”) is supplied to the gate line. The period (or one field period, and so on) is maintained at these values. The voltage value of the storage capacitor defines the gate voltage of the driver transistor.

したがって、ドライバトランジスタを流れる電流値が制御されてOLEDの発光が制御される。OLEDに電圧が印加されて、その発光が始まるまでの応答時間は1μs以下であることが通常であり、動きの早い画像(動画像)にも追随できる。ドライバトランジスタに電流を供給するために、電流供給線が設けられており、蓄積容量に保持されたデータ信号に応じた表示用の電流が電流供給線から供給される。   Therefore, the value of the current flowing through the driver transistor is controlled to control the light emission of the OLED. The response time from when a voltage is applied to the OLED to when the light emission starts is usually 1 μs or less, and it is possible to follow an image (moving image) that moves quickly. In order to supply current to the driver transistor, a current supply line is provided, and a display current corresponding to a data signal held in the storage capacitor is supplied from the current supply line.

ところで、アクティブ・マトリクス駆動では、1フレーム期間にわたって発光が行われることで高効率を実現している。TFTを設けずに、OLEDのダイオード電極をそれぞれ走査線、データ線に直結して駆動する単純マトリクス駆動と比較すると、その差異は明確である。   By the way, in the active matrix driving, high efficiency is realized by emitting light over one frame period. The difference is clear when compared with simple matrix driving in which the diode electrode of the OLED is directly connected to the scanning line and the data line without driving the TFT.

単純マトリクス駆動では、走査線が選択されている期間にのみOLEDに電流が流れるので、その短い期間の発光のみで1フレーム期間の発光と同等の輝度を得るためには、アクティブ・マトリクス駆動に比べて略走査線数倍の発光輝度が必要となる。それには、必然的に駆動電圧、駆動電流を大きくしなければならず、発熱などの消費電力の損失が大きくなって電力効率が低下する。   In the simple matrix drive, a current flows through the OLED only during the period when the scanning line is selected. Therefore, in order to obtain the same luminance as the light emission in one frame period only by the light emission in the short period, compared with the active matrix drive. Therefore, the light emission luminance approximately the number of scanning lines is required. In order to do so, the drive voltage and drive current must be increased, resulting in a loss of power consumption such as heat generation, resulting in lower power efficiency.

このように、アクティブ・マトリクス駆動は、単純マトリクス駆動に比べて消費電力の低減の観点から優位であると考えられる。   Thus, the active matrix driving is considered to be superior to the simple matrix driving from the viewpoint of reducing power consumption.

特開平4−328791号公報JP-A-4-328791 特開平8−241048号公報Japanese Patent Laid-Open No. 8-24048 米国特許第5550066号明細書US Pat. No. 5550066 国際特許公報WO98/36407号International Patent Publication WO 98/36407

上記した単純マトリクス型の表示装置では、基板上の表示領域に交差配置した走査線とデータ線をそのまま当該表示領域の外部に引き出して駆動回路に接続し、駆動回路を外部回路と接続するための端子パッドを設けている。しかし、このような端子構成をアクティブ・マトリクス型の表示装置にそのまま適用することは困難である。   In the above-described simple matrix display device, the scanning lines and the data lines arranged so as to intersect the display area on the substrate are directly pulled out of the display area and connected to the drive circuit, and the drive circuit is connected to the external circuit. A terminal pad is provided. However, it is difficult to directly apply such a terminal configuration to an active matrix display device.

OLEDのアクティブ・マトリクス駆動では、1フレーム期間にわたって表示を保持するためのコンデンサへの電荷供給を、当該コンデンサの一方の電極をスイッチングトランジスタの出力端子に接続し、他方の電極をコンデンサ用の共通電位線に接続したり、あるいはOLEDに電流を供給する電流供給線に接続している。   In active matrix driving of an OLED, charge supply to a capacitor for holding display over one frame period is made by connecting one electrode of the capacitor to the output terminal of the switching transistor and connecting the other electrode to a common potential for the capacitor. Or connected to a current supply line that supplies current to the OLED.

図6はOLEDを用いた従来の表示装置の1構成例を模式的に説明するブロック図、図7は図6における画素構成の説明図である。この表示装置(画像表示装置)は、ガラス等の絶縁材からなる基板SUB上に複数のデータ線DLと複数のゲート線すなわち走査線GLとのマトリクス配列で形成した表示部AR(図中、点線で囲った内部)の周囲にデータ駆動回路DDR、走査駆動回路GDR、電流供給回路CSSを配置して構成されている。   FIG. 6 is a block diagram schematically illustrating a configuration example of a conventional display device using an OLED, and FIG. 7 is an explanatory diagram of a pixel configuration in FIG. This display device (image display device) includes a display portion AR (dotted line in the figure) formed on a substrate SUB made of an insulating material such as glass in a matrix arrangement of a plurality of data lines DL and a plurality of gate lines, that is, scanning lines GL. The data drive circuit DDR, the scan drive circuit GDR, and the current supply circuit CSS are arranged around the inside).

データ駆動回路DDRはNチャンネル型とPチャンネル型の薄膜トランジスタTFTによる相補型回路、またはNチャンネルのみかPチャンネルのみの単チャンネル型の薄膜トランジスタTFTで構成されるシフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などからなる。なお、電流供給回路CSSはバスラインのみとし、外部電源から供給するようにも構成できる。   The data drive circuit DDR is a complementary circuit composed of N-channel type and P-channel type thin film transistors TFT, or a shift register circuit, level shifter circuit, analog switch circuit, etc. composed of single-channel type thin film transistors TFT of only N channel or only P channel Consists of. Note that the current supply circuit CSS can be configured to be supplied from an external power source only with the bus line.

図6は表示部ARにコンデンサ用の共通電位線COMLを設けた方式であり、コンデンサの前記他端の電極は、この共通電位線COMLに接続される。共通電位線COMLは共通電位供給バスラインCOMBの端子COMTから外部の共通電位源に引き出されている。なお、共通電位線COMLを設けず、コンデンサを電流供給線に接続した方式も既知である。   FIG. 6 shows a system in which a common potential line COML for a capacitor is provided in the display portion AR, and the electrode at the other end of the capacitor is connected to the common potential line COML. The common potential line COML is drawn from the terminal COMT of the common potential supply bus line COMB to an external common potential source. A method in which a common potential line COML is not provided and a capacitor is connected to a current supply line is also known.

図7に示したように、画素PXはデータ線DLとゲート線GLで囲まれた領域に配置されたスイッチングトランジスタである第1の薄膜トランジスタTFT1、ドライバトランジスタである第2の薄膜トランジスタTFT2、コンデンサCPR、および有機発光素子OLEDで構成される。   As shown in FIG. 7, the pixel PX includes a first thin film transistor TFT1, which is a switching transistor, a second thin film transistor TFT2, which is a driver transistor, and a capacitor CPR, which are arranged in a region surrounded by the data line DL and the gate line GL. And an organic light emitting element OLED.

薄膜トランジスタTFT1のゲートはゲート線GLに、ドレインはデータ線DLに接続されている。薄膜トランジスタTFT2のゲートは薄膜トランジスタTFT1のソースに接続され、この接続点にコンデンサCPRの一方の電極(+極)が接続されている。   The gate of the thin film transistor TFT1 is connected to the gate line GL, and the drain is connected to the data line DL. The gate of the thin film transistor TFT2 is connected to the source of the thin film transistor TFT1, and one electrode (+ electrode) of the capacitor CPR is connected to this connection point.

図8は図7の画素構成をもつ図6の表示装置の構成をさらに説明するブロック図である。薄膜トランジスタTFT2のドレインは電流供給線CSLに、ソースは有機発光素子OLEDの第1の電極層(ここでは陽極)ADに接続されている。そして、コンデンサCPRの他端(−極)は共通電位線バスラインCOMBから分岐した共通電位線COMLに接続されている。   FIG. 8 is a block diagram for further explaining the configuration of the display device of FIG. 6 having the pixel configuration of FIG. The drain of the thin film transistor TFT2 is connected to the current supply line CSL, and the source is connected to the first electrode layer (here, the anode) AD of the organic light emitting element OLED. The other end (− pole) of the capacitor CPR is connected to a common potential line COML branched from the common potential line bus line COMB.

データ線DLはデータ駆動回路DDRで駆動され、走査線(ゲート線)GLは走査駆動回路GDRで駆動される。また、電流供給線CSLは電流供給バスラインCSLBを介して図8の電流供給回路CSSあるいは端子を介して外部電流源に接続している。   The data line DL is driven by the data driving circuit DDR, and the scanning line (gate line) GL is driven by the scanning driving circuit GDR. Further, the current supply line CSL is connected to an external current source via the current supply circuit CSS of FIG. 8 or a terminal via the current supply bus line CSLB.

図7と図8において、1つの画素PXが走査線GLで選択されて薄膜トランジスタTFT1がターンオンすると、データ線DLから供給される画像信号がコンデンサCPRに蓄積される。そして、薄膜トランジスタTFT1がターンオフした時点で薄膜トランジスタTFT2がターンオンし、電流供給線CSLからの電流が有機発光素子OLEDに流れ、ほぼ1フレーム期間にわたってこの電流が持続する。このとき流れる電流はコンデンサCPRに蓄積されている信号電荷で規定される。   7 and 8, when one pixel PX is selected by the scanning line GL and the thin film transistor TFT1 is turned on, an image signal supplied from the data line DL is accumulated in the capacitor CPR. When the thin film transistor TFT1 is turned off, the thin film transistor TFT2 is turned on, the current from the current supply line CSL flows to the organic light emitting element OLED, and this current is maintained for almost one frame period. The current flowing at this time is defined by the signal charge accumulated in the capacitor CPR.

コンデンサCPRの動作レベルは共通電位線COMLの電位で規定される。これにより、画素の発光が制御される。有機発光素子OLEDから流れ出る電流は第2の電極層(ここでは陰極)CDから図示しない電流引抜き線に流れる。   The operation level of the capacitor CPR is defined by the potential of the common potential line COML. Thereby, light emission of the pixel is controlled. The current flowing out from the organic light emitting element OLED flows from the second electrode layer (here, the cathode) CD to a current drawing line (not shown).

この方式では、画素領域の一部を貫通して共通電位線COMLを設ける必要があるため、所謂開口率の低下をもたらし、表示装置全体としての明るさ向上を抑制してしまう。   In this method, since it is necessary to provide the common potential line COML through a part of the pixel region, a so-called aperture ratio is lowered, and an improvement in brightness of the entire display device is suppressed.

図9はOLEDを用いた従来の表示装置の他の構成例を模式的に説明する図8と同様のブロック図である。この例では、各画素を構成する薄膜トランジスタTFT1、TFT2およびコンデンサCPRの基本配列は図8と同様であるが、コンデンサCPRの他端を電流供給線CSLに接続した点で異なる。   FIG. 9 is a block diagram similar to FIG. 8 for schematically explaining another configuration example of a conventional display device using an OLED. In this example, the basic arrangement of the thin film transistors TFT1, TFT2 and the capacitor CPR constituting each pixel is the same as that in FIG. 8, but differs in that the other end of the capacitor CPR is connected to the current supply line CSL.

すなわち、1つの画素PXが走査線GLで選択されて薄膜トランジスタTFT1がターンオンすると、データ線DLから供給される画像信号がコンデンサCPRに蓄積され、薄膜トランジスタTFT1がターンオフした時点で薄膜トランジスタTFT2がターンオンしたとき、電流供給線CSLからの電流が有機発光素子OLEDに流れ、図8と同様に、ほぼ1フレーム期間(または、1フィールド期間)にわたってこの電流が持続する。このとき流れる電流はコンデンサCPRに蓄積されている信号電荷で規定される。コンデンサCPRの動作レベルは電流供給線CSLの電位で規定される。これにより、画素の発光が制御される。   That is, when one pixel PX is selected by the scanning line GL and the thin film transistor TFT1 is turned on, an image signal supplied from the data line DL is accumulated in the capacitor CPR, and when the thin film transistor TFT1 is turned off, the thin film transistor TFT2 is turned on. A current from the current supply line CSL flows to the organic light emitting element OLED, and this current is maintained for almost one frame period (or one field period) as in FIG. The current flowing at this time is defined by the signal charge accumulated in the capacitor CPR. The operation level of the capacitor CPR is defined by the potential of the current supply line CSL. Thereby, light emission of the pixel is controlled.

図6〜図9で説明したこの種の表示装置においては、有機発光素子OLEDの第1の電極層ADとなる薄膜トランジスタTFT2のソース電極はITO(インジウム・チン・オキサイド)等の導電性薄膜で形成され、かつ各画素PXの第1の電極層ADは個別に分離されている。   In the display device of this type described with reference to FIGS. 6 to 9, the source electrode of the thin film transistor TFT2 to be the first electrode layer AD of the organic light emitting element OLED is formed of a conductive thin film such as ITO (indium tin oxide). In addition, the first electrode layer AD of each pixel PX is individually separated.

また、発光素子を構成する第2の電極層CDは素子の最上層に位置するため、直接外気に触れて腐食が生じる恐れがある。通常、第2の電極層は全画素について供給のべた膜に形成されているため、外部との接続をとるためには下層の配線(第2の電極層接続電極層:電流引出し電極とも言う)に電気的に接続をとる必要がある。この第2の電極層CDへの電流供給のための端子は当該第2の電極層の延長で基板の端子部(端子パッド)に直接引き出されているため、その端子部近傍では外気との接触で腐食の発生が起こり易い。   Further, since the second electrode layer CD constituting the light emitting element is located in the uppermost layer of the element, there is a possibility that corrosion is caused by direct contact with the outside air. Usually, the second electrode layer is formed on a solid film for all the pixels, so that it is a lower layer wiring (second electrode layer connection electrode layer: also referred to as a current extraction electrode) for connection to the outside. Need to be electrically connected. Since the terminal for supplying current to the second electrode layer CD is directly drawn out to the terminal portion (terminal pad) of the substrate by the extension of the second electrode layer, it is in contact with the outside air in the vicinity of the terminal portion. It is easy for corrosion to occur.

図10は有機発光素子を用いた表示装置の1画素付近の構造を説明する断面図である。この表示装置は、ガラス基板SUBの上に低温ポリシリコンを好適とするポリシリコン半導体層PSI、第1の絶縁層IS1、走査配線であるゲート配線(ゲート電極)GL、第2の絶縁層IS2、アルミニウム配線で形成したソース電極SD,第3の絶縁層IS3、保護膜PSV、第1の電極層AD、有機発光層OLE、第2の電極層CDを積み上げて構成される。   FIG. 10 is a cross-sectional view illustrating a structure near one pixel of a display device using an organic light emitting element. In this display device, on a glass substrate SUB, a polysilicon semiconductor layer PSI suitable for low-temperature polysilicon, a first insulating layer IS1, a gate wiring (gate electrode) GL as a scanning wiring, a second insulating layer IS2, A source electrode SD, a third insulating layer IS3, a protective film PSV, a first electrode layer AD, an organic light emitting layer OLE, and a second electrode layer CD are formed by stacking aluminum electrodes.

ポリシリコン半導体層PSIとゲート配線GL、ソース電極SDで構成される薄膜トランジスタ(この薄膜トランジスタはドライバトランジスタ)が選択されると、ソース電極SDに接続した第1の電極層ADと有機発光層OLEおよび第2の電極層CDで形成される有機発光素子が発光し、その光Lが基板SUB側から外部に出射する。   When a thin film transistor composed of the polysilicon semiconductor layer PSI, the gate wiring GL, and the source electrode SD (this thin film transistor is a driver transistor) is selected, the first electrode layer AD, the organic light emitting layer OLE, and the first electrode layer AD connected to the source electrode SD are selected. The organic light emitting element formed by the second electrode layer CD emits light, and the light L is emitted from the substrate SUB side to the outside.

この種の表示装置における走査駆動回路は、複数の走査線に順次走査信号を供給し、この走査信号で選択された走査線に接続した画素回路にデータ駆動回路からのデータ信号を書き込む。前記したように、画素回路は2つの薄膜トランジスタとデータ保持素子であるコンデンサおよび有機発光素子を備えている。データ駆動回路からのデータ信号は画素回路を構成する第1の薄膜トランジスタのターンオンでデータ保持素子であるコンデンサに当該データ信号の階調に応じた電荷量として保持される。   A scanning drive circuit in this type of display device sequentially supplies a scanning signal to a plurality of scanning lines, and writes a data signal from the data driving circuit to a pixel circuit connected to the scanning line selected by the scanning signal. As described above, the pixel circuit includes two thin film transistors, a capacitor that is a data holding element, and an organic light emitting element. A data signal from the data driving circuit is held as a charge amount corresponding to the gradation of the data signal in a capacitor which is a data holding element when the first thin film transistor constituting the pixel circuit is turned on.

そして、第1の薄膜トランジスタのターンオフでターンオンする第2の薄膜トランジスタを介して電流供給線からの電流をコンデンサに保持されたデータ信号の階調に応じた大きさに従って有機発光素子に流し、これを発光させる。   Then, the current from the current supply line is caused to flow through the organic light emitting element through the second thin film transistor which is turned on when the first thin film transistor is turned off, according to the magnitude corresponding to the gradation of the data signal held in the capacitor. Let

走査駆動回路で選択された走査線の1行分の走査を終えた後、次の行の走査線を選択する。これを繰り返して垂直方向の走査を順に行い、最終行に至ると所定の垂直ブランキング期間の後、先頭の走査線(最初の行)に戻り、再び上記の動作を繰り返す。   After the scanning of one scanning line selected by the scanning drive circuit is completed, the scanning line of the next row is selected. By repeating this, scanning in the vertical direction is performed in order, and when the final row is reached, after the predetermined vertical blanking period, the operation returns to the first scanning line (first row) and the above operation is repeated again.

選択された行の走査線に接続した各画素のコンデンサに書き込まれたデータ信号に対応する電荷は、次にその行の走査がなされるまで、その電荷を保持する。しかし、次にデータ信号が書き込まれるまでに当該コンデンサの電荷が残留すると、次に新しいデータ信号が書き込まれる際に、コンデンサに残留している以前のデータ信号の電荷成分が新しいデータ信号に対応する電荷量に影響を及ぼす。その結果、階調が不安定になって、表示品質を劣化させる。   The electric charge corresponding to the data signal written in the capacitor of each pixel connected to the scanning line of the selected row holds the electric charge until the next scanning of the row is performed. However, if the charge of the capacitor remains until the next data signal is written, when the new data signal is written next, the charge component of the previous data signal remaining in the capacitor corresponds to the new data signal. Affects the amount of charge. As a result, the gradation becomes unstable and the display quality is deteriorated.

また、画素内のコンデンサだけでなく、データ線と第2の電極層との間の容量やデータ線と走査線の間の容量によるデータ線の電荷も影響を及ぼす。   Further, not only the capacitor in the pixel, but also the charge of the data line due to the capacitance between the data line and the second electrode layer and the capacitance between the data line and the scanning line has an effect.

このようなデータ信号の書込みの動作を安定化させるため、駆動能力の大きなバッファ回路を設けることも可能であるが、回路規模が大きくなり、表示装置の素子面積の増大をまねく。決められた基板サイズで、その周辺に駆動回路を搭載するものでは、額縁が広くなって有効表示領域が狭小となる。   In order to stabilize such data signal writing operation, a buffer circuit having a large driving capability can be provided. However, the circuit scale is increased, and the element area of the display device is increased. In the case where a driving circuit is mounted on the periphery of a determined substrate size, the frame becomes wider and the effective display area becomes narrower.

本発明の目的は、上記した画素回路のコンデンサに残留する前の(その行を前回走査したときの)データ信号の残留電荷による影響を回避し、高品質の表示を可能とした表示装置を提供することにある。   An object of the present invention is to provide a display device capable of avoiding the influence due to the residual charge of the data signal before remaining in the capacitor of the pixel circuit described above (when the row was previously scanned) and enabling high-quality display. There is to do.

上記目的を達成するため、本発明は、データ駆動回路の出力線であるデータ線に、1つ前の走査線の走査終了後、次の走査線に対応する画素に対するデータが送られる前にその画素回路のコンデンサ又はデータ線の少なくとも一方を初期状態に復帰させるリセット回路を設けた。   In order to achieve the above object, according to the present invention, the data line that is the output line of the data driving circuit is subjected to the data before the data corresponding to the next scanning line is sent after the scanning of the previous scanning line is completed. A reset circuit for returning at least one of the capacitor and the data line of the pixel circuit to the initial state is provided.

この構成としたことにより、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチであることで、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない。本発明のより具体的な構成例を記述すると以下のとおりである。すなわち、
(1)、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、
前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、このアクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給線から供給される電流で発光する発光素子とを有する画素回路を備え、
前記発光素子は前記アクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、
1つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記データ保持素子を初期状態に復帰させるリセット回路を設けた。
With this configuration, a newly written data signal is not affected by the previous data signal, and a high-quality display device can be obtained. Further, since the reset circuit is a simple switch, the occupied area on the substrate is extremely small, and the effective display area is not reduced. A more specific configuration example of the present invention will be described as follows. That is,
(1) A pixel is provided at each intersection of a plurality of scanning lines arranged in a matrix within a display area on the substrate and a plurality of data lines intersecting the plurality of scanning lines, and the pixel has a current for display. A current supply line for supplying
The pixel has an active element selected by a scanning signal supplied from the scanning line, a data holding element for holding a data signal supplied from the data line when the active element is turned on, and held in the data holding element A pixel circuit having a light emitting element that emits light with a current supplied from the current supply line in accordance with the data signal generated,
The light emitting element includes a first electrode layer driven by the active element, an organic light emitting layer formed on the first electrode layer, and a second electrode layer formed on the organic light emitting layer. Have
A reset circuit is provided for returning the data holding element to an initial state after data is sent to the data line after the previous scanning line has been scanned.

(2)、(1)において、前記リセット回路により前記データ保持素子及び前記データ線を初期状態に復帰させる。 (2) In (1), the data holding element and the data line are returned to the initial state by the reset circuit.

(3)、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、
前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、このアクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給線から供給される電流で発光する発光素子とを有する画素回路を備え、
前記発光素子は前記アクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、
1つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記データ線を初期状態に復帰させるリセット回路を設けた。
(3) A pixel is provided at each intersection of a plurality of scanning lines arranged in a matrix within a display area on the substrate and a plurality of data lines intersecting the plurality of scanning lines, and a current for display in the pixels A current supply line for supplying
The pixel has an active element selected by a scanning signal supplied from the scanning line, a data holding element for holding a data signal supplied from the data line when the active element is turned on, and held in the data holding element A pixel circuit having a light emitting element that emits light with a current supplied from the current supply line in accordance with the data signal generated,
The light emitting element includes a first electrode layer driven by the active element, an organic light emitting layer formed on the first electrode layer, and a second electrode layer formed on the organic light emitting layer. Have
A reset circuit is provided for returning the data line to an initial state after data has been sent to the data line after the previous scan line has been scanned.

(4)、(3)において、前記リセット回路は、次の前記走査線への走査を開始した後、前記データ線にデータが送られる前に前記データ保持素子を初期状態に復帰させる。 In (4) and (3), the reset circuit resets the data holding element to an initial state before data is sent to the data line after starting scanning the next scanning line.

(5)、(1)〜(4)の何れかにおいて、前記リセット回路は、前記走査線への走査毎に前記初期状態への復帰を行う。 (5) In any one of (1) to (4), the reset circuit returns to the initial state every time the scanning line is scanned.

(6)、(1)〜(5)の何れかにおいて、前記リセット回路を、前記データ駆動回路の後段、かつ前記データ線の前段に設けた。 (6) In any one of (1) to (5), the reset circuit is provided after the data drive circuit and before the data line.

(7)、(1)〜(5)の何れかにおいて、前記リセット回路を、前記データ線の終端に設けた。 (7) In any one of (1) to (5), the reset circuit is provided at the end of the data line.

(8)、(1)〜(5)の何れかにおいて、前記走査駆動回路と前記データ駆動回路を、前記基板上における前記表示領域の外側で、かつ前記基板の隣接する2辺のそれぞれに配置した。 (8) In any one of (1) to (5), the scanning drive circuit and the data drive circuit are arranged outside the display area on the substrate and on each of two adjacent sides of the substrate. did.

上記(1)〜(8)の構成としたことにより、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られると共に、有効表示領域の面積を狭小化することのない表示装置を提供できる。   With the configurations (1) to (8) described above, a newly written data signal is not affected by the previous data signal, a high-quality display device is obtained, and the area of the effective display area is reduced. It is possible to provide a display device that is not changed.

なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。本発明の他の目的および構成は後述する実施の形態の記載から明らかになるであろう。   Note that the present invention is not limited to the above-described configuration and the configurations of the embodiments described later, and it goes without saying that various modifications can be made without departing from the technical idea of the present invention. Other objects and configurations of the present invention will become apparent from the description of the embodiments described later.

本発明によれば、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチであることで、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない表示装置を提供することができる。   According to the present invention, a newly written data signal is not affected by the previous data signal, and a high-quality display device can be obtained. Further, since the reset circuit is a simple switch, an area occupied on the substrate is extremely small, and a display device which does not narrow the effective display area can be provided.

本発明による表示装置の第1実施例の構成を模式的に説明するブロック図である。It is a block diagram which illustrates typically the structure of 1st Example of the display apparatus by this invention. 図1における1画素の画素回路の構成図である。It is a block diagram of the pixel circuit of 1 pixel in FIG. 本発明による表示装置の第1実施例の構成の要部を説明するブロック図である。It is a block diagram explaining the principal part of a structure of 1st Example of the display apparatus by this invention. 図3の実施例の動作を説明するタイミング図である。FIG. 4 is a timing chart for explaining the operation of the embodiment of FIG. 3. 本発明による表示装置の第2実施例の構成の要部を説明するブロック図である。It is a block diagram explaining the principal part of a structure of 2nd Example of the display apparatus by this invention. 有機発光素子を用いた従来の表示装置の1構成例を模式的に説明するブロック図である。It is a block diagram which illustrates typically the example of 1 structure of the conventional display apparatus using an organic light emitting element. 図6における画素構成の説明図である。It is explanatory drawing of the pixel structure in FIG. 図7の画素構成をもつ図6の表示装置の構成をさらに説明するブロック図である。FIG. 8 is a block diagram for further explaining the configuration of the display device of FIG. 6 having the pixel configuration of FIG. 7. 有機発光素子を用いた従来の表示装置の他の構成例を模式的に説明する図8と同様のブロック図である。FIG. 9 is a block diagram similar to FIG. 8 for schematically explaining another configuration example of a conventional display device using an organic light emitting element. 有機発光素子を用いた表示装置の1画素付近の構造を説明する断面図である。It is sectional drawing explaining the structure of 1 pixel vicinity of the display apparatus using an organic light emitting element.

以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。図示しないが、以降で説明する各画素に有する有機発光層はほぼ電流値に比例した輝度で、かつその有機材料に依存した色(白色も含む)で発光させてモノクロあるいはカラー表示を行わせるものと、白色発光の有機層に赤、緑、青等のカラーフィルタを組み合わせてカラー表示を行わせるもの等がある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of the examples. Although not shown in the drawings, the organic light emitting layer included in each pixel described below emits light in a color (including white) depending on the organic material with luminance substantially proportional to the current value, and performs monochrome or color display. And a white light emitting organic layer combined with color filters such as red, green, and blue to perform color display.

図1は本発明による表示装置の第1実施例の構成を模式的に説明するブロック図である。本実施例の表示装置は、ガラス基板SUB上に走査駆動回路GDRとデータ駆動回路DDRを有する。   FIG. 1 is a block diagram schematically illustrating the configuration of a first embodiment of a display device according to the present invention. The display device of this embodiment includes a scanning drive circuit GDR and a data drive circuit DDR on a glass substrate SUB.

マトリクスに形成された走査駆動回路GDRで駆動される(走査される)走査線GL、データ駆動回路DDRで駆動されるデータ線GL、所謂陽極配線である電流供給線CSLで囲まれた領域に1画素が形成される。また、基板SUBの1の辺には外部回路から走査駆動回路GDR、データ駆動回路DDRへの信号や電圧を供給するための端子パッドPAD1、PAD2が形成されている。   1 in a region surrounded by a scanning line GL driven (scanned) by a scanning driving circuit GDR formed in a matrix, a data line GL driven by a data driving circuit DDR, a current supply line CSL which is a so-called anode wiring. Pixels are formed. In addition, terminal pads PAD1 and PAD2 for supplying signals and voltages from an external circuit to the scan driving circuit GDR and the data driving circuit DDR are formed on one side of the substrate SUB.

そして、データ駆動回路DDRの後段でデータ線の前段に、走査線GLの単位走査期間(1行の走査期間)に、1つ前の走査線の走査終了後、次の行へのデータ送出の開始前にデータ線又は前記画素回路内のコンデンサのうち、少なくとも一方を初期状態に復帰させるリセット回路RSTを設けている。先ず、本実施例の画素回路の構成と、その動作について説明する。   Then, in the subsequent stage of the data drive circuit DDR, in the preceding stage of the data line, in the unit scanning period (scanning period of one row) of the scanning line GL, after the scanning of the previous scanning line is completed, the data transmission to the next row is performed. Before starting, a reset circuit RST for returning at least one of the data line and the capacitor in the pixel circuit to the initial state is provided. First, the configuration and operation of the pixel circuit of this embodiment will be described.

図2は図1における1画素の画素回路の構成図である。本実施例の概略構成は次のとおりである。すなわち、1画素はデータ線DL(m+1)と走査線GL(n+1)、GL(n)および電流供給線CSLで囲まれた領域に形成される。ここでは、現在走査されている(選択されている)走査線をGL(n+1)として説明する。   FIG. 2 is a configuration diagram of a pixel circuit of one pixel in FIG. The schematic configuration of this embodiment is as follows. That is, one pixel is formed in a region surrounded by the data line DL (m + 1), the scanning lines GL (n + 1) and GL (n), and the current supply line CSL. Here, the scanning line currently scanned (selected) will be described as GL (n + 1).

走査線GL(n+1)で選択されている複数の画素のうち、画素PXに着目する。アクティブ素子である第1の薄膜トランジスタTFT1はスイッチングトランジスタ、第2の薄膜トランジスタTFT2はドライバトランジスタである。第1の薄膜トランジスタTFT1のゲートは走査線GL(n+1)に接続され、そのドレインはデータ線DL(m+1)に、ソースは第2薄膜トランジスタTFT2のゲートに接続されている。   Attention is paid to the pixel PX among a plurality of pixels selected by the scanning line GL (n + 1). The first thin film transistor TFT1, which is an active element, is a switching transistor, and the second thin film transistor TFT2 is a driver transistor. The gate of the first thin film transistor TFT1 is connected to the scanning line GL (n + 1), the drain is connected to the data line DL (m + 1), and the source is connected to the gate of the second thin film transistor TFT2.

第2の薄膜トランジスタTFT2のドレインは図1に示した電流供給線バスラインCSBから電流が供給される電流供給線CSLに接続されている。そして、そのソースはOLEDの第1の電極層(ここでは陽極)ADに接続されている。第1の薄膜トランジスタTFT1のソースと第2の薄膜トランジスタTFT2のゲートの接続点にはデータ信号保持素子としてのコンデンサCPRの一方の端子が接続され、他方の端子は直前の走査線GL(n)に接続されている。   The drain of the second thin film transistor TFT2 is connected to a current supply line CSL to which current is supplied from the current supply line bus line CSB shown in FIG. And the source is connected to the 1st electrode layer (here anode) AD of OLED. One terminal of a capacitor CPR as a data signal holding element is connected to a connection point between the source of the first thin film transistor TFT1 and the gate of the second thin film transistor TFT2, and the other terminal is connected to the immediately preceding scanning line GL (n). Has been.

図2に示した1画素の回路構成において、第1の薄膜トランジスタTFT1のソースと第2の薄膜トランジスタTFT2のゲートの接続点に接続されるコンデンサCPRの一方の端子は+極であり、走査線GL(n)に接続される他方の端子は−極である。   In the circuit configuration of one pixel shown in FIG. 2, one terminal of the capacitor CPR connected to the connection point between the source of the first thin film transistor TFT1 and the gate of the second thin film transistor TFT2 is a positive electrode, and the scanning line GL ( The other terminal connected to n) is a negative pole.

また、有機発光素子OLEDは第1の電極層ADと第2の電極層(ここでは陰極)CDの間に有機発光層(図示せず)を挟んだ構成であり、第1の電極層ADは第2の薄膜トランジスタTFT2のソース電極に接続し、第2の電極層CDは全画素にわたってべた形成されて図1の第2電極接続電極層CNTBに接続している。   The organic light emitting element OLED has a configuration in which an organic light emitting layer (not shown) is sandwiched between a first electrode layer AD and a second electrode layer (here, cathode) CD. Connected to the source electrode of the second thin film transistor TFT2, the second electrode layer CD is formed over all the pixels and is connected to the second electrode connection electrode layer CNTB in FIG.

この第2電極接続電極層CNTBは、所謂電流引抜き配線(電極)であり、基板の下層に前記端子パッドPAD1、PAD2と同層に形成されており、第2の電極層CDをコンタクトホールCNTで接続し、第2電極接続電極引回しラインCNTLで前記端子パッドPAD1、PAD2と同層に形成された端子PAD4に接続されている。   The second electrode connection electrode layer CNTB is a so-called current extraction wiring (electrode), and is formed in the same layer as the terminal pads PAD1 and PAD2 in the lower layer of the substrate. The second electrode layer CD is formed by a contact hole CNT. Connected to a terminal PAD4 formed in the same layer as the terminal pads PAD1 and PAD2 through a second electrode connection electrode routing line CNTL.

なお、第1の電極層の配線である電流供給線CSLも電流供給線バスラインCSBと電流供給線引回しラインCSLLで前記端子パッドPAD1、PAD2と同層に形成された端子PAD3に接続されている。上記第2電極接続電極層CNTBは電流供給線バスラインCSBよりも基板の外側、かつ点線で示した基板の封止領域SLの内側に配置されている。   The current supply line CSL which is the wiring of the first electrode layer is also connected to the terminal PAD3 formed in the same layer as the terminal pads PAD1 and PAD2 through the current supply line bus line CSB and the current supply line routing line CSLL. Yes. The second electrode connection electrode layer CNTB is disposed on the outer side of the substrate than the current supply line bus line CSB and on the inner side of the sealing region SL of the substrate indicated by a dotted line.

このように、第2の電極層CDをコンタクトホールCNTで接続する第2電極接続電極層CNTBを電流供給線バスラインCSBよりも基板SUBの外側で、かつシール領域SLの内側に配置したことで、フレキシブルプリント基板を介して1辺で外部回路と接続する方式における基板上のレイアウトが容易となる。   As described above, the second electrode connection electrode layer CNTB that connects the second electrode layer CD with the contact hole CNT is arranged outside the substrate SUB and inside the seal region SL with respect to the current supply line bus line CSB. In addition, the layout on the board in the method of connecting to an external circuit on one side via the flexible printed board becomes easy.

第1の薄膜トランジスタTFT1のターンオンでコンデサCPRに書き込まれ、電荷量として保持されたデータ信号は第1の薄膜トランジスタTFT1のターンオフに伴う第2の薄膜トランジスタTFT2のターンオンで電流供給線CSLからの電流を当該コンデンサCPRに保持された電荷量(データ信号の階調を示す)で制御された電流量として有機発光素子OLEDに流す。   When the first thin film transistor TFT1 is turned on, the data signal written to the capacitor CPR and held as the charge amount is supplied with the current from the current supply line CSL when the second thin film transistor TFT2 is turned on when the first thin film transistor TFT1 is turned off. A current amount controlled by the amount of charge held in the CPR (indicating the gradation of the data signal) is passed through the organic light emitting element OLED.

有機発光素子OLEDは供給される電流量にほぼ比例した輝度で、かつ当該有機発光素子を構成する有機発光層材料に依存した色で発光する。カラー表示の場合は、通常は赤、緑、青の画素毎に有機発光層材料を変えるか、あるいは白色の有機発光層材料と各色のカラーフィルタの組合せを用いる。   The organic light emitting element OLED emits light with a luminance approximately proportional to the amount of current supplied and a color depending on the organic light emitting layer material constituting the organic light emitting element. In the case of color display, the organic light emitting layer material is usually changed for each of red, green, and blue pixels, or a combination of a white organic light emitting layer material and a color filter of each color is used.

なお、データ信号の与え方はアナログ量でも、あるいは時分割のデジタル量でもよい。また、階調制御は、赤、緑、青の各画素の面積を分割した面積階調方式を組み合わせてもよい。   The data signal may be given in an analog amount or a time-division digital amount. In addition, the gradation control may be combined with an area gradation method in which the area of each pixel of red, green, and blue is divided.

図3は本発明による表示装置の第1実施例の構成の要部を説明するブロック図である。表示領域ARには前記図2で説明した構成の多数の画素がマトリクス状に配置されている。ここでは、データ駆動回路の部分とデータ線のみを示してある。   FIG. 3 is a block diagram for explaining the main part of the configuration of the first embodiment of the display device according to the present invention. In the display area AR, a large number of pixels having the configuration described with reference to FIG. 2 are arranged in a matrix. Here, only the data drive circuit portion and the data lines are shown.

また、図4は図3の実施例の動作を説明するタイミング図である。図3と図4における同一参照符号で示した各信号は同じものである。以下、図3の構成と動作を図4のタイミング図を参照して説明する。   FIG. 4 is a timing chart for explaining the operation of the embodiment of FIG. The signals indicated by the same reference numerals in FIGS. 3 and 4 are the same. The configuration and operation of FIG. 3 will be described below with reference to the timing chart of FIG.

データ駆動回路DDRはシフトレジスタSRとサンプリング回路SAPのみを示し、詳細構成は図示を省略した。データ駆動回路DDRは、スタートパルスSTと画素クロック信号(以下、単にクロックと言う)CLK+とCLK−を入力し、複数のデータ線に対するデータ信号DATAを順次転送する1系統のシフトレジスタSRと、シフトレジスタSRからのデータ信号をサンプリングしてデータ線DLに供給するサンプリング回路SAPを備えている。   The data driving circuit DDR shows only the shift register SR and the sampling circuit SAP, and the detailed configuration is not shown. The data driving circuit DDR receives a start pulse ST and a pixel clock signal (hereinafter simply referred to as clocks) CLK + and CLK−, and sequentially shifts a data signal DATA for a plurality of data lines, and a shift register SR. A sampling circuit SAP for sampling the data signal from the register SR and supplying the data signal to the data line DL is provided.

このサンプリング回路SAPの直後で、各データ線DLの直前にそれぞれ各データ線を所定のリセットレベル(初期電位)RLに復帰させるためのスイッチ素子SWを備えたリセット回路RSTを設けている。   Immediately after the sampling circuit SAP, immediately before each data line DL, there is provided a reset circuit RST including a switch element SW for returning each data line to a predetermined reset level (initial potential) RL.

シフトレジスタSRはデータ線毎のブロック(レジスタ)R1,R2,・・・RM−1,RMで構成され、スタートパルスSTの入力に応じ、クロックCLK+とCLK−に同期した出力を順次サンプリング回路SAPに出力する。   The shift register SR is composed of blocks (registers) R1, R2,... RM-1, RM for each data line, and sequentially outputs outputs synchronized with the clocks CLK + and CLK− in response to the input of the start pulse ST. Output to.

サンプリング回路SAPはデータ線DL(DL1,DL2,・・・DLM−1,DLM)毎のサンプリング回路SR(S1,S2,・・・SM−1,SM)を有し、データ信号DATAをシフトレジスタSR(R1,R2,・・・RM−1,RM)からの出力によりサンプリングしてデータ線DLに供給するスイッチ動作と転送動作を行う。リセット回路RSTは各1個のp型の薄膜トランジスタで構成したスイッチSW1,SW2,・・・SWM−1,SWMから構成されている。   The sampling circuit SAP has a sampling circuit SR (S1, S2,... SM-1, SM) for each data line DL (DL1, DL2,... DLM-1, DLM), and shifts the data signal DATA to the shift register. A switch operation and a transfer operation are performed by sampling the outputs from SR (R1, R2,... RM-1, RM) and supplying them to the data line DL. The reset circuit RST is composed of switches SW1, SW2,... SWM-1, SWM each composed of one p-type thin film transistor.

このデータ線へのデータ信号の供給時はリセット回路RSTの全スイッチSW1,SW2,・・・SWM−1,SWMはそのリセット端子にハイレベルの信号が印加されていてオフ状態になっている。したがって、サンプリング回路S1,S2,・・・SM−1,SMからのデータ信号は、そのまま各データ線DL1,DL2,・・・DLM−1,DLMに転送される。転送されたデータ信号は、それぞれの画素に書き込まれ、そのコンデンサに電荷として保持される。   When the data signal is supplied to the data line, all the switches SW1, SW2,... SWM-1, SWM of the reset circuit RST are turned off because a high level signal is applied to their reset terminals. Therefore, data signals from the sampling circuits S1, S2,... SM-1, SM are transferred to the data lines DL1, DL2,. The transferred data signal is written to each pixel and held as a charge in the capacitor.

上記した1行(1ライン)分の画素回路にデータ信号の書込み動作が終了し、その行の走査線の選択が終了した後、リセット回路RSTの各スイッチSW1,SW2,・・・SWM−1,SWMに共通にローレベルのリセット信号Rを入力し、これらのスイッチをターンオンする。   After the writing operation of the data signal to the pixel circuits for one row (one line) is completed and the selection of the scanning line of the row is finished, each switch SW1, SW2,... SWM-1 of the reset circuit RST is finished. , SWM are supplied with a low level reset signal R to turn on these switches.

このリセット回路RSTの各スイッチSW1,SW2,・・・SWM−1,SWMのターンオンで各データ線DL1,DL2,・・・DLM−1,DLMは基準電位であるリセットレベルRLとなる。このリセットは、次の行のデータ信号が送出される前に完了し、データ線およびコンデンサのリセットがなされる。   When the switches SW1, SW2,... SWM-1, SWM of the reset circuit RST are turned on, the data lines DL1, DL2,... DLM-1, DLM become the reset level RL that is a reference potential. This reset is completed before the data signal of the next row is sent, and the data line and the capacitor are reset.

したがって、次にデータ信号の書込み時には、全てのデータ線の書込みの初期状態が一定となり、前段のデータ信号の大きさやその行の前回のデータ信号の大きさに依存することがなく、書込まれるデータ信号に対応するコンデンサの保持電荷にばらつきは生ぜず、均一な画像表示が得られる。   Therefore, when the data signal is written next, the initial state of writing of all the data lines becomes constant, and the data signal is written without depending on the magnitude of the previous stage data signal or the magnitude of the previous data signal in the row. There is no variation in the charge held in the capacitor corresponding to the data signal, and a uniform image display can be obtained.

尚、次の行の走査線の選択がなされる前にリセットを終える場合は、コンデンサのリセットは行えないので、データ線のリセットのみが行われる。この場合でも、前段のデータ信号の大きさに依存することのない書込みが可能となる。   Note that if the reset is completed before the scanning line of the next row is selected, the capacitor cannot be reset, so only the data line is reset. Even in this case, writing can be performed without depending on the magnitude of the data signal in the previous stage.

本実施例では、シフトレジスタを1系統としたが、これに代えて複数系統のシフトレジスタを用いたものにも同様に適用できる。また、サンプリング回路についても複数のデータ信号に対応した構成としたものにも同様に適用できる。   In this embodiment, one shift register is used, but the present invention can be similarly applied to one using a plurality of shift registers instead. The sampling circuit can be similarly applied to a configuration corresponding to a plurality of data signals.

さらに、リセット回路を構成するスイッチ素子であるトランジスタをn型の薄膜トランジスタとした場合は、リセット信号の極性を図4に示したものを反転した信号とすればよい。また、このスイッチ用のトランジスタをn型とp型を組み合わせたトランスファーゲートを用いることもできる。   Furthermore, in the case where an n-type thin film transistor is used as a switch element constituting the reset circuit, a signal obtained by inverting the polarity of the reset signal shown in FIG. In addition, a transfer gate in which n-type and p-type transistors are combined can be used as the switch transistor.

本実施例により、画素回路のコンデンサに新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。   According to this embodiment, a data signal newly written in the capacitor of the pixel circuit is not affected by the previous data signal, and a high-quality display device can be obtained.

図5は本発明による表示装置の第2実施例の構成の要部を説明するブロック図である。図3と同様に表示領域ARには前記図2で説明した構成の多数の画素がマトリクス状に配置されている。また、図5でも、データ駆動回路の部分とデータ線のみを示してある。   FIG. 5 is a block diagram for explaining a main part of the configuration of the second embodiment of the display device according to the present invention. Similar to FIG. 3, a large number of pixels having the configuration described in FIG. 2 are arranged in a matrix in the display area AR. FIG. 5 also shows only the data driving circuit portion and the data lines.

本実施例は、リセット回路RSTをデータ駆動回路DDRに対して表示領域ARを挟んだ反対側(データ線DLの終端)に配置した点で第1実施例と異なる。シフトレジスタSR、サンプリング回路SAP、リセット回路RSTの回路構成、およびタイミングは第1実施例と同様である。   The present embodiment is different from the first embodiment in that the reset circuit RST is arranged on the opposite side (end of the data line DL) with respect to the data driving circuit DDR across the display area AR. The circuit configuration and timing of the shift register SR, sampling circuit SAP, and reset circuit RST are the same as those in the first embodiment.

本実施例では、データ駆動回路DDRから遠い位置にリセット回路RSTを設けたことで、基板上の各種配線のレイアウトに起因するノイズの影響を低減できる。また、定められた基板サイズ内にリセット回路を配置する場合に、そのレイアウトが容易になる。   In this embodiment, the reset circuit RST is provided at a position far from the data driving circuit DDR, so that the influence of noise caused by the layout of various wirings on the substrate can be reduced. Further, when the reset circuit is arranged within a predetermined substrate size, the layout becomes easy.

なお、本発明は上記したOLEDを用いた表示装置に限るものではなく、OLEDと同様の発光動作で表示を行う他の表示装置にも同様に適用できる。   Note that the present invention is not limited to the display device using the above-described OLED, and can be similarly applied to other display devices that perform display by a light emitting operation similar to that of the OLED.

また、上記の実施例では、第1の電極層を陽極、第2の電極層を陰極として説明したが、これらと逆の構成、すなわち第1の電極層を陰極、第2の電極層を陽極としたものにも同様に適用できる。また、画素回路を2トランジスタ方式としたものに限らず、4トランジスタ方式としたものにも適用できる。   In the above embodiment, the first electrode layer is an anode, and the second electrode layer is a cathode. However, the opposite configuration, that is, the first electrode layer is a cathode and the second electrode layer is an anode. The same applies to the above. Further, the pixel circuit is not limited to the two-transistor type, but can be applied to a four-transistor type.

SUB 基板
GL ゲート線(走査線)
DL データ線
CSL 電流供給線
CSB 電流供給線バスライン
CSLL 電流供給線引回しライン
CD 第2の電極層
CNTB 第2電極接続電極層
CNTL 第2電極接続電極引回しライン
AD 第1の電極層
OLE 有機発光層
OLED 有機発光素子
GDR 走査駆動回路
DDR データ駆動回路
RST リセット回路。
SUB Substrate GL Gate line (scanning line)
DL data line CSL current supply line CSB current supply line bus line CSLL current supply line routing line CD second electrode layer CNTB second electrode connection electrode layer CNTL second electrode connection electrode routing line AD first electrode layer OLE organic Light emitting layer OLED Organic light emitting element GDR Scanning drive circuit DDR Data drive circuit RST Reset circuit.

Claims (4)

基板上の表示領域内にマトリクスに形成された走査駆動回路で駆動される複数の走査線とデータ駆動回路で駆動される複数のデータ線の交差部毎に設けられた複数の画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、
前記複数の画素の各々は、前記複数の走査線の一つに供給された前記走査信号でターンオンされて前記複数のデータ線の一つから供給されるデータ信号を取り込む第1のアクティブ素子と、該第1のアクティブ素子で取り込まれた該データ信号を保持するデータ保持素子と、発光素子と、該データ保持素子に保持されたデータ信号に従って前記電流供給線からの電流を前記発光素子に供給して該発光素子を発光させる第2のアクティブ素子とを有する画素回路を備え、
前記発光素子は前記第2のアクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、
前記データ線を所定の初期電位に復帰させるリセット回路を有し、
前記リセット回路はリセット信号によりターンオンする薄膜トランジスタで構成され、
前記リセット回路は前記データ駆動回路に対して前記表示領域を挟んだ反対側の前記データ線接続され、前記データ信号の書き込み時には全てのデータ線の書込みの初期状態が一定となることを特徴とする有機発光素子を用いた表示装置。
A plurality of pixels provided at intersections of a plurality of scanning lines driven by a scanning driving circuit formed in a matrix and a plurality of data lines driven by a data driving circuit in a display area on the substrate; A current supply line for supplying a current for display to the pixel;
Each of the plurality of pixels includes a first active element that is turned on by the scanning signal supplied to one of the plurality of scanning lines and takes in a data signal supplied from one of the plurality of data lines; A data holding element that holds the data signal captured by the first active element, a light emitting element, and supplies a current from the current supply line to the light emitting element according to the data signal held in the data holding element. And a pixel circuit having a second active element that causes the light emitting element to emit light,
The light emitting element includes a first electrode layer driven by the second active element, an organic light emitting layer formed on the first electrode layer, and a second electrode formed on the organic light emitting layer. And having a layer
A reset circuit for returning the data line to a predetermined initial potential;
The reset circuit includes a thin film transistor that is turned on by a reset signal.
The reset circuit is connected to the data line on the opposite side of the display area with respect to the data driving circuit, and the initial state of writing of all the data lines is constant when the data signal is written. A display device using an organic light emitting element.
前記リセット回路を前記データ線の終端に設けたことを特徴とする請求項1に記載の有機発光素子を用いた表示装置。   The display device using an organic light emitting element according to claim 1, wherein the reset circuit is provided at a terminal of the data line. 前記リセット回路は前記走査線への走査を開始した後、前記データ線にデータが送られる前に前記データ線を所定の初期電位に復帰させることを特徴とする請求項1または2に記載の有機発光素子を用いた表示装置。   3. The organic device according to claim 1, wherein the reset circuit returns the data line to a predetermined initial potential after data is sent to the data line after scanning of the scanning line is started. 4. A display device using a light-emitting element. 前記電流供給線は電流供給バスラインに接続し、前記電流供給バスラインは前記データ駆動回路に対して前記表示領域を挟んだ反対側に配置されたことを特徴とする請求項1乃至3の何れかに記載の有機発光素子を用いた表示装置。   4. The current supply line is connected to a current supply bus line, and the current supply bus line is disposed on the opposite side of the display area with respect to the data driving circuit. A display device using the organic light emitting device according to claim 1.
JP2011177047A 2011-08-12 2011-08-12 Display device Expired - Lifetime JP5442678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011177047A JP5442678B2 (en) 2011-08-12 2011-08-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011177047A JP5442678B2 (en) 2011-08-12 2011-08-12 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007208832A Division JP5201712B2 (en) 2007-08-10 2007-08-10 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013218835A Division JP5903421B2 (en) 2013-10-22 2013-10-22 Display device

Publications (2)

Publication Number Publication Date
JP2012014182A JP2012014182A (en) 2012-01-19
JP5442678B2 true JP5442678B2 (en) 2014-03-12

Family

ID=45600593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011177047A Expired - Lifetime JP5442678B2 (en) 2011-08-12 2011-08-12 Display device

Country Status (1)

Country Link
JP (1) JP5442678B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943064A (en) 2014-03-11 2014-07-23 京东方科技集团股份有限公司 Shut-down control method and circuit, driving circuit and AMOLED display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830004B2 (en) * 1989-02-02 1998-12-02 ソニー株式会社 Liquid crystal display device
KR100509240B1 (en) * 1997-02-17 2005-08-22 세이코 엡슨 가부시키가이샤 Display device
JP3765918B2 (en) * 1997-11-10 2006-04-12 パイオニア株式会社 Light emitting display and driving method thereof
JP3832125B2 (en) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4092857B2 (en) * 1999-06-17 2008-05-28 ソニー株式会社 Image display device

Also Published As

Publication number Publication date
JP2012014182A (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP4027614B2 (en) Display device
JP3608614B2 (en) Display device
JP5453121B2 (en) Display device and driving method of display device
KR20140050549A (en) Display device
JP2005004173A (en) Electro-optical device and its driver
JP2007248588A (en) Display device and drive control method thereof
JP2015225150A (en) Display device and electronic apparatus
JP5780649B2 (en) Buffer circuit, scanning circuit, display device, and electronic device
JP5780650B2 (en) Level shifter circuit, scanning circuit, display device, and electronic device
JP2007148222A (en) Image display apparatus
JP4039441B2 (en) Electro-optical device and electronic apparatus
KR20060096857A (en) Display device and driving method thereof
CN112863435A (en) Electroluminescent display panel with pixel driving circuit
WO2020238490A1 (en) Pixel circuit, display panel, display device, and driving method
JP6031652B2 (en) Display device and electronic device
JP2012047894A (en) Display device
JP2010128183A (en) Active matrix type display device, and method for driving the same
CN107665668B (en) Display device
JP5903421B2 (en) Display device
JP2015060020A (en) Display device and electronic device
JP5442678B2 (en) Display device
JP4944547B2 (en) Image display device and manufacturing method or driving method thereof
JP6131289B2 (en) Display device
JP2004355014A (en) Display device
JP5201712B2 (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term